JP3931454B2 - Method for manufacturing electrode of semiconductor device - Google Patents
Method for manufacturing electrode of semiconductor device Download PDFInfo
- Publication number
- JP3931454B2 JP3931454B2 JP31896598A JP31896598A JP3931454B2 JP 3931454 B2 JP3931454 B2 JP 3931454B2 JP 31896598 A JP31896598 A JP 31896598A JP 31896598 A JP31896598 A JP 31896598A JP 3931454 B2 JP3931454 B2 JP 3931454B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- manufacturing
- electroless plating
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 58
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000007772 electroless plating Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 24
- 230000005284 excitation Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 239000010931 gold Substances 0.000 description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 238000007747 plating Methods 0.000 description 11
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 9
- 239000000243 solution Substances 0.000 description 7
- 239000011701 zinc Substances 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の電極の製造方法に関し、特に、フリップチップ方式の実装に適用される半導体装置の電極の製造方法に関する。
【0002】
【従来の技術】
近年における半導体装置の高密度実装化の要求に伴い、フェイスダウンボンディングすなわちフリップチップ方式の実装手法が採用されるようになった。このタイプの実装は、半導体装置すなわち半導体素子の表面に形成されたAl電極上にAuあるいは半田からなる突起電極を形成し、この突起電極を実装基板に接続することにより行なわれるものである。
【0003】
すなわち、図5に示すように、半導体素子1の表面に形成したAl電極2を覆うように、Cr,Ti,Ni,Cu,Au等の金属を用いて蒸着法あるいはスパッタリング法により金属膜3を形成し、その後、フォトレジスト4を用いたフォトリソグラフィ法により、上記金属膜3を部分的にエッチングして下地電極5を形成し、さらに、この下地電極5の上にフラックス6を介して半田ボール7を設け、加熱することにより半田ボール7を下地電極5に溶融接合させて、突起電極8を形成し、この突起電極8を実装基板上の電極に対してはんだ付け等により接合するものであり、又、突起電極としてAuを用いる場合は、下地電極5上にスタッドボンダーを用いてAuからなる突起電極を形成し、異方性導電接着剤を用いてこの突起電極を実装基板に接合するものである。
【0004】
ところで、上記蒸着法あるいはスパッタリング法においては高価な真空装置を用い、又、フォトリソグラフィ法においても高価な作画装置を用いることから、製造コストが高く、さらには、作画装置による作画に長時間を要することから、生産性の低いものであった。
【0005】
そこで、最近において、抵抗あるいはコイル等の受動部品、半導体パッケージのリードフレーム等のメッキの際に用いられていた無電解Niメッキ手法を、前述下地電極の形成に適用することが検討されている。この無電解Niメッキ手法は、特開平5−148657号公報、特開平5−95189号公報、特開平6−20999号公報、特開平9−235200号公報等にも開示されているように、核となる金属をメッキ液に浸すことにより、この核となる金属の表面にNiを析出させるものである。
【0006】
【発明が解決しようとする課題】
しかしながら、上記無電解メッキ手法を用いて、析出金属により下地電極等を形成しようとすると、核となる金属の表面に析出する析出金属の厚みあるいは高さにバラツキを生じるという問題があった。
すなわち、ダイオード、トランジスタ、IC等の半導体素子においては、光に曝されると、この光による励起作用(光起電力効果)で、その内部に光起電力が発生し、この光起電力は、核となる金属すなわちAl電極を通して、良好なイオン伝導性を備えた無電解メッキ液の中に流出し再び他のAl電極に戻ることにより、局部電池が形成されることになる。
【0007】
この局部電池の作用により、無電解メッキ液中の金属イオンは、マイナスに帯電したAl電極に選択的に堆積し、一方、プラスに帯電したAl電極上には堆積し難くなり、その結果、各々のAl電極上に析出する析出金属の厚みあるいは高さにバラツキが生ずることになる。
【0008】
このような光起電力は、従来の蒸着法あるいはスパッタリング法等を用いる工法では、電流として外部に流れないため特に問題とされることはなく、又、無電解メッキ手法を用いる場合でも、抵抗、コイル等の受動部品あるいは半導体パッケージ用のリードフレーム等においては、析出金属のメッキ厚さのバラツキが特に問題となることはなかった。さらに、前述の特開平5−148657号公報、特開平5−95189号公報、特開平6−20999号公報、特開平9−235200号公報等においては、積極的に光を照射してメッキを行なうものであり、上記のようなダイオード、トランジスタ、IC等の半導体素子(能動素子)等において、無電解メッキ手法を適用する場合に初めて、この光起電力が問題となるものである。
【0009】
本発明は、上記の問題点に鑑みて成されたものであり、その目的とするところは、従来のような蒸着法、スパッタリング法等を用いることなく、安価にかつ高精度にバラツキのない電極を形成できる半導体装置の電極の製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明者は、上記目的を達成するべく鋭意検討を重ねた結果、以下の如き構成をなす発明を見出すに至った。
すなわち、本発明の半導体装置の電極の製造方法は、光起電力を生じ得る半導体装置に無電解メッキ処理を施して電極を形成する半導体装置の電極の製造方法であって、上記光起電力を取り除いた状態で、上記無電解メッキ処理を施す、ことを特徴としている。
上記製造方法においては、上記半導体装置に予め形成された金属電極を核にして、上記無電解メッキ処理により析出金属を生成させる、製造方法を採用することができる。
また、上記製造方法においては、形成される電極として、外部に接続するための外部電極を採用することができる。
【0011】
また、本発明の半導体装置の電極の製造方法は、光起電力を生じ得る半導体装置に無電解メッキ処理を施して電極を形成する半導体装置の電極の製造方法であって、上記半導体装置に照射される光を遮断した遮光状態を形成し、この遮光状態のままで上記無電解メッキ処理を施す、ことを特徴としている。
上記製造方法においては、上記半導体装置に予め形成された金属電極を核にして、上記無電解メッキ処理により析出金属を生成させる、製造方法を採用することができる。
また、上記製造方法においては、形成される電極として、外部に接続するための外部電極を採用することができる。
【0012】
さらに、本発明の半導体装置の電極の製造方法は、光起電力を生じ得る半導体装置に無電解メッキ処理を施して電極を形成する半導体装置の電極の製造方法であって、半導体装置の価電子帯から伝導帯への電子の励起を生じさせる光を遮断した状態で上記無電解メッキ処理を施す、ことを特徴としている。
上記製造方法においては、上記半導体装置に予め形成された金属電極を核にして、上記無電解メッキ処理により析出金属を生成させる、製造方法を採用することができる。
また、上記製造方法においては、形成される電極として、外部に接続するための外部電極を採用することができる。
【0013】
上記半導体装置の電極の製造方法においては、半導体装置に生じた光起電力をを取り除いた状態で無電解メッキ処理を施すことから、この無電解メッキ処理による電極形成の際に、従来のような光起電力による局部電池の作用がなく、同電位の状態で析出金属が均一に生成されて、厚みあるいは高さが均一の電極が形成される。
【0014】
また、上記半導体装置の電極の製造方法においては、半導体装置に照射される光を遮断した遮光状態を形成し、この遮光状態のままで無電解メッキ処理を施すことから、この無電解メッキ処理による電極形成の際に、この遮光により発生していた光起電力が除去され、あるいは、新たに光起電力を生じることがないため、従来のような光起電力による局部電池の作用がなく、同電位の状態で析出金属が均一に生成されて、厚みあるいは高さが均一の電極が形成される。
【0015】
さらに、上記半導体装置の電極の製造方法においては、半導体装置の価電子帯から伝導帯への電子の励起を生じさせる光を遮断した状態で無電解メッキ処理を施すことから、例えばPN接合部に、電位差すなわち光起電力を生じることはなく、この無電解メッキ処理による電極形成の際に、従来のような光起電力による局部電池の作用がなく、同電位の状態で析出金属が均一に生成されて、厚みあるいは高さが均一の電極が形成される。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面に基づいて説明する。
図1及び図2は、本発明に係る半導体装置の電極の製造方法を実施するための装置を示すものであり、図1はその外観図、図2はその透視図である。尚、ここで対象とする半導体装置とは、例えば、Si基板上に所定の電子回路が形成されて所定の目的とされる動作を行なうPN接合等の構造をもつシリコンウェーハ等の能動素子である。
【0017】
この装置は、全体を覆って光の進入を遮る遮光筐体10と、この遮光筐体10の内部に配置された複数の処理部20と、この複数の処理部20のそれぞれに対応させて半導体装置としてのシリコンウェーハWを搬送するためのラック31、搬送アーム32、搬送アーム32を案内する案内レール33等からなる搬送機構30等により構成されている。
【0018】
上記遮光筐体10は、その一側面にシリコンウェーハWの投入口10aを有し、この一側面と対向する他側面にシリコンウェーハWの取り出し口10bを有しており、これら投入口10a及び取り出し口10bには、それぞれ遮光シャッタ11、12が開閉自在に設けられている。
【0019】
この遮光筐体10は、その外板が光を透過させないような材料で形成されており、外部からの光の進入を完全に遮るように形成されているが、内部に配置されたシリコンウェーハWに例え光が照射されたとしても、このシリコンウェーハW内において光起電力を生じないような、すなわち、価電子帯から伝導帯への電子の励起を生じさせるような光を遮断するようなものであれば、有色のプラスチック板あるいはガラス板等を用いて形成することもできる。
【0020】
また、上記シリコンウェーハWに照射される光としては、室内の蛍光灯あるいは白熱灯、半導体工場における黄色蛍光灯等があり、これらの光でも十分な光起電力を発生するため、上記遮光あるいは減光は、これらの光に対処するものでなければならない。
【0021】
上記複数の処理部20は、シリコンウェーハWを水洗いするための水槽21、希硝酸槽22、水酸化ナトリウム槽23、ジンケート処理(Zn置換メッキ)を行なうためのジンケート槽24、無電解メッキを施すためのNi槽25、及び無電解メッキを施すためのAu槽26により構成されている。
【0022】
上記装置を用いて、シリコンウェーハW上に予め形成された例えばAl電極を核として、このAl電極上に無電解メッキ処理により金属膜すなわち電極を形成する場合の手順について、図3に基づき以下に説明する。
パッケージングされていない剥き出しの状態にあるシリコンウェーハW等は、通常光に曝されていることから、光起電力を生じた状態にある。そこで、先ずシリコンウェーハWをラック31に収納して、投入口10aから遮光筐体10内に投入し、光を遮りあるいは受ける光量を減少させて、シリコンウェーハWに発生していた光起電力を除去(除電)あるいは減少させる(工程S1)。
【0023】
続いて、シリコンウェーハWをラック31と共に、先ず水槽21に浸漬して水洗いした後、希硝酸槽22及び水酸化ナトリウム槽23に適宜繰り返して浸漬し、再び水槽21に浸漬して水洗いし、シリコンウェーハWのAl電極の表面に自然に形成された自然酸化膜を酸処理により除去する(工程S2)。
【0024】
その後、同様にシリコンウェーハWをラック31と共にジンケート槽24に浸漬して、ジンケート処理(Zn置換メッキ)を行なう(工程S3)。続いて、その上に連続的に無電解メッキ処理を施すべく、Ni槽25及びAu槽26に浸漬する(工程S4,工程S5)。
【0025】
以上の無電解メッキ処理手順により、Al電極を核としてこの上にNi及びAuの析出金属を生成させ、一様な厚さあるいは高さの金属膜すなわち電極を形成することができる。尚、この金属膜が薄い場合は、図5に示す従来の下地電極として用いることができ、一方、所定以上の厚みを有する場合は、そのまま実装基盤に接続する外部電極(突起電極)として用いることができる。
【0026】
次に、上記装置及び手順を用いて、表面にAl電極をもつシリコンウェーハWに、このAl電極を核として電極を形成した実施例について、図4に基づき説明する。
先ず、シリコンウェーハWを遮光筐体10に投入して光起電力を除去し、続いて、水槽21に浸漬して水洗いした。その後、希硝酸槽22に約1分間、続いて、水酸化ナトリウム槽25に約3分間それぞれ浸漬した後、再び希硝酸槽22に約1分間浸漬し、最後に水槽21に浸漬して水洗いし、図4(a)及び(b)に示すように、Al電極41の表面に自然に形成された自然酸化膜41aを除去した。
【0027】
続いて、この自然酸化膜41aを除去したシリコンウェーハWを約2分間ジンケート槽24に浸漬して、図4(c)に示すようなZn膜42を形成するためのジンケート処理(Zn置換メッキ)を施した。この際、ジンケート処理液としては、酸化亜鉛を水酸化ナトリウム水溶液に溶かしたものを使用した。また、この時のジンケート処理液の温度は約30度とした。
【0028】
次に、このZn膜42を形成したシリコンウェーハWをNi槽25に約30分間浸漬して、図4(d)に示すようなNi膜43(析出金属)を形成した。この際、無電解Niメッキ液としては、硫酸ニッケル、次亜燐酸ナトリウム、クエン酸ナトリウムを水溶液にしたものを、約50度の温度に保持して使用した。これにより、約6μmの厚さあるいは高さのNi膜43が形成された。尚、このNi膜43の厚さ(高さ)は、2〜30μmの範囲とすることができる。
【0029】
続いて、このNi膜43を形成したシリコンウェーハWを1〜2分間Au槽26に浸漬して、図4(e)に示すようなAu膜44(析出金属)を形成した。この際、無電解Auメッキ液としては、シアン化金カリウム水溶液を約80度の温度に保持して使用した。これにより、約0.1μmの厚さあるいは高さのAu膜44が形成された。このAu膜44は、Ni膜43の酸化を防止する酸化防止膜として機能するものである。尚、このAu膜44の厚さ(高さ)は、0.05〜0.2μmの範囲とすることができる。
【0030】
最後に、これらNi膜43及びAu膜44等からなる電極を形成したシリコンウェーハWを水槽21に浸漬して水洗いし、その後乾燥させた。このようにして形成された無電解メッキによる電極(突起電極)の厚さ(高さ)は、電極相互間で±1μmの範囲に収まり、バラツキの少ない極めて良好な電極として形成された。尚、比較のために、遮光を施さない白色蛍光灯のある通常の部屋で、上記と同様の条件にて無電解メッキ処理を施したところ、形成された電極相互間の厚さ(高さ)のバラツキは最大9μmにも達した。
【0031】
【発明の効果】
以上述べた本発明に係る半導体装置の電極の製造方法によれば、半導体装置に生じた光起電力を取り除いた状態で無電解メッキ処理を施すことから、この無電解メッキ処理による電極形成の際に、従来のような光起電力による局部電池の作用がなく、同電位の状態で析出金属が均一に生成されて、相互間で厚みあるいは高さが均一の電極を形成することができる。
【0032】
また、本発明に係る半導体装置の電極の製造方法によれば、半導体装置に照射される光を遮断した遮光状態を形成し、この遮光状態のままで無電解メッキ処理を施すことから、この無電解メッキ処理による電極形成の際に、この遮光により、発生していた光起電力が除去されあるいは新たに光起電力を生じることがないため、従来のような光起電力による局部電池の作用がなく、同電位の状態で析出金属が均一に生成されて、相互間で厚みあるいは高さが均一の電極を形成することができる。
【0033】
さらに、本発明に係る半導体装置の電極の製造方法によれば、半導体装置の価電子帯から伝導帯への電子の励起を生じさせる光を遮断した状態で無電解メッキ処理を施すことから、例えばPN接合部に、電位差すなわち光起電力を生じることはなく、この無電解メッキ処理による電極形成の際に、従来のような光起電力による局部電池の作用がなく、同電位の状態で析出金属が均一に生成されて、相互間で厚みあるいは高さが均一の電極を形成することができる。
【0034】
これらの製造方法により、従来の蒸着法あるいはスパッタリング法さらにはフォトリソグラフィ法を用いないことによる製造コストの低減等を達成しつつ、短時間でバラツキのない高品質の電極を形成することができる。
【図面の簡単な説明】
【図1】本発明に係る電極の製造方法を実施する装置の外観図である。
【図2】本発明に係る電極の製造方法を実施する装置の内部構成を示す透視図である。
【図3】本発明に係る電極の製造方法を示す工程図である。
【図4】本発明に係る電極の製造方法を適用して電極を形成した実施例を示すものであるり、(a)〜(e)はそれぞれの工程図である。
【図5】従来の電極の製造方法を示すものであり、(a)〜(g)はそれぞれの工程図である。
【符号の説明】
10・・・遮光筐体、11・・・遮光シャッタ、12・・・遮光シャッタ、21・・・水槽、22・・・希硝酸槽、23・・・水酸化ナトリウム槽、24・・・ジンケート槽、25・・・Ni槽、26・・・Au槽、31・・ラック、32・・・搬送アーム、33・・・案内レール、41・・・Al電極、41a・・・自然酸化膜、42・・・Zn膜、43・・・Ni膜(析出金属)、44・・・Au膜(析出金属)。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing an electrode of a semiconductor device, and more particularly to a method of manufacturing an electrode of a semiconductor device applied to flip chip mounting.
[0002]
[Prior art]
With the recent demand for high-density mounting of semiconductor devices, face-down bonding, that is, a flip chip mounting method has been adopted. This type of mounting is performed by forming a protruding electrode made of Au or solder on an Al electrode formed on the surface of a semiconductor device, that is, a semiconductor element, and connecting the protruding electrode to a mounting substrate.
[0003]
That is, as shown in FIG. 5, the
[0004]
By the way, an expensive vacuum apparatus is used in the vapor deposition method or the sputtering method, and an expensive drawing device is also used in the photolithography method. Therefore, the manufacturing cost is high, and further, drawing with the drawing device takes a long time. Therefore, the productivity was low.
[0005]
Therefore, recently, application of the electroless Ni plating technique used for plating of passive components such as resistors or coils, lead frames of semiconductor packages, etc., to the formation of the base electrode has been studied. This electroless Ni plating technique is disclosed in JP-A-5-148657, JP-A-5-95189, JP-A-6-20999, JP-A-9-235200, etc. Ni is deposited on the surface of the metal that becomes the core by immersing the metal to become the plating solution.
[0006]
[Problems to be solved by the invention]
However, when the base electrode or the like is formed from the deposited metal using the electroless plating method, there is a problem that the thickness or height of the deposited metal deposited on the surface of the metal that becomes the nucleus varies.
That is, in semiconductor elements such as diodes, transistors, and ICs, when exposed to light, a photoelectromotive force is generated inside the photoelectromotive force (photovoltaic effect), and this photoelectromotive force is A local battery is formed by flowing out into the electroless plating solution having good ion conductivity through the core metal, that is, the Al electrode, and returning to the other Al electrode again.
[0007]
Due to the action of this local battery, the metal ions in the electroless plating solution are selectively deposited on the negatively charged Al electrode, whereas it is difficult to deposit on the positively charged Al electrode. Therefore, the thickness or height of the deposited metal deposited on the Al electrode varies.
[0008]
Such a photovoltaic power is not particularly problematic because it does not flow to the outside as a current in a method using a conventional vapor deposition method or sputtering method, and even when an electroless plating method is used, resistance, In passive components such as coils or lead frames for semiconductor packages, variations in the plating thickness of the deposited metal did not pose a particular problem. Further, in the above-mentioned JP-A-5-148657, JP-A-5-95189, JP-A-6-20999, JP-A-9-235200, etc., plating is performed by positively irradiating light. This photovoltaic power becomes a problem only when an electroless plating method is applied to semiconductor elements (active elements) such as diodes, transistors, and ICs as described above.
[0009]
The present invention has been made in view of the above-mentioned problems, and the object of the present invention is to provide an electrode that is inexpensive and highly accurate without using a conventional vapor deposition method, sputtering method, or the like. It is an object to provide a method for manufacturing an electrode of a semiconductor device that can form a semiconductor device.
[0010]
[Means for Solving the Problems]
As a result of intensive studies to achieve the above object, the present inventor has found an invention having the following configuration.
That is, a method for manufacturing an electrode of a semiconductor device according to the present invention is a method for manufacturing an electrode of a semiconductor device in which an electrode is formed by subjecting a semiconductor device capable of generating photovoltaic power to electroless plating. The electroless plating process is performed in the removed state.
In the manufacturing method, it is possible to employ a manufacturing method in which a metal electrode formed in advance on the semiconductor device is used as a nucleus and a deposited metal is generated by the electroless plating process.
Moreover, in the said manufacturing method, the external electrode for connecting outside can be employ | adopted as an electrode formed.
[0011]
The method for manufacturing an electrode of a semiconductor device of the present invention is a method for manufacturing an electrode of a semiconductor device in which an electrode is formed by subjecting a semiconductor device capable of generating photovoltaic power to electroless plating, wherein the semiconductor device is irradiated with the electrode. The light-shielding state which blocked | interrupted the light to be formed is formed, and the said electroless-plating process is performed in this light-shielding state.
In the manufacturing method, it is possible to employ a manufacturing method in which a metal electrode formed in advance on the semiconductor device is used as a nucleus and a deposited metal is generated by the electroless plating process.
Moreover, in the said manufacturing method, the external electrode for connecting outside can be employ | adopted as an electrode formed.
[0012]
Furthermore, a method of manufacturing an electrode of a semiconductor device according to the present invention is a method of manufacturing an electrode of a semiconductor device in which an electrode is formed by subjecting a semiconductor device capable of generating photovoltaic power to electroless plating. The electroless plating process is performed in a state where light that causes excitation of electrons from the band to the conduction band is blocked.
In the manufacturing method, it is possible to employ a manufacturing method in which a metal electrode formed in advance on the semiconductor device is used as a nucleus and a deposited metal is generated by the electroless plating process.
Moreover, in the said manufacturing method, the external electrode for connecting outside can be employ | adopted as an electrode formed.
[0013]
In the method of manufacturing an electrode of the semiconductor device, since the electroless plating process is performed in a state in which the photovoltaic power generated in the semiconductor device is removed, the electrode is formed by this electroless plating process. There is no action of the local battery due to the photovoltaic power, and the deposited metal is uniformly generated at the same potential, so that an electrode having a uniform thickness or height is formed.
[0014]
Further, in the method of manufacturing an electrode of the semiconductor device, a light shielding state in which light irradiated to the semiconductor device is blocked is formed, and the electroless plating process is performed in this light shielding state. When the electrodes are formed, the photovoltaic power generated by the light shielding is removed, or no new photovoltaic power is generated. Deposited metal is uniformly generated in a potential state, and an electrode having a uniform thickness or height is formed.
[0015]
Further, in the method for manufacturing an electrode of the semiconductor device, since electroless plating is performed in a state where light that causes excitation of electrons from the valence band to the conduction band of the semiconductor device is blocked, for example, in the PN junction portion. No potential difference or photoelectromotive force is generated, and when forming electrodes by this electroless plating process, there is no local battery action due to photovoltaic force as in the past, and deposited metal is uniformly generated at the same potential state. Thus, an electrode having a uniform thickness or height is formed.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
1 and 2 show an apparatus for carrying out a method for manufacturing an electrode of a semiconductor device according to the present invention. FIG. 1 is an external view thereof, and FIG. 2 is a perspective view thereof. The target semiconductor device here is, for example, an active element such as a silicon wafer having a structure such as a PN junction in which a predetermined electronic circuit is formed on a Si substrate and performs a predetermined intended operation. .
[0017]
The apparatus includes a
[0018]
The
[0019]
The
[0020]
The light irradiated to the silicon wafer W includes an indoor fluorescent lamp or incandescent lamp, a yellow fluorescent lamp in a semiconductor factory, etc., and these lights generate sufficient photovoltaic power. The light must deal with these lights.
[0021]
The plurality of
[0022]
A procedure for forming a metal film, that is, an electrode by electroless plating on the Al electrode using, for example, an Al electrode formed in advance on the silicon wafer W as a nucleus will be described below with reference to FIG. explain.
Since the silicon wafer W or the like that is not packaged and is exposed is usually exposed to light, it is in a state where a photovoltaic force is generated. Therefore, first, the silicon wafer W is stored in the
[0023]
Subsequently, the silicon wafer W is first immersed in the
[0024]
Thereafter, similarly, the silicon wafer W is immersed in the
[0025]
Through the above electroless plating treatment procedure, Ni and Au deposited metal can be generated on the Al electrode as a nucleus, and a metal film, that is, an electrode having a uniform thickness or height can be formed. If this metal film is thin, it can be used as the conventional base electrode shown in FIG. 5, while if it has a predetermined thickness or more, it can be used as it is as an external electrode (projection electrode) connected to the mounting substrate. Can do.
[0026]
Next, an embodiment in which an electrode is formed on a silicon wafer W having an Al electrode on the surface using the Al electrode as a nucleus using the above apparatus and procedure will be described with reference to FIG.
First, the silicon wafer W was put into the
[0027]
Subsequently, the silicon wafer W from which the
[0028]
Next, the silicon wafer W on which the
[0029]
Subsequently, the silicon wafer W on which the
[0030]
Finally, the silicon wafer W on which the electrode composed of the
[0031]
【The invention's effect】
According to the method for manufacturing an electrode of a semiconductor device according to the present invention described above, since the electroless plating process is performed with the photovoltaic power generated in the semiconductor device removed, the electrode is formed by the electroless plating process. In addition, there is no local battery action due to the photovoltaic force as in the prior art, and the deposited metal is uniformly generated at the same potential, so that electrodes having a uniform thickness or height can be formed.
[0032]
In addition, according to the method for manufacturing an electrode of a semiconductor device according to the present invention, a light-shielding state in which light applied to the semiconductor device is blocked is formed, and an electroless plating process is performed in this light-shielded state. When the electrode is formed by electrolytic plating, the generated photovoltaic power is removed by this light shielding or no new photovoltaic power is generated. However, the deposited metal is uniformly generated in the same potential state, and electrodes having a uniform thickness or height can be formed between them.
[0033]
Furthermore, according to the method for manufacturing an electrode of a semiconductor device according to the present invention, the electroless plating process is performed in a state where light that causes excitation of electrons from the valence band to the conduction band of the semiconductor device is blocked. There is no potential difference, that is, a photovoltaic force at the PN junction, and when the electrode is formed by this electroless plating process, there is no local battery effect due to the photovoltaic force as in the conventional case, and the deposited metal is in the same potential state. Can be formed uniformly, and electrodes having a uniform thickness or height can be formed.
[0034]
With these manufacturing methods, it is possible to form high-quality electrodes without variations in a short time while achieving reduction in manufacturing costs by not using a conventional vapor deposition method, sputtering method, or photolithography method.
[Brief description of the drawings]
FIG. 1 is an external view of an apparatus for performing an electrode manufacturing method according to the present invention.
FIG. 2 is a perspective view showing an internal configuration of an apparatus for performing an electrode manufacturing method according to the present invention.
FIG. 3 is a process diagram showing a method of manufacturing an electrode according to the present invention.
FIG. 4 shows an embodiment in which an electrode is formed by applying the electrode manufacturing method according to the present invention, and (a) to (e) are respective process diagrams.
FIGS. 5A and 5B show a conventional method for manufacturing an electrode, and FIGS. 5A to 5G are respective process diagrams. FIGS.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
ことを特徴とする半導体装置の電極の製造方法。A method of manufacturing an electrode of a semiconductor device in which an electroless plating process is performed on a semiconductor device capable of generating photovoltaic power to form an electrode, wherein a light shielding state in which light applied to the semiconductor device is blocked is formed, and the light shielding Apply the electroless plating process in the state,
A method for manufacturing an electrode of a semiconductor device.
ことを特徴とする請求項1記載の半導体装置の電極の製造方法。Using the metal electrode formed in advance in the semiconductor device as a nucleus, the deposited metal is generated by the electroless plating process.
The method for manufacturing an electrode of a semiconductor device according to claim 1 .
ことを特徴とする請求項1記載の半導体装置の電極の製造方法。The electrode is an external electrode for connecting to the outside.
The method for manufacturing an electrode of a semiconductor device according to claim 1 .
ことを特徴とする半導体装置の電極の製造方法。A method for manufacturing an electrode of a semiconductor device in which an electrode is formed by subjecting a semiconductor device capable of generating photovoltaic power to electroless plating, wherein light that causes excitation of electrons from a valence band to a conduction band of the semiconductor device Applying the electroless plating process in a state of blocking,
A method for manufacturing an electrode of a semiconductor device.
ことを特徴とする請求項4記載の半導体装置の電極の製造方法。Using the metal electrode formed in advance in the semiconductor device as a nucleus, the deposited metal is generated by the electroless plating process.
The method for manufacturing an electrode of a semiconductor device according to claim 4 .
ことを特徴とする請求項4記載の半導体装置の電極の製造方法。The electrode is an external electrode for connecting to the outside.
The method for manufacturing an electrode of a semiconductor device according to claim 4 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31896598A JP3931454B2 (en) | 1998-11-10 | 1998-11-10 | Method for manufacturing electrode of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31896598A JP3931454B2 (en) | 1998-11-10 | 1998-11-10 | Method for manufacturing electrode of semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000150422A JP2000150422A (en) | 2000-05-30 |
| JP2000150422A5 JP2000150422A5 (en) | 2005-10-27 |
| JP3931454B2 true JP3931454B2 (en) | 2007-06-13 |
Family
ID=18104982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31896598A Expired - Fee Related JP3931454B2 (en) | 1998-11-10 | 1998-11-10 | Method for manufacturing electrode of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931454B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3483490B2 (en) | 1999-02-16 | 2004-01-06 | シャープ株式会社 | Method for manufacturing semiconductor device |
| JP4549636B2 (en) * | 2003-04-22 | 2010-09-22 | 株式会社荏原製作所 | Substrate processing equipment |
| JP4998763B2 (en) * | 2005-03-31 | 2012-08-15 | 地方独立行政法人青森県産業技術センター | SUBSTRATE WITH WIRING, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE |
| JP4775369B2 (en) * | 2007-12-17 | 2011-09-21 | 富士電機株式会社 | Semiconductor chip, semiconductor device, and manufacturing method |
| JP2011026680A (en) * | 2009-07-28 | 2011-02-10 | Renesas Electronics Corp | Method for producing semiconductor device and production device for semiconductor device |
| JP5528938B2 (en) * | 2010-07-29 | 2014-06-25 | シャープ株式会社 | Electroless plating treatment apparatus and electroless plating treatment method |
-
1998
- 1998-11-10 JP JP31896598A patent/JP3931454B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150422A (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375460B1 (en) | Method for preparing a conductive pad for electrical connection and conductive pad formed | |
| US4205099A (en) | Method for making terminal bumps on semiconductor wafers | |
| KR910006949B1 (en) | Bump and method for bump manufactured | |
| TWI260079B (en) | Micro-electronic package structure and method for fabricating the same | |
| JP2002083835A (en) | Method for manufacturing semiconductor device | |
| US8338954B2 (en) | Semiconductor apparatus and fabrication method thereof | |
| JP2003338516A (en) | Semiconductor device and manufacturing method thereof | |
| JP3931454B2 (en) | Method for manufacturing electrode of semiconductor device | |
| JP2008502156A (en) | Semiconductor device with reduced contact resistance | |
| JP3156417B2 (en) | Method for forming electrodes of semiconductor device | |
| JP4196314B2 (en) | Method for forming Ni electrode layer | |
| JPH06140409A (en) | Manufacture of semiconductor device | |
| JP3274381B2 (en) | Method for forming bump electrode of semiconductor device | |
| JP2001244289A (en) | Semiconductor device and method of manufacturing the same | |
| JP2001028379A (en) | Semiconductor device and manufacture thereof | |
| JP3308882B2 (en) | Method for manufacturing electrode structure of semiconductor device | |
| KR19990048003A (en) | Metal bump manufacturing method | |
| JP3453054B2 (en) | Electrode structure of semiconductor element and electrode forming method | |
| JP3843695B2 (en) | Method for producing tin-solder two-color plating TAB tape | |
| JP2002026055A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10125682A (en) | Method for forming electrodes of semiconductor device | |
| JP2603100B2 (en) | Method of manufacturing electronic component tower substrate | |
| JP3812280B2 (en) | Method for producing tin-solder two-color plating TAB tape | |
| JPH11135546A (en) | Resin sealed semiconductor device and its manufacture | |
| JP2002289634A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |