JP3938617B2 - 半導体装置及び半導体システム - Google Patents
半導体装置及び半導体システム Download PDFInfo
- Publication number
- JP3938617B2 JP3938617B2 JP24428597A JP24428597A JP3938617B2 JP 3938617 B2 JP3938617 B2 JP 3938617B2 JP 24428597 A JP24428597 A JP 24428597A JP 24428597 A JP24428597 A JP 24428597A JP 3938617 B2 JP3938617 B2 JP 3938617B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- chip
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Memory System (AREA)
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明は一般に半導体装置及び半導体システムに関し、詳しくはメモリチップとロジックチップを一つのパッケージに混載したデバイス（ＭＣＰ：Multi-ChipPackage）に関する。
【従来の技術】
【０００３】
従来ロジックデバイスとメモリデバイスとを接続する際、一般的には、共通のバスを介して両デバイスを接続する。図２４（Ａ）は、共通バスを介したロジックデバイスとメモリデバイスとの接続の従来例を示す。図２４（Ａ）に示されるように、ロジックデバイス５０１とメモリデバイス５０２が、共通のバス５０３に接続され、このバス５０３を介すことでロジックデバイス５０１とメモリデバイス５０２間のデータ転送が行われる。
【０００４】
データ処理の高速化をはかるためにはロジックデバイスとメモリデバイスとの間のデータ転送速度を向上させることが必要であるが、そのためには、図２４に於てバス５０３の信号線の本数を増やすこと、データ転送のクロック周波数を上げることが考えられる。バスの信号線を増やす方法は、バス信号線の占める面積や消費電力が増加するという問題があり好ましくない。またデータ転送のクロック周波数を上げる方法は、バス信号線の信号伝送能力の限界や各デバイスのデータ入出力スピードの限界が問題となり、これらの限界を越えて周波数を上げていくことは困難である。
【０００５】
これらの問題に対応する技術として、ロジックデバイスとメモリデバイスとを同一のチップ上に搭載したワンチップＬＳＩがある。図２４（Ｂ）は、ロジックデバイスとメモリデバイスとをワンチップ化したワンチップＬＳＩの例を示す。図２４（Ｂ）に示されるように、ワンチップＬＳＩ５１０には、メモリ部５１１とロジック部５１２とが搭載される。メモリ部５１１とロジック部５１２間はチップ内の配線によって接続されているので、高速なデータ転送を行うことが出来る。
【０００６】
しかしワンチップＬＳＩを製造するためには、メモリ部５１１とロジック部５１２を同一プロセスで製造するための新プロセス技術の開発が必要となり、コスト増加を招く。また共通のプロセスで製造されたメモリ部５１１とロジック部５１２とは、夫々を専用のプロセスで製造した場合と比較して、性能が低下してしまう可能性が高い。
【発明が解決しようとする課題】
【０００７】
このように共通のバスでロジックデバイスとメモリデバイスとを接続した場合には、両デバイス間でのデータ転送速度を上げることが難しく、またロジック部とメモリ部とを同一のチップ上に搭載したワンチップＬＳＩでは、コスト増加及び性能低下という問題が生じてしまう。
【０００８】
従って本発明は、低いコストでワンチップＬＳＩと同等のデータ転送速度を達成する半導体システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明に於ては、半導体システムは、少なくとも一つのロジックチップと、一辺が該少なくとも一つのロジックチップの一辺と対向するように配置される少なくとも一つのメモリチップと、隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力端子と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力端子と、該少なくとも一つのロジックチップと該少なくとも一つのメモリチップを内部に格納するパッケージと、隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力回路部と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力回路部と、該第１の入出力回路部と該第２の入出力回路部とに共通の電源電圧を供給する電源配線と、前記少なくとも一つのロジックチップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、前記少なくとも一つのメモリチップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、前記少なくとも一つのロジックチップ及び前記少なくとも一つのメモリチップの一方に設けられ前記電源電圧を降圧して降圧電圧を生成する降圧回路と、該降圧電圧を該少なくとも一つのロジックチップ及び該少なくとも一つのメモリチップの該一方から他方へ供給する降圧配線を含み、該第１の入出力端子は該少なくとも一つのロジックチップの該一辺に設けられ、該第２の入出力端子は該少なくとも一つのメモリチップの該一辺に設けられ、前記電源配線は、前記パッケージ内において、隣接するロジックチップとメモリチップとの間に配置され、前記第１の入出力回路部と前記第２の入出力回路部とは該降圧電圧に基づいて動作することを特徴とする。
【００１０】
請求項２の発明に於ては、請求項１記載の半導体システムに於て、前記第１の入出力端子と前記第２の入出力端子とは、隣接するロジックチップとメモリチップとの間で、対向した位置に配置されることを特徴とする。
【００１１】
請求項３の発明に於ては、請求項２記載の半導体システムに於て、前記第１の入出力端子と前記第２の入出力端子とを前記隣接するロジックチップとメモリチップとの間で接続する接続配線を更に含み、該接続配線は該隣接するロジックチップとメモリチップとの間で同一長であることを特徴とする。
【００１２】
請求項４の発明に於ては、請求項３記載の半導体システムに於て、前記接続配線は、前記第１の入出力端子と前記第２の入出力端子との間を最短距離で接続することを特徴とする。
【００１３】
請求項５の発明に於ては、請求項２記載の半導体システムに於て、前記第１の入出力端子と前記第２の入出力端子とを、前記隣接するロジックチップとメモリチップとの間で接続する接続配線を更に含み、該接続配線はワイヤボンディングを含むことを特徴とする。
【００１４】
請求項６の発明に於ては、請求項１記載の半導体システムに於て、前記電源配線は、前記第１の入出力回路部と前記第２の入出力回路部とに対して、専用の電源電圧を供給することを特徴とする。
【００１５】
請求項７の発明に於ては、請求項１記載の半導体システムに於て、隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力回路部と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力回路部と、を更に含み、該第１の入出力回路部と該第２の入出力回路部は、ＣＭＯＳ型の回路である信号出力部と信号入力部とを含み、出力信号の振幅は、該信号出力部に供給される電源電圧に略等しいことを特徴とする。
【００１６】
請求項８の発明に於ては、請求項１記載の半導体システムに於て、前記少なくとも一つのメモリチップと前記パッケージ外部に設けられた別の記憶装置との間でデータ転送を行うために該少なくとも一つのメモリチップに設けられるの第３の入出力端子を更に含み、該第３の入出力端子は該少なくとも一つのメモリチップの前記一辺とは別の辺に設けられることを特徴とする。
【００１７】
請求項９の発明に於ては、請求項８記載の半導体システムに於て、前記少なくとも一つのメモリチップは、前記少なくとも一つのロジックチップからランダムアクセス可能な第１の記憶部と、前記第３の入出力端子から供給されたデータを一時的に蓄えた後に該第１の記憶部に転送する第２の記憶部を含むことを特徴とする。
【００１８】
請求項１０の発明に於ては、請求項８記載の半導体システムに於て、前記少なくとも一つのメモリチップは、前記少なくとも一つのロジックチップからランダムアクセス可能な第１の記憶部と、前記第１の記憶部から供給されたデータを一時的に蓄えた後に該第３の入出力端子に送出する第２の記憶部を含むことを特徴とする。
【００１９】
請求項１１の発明に於ては、半導体システムは、少なくとも一つの第１の半導体チップと、一辺が該少なくとも一つの第１の半導体チップの一辺と対向するように配置される少なくとも一つの第２の半導体チップと、該少なくとも一つの第１の半導体チップと該少なくとも一つの第２の半導体チップを内部に格納するパッケージと、隣接する第２の半導体チップとデータ転送をするために該少なくとも一つの第１の半導体チップに設けられる第１の入出力回路部と、隣接する第１の半導体チップとデータ転送をするために該少なくとも一つの第２の半導体チップに設けられる第２の入出力回路部と、該第１の入出力回路部と該第２の入出力回路部とに共通の電源電圧を供給する電源配線と、前記少なくとも一つの第１の半導体チップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、前記少なくとも一つの第２の半導体チップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子を含み、前記電源配線は、前記パッケージ内において、隣接するロジックチップとメモリチップとの間に配置され、該少なくとも一つの第１の半導体チップは、外部から受信した受信クロック信号を入力として内部クロック信号を供給する内部クロック発生回路と、該一辺に配置され該内部クロック信号を出力するクロック送信用端子と、該一辺に配置された第１の複数の入出力端子と、該内部クロック信号に基づいて第１の入出力制御用クロック信号を生成する第１の制御用クロック発生回路と、該第１の入出力制御用クロック信号に同期して該第１の複数の入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う第１の複数の入出力回路と、該第１の制御用クロック発生回路と該第１の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含み、該少なくとも一つの第２の半導体チップは、該一辺に配置され該内部クロック信号を該少なくとも一つの第１の半導体チップから受け取るクロック受信用端子と、該一辺に配置され該第１の複数の入出力端子と接続される第２の複数の入出力端子と、該クロック受信用端子で受信された該内部クロック信号に基づいて第２の入出力制御用クロック信号を生成する第２の制御用クロック発生回路と、該第２の入出力制御用クロック信号に同期して該第２の複数の入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う第２の複数の入出力回路と、該第２の制御用クロック発生回路と該第２の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含む、該第１の半導体チップ及び該第２の半導体チップの一方はロジックチップであり他方はメモリチップであり、前記少なくとも一つの第２の半導体チップは、前記クロック受信用端子に受信された前記内部クロック信号をそのまま出力する前記一辺に配置された第１のクロックリターン端子を更に含み、前記少なくとも一つの第１の半導体チップは、該第１のクロックリターン端子に接続される前記一辺に設けられた第２のクロックリターン端子を更に含み、前記第１の制御用クロック発生回路は、該内部クロック発生回路からの該内部クロック信号を用いて前記第１の入出力制御用クロック信号としてデータ出力用クロック信号を生成する第１のクロック発生回路と、該第２のクロックリターン端子に受信されたクロック信号を用いて該第１の入出力制御用クロック信号としてデータ取り込み用クロック信号を生成する第２のクロック発生手段を含むことを特徴とする。
【００２０】
上記請求項１乃至１０記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易である。またチップ間の入出力端子同士を最短距離で同一長の配線を用いて接続することで信号間スキューがなくなると共に、ワイヤボンディングを用いることで配線容量が少なくなるので、チップ間での高速なデータ転送を実現することが出来る。また隣接するチップの入出力回路に共通な電源を用いることで、入力側と出力側で信号レベルの揃った高速なデータ転送が可能になると共に、この共通な電源を入出力回路用の専用電源とすれば、他の回路部分の動作による電源電圧レベルの変動の影響を避けることが出来る。更に、メモリチップ側にパッケージ外部とのデータ入出力を直接に行う端子群を設けることで、パッケージ外部にある外部記憶装置とのデータ入出力を行うことが出来る。
【００２１】
上記請求項１１記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易であると共に、制御用クロック発生回路から入出力回路までを等長配線で接続するので、入出力回路によってデータ出力及びデータ取り込みに関する同期を確実に取ることが出来る。また一方のチップは、他方のチップに送信してそのまま戻ってきたクロック信号を受け取り、このクロック信号に基づいてデータ取り込み動作の同期を取ることによって、チップ間の信号伝播遅延を考慮にいれた同期制御を行うことが出来る。
【発明の実施の形態】
【００２２】
以下に、本発明の実施例を添付の図面と共に説明する。図１は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した実施例を示す。図１の半導体システム１は、パッケージ１０に搭載されたロジックチップ１１及びメモリチップ１２を含む。ロジックチップ１１及びメモリチップ１２は、一辺が向き合うように互いに隣接して配置される。パッケージ１０は、外部との信号入出力用の外部端子１３、ロジックチップ１１及びメモリチップ１２と接続される接続端子１４を含み、外部端子１３と接続端子１４とは電気的に接続されている（図示せず）。
【００２３】
パッケージ１０は、更にＩ／Ｏ回路電源用端子１５を含み、Ｉ／Ｏ回路電源用端子１５は接続端子１４を介して外部から電源電圧ＶＣＣとグランド電圧ＶＳＳを受け取る。電源電圧ＶＣＣとグランド電圧ＶＳＳを伝送するＩ／Ｏ回路電源線１６が、Ｉ／Ｏ回路電源用端子１５から延びて、ロジックチップ１１及びメモリチップ１２間に配線される。Ｉ／Ｏ回路電源線１６上には、端子１７が設けられる。
【００２４】
接続端子１４は、ロジックチップ１１及びメモリチップ１２の接続端子２４或いはメモリチップ１２の外部記憶装置用端子３２に、ワイヤボンディング等で電気的に接続される。ロジックチップ１１及びメモリチップ１２の各々は、メモリ・ロジック間Ｉ／Ｏ部２０を含む。メモリ・ロジック間Ｉ／Ｏ部２０は、高速Ｉ／Ｏ回路２１、Ｉ／Ｏ端子２２、及びＩ／Ｏ電源端子２３を含む。Ｉ／Ｏ端子２２及びＩ／Ｏ電源端子２３は、ロジックチップ１１及びメモリチップ１２の対向して隣接する辺に配置される。Ｉ／Ｏ端子２２は、ロジックチップ１１及びメモリチップ１２間で、対向する端子同士が対応するように、ワイヤボンディング２５で電気的に接続される。Ｉ／Ｏ電源端子２３は、Ｉ／Ｏ回路電源線１６上に設けられた端子１７にワイヤボンディング等で接続する。
【００２５】
ロジックチップ１１及びメモリチップ１２間で、Ｉ／Ｏ端子２２同士は配線長が等しくなるように接続され、データ間のタイミングのずれが生じないように構成される。また上述のように対向する端子同士が接続されるので、Ｉ／Ｏ端子２２間を最短の配線長で配線することになる。高速Ｉ／Ｏ回路２１は、後述するように、ＣＭＯＳタイプの回路で構成されており、ロジックチップ１１及びメモリチップ１２間で高速なデータ転送を可能にする。高速Ｉ／Ｏ回路２１は、Ｉ／Ｏ電源端子２３に供給された電源電圧ＶＣＣ及びグランド電圧ＶＳＳにより駆動される。なおロジックチップ１１及びメモリチップ１２に於て、高速Ｉ／Ｏ回路２１以外の回路部分は、Ｉ／Ｏ電源端子２３とは別の電源経路として、接続端子１４から接続端子２４を介して電源電圧及びグランド電圧が供給される。
【００２６】
高速Ｉ／Ｏ回路２１の電源を、ロジックチップ１１及びメモリチップ１２間で共通にすることにより、ロジックチップ１１及びメモリチップ１２の間で信号振幅を同一にして、確実な信号伝達を実現することが可能になる。またこの共通のＩ／Ｏ用電源は、それ以外の回路部分の電源電圧と違いが発生してもよいように、上述のように専用電源として供給される。専用電源として供給することで、高速Ｉ／Ｏ回路２１へ安定した電源電圧供給を行うことが出来る。
【００２７】
図２４（Ａ）のようにバス５０３を介して接続するのではなく、ワイヤボンディング２５によってＩ／Ｏ端子２２同士を接続するので、ロジックチップ１１及びメモリチップ１２間の配線容量が小さく、高速なデータ転送を実現することが出来る。また高速Ｉ／Ｏ回路２１の出力回路の駆動能力をそれ程高くする必要がないので、高速Ｉ／Ｏ回路２１の面積を小さく構成することが可能となり、多数のＩ／Ｏ端子２２を対向する辺に配置することが出来る。
【００２８】
図２は、高速Ｉ／Ｏ回路２１の出力回路及び入力回路の回路構成を示す回路図である。図２に示されるように、高速Ｉ／Ｏ回路２１の出力回路は、ＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７を含み、入力回路は、ＰＭＯＳトランジスタ２８とＮＭＯＳトランジスタ２９を含む。このようにＣＭＯＳタイプの回路で入出力回路を構成するのは、以下の理由による。従来の図２４（Ａ）のような構成に於ては、データ転送のクロック周波数が高くなると、バス５０３に於ける信号反射の影響が大きくなってしまう。この影響を小さくするためには、信号の振幅を小さくすると共にバス終端抵抗を設ける必要があり、ＣＭＯＳタイプの回路を用いることが困難になる。それに対して図１及び図２に示される本発明の構成では、出力回路と入力回路との間は、ワイヤボンディング２５によって接続されているため、反射の影響を考える必要がなく、ＣＭＯＳタイプの回路によって振幅の大きな信号を用いることが出来る。またワイヤボンディング２５の配線容量が小さいので、出力回路の電流駆動能力をそれ程高くしなくても、高速なデータ転送が可能である。従って出力回路に於て、ＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７のゲート幅を比較的小さくすることが可能であり、高速Ｉ／Ｏ回路２１の面積を小さくして、多数のＩ／Ｏ端子２２を配置することが出来る。また出力回路当りの消費電力が小さいので、多数のＩ／Ｏ端子２２を配置してロジックチップ１１及びメモリチップ１２間を多数の信号線で接続しても、大きな消費電力を必要とすることがなく、バス幅の拡大による高速なデータ転送を実現できる。
【００２９】
図１を再び参照して、メモリチップ１２は更に、パッケージ１０外部の他の記憶装置とデータ入出力を行う外部記憶装置用Ｉ／Ｏ部３０を含んでもよい。外部記憶装置用Ｉ／Ｏ部３０は、外部記憶装置用Ｉ／Ｏ回路３１及び外部記憶装置用端子３２を含む。外部記憶装置用端子３２は、パッケージ１０側の接続端子１４を介して、パッケージ１０の外部端子１３に電気的に接続される。この外部記憶装置用端子３２は、メモリチップ１２に於て、Ｉ／Ｏ端子２２が設けられている辺とは異なる辺に設けられる。また外部記憶装置用Ｉ／Ｏ回路３１は、半導体システム１が接続されるバスと整合性がある通常のＩ／Ｏ回路であってよく、高速Ｉ／Ｏ回路２１と同程度の高速データ転送が可能である必要性はない。
【００３０】
図３は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した別の実施例を示す。図３に於て、図１と同一の番号は、図１と同一の構成要素を参照するために用いられる。図３の半導体システム１Ａは、パッケージ１０Ａ、ロジックチップ１１Ａ、及びメモリチップ１２Ａを含む。図３の実施例は図１の実施例に比較して、ロジックチップ１１Ａ及びメモリチップ１２ＡのＩ／Ｏ電源の供給の仕方が異なる。
【００３１】
図３のロジックチップ１１Ａは、電源電圧を受け取り電源電圧を降圧して降圧電圧を生成する降圧回路３３を含む。降圧回路３３は、電源電圧ＶＣＣを供給する端子１７からＩ／Ｏ電源端子２３ａを介して電源電圧ＶＣＣを受け取り、降圧電圧ＶＣＣｌをＩ／Ｏ電源端子２３ｂに供給する。ロジックチップ１１Ａ側のＩ／Ｏ電源端子２３ｂは、メモリチップ１２Ａ側のＩ／Ｏ電源端子２３ｂにワイヤボンディング等を介して電気的に接続される。なおグランド電圧ＶＳＳは、図１の実施例と同様に、ロジックチップ１１Ａ及びメモリチップ１２Ａの各々に対して、端子１７からＩ／Ｏ電源端子２３を介して直接に供給される。
【００３２】
このような構成にすることで、電源電圧ＶＣＣを降圧した降圧電圧ＶＣＣｌを用いて高速Ｉ／Ｏ回路２１を駆動する場合に、降圧電圧ＶＣＣｌの電圧レベルをロジックチップ１１Ａ及びメモリチップ１２Ａ間で同一とすることが出来る。従ってロジックチップ１１Ａ及びメモリチップ１２Ａ間で信号振幅を同一にして、確実な信号伝達を実現することが可能になる。
【００３３】
図３に於て、降圧回路３３は、ロジックチップ１１Ａ側に設けられたが、代わりにメモリチップ１２Ａ側に設けてもよいことは言うまでもない。なお降圧回路３３の構成は、従来半導体システムで用いられる降圧回路と同様であるので、詳細な説明は省略する。図４は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す。図４に於て、図１と同一の番号は、図１と同一の構成要素を参照するために用いられる。
【００３４】
図４の半導体システム１Ｂは、パッケージ１０Ｂ、２つのロジックチップ１１、及びメモリチップ１２Ｂを含む。２つのロジックチップ１１は、メモリチップ１２Ｂの両側に配置され、各ロジックチップ１１とメモリチップ１２Ｂとの間には、Ｉ／Ｏ回路電源線１６が配線される。一つのロジックチップ１１ではなく、２つのロジックチップ１１がパッケージ１０Ｂ内に搭載される点が、図１の実施例の場合と異なる。
【００３５】
図４から分かるように、Ｉ／Ｏ端子２２がメモリチップ１２Ｂの左右両辺に配置されているので、パッケージ１０Ｂ外部の他の記憶装置とデータ入出力を行う外部記憶装置用Ｉ／Ｏ部３０は、メモリチップ１２Ｂの図面下側の辺に設けられる。図５は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す。図５に於て、図１と同一の番号は、図１と同一の構成要素を参照するために用いられる。
【００３６】
図５の半導体システム１Ｃは、パッケージ１０Ｃ、ロジックチップ１１Ｃ、及び２つのメモリチップ１２を含む。２つのメモリチップ１２は、ロジックチップ１１Ｃの両側に配置され、各メモリチップ１２とロジックチップ１１Ｃとの間には、Ｉ／Ｏ回路電源線１６が配線される。一つのメモリチップ１２ではなく、２つのメモリチップ１２がパッケージ１０Ｃ内に搭載される点が、図１の実施例の場合と異なる。
【００３７】
図６は、図１のメモリチップ１２の構成例を示すブロック図である。メモリチップ（ＤＲＡＭ）１２は、クロックバッファ４１、コマンドデコーダ４２、バンク選択バッファ４３、アドレスバッファ４４、データバッファ４５、及び複数（図では２つ）のバンク５０を含む。各バンク５０は、メモリセルアレイ４６、ローデコーダ４７、センスアンプ・ライトアンプ４８、及びコラムデコーダ４９を含む。図６のＤＲＡＭの構成は、従来のＤＲＡＭの構成と同様であり、単にデータバッファ４５等のロジックチップ１１との間で信号伝送を行うバッファが、図２に示される入出力回路を有した高速Ｉ／Ｏ回路２１を用いて構成されている点が、従来のＤＲＡＭとは異なる。従って以下に於て、メモリチップ１２の動作に関する説明は、必要最小限の説明とする。
【００３８】
クロックバッファ４１は、供給されるクロック信号ＣＬＫを、コマンドデコーダ４２、バンク選択バッファ４３、アドレスバッファ４４、及びデータバッファ４５に供給する。コマンドデコーダ４２は、コマンド信号ＰＤ、／ＲＡＳ、／ＣＡＳ、及び／ＷＥを、クロック信号ＣＬＫに同期して取り込みデコードする。デコード結果に応じて、メモリチップ１２の動作が制御される。バンク選択バッファ４３は、クロック信号ＣＬＫに同期してアドレス信号Ａを取り込む。アドレス信号Ａに応じて、２つのバンク５０のうちの一つが選択される。アドレスバッファ４４は、アドレス信号Ａ０乃至Ａｍを、クロック信号ＣＬＫに同期して取り込み、ローデコーダ及びコラムデコーダにローアドレス及びコラムアドレスを供給する。
【００３９】
選択されたバンク５０のローデコーダ４７は、メモリセルアレイ４６の指定されたローアドレスをアクセスする。データ読み出しの場合には、このローアドレスのデータが、センスアンプ・ライトアンプ４８に保持される。コラムデコーダ４９は、指定されたコラムアドレスのデータを、センスアンプ・ライトアンプ４８から読み出させる。読み出されたデータは、データバッファ４５を介して、ロジックチップ１１に供給される。データ書き込みの場合には、ロジックチップ１１からデータバッファ４５に供給されたデータが、センスアンプ・ライトアンプ４８を介して、メモリセルアレイ４６に格納される。
【００４０】
図７は、外部記憶装置用Ｉ／Ｏ部３０を備える場合のメモリチップ１２の構成例を示すブロック図である。図７に於て、図６と同一の構成要素は同一の番号で参照され、その説明は省略される。図７のメモリチップ１２は、図６のメモリチップに於て、バンク５０がバンク５０Ａで置き換えられると共に、転送制御回路５５と外部記憶装置用データバッファ５６とを含む。バンク５０Ａは、図６のバンク５０と同一のメモリセルアレイ４６、ローデコーダ４７、センスアンプ・ライトアンプ４８、及びコラムデコーダ４９に加えて、シリアルアドレスカウンタ５１、シリアルデコーダ５２、シリアルアクセスメモリ（ＳＡＭ）５３、及び転送ゲート５４を含む。これらのシリアルアドレスカウンタ５１、シリアルデコーダ５２、シリアルアクセスメモリ５３、及び転送ゲート５４は、半導体システム１（図１）の外部に設けられた外部記憶装置とメモリチップ１２との間で、シリアルなデータ転送を行うためにバンク５０Ａ内に設けられる。ここで外部記憶装置用データバッファ５６が、図１の外部記憶装置用Ｉ／Ｏ部３０に対応する。
【００４１】
シリアルアドレスカウンタ５１は、アドレスバッファ４４から供給されたアドレスを基にして、アドレスをカウントアップすることで連続したアドレスを順次出力する。シリアルデコーダ５２は、シリアルアドレスカウンタ５１から順次供給されるアドレスをデコードして、シリアルアクセスメモリ５３に供給する。データ書き込みの場合、外部から外部記憶装置用データバッファ５６に供給されるデータは、シリアルアクセスメモリ５３内の連続するアドレスに順次書き込まれる。転送制御回路５５が制御するタイミングで、転送ゲート５４が開かれ、シリアルアクセスメモリ５３内のデータが、並列にメモリセルアレイ４６に転送される。データ読み出しの場合の動作は、データ書き込みの場合と逆である。
【００４２】
図７のメモリチップ１２の構成は、従来用いられるデュアルポートメモリ等で用いられる構成と同様であり、各構成要素の詳細な説明は省略する。図８は、図１の高速Ｉ／Ｏ回路２１を含むメモリ・ロジック間Ｉ／Ｏ部２０の構成を示すブロック図である。図８に於て、図１と同一の構成要素は同一の番号で参照され、その説明は省略される。
【００４３】
メモリチップ１２は、Ｔ−ＣＬＫ発生回路１００、Ｒ−ＣＬＫ発生回路１０１、等長配線１０２、及びデータバッファ１０３を含む。これらのＴ−ＣＬＫ発生回路１００、Ｒ−ＣＬＫ発生回路１０１、等長配線１０２、及びデータバッファ１０３が高速Ｉ／Ｏ回路２１を構成し、高速Ｉ／Ｏ回路２１と複数のＩ／Ｏ端子２２とで、メモリチップ側のメモリ・ロジック間Ｉ／Ｏ部２０を構成する。
【００４４】
Ｔ−ＣＬＫ発生回路１００は、ロジックチップ１１からノードＮ１（Ｉ／Ｏ端子２２）に供給されたクロック信号Ｉ−ＣＬＫに基づいて、メモリチップ１２に対するデータ書き込み用のクロック信号Ｔ−ＣＬＫを生成する回路である。Ｔ−ＣＬＫ発生回路１００は、ＤＬＬ（delay latch cicuit）回路１１１、位相シフト回路１１２、及びダミー等長配線１１３を含む。ＤＬＬ回路１１１は、Ｔ−ＣＬＫ発生回路１００からデータバッファ１０３までの等長配線１０２による信号遅延を考慮にいれて、略３６０度の位相遅れを、ノードＮ１の信号Ｎ１に対して与える。位相遅延された信号Ｎ２は、位相シフト回路１１２によって更に１８０度位相が遅延され、書き込み用クロック信号Ｔ−ＣＬＫとして、等長配線１０２を介して複数のデータバッファ１０３に供給される。ダミー等長配線１１３は、ＤＬＬ回路１１１に於て、等長回線１０２による位相遅延の影響を模擬する為に用いられる。
【００４５】
図９は、図８のメモリチップ側の高速Ｉ／Ｏ回路２１の動作を説明するためのタイミング図である。以下に図８及び図９を用いて、高速Ｉ／Ｏ回路２１の動作を説明する。等長配線１０２による位相遅延をｘとする。Ｔ−ＣＬＫ発生回路１００のＤＬＬ回路１１１から出力される信号Ｎ４は、信号Ｎ２と同位相の信号である。信号Ｎ４をダミー等長配線１１３に入力すると、ダミー等長配線１１３から出力される信号Ｎ３は、信号Ｎ２より位相ｘだけ遅れた信号となる。ＤＬＬ回路１１１は、この信号Ｎ３と信号Ｎ１とが同位相になるように、信号Ｎ４の位相を調整する。従って、信号Ｎ４と同位相である信号Ｎ２は、信号Ｎ１（クロック信号Ｉ−ＣＬＫ）と比較して３６０度−ｘだけ位相が遅れた信号である。信号Ｎ１と信号Ｎ２とが図９の（Ｆ）及び（Ｇ）に示される。信号Ｎ２は、位相シフト回路１１２によって１８０度位相が遅延されて、信号Ｎ５（図９（Ｈ））となる。信号Ｎ５は、Ｔ−ＣＬＫ発生回路１００から出力され、等長配線１０２を伝播して、信号Ｎ１１としてデータバッファ１０３に供給される。図９（Ｉ）に示されるように、信号Ｎ１１は、等長配線１０２の位相遅延ｘによって、クロック信号Ｉ−ＣＬＫ（信号Ｎ１）と正確に１８０度位相のずれた信号となる。
【００４６】
ロジックチップ１１からは、クロック信号Ｉ−ＣＬＫと同位相のデータ信号がメモリチップ１２に供給される。メモリチップ１２のノードＮ１２（Ｉ／Ｏ端子２２）に供給された信号Ｎ１２が、図９（Ｊ）に示される。データバッファ１０３に供給される信号Ｎ１１（図９（Ｉ））は、信号Ｎ１２と丁度１８０度位相がずれているので、信号Ｎ１１をデータ取り込みのための同期信号として用いることで、信号Ｎ１２が有効である期間の丁度中間点でデータを取り込むことが可能になる。これによって、高速なクロック周波数を用いても、信頼性の高いデータ書き込みを実行することが可能になる。
【００４７】
Ｒ−ＣＬＫ発生回路１０１は、ロジックチップ１１からノードＮ１（Ｉ／Ｏ端子２２）に供給されたクロック信号Ｉ−ＣＬＫに基づいて、メモリチップ１２からデータを読み出す際のデータ読み出し用クロック信号Ｒ−ＣＬＫを生成する回路である。Ｒ−ＣＬＫ発生回路１０１は、ＤＬＬ回路１１４、ダミー等長配線１１５、ダミーデータバッファ１１６、及びダミーノード１１７を含む。ＤＬＬ回路１１４は、Ｒ−ＣＬＫ発生回路１０１からＩ／Ｏ端子２２までの信号遅延を考慮にいれて、略３６０度の位相遅れを、ノードＮ１の信号Ｎ１に対して与える。位相遅延された信号Ｎ６は、読み出し用クロック信号Ｒ−ＣＬＫとして、等長配線１０２を介して複数のデータバッファ１０３に供給される。ダミー等長配線１１５は、ＤＬＬ回路１１４に於て、等長回線１０２による位相遅延の影響を模擬する為に用いられる。またダミーデータバッファ１１６及びダミーノード１１７は各々、データバッファ１０３とＩ／Ｏ端子２２の遅延を模擬するために用いられる。
【００４８】
等長配線１０２、データバッファ１０３、及びＩ／Ｏ端子２２による合計の位相遅延をｙとする。Ｒ−ＣＬＫ発生回路１０１のＤＬＬ回路１１４から出力される信号Ｎ７は、信号Ｎ６と同位相の信号である。信号Ｎ７をダミー等長配線１１５、ダミーデータバッファ１１６、及びダミーノード１１７に伝播させると、ダミーノード１１７から出力される信号Ｎ９は、信号Ｎ７より位相ｙだけ遅れた信号となる。ＤＬＬ回路１１４は、この信号Ｎ９と信号Ｎ１とが同位相になるように、信号Ｎ７の位相を調整する。従って、信号Ｎ７と同位相である信号Ｎ６は、信号Ｎ１（クロック信号Ｉ−ＣＬＫ）と比較して３６０度−ｙだけ位相が遅れた信号である。信号Ｎ１と信号Ｎ６（＝Ｎ７）とが、図９の（Ａ）及び（Ｂ）に示される。信号Ｎ６は、等長配線１０２によって位相が遅延されて、信号Ｎ１０（＝Ｎ８：図９（Ｃ））となる。信号Ｎ１０は、データバッファ１０３で同期信号として用いられて、データバッファ１０３からＩ／Ｏ端子２２へと信号Ｎ１２（図９（Ｅ））が出力される。信号Ｎ１２は、信号Ｎ６に対して位相ｙだけ遅れているので、図９（Ｄ）に示される信号Ｎ９と同位相の信号である。信号Ｎ９はクロック信号Ｉ−ＣＬＫ（信号Ｎ１）と同位相の信号であるから、Ｉ／Ｏ端子２２から出力される信号Ｎ１２もまた、クロック信号Ｉ−ＣＬＫと同位相の信号となる。
【００４９】
このようにＲ−ＣＬＫ発生回路１０１を用いることで、ロジックチップ１１から供給されるクロック信号Ｉ−ＣＬＫと同一の位相で、読み出しデータをメモリチップ１２から読みだすことが出来る。図８に於て、ロジックチップ１１は、クロックバッファ１２０、ＤＬＬ回路１２１、位相シフト回路１２２、ダミー等長配線１２３、ＤＬＬ回路１２４、ダミー等長配線１２５、ダミーデータバッファ１２６、ダミーノード１２７、及びデータバッファ１２８を含む。クロックバッファ１２０は、接続端子２４を介して外部から入力されたクロック信号ＣＬＫを受け取り、クロック信号Ｉ−ＣＬＫを出力する。クロック信号Ｉ−ＣＬＫは、Ｉ／Ｏ端子２２を介してメモリチップ１２に供給されると共に、ロジックチップ１１内部へと供給される。メモリ・ロジック間Ｉ／Ｏ部２０を示した図８に於て、クロックバッファ１２０以外のロジックチップ１１の構成要素はメモリチップ１２の構成要素と同一であり、読み出し及び書き込み時の動作も同一であるので、その詳細な説明は省略する。
【００５０】
図１０は、ＤＬＬ回路１１１の構成を示す構成図である。図１０に示されるように、ＤＬＬ回路１１１は、分周器１３１、可変遅延回路１３２及び１３３、位相比較器１３４、及び遅延制御回路１３５を含む。端子ＩＮに入力された信号は分周器１３１によって分周されて、位相比較をするに適切な分周信号に変換される。分周器１３１からの分周信号は可変遅延回路１３３によって遅延され、更にダミー等長配線１１３によって遅延されて、位相比較器１３４に入力される。位相比較器１３４は、分周器１３１から直接に供給される分周信号と、遅延された分周信号との位相を比較して、両信号の位相が同一になるように遅延制御回路１３５を制御する。この遅延制御回路１３５は、可変遅延回路１３３の遅延量を設定する回路である。
【００５１】
また端子ＩＮに入力された信号は、可変遅延回路１３２によって遅延され、端子ＯＵＴから出力される。可変遅延回路１３２の遅延量は、遅延制御回路１３５によって、遅延制御回路１３３と同一の遅延量に設定される。ダミー等長配線１１３の遅延量をｘとすると、可変遅延回路１３３の位相遅延量は、３６０度−ｘに調整される。従って端子ＯＵＴから出力される信号もまた、端子ＩＮに入力される信号と比較して、３６０度−ｘだけ位相が遅れることになる。
【００５２】
図１１は、位相比較器１３４の回路構成の一例を示す回路図である。位相比較器１３４に入力される信号Ｓ１及びＳ２は、図１０に於て、分周器１３１から供給される分周信号と、ダミー等長配線１１３から供給される遅延された分周信号である。位相比較器１３４は、ＮＡＮＤ回路１４１乃至１４５、インバータ１４６乃至１４９、ＮＡＮＤ回路１５０及び１５１、インバータ１５２及び１５３、バイナリカウンタ１５４、インバータ１５５、ＮＡＮＤ回路１５６及び１５７、及びインバータ１５８及び１５９を含む。ＮＡＮＤ回路１４４及び１４５はラッチを構成し、図１１に示されるように初期状態では２つの入力がＬＯＷであり、２つの出力はＨＩＧＨである。信号Ｓ１の立ち上がりエッジが、信号Ｓ２の立ち上がりエッジより早い場合、ＮＡＮＤ回路１４３の出力の方がＮＡＮＤ回路１４２の出力よりも先にＨＩＧＨになる。従って、ＮＡＮＤ回路１４５の出力がＬＯＷになり、ＮＡＮＤ回路１４４の出力はＨＩＧＨのままである。この状態はラッチされるので、その後信号Ｓ２の立ち上がりエッジによってＮＡＮＤ回路１４２の出力がＨＩＧＨになっても状態は変化しない。従って、信号Ｓ１の方が位相が進んでいる場合には、インバータ１４９の出力はＨＩＧＨになる。逆に信号Ｓ２の方が位相が進んでいる場合には、インバータ１５５の出力がＨＩＧＨになる。
【００５３】
ここでインバータ１４８からの信号は、適切なタイミングでＮＡＮＤ回路１４２及び１４３の出力を同時にＬＯＷにすることで、ラッチの状態を初期状態に戻す役目を果たす。このような構成にしないと、信号Ｓ１の方が位相が進んでいる場合に、ＮＡＮＤ回路１４３の出力がＨＩＧＨになり続いてＮＡＮＤ回路１４２の出力がＨＩＧＨになった後、信号Ｓ１が信号Ｓ２より先にＬＯＷに戻ることでラッチの状態が逆転され、ＮＡＮＤ回路１４４の出力がＬＯＷになってしまう。これを避けるために、ＮＡＮＤ回路１４２及び１４３の出力を同時にＬＯＷにすることが行われる。
【００５４】
インバータ１４８の出力信号は、バイナリカウンタ１５４に供給される。バイナリカウンタ１５４の２つの出力は、入力分周信号Ｓ１及びＳ２の１サイクル毎に交互にＨＩＧＨになる信号である。バイナリカウンタ１５４は、ＮＡＮＤ回路１６１乃至１６８と、インバータ１６９乃至１７１を含む。その動作は従来技術の範囲内であるので、説明を省略する。
【００５５】
バイナリカウンタ１５４の２つの出力は、ＮＡＮＤ回路１５０及び１５１の一方の入力に供給される。ＮＡＮＤ回路１５０及び１５１のもう一方の入力には、インバータ１４９からの出力が供給される。更にバイナリカウンタ１５４の２つの出力は、ＮＡＮＤ回路１５６及び１５７の一方の入力に供給される。ＮＡＮＤ回路１５６及び１５７のもう一方の入力には、インバータ１５５からの出力が供給される。
【００５６】
従って、信号Ｓ１の方が信号Ｓ２より位相が進んでいる場合には、ＮＡＮＤ回路１５０及び１５１の出力を反転するインバータ１５２及び１５３から、ＨＩＧＨパルスが交互に出力されることになる。逆に信号Ｓ２の方が位相が進んでいる場合には、ＮＡＮＤ回路１５６及び１５７の出力を反転するインバータ１５８及び１５９から、ＨＩＧＨパルスが交互に出力される。
【００５７】
インバータ１５２及び１５３或いはインバータ１５８及び１５９から交互に出力されるＨＩＧＨパルスが、図１０の遅延制御回路１３５に供給されて、可変遅延回路１３２及び１３３の遅延量を調整する。図１２は、遅延制御回路１３５の回路構成の一例を示す回路図である。遅延制御回路１３５は、ＮＯＲ回路２０１−０乃至２０１−ｎ、インバータ２０２−１乃至２０２−ｎ、ＮＡＮＤ回路２０３−１乃至２０３−ｎ、ＮＭＯＳトランジスタ２０４−１乃至２０４−ｎ、ＮＭＯＳトランジスタ２０５−１乃至２０５−ｎ、ＮＭＯＳトランジスタ２０６−１乃至２０６−ｎ、及びＮＭＯＳトランジスタ２０７−１乃至２０７−ｎを含む。リセット信号ＲがＬＯＷにされると、遅延制御回路１３５はリセットされる。即ち、リセット信号ＲがＬＯＷになると、ＮＡＮＤ回路２０３−１乃至２０３−ｎの出力がＨＩＧＨになり、インバータ２０２−１乃至２０２−ｎの出力がＬＯＷになる。ＮＡＮＤ回路２０３−１乃至２０３−ｎとインバータ２０２−１乃至２０２−ｎとの各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号Ｒで設定された初期状態は、リセット信号ＲがＨＩＧＨに戻っても保持される。
【００５８】
この初期状態では、図１２に示されるように、ＮＯＲ回路２０１−０の出力Ｐ（０）はＨＩＧＨであり、ＮＯＲ回路２０１−１乃至２０１−ｎの出力Ｐ（１）乃至Ｐ（ｎ）はＬＯＷである。即ち出力Ｐ（０）だけがＨＩＧＨである。遅延量を大きくする必要がある場合には、信号線Ａ及びＢに交互にＨＩＧＨパルスを供給する。まず信号線ＢにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ２０４−１がオンになる。このときＮＭＯＳトランジスタ２０６−１がオンであるので、ＮＡＮＤ回路２０３−１の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ２０２−１の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路２０３−１とインバータ２０２−１からなるラッチに保持される。またこの時出力Ｐ（０）はＨＩＧＨからＬＯＷに変化し、出力Ｐ（１）はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ（１）のみがＨＩＧＨになる。
【００５９】
次に信号線ＡにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ２０４−２がオンになる。このときＮＭＯＳトランジスタ２０６−２がオンになっているので、ＮＡＮＤ回路２０３−２の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ２０２−２の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路２０３−２とインバータ２０２−２からなるラッチに保持される。またこの時出力Ｐ（１）はＨＩＧＨからＬＯＷに変化し、出力Ｐ（２）はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ（２）だけがＨＩＧＨになる。
【００６０】
このように信号線Ａ及びＢに交互にＨＩＧＨパルスを供給することで、出力Ｐ（０）乃至Ｐ（ｎ）のうちで一つだけＨＩＧＨである出力を一つずつ右にずらしていくことが出来る。遅延量を小さくする必要がある場合には、信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。
【００６１】
信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給することで、出力Ｐ（０）乃至Ｐ（ｎ）のうちで一つだけＨＩＧＨである出力を一つずつ左にずらしていくことが出来る。これらの出力信号Ｐ（１）乃至Ｐ（ｎ）を、図１０の可変遅延回路１３２及び１３３に供給することで、信号の遅延量を調整する。
【００６２】
図１３は、可変遅延回路１３２の回路構成の一例を示す回路図である。なお可変遅延回路１３３の構成は、可変遅延回路１３２の構成と同一である。可変遅延回路１３２は、インバータ２１０、ＮＡＮＤ回路２１１−１乃至２１１−ｎ、ＮＡＮＤ回路２１２−１乃至２１２−ｎ、及びインバータ２１３−１乃至２１３−ｎを含む。ここでＮＡＮＤ回路２１２−１乃至２１２−ｎ及びインバータ２１３−１乃至２１３−ｎが、遅延素子列を構成する。
【００６３】
ＮＡＮＤ回路２１１−１乃至２１１−ｎの一方の入力には、入力信号ＳＩの反転信号がインバータ２１０から供給され、もう一方の入力には信号Ｐ（１）乃至Ｐ（ｎ）が供給される。信号Ｐ（１）乃至Ｐ（ｎ）のうちで、一つだけＨＩＧＨである信号をＰ（ｘ）とする。ＮＡＮＤ回路２１１−１乃至２１１−ｎうちでＮＡＮＤ回路２１１−ｘ以外のものは、一方の入力がＬＯＷであるから、出力はＨＩＧＨレベルになる。このＨＩＧＨレベルを一方の入力に受け取るＮＡＮＤ回路２１２−１乃至２１２−ｎのうちでＮＡＮＤ回路２１２−ｘ以外のものは、他方の入力に対するインバータとして機能する。
【００６４】
従って、ＮＡＮＤ回路２１２−ｘより図面左側にある遅延素子列は、ＮＡＮＤ回路２１２−ｎの一方の入力に与えられる固定のＨＩＧＨレベルを伝達する。従って、ＮＡＮＤ回路２１２−ｘの一方の入力はＨＩＧＨである。ＮＡＮＤ回路２１２−ｘのもう一方の入力には、インバータ２１０及びＮＡＮＤ回路２１１−ｘを介して、入力信号ＳＩが供給される。従って、ＮＡＮＤ回路２１２−ｘからインバータ２１３−１までの遅延素子列は、入力信号ＳＩを遅延させながら伝播させ、遅延された信号が出力信号ＳＯとして得られる。この場合の出力信号ＳＯは、入力信号ＳＩに対して、遅延素子ｘ段分の遅延時間だけ遅れることになる。
【００６５】
このように、図１１に示される位相比較器１３４が分周信号の位相を比較し、この比較結果に基づいて、図１２に示される遅延制御回路１３５が出力信号Ｐ（１）乃至Ｐ（ｎ）のうちで唯一ＨＩＧＨである信号の位置を制御し、この信号Ｐ（１）乃至Ｐ（ｎ）によって、図１３に示される可変遅延回路１３２（１３３）の遅延量を設定する。これによって、図１０のＤＬＬ回路１１１に於て、所望の遅延量を有した信号を生成して出力することが出来る。
【００６６】
図１４は、図８の位相シフト回路１１２の構成を示す構成図である。図１４に示されるように、位相シフト回路１１２は、可変遅延回路２５０及び２５１、位相比較器２５２、及び遅延制御回路２５３を含む。入力端子ＩＮに入力された信号は、可変遅延回路２５０によって遅延量Ｔだけ遅延される。可変遅延回路２５０から出力される遅延量Ｔの信号は、更に可変遅延回路２５１によって、可変遅延回路２５０の遅延量と同一の遅延量Ｔだけ遅延される。可変遅延回路２５１から出力される遅延量２Ｔの信号は、位相比較器２５２によって、入力端子ＩＮに入力された信号と位相が比較される。位相比較器２５２は、両信号の位相が同一になるように、遅延制御回路２５３を介して可変遅延回路２５０及び２５１の遅延量Ｔを制御する。
【００６７】
従って、遅延量２Ｔが位相にして３６０度に等しくなるように、可変遅延回路２５０及び２５１の遅延量が調整されることになる。これによって、位相シフト回路１１２の出力端子ＯＵＴには、入力信号を位相にして１８０度遅延させた信号が得られることになる。なお可変遅延回路２５０及び２５１、位相比較器２５２、及び遅延制御回路２５３の構成は、夫々、ＤＬＬ回路１１１の可変遅延回路１３２及び１３３、位相比較器１３４、及び遅延制御回路１３５の構成と同様である。
【００６８】
なお信号周波数が固定の場合には、位相シフト回路１１２は、固定の遅延量だけ信号を遅延させる固定遅延回路であってもよい。図１５は、ロジックチップ１１及びメモリチップ１２のメモリ・ロジック間Ｉ／Ｏ部２０の別の構成例を示すブロック図である。図１５に於て、図８と同一の構成要素は同一の番号で参照され、その説明は省略される。
【００６９】
図１５の構成は、図８の構成に比較して、ロジックチップ１１からメモリチップ１２に供給したクロック信号Ｉ−ＣＬＫを、ワイヤボンディング２５ａを介してメモリチップ１２からロジックチップ１１に戻す構成が付加されている。戻されたクロック信号Ｉ−ＣＬＫは、メモリチップ１２から読み出されたデータをロジックチップ１１に取り込む際に用いるクロック信号Ｔ−ＣＬＫを生成するために用いられる。
【００７０】
図８の構成は、ロジックチップ１１とメモリチップ１２との間のワイヤボンディング２５に於て、信号伝播の遅延がない或いは無視できる程度に小さいことを条件とする構成であり、図１５の構成に於ては、ワイヤボンディング２５に無視できない遅延がある場合であっても、信頼性のあるデータ転送を行うために、クロック信号Ｉ−ＣＬＫを戻すことが行われる。
【００７１】
ここでワイヤボンディング２５或いは２５ａによる信号遅延をＴ１とする。ロジックチップ１１からメモリチップ１２に供給されるクロック信号Ｉ−ＣＬＫは、ワイヤボンディング２５による遅延量Ｔ１を有する。メモリチップ１２に対するデータ書き込みの場合、ロジックチップ１１からメモリチップ１２へ伝播するデータ信号も、ワイヤボンディング２５で遅延量Ｔ１だけ遅れることになる。従って、遅延量Ｔ１を有するクロック信号Ｉ−ＣＬＫから求めた書き込み用クロック信号Ｔ−ＣＬＫを用いて、遅延量Ｔ１を有するデータをメモリチップ１２に取り込むことに問題はない。
【００７２】
しかしながら、遅延量Ｔ１のクロック信号Ｉ−ＣＬＫに同期してメモリチップ１２から読み出されるデータは、ロジックチップ１１に到達するまでに更に遅延量Ｔ１だけ遅れることになる。従って、遅延無しのクロック信号Ｉ−ＣＬＫと比較すると、ロジックチップ１１に到達するデータは、遅延量２Ｔ１だけ遅れている。従って図８の構成のように、遅延量無しのクロック信号Ｉ−ＣＬＫから求めた書き込み用クロック信号Ｔ−ＣＬＫを用いて、遅延量２Ｔ１のデータをロジックチップ１１に取り込んだのでは、データ取り込みに関して同期が取れないことになる。
【００７３】
図１５の構成に於ては、ロジックチップ１１からメモリチップ１２に送信したクロック信号Ｉ−ＣＬＫを、更にワイヤボンディング２５ａを介してロジックチップ１１に戻すことで、遅延量２Ｔ１のクロック信号Ｉ−ＣＬＫを得ることが出来る。ロジックチップ１１に於ては、この遅延量２Ｔ１のクロック信号Ｉ−ＣＬＫから求めた書き込み用クロック信号Ｔ−ＣＬＫを同期信号として用いて、メモリチップ１２から送られる遅延量２Ｔ１のデータを取り込む。このような構成によって、ロジックチップ１１とメモリチップ１２間の信号遅延が無視できない場合であっても、信頼性のある高速なデータ転送を行うことが出来る。
【００７４】
図１６は、ロジックチップ１１及びメモリチップ１２のメモリ・ロジック間Ｉ／Ｏ部２０の更に別の構成例を示すブロック図である。図１６に於て、図８と同一の構成要素は同一の番号で参照され、その説明は省略される。図１６の構成においては、図８の構成で用いられるデータ書き込み用クロック信号Ｔ−ＣＬＫに対して、分周器で１／２の周波数に分周したデータ書き込み用クロック信号Ｔ−ＣＬＫ（Ａ）及びＴ−ＣＬＫ（Ｂ）を生成し、このデータ書き込み用クロック信号Ｔ−ＣＬＫ（Ａ）及びＴ−ＣＬＫ（Ｂ）を用いて、外部からのデータ取り込みを行う。
【００７５】
このようにして取り込まれたデータは、基のクロック信号Ｉ−ＣＬＫに比較して１／２の周波数で切り替わるので、ロジックチップ１１及びメモリチップ１２の内部回路の動作周波数を１／２にすることが出来る。即ち、ロジックチップ１１及びメモリチップ１２を従来可能な速度で動作させながらも、この動作周波数よりも高い周波数の高速なクロックを用いて、ロジックチップ１１及びメモリチップ１２間で高速なデータ転送を実現することが出来る。即ち、図１のように同一パッケージ１０にロジックチップ１１及びメモリチップ１２を搭載して、対向するＩ／Ｏ端子２２同士をワイヤボンディング２５で接続した構成において、高速データ転送可能な特徴を十分に生かすことが出来る。
【００７６】
メモリチップ１２に於ては、Ｔ−ＣＬＫ発生回路１００ａの分周器３０１が、信号Ｎ５（クロック信号Ｔ−ＣＬＫ）を１／２に分周する。分周されたクロック信号Ｔ−ＣＬＫ（Ａ）は、等長配線１０２ａを介して、ラッチ−Ａ３０５に供給される。また分周されたクロック信号Ｔ−ＣＬＫ（Ｂ）は、等長配線１０２ａを介して、ラッチ−Ｂ３０６に供給される。ラッチ−Ａ３０５及びラッチ−Ｂ３０６は、ロジックチップ１１からのデータ取り込み用のラッチであり、データ送出用には、データ出力バッファ３０４が用いられる。
【００７７】
図１７は、図１６のメモリチップ１２の動作を説明するためのタイミング図である。図１７に示されるように、１／２に分周されたクロック信号Ｎ２１及びＮ２２を生成し、クロック信号Ｎ２１及びＮ２２が等長配線１０２ａで遅延されたクロック信号Ｎ２３及びＮ２４を用いて、データ信号Ｎ１２を取り込む。このようにしてラッチ−Ａ３０５及びラッチ−Ｂ３０６に取り込まれたデータは、クロック信号Ｉ−ＣＬＫ（信号Ｎ１）の１／２の周波数で、データ切り替えが行われることになる。
【００７８】
なお図１６及び図１７の例に於ては、分周器３０１は２分周としたが、２分周ではなくＮ分周され互いに位相が３６０度／ＮだけずれたＮ個のクロック信号を生成する構成としてもよい。この場合、データ取り込み用のラッチは、各Ｉ／Ｏ端子２２に対してＮ個設けられる。図１６に戻り、ロジックチップ１１に於ては、分周器３０２が、信号Ｎ５’（クロック信号Ｔ−ＣＬＫ）を１／２に分周する。データ取り込み及びデータ送出に関する動作は、メモリチップ１２の動作と同様であるので説明を省略する。
【００７９】
図１６のロジックチップ１１は、更にＰＬＬ回路３０３を含む。このＰＬＬ回路３０３によって、接続端子２４を介して外部から供給されるクロック信号ＣＬＫの周波数を逓倍して、高周波数のクロック信号Ｉ−ＣＬＫを生成する。外部から供給するクロック信号ＣＬＫは、図１の半導体システム１までバスを介して供給されるので、それ程高い信号周波数を用いることは出来ない。そこで図１６のような構成とすれば、半導体システム１内部で高い周波数のクロック信号Ｉ−ＣＬＫを生成して、ロジックチップ１１及びメモリチップ１２間で高速なデータ転送を行うことが出来る。なおＰＬＬ回路３０３の回路構成は、従来技術の範囲内であるので説明を省略する。
【００８０】
なお上述の図８、図１５、及び図１６の構成に於ては、外部からクロック信号ＣＬＫを受け取るチップはロジックチップ１１であるとしたが、逆にメモリチップ１２がクロック信号ＣＬＫを外部から受け取る構成であってもよい。図１８は、メモリチップ１２に於て、ロジックチップ１１に対向する辺に配置されるＩ／Ｏ端子２２の一例を示す図である。
【００８１】
メモリチップ１２が、２のＭ乗ビット×Ｎワード×２のＬ乗バンク構成のメモリチップである場合、Ｉ／Ｏ端子２２は、一つのクロック受信用端子（或いはクロック送信用端子）ＣＬＫ、Ｍ個のアドレス信号用端子及びＬ個のバンク選択信号用端子Ａ００乃至Ａ１９、Ｎ個のデータ入出力端子ＤＱ００乃至ＤＱ３１、３個のコマンド選択用端子ＷＥ、ＣＡＳ、及びＲＡＳ、１個のパワーダウン信号用端子ＰＤ、バイト単位に用意したＤＭ信号用端子ＤＭ０乃至ＤＭ７、電源用端子ＶＳＳ、ＶＣＣ、ＶＳＳＱ、及びＶＣＣＱを含む。また更に、メモリチップ１２は、供給されたクロック信号をロジックチップ１１に戻す（或いは供給したクロック信号をロジックチップ１１から受け取る）クロックリターン端子ＲＣＬＫを含んでもよい。ここでＤＭ信号用端子ＤＭ０乃至ＤＭ７が受け取る信号は、バイト毎にマスクをしてデータを書き込まないようにするための信号である。
【００８２】
また電源用端子ＶＳＳ、ＶＣＣ、ＶＳＳＱ、及びＶＣＣＱの幾つかは、ＤＬＬ回路１１１、１１４、１２１、及び１２４、及び／又はＰＬＬ回路３０３用の専用電源端子であってよい。ＤＬＬ回路やＰＬＬ回路は、その動作がデリケートであり外乱に弱いので、ＤＬＬ回路及び／又はＰＬＬ回路に専用電源を設けることで、信頼性のあるクロック制御を行うことが可能になる。
【００８３】
図１９は、本発明による図１の半導体システムのＥＳＤ保護回路を説明するための図である。図１９に於て、図１と同一の構成要素は同一の番号で参照され、その説明は省略する。通常、半導体チップの端子には、ＥＳＤ（electrical-static discharge ）によるデバイス破壊を防ぐために、ＥＳＤ保護回路が設けられる。ＥＳＤとしては、ワイヤーボンディング時等に帯電した金属がデバイスに接触して起こる放電、帯電した人体がデバイスに触れた時に起こる放電、及びデバイスのパッケージが帯電し他の物体に接触して起こる放電などが挙げられる。
【００８４】
図１或いは図１９のように、パッケージ１０にロジックチップ１１及びメモリチップ１２が搭載される場合、ロジックチップ１１及びメモリチップ１２間を接続するためのＩ／Ｏ端子２２（パッド）は、パッケージ１０によって覆われており、帯電した人体が触れるようなことはない。従って、外部端子１３に対して設けられるＥＳＤ保護回路４０１と比較して、ロジックチップ・メモリチップ間Ｉ／Ｏに対して設けられるＥＳＤ保護回路４０２は、比較的小さなものであればよい。即ち、ＥＳＤ保護回路４０２は、比較的小量の電流を流せすに足るものであればよい。
【００８５】
このようにＥＳＤ保護回路４０２を小さく出来れば、チップ面積を小さく出来るという利点がある。また寄生容量を小さく出来るので、信号の切り替わりの速度を速くすることが可能である。図２０は、ＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【００８６】
ＥＳＤ保護回路４０１或いは４０２は、ＮＭＯＳトランジスタ４１０を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、ＮＭＯＳトランジスタ４１０が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、ＮＭＯＳトランジスタ４１０のゲート幅は１０００μｍ程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、ＮＭＯＳトランジスタ４１０のゲート幅は５００μｍ程度でよい。
【００８７】
図２１は、フィールドＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。ＥＳＤ保護回路４０１或いは４０２は、しきい値電圧の高いフィールドＭＯＳＦＥＴ４１１を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、フィールドＭＯＳＦＥＴ４１１が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、フィールドＭＯＳＦＥＴ４１１のゲート幅は１０００μｍ程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、フィールドＭＯＳＦＥＴ４１１のゲート幅は５００μｍ程度でよい。
【００８８】
図２２は、バイポーラ型トランジスタをＥＳＤ保護回路として用いた場合の実施例を示す図である。ＥＳＤ保護回路４０１或いは４０２は、バイポーラ型トランジスタ４１２を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、バイポーラ型トランジスタ４１２が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、バイポーラ型トランジスタ４１２のエミッタ面積は３００μｍ2 程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、バイポーラ型トランジスタ４１２のエミッタ面積は１００μｍ2 程度でよい。
【００８９】
図２３は、ダイオードをＥＳＤ保護回路として用いた場合の実施例を示す図である。ＥＳＤ保護回路４０１或いは４０２は、ダイオード４１３を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、ダイオード４１３が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、ダイオード４１３のジャンクション面積は３００μｍ2 程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、ダイオード４１３のジャンクション面積は１００μｍ2 程度でよい。
【００９０】
以上、本発明を実施例に基づいて説明したが、本発明は上述の実施例に限定されることなく、特許請求の範囲に記載の範囲内で変形・変更が可能である。
【発明の効果】
【００９１】
請求項１乃至１０記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易である。またチップ間の入出力端子同士を最短距離で同一長の配線を用いて接続することで信号間スキューがなくなると共に、ワイヤボンディングを用いることで配線容量が少なくなるので、チップ間での高速なデータ転送を実現することが出来る。また隣接するチップの入出力回路に共通な電源を用いることで、入力側と出力側で信号レベルの揃った高速なデータ転送が可能になると共に、この共通な電源を入出力回路用の専用電源とすれば、他の回路部分の動作による電源電圧レベルの変動の影響を避けることが出来る。更に、メモリチップ側にパッケージ外部とのデータ入出力を直接に行う端子群を設けることで、パッケージ外部にある外部記憶装置とのデータ入出力を行うことが出来る。
【００９２】
請求項１１記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易であると共に、制御用クロック発生回路から入出力回路までを等長配線で接続するので、入出力回路によってデータ出力及びデータ取り込みに関する同期を確実に取ることが出来る。また一方のチップは、他方のチップに送信してそのまま戻ってきたクロック信号を受け取り、このクロック信号に基づいてデータ取り込み動作の同期を取ることによって、チップ間の信号伝播遅延を考慮にいれた同期制御を行うことが出来る。
【図面の簡単な説明】
【図１】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した実施例を示す図である。
【図２】高速Ｉ／Ｏ回路の出力回路及び入力回路の回路構成を示す回路図である。
【図３】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した別の実施例を示す図である。
【図４】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す図である。
【図５】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す図である。
【図６】図１のメモリチップの構成例を示すブロック図である。
【図７】外部記憶装置用Ｉ／Ｏ部を備える場合の図１のメモリチップの構成例を示すブロック図である。
【図８】図１の高速Ｉ／Ｏ回路を含むメモリ・ロジック間Ｉ／Ｏ部の構成を示すブロック図である。
【図９】図８のメモリチップ側の高速Ｉ／Ｏ回路の動作を説明するためのタイミング図である。
【図１０】ＤＬＬ回路の構成を示す構成図である。
【図１１】位相比較器の回路構成の一例を示す回路図である。
【図１２】遅延制御回路の回路構成の一例を示す回路図である。
【図１３】可変遅延回路の回路構成の一例を示す回路図である。
【図１４】図８の位相シフト回路の構成を示す構成図である。
【図１５】ロジックチップ及びメモリチップのメモリ・ロジック間Ｉ／Ｏ部の別の構成例を示すブロック図である。
【図１６】ロジックチップ及びメモリチップのメモリ・ロジック間Ｉ／Ｏ部の更に別の構成例を示すブロック図である。
【図１７】図１６のメモリチップの動作を説明するためのタイミング図である。
【図１８】メモリチップに於て、ロジックチップに対向する辺に配置されるＩ／Ｏ端子の一例を示す図である。
【図１９】本発明による図１の半導体システムのＥＳＤ保護回路を説明するための図である。
【図２０】ＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２１】フィールドＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２２】バイポーラ型トランジスタをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２３】ダイオードをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２４】（Ａ）は、共通バスを介したロジックデバイスとメモリデバイスとの接続の従来例を示す図であり、（Ｂ）は、ロジックデバイスとメモリデバイスとをワンチップ化したワンチップＬＳＩの例を示す図である。
【符号の説明】
１ 半導体システム１
１０ パッケージ
１１ ロジックチップ
１２ メモリチップ
１３ 外部端子
１４ 接続端子
１５ Ｉ／Ｏ回路電源用端子
１６ Ｉ／Ｏ回路電源線
１７ 端子
２０ メモリ・ロジック間Ｉ／Ｏ部
２１ 高速Ｉ／Ｏ回路
２２ Ｉ／Ｏ端子
２３ Ｉ／Ｏ電源端子
２４ 接続端子
２５ ワイヤボンディング
３０ 外部記憶装置用Ｉ／Ｏ部
３１ 外部記憶装置用Ｉ／Ｏ回路
３２ 外部記憶装置用端子
３３ 降圧回路
４１ クロックバッファ
４２ コマンドデコーダ
４３ バンク選択バッファ
４４ アドレスバッファ
４５ データバッファ
４６ メモリセルアレイ
４７ ローデコーダ
４８ センスアンプ・ライトアンプ
４９ コラムデコーダ
５０、５０Ａ バンク
５１ シリアルアドレスカウンタ
５２ シリアルデコーダ
５３ シリアルアクセスメモリ
５４ 転送ゲート
５５ 転送制御回路
５６ 外部記憶装置用データバッファ
１００ Ｔ−ＣＬＫ発生回路
１０１ Ｒ−ＣＬＫ発生回路
１０２ 等長配線
１０３ データバッファ
１１１ ＤＬＬ回路
１１２ 位相シフト回路
１１３ ダミー等長配線
１１４ ＤＬＬ回路
１１５ ダミー等長配線
１１６ ダミーデータバッファ
１１７ ダミーノード
１２８ データバッファ
１２０ クロックバッファ
１２１ ＤＬＬ回路
１２２ 位相シフト回路
１２３ ダミー等長配線
１２４ ＤＬＬ回路
１２５ ダミー等長配線
１２６ ダミーデータバッファ
１２７ ダミーノード
１２８ データバッファ
４０１ ＥＳＤ保護回路
４０２ ＥＳＤ保護回路
５０１ ロジックデバイス
５０２ メモリデバイス
５０３ バス
【発明の属する技術分野】
【０００２】
本発明は一般に半導体装置及び半導体システムに関し、詳しくはメモリチップとロジックチップを一つのパッケージに混載したデバイス（ＭＣＰ：Multi-ChipPackage）に関する。
【従来の技術】
【０００３】
従来ロジックデバイスとメモリデバイスとを接続する際、一般的には、共通のバスを介して両デバイスを接続する。図２４（Ａ）は、共通バスを介したロジックデバイスとメモリデバイスとの接続の従来例を示す。図２４（Ａ）に示されるように、ロジックデバイス５０１とメモリデバイス５０２が、共通のバス５０３に接続され、このバス５０３を介すことでロジックデバイス５０１とメモリデバイス５０２間のデータ転送が行われる。
【０００４】
データ処理の高速化をはかるためにはロジックデバイスとメモリデバイスとの間のデータ転送速度を向上させることが必要であるが、そのためには、図２４に於てバス５０３の信号線の本数を増やすこと、データ転送のクロック周波数を上げることが考えられる。バスの信号線を増やす方法は、バス信号線の占める面積や消費電力が増加するという問題があり好ましくない。またデータ転送のクロック周波数を上げる方法は、バス信号線の信号伝送能力の限界や各デバイスのデータ入出力スピードの限界が問題となり、これらの限界を越えて周波数を上げていくことは困難である。
【０００５】
これらの問題に対応する技術として、ロジックデバイスとメモリデバイスとを同一のチップ上に搭載したワンチップＬＳＩがある。図２４（Ｂ）は、ロジックデバイスとメモリデバイスとをワンチップ化したワンチップＬＳＩの例を示す。図２４（Ｂ）に示されるように、ワンチップＬＳＩ５１０には、メモリ部５１１とロジック部５１２とが搭載される。メモリ部５１１とロジック部５１２間はチップ内の配線によって接続されているので、高速なデータ転送を行うことが出来る。
【０００６】
しかしワンチップＬＳＩを製造するためには、メモリ部５１１とロジック部５１２を同一プロセスで製造するための新プロセス技術の開発が必要となり、コスト増加を招く。また共通のプロセスで製造されたメモリ部５１１とロジック部５１２とは、夫々を専用のプロセスで製造した場合と比較して、性能が低下してしまう可能性が高い。
【発明が解決しようとする課題】
【０００７】
このように共通のバスでロジックデバイスとメモリデバイスとを接続した場合には、両デバイス間でのデータ転送速度を上げることが難しく、またロジック部とメモリ部とを同一のチップ上に搭載したワンチップＬＳＩでは、コスト増加及び性能低下という問題が生じてしまう。
【０００８】
従って本発明は、低いコストでワンチップＬＳＩと同等のデータ転送速度を達成する半導体システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明に於ては、半導体システムは、少なくとも一つのロジックチップと、一辺が該少なくとも一つのロジックチップの一辺と対向するように配置される少なくとも一つのメモリチップと、隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力端子と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力端子と、該少なくとも一つのロジックチップと該少なくとも一つのメモリチップを内部に格納するパッケージと、隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力回路部と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力回路部と、該第１の入出力回路部と該第２の入出力回路部とに共通の電源電圧を供給する電源配線と、前記少なくとも一つのロジックチップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、前記少なくとも一つのメモリチップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、前記少なくとも一つのロジックチップ及び前記少なくとも一つのメモリチップの一方に設けられ前記電源電圧を降圧して降圧電圧を生成する降圧回路と、該降圧電圧を該少なくとも一つのロジックチップ及び該少なくとも一つのメモリチップの該一方から他方へ供給する降圧配線を含み、該第１の入出力端子は該少なくとも一つのロジックチップの該一辺に設けられ、該第２の入出力端子は該少なくとも一つのメモリチップの該一辺に設けられ、前記電源配線は、前記パッケージ内において、隣接するロジックチップとメモリチップとの間に配置され、前記第１の入出力回路部と前記第２の入出力回路部とは該降圧電圧に基づいて動作することを特徴とする。
【００１０】
請求項２の発明に於ては、請求項１記載の半導体システムに於て、前記第１の入出力端子と前記第２の入出力端子とは、隣接するロジックチップとメモリチップとの間で、対向した位置に配置されることを特徴とする。
【００１１】
請求項３の発明に於ては、請求項２記載の半導体システムに於て、前記第１の入出力端子と前記第２の入出力端子とを前記隣接するロジックチップとメモリチップとの間で接続する接続配線を更に含み、該接続配線は該隣接するロジックチップとメモリチップとの間で同一長であることを特徴とする。
【００１２】
請求項４の発明に於ては、請求項３記載の半導体システムに於て、前記接続配線は、前記第１の入出力端子と前記第２の入出力端子との間を最短距離で接続することを特徴とする。
【００１３】
請求項５の発明に於ては、請求項２記載の半導体システムに於て、前記第１の入出力端子と前記第２の入出力端子とを、前記隣接するロジックチップとメモリチップとの間で接続する接続配線を更に含み、該接続配線はワイヤボンディングを含むことを特徴とする。
【００１４】
請求項６の発明に於ては、請求項１記載の半導体システムに於て、前記電源配線は、前記第１の入出力回路部と前記第２の入出力回路部とに対して、専用の電源電圧を供給することを特徴とする。
【００１５】
請求項７の発明に於ては、請求項１記載の半導体システムに於て、隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力回路部と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力回路部と、を更に含み、該第１の入出力回路部と該第２の入出力回路部は、ＣＭＯＳ型の回路である信号出力部と信号入力部とを含み、出力信号の振幅は、該信号出力部に供給される電源電圧に略等しいことを特徴とする。
【００１６】
請求項８の発明に於ては、請求項１記載の半導体システムに於て、前記少なくとも一つのメモリチップと前記パッケージ外部に設けられた別の記憶装置との間でデータ転送を行うために該少なくとも一つのメモリチップに設けられるの第３の入出力端子を更に含み、該第３の入出力端子は該少なくとも一つのメモリチップの前記一辺とは別の辺に設けられることを特徴とする。
【００１７】
請求項９の発明に於ては、請求項８記載の半導体システムに於て、前記少なくとも一つのメモリチップは、前記少なくとも一つのロジックチップからランダムアクセス可能な第１の記憶部と、前記第３の入出力端子から供給されたデータを一時的に蓄えた後に該第１の記憶部に転送する第２の記憶部を含むことを特徴とする。
【００１８】
請求項１０の発明に於ては、請求項８記載の半導体システムに於て、前記少なくとも一つのメモリチップは、前記少なくとも一つのロジックチップからランダムアクセス可能な第１の記憶部と、前記第１の記憶部から供給されたデータを一時的に蓄えた後に該第３の入出力端子に送出する第２の記憶部を含むことを特徴とする。
【００１９】
請求項１１の発明に於ては、半導体システムは、少なくとも一つの第１の半導体チップと、一辺が該少なくとも一つの第１の半導体チップの一辺と対向するように配置される少なくとも一つの第２の半導体チップと、該少なくとも一つの第１の半導体チップと該少なくとも一つの第２の半導体チップを内部に格納するパッケージと、隣接する第２の半導体チップとデータ転送をするために該少なくとも一つの第１の半導体チップに設けられる第１の入出力回路部と、隣接する第１の半導体チップとデータ転送をするために該少なくとも一つの第２の半導体チップに設けられる第２の入出力回路部と、該第１の入出力回路部と該第２の入出力回路部とに共通の電源電圧を供給する電源配線と、前記少なくとも一つの第１の半導体チップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、前記少なくとも一つの第２の半導体チップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子を含み、前記電源配線は、前記パッケージ内において、隣接するロジックチップとメモリチップとの間に配置され、該少なくとも一つの第１の半導体チップは、外部から受信した受信クロック信号を入力として内部クロック信号を供給する内部クロック発生回路と、該一辺に配置され該内部クロック信号を出力するクロック送信用端子と、該一辺に配置された第１の複数の入出力端子と、該内部クロック信号に基づいて第１の入出力制御用クロック信号を生成する第１の制御用クロック発生回路と、該第１の入出力制御用クロック信号に同期して該第１の複数の入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う第１の複数の入出力回路と、該第１の制御用クロック発生回路と該第１の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含み、該少なくとも一つの第２の半導体チップは、該一辺に配置され該内部クロック信号を該少なくとも一つの第１の半導体チップから受け取るクロック受信用端子と、該一辺に配置され該第１の複数の入出力端子と接続される第２の複数の入出力端子と、該クロック受信用端子で受信された該内部クロック信号に基づいて第２の入出力制御用クロック信号を生成する第２の制御用クロック発生回路と、該第２の入出力制御用クロック信号に同期して該第２の複数の入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う第２の複数の入出力回路と、該第２の制御用クロック発生回路と該第２の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含む、該第１の半導体チップ及び該第２の半導体チップの一方はロジックチップであり他方はメモリチップであり、前記少なくとも一つの第２の半導体チップは、前記クロック受信用端子に受信された前記内部クロック信号をそのまま出力する前記一辺に配置された第１のクロックリターン端子を更に含み、前記少なくとも一つの第１の半導体チップは、該第１のクロックリターン端子に接続される前記一辺に設けられた第２のクロックリターン端子を更に含み、前記第１の制御用クロック発生回路は、該内部クロック発生回路からの該内部クロック信号を用いて前記第１の入出力制御用クロック信号としてデータ出力用クロック信号を生成する第１のクロック発生回路と、該第２のクロックリターン端子に受信されたクロック信号を用いて該第１の入出力制御用クロック信号としてデータ取り込み用クロック信号を生成する第２のクロック発生手段を含むことを特徴とする。
【００２０】
上記請求項１乃至１０記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易である。またチップ間の入出力端子同士を最短距離で同一長の配線を用いて接続することで信号間スキューがなくなると共に、ワイヤボンディングを用いることで配線容量が少なくなるので、チップ間での高速なデータ転送を実現することが出来る。また隣接するチップの入出力回路に共通な電源を用いることで、入力側と出力側で信号レベルの揃った高速なデータ転送が可能になると共に、この共通な電源を入出力回路用の専用電源とすれば、他の回路部分の動作による電源電圧レベルの変動の影響を避けることが出来る。更に、メモリチップ側にパッケージ外部とのデータ入出力を直接に行う端子群を設けることで、パッケージ外部にある外部記憶装置とのデータ入出力を行うことが出来る。
【００２１】
上記請求項１１記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易であると共に、制御用クロック発生回路から入出力回路までを等長配線で接続するので、入出力回路によってデータ出力及びデータ取り込みに関する同期を確実に取ることが出来る。また一方のチップは、他方のチップに送信してそのまま戻ってきたクロック信号を受け取り、このクロック信号に基づいてデータ取り込み動作の同期を取ることによって、チップ間の信号伝播遅延を考慮にいれた同期制御を行うことが出来る。
【発明の実施の形態】
【００２２】
以下に、本発明の実施例を添付の図面と共に説明する。図１は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した実施例を示す。図１の半導体システム１は、パッケージ１０に搭載されたロジックチップ１１及びメモリチップ１２を含む。ロジックチップ１１及びメモリチップ１２は、一辺が向き合うように互いに隣接して配置される。パッケージ１０は、外部との信号入出力用の外部端子１３、ロジックチップ１１及びメモリチップ１２と接続される接続端子１４を含み、外部端子１３と接続端子１４とは電気的に接続されている（図示せず）。
【００２３】
パッケージ１０は、更にＩ／Ｏ回路電源用端子１５を含み、Ｉ／Ｏ回路電源用端子１５は接続端子１４を介して外部から電源電圧ＶＣＣとグランド電圧ＶＳＳを受け取る。電源電圧ＶＣＣとグランド電圧ＶＳＳを伝送するＩ／Ｏ回路電源線１６が、Ｉ／Ｏ回路電源用端子１５から延びて、ロジックチップ１１及びメモリチップ１２間に配線される。Ｉ／Ｏ回路電源線１６上には、端子１７が設けられる。
【００２４】
接続端子１４は、ロジックチップ１１及びメモリチップ１２の接続端子２４或いはメモリチップ１２の外部記憶装置用端子３２に、ワイヤボンディング等で電気的に接続される。ロジックチップ１１及びメモリチップ１２の各々は、メモリ・ロジック間Ｉ／Ｏ部２０を含む。メモリ・ロジック間Ｉ／Ｏ部２０は、高速Ｉ／Ｏ回路２１、Ｉ／Ｏ端子２２、及びＩ／Ｏ電源端子２３を含む。Ｉ／Ｏ端子２２及びＩ／Ｏ電源端子２３は、ロジックチップ１１及びメモリチップ１２の対向して隣接する辺に配置される。Ｉ／Ｏ端子２２は、ロジックチップ１１及びメモリチップ１２間で、対向する端子同士が対応するように、ワイヤボンディング２５で電気的に接続される。Ｉ／Ｏ電源端子２３は、Ｉ／Ｏ回路電源線１６上に設けられた端子１７にワイヤボンディング等で接続する。
【００２５】
ロジックチップ１１及びメモリチップ１２間で、Ｉ／Ｏ端子２２同士は配線長が等しくなるように接続され、データ間のタイミングのずれが生じないように構成される。また上述のように対向する端子同士が接続されるので、Ｉ／Ｏ端子２２間を最短の配線長で配線することになる。高速Ｉ／Ｏ回路２１は、後述するように、ＣＭＯＳタイプの回路で構成されており、ロジックチップ１１及びメモリチップ１２間で高速なデータ転送を可能にする。高速Ｉ／Ｏ回路２１は、Ｉ／Ｏ電源端子２３に供給された電源電圧ＶＣＣ及びグランド電圧ＶＳＳにより駆動される。なおロジックチップ１１及びメモリチップ１２に於て、高速Ｉ／Ｏ回路２１以外の回路部分は、Ｉ／Ｏ電源端子２３とは別の電源経路として、接続端子１４から接続端子２４を介して電源電圧及びグランド電圧が供給される。
【００２６】
高速Ｉ／Ｏ回路２１の電源を、ロジックチップ１１及びメモリチップ１２間で共通にすることにより、ロジックチップ１１及びメモリチップ１２の間で信号振幅を同一にして、確実な信号伝達を実現することが可能になる。またこの共通のＩ／Ｏ用電源は、それ以外の回路部分の電源電圧と違いが発生してもよいように、上述のように専用電源として供給される。専用電源として供給することで、高速Ｉ／Ｏ回路２１へ安定した電源電圧供給を行うことが出来る。
【００２７】
図２４（Ａ）のようにバス５０３を介して接続するのではなく、ワイヤボンディング２５によってＩ／Ｏ端子２２同士を接続するので、ロジックチップ１１及びメモリチップ１２間の配線容量が小さく、高速なデータ転送を実現することが出来る。また高速Ｉ／Ｏ回路２１の出力回路の駆動能力をそれ程高くする必要がないので、高速Ｉ／Ｏ回路２１の面積を小さく構成することが可能となり、多数のＩ／Ｏ端子２２を対向する辺に配置することが出来る。
【００２８】
図２は、高速Ｉ／Ｏ回路２１の出力回路及び入力回路の回路構成を示す回路図である。図２に示されるように、高速Ｉ／Ｏ回路２１の出力回路は、ＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７を含み、入力回路は、ＰＭＯＳトランジスタ２８とＮＭＯＳトランジスタ２９を含む。このようにＣＭＯＳタイプの回路で入出力回路を構成するのは、以下の理由による。従来の図２４（Ａ）のような構成に於ては、データ転送のクロック周波数が高くなると、バス５０３に於ける信号反射の影響が大きくなってしまう。この影響を小さくするためには、信号の振幅を小さくすると共にバス終端抵抗を設ける必要があり、ＣＭＯＳタイプの回路を用いることが困難になる。それに対して図１及び図２に示される本発明の構成では、出力回路と入力回路との間は、ワイヤボンディング２５によって接続されているため、反射の影響を考える必要がなく、ＣＭＯＳタイプの回路によって振幅の大きな信号を用いることが出来る。またワイヤボンディング２５の配線容量が小さいので、出力回路の電流駆動能力をそれ程高くしなくても、高速なデータ転送が可能である。従って出力回路に於て、ＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７のゲート幅を比較的小さくすることが可能であり、高速Ｉ／Ｏ回路２１の面積を小さくして、多数のＩ／Ｏ端子２２を配置することが出来る。また出力回路当りの消費電力が小さいので、多数のＩ／Ｏ端子２２を配置してロジックチップ１１及びメモリチップ１２間を多数の信号線で接続しても、大きな消費電力を必要とすることがなく、バス幅の拡大による高速なデータ転送を実現できる。
【００２９】
図１を再び参照して、メモリチップ１２は更に、パッケージ１０外部の他の記憶装置とデータ入出力を行う外部記憶装置用Ｉ／Ｏ部３０を含んでもよい。外部記憶装置用Ｉ／Ｏ部３０は、外部記憶装置用Ｉ／Ｏ回路３１及び外部記憶装置用端子３２を含む。外部記憶装置用端子３２は、パッケージ１０側の接続端子１４を介して、パッケージ１０の外部端子１３に電気的に接続される。この外部記憶装置用端子３２は、メモリチップ１２に於て、Ｉ／Ｏ端子２２が設けられている辺とは異なる辺に設けられる。また外部記憶装置用Ｉ／Ｏ回路３１は、半導体システム１が接続されるバスと整合性がある通常のＩ／Ｏ回路であってよく、高速Ｉ／Ｏ回路２１と同程度の高速データ転送が可能である必要性はない。
【００３０】
図３は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した別の実施例を示す。図３に於て、図１と同一の番号は、図１と同一の構成要素を参照するために用いられる。図３の半導体システム１Ａは、パッケージ１０Ａ、ロジックチップ１１Ａ、及びメモリチップ１２Ａを含む。図３の実施例は図１の実施例に比較して、ロジックチップ１１Ａ及びメモリチップ１２ＡのＩ／Ｏ電源の供給の仕方が異なる。
【００３１】
図３のロジックチップ１１Ａは、電源電圧を受け取り電源電圧を降圧して降圧電圧を生成する降圧回路３３を含む。降圧回路３３は、電源電圧ＶＣＣを供給する端子１７からＩ／Ｏ電源端子２３ａを介して電源電圧ＶＣＣを受け取り、降圧電圧ＶＣＣｌをＩ／Ｏ電源端子２３ｂに供給する。ロジックチップ１１Ａ側のＩ／Ｏ電源端子２３ｂは、メモリチップ１２Ａ側のＩ／Ｏ電源端子２３ｂにワイヤボンディング等を介して電気的に接続される。なおグランド電圧ＶＳＳは、図１の実施例と同様に、ロジックチップ１１Ａ及びメモリチップ１２Ａの各々に対して、端子１７からＩ／Ｏ電源端子２３を介して直接に供給される。
【００３２】
このような構成にすることで、電源電圧ＶＣＣを降圧した降圧電圧ＶＣＣｌを用いて高速Ｉ／Ｏ回路２１を駆動する場合に、降圧電圧ＶＣＣｌの電圧レベルをロジックチップ１１Ａ及びメモリチップ１２Ａ間で同一とすることが出来る。従ってロジックチップ１１Ａ及びメモリチップ１２Ａ間で信号振幅を同一にして、確実な信号伝達を実現することが可能になる。
【００３３】
図３に於て、降圧回路３３は、ロジックチップ１１Ａ側に設けられたが、代わりにメモリチップ１２Ａ側に設けてもよいことは言うまでもない。なお降圧回路３３の構成は、従来半導体システムで用いられる降圧回路と同様であるので、詳細な説明は省略する。図４は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す。図４に於て、図１と同一の番号は、図１と同一の構成要素を参照するために用いられる。
【００３４】
図４の半導体システム１Ｂは、パッケージ１０Ｂ、２つのロジックチップ１１、及びメモリチップ１２Ｂを含む。２つのロジックチップ１１は、メモリチップ１２Ｂの両側に配置され、各ロジックチップ１１とメモリチップ１２Ｂとの間には、Ｉ／Ｏ回路電源線１６が配線される。一つのロジックチップ１１ではなく、２つのロジックチップ１１がパッケージ１０Ｂ内に搭載される点が、図１の実施例の場合と異なる。
【００３５】
図４から分かるように、Ｉ／Ｏ端子２２がメモリチップ１２Ｂの左右両辺に配置されているので、パッケージ１０Ｂ外部の他の記憶装置とデータ入出力を行う外部記憶装置用Ｉ／Ｏ部３０は、メモリチップ１２Ｂの図面下側の辺に設けられる。図５は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す。図５に於て、図１と同一の番号は、図１と同一の構成要素を参照するために用いられる。
【００３６】
図５の半導体システム１Ｃは、パッケージ１０Ｃ、ロジックチップ１１Ｃ、及び２つのメモリチップ１２を含む。２つのメモリチップ１２は、ロジックチップ１１Ｃの両側に配置され、各メモリチップ１２とロジックチップ１１Ｃとの間には、Ｉ／Ｏ回路電源線１６が配線される。一つのメモリチップ１２ではなく、２つのメモリチップ１２がパッケージ１０Ｃ内に搭載される点が、図１の実施例の場合と異なる。
【００３７】
図６は、図１のメモリチップ１２の構成例を示すブロック図である。メモリチップ（ＤＲＡＭ）１２は、クロックバッファ４１、コマンドデコーダ４２、バンク選択バッファ４３、アドレスバッファ４４、データバッファ４５、及び複数（図では２つ）のバンク５０を含む。各バンク５０は、メモリセルアレイ４６、ローデコーダ４７、センスアンプ・ライトアンプ４８、及びコラムデコーダ４９を含む。図６のＤＲＡＭの構成は、従来のＤＲＡＭの構成と同様であり、単にデータバッファ４５等のロジックチップ１１との間で信号伝送を行うバッファが、図２に示される入出力回路を有した高速Ｉ／Ｏ回路２１を用いて構成されている点が、従来のＤＲＡＭとは異なる。従って以下に於て、メモリチップ１２の動作に関する説明は、必要最小限の説明とする。
【００３８】
クロックバッファ４１は、供給されるクロック信号ＣＬＫを、コマンドデコーダ４２、バンク選択バッファ４３、アドレスバッファ４４、及びデータバッファ４５に供給する。コマンドデコーダ４２は、コマンド信号ＰＤ、／ＲＡＳ、／ＣＡＳ、及び／ＷＥを、クロック信号ＣＬＫに同期して取り込みデコードする。デコード結果に応じて、メモリチップ１２の動作が制御される。バンク選択バッファ４３は、クロック信号ＣＬＫに同期してアドレス信号Ａを取り込む。アドレス信号Ａに応じて、２つのバンク５０のうちの一つが選択される。アドレスバッファ４４は、アドレス信号Ａ０乃至Ａｍを、クロック信号ＣＬＫに同期して取り込み、ローデコーダ及びコラムデコーダにローアドレス及びコラムアドレスを供給する。
【００３９】
選択されたバンク５０のローデコーダ４７は、メモリセルアレイ４６の指定されたローアドレスをアクセスする。データ読み出しの場合には、このローアドレスのデータが、センスアンプ・ライトアンプ４８に保持される。コラムデコーダ４９は、指定されたコラムアドレスのデータを、センスアンプ・ライトアンプ４８から読み出させる。読み出されたデータは、データバッファ４５を介して、ロジックチップ１１に供給される。データ書き込みの場合には、ロジックチップ１１からデータバッファ４５に供給されたデータが、センスアンプ・ライトアンプ４８を介して、メモリセルアレイ４６に格納される。
【００４０】
図７は、外部記憶装置用Ｉ／Ｏ部３０を備える場合のメモリチップ１２の構成例を示すブロック図である。図７に於て、図６と同一の構成要素は同一の番号で参照され、その説明は省略される。図７のメモリチップ１２は、図６のメモリチップに於て、バンク５０がバンク５０Ａで置き換えられると共に、転送制御回路５５と外部記憶装置用データバッファ５６とを含む。バンク５０Ａは、図６のバンク５０と同一のメモリセルアレイ４６、ローデコーダ４７、センスアンプ・ライトアンプ４８、及びコラムデコーダ４９に加えて、シリアルアドレスカウンタ５１、シリアルデコーダ５２、シリアルアクセスメモリ（ＳＡＭ）５３、及び転送ゲート５４を含む。これらのシリアルアドレスカウンタ５１、シリアルデコーダ５２、シリアルアクセスメモリ５３、及び転送ゲート５４は、半導体システム１（図１）の外部に設けられた外部記憶装置とメモリチップ１２との間で、シリアルなデータ転送を行うためにバンク５０Ａ内に設けられる。ここで外部記憶装置用データバッファ５６が、図１の外部記憶装置用Ｉ／Ｏ部３０に対応する。
【００４１】
シリアルアドレスカウンタ５１は、アドレスバッファ４４から供給されたアドレスを基にして、アドレスをカウントアップすることで連続したアドレスを順次出力する。シリアルデコーダ５２は、シリアルアドレスカウンタ５１から順次供給されるアドレスをデコードして、シリアルアクセスメモリ５３に供給する。データ書き込みの場合、外部から外部記憶装置用データバッファ５６に供給されるデータは、シリアルアクセスメモリ５３内の連続するアドレスに順次書き込まれる。転送制御回路５５が制御するタイミングで、転送ゲート５４が開かれ、シリアルアクセスメモリ５３内のデータが、並列にメモリセルアレイ４６に転送される。データ読み出しの場合の動作は、データ書き込みの場合と逆である。
【００４２】
図７のメモリチップ１２の構成は、従来用いられるデュアルポートメモリ等で用いられる構成と同様であり、各構成要素の詳細な説明は省略する。図８は、図１の高速Ｉ／Ｏ回路２１を含むメモリ・ロジック間Ｉ／Ｏ部２０の構成を示すブロック図である。図８に於て、図１と同一の構成要素は同一の番号で参照され、その説明は省略される。
【００４３】
メモリチップ１２は、Ｔ−ＣＬＫ発生回路１００、Ｒ−ＣＬＫ発生回路１０１、等長配線１０２、及びデータバッファ１０３を含む。これらのＴ−ＣＬＫ発生回路１００、Ｒ−ＣＬＫ発生回路１０１、等長配線１０２、及びデータバッファ１０３が高速Ｉ／Ｏ回路２１を構成し、高速Ｉ／Ｏ回路２１と複数のＩ／Ｏ端子２２とで、メモリチップ側のメモリ・ロジック間Ｉ／Ｏ部２０を構成する。
【００４４】
Ｔ−ＣＬＫ発生回路１００は、ロジックチップ１１からノードＮ１（Ｉ／Ｏ端子２２）に供給されたクロック信号Ｉ−ＣＬＫに基づいて、メモリチップ１２に対するデータ書き込み用のクロック信号Ｔ−ＣＬＫを生成する回路である。Ｔ−ＣＬＫ発生回路１００は、ＤＬＬ（delay latch cicuit）回路１１１、位相シフト回路１１２、及びダミー等長配線１１３を含む。ＤＬＬ回路１１１は、Ｔ−ＣＬＫ発生回路１００からデータバッファ１０３までの等長配線１０２による信号遅延を考慮にいれて、略３６０度の位相遅れを、ノードＮ１の信号Ｎ１に対して与える。位相遅延された信号Ｎ２は、位相シフト回路１１２によって更に１８０度位相が遅延され、書き込み用クロック信号Ｔ−ＣＬＫとして、等長配線１０２を介して複数のデータバッファ１０３に供給される。ダミー等長配線１１３は、ＤＬＬ回路１１１に於て、等長回線１０２による位相遅延の影響を模擬する為に用いられる。
【００４５】
図９は、図８のメモリチップ側の高速Ｉ／Ｏ回路２１の動作を説明するためのタイミング図である。以下に図８及び図９を用いて、高速Ｉ／Ｏ回路２１の動作を説明する。等長配線１０２による位相遅延をｘとする。Ｔ−ＣＬＫ発生回路１００のＤＬＬ回路１１１から出力される信号Ｎ４は、信号Ｎ２と同位相の信号である。信号Ｎ４をダミー等長配線１１３に入力すると、ダミー等長配線１１３から出力される信号Ｎ３は、信号Ｎ２より位相ｘだけ遅れた信号となる。ＤＬＬ回路１１１は、この信号Ｎ３と信号Ｎ１とが同位相になるように、信号Ｎ４の位相を調整する。従って、信号Ｎ４と同位相である信号Ｎ２は、信号Ｎ１（クロック信号Ｉ−ＣＬＫ）と比較して３６０度−ｘだけ位相が遅れた信号である。信号Ｎ１と信号Ｎ２とが図９の（Ｆ）及び（Ｇ）に示される。信号Ｎ２は、位相シフト回路１１２によって１８０度位相が遅延されて、信号Ｎ５（図９（Ｈ））となる。信号Ｎ５は、Ｔ−ＣＬＫ発生回路１００から出力され、等長配線１０２を伝播して、信号Ｎ１１としてデータバッファ１０３に供給される。図９（Ｉ）に示されるように、信号Ｎ１１は、等長配線１０２の位相遅延ｘによって、クロック信号Ｉ−ＣＬＫ（信号Ｎ１）と正確に１８０度位相のずれた信号となる。
【００４６】
ロジックチップ１１からは、クロック信号Ｉ−ＣＬＫと同位相のデータ信号がメモリチップ１２に供給される。メモリチップ１２のノードＮ１２（Ｉ／Ｏ端子２２）に供給された信号Ｎ１２が、図９（Ｊ）に示される。データバッファ１０３に供給される信号Ｎ１１（図９（Ｉ））は、信号Ｎ１２と丁度１８０度位相がずれているので、信号Ｎ１１をデータ取り込みのための同期信号として用いることで、信号Ｎ１２が有効である期間の丁度中間点でデータを取り込むことが可能になる。これによって、高速なクロック周波数を用いても、信頼性の高いデータ書き込みを実行することが可能になる。
【００４７】
Ｒ−ＣＬＫ発生回路１０１は、ロジックチップ１１からノードＮ１（Ｉ／Ｏ端子２２）に供給されたクロック信号Ｉ−ＣＬＫに基づいて、メモリチップ１２からデータを読み出す際のデータ読み出し用クロック信号Ｒ−ＣＬＫを生成する回路である。Ｒ−ＣＬＫ発生回路１０１は、ＤＬＬ回路１１４、ダミー等長配線１１５、ダミーデータバッファ１１６、及びダミーノード１１７を含む。ＤＬＬ回路１１４は、Ｒ−ＣＬＫ発生回路１０１からＩ／Ｏ端子２２までの信号遅延を考慮にいれて、略３６０度の位相遅れを、ノードＮ１の信号Ｎ１に対して与える。位相遅延された信号Ｎ６は、読み出し用クロック信号Ｒ−ＣＬＫとして、等長配線１０２を介して複数のデータバッファ１０３に供給される。ダミー等長配線１１５は、ＤＬＬ回路１１４に於て、等長回線１０２による位相遅延の影響を模擬する為に用いられる。またダミーデータバッファ１１６及びダミーノード１１７は各々、データバッファ１０３とＩ／Ｏ端子２２の遅延を模擬するために用いられる。
【００４８】
等長配線１０２、データバッファ１０３、及びＩ／Ｏ端子２２による合計の位相遅延をｙとする。Ｒ−ＣＬＫ発生回路１０１のＤＬＬ回路１１４から出力される信号Ｎ７は、信号Ｎ６と同位相の信号である。信号Ｎ７をダミー等長配線１１５、ダミーデータバッファ１１６、及びダミーノード１１７に伝播させると、ダミーノード１１７から出力される信号Ｎ９は、信号Ｎ７より位相ｙだけ遅れた信号となる。ＤＬＬ回路１１４は、この信号Ｎ９と信号Ｎ１とが同位相になるように、信号Ｎ７の位相を調整する。従って、信号Ｎ７と同位相である信号Ｎ６は、信号Ｎ１（クロック信号Ｉ−ＣＬＫ）と比較して３６０度−ｙだけ位相が遅れた信号である。信号Ｎ１と信号Ｎ６（＝Ｎ７）とが、図９の（Ａ）及び（Ｂ）に示される。信号Ｎ６は、等長配線１０２によって位相が遅延されて、信号Ｎ１０（＝Ｎ８：図９（Ｃ））となる。信号Ｎ１０は、データバッファ１０３で同期信号として用いられて、データバッファ１０３からＩ／Ｏ端子２２へと信号Ｎ１２（図９（Ｅ））が出力される。信号Ｎ１２は、信号Ｎ６に対して位相ｙだけ遅れているので、図９（Ｄ）に示される信号Ｎ９と同位相の信号である。信号Ｎ９はクロック信号Ｉ−ＣＬＫ（信号Ｎ１）と同位相の信号であるから、Ｉ／Ｏ端子２２から出力される信号Ｎ１２もまた、クロック信号Ｉ−ＣＬＫと同位相の信号となる。
【００４９】
このようにＲ−ＣＬＫ発生回路１０１を用いることで、ロジックチップ１１から供給されるクロック信号Ｉ−ＣＬＫと同一の位相で、読み出しデータをメモリチップ１２から読みだすことが出来る。図８に於て、ロジックチップ１１は、クロックバッファ１２０、ＤＬＬ回路１２１、位相シフト回路１２２、ダミー等長配線１２３、ＤＬＬ回路１２４、ダミー等長配線１２５、ダミーデータバッファ１２６、ダミーノード１２７、及びデータバッファ１２８を含む。クロックバッファ１２０は、接続端子２４を介して外部から入力されたクロック信号ＣＬＫを受け取り、クロック信号Ｉ−ＣＬＫを出力する。クロック信号Ｉ−ＣＬＫは、Ｉ／Ｏ端子２２を介してメモリチップ１２に供給されると共に、ロジックチップ１１内部へと供給される。メモリ・ロジック間Ｉ／Ｏ部２０を示した図８に於て、クロックバッファ１２０以外のロジックチップ１１の構成要素はメモリチップ１２の構成要素と同一であり、読み出し及び書き込み時の動作も同一であるので、その詳細な説明は省略する。
【００５０】
図１０は、ＤＬＬ回路１１１の構成を示す構成図である。図１０に示されるように、ＤＬＬ回路１１１は、分周器１３１、可変遅延回路１３２及び１３３、位相比較器１３４、及び遅延制御回路１３５を含む。端子ＩＮに入力された信号は分周器１３１によって分周されて、位相比較をするに適切な分周信号に変換される。分周器１３１からの分周信号は可変遅延回路１３３によって遅延され、更にダミー等長配線１１３によって遅延されて、位相比較器１３４に入力される。位相比較器１３４は、分周器１３１から直接に供給される分周信号と、遅延された分周信号との位相を比較して、両信号の位相が同一になるように遅延制御回路１３５を制御する。この遅延制御回路１３５は、可変遅延回路１３３の遅延量を設定する回路である。
【００５１】
また端子ＩＮに入力された信号は、可変遅延回路１３２によって遅延され、端子ＯＵＴから出力される。可変遅延回路１３２の遅延量は、遅延制御回路１３５によって、遅延制御回路１３３と同一の遅延量に設定される。ダミー等長配線１１３の遅延量をｘとすると、可変遅延回路１３３の位相遅延量は、３６０度−ｘに調整される。従って端子ＯＵＴから出力される信号もまた、端子ＩＮに入力される信号と比較して、３６０度−ｘだけ位相が遅れることになる。
【００５２】
図１１は、位相比較器１３４の回路構成の一例を示す回路図である。位相比較器１３４に入力される信号Ｓ１及びＳ２は、図１０に於て、分周器１３１から供給される分周信号と、ダミー等長配線１１３から供給される遅延された分周信号である。位相比較器１３４は、ＮＡＮＤ回路１４１乃至１４５、インバータ１４６乃至１４９、ＮＡＮＤ回路１５０及び１５１、インバータ１５２及び１５３、バイナリカウンタ１５４、インバータ１５５、ＮＡＮＤ回路１５６及び１５７、及びインバータ１５８及び１５９を含む。ＮＡＮＤ回路１４４及び１４５はラッチを構成し、図１１に示されるように初期状態では２つの入力がＬＯＷであり、２つの出力はＨＩＧＨである。信号Ｓ１の立ち上がりエッジが、信号Ｓ２の立ち上がりエッジより早い場合、ＮＡＮＤ回路１４３の出力の方がＮＡＮＤ回路１４２の出力よりも先にＨＩＧＨになる。従って、ＮＡＮＤ回路１４５の出力がＬＯＷになり、ＮＡＮＤ回路１４４の出力はＨＩＧＨのままである。この状態はラッチされるので、その後信号Ｓ２の立ち上がりエッジによってＮＡＮＤ回路１４２の出力がＨＩＧＨになっても状態は変化しない。従って、信号Ｓ１の方が位相が進んでいる場合には、インバータ１４９の出力はＨＩＧＨになる。逆に信号Ｓ２の方が位相が進んでいる場合には、インバータ１５５の出力がＨＩＧＨになる。
【００５３】
ここでインバータ１４８からの信号は、適切なタイミングでＮＡＮＤ回路１４２及び１４３の出力を同時にＬＯＷにすることで、ラッチの状態を初期状態に戻す役目を果たす。このような構成にしないと、信号Ｓ１の方が位相が進んでいる場合に、ＮＡＮＤ回路１４３の出力がＨＩＧＨになり続いてＮＡＮＤ回路１４２の出力がＨＩＧＨになった後、信号Ｓ１が信号Ｓ２より先にＬＯＷに戻ることでラッチの状態が逆転され、ＮＡＮＤ回路１４４の出力がＬＯＷになってしまう。これを避けるために、ＮＡＮＤ回路１４２及び１４３の出力を同時にＬＯＷにすることが行われる。
【００５４】
インバータ１４８の出力信号は、バイナリカウンタ１５４に供給される。バイナリカウンタ１５４の２つの出力は、入力分周信号Ｓ１及びＳ２の１サイクル毎に交互にＨＩＧＨになる信号である。バイナリカウンタ１５４は、ＮＡＮＤ回路１６１乃至１６８と、インバータ１６９乃至１７１を含む。その動作は従来技術の範囲内であるので、説明を省略する。
【００５５】
バイナリカウンタ１５４の２つの出力は、ＮＡＮＤ回路１５０及び１５１の一方の入力に供給される。ＮＡＮＤ回路１５０及び１５１のもう一方の入力には、インバータ１４９からの出力が供給される。更にバイナリカウンタ１５４の２つの出力は、ＮＡＮＤ回路１５６及び１５７の一方の入力に供給される。ＮＡＮＤ回路１５６及び１５７のもう一方の入力には、インバータ１５５からの出力が供給される。
【００５６】
従って、信号Ｓ１の方が信号Ｓ２より位相が進んでいる場合には、ＮＡＮＤ回路１５０及び１５１の出力を反転するインバータ１５２及び１５３から、ＨＩＧＨパルスが交互に出力されることになる。逆に信号Ｓ２の方が位相が進んでいる場合には、ＮＡＮＤ回路１５６及び１５７の出力を反転するインバータ１５８及び１５９から、ＨＩＧＨパルスが交互に出力される。
【００５７】
インバータ１５２及び１５３或いはインバータ１５８及び１５９から交互に出力されるＨＩＧＨパルスが、図１０の遅延制御回路１３５に供給されて、可変遅延回路１３２及び１３３の遅延量を調整する。図１２は、遅延制御回路１３５の回路構成の一例を示す回路図である。遅延制御回路１３５は、ＮＯＲ回路２０１−０乃至２０１−ｎ、インバータ２０２−１乃至２０２−ｎ、ＮＡＮＤ回路２０３−１乃至２０３−ｎ、ＮＭＯＳトランジスタ２０４−１乃至２０４−ｎ、ＮＭＯＳトランジスタ２０５−１乃至２０５−ｎ、ＮＭＯＳトランジスタ２０６−１乃至２０６−ｎ、及びＮＭＯＳトランジスタ２０７−１乃至２０７−ｎを含む。リセット信号ＲがＬＯＷにされると、遅延制御回路１３５はリセットされる。即ち、リセット信号ＲがＬＯＷになると、ＮＡＮＤ回路２０３−１乃至２０３−ｎの出力がＨＩＧＨになり、インバータ２０２−１乃至２０２−ｎの出力がＬＯＷになる。ＮＡＮＤ回路２０３−１乃至２０３−ｎとインバータ２０２−１乃至２０２−ｎとの各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号Ｒで設定された初期状態は、リセット信号ＲがＨＩＧＨに戻っても保持される。
【００５８】
この初期状態では、図１２に示されるように、ＮＯＲ回路２０１−０の出力Ｐ（０）はＨＩＧＨであり、ＮＯＲ回路２０１−１乃至２０１−ｎの出力Ｐ（１）乃至Ｐ（ｎ）はＬＯＷである。即ち出力Ｐ（０）だけがＨＩＧＨである。遅延量を大きくする必要がある場合には、信号線Ａ及びＢに交互にＨＩＧＨパルスを供給する。まず信号線ＢにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ２０４−１がオンになる。このときＮＭＯＳトランジスタ２０６−１がオンであるので、ＮＡＮＤ回路２０３−１の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ２０２−１の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路２０３−１とインバータ２０２−１からなるラッチに保持される。またこの時出力Ｐ（０）はＨＩＧＨからＬＯＷに変化し、出力Ｐ（１）はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ（１）のみがＨＩＧＨになる。
【００５９】
次に信号線ＡにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ２０４−２がオンになる。このときＮＭＯＳトランジスタ２０６−２がオンになっているので、ＮＡＮＤ回路２０３−２の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ２０２−２の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路２０３−２とインバータ２０２−２からなるラッチに保持される。またこの時出力Ｐ（１）はＨＩＧＨからＬＯＷに変化し、出力Ｐ（２）はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ（２）だけがＨＩＧＨになる。
【００６０】
このように信号線Ａ及びＢに交互にＨＩＧＨパルスを供給することで、出力Ｐ（０）乃至Ｐ（ｎ）のうちで一つだけＨＩＧＨである出力を一つずつ右にずらしていくことが出来る。遅延量を小さくする必要がある場合には、信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。
【００６１】
信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給することで、出力Ｐ（０）乃至Ｐ（ｎ）のうちで一つだけＨＩＧＨである出力を一つずつ左にずらしていくことが出来る。これらの出力信号Ｐ（１）乃至Ｐ（ｎ）を、図１０の可変遅延回路１３２及び１３３に供給することで、信号の遅延量を調整する。
【００６２】
図１３は、可変遅延回路１３２の回路構成の一例を示す回路図である。なお可変遅延回路１３３の構成は、可変遅延回路１３２の構成と同一である。可変遅延回路１３２は、インバータ２１０、ＮＡＮＤ回路２１１−１乃至２１１−ｎ、ＮＡＮＤ回路２１２−１乃至２１２−ｎ、及びインバータ２１３−１乃至２１３−ｎを含む。ここでＮＡＮＤ回路２１２−１乃至２１２−ｎ及びインバータ２１３−１乃至２１３−ｎが、遅延素子列を構成する。
【００６３】
ＮＡＮＤ回路２１１−１乃至２１１−ｎの一方の入力には、入力信号ＳＩの反転信号がインバータ２１０から供給され、もう一方の入力には信号Ｐ（１）乃至Ｐ（ｎ）が供給される。信号Ｐ（１）乃至Ｐ（ｎ）のうちで、一つだけＨＩＧＨである信号をＰ（ｘ）とする。ＮＡＮＤ回路２１１−１乃至２１１−ｎうちでＮＡＮＤ回路２１１−ｘ以外のものは、一方の入力がＬＯＷであるから、出力はＨＩＧＨレベルになる。このＨＩＧＨレベルを一方の入力に受け取るＮＡＮＤ回路２１２−１乃至２１２−ｎのうちでＮＡＮＤ回路２１２−ｘ以外のものは、他方の入力に対するインバータとして機能する。
【００６４】
従って、ＮＡＮＤ回路２１２−ｘより図面左側にある遅延素子列は、ＮＡＮＤ回路２１２−ｎの一方の入力に与えられる固定のＨＩＧＨレベルを伝達する。従って、ＮＡＮＤ回路２１２−ｘの一方の入力はＨＩＧＨである。ＮＡＮＤ回路２１２−ｘのもう一方の入力には、インバータ２１０及びＮＡＮＤ回路２１１−ｘを介して、入力信号ＳＩが供給される。従って、ＮＡＮＤ回路２１２−ｘからインバータ２１３−１までの遅延素子列は、入力信号ＳＩを遅延させながら伝播させ、遅延された信号が出力信号ＳＯとして得られる。この場合の出力信号ＳＯは、入力信号ＳＩに対して、遅延素子ｘ段分の遅延時間だけ遅れることになる。
【００６５】
このように、図１１に示される位相比較器１３４が分周信号の位相を比較し、この比較結果に基づいて、図１２に示される遅延制御回路１３５が出力信号Ｐ（１）乃至Ｐ（ｎ）のうちで唯一ＨＩＧＨである信号の位置を制御し、この信号Ｐ（１）乃至Ｐ（ｎ）によって、図１３に示される可変遅延回路１３２（１３３）の遅延量を設定する。これによって、図１０のＤＬＬ回路１１１に於て、所望の遅延量を有した信号を生成して出力することが出来る。
【００６６】
図１４は、図８の位相シフト回路１１２の構成を示す構成図である。図１４に示されるように、位相シフト回路１１２は、可変遅延回路２５０及び２５１、位相比較器２５２、及び遅延制御回路２５３を含む。入力端子ＩＮに入力された信号は、可変遅延回路２５０によって遅延量Ｔだけ遅延される。可変遅延回路２５０から出力される遅延量Ｔの信号は、更に可変遅延回路２５１によって、可変遅延回路２５０の遅延量と同一の遅延量Ｔだけ遅延される。可変遅延回路２５１から出力される遅延量２Ｔの信号は、位相比較器２５２によって、入力端子ＩＮに入力された信号と位相が比較される。位相比較器２５２は、両信号の位相が同一になるように、遅延制御回路２５３を介して可変遅延回路２５０及び２５１の遅延量Ｔを制御する。
【００６７】
従って、遅延量２Ｔが位相にして３６０度に等しくなるように、可変遅延回路２５０及び２５１の遅延量が調整されることになる。これによって、位相シフト回路１１２の出力端子ＯＵＴには、入力信号を位相にして１８０度遅延させた信号が得られることになる。なお可変遅延回路２５０及び２５１、位相比較器２５２、及び遅延制御回路２５３の構成は、夫々、ＤＬＬ回路１１１の可変遅延回路１３２及び１３３、位相比較器１３４、及び遅延制御回路１３５の構成と同様である。
【００６８】
なお信号周波数が固定の場合には、位相シフト回路１１２は、固定の遅延量だけ信号を遅延させる固定遅延回路であってもよい。図１５は、ロジックチップ１１及びメモリチップ１２のメモリ・ロジック間Ｉ／Ｏ部２０の別の構成例を示すブロック図である。図１５に於て、図８と同一の構成要素は同一の番号で参照され、その説明は省略される。
【００６９】
図１５の構成は、図８の構成に比較して、ロジックチップ１１からメモリチップ１２に供給したクロック信号Ｉ−ＣＬＫを、ワイヤボンディング２５ａを介してメモリチップ１２からロジックチップ１１に戻す構成が付加されている。戻されたクロック信号Ｉ−ＣＬＫは、メモリチップ１２から読み出されたデータをロジックチップ１１に取り込む際に用いるクロック信号Ｔ−ＣＬＫを生成するために用いられる。
【００７０】
図８の構成は、ロジックチップ１１とメモリチップ１２との間のワイヤボンディング２５に於て、信号伝播の遅延がない或いは無視できる程度に小さいことを条件とする構成であり、図１５の構成に於ては、ワイヤボンディング２５に無視できない遅延がある場合であっても、信頼性のあるデータ転送を行うために、クロック信号Ｉ−ＣＬＫを戻すことが行われる。
【００７１】
ここでワイヤボンディング２５或いは２５ａによる信号遅延をＴ１とする。ロジックチップ１１からメモリチップ１２に供給されるクロック信号Ｉ−ＣＬＫは、ワイヤボンディング２５による遅延量Ｔ１を有する。メモリチップ１２に対するデータ書き込みの場合、ロジックチップ１１からメモリチップ１２へ伝播するデータ信号も、ワイヤボンディング２５で遅延量Ｔ１だけ遅れることになる。従って、遅延量Ｔ１を有するクロック信号Ｉ−ＣＬＫから求めた書き込み用クロック信号Ｔ−ＣＬＫを用いて、遅延量Ｔ１を有するデータをメモリチップ１２に取り込むことに問題はない。
【００７２】
しかしながら、遅延量Ｔ１のクロック信号Ｉ−ＣＬＫに同期してメモリチップ１２から読み出されるデータは、ロジックチップ１１に到達するまでに更に遅延量Ｔ１だけ遅れることになる。従って、遅延無しのクロック信号Ｉ−ＣＬＫと比較すると、ロジックチップ１１に到達するデータは、遅延量２Ｔ１だけ遅れている。従って図８の構成のように、遅延量無しのクロック信号Ｉ−ＣＬＫから求めた書き込み用クロック信号Ｔ−ＣＬＫを用いて、遅延量２Ｔ１のデータをロジックチップ１１に取り込んだのでは、データ取り込みに関して同期が取れないことになる。
【００７３】
図１５の構成に於ては、ロジックチップ１１からメモリチップ１２に送信したクロック信号Ｉ−ＣＬＫを、更にワイヤボンディング２５ａを介してロジックチップ１１に戻すことで、遅延量２Ｔ１のクロック信号Ｉ−ＣＬＫを得ることが出来る。ロジックチップ１１に於ては、この遅延量２Ｔ１のクロック信号Ｉ−ＣＬＫから求めた書き込み用クロック信号Ｔ−ＣＬＫを同期信号として用いて、メモリチップ１２から送られる遅延量２Ｔ１のデータを取り込む。このような構成によって、ロジックチップ１１とメモリチップ１２間の信号遅延が無視できない場合であっても、信頼性のある高速なデータ転送を行うことが出来る。
【００７４】
図１６は、ロジックチップ１１及びメモリチップ１２のメモリ・ロジック間Ｉ／Ｏ部２０の更に別の構成例を示すブロック図である。図１６に於て、図８と同一の構成要素は同一の番号で参照され、その説明は省略される。図１６の構成においては、図８の構成で用いられるデータ書き込み用クロック信号Ｔ−ＣＬＫに対して、分周器で１／２の周波数に分周したデータ書き込み用クロック信号Ｔ−ＣＬＫ（Ａ）及びＴ−ＣＬＫ（Ｂ）を生成し、このデータ書き込み用クロック信号Ｔ−ＣＬＫ（Ａ）及びＴ−ＣＬＫ（Ｂ）を用いて、外部からのデータ取り込みを行う。
【００７５】
このようにして取り込まれたデータは、基のクロック信号Ｉ−ＣＬＫに比較して１／２の周波数で切り替わるので、ロジックチップ１１及びメモリチップ１２の内部回路の動作周波数を１／２にすることが出来る。即ち、ロジックチップ１１及びメモリチップ１２を従来可能な速度で動作させながらも、この動作周波数よりも高い周波数の高速なクロックを用いて、ロジックチップ１１及びメモリチップ１２間で高速なデータ転送を実現することが出来る。即ち、図１のように同一パッケージ１０にロジックチップ１１及びメモリチップ１２を搭載して、対向するＩ／Ｏ端子２２同士をワイヤボンディング２５で接続した構成において、高速データ転送可能な特徴を十分に生かすことが出来る。
【００７６】
メモリチップ１２に於ては、Ｔ−ＣＬＫ発生回路１００ａの分周器３０１が、信号Ｎ５（クロック信号Ｔ−ＣＬＫ）を１／２に分周する。分周されたクロック信号Ｔ−ＣＬＫ（Ａ）は、等長配線１０２ａを介して、ラッチ−Ａ３０５に供給される。また分周されたクロック信号Ｔ−ＣＬＫ（Ｂ）は、等長配線１０２ａを介して、ラッチ−Ｂ３０６に供給される。ラッチ−Ａ３０５及びラッチ−Ｂ３０６は、ロジックチップ１１からのデータ取り込み用のラッチであり、データ送出用には、データ出力バッファ３０４が用いられる。
【００７７】
図１７は、図１６のメモリチップ１２の動作を説明するためのタイミング図である。図１７に示されるように、１／２に分周されたクロック信号Ｎ２１及びＮ２２を生成し、クロック信号Ｎ２１及びＮ２２が等長配線１０２ａで遅延されたクロック信号Ｎ２３及びＮ２４を用いて、データ信号Ｎ１２を取り込む。このようにしてラッチ−Ａ３０５及びラッチ−Ｂ３０６に取り込まれたデータは、クロック信号Ｉ−ＣＬＫ（信号Ｎ１）の１／２の周波数で、データ切り替えが行われることになる。
【００７８】
なお図１６及び図１７の例に於ては、分周器３０１は２分周としたが、２分周ではなくＮ分周され互いに位相が３６０度／ＮだけずれたＮ個のクロック信号を生成する構成としてもよい。この場合、データ取り込み用のラッチは、各Ｉ／Ｏ端子２２に対してＮ個設けられる。図１６に戻り、ロジックチップ１１に於ては、分周器３０２が、信号Ｎ５’（クロック信号Ｔ−ＣＬＫ）を１／２に分周する。データ取り込み及びデータ送出に関する動作は、メモリチップ１２の動作と同様であるので説明を省略する。
【００７９】
図１６のロジックチップ１１は、更にＰＬＬ回路３０３を含む。このＰＬＬ回路３０３によって、接続端子２４を介して外部から供給されるクロック信号ＣＬＫの周波数を逓倍して、高周波数のクロック信号Ｉ−ＣＬＫを生成する。外部から供給するクロック信号ＣＬＫは、図１の半導体システム１までバスを介して供給されるので、それ程高い信号周波数を用いることは出来ない。そこで図１６のような構成とすれば、半導体システム１内部で高い周波数のクロック信号Ｉ−ＣＬＫを生成して、ロジックチップ１１及びメモリチップ１２間で高速なデータ転送を行うことが出来る。なおＰＬＬ回路３０３の回路構成は、従来技術の範囲内であるので説明を省略する。
【００８０】
なお上述の図８、図１５、及び図１６の構成に於ては、外部からクロック信号ＣＬＫを受け取るチップはロジックチップ１１であるとしたが、逆にメモリチップ１２がクロック信号ＣＬＫを外部から受け取る構成であってもよい。図１８は、メモリチップ１２に於て、ロジックチップ１１に対向する辺に配置されるＩ／Ｏ端子２２の一例を示す図である。
【００８１】
メモリチップ１２が、２のＭ乗ビット×Ｎワード×２のＬ乗バンク構成のメモリチップである場合、Ｉ／Ｏ端子２２は、一つのクロック受信用端子（或いはクロック送信用端子）ＣＬＫ、Ｍ個のアドレス信号用端子及びＬ個のバンク選択信号用端子Ａ００乃至Ａ１９、Ｎ個のデータ入出力端子ＤＱ００乃至ＤＱ３１、３個のコマンド選択用端子ＷＥ、ＣＡＳ、及びＲＡＳ、１個のパワーダウン信号用端子ＰＤ、バイト単位に用意したＤＭ信号用端子ＤＭ０乃至ＤＭ７、電源用端子ＶＳＳ、ＶＣＣ、ＶＳＳＱ、及びＶＣＣＱを含む。また更に、メモリチップ１２は、供給されたクロック信号をロジックチップ１１に戻す（或いは供給したクロック信号をロジックチップ１１から受け取る）クロックリターン端子ＲＣＬＫを含んでもよい。ここでＤＭ信号用端子ＤＭ０乃至ＤＭ７が受け取る信号は、バイト毎にマスクをしてデータを書き込まないようにするための信号である。
【００８２】
また電源用端子ＶＳＳ、ＶＣＣ、ＶＳＳＱ、及びＶＣＣＱの幾つかは、ＤＬＬ回路１１１、１１４、１２１、及び１２４、及び／又はＰＬＬ回路３０３用の専用電源端子であってよい。ＤＬＬ回路やＰＬＬ回路は、その動作がデリケートであり外乱に弱いので、ＤＬＬ回路及び／又はＰＬＬ回路に専用電源を設けることで、信頼性のあるクロック制御を行うことが可能になる。
【００８３】
図１９は、本発明による図１の半導体システムのＥＳＤ保護回路を説明するための図である。図１９に於て、図１と同一の構成要素は同一の番号で参照され、その説明は省略する。通常、半導体チップの端子には、ＥＳＤ（electrical-static discharge ）によるデバイス破壊を防ぐために、ＥＳＤ保護回路が設けられる。ＥＳＤとしては、ワイヤーボンディング時等に帯電した金属がデバイスに接触して起こる放電、帯電した人体がデバイスに触れた時に起こる放電、及びデバイスのパッケージが帯電し他の物体に接触して起こる放電などが挙げられる。
【００８４】
図１或いは図１９のように、パッケージ１０にロジックチップ１１及びメモリチップ１２が搭載される場合、ロジックチップ１１及びメモリチップ１２間を接続するためのＩ／Ｏ端子２２（パッド）は、パッケージ１０によって覆われており、帯電した人体が触れるようなことはない。従って、外部端子１３に対して設けられるＥＳＤ保護回路４０１と比較して、ロジックチップ・メモリチップ間Ｉ／Ｏに対して設けられるＥＳＤ保護回路４０２は、比較的小さなものであればよい。即ち、ＥＳＤ保護回路４０２は、比較的小量の電流を流せすに足るものであればよい。
【００８５】
このようにＥＳＤ保護回路４０２を小さく出来れば、チップ面積を小さく出来るという利点がある。また寄生容量を小さく出来るので、信号の切り替わりの速度を速くすることが可能である。図２０は、ＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【００８６】
ＥＳＤ保護回路４０１或いは４０２は、ＮＭＯＳトランジスタ４１０を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、ＮＭＯＳトランジスタ４１０が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、ＮＭＯＳトランジスタ４１０のゲート幅は１０００μｍ程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、ＮＭＯＳトランジスタ４１０のゲート幅は５００μｍ程度でよい。
【００８７】
図２１は、フィールドＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。ＥＳＤ保護回路４０１或いは４０２は、しきい値電圧の高いフィールドＭＯＳＦＥＴ４１１を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、フィールドＭＯＳＦＥＴ４１１が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、フィールドＭＯＳＦＥＴ４１１のゲート幅は１０００μｍ程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、フィールドＭＯＳＦＥＴ４１１のゲート幅は５００μｍ程度でよい。
【００８８】
図２２は、バイポーラ型トランジスタをＥＳＤ保護回路として用いた場合の実施例を示す図である。ＥＳＤ保護回路４０１或いは４０２は、バイポーラ型トランジスタ４１２を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、バイポーラ型トランジスタ４１２が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、バイポーラ型トランジスタ４１２のエミッタ面積は３００μｍ2 程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、バイポーラ型トランジスタ４１２のエミッタ面積は１００μｍ2 程度でよい。
【００８９】
図２３は、ダイオードをＥＳＤ保護回路として用いた場合の実施例を示す図である。ＥＳＤ保護回路４０１或いは４０２は、ダイオード４１３を含む。信号レベル以上の電圧がパッド（接続端子２４或いはＩ／Ｏ端子２２）に印加されると、ダイオード４１３が導通して、デバイス破壊を防ぐ。ＥＳＤ保護回路４０１の場合、即ち外部端子１３に接続される接続端子２４に用いられる回路の場合、ダイオード４１３のジャンクション面積は３００μｍ2 程度でよい。またＥＳＤ保護回路４０２の場合、即ちＩ／Ｏ端子２２に用いられる回路の場合、ダイオード４１３のジャンクション面積は１００μｍ2 程度でよい。
【００９０】
以上、本発明を実施例に基づいて説明したが、本発明は上述の実施例に限定されることなく、特許請求の範囲に記載の範囲内で変形・変更が可能である。
【発明の効果】
【００９１】
請求項１乃至１０記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易である。またチップ間の入出力端子同士を最短距離で同一長の配線を用いて接続することで信号間スキューがなくなると共に、ワイヤボンディングを用いることで配線容量が少なくなるので、チップ間での高速なデータ転送を実現することが出来る。また隣接するチップの入出力回路に共通な電源を用いることで、入力側と出力側で信号レベルの揃った高速なデータ転送が可能になると共に、この共通な電源を入出力回路用の専用電源とすれば、他の回路部分の動作による電源電圧レベルの変動の影響を避けることが出来る。更に、メモリチップ側にパッケージ外部とのデータ入出力を直接に行う端子群を設けることで、パッケージ外部にある外部記憶装置とのデータ入出力を行うことが出来る。
【００９２】
請求項１１記載の半導体システムに於ては、パッケージ内にロジックチップとメモリチップとを搭載して互いに接続する構成に於て、チップ間の入出力端子を全て対向する辺に設けるので接続が容易であると共に、制御用クロック発生回路から入出力回路までを等長配線で接続するので、入出力回路によってデータ出力及びデータ取り込みに関する同期を確実に取ることが出来る。また一方のチップは、他方のチップに送信してそのまま戻ってきたクロック信号を受け取り、このクロック信号に基づいてデータ取り込み動作の同期を取ることによって、チップ間の信号伝播遅延を考慮にいれた同期制御を行うことが出来る。
【図面の簡単な説明】
【図１】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した実施例を示す図である。
【図２】高速Ｉ／Ｏ回路の出力回路及び入力回路の回路構成を示す回路図である。
【図３】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した別の実施例を示す図である。
【図４】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す図である。
【図５】本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す図である。
【図６】図１のメモリチップの構成例を示すブロック図である。
【図７】外部記憶装置用Ｉ／Ｏ部を備える場合の図１のメモリチップの構成例を示すブロック図である。
【図８】図１の高速Ｉ／Ｏ回路を含むメモリ・ロジック間Ｉ／Ｏ部の構成を示すブロック図である。
【図９】図８のメモリチップ側の高速Ｉ／Ｏ回路の動作を説明するためのタイミング図である。
【図１０】ＤＬＬ回路の構成を示す構成図である。
【図１１】位相比較器の回路構成の一例を示す回路図である。
【図１２】遅延制御回路の回路構成の一例を示す回路図である。
【図１３】可変遅延回路の回路構成の一例を示す回路図である。
【図１４】図８の位相シフト回路の構成を示す構成図である。
【図１５】ロジックチップ及びメモリチップのメモリ・ロジック間Ｉ／Ｏ部の別の構成例を示すブロック図である。
【図１６】ロジックチップ及びメモリチップのメモリ・ロジック間Ｉ／Ｏ部の更に別の構成例を示すブロック図である。
【図１７】図１６のメモリチップの動作を説明するためのタイミング図である。
【図１８】メモリチップに於て、ロジックチップに対向する辺に配置されるＩ／Ｏ端子の一例を示す図である。
【図１９】本発明による図１の半導体システムのＥＳＤ保護回路を説明するための図である。
【図２０】ＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２１】フィールドＭＯＳＦＥＴをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２２】バイポーラ型トランジスタをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２３】ダイオードをＥＳＤ保護回路として用いた場合の実施例を示す図である。
【図２４】（Ａ）は、共通バスを介したロジックデバイスとメモリデバイスとの接続の従来例を示す図であり、（Ｂ）は、ロジックデバイスとメモリデバイスとをワンチップ化したワンチップＬＳＩの例を示す図である。
【符号の説明】
１ 半導体システム１
１０ パッケージ
１１ ロジックチップ
１２ メモリチップ
１３ 外部端子
１４ 接続端子
１５ Ｉ／Ｏ回路電源用端子
１６ Ｉ／Ｏ回路電源線
１７ 端子
２０ メモリ・ロジック間Ｉ／Ｏ部
２１ 高速Ｉ／Ｏ回路
２２ Ｉ／Ｏ端子
２３ Ｉ／Ｏ電源端子
２４ 接続端子
２５ ワイヤボンディング
３０ 外部記憶装置用Ｉ／Ｏ部
３１ 外部記憶装置用Ｉ／Ｏ回路
３２ 外部記憶装置用端子
３３ 降圧回路
４１ クロックバッファ
４２ コマンドデコーダ
４３ バンク選択バッファ
４４ アドレスバッファ
４５ データバッファ
４６ メモリセルアレイ
４７ ローデコーダ
４８ センスアンプ・ライトアンプ
４９ コラムデコーダ
５０、５０Ａ バンク
５１ シリアルアドレスカウンタ
５２ シリアルデコーダ
５３ シリアルアクセスメモリ
５４ 転送ゲート
５５ 転送制御回路
５６ 外部記憶装置用データバッファ
１００ Ｔ−ＣＬＫ発生回路
１０１ Ｒ−ＣＬＫ発生回路
１０２ 等長配線
１０３ データバッファ
１１１ ＤＬＬ回路
１１２ 位相シフト回路
１１３ ダミー等長配線
１１４ ＤＬＬ回路
１１５ ダミー等長配線
１１６ ダミーデータバッファ
１１７ ダミーノード
１２８ データバッファ
１２０ クロックバッファ
１２１ ＤＬＬ回路
１２２ 位相シフト回路
１２３ ダミー等長配線
１２４ ＤＬＬ回路
１２５ ダミー等長配線
１２６ ダミーデータバッファ
１２７ ダミーノード
１２８ データバッファ
４０１ ＥＳＤ保護回路
４０２ ＥＳＤ保護回路
５０１ ロジックデバイス
５０２ メモリデバイス
５０３ バス
Claims (11)
- 少なくとも一つのロジックチップと、
一辺が該少なくとも一つのロジックチップの一辺と対向するように配置される少なくとも一つのメモリチップと、
隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力端子と、
隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力端子と、
該少なくとも一つのロジックチップと該少なくとも一つのメモリチップを内部に格納するパッケージと、
隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに設けられる第１の入出力回路部と、
隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力回路部と、
該第１の入出力回路部と該第２の入出力回路部とに共通の電源電圧を供給する電源配線と、
前記少なくとも一つのロジックチップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、
前記少なくとも一つのメモリチップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、
前記少なくとも一つのロジックチップ及び前記少なくとも一つのメモリチップの一方に設けられ前記電源電圧を降圧して降圧電圧を生成する降圧回路と、
該降圧電圧を該少なくとも一つのロジックチップ及び該少なくとも一つのメモリチップの該一方から他方へ供給する降圧配線
を含み、該第１の入出力端子は該少なくとも一つのロジックチップの該一辺に設けられ、該第２の入出力端子は該少なくとも一つのメモリチップの該一辺に設けられ、前記電源配線は、前記パッケージ内において、隣接するロジックチップとメモリチップとの間に配置され、前記第１の入出力回路部と前記第２の入出力回路部とは該降圧電圧に基づいて動作することを特徴とする半導体システム。 - 前記第１の入出力端子と前記第２の入出力端子とは、隣接するロジックチップとメモリチップとの間で、対向した位置に配置されることを特徴とする請求項１記載の半導体システム。
- 前記第１の入出力端子と前記第２の入出力端子とを前記隣接するロジックチップとメモリチップとの間で接続する接続配線を更に含み、該接続配線は該隣接するロジックチップとメモリチップとの間で同一長であることを特徴とする請求項２記載の半導体システム。
- 前記接続配線は、前記第１の入出力端子と前記第２の入出力端子との間を最短距離で接続することを特徴とする請求項３記載の半導体システム。
- 前記第１の入出力端子と前記第２の入出力端子とを、前記隣接するロジックチップとメモリチップとの間で接続する接続配線を更に含み、該接続配線はワイヤボンディングを含むことを特徴とする請求項２記載の半導体システム。
- 前記電源配線は、前記第１の入出力回路部と前記第２の入出力回路部とに対して、専用の電源電圧を供給することを特徴とする請求項１記載の半導体システム。
- 隣接するメモリチップとデータ転送をするために該少なくとも一つのロジックチップに 設けられる第１の入出力回路部と、隣接するロジックチップとデータ転送をするために該少なくとも一つのメモリチップに設けられる第２の入出力回路部と、を更に含み、該第１の入出力回路部と該第２の入出力回路部は、ＣＭＯＳ型の回路である信号出力部と信号入力部とを含み、出力信号の振幅は、該信号出力部に供給される電源電圧に略等しいことを特徴とする請求項１記載の半導体システム。
- 前記少なくとも一つのメモリチップと前記パッケージ外部に設けられた別の記憶装置との間でデータ転送を行うために該少なくとも一つのメモリチップに設けられる第３の入出力端子を更に含み、該第３の入出力端子は該少なくとも一つのメモリチップの前記一辺とは別の辺に設けられることを特徴とする請求項１記載の半導体システム。
- 前記少なくとも一つのメモリチップは、前記少なくとも一つのロジックチップからランダムアクセス可能な第１の記憶部と、前記第３の入出力端子から供給されたデータを一時的に蓄えた後に該第１の記憶部に転送する第２の記憶部を含むことを特徴とする請求項８記載の半導体システム。
- 前記少なくとも一つのメモリチップは、前記少なくとも一つのロジックチップからランダムアクセス可能な第１の記憶部と、前記第１の記憶部から供給されたデータを一時的に蓄えた後に該第３の入出力端子に送出する第２の記憶部を含むことを特徴とする請求項８記載の半導体システム。
- 少なくとも一つの第１の半導体チップと、
一辺が該少なくとも一つの第１の半導体チップの一辺と対向するように配置される少なくとも一つの第２の半導体チップと、
該少なくとも一つの第１の半導体チップと該少なくとも一つの第２の半導体チップを内部に格納するパッケージと、
隣接する第２の半導体チップとデータ転送をするために該少なくとも一つの第１の半導体チップに設けられる第１の入出力回路部と、
隣接する第１の半導体チップとデータ転送をするために該少なくとも一つの第２の半導体チップに設けられる第２の入出力回路部と、
該第１の入出力回路部と該第２の入出力回路部とに共通の電源電圧を供給する電源配線と、
前記少なくとも一つの第１の半導体チップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子と、
前記少なくとも一つの第２の半導体チップの前記一辺に設けられ前記電源配線から電源電圧を受け取る電源端子を含み、
前記電源配線は、前記パッケージ内において、隣接するロジックチップとメモリチップとの間に配置され、該少なくとも一つの第１の半導体チップは、外部から受信した受信クロック信号を入力として内部クロック信号を供給する内部クロック発生回路と、該一辺に配置され該内部クロック信号を出力するクロック送信用端子と、該一辺に配置された第１の複数の入出力端子と、該内部クロック信号に基づいて第１の入出力制御用クロック信号を生成する第１の制御用クロック発生回路と、該第１の入出力制御用クロック信号に同期して該第１の複数の入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う第１の複数の入出力回路と、該第１の制御用クロック発生回路と該第１の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含み、該少なくとも一つの第２の半導体チップは、該一辺に配置され該内部クロック信号を該少なくとも一つの第１の半導体チップから受け取るクロック受信用端子と、該一辺に配置され該第１の複数の入出力端子と接続される第２の複数の入出力端子と、該クロック受信用端子で受信された該内部クロック信号に基づいて第２の入出力制御用クロック信号を生成する第２の制御用クロック発生回路と、該第２の入出力制御用クロック信号に同期して該第２の複数の入出力端子 を介して外部へのデータ出力及び外部からのデータ取り込みを行う第２の複数の入出力回路と、該第２の制御用クロック発生回路と該第２の複数の入出力回路の各々とを接続する同一長の複数の接続配線を含む、該第１の半導体チップ及び該第２の半導体チップの一方はロジックチップであり他方はメモリチップであり、前記少なくとも一つの第２の半導体チップは、前記クロック受信用端子に受信された前記内部クロック信号をそのまま出力する前記一辺に配置された第１のクロックリターン端子を更に含み、前記少なくとも一つの第１の半導体チップは、該第１のクロックリターン端子に接続される前記一辺に設けられた第２のクロックリターン端子を更に含み、前記第１の制御用クロック発生回路は、該内部クロック発生回路からの該内部クロック信号を用いて前記第１の入出力制御用クロック信号としてデータ出力用クロック信号を生成する第１のクロック発生回路と、該第２のクロックリターン端子に受信されたクロック信号を用いて該第１の入出力制御用クロック信号としてデータ取り込み用クロック信号を生成する第２のクロック発生手段を含むことを特徴とする半導体システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428597A JP3938617B2 (ja) | 1997-09-09 | 1997-09-09 | 半導体装置及び半導体システム |
| US09/061,023 US6078514A (en) | 1997-09-09 | 1998-04-16 | Semiconductor device and semiconductor system for high-speed data transfer |
| TW87106195A TW402801B (en) | 1997-09-09 | 1998-04-22 | Semiconductor device and semiconductor system for high-speed data transfer |
| KR1019980014303A KR100294078B1 (ko) | 1997-09-09 | 1998-04-22 | 반도체 장치 및 반도체 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428597A JP3938617B2 (ja) | 1997-09-09 | 1997-09-09 | 半導体装置及び半導体システム |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006200935A Division JP4447583B2 (ja) | 2006-07-24 | 2006-07-24 | 半導体装置 |
| JP2006200936A Division JP4711903B2 (ja) | 2006-07-24 | 2006-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1186546A JPH1186546A (ja) | 1999-03-30 |
| JP3938617B2 true JP3938617B2 (ja) | 2007-06-27 |
Family
ID=17116477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24428597A Expired - Fee Related JP3938617B2 (ja) | 1997-09-09 | 1997-09-09 | 半導体装置及び半導体システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6078514A (ja) |
| JP (1) | JP3938617B2 (ja) |
| KR (1) | KR100294078B1 (ja) |
| TW (1) | TW402801B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340421A (ja) * | 1998-05-25 | 1999-12-10 | Fujitsu Ltd | メモリ及びロジック混載のｌｓｉデバイス |
| JP4246835B2 (ja) * | 1999-03-09 | 2009-04-02 | ローム株式会社 | 半導体集積装置 |
| US6252264B1 (en) * | 1999-07-30 | 2001-06-26 | International Business Machines Corporation | Integrated circuit chip with features that facilitate a multi-chip module having a number of the chips |
| JP2001068650A (ja) | 1999-08-30 | 2001-03-16 | Hitachi Ltd | 半導体集積回路装置 |
| WO2001042893A1 (fr) * | 1999-12-10 | 2001-06-14 | Hitachi, Ltd | Module semi-conducteur |
| JP3479018B2 (ja) * | 2000-01-24 | 2003-12-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路 |
| JP3955712B2 (ja) | 2000-03-03 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6838766B2 (en) * | 2000-03-21 | 2005-01-04 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US6519688B1 (en) * | 2000-09-29 | 2003-02-11 | S3 Incorporated | Read data valid loop-back for high speed synchronized DRAM controller |
| JP4606567B2 (ja) * | 2000-11-02 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体集積装置 |
| US7313715B2 (en) | 2001-02-09 | 2007-12-25 | Samsung Electronics Co., Ltd. | Memory system having stub bus configuration |
| JP2002270759A (ja) * | 2001-03-14 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体チップ及びマルチチップモジュール |
| WO2002082540A1 (en) * | 2001-03-30 | 2002-10-17 | Fujitsu Limited | Semiconductor device, method of manufacture thereof, and semiconductor substrate |
| JP2003006041A (ja) * | 2001-06-20 | 2003-01-10 | Hitachi Ltd | 半導体装置 |
| EP1321984A3 (en) * | 2001-08-24 | 2004-01-14 | STMicroelectronics Limited | Semiconductor input/output circuit arrangement |
| JP4339534B2 (ja) * | 2001-09-05 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | メモリチップとロジックチップとを搭載し，メモリチップの試験を可能にした半導体装置 |
| US6920622B1 (en) * | 2002-02-28 | 2005-07-19 | Silicon Laboratories Inc. | Method and apparatus for adjusting the phase of an output of a phase-locked loop |
| US20040036131A1 (en) * | 2002-08-23 | 2004-02-26 | Micron Technology, Inc. | Electrostatic discharge protection devices having transistors with textured surfaces |
| JP2005159111A (ja) * | 2003-11-27 | 2005-06-16 | Matsushita Electric Ind Co Ltd | マルチチップ型半導体装置 |
| KR100586841B1 (ko) * | 2003-12-15 | 2006-06-07 | 삼성전자주식회사 | 가변 딜레이 제어 방법 및 회로 |
| JP4426277B2 (ja) | 2003-12-24 | 2010-03-03 | 株式会社リコー | 半導体集積回路及びその半導体集積回路を使用した光ディスク記録装置 |
| JP4652703B2 (ja) | 2004-03-10 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体回路装置及びマルチ・チップ・パッケージ |
| JP4590888B2 (ja) | 2004-03-15 | 2010-12-01 | 株式会社デンソー | 半導体出力回路 |
| US7421606B2 (en) * | 2004-05-18 | 2008-09-02 | Micron Technology, Inc. | DLL phase detection using advanced phase equalization |
| US7088156B2 (en) * | 2004-08-31 | 2006-08-08 | Micron Technology, Inc. | Delay-locked loop having a pre-shift phase detector |
| JP4327699B2 (ja) * | 2004-10-28 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | マルチチップ・パッケージおよびｉｃチップ |
| KR100674994B1 (ko) * | 2005-09-10 | 2007-01-29 | 삼성전자주식회사 | 메모리 장치의 입력 버퍼와 메모리 제어장치 및 이를이용한 메모리 시스템 |
| JP2007173443A (ja) * | 2005-12-21 | 2007-07-05 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4866625B2 (ja) * | 2006-02-15 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7560798B2 (en) * | 2006-02-27 | 2009-07-14 | International Business Machines Corporation | High performance tapered varactor |
| JP4627286B2 (ja) | 2006-09-05 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体装置 |
| JP5143413B2 (ja) * | 2006-12-20 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
| US8228704B2 (en) * | 2007-02-28 | 2012-07-24 | Samsung Electronics Co., Ltd. | Stacked semiconductor chip package with shared DLL signal and method for fabricating stacked semiconductor chip package with shared DLL signal |
| JP2008249388A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | 半導体装置および半導体装置モジュール |
| KR101374336B1 (ko) * | 2007-10-11 | 2014-03-17 | 삼성전자주식회사 | 메모리 시스템 및 이 시스템을 위한 반도체 메모리 장치와제어부 |
| KR101290764B1 (ko) * | 2007-10-24 | 2013-07-30 | 삼성전자주식회사 | 고속동작에 적합한 입력 회로를 갖는 반도체 메모리 장치 |
| JP4950003B2 (ja) * | 2007-11-08 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | ラッチ回路、及びフリップフロップ回路 |
| JP2009123763A (ja) * | 2007-11-12 | 2009-06-04 | Denso Corp | 半導体装置及びその製造方法 |
| US7613053B2 (en) * | 2007-11-23 | 2009-11-03 | Arm Limited | Memory device and method of operating such a memory device |
| KR101393311B1 (ko) | 2008-03-19 | 2014-05-12 | 삼성전자주식회사 | 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리 |
| JP2010192680A (ja) * | 2009-02-18 | 2010-09-02 | Elpida Memory Inc | 半導体装置 |
| KR20110002144A (ko) * | 2009-07-01 | 2011-01-07 | 칭화대학교 | 하이브리드 ｆｉｒ 필터링 기법이 적용된 지연 동기 루프 및 이를 포함하는 반도체 메모리 장치 |
| JP2011210954A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置 |
| JP5414644B2 (ja) | 2010-09-29 | 2014-02-12 | 三菱電機株式会社 | 半導体装置 |
| US8681546B2 (en) * | 2011-02-22 | 2014-03-25 | Apple Inc. | Variable impedance control for memory devices |
| US8841765B2 (en) * | 2011-04-22 | 2014-09-23 | Tessera, Inc. | Multi-chip module with stacked face-down connected dies |
| US8832487B2 (en) | 2011-06-28 | 2014-09-09 | Microsoft Corporation | High-speed I/O data system |
| US8415980B2 (en) | 2011-06-28 | 2013-04-09 | Microsoft Corporation | Serializing transmitter |
| JP5315405B2 (ja) * | 2011-12-16 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8951847B2 (en) | 2012-01-18 | 2015-02-10 | Intersil Americas LLC | Package leadframe for dual side assembly |
| US8908450B1 (en) * | 2014-07-21 | 2014-12-09 | I'M Intelligent Memory Limited | Double capacity computer memory device |
| KR102219296B1 (ko) | 2014-08-14 | 2021-02-23 | 삼성전자 주식회사 | 반도체 패키지 |
| US9543937B2 (en) | 2014-09-03 | 2017-01-10 | Microsoft Technology Licensing, Llc | Multi-phase clock generation |
| US9245870B1 (en) * | 2014-10-17 | 2016-01-26 | Qualcomm Incorporated | Systems and methods for providing data channels at a die-to-die interface |
| CN107466425B (zh) * | 2015-06-26 | 2020-03-06 | 瑞萨电子株式会社 | 电子装置 |
| US10424921B2 (en) | 2017-02-16 | 2019-09-24 | Qualcomm Incorporated | Die-to-die interface configuration and methods of use thereof |
| JP2022146543A (ja) * | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体記憶装置、メモリシステム、および方法 |
| JP2023134064A (ja) | 2022-03-14 | 2023-09-27 | キオクシア株式会社 | 半導体装置、及び、半導体装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220955A (ja) * | 1984-04-17 | 1985-11-05 | Toshiba Corp | フラツトパツケ−ジ型半導体装置 |
| US4858175A (en) * | 1984-09-29 | 1989-08-15 | Kabushiki Kaisha Toshiba | Monolithic semi-custom IC having standard LSI sections and coupling gate array sections |
| JPH0777234B2 (ja) * | 1987-05-13 | 1995-08-16 | 富士通株式会社 | 半導体集積回路 |
| DE3911711A1 (de) * | 1989-04-10 | 1990-10-11 | Ibm | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
| JPH0424957A (ja) * | 1990-05-15 | 1992-01-28 | Sharp Corp | マイクロコンピュータデバイスの製造方法 |
| JP2594711B2 (ja) * | 1991-04-08 | 1997-03-26 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶回路装置 |
| FR2680278B1 (fr) * | 1991-08-08 | 1993-10-08 | Gemplus Card International | Circuit integre et utilisation dans un module a plusieurs puces de circuit integre. |
| JPH05114693A (ja) * | 1991-10-23 | 1993-05-07 | Toshiba Corp | 半導体装置 |
| JPH06151685A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Ｍｃｐ半導体装置 |
| JPH06169058A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | 半導体装置 |
| JP2861686B2 (ja) * | 1992-12-02 | 1999-02-24 | 日本電気株式会社 | マルチチップモジュール |
| US5592020A (en) * | 1993-04-16 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor device with smaller package having leads with alternating offset projections |
| US5497027A (en) * | 1993-11-30 | 1996-03-05 | At&T Global Information Solutions Company | Multi-chip module packaging system |
| US5670824A (en) * | 1994-12-22 | 1997-09-23 | Pacsetter, Inc. | Vertically integrated component assembly incorporating active and passive components |
| US5844297A (en) * | 1995-09-26 | 1998-12-01 | Symbios, Inc. | Antifuse device for use on a field programmable interconnect chip |
| US5723906A (en) * | 1996-06-07 | 1998-03-03 | Hewlett-Packard Company | High-density wirebond chip interconnect for multi-chip modules |
| JP4070255B2 (ja) * | 1996-08-13 | 2008-04-02 | 富士通株式会社 | 半導体集積回路 |
| US5808877A (en) * | 1996-09-19 | 1998-09-15 | Samsung Electronics Co., Ltd. | Multichip package having exposed common pads |
| US5789816A (en) * | 1996-10-04 | 1998-08-04 | United Microelectronics Corporation | Multiple-chip integrated circuit package including a dummy chip |
-
1997
- 1997-09-09 JP JP24428597A patent/JP3938617B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-16 US US09/061,023 patent/US6078514A/en not_active Expired - Lifetime
- 1998-04-22 TW TW87106195A patent/TW402801B/zh not_active IP Right Cessation
- 1998-04-22 KR KR1019980014303A patent/KR100294078B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990029165A (ko) | 1999-04-26 |
| TW402801B (en) | 2000-08-21 |
| JPH1186546A (ja) | 1999-03-30 |
| US6078514A (en) | 2000-06-20 |
| KR100294078B1 (ko) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3938617B2 (ja) | 半導体装置及び半導体システム | |
| US7605631B2 (en) | Delay line synchronizer apparatus and method | |
| CN110366755B (zh) | 在半导体存储器中提供内部存储器命令及控制信号的设备及方法 | |
| US5818788A (en) | Circuit technique for logic integrated DRAM with SIMD architecture and a method for controlling low-power, high-speed and highly reliable operation | |
| US6240042B1 (en) | Output circuit for a double data rate dynamic random access memory, double data rate dynamic random access memory, method of clocking data out from a double data rate dynamic random access memory and method of providing a data strobe signal | |
| US7414900B2 (en) | Method and system for reading data from a memory | |
| US7961019B2 (en) | Delay-lock loop and method adapting itself to operate over a wide frequency range | |
| US5805873A (en) | Phase linking of output clock with master clock in memory architecture | |
| US6205082B1 (en) | LSI device with memory and logics mounted thereon | |
| KR100623801B1 (ko) | 반도체 메모리 비동기식 파이프라인 | |
| GB2320779A (en) | Synchronous semiconductor memory device | |
| US6172893B1 (en) | DRAM with intermediate storage cache and separate read and write I/O | |
| KR100334480B1 (ko) | 개선된 버스트 모드 동작을 위하여 반도체 기억장치에서 사용하 | |
| US8140783B2 (en) | Memory system for selectively transmitting command and address signals | |
| US7227812B2 (en) | Write address synchronization useful for a DDR prefetch SDRAM | |
| US6278637B1 (en) | SRAM generating an echo clock signal | |
| US6570812B2 (en) | Semiconductor memory device with improved setup time and hold time | |
| JP4711903B2 (ja) | 半導体装置 | |
| JP4447583B2 (ja) | 半導体装置 | |
| JP4268726B2 (ja) | 半導体装置 | |
| KR100650845B1 (ko) | 소비 전력을 감소시키는 버퍼 제어 회로와, 이를 포함하는메모리 모듈용 반도체 메모리 장치 및 그 제어 동작 방법 | |
| JP5263144B2 (ja) | 半導体装置 | |
| KR100197570B1 (ko) | 고성능 동기 반도체 메모리 장치의 클럭 패드 배치 구조 | |
| JPH10154395A (ja) | 半導体集積回路、半導体記憶装置及びデータ処理システム | |
| JPH1196765A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |