JP4050199B2 - Lead frame, resin-encapsulated semiconductor device using the same, and manufacturing method thereof - Google Patents
Lead frame, resin-encapsulated semiconductor device using the same, and manufacturing method thereof Download PDFInfo
- Publication number
- JP4050199B2 JP4050199B2 JP2003204449A JP2003204449A JP4050199B2 JP 4050199 B2 JP4050199 B2 JP 4050199B2 JP 2003204449 A JP2003204449 A JP 2003204449A JP 2003204449 A JP2003204449 A JP 2003204449A JP 4050199 B2 JP4050199 B2 JP 4050199B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- signal
- resin
- lead frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 126
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000011347 resin Substances 0.000 claims description 52
- 229920005989 resin Polymers 0.000 claims description 52
- 238000007789 sealing Methods 0.000 claims description 51
- 238000005452 bending Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000000725 suspension Substances 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 5
- 238000000465 moulding Methods 0.000 description 12
- 239000004033 plastic Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000003825 pressing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 229910052771 Terbium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 241000192308 Agrostis hyemalis Species 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052713 technetium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、リードフレーム及びそれを用いた半導体装置及びその製造方法に係り、特に樹脂封止の底面に外部接続端子を有する樹脂封止型半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、薄型・小型が進められている樹脂封止型半導体装置へ更に、特に電子機器の携帯化に対応した樹脂パッケージの薄型化と半導体装置基板実装への実装効率(チップ面積/パッケージ占有面積)と低コストが求められ、そのため樹脂封止型の半導体装置において新たな構造が必要となる。
【0003】
樹脂封止型半導体装置の従来例として、図9に示す樹脂封止型半導体装置の構造のものがある。半導体素子4、半導体素子4を封止する封止体6、各々の信号用リード12、13が半導体素子4とボンディングワイヤ5により電気的に接続されると共に他端側が封止体6の底面に露出して外部接続用端子10を形成する信号用リード12、13、半導体素子4が搭載されるダイパッド3、半導体素子4を接着する接着剤7により構成されている。(例えば、特許文献1参照)
従来の、一辺が約1mmの半導体素子サイズを搭載できる一般的な樹脂封止型半導体装置の樹脂パッケージの大きさは、X軸方向の長さ3.0mm、Y軸方向の長さ1.6mm、Z軸方向の長さ0.8mm程度であった。
【0004】
樹脂パッケージの小型薄型化を更に進めるには、図9に示す形状の、ボンディングワイヤ5により電気的に接続される信号用リード12、13の接続用平坦上面部Dと、外部接続用端子10平坦下面部長さEとの必要寸法を維持し、A、B、C寸法の極小化を図る必要がある。即ち、図9と図10に示すように、図10(a)の、信号用リード12、13と外部接続用端子10との間の斜面部50長さを排除して図9のB寸法短縮をはかり、図10(b)から図9のD、E必要寸法を維持すると共に図9のA寸法短縮をはかる。目標とする形状を図10(c)に示す。
【0005】
しかし、従来のリードフレームは、厚さ100μm以上のものが使用されていたので、図10(a)形状から図10(c)形状へ小型化薄型化を更に進めるには次に示す課題があり、関連する従来例も加え、下記に示す。
【0006】
第1の課題として折り曲げ外周部のクラック発生がある。クラック発生防止の従来例としては、例えば、リードフレーム曲げ部内側に溝部を形成して、このクラック、ひび割れを防止対策とする方法が開示されている。(例えば、特許文献2参照)
第2の課題としてワイヤボンディング時の振動受け部の形成がある。これに対する受け部形状の従来例としては、前記受け部に隣接して凹部を設け、ボンダビリティの低下を防止する方法が開示されている。(例えば、特許文献3参照)
第3の課題として樹脂バリ発生防止がある。樹脂バリ発生防止の従来例としては、例えば、この封止樹脂境界部に、凹部を形成して樹脂バリを抑制する方法が開示されている。(例えば、特許文献4参照)
【0007】
【特許文献1】
特開昭63−15453号公報
【0008】
【特許文献2】
特開2000−294711号公報
【0009】
【特許文献3】
特開2000−195894号公報
【0010】
【特許文献4】
特開2000−196005号公報
【0011】
【発明が解決しようとする課題】
樹脂パッケージの小型化薄型化を図るための前記課題を具体的に以下に記す。第1の課題は、垂直へ曲げる際の折り曲げ外周部のクラック発生である。図11に折り曲げ外周部16クラック発生の説明図を示す。図10(a)に示す形状から、無駄な斜面部50の長さを排除して寸法極小化を図ろうとする際の、リードフレーム折り曲げ部の角度が従来45°〜70°から、折り曲げ内側表面の円弧形状部18のR寸法を最少にして、垂直へ曲げる際のリードフレームクラック発生である。
【0012】
リードフレームの折り曲げ加工は、金型に入れて押圧することにより、曲げ加工を施している。しかし、リードフレームは、Fe−Ni合金、Cu合金等の金属で形成されているため、リードフレームの厚さが厚いと、例えば従来の150μm厚さで折り曲げ内側表面円弧形状部18を0に近いR寸法で折り曲げると、曲げ部の外周16で引っ張り応力が、曲げ部の内周18で圧縮応力が生じ、クラック、ひび割れ等が外側表面円弧形状部16に発生する。急激に加工すると折り曲げ形状部でリード折れが発生する。
【0013】
即ち、図9に示すD、E必要寸法を維持すると共に、図10(b)における前記クラック発生を防止しながら小型化へ向けた折り曲げ外側表面円弧形状部16寸法の極小化を同時に図らなければならない。
【0014】
しかし、折り曲げ外側表面円弧形状部16の範囲は、リードフレームの折り曲げ加工に使用される通常上下動だけのプレス折り曲げ方法であり、削除することは非常に困難である。即ち、通常のリードフレームの折り曲げ加工では、上下からの加圧される構造から、図12に示すプレス金型30、31により、折り曲げ外側表面円弧形状部16を形成する長さLの範囲内には、上下から加わる力のみで、外側表面円弧形状部16は引張合って塑性変形をおこし、外側表面円弧形状部16寸法を小さくする力が作用しないからである。
【0015】
第2の課題は、ボンダビリティの低下を招くおそれのあるワイヤボンディング振動受け部51の形成である。図13に示すように、通常はボンディングツールであるキャピラリ52からの超音波振動を、ワイヤ接続される信号用リード12、13の平坦裏面部53に配置した振動受け部51で受けて、信号用リード12、13へ伝えて正常にボンディングされる。
【0016】
振動受け部課題(1)として、リードフレームの製造上の誤差によって、振動受け部51と信号用リードと12、13の間に隙間誤差が生じる場合があり、この状態でワイヤボンドを行うと、キャピラリ52からの超音波振動力Fが、折り曲げ部を支点とした分力Fとなって逃げてしまい、キャピラリ52から与える超音波振動が信号用リード12、13への伝達不足となり、ワイヤの接着不良などを招く。
【0017】
また、振動受け部課題(2)として、振動受け部51の大きさは、製造上の誤差(リードフレーム、リードフレーム位置決め、受け部加工)を加味した大きさにする必要がある。図13に振動受け部51とその大きさLwを示す。振動受け部51に関わる製造上の精度が、例としてリードフレーム誤差±0.03mm、位置決め±0.03mm、振動受け部51加工±0.03mm、最少振動受け部長さ0.10mmとすると、ワイヤボンド振動受け部51の設置大きさLwは150μm以上となる。信号用リード12、13の平坦裏面部53は、この150μm以上の長さを必要とするため、信号用リード12、13平坦部の小型化を目指すことは困難であった。
【0018】
振動受け部課題(1)を解決する従来例の1つとして、振動受け部51に隣接して凹部を設けボンダビリティの低下を防止する方法は、隣接凹部を加えたフレームクランパ54配置寸法の増加を必要として、リードフレーム上のフレーム連設数を減らし、フレーム材料コスト高をもたらすことになる。
【0019】
第3の課題は、樹脂バリ発生である。折り曲げ部外側表面の円弧形状部16は前述したように、リードフレームのプレス折り曲げ加工では、エッジ(角部)が得られず、R部(丸み)がついてしまうため、樹脂封止の際に、図14(a)に示すリードフレームと封止樹脂の境界部に薄い樹脂バリ55が不規則に発生し、外部接続用端子部10の露出面の形状が安定せず、この樹脂バリ55を抑制する必要がある。
【0020】
この封止樹脂境界部に、図14(b)に示す凹部56を形成して樹脂バリ55を抑制する方法が開示されているが、凹部56をエッチングまたはプレス法によってあらかじめ形成する必要を生じ工程増を伴う。
【0021】
本発明の目的は、以上のような課題を解決し、樹脂パッケージの小型化薄型化と、半導体装置基板実装への実装効率(チップ面積/パッケージ占有面積)を上げることができる樹脂封止型半導体装置を提供することにある。また、信頼性を確保して低コストに生産できる製造方法を提供することにある。
【0022】
【課題を解決するための手段】
上記課題は上記の目的を達成するために、下記に記した手段により解決することができる。
【0023】
本発明による樹脂封止型半導体装置では、半導体素子と、前記半導体素子を支持するダイパッドと、前記半導体素子と前記ダイパッドを接着する接着剤と、前記ダイパッドの辺に向かって延在する複数の信号用リードと、前記半導体素子と前記信号用リードを接続するボンディングワイヤと、封止樹脂で封止する封止体とを備え、前記ダイパッドと前記信号用リード中央部は、その周辺部からアップセットされ、前記信号用リードの他端部が封止体の下面に外部接続用端子として一部表面を露出させる樹脂封止型半導体装置において、前記アップセットされた信号用リードの折り曲げ外周円弧部を含む上面部と、前記外部接続用端子の折り曲げ外周円弧部を含む下面部をつぶして、前記信号用リードのアップセットされた折り曲げ高さと前記アップセットされた信号用リード長さとが、その周辺部リードフレームの2倍の板厚寸法以内に収められていることを特徴とするものである。
【0024】
ここで、アップセット折り曲げ高さ(縦寸法)とは、外部接続用端子の平坦下面部から信号用リードの接続用平坦上面部までの高さであり、アップセットされた信号用リード長さ(横寸法)とは、信号用リード先端部から折り曲げを形成している形状部までの長さである。
【0025】
この構成により、不要なアップセット折り曲げ斜面形状の長さと折り曲げ外周円弧部の長さが削除され、アップセット高さを低くした極めて薄い小型なフレームとした樹脂封止型半導体装置とすることができる。
【0026】
また、本発明の構成においては、前記アップセットされた信号用リード上面部と前記外部接続用端子上面部の間と、前記アップセットされた信号用リード下面部と前記外部接続用端子下面部の間には、前記外部接続用端子の上下面に対して垂直の形状部を設けるのが好ましい。ここで、前記垂直形状部は前記外部接続用端子に対して85°〜90°の角度を含む。
【0027】
この構成にした場合には、前記信号用リードの接続用平坦部の直下に前記垂直形状部が形成され、前記垂直形状部すぐ上でのワイヤボンディング接続が可能となり、特別な下方からの受け部を不要にして小スペースでの、接続時のワイヤボンディング加重及び超音波振動が有効に伝わり良好なワイヤボンディング性が得られ、信頼性を高められる。
【0028】
また、本発明の構成においては、前記アップセットされた信号用リードの平坦上面部長さは、前記アップセットされた信号用リードの平坦裏面部長さより長く、前記外部接続用端子の平坦下面部長さは、前記外部接続用端子の平坦上面部長さより長くするのが好ましい。
【0029】
この構成にした場合には、封止樹脂境界部の樹脂バリ発生を抑制した樹脂封止型半導体装置とすることができる。即ち、外部接続用端子下面部をつぶして長さを延長させると、外部接続用端子のなだらかな外側円弧形状部が削除され、外部接続用端子下面部から前記垂直形状部への立上りが急な凸形の境界部形状となる。これにより、外部接続用端子下面部と封止樹脂の境界部が明瞭になり、前記なだらかな外側円弧形状部に発生する不規則な樹脂バリ発生を抑制することができる。
また、ワイヤボンド接続領域部としての前記信号用リードの平坦必要長さと、外部接続用端子上面部の封止体を形成するための平坦必要長さと、外部接続用端子下面部の平坦必要長さとの維持を図ると共に、前記ダイパッド両側に配置している、前記信号用リード上面部平坦長さ増加分と、外部接続用端子下面部平坦長さ増加分だけ、増加個所の4倍寸法のより小型の樹脂封止型半導体装置を実現することができる。
【0030】
また、本発明の構成においては、50μmから80μmの厚さのリードフレームを用いるのが好ましい。50μm以下ではリードフレームの強度が弱くなる。これにより、縦、横寸法が160μm以下の極めて薄い小型な折り曲げ断面形状とすることができる。また、これによる曲げ塑性変形を従来より半減させることと、曲げの塑性変形率を低減させる複数のアップセット工程を経ることにより、クラック発生のない樹脂封止型半導体装置を実現することができる。
【0031】
また、本発明の構成においては、前記信号用リードが向かって延在する先の前記ダイパッドの辺の長さは、前記信号用リード配置の外側幅より大きくするのが好ましい。
【0032】
この構成にした場合には、極めて薄い小型な折り曲げ断面形状部が形成されて、前記ダイパッドの2辺に前記信号用リードを配置できることから、前記ダイパッドの半導体素子搭載部の辺の長さを最大に設けられることにより、より大きな半導体素子を搭載することができる。
【0033】
また、本発明の樹脂封止型半導体装置の好ましい構成においては、前記信号用リードは、前記ダイパッドの第1辺に向かって延在する第1、第2の信号用リードと、前記ダイパッドの対向する第2辺に向かって延在する第3、第4の信号用リードとを有し、前記ダイパッドは、前記信号用リードのいずれか一本と吊りリードを兼ね一体化して支持されている。
【0034】
この構成にした場合には、前記ダイパッドを支持するための吊りリードが前記信号用リードの第1から第4のいずれか一本と兼ね一体化されていることにより、前記ダイパッドを吊るだけの特別なリードを有せず、第1〜第4の外部接続用端子を備える樹脂封止型半導体装置を得ることができる。特に、端子数が3から6端子の樹脂封止型半導体装置に適用した場合、極めて薄い小型な樹脂封止型半導体装置とするのに特に効果的である。
【0035】
また、本発明の構成においては、前記アップセットされた信号用リード下面側の高さの半分以下の平均粒径を有するフィラーを含有するのが好ましい。
【0036】
この構成にした場合には、アップセットされた前記信号用リードの下面部と、前記ダイパッドの端から前記封止体外形までの間隔に、封止樹脂が十分回り込み十分な密着性と成形強度が確保され、樹脂封止型半導体装置の耐湿性が向上して、極めて薄い小型なフレーム構造に特に効果的である。
【0037】
また、本発明の樹脂封止型半導体装置の製造方法においては、ワイヤボンディング接続される信号用リード部と外部接続用端子部との間を折り曲げる工程と、前記信号用リード部と前記外部接続用端子部の間に垂直形状部を形成する工程と、前記信号用リードの上面部と前記外部接続用端子の下面部をつぶす工程とからなるアップセット工程を含むリードフレームを用意する工程と、前記リードフレーム上に半導体素子を搭載する工程と、前記半導体素子と前記信号用リードとを互いにワイヤボンドで電気的に接続する工程と、封止樹脂を用いて前記半導体素子と前記ダイパッドと前記接着剤と前記ボンディングワイヤと前記信号用リードとを封止する工程と、前記リードフレーム本体から樹脂封止型半導体装置を分離する工程とを備えている。
【0038】
この構成にした場合には、不要なアップセット折り曲げ斜面形状の長さと折り曲げ外周円弧部の長さを削除して、アップセット高さを低くした、極めて薄い小型な封止型半導体装置を低コストに製造することができる。
【0039】
【実施例】
以下、本実施例のリードフレームについて図面に基づいて説明する。図1は本発明の実施例である樹脂封止型半導体装置の製造に用いられるリードフレームの単位フレーム平面図である。まず、樹脂封止型半導体装置の製造に用いられるリードフレーム1の単位フレームの構成について説明する。
【0040】
図1に示すように、リードフレーム1は、例えば鉄(Fe)−ニッケル(Ni)系合金からなる厚さが50μmから80μmの板状に、半導体チップ4を搭載しようとする領域に設けられたリードフレーム開口部2へ、リードフレーム開口部2内に配置された半導体素子4を支持するための略四辺形をしたダイパッド3が形成され、搭載しようとする半導体素子4の外形サイズよりも僅かに大きい外形サイズに形成されている。ダイパッド3の外周2辺には、リードフレーム開口部2の縁第1辺からダイパッド3の第1辺に向かって延びる第1、第2の信号用リード11,12と、リードフレーム開口部2の縁第1辺に対向する第2辺からダイパッド3の対向する第2辺に向かって延びる第3、第4の信号用リード13,14とをプレスして形成されている。信号用リードの第1から第4のいずれか一本はダイパッド3を支持するために吊りリードを兼ね、一体化されている。この実施例では、信号用リード11がダイパッド3を支持するために吊りリードを兼ねている。
【0041】
次に、図2に本発明の実施例であるリードフレーム1の周辺部からアップセットされた拡大詳細断面形状を示す。外部接続用端子10の平坦下面部21から信号用リードの接続用平坦上面部15までのアップセット折り曲げ高さ(縦寸法)と、折り曲げ断面部の垂直形状部17aから信号用リード先端部56までの前記アップセットされた信号用リード長さ(横寸法)とが、リードフレーム1の2倍の板厚寸法以内に収められている。
即ち、リードフレーム1の板厚寸法をTとすると、その2倍の2Tの縦・横の中に、アップセットされた信号用リード12,13,14と、アップセット折り曲げ部17a、17bが形成される。例えば、厚さが80μmとすると、縦・横160μm以内に収められている。
【0042】
本発明の特徴である構成について、図3に示す折り曲げ断面形状を形成する工程図の一例をもとに説明する。図3(a)は、上部に折り曲げ形成上金型30、下部に折り曲げ形成下金型31、中央にリードフレーム1が配置された図を示す。図3(b)は、折り曲げ形成上金型30、折り曲げ形成下金型31が塑性変形率緩和する概略の折り曲げ形状を形成するプレスした形態を示す。図3(c)は、折り曲げ垂直形状17a、17bを形成するための折り曲げ形成上金型30a、折り曲げ形成下金型31aがプレスした形態を示す。図3(d)は信号用リードの上面部15と外部接続用端子下面部21をつぶすための折り曲げ形成上金型30b、折り曲げ形成下金型31bがプレスした形態を示す。
【0043】
図3(b)の工程は、信号用リード折り曲げ部塑性変形率緩和するための工程として、また、垂直形状17a、17bの形成準備のアップセット工程として設定している。この工程は、信号用リード接続用上面部15と信号用リード接続用平坦裏面部20をクランプし、信号用リード11〜14の平面位置を保持できるクランプ力でアップセットされ、信号用リード11〜14と外部接続用端子10の間で引き伸ばされる。初回曲げ時は、金型30、31の角部40とリードフレーム1表面とのすべりを生じさせないと、リード折れ、リード破断になるおそれがある。リードフレーム1厚みが例えば従来の150μmでは、0に近い10μm以下のR部で折り曲げると、外側表面の円弧形状部16においてクラック発生を伴い、垂直形状17a、17bの形成ができない。そのためリードフレーム1の急激な曲げを避け、型30、31の角部40とリードフレーム1表面とのすべりをもちながら、信号用リード11〜14の外側表面の円弧形状部16の塑性変形率を抑えた曲げを経て概略の折り曲げ形状が形成される。折り曲げ内側表面の円弧形状部18を形成させる上金型30と下金型31の角部40は大きいR部(曲率半径50〜100μ)にしている。
【0044】
図3(c)の工程は、垂直形状部17a、17b形成の工程として設定している。垂直形状部17a、17b形成時は、折り曲げ内側表面の円弧形状部18を形成させる上金型30aと下金型31aの角部41は0に近いR部で折り曲げられる。この実施例では曲率半径Rは10μm以下である。これは、図3(b)の塑性変形率を抑えた曲げ工程を経ることと、50μmから80μmの厚さのリードフレームを用いることと、リードフレーム厚みの2Tの縦横寸法内形状であることにより、折り曲げ内側表面の円弧形状部18の曲率半径が10μm以下にして、リード破断、クラック発生を伴うことなく、垂直形状部17の形成が可能となる。垂直形状部17a、17bの角度は外部接続用端子10の上下面19、21に対して85°〜90°を含む。垂直形状部17の厚みは、信号用リード11〜14と外部接続用端子10の間で、垂直形成時更に引き伸ばされ、この実施例では、リードフレーム1より20〜50%薄く形成される。
【0045】
図3(d)の工程は、アップセットされた信号用リードの上面部15と外部接続用端子下面部21をつぶす工程として設定している。アップセットされた信号用リード11〜14の外側表面の円弧形状部16と、外部接続用端子10の外側表面の円弧形状部16を含む上面部15と下面部21を、上金型30bと下金型31bによりつぶして平坦部長さを拡大する。
【0046】
リードフレーム1厚さTのつぶし量は、前記リードフレーム1厚さTの10%から50%が好ましい。50%を越えるつぶし量は、前記平坦部長さ増加が少なく前記信号用リードの強度を損なうおそれがあり、リードフレーム1厚さTの10%のつぶし量で信号用リードの平坦上面部長さL1がリードフレーム1厚さTの約50%増加し、リードフレーム1厚さTの50%のつぶし量で約85%増加する効果があるからである。
【0047】
垂直形状部17の厚みTaと信号用リード11〜14の厚みTbと外部接続用端子10の厚みTcは、Ta<Tb<Tcが好ましい。Ta、TbがTcより小さい程、信号用リード接続用平坦部裏面20側と、垂直形状部17aと17b両側の封止樹脂体積増加による成形強度、リード抜け防止効果があるからである。垂直形状部17の厚みTaは、信号用リード11〜14の平面位置を保持できるクランプ力でアップセットするため、リードフレーム厚みの約50%まで引き伸ばすことができる。信号用リード11〜14の厚みTbは、信号用リード11〜14のつぶし面積が少ないため、外部接続用端子10より多くつぶすことができる。実施例では、リードフレーム1厚さを80μmとするとTa、Tb、Tcの厚みはそれぞれ約50μm、約60μm、約70μmであった。
【0048】
前記図3の(c)、(d)工程は、1工程で同時に行うことも、それぞれを複数工程で行うことも可能である。
【0049】
このようにして、図2に示すように、アップセットされた複数の信号用リード11〜14の折り曲げ断面形状が、折り曲げ部外側と内側表面の円弧形状部16a、16b、18と、垂直形状部17a、17bが形成され、リード曲げ部塑性変形率緩和工程の設定と、厚さ50μmから80μmのリードフレームを用いるにより、外側表面の円弧形状部16aの塑性変形が従来より半減して、折り曲げ部クラック発生を防止できると共に、折り曲げ断面形状がリードフレームの2倍の板厚寸法以内に収めることができる。
【0050】
また、内側表面の円弧形状部18の曲率半径を小さくして、前記信号用リードの接続用平坦部の直下に前記垂直形状部が形成され、図13に示す従来形態をした構造のキャピラリからの荷重分力F1に比べ、図4に示すように、この直下部を支点にしたキャピラリからの荷重分力F2がはるかに小さくなり、前記垂直形状部すぐ上でのワイヤボンディング接続が可能となり、特別な下方からの受け部を不要にして小スペースでの、接続時のワイヤボンディング荷重及び超音波振動が有効に伝わり良好なワイヤボンディング性が得られ、信頼性を高められるリードフレームとすることができる。
【0051】
また、前述した図3(d)の工程により、図5に示すように、アップセットされた信号用リードの平坦上面部15長さL1は、平坦裏面部20長さL2より長く、外部接続用端子平坦下面部21長さL3は、平坦上面部19長さL4より長くつぶす長さにしている。
【0052】
外部接続用端子下面部をつぶして長さを延長させると、外部接続用端子のなだらかな外側円弧形状部が削除され、外部接続用端子下面部から前記垂直形状部への立上りが急な凸形の境界部形状となる。これにより、外部接続用端子下面部と封止樹脂の境界部が明瞭になり、前記なだらかな外側円弧形状部に発生する不規則な樹脂バリ発生を抑制したリードフレームとすることができる。
【0053】
また、垂直形状部17a、17bと円弧形状部16a、16b、18を含む前記折り曲げ形状を形成し、アップセットされた信号用リードの平坦上面部15長さL1を形成する時に、図3(d)のプレス加工によって同時に展延され、図5に示す前記平坦上面部15長さL1が、ダイパッド3方向へ大きくなることにより、ダイパッド3とアップセットされた信号用リード11〜14との間隔を狭くすることができる。これは、ダイパッド3両側に信号用リード11、12と13、14を配置している樹脂パッケージにおいては、信号用リード上面部平坦長さL1増加分と、外部接続用端子下面部平坦長さL3増加分の、両側を合せて増加個所4倍のより小型にする効果がある。
【0054】
次に、図6(a)平面図に示す、信号用リード11〜14が向かって延在する先のダイパッド3の辺の長さL5は、信号用リード配置11、12または、13、14の外側幅L6より大きく形成されている。これは、図15に示す、ダイパッド3の樹脂パッケージY方向へ信号用リード11〜14を配置していた従来の方法に比べ、長さの短い本実施例の前記信号用リードを樹脂パッケージX方向へ配置できることにより、図6(a)に示すダイパッド3の大きさを大きくすることができる。これにより、小型で、外部基板実装への実装効率(チップ面積/パッケージ占有面積)を上げるリードフレームにすることができる。また、図6(a)に示す、吊りリード22を兼ね一体化の信号用リード11により、吊りリードのみの部材を省略でき、小型の樹脂封止型半導体装置ができる。
【0055】
次に、図7は本発明の実施例である上記樹脂封止型半導体装置の製造に用いられる短尺リードフレームの例を示す平面図である。図1に示す、リードフレーム開口部2に形成され、中央部をアップセットされた第1〜第4信号用リード11〜14とダイパッド3で構成されるリードフレーム1の単位フレーム23は、図7に示すように、樹脂封止型半導体装置製造工程の搬送方向に対して直角方向に、12から16個連設されている。また、リードフレーム1にはリードフレーム1の搬送及び位置決めをするための位置決め穴25が所定の間隔で形成されている。また、樹脂封止型半導体装置製造工程の搬送方向へ64単位に、直角方向へ12から16単位に連設した短尺リードフレームとする構成にしている。
【0056】
これは、アップセットされた信号用リードの平坦長さと折り曲げ高さと(断面縦横寸法)をリードフレームの2倍の板厚寸法内にして、特別な下方からのワイヤボンディング振動受け部を不要にして小スペースでの小型な単位フレームに構成できたことから、12から16個の密度高く連設したリードフレームとすることができる。
【0057】
これにより、リードフレーム単位面積当りの有効な単位フレーム数が従来の2〜4単位から12から16単位へ3倍〜4倍へ増加し、リードフレーム1の材料費を1/3〜1/4へ下げ、低コストとしての樹脂封止型半導体装置を提供することができる。
【0058】
次に、前述のように構成したリードフレームを用いて、本発明の実施例の樹脂封止型半導体装置とその製造方法について説明する。
【0059】
図6(a)、(b)に示す、半導体素子4は、例えば単結晶珪素からなる半導体基板及びこの半導体基板上に形成された配線層を主体とする構成になっており、その平面形状は方形状で形成されている。半導体素子4には、回路システムが搭載されている。この回路システムは半導体基板の主面に形成された半導体素子及び配線層に形成された配線によって構成されている。半導体素子4の回路形成面には、半導体素子4の外周囲の各辺に沿って3〜4個の電極が形成されている。この3〜4個の電極の各々は半導体素子4の配線層のうちの最上位層の配線層に形成され、回路システムを構成する半導体素子に配線を介して電気的に接続されている。3〜4個の電極は例えばアルミニウム膜又はアルミニウム合金膜で形成されている。
【0060】
リードフレーム1のダイパッド3に、半導体チップ4搭載用の接着剤7がディスペンサ等により供給される。半導体素子4が、例えばコレットにより一面側を真空吸着されることにより保持され、半導体素子4を保持した状態で前記コレットは所定の位置まで移動され、半導体素子4をリードフレーム1のダイパッド3に供給されることにより、前記ディスペンサ等によりダイパッド3に供給された接着剤7がダイパッド3上に押し広げられる。そして接着剤7が加熱により硬化されて半導体チップ4はダイパッド3上に接着固定され搭載される。ダイパッド3は搭載しようとする半導体素子4の外形サイズよりも僅かに大きいサイズで領域を確保した外形サイズで形成されていることから、接着剤供給量の確認が容易となり、素子搭載品質が向上できる。
【0061】
第1〜第4信号用リード11〜14の各々は、半導体素子4の回路形成面に形成された3〜4個の電極の各々に導電性のボンディングワイヤ5を介して電気的に接続される。ボンディングワイヤ5としては、例えば金(Au)ワイヤを用いている。また、ボンディングワイヤ5の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。具体的には、まず、半導体素子4の電極にボンディングワイヤ5の一端測をボンディングツールで熱圧着して接続し、次に、信号用リード11〜14のインナー部の先端部分にボンディングワイヤ5の他端側をボンディングツールであるキャピラリ52で熱圧着して接続する。このボンディングワイヤ5の接続は超音波振動を与えながら行う。特別な下方からの振動受け部51を不要にして、垂直形状部17直上でのワイヤボンディング接続が可能となり、接続時のワイヤボンディング加重及び超音波振動が有効に伝わり良好なワイヤボンディング性が得られている。また、半導体チップ4の回路形成面に形成された3〜4個の電極の各々から前記第1〜第4信号用リードまでは、長さが短く、高さが低いワイヤループ形状を形成される。
【0062】
その後、半導体素子4、ダイパッド3、信号用リード11〜14のインナー部及びボンディングワイヤ5を絶縁性の樹脂からなる封止体6で封止する。第1〜第4の4本の信号用リード11〜14の一方の端部は、封止体4の下面に一部表面を露出し、外部接続用端子10を形成している。
【0063】
封止体6の平面形状は方形状で形成されている。封止体6は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコンゴム及びフィラー等が添加されたビフェニール系の絶縁性樹脂で形成されている。この種の封止方法である大量生産に好適なトランスファーモールディング法は、ポット、ランナー、流入ゲート、及びキャビティ等を備えた成形金型を使用し、ポットからランナー及び流入ゲートを通じてキャビティ内に絶縁性樹脂を加圧注入して封止体6を形成する方法である。
【0064】
図8に示すように、モールディング成形金型32の上型と下型とで形成されるキャビティ内に前記半導体チップ4、ボンディングワイヤ5、信号用リード11〜14のインナー部等が配置されるように、上型と下型との間に短尺リードフレームを配置し、その後、上型と下型とで短尺リードフレームをクランプする。次に、モールディング成形金型32のポット33に樹脂タブレットを投入し、その後、樹脂タブレットをトランスファーモールド装置のプランジャで加圧し、キャビティ内に樹脂を供給して封止体6を形成する。半導体素子4、ボンディングワイヤ5、信号用リード11〜14のインナー部等が封止体6で封止される。その後成形金型32から短尺リードフレームを取り出す。
【0065】
前記封止樹脂の中に、ボンディングワイヤ5を介して電気的に接続される信号用リードの接続用平坦部裏面20側の封止樹脂の高さL7の半分以下の平均粒径を有するフィラーを含有することより、信号用リードの接続用平坦部裏面20側に、封止樹脂が十分回り込み、十分な成形強度を確保することができ、樹脂封止型半導体装置高さを低くできる効果がある。また、ダイパッド3の端から封止体6外形までの間隔にも封止樹脂が十分回り込み、十分な成形強度を確保することができ、樹脂パッケージY方向の寸法を小さく抑えることができる。更に、信号用リード11〜14と封止体6との密着性が高くなり、樹脂封止型半導体装置の耐湿性が向上する。極めて薄い小型なフレーム構造には特に効果的である。
【0066】
本実施例から極めて小型のフレーム構造とすることができることによって、前述した64単位に連設した短尺リードフレームとすることにより、トランスファーモールド装置の最大能力を活用することができる。図16に示す従来の方法は、少ない半導体個数しかモールディング形成できなかったものから、図8に示すように、トランスファーモールド装置へ前記短尺リードフレームを2枚同時に配置して、樹脂封止型半導体装置の個数にして16×64×2=2048個へと一括的に形成遂行し、安価に製造することができる。
【0067】
次に、封止体6の外部に位置するランナーを除去し、その後短尺リードフレームに半田メッキ処理を施す。その後短尺リードフレームから信号用リード部を切断することにより、樹脂封止型半導体装置が得られる。
【0068】
本実施例の樹脂封止型半導体装置小型化への具体的な実施例を説明すると、厚さが80μmのリードフレームを用い、封止樹脂に含有するフィラー粒径を最大40μm、その平均粒径約30μm、ワイヤループを覆い隠すための封止樹脂厚み40μm、ワイヤループ高さ90μm、半導体素子の厚み100μm、接着剤厚み10μm、ダイパッドの厚み70μm、ダイパッド下封止樹脂の厚み70μmの合計として、厚さ0.38mmにして極めて小型の樹脂封止型半導体装置を実現することができる。
【0069】
【発明の効果】
上述の如く本発明によれば、下記のような種々の効果を実現できる。
【0070】
第1に、極めて薄い小型の樹脂封止型半導体装置を提供することができる。即ち、厚さ50μmから80μm以下のリードフレームを用い、アップセットされた信号用リードの長さと折り曲げ高さと(断面縦横寸法)をリードフレームの2倍の板厚寸法内にして、前記垂直部形成と、折り曲げ外周円弧部削減により、ワイヤボンド接続領域部としての前記信号用リード平坦寸法維持と、封止体を形成するための平坦部長さ維持と、外部接続用端子下面部の外部基板実装のための平坦長さ維持とをして、その他の不要な長さを排除することができるからである。パッケージ厚さ0.38mmは、ワイヤループを覆い隠すための封止樹脂厚み40μm、ワイヤループ高さ90μm、半導体素子の厚み100μm、接着剤厚み10μm、ダイパッドの厚み70μm、ダイパッド下封止樹脂の厚み70μmとして、ダイパッドの辺から封止体外形までの長さ200μmは、ダイパッドと信号用リードの間隔80μm、信号用リード裏面部長さ100μm、垂直形状部厚み50μm、垂直形状部と封止体外形の間隔70μmとした厚さなので、極めて薄い0.4mm以下の小型な樹脂封止型半導体装置を実現するのに特に効果的である。
【0071】
第2に、(1)折り曲げ部のクラック、(2)ボンダビリティの低下、(3)封止樹脂境界部の樹脂バリの課題を解決した信頼性の高い樹脂封止型半導体装置を提供することができる。
【0072】
即ち、(1)リードフレーム50μmから80μmの厚さは曲げ塑性変形を従来より半減させ、曲げの塑性変形率を低減させる複数のアップセット工程を経ることにより、クラック発生を防止することができる。(2)前記垂直形状部すぐ上でのワイヤボンディング接続が可能となり、特別な下方からの受け部を不要にして小スペースでの、接続時のワイヤボンディング加重及び超音波振動が有効に伝わり良好なワイヤボンディング性が得られる。(3)外部接続用端子下面部をつぶして長さを延長することにより、外部接続用端子のなだらかな外側円弧形状部が削除され、外部接続用端子下面部から前記垂直形状部への立上りが急な凸形の境界部形状となる。これにより、外部接続用端子下面部と封止樹脂の境界部が明瞭になり、前記なだらかな外側円弧形状部に発生する不規則な樹脂バリ発生を抑制することができる。
【0073】
第3に、低コストとしての樹脂封止型半導体装置を提供することができる。即ち、アップセットの縦横寸法をリードフレームの2倍の板厚寸法内にして極めて小型な単位フレームに形成することにより、リードフレームの列数を密度高くして、取り個数を多くすることができ、モールド工程では一括的に形成遂行することができる。
【図面の簡単な説明】
【図1】本発明の実施例であるリードフレームの一例の単位フレーム平面図である。
【図2】本発明の実施例である樹脂封止型半導体装置の一例の概略構成を示した断面図と説明するための拡大詳細断面図である。
【図3】本発明の実施例である樹脂封止型半導体装置の一例の製造方法を説明するための金型断面図である。
【図4】本発明の実施例であるリードフレームの一例のワイヤボンディング工程での作用を説明するための拡大詳細断面図である。
【図5】本発明の実施例であるリードフレームの一例の折り曲げ形状を示した図であり、各部長さを説明するための拡大詳細断面図である。
【図6】本発明の実施例である樹脂封止型半導体装置の一例の平面図(a)と拡大詳細断面図(b)である。
【図7】本発明の実施例であるリードフレームの一例の単位フレームが16×64単位の短尺リードフレーム平面図である。
【図8】本発明の実施例である樹脂封止型半導体装置の一例のモールディング製造方法を説明するための平面図である。
【図9】従来の樹脂封止型半導体装置の一例の概略構成を示した断面図である。
【図10】従来の樹脂封止型半導体装置のリードフレームを小型化する課題を説明するための拡大詳細断面図である。
【図11】従来の樹脂封止型半導体装置の折り曲げ工程での課題を説明するための拡大詳細断面図である。
【図12】リードフレーム折り曲げ形状を小型化する課題を説明するための断面図である。
【図13】従来の樹脂封止型半導体装置のワイヤボンディング工程での課題を説明するための拡大詳細断面図である。
【図14】従来の樹脂封止型半導体装置の樹脂バリ課題を説明するための図であり、(a)は発生個所の拡大詳細断面図、(b)は関連する従来例の拡大詳細断面図である。
【図15】従来の樹脂封止型半導体装置の一例のリードフレームの単位フレームを示した平面図である。
【図16】従来の樹脂封止型半導体装置のモールディング製造方法を説明するための平面図である。
【符号の説明】
1・・・リードフレーム
2・・・リードフレーム開口部
3・・・ダイパッド
4・・・半導体素子
5・・・ボンディングワイヤ
6・・・封止体
7・・・接着剤
10・・・外部接続用端子
11・・・第1の信号用リード
12・・・第2の信号用リード
13・・・第3の信号用リード
14・・・第4の信号用リード
15・・・信号用リードの接続用平坦上面部
16a、16b・・・外側表面の円弧形状部
17a、17b・・・折り曲げ断面部の垂直形状部
18・・・内側表面の円弧形状部
19・・・外部接続用端子の平坦上面部
20・・・信号用リードの接続用平坦裏面部
21・・・外部接続用端子の平坦下面部
22・・・ダイパッドを支持するための吊りリード
23・・・リードフレームの単位フレーム
25・・・リードフレーム搬送及び位置決め穴
30、30a、30b・・・折り曲げ形成上金型
31、31a、31b・・・折り曲げ形成下金型
32・・・モールディング成型金型
33・・・ポット[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a lead frame, a semiconductor device using the lead frame, and a manufacturing method thereof, and more particularly, to a resin-encapsulated semiconductor device having an external connection terminal on a bottom surface of resin sealing and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, resin-encapsulated semiconductor devices, which are becoming thinner and smaller, have been further thinned and mounting efficiency for mounting semiconductor device substrates (chip area / package occupation area) has been reduced, especially for electronic devices. Therefore, a new structure is required in the resin-encapsulated semiconductor device.
[0003]
As a conventional example of a resin-encapsulated semiconductor device, there is a resin-encapsulated semiconductor device structure shown in FIG.
The size of a conventional resin package of a general resin-encapsulated semiconductor device capable of mounting a semiconductor element size having a side of about 1 mm is 3.0 mm in the X-axis direction and 1.6 mm in the Y-axis direction. The length in the Z-axis direction was about 0.8 mm.
[0004]
In order to further reduce the size and thickness of the resin package, the flat connection upper surface portion D of the signal leads 12 and 13 electrically connected by the
[0005]
However, since conventional lead frames having a thickness of 100 μm or more were used, there are the following problems to further reduce the size and thickness from the shape shown in FIG. 10A to the shape shown in FIG. In addition, related examples are also shown below.
[0006]
The first problem is the generation of cracks in the bent outer peripheral portion. As a conventional example of preventing the occurrence of cracks, for example, a method is disclosed in which a groove is formed inside the bent portion of the lead frame to prevent this crack and crack. (For example, see Patent Document 2)
A second problem is the formation of a vibration receiving portion during wire bonding. As a conventional example of the shape of the receiving portion in response to this, a method is disclosed in which a recess is provided adjacent to the receiving portion to prevent a decrease in bondability. (For example, see Patent Document 3)
The third problem is prevention of resin burr generation. As a conventional example of preventing the occurrence of resin burrs, for example, a method of suppressing resin burrs by forming a recess in the sealing resin boundary portion is disclosed. (For example, see Patent Document 4)
[0007]
[Patent Document 1]
JP-A-63-15453
[0008]
[Patent Document 2]
JP 2000-294711 A
[0009]
[Patent Document 3]
JP 2000-195894 A
[0010]
[Patent Document 4]
JP 2000-196005 A
[0011]
[Problems to be solved by the invention]
The above-described problems for reducing the size and thickness of the resin package are specifically described below. The first problem is the generation of cracks in the outer periphery of the bent portion when bent vertically. FIG. 11 is an explanatory view of the occurrence of bending 16 cracks in the outer peripheral portion. From the shape shown in FIG. 10 (a), when the lead frame bending portion angle is 45 ° to 70 ° in the prior art when the length of the
[0012]
Bending of the lead frame is performed by placing it in a mold and pressing it. However, since the lead frame is formed of a metal such as an Fe—Ni alloy or a Cu alloy, if the thickness of the lead frame is large, for example, the conventional inner surface arc-
[0013]
That is, the required dimensions D and E shown in FIG. 9 must be maintained, and the dimensions of the bent outer surface arc-
[0014]
However, the range of the bent outer surface arc-
[0015]
The second problem is the formation of the wire bonding
[0016]
As a vibration receiving portion problem (1), a gap error may occur between the
[0017]
Further, as the vibration receiving section problem (2), the size of the
[0018]
As one conventional example for solving the vibration receiving portion problem (1), a method of providing a concave portion adjacent to the
[0019]
A third problem is the generation of resin burrs. As described above, the arc-shaped
[0020]
Although a method for suppressing the
[0021]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, and to make a resin package smaller and thinner and to increase mounting efficiency (chip area / package occupation area) for mounting on a semiconductor device substrate. To provide an apparatus. Another object of the present invention is to provide a manufacturing method capable of ensuring reliability and producing at low cost.
[0022]
[Means for Solving the Problems]
The above problems can be solved by the means described below in order to achieve the above object.
[0023]
In the resin-encapsulated semiconductor device according to the present invention, a semiconductor element, a die pad that supports the semiconductor element, an adhesive that bonds the semiconductor element and the die pad, and a plurality of signals that extend toward the side of the die pad. Lead, a bonding wire that connects the semiconductor element and the signal lead, and a sealing body that is sealed with sealing resin, and the die pad and the signal lead central portion are upset from the peripheral portion In the resin-encapsulated semiconductor device in which the other end portion of the signal lead is partially exposed on the lower surface of the sealing body as an external connection terminal, the bent outer circumferential arc portion of the upset signal lead is And crushing the lower surface portion including the outer peripheral arc portion of the external connection terminal and the bent height of the signal lead upset A chipset signal lead length, and is characterized in that housed within two times the plate thickness dimension of the perimeter lead frame.
[0024]
Here, the upset bending height (vertical dimension) is the height from the flat bottom surface portion of the external connection terminal to the flat top surface portion for connection of the signal lead, and the upset signal lead length ( The (lateral dimension) is the length from the leading end of the signal lead to the shape part forming the bend.
[0025]
With this configuration, the length of the unnecessary upset bending slope shape and the length of the bending outer peripheral arc portion are eliminated, and a resin-encapsulated semiconductor device having a very thin small frame with a low upset height can be obtained. .
[0026]
Further, in the configuration of the present invention, between the upset signal lead upper surface portion and the external connection terminal upper surface portion, the upset signal lead lower surface portion and the external connection terminal lower surface portion. It is preferable to provide a shape part perpendicular to the upper and lower surfaces of the external connection terminal. Here, the vertical shape portion includes an angle of 85 ° to 90 ° with respect to the external connection terminal.
[0027]
In this configuration, the vertical shape portion is formed immediately below the flat portion for connection of the signal lead, and wire bonding connection is possible immediately above the vertical shape portion, and a special receiving portion from below. The wire bonding weight and ultrasonic vibration at the time of connection can be effectively transmitted in a small space without the need for a good wire bonding property, and the reliability can be improved.
[0028]
In the configuration of the present invention, the flat upper surface portion length of the upset signal lead is longer than the flat back surface portion length of the upset signal lead, and the flat lower surface portion length of the external connection terminal is It is preferable that the length is longer than the length of the flat upper surface portion of the external connection terminal.
[0029]
In this configuration, a resin-encapsulated semiconductor device in which the occurrence of resin burrs at the encapsulating resin boundary portion is suppressed can be obtained. That is, when the external connection terminal lower surface portion is crushed and the length is extended, the gentle outer circular arc shape portion of the external connection terminal is deleted, and the rise from the external connection terminal lower surface portion to the vertical shape portion is abrupt. It becomes a convex boundary part shape. Thereby, the boundary between the lower surface of the external connection terminal and the sealing resin becomes clear, and irregular resin burrs that occur in the gentle outer arc-shaped portion can be suppressed.
Further, the required flatness of the signal lead as the wire bond connection region, the required flatness for forming the sealing body of the upper surface of the external connection terminal, and the required flatness of the lower surface of the external connection terminal In addition to the increase in the flat length of the upper surface of the signal lead and the increase in the flat length of the lower surface of the external connection terminal disposed on both sides of the die pad, the size is reduced by a factor of four times the increase. The resin-encapsulated semiconductor device can be realized.
[0030]
In the configuration of the present invention, it is preferable to use a lead frame having a thickness of 50 μm to 80 μm. If it is 50 μm or less, the strength of the lead frame becomes weak. Thereby, it can be set as the very thin small bending cross-sectional shape whose vertical and horizontal dimension are 160 micrometers or less. In addition, a resin-encapsulated semiconductor device free from cracks can be realized by halving the bending plastic deformation caused by this and by performing a plurality of upset processes that reduce the plastic deformation rate of bending.
[0031]
In the configuration of the present invention, it is preferable that the length of the side of the die pad where the signal lead extends toward the outside is larger than the outer width of the signal lead arrangement.
[0032]
In this configuration, an extremely thin and small bent cross-sectional shape portion is formed, and the signal leads can be arranged on two sides of the die pad, so that the length of the side of the semiconductor element mounting portion of the die pad is maximized. As a result, a larger semiconductor element can be mounted.
[0033]
In a preferred configuration of the resin-encapsulated semiconductor device of the present invention, the signal lead is opposite to the first and second signal leads extending toward the first side of the die pad and the die pad. And the third and fourth signal leads extending toward the second side, and the die pad is integrally supported as one of the signal leads and the suspension lead.
[0034]
In this configuration, the suspension lead for supporting the die pad is integrated with any one of the first to fourth signal leads, so that the die pad is suspended. It is possible to obtain a resin-encapsulated semiconductor device having no first lead and having first to fourth external connection terminals. In particular, when it is applied to a resin-sealed semiconductor device having 3 to 6 terminals, it is particularly effective for making an extremely thin and small resin-sealed semiconductor device.
[0035]
Moreover, in the structure of this invention, it is preferable to contain the filler which has an average particle diameter below half of the height of the said upset signal lead lower surface side.
[0036]
In this configuration, the sealing resin sufficiently wraps around the lower surface portion of the up-set signal lead and the end of the die pad to the outer shape of the sealing body, and sufficient adhesion and molding strength are obtained. It is ensured and the moisture resistance of the resin-encapsulated semiconductor device is improved, which is particularly effective for an extremely thin and small frame structure.
[0037]
In the method for manufacturing a resin-encapsulated semiconductor device of the present invention, a step of bending between the signal lead portion and the external connection terminal portion to be wire-bonded, and the signal lead portion and the external connection A step of preparing a lead frame including a step of forming a vertical shape portion between the terminal portions and a step of crushing the upper surface portion of the signal lead and the lower surface portion of the external connection terminal; A step of mounting a semiconductor element on a lead frame; a step of electrically connecting the semiconductor element and the signal lead to each other by wire bonding; and the semiconductor element, the die pad, and the adhesive using a sealing resin. And a step of sealing the bonding wire and the signal lead, and a step of separating the resin-encapsulated semiconductor device from the lead frame main body. .
[0038]
In this configuration, an extremely thin and small encapsulated semiconductor device with a reduced upset height can be obtained at a low cost by eliminating the length of the unnecessary upset bending slope shape and the length of the bending outer peripheral arc portion. Can be manufactured.
[0039]
【Example】
Hereinafter, the lead frame of the present embodiment will be described with reference to the drawings. FIG. 1 is a unit frame plan view of a lead frame used for manufacturing a resin-encapsulated semiconductor device according to an embodiment of the present invention. First, the configuration of the unit frame of the
[0040]
As shown in FIG. 1, the
[0041]
Next, FIG. 2 shows an enlarged detailed cross-sectional shape upset from the periphery of the
That is, if the thickness of the
[0042]
The configuration that is a feature of the present invention will be described based on an example of a process chart for forming the bent cross-sectional shape shown in FIG. FIG. 3A shows a diagram in which a bent
[0043]
The process shown in FIG. 3B is set as a process for reducing the plastic deformation rate of the signal lead bent portion and as an upset process for preparing the
[0044]
The step of FIG. 3C is set as a step of forming the
[0045]
The step of FIG. 3D is set as a step of crushing the
[0046]
The crushing amount of the
[0047]
The thickness Ta of the
[0048]
The steps (c) and (d) in FIG. 3 can be performed simultaneously in one step, or can be performed in multiple steps.
[0049]
In this way, as shown in FIG. 2, the folded cross-sectional shapes of the plurality of signal leads 11 to 14 that are up-set are the arc-shaped
[0050]
Further, the radius of curvature of the arc-shaped
[0051]
Further, as shown in FIG. 5, the flat
[0052]
When the bottom surface of the external connection terminal is crushed and the length is extended, the gentle outer arc-shaped portion of the external connection terminal is deleted, and the convex shape has a steep rise from the bottom surface of the external connection terminal to the vertical shape portion. It becomes the boundary part shape. As a result, the boundary between the lower surface of the external connection terminal and the sealing resin becomes clear, and a lead frame can be obtained in which the occurrence of irregular resin burrs that occur in the gentle outer arc-shaped portion is suppressed.
[0053]
When the bent shape including the
[0054]
Next, the length L5 of the side of the
[0055]
Next, FIG. 7 is a plan view showing an example of a short lead frame used for manufacturing the resin-encapsulated semiconductor device according to the embodiment of the present invention. A unit frame 23 of the
[0056]
This is because the flat length and bending height (cross-sectional height and width dimensions) of the up-set signal leads are within twice the thickness of the lead frame, eliminating the need for special wire bonding vibration receivers from below. Since it can be configured as a small unit frame in a small space, 12 to 16 lead frames arranged with high density can be obtained.
[0057]
As a result, the number of effective unit frames per unit area of the lead frame increases from 3 to 4 times from 12 to 16 units from the conventional 2 to 4 units, and the material cost of the
[0058]
Next, using the lead frame configured as described above, a resin-encapsulated semiconductor device of an embodiment of the present invention and a manufacturing method thereof will be described.
[0059]
The
[0060]
An adhesive 7 for mounting the
[0061]
Each of the first to fourth signal leads 11 to 14 is electrically connected to each of three to four electrodes formed on the circuit formation surface of the
[0062]
Thereafter, the
[0063]
The planar shape of the sealing
[0064]
As shown in FIG. 8, the
[0065]
In the sealing resin, a filler having an average particle diameter equal to or less than half of the height L7 of the sealing resin on the connecting flat portion back
[0066]
Since the frame structure can be made extremely small from the present embodiment, the maximum capacity of the transfer molding apparatus can be utilized by using the above-described short lead frame continuously provided in 64 units. Since the conventional method shown in FIG. 16 was able to mold only a small number of semiconductors, as shown in FIG. 8, two short lead frames are simultaneously arranged in a transfer mold device to form a resin-encapsulated semiconductor device. The total number of 16 × 64 × 2 = 2048 can be formed and manufactured at low cost.
[0067]
Next, the runner located outside the sealing
[0068]
A specific example of downsizing the resin-encapsulated semiconductor device of this example will be described. Using a lead frame having a thickness of 80 μm, the filler particle size contained in the encapsulating resin is a maximum of 40 μm, and its average particle size As a total of about 30 μm, sealing resin thickness 40 μm to cover the wire loop, wire loop height 90 μm, semiconductor element thickness 100 μm,
[0069]
【The invention's effect】
As described above, according to the present invention, the following various effects can be realized.
[0070]
First, an extremely thin and small resin-encapsulated semiconductor device can be provided. That is, a lead frame having a thickness of 50 μm to 80 μm or less is used, and the vertical portion is formed by setting the length and bending height of the upset signal lead (longitudinal and transverse dimensions) within the plate thickness twice that of the lead frame. Further, by reducing the bent outer peripheral arc part, the signal lead flat dimension maintenance as the wire bond connection region part, the flat part length maintenance for forming the sealing body, and the external substrate mounting on the external connection terminal lower surface part can be achieved. This is because it is possible to eliminate the other unnecessary length by maintaining the flat length for the purpose. The package thickness is 0.38 mm. The sealing resin thickness is 40 μm for covering the wire loop, the wire loop height is 90 μm, the semiconductor element thickness is 100 μm, the adhesive thickness is 10 μm, the die pad thickness is 70 μm, and the die pad sealing resin thickness. 70 μm, the length from the side of the die pad to the outer shape of the sealing body is 200 μm, the distance between the die pad and the signal lead is 80 μm, the length of the back surface of the signal lead is 100 μm, the thickness of the vertical shape portion is 50 μm, Since the thickness is 70 μm, it is particularly effective in realizing a small resin-encapsulated semiconductor device having a thickness of 0.4 mm or less.
[0071]
Second, the present invention provides a highly reliable resin-encapsulated semiconductor device that solves the problems of (1) cracks in the bent portion, (2) decrease in bondability, and (3) resin burrs at the boundary of the encapsulating resin. Can do.
[0072]
That is, (1) the thickness of the lead frame of 50 μm to 80 μm can prevent the occurrence of cracks through a plurality of upset processes that halve the bending plastic deformation and reduce the bending plastic deformation rate. (2) Wire bonding connection is possible immediately above the vertical shape portion, and a special receiving portion from below is not required, and the wire bonding weight and ultrasonic vibration during connection are effectively transmitted in a small space, and good. Wire bondability is obtained. (3) By squeezing the bottom surface of the external connection terminal and extending its length, the gentle outer arc-shaped portion of the external connection terminal is deleted, and the rising from the bottom surface of the external connection terminal to the vertical shape portion A steep convex boundary shape is formed. Thereby, the boundary between the lower surface of the external connection terminal and the sealing resin becomes clear, and irregular resin burrs that occur in the gentle outer arc-shaped portion can be suppressed.
[0073]
Third, a resin-encapsulated semiconductor device can be provided at a low cost. In other words, the vertical and horizontal dimensions of the upset are twice the thickness of the lead frame, and the unit is formed into an extremely small unit frame, so that the number of lead frames can be increased and the number of picked up parts can be increased. In the molding process, formation can be performed collectively.
[Brief description of the drawings]
FIG. 1 is a plan view of a unit frame as an example of a lead frame according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a schematic configuration of an example of a resin-encapsulated semiconductor device that is an embodiment of the present invention and an enlarged detailed cross-sectional view for explanation.
FIG. 3 is a cross-sectional view of a mold for explaining a method for manufacturing an example of a resin-encapsulated semiconductor device that is an embodiment of the present invention.
FIG. 4 is an enlarged detailed cross-sectional view for explaining the operation in the wire bonding process of an example of the lead frame according to the embodiment of the present invention.
FIG. 5 is a diagram showing a bent shape of an example of a lead frame that is an embodiment of the present invention, and is an enlarged detailed cross-sectional view for explaining the length of each part;
6A is a plan view of an example of a resin-encapsulated semiconductor device according to an embodiment of the present invention, and FIG.
FIG. 7 is a plan view of a short lead frame in which a unit frame of an example of a lead frame according to an embodiment of the present invention is 16 × 64 units.
FIG. 8 is a plan view for explaining a molding manufacturing method of an example of a resin-encapsulated semiconductor device that is an embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a schematic configuration of an example of a conventional resin-encapsulated semiconductor device.
FIG. 10 is an enlarged detailed sectional view for explaining a problem of downsizing a lead frame of a conventional resin-encapsulated semiconductor device.
FIG. 11 is an enlarged detailed cross-sectional view for explaining a problem in a bending process of a conventional resin-encapsulated semiconductor device.
FIG. 12 is a cross-sectional view for explaining a problem of downsizing the bent shape of the lead frame.
FIG. 13 is an enlarged detailed cross-sectional view for explaining a problem in a wire bonding process of a conventional resin-encapsulated semiconductor device.
14A and 14B are diagrams for explaining a resin burr problem in a conventional resin-encapsulated semiconductor device, in which FIG. 14A is an enlarged detailed cross-sectional view of an occurrence location, and FIG. 14B is an enlarged detailed cross-sectional view of a related example. It is.
FIG. 15 is a plan view showing a unit frame of a lead frame as an example of a conventional resin-encapsulated semiconductor device.
FIG. 16 is a plan view for explaining a conventional molding manufacturing method of a resin-encapsulated semiconductor device.
[Explanation of symbols]
1 ... Lead frame
2 ... Lead frame opening
3 ... Die pad
4 ... Semiconductor element
5 ... Bonding wire
6 ... Sealing body
7 ... Adhesive
10 ... External connection terminal
11: First signal lead
12: Second signal lead
13: Third signal lead
14: Fourth signal lead
15: Flat top surface for connecting signal leads
16a, 16b ... arc-shaped portion on the outer surface
17a, 17b ... vertical shape part of the bending section
18 ... Arc-shaped part on the inner surface
19: Flat top surface of external connection terminal
20: Flat back surface for connecting signal leads
21: Flat bottom surface of external connection terminal
22 ... Hanging lead for supporting the die pad
23: Unit frame of lead frame
25 ... Lead frame transport and positioning hole
30, 30 a, 30 b...
31, 31a, 31b...
32 ... Molding mold
33 ... pot
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003204449A JP4050199B2 (en) | 2003-07-31 | 2003-07-31 | Lead frame, resin-encapsulated semiconductor device using the same, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003204449A JP4050199B2 (en) | 2003-07-31 | 2003-07-31 | Lead frame, resin-encapsulated semiconductor device using the same, and manufacturing method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005050948A JP2005050948A (en) | 2005-02-24 |
| JP2005050948A5 JP2005050948A5 (en) | 2006-09-14 |
| JP4050199B2 true JP4050199B2 (en) | 2008-02-20 |
Family
ID=34263454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003204449A Expired - Fee Related JP4050199B2 (en) | 2003-07-31 | 2003-07-31 | Lead frame, resin-encapsulated semiconductor device using the same, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4050199B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066327A (en) * | 2009-09-18 | 2011-03-31 | Seiko Instruments Inc | Resin-sealed semiconductor device and method for manufacturing the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10535812B2 (en) * | 2017-09-04 | 2020-01-14 | Rohm Co., Ltd. | Semiconductor device |
| EP3703119B1 (en) * | 2017-10-26 | 2022-06-08 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| EP3703121B1 (en) * | 2017-10-26 | 2022-08-10 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR20200135782A (en) * | 2018-03-30 | 2020-12-03 | 도레이 카부시키가이샤 | Manufacturing method of molded article |
| CN116053254B (en) * | 2023-01-31 | 2024-04-19 | 海信家电集团股份有限公司 | Power module and electronic device having the same |
-
2003
- 2003-07-31 JP JP2003204449A patent/JP4050199B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066327A (en) * | 2009-09-18 | 2011-03-31 | Seiko Instruments Inc | Resin-sealed semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005050948A (en) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5220714B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| US6621152B2 (en) | Thin, small-sized power semiconductor package | |
| JP3461720B2 (en) | Resin-sealed semiconductor device | |
| TWI249832B (en) | Lead frame and semiconductor package with the lead frame | |
| JP2008160148A (en) | Method for forming electronic package | |
| JP2005531137A (en) | Partially patterned leadframe and method for its manufacture and use in semiconductor packaging | |
| HK1198783A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2012059782A (en) | Resin sealing type semiconductor device, and method of manufacturing the same | |
| CN110301042A (en) | Semiconductor package with wire bonded mesh | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP5100967B2 (en) | Lead frame, semiconductor chip package using the same, and manufacturing method thereof | |
| JP4050199B2 (en) | Lead frame, resin-encapsulated semiconductor device using the same, and manufacturing method thereof | |
| JP4635202B2 (en) | Method for manufacturing double-sided electrode package | |
| JP3497775B2 (en) | Semiconductor device | |
| JP2008071927A (en) | Semiconductor device manufacturing method and semiconductor device | |
| WO2016035251A1 (en) | Semiconductor device | |
| JP3842241B2 (en) | Semiconductor device | |
| JP2005311099A (en) | Semiconductor device and manufacturing method thereof | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| WO2003061003A1 (en) | Reverse wire bonding techniques | |
| JP2001177007A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001015669A (en) | Lead frame, resin sealed semiconductor device using the same, and its manufacture | |
| TWI236123B (en) | Semiconductor package with lead frame | |
| JP4079866B2 (en) | Lead frame and resin-encapsulated semiconductor device using the same | |
| JP4601656B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4050199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |