[go: up one dir, main page]

JP4108228B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4108228B2
JP4108228B2 JP20176399A JP20176399A JP4108228B2 JP 4108228 B2 JP4108228 B2 JP 4108228B2 JP 20176399 A JP20176399 A JP 20176399A JP 20176399 A JP20176399 A JP 20176399A JP 4108228 B2 JP4108228 B2 JP 4108228B2
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
interlayer insulating
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20176399A
Other languages
English (en)
Other versions
JP2001036066A (ja
Inventor
大輔 駒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20176399A priority Critical patent/JP4108228B2/ja
Priority to KR1020000013986A priority patent/KR100581244B1/ko
Priority to TW089105160A priority patent/TW441122B/zh
Priority to US09/537,430 priority patent/US6627554B1/en
Publication of JP2001036066A publication Critical patent/JP2001036066A/ja
Application granted granted Critical
Publication of JP4108228B2 publication Critical patent/JP4108228B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、多層配線構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置内の配線をアルミニウム、タングステンから形成する場合には、アルミニウム膜、タングステン膜をフォトリソグラフィー法によりパターニングする方法が採用されている。即ち、そのパターニングは、アルミニウム膜又はタングステン膜の上にレジストパターンを形成した後に、レジストパターンに覆われない領域のアルミニウム膜又はタングステン膜をドライエッチングにより除去することによって行われる。アルミニウム膜又はタングステン膜のパターニング工程においては、配線の側壁に生成物が付着するので、そのような生成物は一般にアルカリ薬液等を用いて除去される。
【０００３】
配線用の他の材料としては、半導体集積回路の微細化に伴ってアルミニウムやタングステンよりも低抵抗の銅（Ｃｕ）が望まれているが、銅膜はドライエッチングが難しい。
そこで、銅膜をフォトリソグラフィー法によってパターニングする方法は一般に採用されておらず、銅配線の形成のためにダマシン法が用いられている。
【０００４】
ダマシン法には、ビア（via ）層と配線層を独立の工程で形成するシングルダマシン法と、ビア層と配線層を同じ工程で形成するデュアルダマシン法の２通りがあり、両者ともに配線形成する工程でドライエッチング法により溝を絶縁膜に形成し、その溝内に金属を埋め込む工程を含んでいる。なお、ダマシン法により使用されるビア材料又は配線材料は、必ずしも銅に限定されるものではなく、その他の金属を使用することも可能である。
【０００５】
しかし、ダマシン法により配線を形成する方法によれば、溝を形成するための絶縁膜のエッチングの際に、溝の周囲に薄膜状の反応生成物が残ることがあり、その反応生成物が種々の問題を引き起こす。
次に、シングルダマシン法による溝の形成と反応生成物の発生について説明する。
【０００６】
まず、図１(a) に示すように、タングステン等の第１のビア１０２が埋め込まれた第１の層間絶縁膜１０１の上にSiO2よりなる第２の層間絶縁膜１０３を形成した後に、第１のビア１０２の上であって第２の層間絶縁膜１０３内に第１の銅配線１０４をダマシン法により形成する。さらに、第２の層間絶縁膜１０３の上に第１の窒化シリコン膜１０５とSiO2よりなる第３の層間絶縁膜１０６を形成した後に、第１のシリコン窒化膜１０５と第３の層間絶縁膜１０６の中であって第１の銅配線１０４の上に銅よりなる第２のビア１０７をダマシン法によって形成する。
【０００７】
その後に、第２のビア１０７と第３の層間絶縁膜１０６を覆う第２の窒化シリコン膜１０８と、SiO2よりなる第４の層間絶縁膜１０９と、窒化シリコンよりなる反射防止膜１１０を順に形成する。
さらに、反射防止膜１１０の上にレジスト１１１を塗布し、これを露光、現像して配線形成用の窓１１１ａを形成する。
【０００８】
次に、図１(b) に示すように、レジスト１１１の窓１１１ａを通して反射防止膜１１０と第４の層間絶縁膜１０９をエッチングして配線用溝１１２を形成すると、レジスト１１１の側壁にシリコン化合物の反応生成物１１３が付着する。
そして、酸素含有ガス、例えば酸素と窒素の混合ガスを用いてレジスト１１１をアッシングすると、図１(c) に示すように、配線用溝１１２の近傍にシリコン系反応生成物１１３が残ることになる。
【０００９】
その反応生成物１１３が存在すると、配線用溝１１２内に銅等の金属膜を埋め込む際に、金属膜が良好に成長せずに、金属膜が剥がれやすくなってしまう。
従って、レジストを除去した後にフッ酸（ＨＦ）を用いて反応生成物を除去したり、或いは、レジスト除去の際に酸素ガスにフッ素化合物ガスを入れて反応生成物を除去する方法が採られている。フッ素化合物ガスとしてＣＦ4 を使用する場合には、通常、ガス総流量に対して１０〜１５流量％の範囲で混合される。
【００１０】
しかし、最近では半導体集積回路の微細化に伴い、配線間容量の増加が顕著になり、層間絶縁膜自体が低誘電率の膜を使用する傾向が強くなってきている。
のような低誘電率の絶縁膜であるＦＳＧ(fluoro-silicate glass）は、他のシリコン化合物膜に比べて密着性、後処理耐性、エッチング性能等について様々な問題があり、上記したようなフッ酸、フッ素化合物ガスを使用することができない状態となっている。
【００１１】
その問題の１つとして、配線用溝の側壁やビアホールの側壁に凹凸が発生することが挙げられ、その一例を図２に基づいて説明する。
まず、図２(a) に示すように、タングステン等の第１のビア１０２が埋め込まれた第１の層間絶縁膜１０１の上にSiO2よりなる第２の層間絶縁膜１０３を形成した後に、第１のビアの１０２上であって第２の層間絶縁膜１０３内に第１の銅配線１０４をダマシン法により形成する。さらに、第２の層間絶縁膜１０３の上に第１の窒化シリコン膜１１５、第１のＦＳＧ膜１１６、第１のSiO2膜１１７、第２の窒化シリコン膜１１８、第２のＦＳＧ膜１１９、第２のSiO2膜１２０を順に形成し、さらに、第２のSiO2膜１２０の上に窒化シリコンよりなる反射防止膜１２１を形成する。
【００１２】
ついで、反射防止膜１２１、第２のSiO2膜１２０、第２のＦＳＧ膜１１９をフォトリソグラフィー法によりパターニングして、第１の銅配線１０４の上方にビア形状の開口１２２を形成する。
続いて、反射防止膜１２１上にレジスト１２３を塗布し、これを露光、現像して第２の銅配線配置部分に窓１２３ａを形成する。その後に、レジスト１２３の窓１２３ａを通して、反射防止膜１２１から第２のＦＳＧ膜１１９までを垂直方向にエッチングして第２の配線用溝１２５を形成する。このエッチングの際には、同時に、開口１２２の下方の第２の窒化シリコン膜１１８から第１のＦＳＧ膜１１６までがエッチングされ、開口１２２と同じ径のビアホール１２４が形成される。
【００１３】
そして、そのレジスト１２３を除去すると、図２(b) に示すようなフェンス状の反応生成物１２６、即ちシリコン化合物が配線用溝１２５の近傍に残る。
その反応生成物１２６を除去するために、上記したようにフッ酸又はフッ素化合物ガスを使用すると、配線用溝１２５とビアホール１２４の各々の側面に図２(c) に示すような凹凸が発生する。これは、フッ酸又はフッ素化合物ガスによるＦＳＧ、SiO2、窒化シリコンのエッチングレートが異なるからである。フッ酸又はフッ素化合物ガスによるエッチングレートは、ＦＳＧ、SiO2、窒化シリコン膜の順に大きい。
【００１４】
このように側壁に凹凸が発生したビアホール１２４及び配線用溝１２５の中に窒化タンタル、銅等の金属を埋め込むと、ボイドなどの金属埋込不良が起きやすくなる。
【００１５】
【発明が解決しようとする課題】
以上のように、絶縁膜に溝を形成する際に発生する反応生成物のフェンスは、配線用溝の中に埋め込まれる金属膜が剥がれる原因となり、また、その反応生成物の除去に使用されるフッ酸やフッ素化合物ガスは溝の側壁に凹凸を生じさせて金属埋込不良を引き起こす原因となる。
【００１６】
また、配線用溝やビアホールに埋め込まれる銅の酸化と銅の絶縁膜への拡散を防止するために、配線用溝やビアホールの下に窒化シリコン膜や窒化酸化シリコン膜を形成することがあるが、反応生成物を除去するためにＣＦ4 のようなフッ素化合物ガスを使用すると、窒化シリコン膜や窒化酸化シリコン膜がある程度エッチングされるので、配線用溝やビアホールより下方にある銅配線又は銅ビアが酸化されるおそれがある。
【００１７】
本発明の目的は、溝の形成の際に生じるフェンス状の反応生成物を除去する場合に溝、ホールの側壁に凹凸を生じさせず、しかも、その反応生成物を除去する際に窒化シリコン膜又は窒化酸化シリコン膜の膜減りを防止する工程を含む半導体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記した課題は、半導体基板に配線を形成する工程と、前記配線上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にレジストを塗布する工程と、前記レジストに第１の窓を形成する工程と、前記第１の窓を通して前記第２の絶縁膜をエッチングし、前記第１の絶縁膜を露出させる工程と、前記レジストを除去する工程と、不活性ガスを用いたプラズマ雰囲気に前記第２の絶縁膜を曝すことにより、前記第１の窓を通して前記第２の絶縁膜をエッチングし、前記第１の絶縁膜を露出させる工程において前記第１の窓の側壁に付着し、前記レジストを除去する工程の後に残存する反応生成物を除去する工程と、前記第２の絶縁膜から露出した前記第１の絶縁膜を除去する工程と、前記配線に接する金属膜を形成する工程とを有する半導体装置の製造方法によって解決する。
【００１９】
上記した半導体装置の製造方法において、前記プラズマ雰囲気には、不活性ガスとハロゲン以外のガスとの混合ガス又は不活性ガス単体が導入されるようにしてもよい。
上記した半導体装置の製造方法において、前記第１の絶縁膜及び前記第２の絶縁膜は、エッチング特性の異なる膜であってもよい。
【００２０】
上記した半導体装置の製造方法において、前記絶縁膜は、シリコン酸化膜或いはシリコン窒化膜から構成してもよい。
【００２１】
次に、本発明の作用について説明する。
本発明によれば、配線の上に配線用溝を形成するために、配線の上に第１及び第２の絶縁膜を形成した後、レジストをマスクに使用して第２の絶縁膜をエッチングすることにより第１の絶縁膜を露出させ、さらにレジストを除去した後に、不活性ガスを用いたプラズマ雰囲気に第２の絶縁膜を曝すようにした。
【００２２】
レジストをマスクに使用して第２の絶縁膜をエッチングした後にそのエッチングにより反応生成物が生じた場合、不活性ガスを用いたプラズマ雰囲気によりそれを除去することができる。その際に不活性ガスを用いているため、配線用溝の内面やその下のビアホールの内面をエッチングすることが防止され、それらの内面に凹凸が発生することが抑制される。しかも、第２の絶縁膜の下に形成された第１の絶縁膜はハロゲンによってエッチングされないので、第１の絶縁膜の下に存在する配線を露出させて酸化させるおそれがなくなる。
【００２３】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図３〜図６は、本発明の第１の実施形態を示す半導体装置の製造工程を示す断面図である。
【００２４】
まず、図３(a) に示すような状態になるまでの工程を説明する。
図３(a) において、シリコン基板（半導体基板）１のうちフィールド酸化膜２で囲まれた領域にＭＯＳトランジスタ３を形成する。ＭＯＳトランジスタ３は、シリコン基板１の上にゲート酸化膜３ａを介して形成されたゲート電極３ｂと、ゲート電極３ｂの両側方のシリコン基板１内に形成された第１及び第２の不純物拡散層３ｄ、３ｓを有している。また、ＭＯＳトランジスタ３はSiO2よりなる絶縁保護膜４ａとＰＳＧ(phosph-silicate glass）のようなSiO2含有絶縁材又はSiO2よりなる第１の層間絶縁膜４ｂによって覆われている。
【００２５】
第１の層間絶縁膜４ｂ及び絶縁保護膜４ａのうち第１の不純物拡散層３ｄの上にはコンタクトホール５が形成され、そのコンタクトホール５内には、窒化チタン(TiN) 膜６を介してタングステン（Ｗ）膜７が埋め込まれている。それら窒化チタン膜６とタングステン膜７は第１のビア（プラグ）８として適用される。
次に、SiO2よりなる第２の層間絶縁膜９を第１の層間絶縁膜４ｂ及び第１のビア８の上に形成した後に、フォトリソグラフィー法により第２の層間絶縁膜９をパターニングして第１のビア８の上を通る第１の銅配線用溝１０を形成する。
【００２６】
さらに、第１の銅配線用溝１０の内面と第２の層間絶縁膜９の上面に沿ってスパッタ法により第１の窒化タンタル膜１１を約２０ｎｍの厚さに形成した後に、第１の窒化タンタル膜１１の上に銅のシード層（不図示）をスパッタ法により約１５０ｎｍの厚さに形成する。続いて、第１の窒化タンタル膜１１とシード層の上に膜厚約７５０ｎｍの第１の銅（Cu）膜１２を電解メッキ法により形成する。なお、第１の窒化タンタル膜１１は、第１の銅膜１２の構成元素が第１及び第２の層間絶縁膜４ｂ、９の中に拡散することを防止するために形成される。
【００２７】
その後に、第２の層間絶縁膜９の上面に存在する第１の銅膜１２と第１の窒化タンタル膜１１を化学機械研磨（ＣＭＰ）法により除去し、第１の銅配線用溝１０内に残った第１の銅膜１２と第１の窒化タンタル膜１１を第１の銅配線１３として使用する。
次に、図３(b) に示すように、第２の層間絶縁膜９と第１の銅配線１３の上に第１の窒化シリコン膜１４をＣＶＤ法により約５０nmの厚さに形成し、これを銅拡散防止用バリア膜として使用する。続いて、第１の窒化シリコン膜１４上にSiO2よりなる第３の層間絶縁膜１５をＣＶＤ法により約５００ｎｍの厚さに形成する。
【００２８】
次に、第３の層間絶縁膜１５と第１の窒化シリコン膜１４をそれぞれ条件を変えてフォトリソグラフィー法によりパターニングして、第１の銅配線１３の一部を露出するビアホール１５ａを形成する。
なお、第３の層間絶縁膜１５のパターニングの際にはエッチングガスとしてC4F8とArとO2とCOの混合ガスを使用し、第１の窒化シリコン膜１４のパターニングの際にはエッチングガスとしてCHF3とArとO2の混合ガスを使用する。
【００２９】
続いて、ビアホール１５ａの内面と第３の層間絶縁膜１５の上面の上に沿って膜厚１０ｎｍの第２の窒化タンタル膜１６と膜厚１００ｎｍの第２の銅膜１７をスパッタ法により形成する。そして、第２の銅膜１７と第２の窒化タンタル膜１６をＣＭＰ法により連続して研磨することにより、それらをビアホール１５内にのみ残して第２のビア１８として適用する。
【００３０】
次に、図４(a) に示すように、第２のビア１８と第３の層間絶縁膜１５の上に第２の窒化シリコン膜１９をプラズマＣＶＤ法により約５０ｎｍの厚さに形成し、続いて、SiO2よりなる第４の層間絶縁膜２０をプラズマＣＶＤ法により５００ｎｍ〜１μｍの厚さに形成する。さらに、第４の層間絶縁膜２０の上に窒化シリコンよりなる反射防止膜２１をプラズマＣＶＤ法によって約５０ｎｍの厚さに形成する。
【００３１】
その後に、反射防止膜２１の上にレジスト２２を塗布し、これを露光、現像して配線パターン用窓２２ａを形成する。その配線パターン用窓２２ａは、第２のビア１８の上を通る位置に形成されている。
次に、図７に示すような平行平板型ＲＩＥ装置200 を用いて、配線パターン用窓２２ａを通して反射防止膜２１と第４の層間絶縁膜２０を連続的にエッチングして図４(b) に示すような第２の配線用溝２３を形成する。この場合、窒化シリコンよりなる反射防止膜２１のエッチングガスとして例えばCHF3とArとO2の混合ガスを使用し、また、SiO2よりなる第４の層間絶縁膜２０のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを使用する。
【００３２】
図７に示した平行平板型ＲＩＥ装置200 は、そのチャンバ201 内に基板（ウェハ）１を載置する下部電極203 と、その下部電極203 に対向する上部電極202 とを有している。上部電極202 は、シャワー機能を有していて、ガス導入管204 から導入されたガスを基板１に向けて放射する構造を有している。また、チャンバ201 には排気口205 が設けられ、その排気口205 に接続される排気ポンプ（不図示）によってチャンバ201 内が所望の圧力に減圧されるようになっている。さらに、下部電極203 には例えば１３．５６ＭＨｚの高電圧電源Ｒｆが接続されている。
【００３３】
上記した反射防止膜２１と第４の層間絶縁膜２０のエッチング用のガス、又はその他のガスは、ガス導入管204 を通して基板に向けて放出され、それらのガスは下部電極203 と上部電極202 の間でプラズマ化されることになる。
そのような反射防止膜２１と第４の層間絶縁膜２０をエッチングして第２の配線用溝２３を形成する工程では、反応生成物２４であるシリコン化合物が発生してレジスト２２の窓２２ａの側壁に付着する。
【００３４】
次に、シリコン基板１をアッシング装置（不図示）に移し、そのアッシング装置内でO2（酸素）とN2（窒素）の混合ガスをプラズマ化して、このプラズマガスによりレジスト２１をアッシングする。 アッシングの条件の一例を挙げると、O2のガス流量を２０００sccm、N2のガス流量を２００sccmとし、アッシング雰囲気のガス圧力を１．５Torrとする。
【００３５】
そのアッシング用ガスにはフッ素系ガスであるCF4 が含まれていないので、第２の配線用溝２３から露出した第２の窒化シリコン膜１９がエッチングされず、その下の銅製のビア１８が露出して酸化されることはない。
しかし、レジスト２２のアッシング用ガスにはフッ素が含まれていないので、アッシングにおいてレジスト２２の窓２２ａの内面に付着した反応生成物２４、即ちシリコン化合物がエッチングされずに残ってしまう。
【００３６】
従って、レジスト２２のアッシングの後に、第２の配線用溝２３の近傍には図５(a) 、図８(a),(b) に示すように反応生成物２４がフェンス状に残存する。
そこで、第２の窒化シリコン膜１９をエッチングしてビア１８を露出させる前に、図５(b) に示すように、Ar（アルゴン）とO2の混合ガスをアッシング装置内に導入してプラズマ化し、これによりフェンス状の反応生成物２４を除去する。そのアッシングの条件の一例を挙げると、Arのガス流量を１００sccm、O2のガス流量を１０sccmとし、プラズマ発生用の高周波電力を４００Ｗとするとともに、プラズマ雰囲気の圧力を５０ mTorrとする。
【００３７】
この反応生成物２４を除去する際にはフッ素系のガスを使用していないので、第２の配線用溝２３の下の第２の窒化シリコン膜１９がエッチングされず、銅製のビア１８が露出して酸化されることはないし、第２の配線用溝２３の側壁がエッチングされて凹凸が生じることはない。
この後に、シリコン基板１をＲＩＥ装置200 に移し、チャンバ201 内にCHF3とArとO2の混合ガスを導入して、図６(a) に示すように、第２の配線用溝２３の下に存在する第２の窒化シリコン膜１９をエッチングして除去する。このとき、窒化シリコンよりなる反射防止膜２１も同時にエッチングされて第４の層間絶縁膜２０が露出される。この場合、反射防止膜２１の上に反応生成物２４が残っていないので、反応生成物２４によって反射防止膜２１のエッチングが部分的に阻止されることはない。従って、図９に示すように反射防止膜２１の一部が残るといった現象は発生せず、第４の層間絶縁膜２０の上に凹凸が生じることもない。
【００３８】
なお、第２の窒化シリコン膜１９のエッチング時間は短いので、第２の配線用溝２３の側壁に凹凸が発生するようなことはない。また、第２の窒化シリコン膜１９のエッチングにより第２のビア１８の上面が露出するが、ＲＩＥエッチングのスパッタ効果によってその上面に生じた僅かな酸化物は除去される。
その後に、シリコン基板１をＲＩＥ装置200 からスパッタ装置（不図示）に移し、そのスパッタ装置内で第２の配線用溝２３の内面と第４の層間絶縁膜２０の上に沿って第３の窒化タンタル膜２５を５ｎｍの厚さに形成し、続いて、第３の窒化タンタル膜２５の上に銅のシード膜（不図示）を形成する。そして、シリコン基板１をスパッタ装置から取り出した後に、電解メッキ法によって第３の窒化タンタル膜２５の上に第３の銅膜２６を形成する。これらの金属膜２５，２６を形成する場合には、第４の層間絶縁膜２０の上には反応生成物２４が残っていないので、それらの金属膜２５，２６が剥がれ難くなっている。
【００３９】
次に、図６(b) に示すように、第３の銅膜２６と第３の窒化タンタル膜２５をＣＭＰ法により研磨して第４の層間絶縁膜２０の上からそれらを除去する。これにより、第２の配線用溝２３の上に残った第３の銅膜２６と第３の窒化タンタル膜２５によって第２の銅配線２７が構成されることになる。
以上のようなシングルダマシン法によるビア１８と銅配線１３，２７の形成を繰り返すことによって、多層構造の銅配線が形成される。
【００４０】
なお、上記した例では、レジスト２２のアッシングと反応生成物２４の除去を同じプラズマ発生装置によって連続的に行ったが、それらを別々の装置で行ってもよい。
ところで、レジスト２２をアッシングする前にレジスト２２の窓２２ａの側壁に付着した反応生成物２４をアルゴンスパッタで除去することも考えられるが、この方法による反応生成物２４の除去効率は極めて低い。即ち、レジスト２２をマスクに使用して第４の層間絶縁膜膜２０をＲＩＥ法でエッチングした後では、レジスト２２は負に帯電しているためにアルゴンプラスイオンがシリコン基板１の主面に垂直な方向に進行し易く、斜め方向に進行し難くなって、窓２２ａ側壁の反応生成物２４が除去され難くなる。これに対して、レジスト２２が除去された後には、基板主面に対してアルゴンプラスイオンが斜めに進行する成分が増えてフェンス状の反応生成物２４の除去が容易になる。
【００４１】
なお、フェンス状の反応生成物２４の発生は、層間絶縁膜のエッチングの面積がウェハ全体の面積の数十％、例えば２０〜３０％の場合に発生し易いが、ビアホール形成時のようにウェハ全体の面積の数％のエッチングでは反応生成物の発生量は少ない。
また、上記した第１の銅配線１３の形成の際に、フェンス状の反応生成物の除去についての説明はしなかったが、第１の配線用溝１０の側壁に凹凸が生じたりその下の第１の層間絶縁膜４ｂのエッチングを防止しようとする場合には、第１の配線用溝１０の形成の際に使用したレジストのアッシングを酸素と窒素の混合ガスのプラズマによって除去し、ついで反応生成物をアルゴンと酸素の混合ガスのプラズマによって除去するようにしてもよい。
（第２の実施の形態）
上記した第１実施形態では、レジストのアッシングと反応生成物の除去を異なる反応ガスを用いて別々に行ったが、レジストのアッシングと反応生成物の一部の除去を同時に行ってもよく、そのような工程を以下に説明する。
【００４２】
図１０、図１１は、本発明の第２実施形態を示す半導体装置の配線の形成工程を示す断面図であり、第１実施形態と同じ符号は同じ要素を示している。なお、本実施形態では、第１の層間絶縁膜４ｂの下部よりも下の構成要素については説明が省略されているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトランジスタ３及びシリコン基板１を覆っていることは第１実施形態と同じである。
【００４３】
まず、第１実施形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁膜９内に第１の銅配線１３を形成し、第１の銅配線１３に接続される第２のビア１８を第１の窒化シリコン膜１４及び第３の層間絶縁膜１５の中に形成した後に、第２のビア１８及び第３の層間絶縁膜１５の上に第２の窒化シリコン膜１９、第４の層間絶縁膜２０及び反射防止膜２１を形成する。
【００４４】
その後に、図１０(a) に示すように、反射防止膜２１の上にレジストを２２塗布し、これを露光、現像して配線パターン用窓２２ａを形成する。その配線パターン用窓２２ａは、第２のビア１８の上を通る位置に形成される。
次に、平行平板型ＲＩＥ装置200 を用いて、図１０(b) に示すように、配線パターン用窓２２ａを通して反射防止膜２１と第４の層間絶縁膜２０を連続的にエッチングして第２の配線用溝２３を形成する。この場合、窒化シリコンよりなる反射防止膜２１のエッチングガスとして例えばCHF3とArとO2の混合ガスを使用し、また、SiO2よりなる第４の層間絶縁膜１９のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを用いる。それらのエッチング時には、第１実施形態と同様に反応生成物２４が発生してレジスト２２の窓２２ａの側壁に付着する。
【００４５】
それらのエッチング後に、O2とCF4 の混合ガスをアッシング装置でプラズマ化して、これによりレジスト２２をアッシングする。このアッシング用ガスにはフッ素系ガスであるCF4 が含まれているが、そのCF4 濃度を一般的な量よりも少ない流量、即ち５流量％以下にすると、第２の配線用溝２３の下の第２の窒化シリコン膜１９の膜厚のエッチングが抑制され、銅製の第２のビア２３が露出せずにその酸化は起こらない。
【００４６】
このような条件でレジスト２２をアッシングすると、図１０(c) に示すようにフェンス状の反応生成物２４が僅かにエッチングされるが完全には除去しきれずに、一部が残ることになる。
次に、図１１(a) に示すように、アッシング装置を用いてArとO2のプラズマによって反応生成物２４の残りを除去し、続いて、図１１(b) に示すように、第２の配線用溝２３から露出した第２の窒化シリコン膜１９をArとO2とCHF3の混合ガスを用いてエッチングして第２のビア１８を露出する。このとき、窒化シリコンよりなる反射防止膜２１も同時にエッチングされて第４の層間絶縁膜２０が露出する。
【００４７】
その後に、第１実施形態と同様な方法によって、図１１(c) に示すように、第２の配線用溝２３内に窒化タンタル膜２５と銅膜２６の二層構造よりなる第２の配線２７を形成する。
以上のような本実施形態においても、第１実施形態と同様に、配線用溝２３の側壁や第４の層間絶縁膜２０の上で凹凸が生じることはない。
（第３の実施の形態）
第１、第２の実施の形態では、シングルダマシン法によりビアと銅配線を形成する方法について説明したが、本実施形態では、デュアルダマシン法によりビアと銅配線を形成する工程について説明する。
【００４８】
図１２、図１３は、本発明の第３実施形態の半導体装置のビア及び配線を形成する工程を示す断面図である。なお、本実施形態では、第１の層間絶縁膜４ｂの下部よりも下の構成要素については説明が省略されているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトランジスタ３及びシリコン基板１を覆っていることは第１実施形態と同じである。
【００４９】
まず、第１実施形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁膜９内に第１の銅配線１３を形成する。
次に、第１の銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化シリコン膜１４、第３の層間絶縁膜１５、第２の窒化シリコン膜１９、第４の層間絶縁膜２０及び反射防止膜２１をプラズマＣＶＤ法により順に形成する。第１の窒化シリコン膜１４から反射防止膜２１までの膜の形成は同じＣＶＤ装置で連続的に形成して良い。また、第１の窒化シリコン膜１４から反射防止膜２１までの膜の形成の間には、ビアの形成は行わない。
【００５０】
その後に、図１２(a) に示すように、フォトリソグラフィー法を用いて、反射防止膜２１から第３の層間絶縁膜１５までの膜の一部をエッチングして、第１の銅配線１３の上方に位置するビアホール３１を形成する。それらの膜のエッチング条件は、第１の実施形態と同じに設定する。
さらに、ビアホール３１内と反射防止膜２１の上に有機物のような保護材料３２を塗布し、これをエッチバックすることにより、保護材料３２をビアホール３１の下部にのみ残存させる。
【００５１】
次に、図１２(b) に示すように、反射防止膜２１の上にフォトレジスト３３を塗布し、これを露光、現像して配線形状を有する配線パターン用窓３３ａを形成する。
その後に、図７に示すような平行平板型ＲＩＥ装置200 を用い、配線パターン用窓３３ａを通して反射防止膜２１と第４の層間絶縁膜２０を連続的にエッチングして図１２(c) に示すような第２の配線用溝３４を形成する。この場合、窒化シリコンよりなる反射防止膜２１のエッチングガスとして例えばCHF3とArとO2の混合ガスを使用し、また、SiO2よりなる第４の層間絶縁膜２０のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを使用する。
【００５２】
そのような反射防止膜２１と第４の層間絶縁膜２０をエッチングして第２の配線用溝３４を形成する間には、反応生成物３５であるシリコン化合物が発生してレジスト３３の窓３３ａの側壁に付着する。この場合に、第１の窒化シリコン膜１４は保護材料３２によって保護されてエッチングされることはない。
次に、O2とN2の混合ガスをアッシング装置でプラズマ化して、このプラズマガスによりレジスト３３と保護材料３２をアッシングする。このアッシング用ガスにはフッ素系ガスが含まれていないので、第２の配線用溝３４及びビアホール３１から露出した第２の窒化シリコン膜１９がエッチングされず、その下の第１の銅配線１３が露出して酸化されることはない。
【００５３】
しかしながら、レジスト３３及び保護材３２のアッシング用のガスにはフッ素が含まれていないので、アッシング時にレジスト３３の窓３３ａの内面に付着した反応生成物（シリコン化合物）３５がエッチングされずに残ってしまう。
従って、レジスト３３及び保護材３２のアッシングの後には、第２の配線用溝３４の近傍に図１３(a) に示すような反応生成物３５がフェンス状に残存する。そこで、第１の窒化シリコン膜１４をエッチングして第１の銅配線１３を露出させる前に、図１３(b) に示すように、ArとO2の混合ガスをアッシング装置のチャンバ内に導入してプラズマ化し、これによりフェンス状の反応生成物３５を除去する。
【００５４】
この反応生成物３５を除去する際にはフッ素系のガスを使用していないので、第２の配線用溝３４の下の第１の窒化シリコン膜１４がエッチングされず、第１の銅配線１３が露出して酸化されることはないし、ビアホール３１と第２の配線用溝３４の側壁に凹凸が生じることはない。
この後に、シリコン基板１をＲＩＥ装置200 に戻し、CHF3とArとO2の混合ガスを使用して、図１３(c) に示すように、第２の配線用溝３４及びビアホール３１の下に存在する第１及び第２の窒化シリコン膜１４，１９をエッチングして除去する。このとき、窒化シリコンよりなる反射防止膜２１も同時にエッチングされて第４の層間絶縁膜２０が露出される。この場合、反射防止膜２１の上には反応生成物２４が残っていないので、反応生成物２４によって反射防止膜２１のエッチングが阻止されることはない。
【００５５】
その後に、第１実施形態と同様に、第２の配線用溝３４及びビアホール３１の内面と第４の層間絶縁膜２０の上に沿って第３の窒化タンタル膜３６をスパッタ法により５ｎｍの厚さに形成し、続いて、第３の窒化タンタル膜３６の上に銅のシード膜（不図示）を形成する。さらに、電解メッキ法によって第３の窒化タンタル膜３６の上に第３の銅膜３７を形成する。これらの金属膜３６，３７を形成する場合には、第４の層間絶縁膜２０の上には反応生成物が残っていないので、それらの金属膜３６，３７が剥がれ難くなっている。
【００５６】
次に、図１３(d) に示すように、第３の銅膜３７と第３の窒化タンタル膜３６をＣＭＰ法により研磨して第４の層間絶縁膜２０の上からそれらを除去する。これにより、ビアホール３１の中に残った第３の銅膜３７と第３の窒化タンタル膜３６によって第２のビア３８が構成され、また、第２の配線用溝３４の中に残った第３の銅膜３７と第３の窒化タンタル膜３６によって第２の銅配線３９が構成される。
【００５７】
なお、本実施形態では、第３の層間絶縁膜１５と第４の層間絶縁膜２０の間に第２の窒化シリコン膜１９を形成しているが、これを省略してもよい。第２の窒化シリコン膜１９を省略する場合には、層間絶縁膜１５，２０をエッチングして第２の配線用溝３４を形成する場合に、その第２の配線用溝３４の深さはエッチング時間の制御によって調整することになる。
（第４実施の形態）
本実施形態では、第３実施形態と異なるデュアルダマシン法によるビアと銅配線の形成工程について説明する。
【００５８】
図１４、図１５は、本発明の第４実施形態の半導体装置のビア及び配線を形成する工程を示す断面図である。なお、本実施形態では、第１の層間絶縁膜４ｂの下部よりも下の構成要素については説明が省略されているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトランジスタ３及びシリコン基板１を覆っていることは第１実施形態と同じである。
【００５９】
まず、第１実施形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁膜９内に第１の銅配線１３を形成する。
次に、第１の銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化シリコン膜１４、第３の層間絶縁膜１５、第２の窒化シリコン膜１９、第４の層間絶縁膜２０及び反射防止膜２１をプラズマＣＶＤ法により順に形成する。第１の窒化シリコン膜１４から反射防止膜２１までの膜の形成は同じＣＶＤ装置で連続的に形成して良い。また、第１の窒化シリコン膜１４から反射防止膜２１までの膜の形成の間には、ビアの形成は行わない。
【００６０】
その後に、図１４(a) に示すように、フォトリソグラフィー法を用いて、反射防止膜２１及び第４の層間絶縁膜２０の一部をエッチングして、第１の銅配線１３の上方に位置するビア形状の開口４０を形成する。それらの膜のエッチング条件は、第１の実施形態と同じに設定する。
次に、図１４(b) に示すように、反射防止膜２１の上にフォトレジスト４１を塗布し、これを露光、現像して配線形状を有する配線パターン用窓４１ａを形成する。
【００６１】
その後に、平行平板型ＲＩＥ装置200 を用い、配線パターン用窓４１ａ及び開口４０を通して反射防止膜２１から第３の層間絶縁膜１５までの複数の膜を連続的にエッチングすると、図１４(c) に示すように、反射防止膜２１及び第４の層間絶縁膜２０には第２の配線用溝４３が形成され、同時に、第２の窒化シリコン膜１９及び第３の層間絶縁膜１５には開口４１と同じ径のビアホール４２が形成される。この場合、反射防止膜２１及び第２の窒化シリコン膜１９のエッチングガスとして例えばCHF3とArとO2の混合ガスを使用し、また、SiO2よりなる第３及び第４の層間絶縁膜１５，２０のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを使用する。この条件では、第３及び第４の層間絶縁膜１５，２０をエッチングする際には第１及び第２の窒化シリコン膜１４，１９はエッチングストップ層として機能するので、第１の銅配線１３が露出することはない。
【００６２】
そのような第２の配線用溝４３とビアホール４２を形成する間には、反応生成物４４であるシリコン化合物が発生してレジスト４１の窓４１ａの側壁に付着する。
次に、O2とN2の混合ガスをアッシング装置でプラズマ化して、このプラズマガスによりレジスト４１をアッシングする。このアッシング用ガスにはフッ素系ガスが含まれていないので、第２の配線用溝４３及びビアホール４２から露出した第２の窒化シリコン膜１９がエッチングされず、その下の第１の銅配線１３が露出して酸化されることはない。
【００６３】
しかしながら、レジスト４１のアッシング用のガスにはフッ素が含まれていないので、アッシング時にレジスト４１の窓４１ａの内面に付着した反応生成物（シリコン化合物）４４がエッチングされずに残ってしまう。
従って、レジスト４１のアッシングの後には、第２の配線用溝４３の近傍に反応生成物４４が図１５(a) に示すようにフェンス状に残存する。そこで、第２の窒化シリコン膜１９をエッチングして第１の銅配線１３を露出させる前に、図１５(b) に示すように、ArとO2の混合ガスをアッシング装置のチャンバ内に導入してプラズマ化し、これによりフェンス状の反応生成物４４を除去する。
【００６４】
この反応生成物４４を除去する際にはフッ素系のガスを使用していないので、第２の配線用溝４３の下の第２の窒化シリコン膜１９がエッチングされず、第１の銅配線１３が露出して酸化されることはないし、ビアホール４２と第２の配線用溝４３の側壁に凹凸が生じることはない。
この後に、シリコン基板１をＲＩＥ装置200 に戻し、そのチャンバ201 内に導入するガスをCHF3とArとO2の混合ガスとして、図１５(c) に示すように、第２の配線用溝４３及びビアホール４２の下に存在する第１及び第２の窒化シリコン膜１４，１９をエッチングして除去する。このとき、窒化シリコンよりなる反射防止膜２１も同時にエッチングされて第４の層間絶縁膜２０が露出される。この場合、反射防止膜２１の上には反応生成物４４が残っていないので、反応生成物４４によって反射防止膜２１のエッチングが阻止されることはない。
【００６５】
その後に、第１実施形態と同様に、第２の配線用溝４３及びビアホール４２の内面と第４の層間絶縁膜２０の上に沿って第３の窒化タンタル膜４５をスパッタ法により５ｎｍの厚さに形成し、続いて、第３の窒化タンタル膜４５の上に銅のシード膜（不図示）を形成する。さらに、電解メッキ法によって第３の窒化タンタル膜４５の上に第３の銅膜４６を形成する。これらの金属膜４５，４６を形成する場合には、第４の層間絶縁膜２０の上には反応生成物が残っていないので、それらの金属膜４５，４６は剥がれ難くなっている。
【００６６】
次に、図１５(d) に示すように、第３の銅膜４６と第３の窒化タンタル膜４５をＣＭＰ法により研磨して第４の層間絶縁膜２０の上からそれらを除去する。これにより、ビアホール４２の中に残った第３の銅膜４６と第３の窒化タンタル膜４５によって第２のビア４７が構成され、また、第２の配線用溝４６の中に残った第３の銅膜４６と第３の窒化タンタル膜４５によって第２の銅配線４８が構成される。
（第５の実施の形態）
本実施形態では、第３、第４実施形態と異なるデュアルダマシン法によるビアと銅配線の形成工程について説明する。
【００６７】
図１６、図１７は、本発明の第５実施形態の半導体装置のビア及び配線を形成する工程を示す断面図である。なお、本実施形態では、第１の層間絶縁膜４ｂの下部よりも下の構成要素については説明が省略されているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトランジスタ３及びシリコン基板１を覆っていることは第１実施形態と同じである。
【００６８】
まず、第１実施形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁膜９内に第１の銅配線１３を形成する。
次に、図１６(a) に示すように、第１の銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化シリコン膜１４、第３の層間絶縁膜１５、第２の窒化シリコン膜１９、第４の層間絶縁膜２０及び反射防止膜２１をプラズマＣＶＤ法により順に形成する。
【００６９】
第１の窒化シリコン膜１４から反射防止膜２１までの膜の形成は同じＣＶＤ装置で連続的に形成して良い。また、第１の窒化シリコン膜１４から反射防止膜２１までの膜の形成の間には、ビアの形成は行わない。
その後に、反射防止膜２１の上にフォトレジスト５１を塗布し、これを露光、現像して配線形状を有する配線パターン用窓５１ａを形成する。
【００７０】
その後に、平行平板型ＲＩＥ装置200 を用い、配線パターン用窓５１ａを通して反射防止膜２１と第４の層間絶縁膜２０を連続的にエッチングして図１６(b) に示すような第２の配線用溝５２を形成する。この場合、窒化シリコンよりなる反射防止膜２１のエッチングガスとして例えばCHF3とArとO2の混合ガスを使用し、また、SiO2りなる第４の層間絶縁膜２０のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを使用する。
【００７１】
第２の窒化シリコン膜１９は、第４の層間絶縁膜２０をエッチングする際のエッチングストップ膜として機能する。しかし、第２の窒化シリコン膜１９の形成を省略する場合には、第４の層間絶縁膜２０のエッチング時間の制御によって第２の配線用溝５２の深さが調整される。
そのような第２の配線用溝５２を形成した後に、O2とN2の混合ガスをアッシング装置でプラズマ化して、このプラズマガスによりレジスト５１をアッシングする。
【００７２】
しかし、レジスト５１のアッシング用のガスにはフッ素が含まれていないので、アッシング時にレジスト５１の窓５１ａの内面に付着した反応生成物（シリコン化合物）４４がエッチングされずに残ってしまう。なお、第２の配線用溝５２から露出した第２の窒化シリコン膜１９はエッチングされない。
従って、レジスト５１のアッシングの後には、第２の配線用溝５２の近傍に反応生成物５３が図１６(c) に示すようにフェンス状に残存する。そこで、第２の窒化シリコン膜１９をエッチングする前に、図１６(d) に示すように、ArとO2の混合ガスをアッシング装置のチャンバ内に導入してプラズマ化し、これによりフェンス状の反応生成物５３を除去する。
【００７３】
この反応生成物５３を除去する際にはフッ素系のガスを使用していないので、第２の配線用溝５３の側壁に凹凸が生じることはない。
この後に、図１７(a) に示すように、反射防止膜２１と第２の配線用溝５３の中にフォトレジスト５４を塗布した後に、これを露光、現像して第１の銅配線１３と第２の配線用溝５３の重なる領域の一部にビア形成用の窓５４ａを形成する。
【００７４】
次に、シリコン基板１をＲＩＥ装置200 に戻し、そのチャンバ201 内でCHF3とArとO2の混合ガスを用いて、図１７(b) に示すように、窓５４ａの下に存在する第２の窒化シリコン膜１９をエッチングし、さらに、C4F8とArとO2とCOの混合ガスを用いて第３の層間絶縁膜１５をエッチングしてビアホール５５を形成する。このビアホール５５の形成工程においては、第３の層間絶縁膜のエッチング量が少ないので、レジスト５４の窓５４ａの側壁に付着するシリコン化合物の量は少なくてフェンス状に残り難い状況となっている。
【００７５】
第３の層間絶縁膜１５のエッチング条件によれば、第１の窒化シリコン膜１４のエッチングレートが遅いので、第１の窒化シリコン膜１４はエッチングストップ層としての機能を有する。
続いて、プラズマ化したO2とN2の混合ガスを用いてレジスト５４をアッシングする。このアッシング用ガスにはフッ素系ガスが含まれていないので、第２の配線用溝５２から露出した第２の窒化シリコン膜１９はエッチングされない。このアッシングの際には、レジスト５４に付着したシリコン化合物は同時に除去されるので、反応生成物が第２の窒化シリコン膜１９上でフェンス状に残存することはない。
【００７６】
次に、CHF3とArとO2の混合ガスを用いて、図１７(c) に示すように、第２の配線用溝５２の下に存在する第２の窒化シリコン膜１９と、ビアホール５５の下に存在する第１の窒化シリコン膜１４をＲＩＥ法によりエッチングし、これにより第１の銅配線１３の一部が露出する。このとき、窒化シリコンよりなる反射防止膜２１も同時にエッチングされて第４の層間絶縁膜２０が露出される。
【００７７】
その後に、図１７(d) に示すように、第４実施形態と同様な方法によって、ビアホール５５の中に第２のビア４７を形成し、また、第２の配線用溝５２の中に第２の銅配線４８を形成する。
（第６の実施の形態）
本実施形態では、上記実施形態と異なるデュアルダマシン法によるビアと銅配線の形成工程について説明する。
【００７８】
図１８、図１９は、本発明の第６実施形態の半導体装置のビア及び配線を形成する工程を示す断面図である。なお、本実施形態では、第１の層間絶縁膜４ｂの下部よりも下の構成要素については説明が省略されているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトランジスタ３及びシリコン基板１を覆っていることは第１実施形態と同じである。
【００７９】
まず、図１８(a) に示すように、第１実施形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁膜９内に第１の銅配線１３を形成する。
次に、第１の銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化シリコン膜１４、第３の層間絶縁膜１５及び第２の窒化シリコン膜１９をプラズマＣＶＤ法により順に形成する。
【００８０】
その後に、第２の窒化シリコン膜１９をフォトリソグラフィー法によりパターニングして第１の銅配線１３の上方にビア形状の開口１９ａを形成する。その後に、開口１９ａ内と第２の窒化シリコン膜１９の上に、第４の層間絶縁膜２０と反射防止膜２１をプラズマＣＶＤ法により順に形成する。
続いて、反射防止膜２１の上にフォトレジスト６１を塗布し、これを露光、現像して配線形状を有する配線パターン用窓６１ａを形成する。
【００８１】
次に、平行平板型ＲＩＥ装置200 を用い、配線パターン用窓６１ａを通して反射防止膜２１をエッチングした後に、第４の層間絶縁膜２０をエッチングし、さらに開口１９ａの下の第３の層間絶縁膜１５を連続的にエッチングすると、図１８(b) に示すように、反射防止膜２１及び第４の層間絶縁膜２０には第２の配線用溝６２が形成され、同時に、第２の窒化シリコン膜１９及び第３の層間絶縁膜１５には開口１９ａと同じ径のビアホール６３が形成される。
【００８２】
この場合、反射防止膜２１及び第２の窒化シリコン膜１９のエッチングガスとして例えばCHF3とArとO2の混合ガスを使用し、また、SiO2よりなる第３及び第４の層間絶縁膜１５，２０のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを使用する。このエッチング条件では、第３及び第４の層間絶縁膜１５，２０をエッチングする際には第１及び第２の窒化シリコン膜１４，１９はエッチングストップ層として機能するので、第１の銅配線１３が露出することはない。
【００８３】
第２の配線用溝６２とビアホール６３を形成する間には、反応生成物６４であるシリコン化合物が発生してレジスト６１の窓６１ａの側壁に付着する。
次に、アッシング装置でO2とN2の混合ガスをプラズマ化して、このプラズマガスによりレジスト６１をアッシングする。このアッシング用ガスにはフッ素系ガスが含まれていないので、第２の配線用溝６２及びビアホール６３から露出した第２の窒化シリコン膜１９がエッチングされず、その下の第１の銅配線１３が露出して酸化されることはない。
【００８４】
しかしながら、レジスト６１のアッシング用のガスにはフッ素が含まれていないので、アッシング時にレジスト６１の窓６１ａの内面に付着した反応生成物（シリコン化合物）６４がエッチングされずに残ってしまう。
従って、レジスト６１のアッシングの後には、図１８(c) に示すように、第２の配線用溝６２の近傍に反応生成物６４がフェンス状に残存する。そこで、第２の窒化シリコン膜１９をエッチングして第１の銅配線１３を露出させる前に、図１９(a) に示すように、ArとO2の混合ガスをプラズマ化し、これによりフェンス状の反応生成物６４を除去する。
【００８５】
この反応生成物６４を除去する際にはフッ素系のガスを使用していないので、ビアホール６３の下の第２の窒化シリコン膜１９がエッチングされず、第１の銅配線１３が露出して酸化されることはないし、ビアホール６３と第２の配線用溝６２の側壁に凹凸が生じることはない。
この後に、CHF3とArとO2の混合ガスのプラズマを使用して、図１９(b) に示すように、第２の配線用溝６２及びビアホール６３の下に存在する第１及び第２の窒化シリコン膜１４，１９をエッチングして除去する。このとき、窒化シリコンよりなる反射防止膜２１も同時にエッチングされて第４の層間絶縁膜２０が露出される。この場合、反射防止膜２１上には反応生成物４４が残っていないので、反応生成物４４により反射防止膜２１のエッチングが阻止されることはない。
【００８６】
その後に、図１９(c) に示すように、第４実施形態と同様な方法によって、ビアホール５５の中に第２のビア４７を形成し、また、第２の配線用溝５２の中に第２の銅配線４８を形成する。
（第７の実施の形態）
上記した実施形態では、層間絶縁膜としてSiO2を使用したが、ＰＳＧ、SiOF、ＳＯＧ、その他のシリコン化合物を使用してもよい。
【００８７】
そこで次に、層間絶縁膜としてSiOFのようなフッ素含有シリコン酸化膜とSiO2膜との多層構造を使用し、その層間絶縁膜に配線用溝を形成する際に発生するフェンス状の反応生成物の除去について説明する。
図２０は、本発明の第７実施形態の半導体装置のビア及び配線を形成する工程を示す断面図である。
【００８８】
まず、第１実施形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁膜９内に第１の銅配線１３を形成する。ついで、第１の銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化シリコン膜１４をプラズマＣＶＤ法により形成する。
その後に、図２０(a) に示すように、SiOFよりなる第３の層間絶縁膜１５ａ、SiO2よりなる第４の層間絶縁膜１５ｂ、第２の窒化シリコン膜１９、SiOFよりなる第５の層間絶縁膜２０ａ、SiO2よりなる第６の層間絶縁膜２０ｂ、窒化シリコンよりなる反射防止膜２１をプラズマＣＶＤ法により順に形成する。さらに、反射防止膜２１、第５及び第６の層間絶縁膜２０ａ、２０ｂをフォトリソグラフィー法によりパターニングして、第１の銅配線１３に重なる部分にビア形成用の開口７０を形成する。
【００８９】
なお、SiOF又はSiO2よりなる層間絶縁膜のエッチングは、C4F8とArとO2とCOの混合ガスを使し、窒化シリコン膜はCHF3とArとO2の混合ガスを使用する。
次に、反射防止膜２１の上にフォトレジスト７１を塗布し、これを露光、現像して開口７０の上を通る配線パターン用窓７１ａを形成する。
そして、配線パターン用窓７１ａ及び開口７０を通して反射防止膜２１から第３の層間絶縁膜１５ａまでの複数の膜を連続的にエッチングすると、反射防止膜２１、第５及び第６の層間絶縁膜２０ａ、２０ｂには第２の配線用溝７３が形成され、同時に、第２の窒化シリコン膜１９、第３及び第４の層間絶縁膜１５ａ，１５ｂには開口７０と同じ径のビアホール７２が形成される。
【００９０】
この場合、SiOFとSiO2よりなる層間絶縁膜のエッチングガスとして例えばC4F8とArとO2とCOの混合ガスを使用すると、第１及び第２の窒化シリコン膜１４，１９はエッチングストップ層として機能するので、第１の銅配線１３が露出することはない。
そのような第２の配線用溝７３とビアホール７２を形成する間には、反応生成物７４であるシリコン化合物が発生してレジスト７１の窓７１ａの側壁に付着する。
【００９１】
次に、O2とN2の混合ガスをアッシング装置でプラズマ化して、このプラズマガスによりレジスト７１をアッシングする。このアッシング用ガスにはフッ素系ガスが含まれていないので、第２の配線用溝７３及びビアホール７２から露出した第２の窒化シリコン膜１９がエッチングされず、その下の第１の銅配線１３が露出して酸化されることはない。
【００９２】
しかしながら、レジスト７１のアッシング用のガスにはフッ素が含まれていないので、アッシング時にレジスト７１の窓７１ａの内面に付着した反応生成物（シリコン化合物）７４がエッチングされずに残ってしまう。
従って、レジスト７１のアッシングの後には、第２の配線用溝７３の近傍に反応生成物７４が図２０(b) に示すようにフェンス状に残存する。そこで、図２０(c) に示すように、第２の窒化シリコン膜１９をエッチングして第１の銅配線１３を露出させる前に、ArとO2の混合ガスをアッシング装置のチャンバ内に導入してプラズマ化し、これによりフェンス状の反応生成物７４を除去する。
【００９３】
この反応生成物７４を除去する際にはフッ素系のガスを使用していないので、第２の配線用溝７３の下の第２の窒化シリコン膜１９がエッチングされず、第１の銅配線１３が露出して酸化されることはないし、ビアホール７２と第２の配線用溝７３の内側に露出する多層構造の絶縁膜に凹凸が生じることはない。
この後に、CHF3とArとO2の混合ガスを用いて第２の配線溝７３及びビアホール７２の下に存在する第１及び第２の窒化シリコン膜１４，１９をエッチングして除去するとともに、反射防止膜２１を除去する。
【００９４】
その後に、第６実施形態と同様に、第２の配線用溝７３及びビアホール７２の中に窒化タンタル膜と銅膜を埋め込んで、第２の配線用溝７３内には第２の銅配線を形成し、ビアホール７２の中にはビアを形成することになる。
（その他の実施の形態）
上記した反応生成物の除去に使用するガスはアルゴン（Ar）の混合ガスに限るものではなく、アルゴン、クリプトン（Kr）、キセノン（Xe）、その他の不活性ガスの単体か或いは少なくとも１種類含む不活性ガスか、或いは、そのような不活性ガスとハロゲン以外のガスとの混合ガスを使用してもよい。そのハロゲン以外のガスとしては、上記実施形態で示したような酸素（O2）に限るものではなく、それ以外に、酸素、窒素（N2）、ヘリウム（He）、ネオン（Ne）の少なくとも１種類を選択してもよい。
【００９５】
また、上記した実施形態では、層間絶縁膜の構成材料としてSiO2、ＰＳＧ、ＳＯＧ、ＦＳＧ（SiOF）などを挙げ、そのエッチングガスとしてC4F8とArとO2とCOの混合ガスを使用しているが、C4F8の代わりにC5F8を使用してもよいし、また、COを省略してもよい。また、窒化シリコン膜のエッチングガスとして、CHF3とArとO2の混合ガスを使用しているが、Arの代わりに他の不活性ガスを使用してもよい。
【００９６】
さらに、上記した実施形態では、配線用溝やビアの中に埋め込まれる金属材料として銅を使用しているが、タングステン、アルミニウム、その他の金属を使用してもよい。
（付 記）
（１）半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上にレジストを塗布する工程と、前記レジストに配線パターン用の窓を形成する工程と、前記窓を通して前記絶縁膜をエッチングして配線用溝を形成する工程と、前記レジストを前記絶縁膜の上から除去する工程と、不活性ガスを用いたプラズマ雰囲気に前記絶縁膜を曝して前記絶縁膜の上に存在する反応生成物を除去する工程と、前記配線用溝の中に金属膜を埋め込む工程とを有する半導体装置の製造方法。
（２）前記絶縁膜のエッチングの際には、エッチングガスとしてハロゲンガスを含むことを特徴とする（１）に記載の半導体装置の製造方法。
（３）前記レジストの除去と前記反応生成物の除去は同じ場所で行われることを特徴とする（１）に記載の半導体装置の製造方法。
（４）半導体基板の上方に第１の絶縁膜を介して第１の配線を形成する工程と、前記第１の配線を覆う第１のエッチングストッパ膜と第２の絶縁膜と第３の絶縁膜を形成する工程と、前記第１の配線の上に一部が重なる配線パターン用の窓を有するレジストを前記第３の絶縁膜の上に形成する工程と、前記前記第１のレジストをマスクに使用して前記第３の絶縁膜をエッチングして前記第３の絶縁膜に第２の配線用溝を形成する工程と、前記第２の絶縁膜をエッチングしてビアホールを形成する工程と、前記ビアホールの形成の前か形成の後に、前記レジストを除去する工程と、不活性ガスとハロゲン以外のガスとの混合ガス又は不活性ガス単体を用いたプラズマ雰囲気に前記第３の絶縁膜を曝して前記第３の絶縁膜の上に存在する反応生成物を除去する工程と、前記ビアホールの下の前記第１のエッチングストッパ膜を除去すると工程と、前記ビアホールと前記第２の配線用溝の内部に金属膜を埋め込んでビアと第２の配線を形成する工程とを有する半導体装置の製造方法。
（５）前記レジストを形成する前に、前記第３の絶縁膜、前記第２のエッチングストッパ膜及び前記第２の絶縁膜の一部をエッチングすることにより、前記第１の配線の上にビアホールを形成する工程と、前記ビアホールの中に保護材料を埋め込む工程とを有するとともに、前記第２の配線用溝を形成した後に、前記保護材料を除去する工程とを有することを特徴とする（４）に記載の半導体装置の製造方法。
（６）前記レジストを形成する前に、前記第３の絶縁膜の一部をエッチングすることにより前記第１の配線の上方にビアホール形成用の開口を形成する工程を有することを特徴とする（４）に記載の半導体装置の製造方法。
（７）前記ビアホールは、前記第３の絶縁膜に前記第２の配線用溝を形成し、前記レジストを除去した後に、前記第２の絶縁膜の一部をエッチングすることによって形成されることを特徴とする（４）に記載の半導体装置の製造方法。
（８）前記ハロゲン以外のガスは、窒素、酸素、ヘリウム、ネオンのうちの少なくとも１種類であることを特徴とする（４）に記載の半導体装置の製造方法。
（９）前記第１〜第３の絶縁膜は、シリコン化合物であることを特徴とする（４）に記載の半導体装置の製造方法。
【００９７】
【発明の効果】
以上述べたように本発明によれば、レジストをマスクに使用して絶縁膜をエッチングすることにより配線用溝を形成し、レジストを除去した後に、その絶縁膜のエッチングにより生じた反応生成物を、ハロゲン以外のガスのプラズマによって除去するようにしたので、反応生成物を除去する際に、ハロゲンガスによる配線用溝の内面やビアホールの内面をエッチングすることを防止でき、それらの内面に凹凸が発生することを抑制できる。しかも、絶縁膜の下に形成されたエッチングストッパ膜をハロゲンによってエッチングすることが防止されるので、エッチングストッパ膜の下に存在するビア又は配線の酸化が防止できる。
【図面の簡単な説明】
【図１】図１(a) 〜(c) は、第１の従来技術の銅配線の形成工程を示す断面図である。
【図２】図２(a) 〜(c) は、第２の従来技術の銅配線の形成工程を示す断面図である。
【図３】図３(a),(b) は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その１）である。
【図４】図４(a),(b) は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その２）である。
【図５】図５(a),(b) は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その３）である。
【図６】図６(a),(b) は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その４）である。
【図７】図７は、本発明の実施形態に使用するエッチング兼プラズマ処理装置の一例を概要構成図である、
【図８】図８(a),(b) は、本発明の実施形態の溝形成直後の溝と膜パターンと反応生成物を示す平面の写真である。
【図９】図９は、従来技術による窒化シリコン膜のパターニング直後の平面の写真である。
【図１０】図１０(a) 〜(c) は、本発明の第２実施形態の半導体装置の多層配線形成工程を示す断面図（その１）である。
【図１１】図１１(a) 〜(c) は、本発明の第２実施形態の半導体装置の多層配線形成工程を示す断面図（その２）である。
【図１２】図１２(a) 〜(c) は、本発明の第３実施形態の半導体装置の多層配線形成工程を示す断面図（その１）である。
【図１３】図１３(a) 〜(d) は、本発明の第３実施形態の半導体装置の多層配線形成工程を示す断面図（その２）である。
【図１４】図１４(a) 〜(c) は、本発明の第４実施形態の半導体装置の多層配線形成工程を示す断面図（その１）である。
【図１５】図１５(a) 〜(d) は、本発明の第４実施形態の半導体装置の多層配線形成工程を示す断面図（その２）である。
【図１６】図１６(a) 〜(d) は、本発明の第５実施形態の半導体装置の多層配線形成工程を示す断面図（その１）である。
【図１７】図１７(a) 〜(d) は、本発明の第５実施形態の半導体装置の多層配線形成工程を示す断面図（その２）である。
【図１８】図１８(a) 〜(c) は、本発明の第６実施形態の半導体装置の多層配線形成工程を示す断面図（その１）である。
【図１９】図１９(a) 〜(c) は、本発明の第６実施形態の半導体装置の多層配線形成工程を示す断面図（その２）である。
【図２０】図２０(a) 〜(c) は、本発明の第７実施形態の半導体装置の多層配線形成工程を示す断面図である。
【符号の説明】
１…シリコン基板（半導体基板）、２…フィールド絶縁膜、３…ＭＯＳトランジスタ、４ａ…保護絶縁膜、４ｂ…第１の層間絶縁膜、５…ビアホール、 ６，１９…窒化チタン膜、７…タングステン膜、８…ビア、９…第２の層間絶縁膜、１０…配線用溝、１１，１６…窒化タンタル膜、１２，１７…銅膜、１３…銅配線、１４…窒化シリコン膜、１５…第３の層間絶縁膜、１８…ビア、２０…第４の層間絶縁膜、２１…反射防止膜、２２…レジスト、２３…配線用溝、２４…反応生成物、２７…銅配線、３１…ビアホール、３２…保護材、３３…レジスト、３４…配線用溝、３５…反応生成物、３６…窒化タンタル膜、３７…銅膜、３８…ビア、３９…銅配線、４０…開口、４１…レジスト、４２…ビアホール、４３…配線用溝、４４…反応生成物、４５…窒化タンタル膜、４６…銅膜、４７…ビア、４８…銅配線、５１，５４…レジスト、５２…配線用溝、５３…反応生成物、５５…ビアホール、６１…レジスト、６２…配線用溝、６３…ビアホール、６４反応生成物。

Claims (5)

  1. 半導体基板に配線を形成する工程と、
    前記配線上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上にレジストを塗布する工程と、
    前記レジストに第１の窓を形成する工程と、
    前記第１の窓を通して前記第２の絶縁膜をエッチングし、前記第１の絶縁膜を露出させる工程と、
    前記レジストを除去する工程と、
    不活性ガスを用いたプラズマ雰囲気に前記第２の絶縁膜を曝すことにより、前記第１の窓を通して前記第２の絶縁膜をエッチングし、前記第１の絶縁膜を露出させる工程において前記第１の窓の側壁に付着し、前記レジストを除去する工程の後に残存する反応生成物を除去する工程と、
    前記第２の絶縁膜から露出した前記第１の絶縁膜を除去する工程と、
    前記配線に接する金属膜を形成する工程と
    を有する半導体装置の製造方法。
  2. 前記プラズマ雰囲気には、不活性ガスとハロゲン以外のガスとの混合ガス又は不活性ガス単体が導入されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の絶縁膜及び前記第２の絶縁膜は、エッチング特性の異なる膜であることを特徴とする請求項１又は２の何れか１項に記載の半導体装置の製造方法。
  4. 前記第２の絶縁膜は、シリコン酸化膜であることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置の製造方法。
  5. 前記第１の絶縁膜はシリコン窒化膜であること特徴とする請求項１乃至４の何れか１項に記載の半導体装置の製造方法。
JP20176399A 1999-07-15 1999-07-15 半導体装置の製造方法 Expired - Lifetime JP4108228B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20176399A JP4108228B2 (ja) 1999-07-15 1999-07-15 半導体装置の製造方法
KR1020000013986A KR100581244B1 (ko) 1999-07-15 2000-03-20 반도체 장치의 제조 방법
TW089105160A TW441122B (en) 1999-07-15 2000-03-21 Semiconductor device manufacturing method
US09/537,430 US6627554B1 (en) 1999-07-15 2000-03-27 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20176399A JP4108228B2 (ja) 1999-07-15 1999-07-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001036066A JP2001036066A (ja) 2001-02-09
JP4108228B2 true JP4108228B2 (ja) 2008-06-25

Family

ID=16446540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20176399A Expired - Lifetime JP4108228B2 (ja) 1999-07-15 1999-07-15 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6627554B1 (ja)
JP (1) JP4108228B2 (ja)
KR (1) KR100581244B1 (ja)
TW (1) TW441122B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353205A (ja) * 2000-08-28 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US7172960B2 (en) * 2000-12-27 2007-02-06 Intel Corporation Multi-layer film stack for extinction of substrate reflections during patterning
JP2002319617A (ja) * 2001-04-24 2002-10-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3780189B2 (ja) * 2001-09-25 2006-05-31 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2003273212A (ja) 2002-03-14 2003-09-26 Fujitsu Ltd 積層構造体およびその製造方法
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP4250006B2 (ja) 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
US9245797B2 (en) * 2013-08-19 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
JP6960839B2 (ja) * 2017-12-13 2021-11-05 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139781B2 (ja) * 1991-08-07 2001-03-05 沖電気工業株式会社 半導体装置およびその製造方法
JPH05183058A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置の製造方法
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JP3271359B2 (ja) * 1993-02-25 2002-04-02 ソニー株式会社 ドライエッチング方法
US5310626A (en) * 1993-03-01 1994-05-10 Motorola, Inc. Method for forming a patterned layer using dielectric materials as a light-sensitive material
JPH06333924A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 半導体装置の製造方法
US5814156A (en) * 1993-09-08 1998-09-29 Uvtech Systems Inc. Photoreactive surface cleaning
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
US5667630A (en) * 1995-04-28 1997-09-16 Vanguard International Semiconductor Corporation Low charge-up reactive ion metal etch process
JPH0922896A (ja) * 1995-07-07 1997-01-21 Toshiba Corp 金属膜の選択的形成方法
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
KR970072147A (ko) * 1996-04-29 1997-11-07 김주용 반도체 소자의 세정 방법
US5849367A (en) * 1996-12-11 1998-12-15 Texas Instruments Incorporated Elemental titanium-free liner and fabrication process for inter-metal connections
KR19980057054A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 비아홀 형성 방법
KR19980077599A (ko) * 1997-04-21 1998-11-16 윤종용 비아 콘택홀의 에싱 방법
US5977041A (en) * 1997-09-23 1999-11-02 Olin Microelectronic Chemicals Aqueous rinsing composition
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
US5986344A (en) * 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
KR100294856B1 (ko) * 1998-08-07 2002-04-24 이전우 섬유기계용도전성고무롤러의제조방법
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6169036B1 (en) * 1999-03-25 2001-01-02 Lucent Technologies Inc. Method for cleaning via openings in integrated circuit manufacturing

Also Published As

Publication number Publication date
TW441122B (en) 2001-06-16
JP2001036066A (ja) 2001-02-09
KR20010014608A (ko) 2001-02-26
KR100581244B1 (ko) 2006-05-22
US6627554B1 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6448185B1 (en) Method for making a semiconductor device that has a dual damascene interconnect
KR19990007413A (ko) 다중층 배선을 갖는 반도체 장치의 제조 방법
JP4256347B2 (ja) 半導体装置の製造方法
US6232237B1 (en) Method for fabricating semiconductor device
JP4108228B2 (ja) 半導体装置の製造方法
US7163887B2 (en) Method for fabricating a semiconductor device
US6734116B2 (en) Damascene method employing multi-layer etch stop layer
JP3183238B2 (ja) 半導体装置の製造方法
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
JP2001168192A (ja) 半導体装置の製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
JPH09321053A (ja) 半導体装置及びその製造方法
JP2005005697A (ja) 半導体装置の製造方法
JP2011077085A (ja) 半導体装置の製造方法
JP4207113B2 (ja) 配線構造の形成方法
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
JP4436606B2 (ja) 半導体装置の製造方法
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JPH0864580A (ja) 半導体装置の製造方法
KR20040057517A (ko) 듀얼 다마신 패턴 형성 방법
JP2000183166A (ja) 半導体装置の製造方法
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4108228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term