JP4137460B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4137460B2 JP4137460B2 JP2002033262A JP2002033262A JP4137460B2 JP 4137460 B2 JP4137460 B2 JP 4137460B2 JP 2002033262 A JP2002033262 A JP 2002033262A JP 2002033262 A JP2002033262 A JP 2002033262A JP 4137460 B2 JP4137460 B2 JP 4137460B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- insulating film
- crystalline semiconductor
- film
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜を用いて形成される半導体装置及びその作製方法に係り、特に絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成する電界効果型トランジスタを含む半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
ガラスなどによる絶縁基板上に非晶質珪素膜を形成し、それを結晶化させてトランジスタなどの半導体素子を形成する技術が開発されている。特に、レーザー光を照射して非晶質珪素膜を結晶化させる技術は薄膜トランジスタ（ＴＦＴ）の製造技術に応用されている。結晶構造を有する半導体膜（結晶性半導体膜）を用いて作製されるトランジスタは、液晶表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に応用されている。
【０００３】
半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成された損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザーや、ＹＡＧレーザーに代表される固体レーザーが通常用いられている。
【０００４】
レーザー光の照射による非晶質半導体膜の結晶化の一例は、特開昭６２−１０４１１７号公報で開示されているように、レーザー光の走査速度をビームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するもの、米国特許4,330,363号には島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質に単結晶領域を形成する技術が開示されている。或いは特開平８−１９５３５７号公報に開示のレーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている。
【０００５】
さらに、特開２００１−１４４０２７号公報に開示されているようにＮｄ：ＹＶＯ4レーザーなど固体レーザー発振装置を用いて、その第２高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、トランジスタを作製する技術が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界などの欠陥が任意に形成されて配向の揃った結晶を得ることはできなかった。
【０００７】
結晶粒界には結晶欠陥が含まれ、それがキャリアトラップとなって電子又は正孔の移動度が低下する要因となっている。また、結晶化に伴って起こる半導体膜の体積収縮や下地との熱応力や格子不整合などにより、歪みや結晶欠陥の存在しない半導体膜を形成することは出来なかった。従って、張り合わせＳＯＩ(Silicon on Insulator)など特殊な方法を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるＭＯＳトランジスタと同等の品質を得ることはできなかった。
【０００８】
前述の平面型表示装置などは、ガラス基板上に半導体膜を形成してトランジスタを作り込むものであるが、任意に形成される結晶粒界を避けるようにトランジスタを配置することは殆ど不可能であった。つまり、トランジスタのチャネル形成領域の結晶性を厳密に制御し、意図せずに含まれてしまう結晶粒界や結晶欠陥を排除することはできなかった。結局、トランジスタの電気特性が劣るばかりでなく、個々の素子特性がばらつく要因となっていた。
【０００９】
本発明は上記問題点に鑑みなされたものであり、絶縁表面上に、少なくともチャネル形成領域において結晶粒界が存在しない結晶性半導体膜を形成し、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導体素子群により構成される半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題点を解決するために本発明は、絶縁表面を有する基板上に直線状のストライプパターンで延在する凹凸部が設けられた絶縁膜を形成し、トランジスタなど半導体素子の構成部材である島状に分割された結晶性半導体膜の配置に合わせて、それと交差する絶縁膜の凸部を除去した後、該絶縁膜上に非晶質半導体膜を形成し、絶縁膜の凹部に半導体膜を溶融して流し込み結晶化させた結晶性半導体膜を形成し、絶縁膜の凸部に残存する結晶性半導体膜を除去した後、不要な領域をエッチング除去して凹部に形成された結晶性半導体膜から島状に分割された結晶性半導体膜を形成し、少なくともチャネル形成領域を形成する部位において絶縁膜の凸部を除去して該結晶性半導体膜の側面部を露出させ、該結晶性半導体膜の側面部及び上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とするものである。
【００１１】
凹部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸窒化珪素膜などを用い、それをエッチング処理して凹部を形成しても良い。凹部は半導体素子、特にトランジスタのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、凹部はチャネル長方向に延在して設けられている。凹部の幅（チャネル形成領域とする場合におけるチャネル幅方向）が０．０１μm以上２μm以下、好ましくは０．１〜１μmで形成し、その深さは、０．０１μm以上３μm以下、好ましくは０．１μm以上２μm以下で形成する。
【００１２】
最初の段階において絶縁膜上及び凹部にかけて形成する半導体膜はプラズマＣＶＤ法、スパッタリング法、減圧ＣＶＤ法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は、これら非晶質半導体膜を公知の方法で結晶化させたものである。
【００１３】
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【００１４】
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズなどにより集光したエネルギー密度の高い光であっても良い。
【００１５】
線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、絶縁膜に形成され直線状のストライプパターンで延在する凹部の長手方向又はトランジスタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界がチャネル長方向と交差することを防ぐことができる。
【００１６】
上記の如く作製される本発明の半導体装置は、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、絶縁表面上に直線状のストライプパターンで形成された凹部と平行な方向に結晶粒界が形成されることなく複数の結晶方位を含む結晶性半導体膜が備えられている。
【００１７】
また他の構成は、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、絶縁表面上に形成された絶縁表面上に直線状のストライプパターンで形成された凹部と平行な方向に結晶粒界が形成されることなく複数の結晶方位を含む結晶性半導体膜と、当該結晶性半導体膜と絶縁層を介して重畳する導電層により、当該結晶性半導体膜にチャネル形成領域が形成される構成を有し、チャネル形成領域における結晶性半導体膜はチャネル幅方向が０．０１μm以上２μm以下であり、厚さが０．０１μm以上３μm以下であることを特徴としている。チャネル形成領域の特徴的な一形態は、当該結晶性半導体膜の側面部及び上面部を被覆するゲート絶縁膜を介して重畳するゲート電極により、当該結晶性半導体膜の側面部及び上面部にチャネル形成領域が形成される構成である。このようなチャネル形成領域は、一対の一導電型不純物領域の間に一つ又は複数個並列に備えられているものである。
【００１８】
また他の構成として、結晶性半導体膜は、ガラス又は石英基板上に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層上に設けられ、金属層と結晶性半導体膜との間には絶縁層が介在して設けられていても良い。或いは、ガラス又は石英基板上にＷ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層と、当該金属層上に、窒化アルミニウム又は酸窒化アルミニウムから成る絶縁層が設けられ、その上に結晶性半導体膜が設けられた構成としても良い。ここで形成される金属層は、チャネル形成領域に入射する光を遮る遮光膜として機能させることもできるし、特定の電位を付与して固定電荷又は空乏層の広がりを制御することもできる。また、ジュール熱を放散させる放熱板としての機能を付与することもできる。
【００１９】
凹部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体が表面張力により凹部に凝集して固化する。その結果、絶縁膜の凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また凹部の側面は結晶方位をある程度規定する効力を持つ。凹部の側面の角度は基板表面に対して５〜１２０度、好ましくは８０〜１００度で形成する。レーザー光をチャネル長方向と平行な方向に走査することにより、その方向に延在する凹部に沿って、＜１１０＞方位又は＜１００＞方位を優先配向として成長させることができる。
【００２０】
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した凹部に凝集させ、凹部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを凹部以外の領域に集中させることができる。即ち、凹部に充填されるように形成した結晶性半導体膜は歪みから開放することができる。そして、絶縁膜上に残存し、結晶粒界、結晶欠陥を含む結晶性半導体膜はエッチングにより除去してしまう。
【００２１】
上記本発明によって、トランジスタなどの半導体素子、特にそのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することが可能となる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。
【００２２】
また、当該結晶性半導体膜の側面部と上面部に重畳してゲート絶縁膜及びゲート電極を形成することにより、チャネル形成領域の面積が拡大し、オン電流を増加することができる。さらに、三方からゲート電圧を印加することにより、ゲート絶縁膜に注入されるキャリア、特にホットキャリアを少なくすることができ、トランジスタの信頼性を向上させることもできる。
【００２３】
【発明の実施の形態】
[実施の形態１]
以下、図面を参照して本発明の実施の態様について説明する。図１において示す斜視図は、基板１０１上に第１絶縁膜１０２と直線状のストライプパターン形成された第２絶縁膜１０３〜１０５が形成された形態を示している。図１では第２絶縁膜による直線状のストライプパターンが３本示されているが、勿論その数に限定されることはない。
【００２４】
基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれを露光装置（特にステッパ）の焦点深度以下にしておく必要がある。具体的には、基板のうねり又はねじれが、１回の露光光照射領域内において１μm以下、好ましくは０．５μm以下とすることが望ましい。
【００２５】
直線状のストライプパターンに形成される第２絶縁膜の幅Ｗ１は０．１〜１０μm（好ましくは０．５〜１μm）隣接する第２絶縁膜の間隔Ｗ２は０．０１〜２μm（好ましくは０．１〜１μm）であり、第２絶縁膜の厚さｄは０．０１〜３μm（好ましくは０．１〜２μm）である。また、段差形状は規則的な周期パターンである必要はなく、島状の半導体膜の幅に合わせて所定の間隔で配置させても良い。その長さＬも限定はなく、例えばトランジスタのチャネル形成領域を形成することができる程度の長さがあれば良い。
【００２６】
第１絶縁膜は、窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムから選ばれた材料で、３０〜３００nmの厚さで形成する。酸化珪素又は酸窒化珪素で１０〜３０００nm、好ましくは１００〜２０００nmの厚さで所定の形状で凹部が形成された第２絶縁膜を形成する。酸化珪素はオルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合しプラズマＣＶＤ法で形成することができる。窒酸化珪素膜はＳｉＨ4、ＮＨ3、Ｎ2Ｏ又は、ＳｉＨ4、Ｎ2Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【００２７】
図１で示すように、直線状のストライプパターンを二層の絶縁膜で形成する場合には、エッチング加工において第１絶縁膜と第２絶縁膜との間に選択比をもたせる必要がある。実際には、第１絶縁膜よりも第２絶縁膜のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ3を用いたドライエッチングにより行う。そして、第２絶縁膜で形成される凹部の側面部の角度は５〜１２０度、好ましくは８０〜１００度の範囲で適宜設定すれば良い。
【００２８】
図２で示すように、この第１絶縁膜１０２と第２絶縁膜１０３〜１０５から成る表面上および凹部を覆う非晶質半導体膜１０６を０．０１〜３μm（好ましくは０．１〜１μm）の厚さに形成する。即ち第２絶縁膜で形成される凹部の深さと同程度かそれ以上の厚さで形成することが望ましい。非晶質半導体膜は珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金を適用することができる。
非晶質半導体膜は図示するように、下地の第１絶縁膜と第２絶縁膜とで形成される凹凸構造を覆うように形成する。また、第１絶縁膜及び第２絶縁膜の表面に付着した硼素などの化学汚染の影響を排除し、しかもその絶縁表面と非晶質半導体膜が直接に接しないように、非晶質半導体膜の下層側に第３絶縁膜として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。
【００２９】
そして、この非晶質半導体膜１０６を瞬間的に溶融させ結晶化させる。この結晶化はレーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光及び長手方向に拡張されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持たせておくことが望ましい。
【００３０】
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示すように、線状の長手方向に対し交差する方向に走査する。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さの比が１対１０以上のものをもって言う。
【００３１】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜７００nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ2ＮａＮｂ5Ｏ15（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ3（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ:ＹＶＯ4レーザー発振装置（基本波１０６４nm）の第２高調波（５３２nm）を用いる。また、レーザーの発振モードはＴＥＭ00モードであるシングルモードを適用する。
【００３２】
最も適した材料として選ばれる珪素の場合、吸収係数が１０3〜１０4cm-1である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００nmの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００nmの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２nmの光の侵入長は概略１００nm〜１０００nmであり、膜厚３０nm〜２００nmで形成される非晶質半導体膜１０６の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【００３３】
レーザー光は直線状のストライプパターンが延在する方向と平行な方向に走査し、溶融した半導体は表面張力が働いて凹部に流れ込み凝固する。凝固した状態では図３で示すように表面がほぼ平坦になる。さらに結晶の成長端や結晶粒界は第２絶縁膜上（凸部上）に形成される（図中ハッチングで示す領域１１０）。こうして結晶性半導体膜１０７が形成される。
【００３４】
その後、好ましくは５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。
【００３５】
その後図４で示すように、結晶性半導体膜１０７の表面をエッチングして凹部に埋め込まれている結晶性半導体膜１０８、１０９を選択的に抽出する。この時、成長端や結晶粒界が集中する領域１１０をエッチング除去することにより良質な半導体領域のみ残すことができる。
【００３６】
抽出された結晶性半導体膜１０８、１０９は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。そして、この島状の半導体領域１０８、１０９の、特に凹部にある結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。
【００３７】
図５は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図５（Ａ）〜（Ｅ）は第１絶縁膜及び第２絶縁膜により形成される凹部の深さ及び間隔と結晶成長の関係を模式的に説明している。
【００３８】
尚、図５で示す長さに関する符号に関し、ｔ01：第２絶縁膜上（凸部）の非晶質半導体膜の厚さ、ｔ02：凹部の非晶質半導体膜の厚さ、ｔ11：第２絶縁膜上（凸部）の結晶性半導体膜の厚さ、ｔ12：凹部の結晶性半導体膜の厚さ、ｄ：第２絶縁膜の厚さ（凹部の深さ）、Ｗ1：第２絶縁膜の幅、Ｗ2：凹部の幅である。
【００３９】
図５（Ａ）は、ｄ＜ｔ02、Ｗ1,Ｗ2が１μmと同程度かそれより小さい場合であり、凹部の溝の深さが非晶質半導体膜２０４よりも小さい場合には、溶融結晶化の過程を経ても凹部が浅いので結晶性半導体膜２０５の表面が十分平坦化されることはない。即ち、結晶性半導体膜２０５の表面状態は下地の凹凸形状が反映された状態となる。
【００４０】
図５（Ｂ）は、ｄ≧ｔ02、Ｗ1,Ｗ2が１μmと同程度かそれより小さい場合であり、凹部の溝の深さが非晶質半導体膜２０３とほぼ等しいかそれより大きい場合には、表面張力が働いて凹部に集まる。それにより固化した状態では、図５（Ｂ）で示すように表面がほぼ平坦になる。この場合、ｔ11＜ｔ12となり、第２絶縁膜２０２上の膜厚が薄い部分２２０に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる。
【００４１】
図３１で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０nmの段差を設け、０．５μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるためにセコ液（ＨＦ：Ｈ2Ｏ＝２：１に添加剤としてＫ2Ｃｒ2Ｏ7を用いて調合した薬液）でエッチングしてある。この写真から明らかなように、結晶粒界は、段差形状の凸部に集中していることが分かる。
【００４２】
図３２は凹部に形成される結晶性半導体膜の配向性を反射電子回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern）により求めた結果を示している。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
【００４３】
図３２のデータは、凹部においては線状に集光されたレーザー光の走査方向と平行な方向に結晶が成長していることを示している。成長の面方位は＜１１０＞方位が優勢であるが、＜１００＞方位の成長も存在している。
【００４４】
図５（Ｃ）は、ｄ＞＞ｔ02、Ｗ1,Ｗ2が１μmと同程度かそれより小さい場合であり、この場合は結晶性半導体膜２０４が凹部を充填するように形成され、第２絶縁膜２０３上には殆ど残存しないようにすることも可能である。
【００４５】
図５（Ｄ）は、ｄ≧ｔ02、Ｗ1,Ｗ2が１μm同程度か若干大きい場合であり、凹部の幅が広がると結晶性半導体膜２０５が凹部を充填し、平坦化の効果はあるが、凹部の中央付近には結晶粒界が発生する。また、第２絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。
【００４６】
図５（Ｅ）は、ｄ≧ｔ02、Ｗ1,Ｗ2が１μmよりも大きい場合であり、図５（Ｄ）の状態がさらに顕在化してくる。
【００４７】
図３３で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０nmの段差を設け、１．８μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるためにセコ液でエッチングしてある。図３１との比較において明らかなように、結晶粒界は、段差形状の凸部のもでなく、凹部にも広がっていることが分かる。従ってこのような構造では、結晶粒界のない結晶性半導体膜を選択的に取り出すことはできない。
【００４８】
以上、図５を用いて説明したように、半導体素子を形成する場合、特にトランジスタにおけるチャネル形成領域をこのような半導体膜で形成する場合には、図５（Ｂ）の形態が最も適していると考えられる。また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第１絶縁膜と第２絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、石英基板の表面をエッチング処理して直接凹部を形成し、凹凸形状を設けても良い。
【００４９】
図６は、結晶化に際し適用することのできるレーザー処理装置の構成の一例を示す。図６はレーザー発振装置４０１ａ、４０１ｂ、シャッター４０２、高変換ミラー４０３〜４０６、シリンドリカルレンズ４０８、４０９、スリット４０７、載置台４１１、載置台４１１をＸ方向及びＹ方向に変位させる駆動手段４１２、４１３、当該駆動手段をコントロールする制御手段４１４、予め記憶されたプログラムに基づいてレーザー発振装置４０１や制御手段４１４に信号を送る情報処理手段４１５などから成っているレーザー処理装置の構成を正面図と側面図により示すものである。
【００５０】
レーザー発振装置は矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を適用することもできる。連続発振固体レーザー発振装置としてはＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料によっても異なるが、１μmから２μmの波長で発振する。５W以上のより高い出力を得る為には、ダイオード励起の固体レーザー発振装置をカスケード接続しても良い。
【００５１】
このようなレーザー発振装置から出力される円形状又は矩形状のレーザー光は、シリンドリカルレンズ４０８、４０９により照射面の断面形状において線状に集光される。また、照射面での干渉を防ぐため、高変換ミラーを適宜調節して１０〜８０度の角度を持って斜め方向から入射する構成となっている。シリンドリカルレンズ４０８、４０９は合成石英製とすれば高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光の波長に対する透過率が９９％以上を実現するために適用される。勿論、照射面の断面形状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。いずれにしても短軸と長軸の比が、１対１０〜１対１００の範囲に含まれるものを指している。また、波長変換素子４１０は基本波に対する高調波を得るために備えられている。
【００５２】
また、載置台４１１を駆動手段４１２、４１３により二軸方向に動かすことにより基板４２０のレーザー処理を可能としている。一方の方向への移動は基板４２０の一辺の長さよりも長い距離を１〜２００cm/sec、好ましくは５〜５０cm/secの等速度で連続的に移動させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステップ移動させることが可能となっている。レーザー発振装置４０１ａ、４０１ｂの発振と、載置台４１１は、マイクロプロセッサを搭載した情報処理手段４１５により同期して作動するようになっている。
【００５３】
載置台４１１は図中で示すＸ方向に直線運動をすることにより、固定された光学系から照射されるレーザー光で基板全面の処理を可能としている。位置検出手段４１６は基板４２０がレーザー光の照射位置にあることを検出して、その信号を情報処理手段４１５に伝送し、情報処理手段４１５によりレーザー発振装置４０１ａ、４０１ｂの発振動作とのタイミングを同期させている。つまり、基板４２０がレーザー光の照射位置にない時は、レーザーの発振を止めその寿命を延長させている。
【００５４】
このような構成のレーザー照射装置により基板４２０に照射されるレーザー光は、図中に示すＸ方向又はＹ方向に相対移動させることにより半導体膜の所望の領域または全面を処理することができる。
【００５５】
以上のように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。
【００５６】
即ち、凹部に複数の結晶方位を有し結晶粒界が形成されることなく、直線状のストライプパターンが延在する方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を残存させることができる。このような結晶性半導体膜でチャネル形成領域が配設されるようにトランジスタを形成することにより、高速で電流駆動能力を向上させることが可能となり、素子の信頼性を向上させることも可能となる。
【００５７】
[実施の形態２]
本発明の結晶性半導体膜の形成において、実施の形態１で示すように非晶質半導体膜にレーザー光を照射して結晶化させる方法の他に、固相成長により結晶化した後さらにレーザー光を照射して溶融再結晶化しても良い。
【００５８】
例えば、図２において非晶質半導体膜１０６を形成した後、当該非晶質半導体膜（例えば非晶質珪素膜）の結晶化温度を低温化させ配向性を向上させるなど、結晶化を促進する触媒作用のある金属元素としてＮｉを添加する。Ｎｉの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が５ppmの水溶液を塗布して金属元素含有層を形成する。勿論、触媒元素はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
【００５９】
その後、５８０℃にて４時間の加熱処理により非晶質半導体膜１０６を結晶化させる。この結晶化した半導体膜に対し、レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、図３と同様に表面がほぼ平坦化された結晶性半導体膜１０７を得ることができる。この結晶性半導体膜１０７も同様に成長端や結晶粒界１１０が形成された領域が形成される。
【００６０】
レーザー光の被照射体として結晶化した半導体膜を用いる利点は半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。
【００６１】
こうして形成された結晶性半導体膜には金属元素が残存するが、ゲッタリング処理により取り除くことができる。この技術の詳細については、特願２００１−０１９３６７号出願（又は特願２００２−０２０８０１号出願）を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和するという効果も合わせ持っている。
【００６２】
その後、実施の形態１と同様に凹部の結晶性半導体膜を抽出する。抽出された結晶性半導体膜は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。そして、この島状の半導体領域の、特に凹部にある結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。
【００６３】
[実施の形態３]
次に、本実施の形態において凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に充填された充填領域にチャネル形成領域が配設されるトランジスタを作製する一形態を図面を用いて説明する。尚、本実施の形態の係る各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【００６４】
図７において、ガラス基板３０１上に３０〜３００nmの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に凹凸形状を有する直線状のストライプパターンを、酸化珪素膜又は酸窒化珪素膜から成る第２絶縁膜３０３で形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度４００℃とし、高周波（１３．５６MHz）電力密度０．６W/cm2で放電させ１０〜３０００nm、好ましくは１００〜２０００nmの厚さに堆積し、その後エッチングにより凹部３０４を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜２μm、好ましくは０．１〜１μmで形成する。
【００６５】
次いで、図８に示すようにトランジスタを構成する島状の半導体膜の配置と形状に合わせて、それと交差する領域にある第２絶縁膜３０３をエッチングにより除去する。また、この第２絶縁膜のパターンは図７で説明した段階で作り込んでも良い。
【００６６】
その後、図９で示すように第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化珪素膜から成る第３絶縁膜３０５と非晶質珪素膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０５は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ4を原料気体として用い形成する。この段階では、図示するように凹部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【００６７】
結晶化は連続発振レーザー光を照射して行う。図１０はその結晶化後の状態を示している。結晶化の条件は連続発振モードのＹＶＯ4レーザー発振器を用い、その第２高調波（波長５３２nm）の出力５〜１０Wを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、１０〜２００cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。このようなレーザー光の照射は図６で示す構成のレーザー処理装置を適用することができる。
【００６８】
線状に集光されたレーザー光３６０の走査方向と凹部の配置との関係は図１７に示されている。線状に集光されたレーザー光３６０の強度分布はその強度分布が長手方向において均一な領域を有していることが望ましい。これは加熱される半導体の温度が照射領域の温度を一定にすることが目的である。線状に集光されたレーザー光の長手方向（走査方向と交差する方向）に温度分布が生じると、結晶の成長方向をレーザー光の走査方向に限定することができなくなるためである。直線状のストライプパターンは図示のように線状に集光されたレーザー光３６０の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。また、直線状のストライプパターンで直線状に延在するのパターンで一部又は全部を共通化しているため、レーザー照射条件のマージンを広げることができる。従って、珪素膜がアブレーションにより飛散してしまうのを防止できる。
【００６９】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光による結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。
【００７０】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図１０に示すように凹部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【００７１】
その後図１１に示すように、少なくとも凹部３０４に結晶性半導体膜３０７が残存するようにエッチング処理を行いう。このエッチング処理により、第３絶縁膜３０５上にある結晶性半導体膜は除去され、凹部の形状に合わせて結晶性半導体膜から成る結晶性半導体膜３０７が得られる。結晶性半導体膜はフッ素系のガスと酸素とをエッチングガスとして用いることにより下地の酸化膜と選択性をもってエッチングすることができる。例えば、エッチングガスとして、ＣＦ4とＯ2の混合ガスが適用される。
【００７２】
さらに、図１１に示す結晶性半導体膜３０７から、図１２に示す島状の半導体膜３０８〜３１０を形成する。この島状の半導体膜３０８は、実施の形態１で示したように、複数の結晶方位を有し、結晶粒界が形成されていないという特徴を有している。尚、図１２は、この島状の半導体膜３０８〜３１０の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。例えば、図８の島状の半導体膜の形状は、複数個の短冊状の結晶性半導体膜は一対の矩形の結晶性半導体膜と連接した形態を有しており、後述するように、複数個の短冊状の結晶性半導体膜にトランジスタのチャネル形成領域が配置される形態となっている。
【００７３】
この後、図１３で示すように、島状の半導体膜３０８〜３１０のチャネル形成領域が配置される周辺の第２絶縁膜をエッチング処理により除去して凹部３１１を形成する。このエッチング処理は緩衝フッ酸のよる薬液処理、又はＣＨＦ3を用いたドライエッチングなどで行うことができる。この凹部３１１を形成することで、図１３（Ｂ）に示すように、その領域の配置する島状の半導体膜３０８〜３１０の側面部及び上面部が露出し、底面には第３絶縁膜３０５が残り第１絶縁膜３０２と接している。他の部位には第２絶縁膜が残存して、島状の半導体膜３０８〜３１０と接している。
【００７４】
この工程においてエッチングの深さは図１８（Ａ）で示すように第１絶縁膜までエッチングして凹部３１１を形成しても良い。このような形態とすることで、後述するように、この部分にゲートを形成する場合、島状の半導体膜３０８〜３０９の側面部の全面をチャネル形成領域とすることができる。また、図１８（Ｂ）で示すように、第２絶縁膜の途中でエッチングを止めても良い。いずれにしてもエッチングの深さを調節することにより島状の半導体膜３０８〜３０９のチャネル形成領域の深さを調節することができる。即ち、結晶化領域を選択することができる。
【００７５】
図１４は、島状の半導体膜３０８の上面及び側面を覆いゲート絶縁膜として用いる第４絶縁膜３１２、ゲート電極として用いる導電膜３１３、３１４を形成する。第４絶縁膜３１２は、３０〜２００nmの酸化珪素膜又は酸窒化珪素膜を形成する。また、導電膜３１３〜３１４はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。
【００７６】
図１５では、島状の半導体膜３０８〜３１０に一導電型の不純物領域３１５〜３１７を形成する段階を示している。ここでは、便宜的にｎ型不純物領域３１５、３１７、ｐ型不純物領域３１６を設けるものとする。これらの不純物領域はゲート電極として用いる導電膜３１３、３１４をマスクとして自己整合的に形成しても良いし、フォトレジストなどでマスキングして形成しても良い。不純物領域３１３〜３１７はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域を適宜設けることもできる。
【００７７】
この不純物領域３１５〜３１７は不純物イオンを電界で加速して、半導体膜に注入するイオン注入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の質量分離の有無は本発明を適用する上で本質的な問題とはならない。しかしながら、島状に半導体膜３０８〜３１０の側面部にも効率良く不純物イオンを注入するためには、イオンの注入方向に対して基板を斜めに配置し、且つ回転させながら注入を行う斜めドーピングを行うことが望ましい。
【００７８】
島状の半導体膜において、ゲート電極を形成する導電層３１３、３１４と重畳する領域はチャネル形成領域３１８となる。このチャネル形成領域３１８の部位における詳細は図１９に示されている。チャネル形成領域３１８においては島状の半導体膜の側面部及び上面部にゲート絶縁膜として機能する第４絶縁膜３１２を介してゲート電極として機能する導電層３１３が配設されている。よって、電位の印加により形成されるチャネル３１９は半導体膜の側面部と上面部に渡って形成される。これにより空乏化領域を増やすことができ、トランジスタの電流駆動能力を向上させることができる。
【００７９】
そして、図１６に示すように５０〜１００nm程度の水素を含有する窒化珪素膜又は酸窒化珪素膜による第５絶縁膜３２０を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。酸化珪素膜などで形成する第６絶縁膜３２１を形成し、ソース及びドレイン領域を形成する不純物領域３１３と接触する配線３２２〜３２６を形成する。
【００８０】
こうしてｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成することができる。図１６は複数のチャネル形成領域が並列に配設され、一対の不純物領域と連接して設けられたマルチチャネル型のトランジスタを示している。また、ｎチャネル型マルチチャネルトランジスタ３２７と、ｐチャネル型マルチチャネルトランジスタ３２８とでＣＭＯＳ構造の基本回路であるインバータ回路を構成する一例を示している。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。例えば、ｎチャネル型トランジスタ３２９のようにシングルチャネルとしても良い。
【００８１】
[実施の形態４]
実施の形態３において、トランジスタはシングルドレイン構造で示されているが、低濃度ドレイン（ＬＤＤ）を設けても良い。図２０はＬＤＤ構造を持ったｎチャネル型マルチチャネルトランジスタの一例を示している。
【００８２】
図２０（Ａ）で示すトランジスタの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属３３０ａとタングステン又はタングステン合金など高融点金属３３０ｂで形成する一例であり、ゲート電極３５０ｂの側面にスペーサ３３１を設けている。スペーサ３３１は酸化珪素などの絶縁体で形成しても良いし、導電性を持たせるためにｎ型の多結晶珪素で形成しても良く、異方性ドライエッチングにより形成する。ＬＤＤ領域３３２はこのスペーサを形成する前に形成することにより、ゲート電極３３０ｂに対し自己整合的に形成することができる。スペーサを導電性材料で形成した場合には、ＬＤＤ領域が実質的にゲート電極と重畳するゲート・オーバーラップＬＤＤ(Gate-Overlapped LDD)構造とすることができる。
【００８３】
一方、図２０（Ｂ）はゲート電極３５０ａを設けない構造であり、この場合はＬＤＤ構造となる。
【００８４】
図２０（Ｃ）は、ｎ型不純物領域３１５に隣接してＬＤＤ領域を形成するｎ型不純物領域３３４が形成されている。ゲート電極３３３は二層構造であり、ｎ型不純物領域３２２及びＬＤＤ領域を形成するｎ型不純物領域３３４は自己整合的に形成することができる。このようなゲート電極と不純物領域、及びその作製方法の詳細については、特願２０００−１２８５２６号出願又は特願２００１−０１１０８５号出願を参照されたい。
【００８５】
いずれにしても、このようなゲート構造により自己整合的にＬＤＤ領域を形成する構造は、特にデザインルールを微細化する場合において有効である。ここでは単極性のトランジスタ構造を示したが、実施の形態４と同様にＣＭＯＳ構造を形成することもできる。
【００８６】
尚、本実施の形態においてゲート電極及びＬＤＤ領域の構成以外は、実施の形態３と同じであり詳細な説明は省略する。
【００８７】
[実施の形態５]
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至４に基づいて作製される表示パネルの形態を説明する。
【００８８】
図２１は基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ、入出力端子部９０８、配線又は配線群９１７が備えられている。シールパターン９４０はゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ９３６が固着されている。
【００８９】
さらに、本発明のトランジスタを用いて各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ／ＤＳＰ(Digital Signal Processor)、グラフィクス用ＬＳＩ、暗号ＬＳＩ、アンプなどが形成されたチップ９５０が実装されていても良い。これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には１μm以下のデザインルールが適用される。トランジスタのゲート構造としては、図２０（Ａ）（Ｂ）などが適している。また、実装の方法に限定はなくＣＯＧ方式などが適用されている。
【００９０】
例えば、実施の形態３乃至４で示すトランジスタは画素部９０２のスイッチング素子として、さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成する能動素子として適用することができる。
【００９１】
図２７はは画素部９０２の一画素の構成を示す一例であり、トランジスタ５０１〜８０３が備えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチング用、リセット用、駆動用のトランジスタである。これらのトランジスタの作製工程は図２２乃至図２７により示されている。尚、工程の詳細は実施の形態３と同様であり詳細な説明は省略する。
【００９２】
図２２は第１絶縁膜５０２と直線状のストライプパターンを形成する第２絶縁膜５０３を形成した状態を示している。この第２絶縁膜により凹部５０４が形成されている。図中点線で囲む領域は、チャネル形成領域を含む島状の半導体膜が形成される領域を示している。
【００９３】
図２３では、この上に非晶質半導体膜５０５を堆積し、それに線状に集光されたレーザー光５０６を照射して結晶性半導体膜５０７を形成する段階を示している。
【００９４】
図２４は第２絶縁膜５０３上にある結晶性半導体膜をエッチングにより選択的に除去し、凹部を充填する形で結晶性半導体膜５０８が形成された状態を示している。さらに、図２５はこの結晶性半導体膜５０８をエッチングして、島状の半導体膜５０９、５１０が形成された状態を示している。
【００９５】
そして、図２６で示すように、第２絶縁膜をエッチングして凹部５１１〜５１３を形成し島状の半導体膜５０９、５１０の側面部を部分的に露出させる。さらに、ゲート絶縁膜（図示せず）及びゲート電極（又はゲート配線）５１４〜５１６を形成する。凹部５１１〜５１３は島状の半導体膜５０９、５１０がゲート電極（又はゲート配線）５１４〜５１６と交差する位置に合わせて形成されるものである。これにより、実施の形態３と同様なゲート構造を得ることができる。また、ゲート構造の詳細に関しては、実施の形態４で示す構造を採用しても良い。
【００９６】
その後、ｎ型又はｐ型の不純物領域を形成し、絶縁膜を介して各種配線５１８〜５２０及び画素電極５１７を形成することにより、図２７で示す画素構造を得ることができる。
【００９７】
図２８（Ａ）は図２７におけるＡ−Ａ'線に対応する縦断面図を示している。さらに図２８（Ｂ）に示すように画素電極５１７を用いて液晶表示装置や有機発光装置を完成させることができる。
【００９８】
図２８（Ｂ）は有機発光素子３３からの発光が基板側とは反対側に放射する形態（上方放射型）を示している。配線５２０と接続する有機発光素子３３の一方の電極である陰極を画素電極５１７で形成する。有機化合物層２７は陰極側から電子注入輸送層、発光層、正孔注入輸送層の順で形成する。その上層側に形成される陽極２９との間には薄い透光性の金属層２８が設けられている。陽極２９は酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）など透光性導電膜を抵抗加熱蒸着法で形成する。この金属層２８は陽極２９を形成するに当たり、有機化合物層２７にダメージが及び素子特性が悪化するのを防いでいる。その後形成する保護膜２４、パッシベーション膜２５はを形成する。
【００９９】
有機化合物層２１を低分子有機化合物で形成する場合には、銅フタロシアニン（ＣｕＰｃ）と芳香族アミン系材料であるＭＴＤＡＴＡ及びα−ＮＰＤで形成される正孔注入輸送層、トリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）で形成される電子注入層兼発光層を積層させて形成することができる。Ａｌｑ3は一重項励起状態からの発光（蛍光）を可能としている。
【０１００】
輝度を高めるには三重項励起状態からの発光（燐光）を利用することが好ましい。この場合には、有機化合物層２１としてフタロシアニン系材料であるＣｕＰｃと芳香族アミン系材料であるα−ＮＰＤで形成される正孔注入輸送層上に、カルバゾール系のＣＢＰ＋Ｉｒ（ｐｐｙ）3を用いて発光層を形成し、さらにバソキュプロイン(ＢＣＰ)を用いて正孔ブロック層、Ａｌｑ3による電子注入輸送層を積層させた構造とすることもできる。
【０１０１】
上記二つの構造は低分子系有機化合物を用いた例であるが、高分子系有機化合物と低分子系有機化合物を組み合わせた有機発光素子を実現することもできる。例えば、有機化合物層２１として陽極側から、高分子系有機化合物のポリチオフェン誘導体(ＰＥＤＯＴ)により正孔注入輸送層、α−ＮＰＤによる正孔注入輸送層、ＣＢＰ＋Ｉｒ（ｐｐｙ）3による発光層、ＢＣＰによる正孔ブロック層、Ａｌｑ3による電子注入輸送層を積層させても良い。正孔注入層をＰＥＤＯＴに変えることにより、正孔注入特性が改善され、発光効率を向上させることができる。
【０１０２】
いずれにしても、三重項励起状態かからの発光（燐光）は、一重項励起状態からの発光（蛍光）よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（有機発光素子を発光させるに要する電圧）を低くすることが可能である。
【０１０３】
このように本発明を用いて有機発光素子を用いた表示パネルを作製することができる。また、陽極と陰極の配置を反転させれば、発光が基板側に放射する形態（下方放射型）とすることもできる。さらに、ここでは例示しなかったが、液晶の電気光学特性を利用した表示パネルを作製することもできる。
【０１０４】
[実施の形態６]
実施の形態３で図１９を用いて説明したように、本発明のトランジスタは島状の半導体膜の側壁部と上辺部にチャネル形成領域を形成することができる。さらに、下層側に導電層を設けることによりボディバイアスを印加することが可能となる。トランジスタの作製方法は実施の形態３に従うものであるが、その差異について図２９を用いて説明する。
【０１０５】
図２９（Ａ）において、基板上には第１絶縁膜８０２として窒化珪素膜を形成し、その上にタングステン膜８０３をスパッタリング法にて形成する。特に窒化珪素膜は高周波スパッタリング法で形成すると緻密な膜を形成することが可能である。第２絶縁膜８０３は酸化珪素膜で形成する。酸化珪素膜はエッチングにより図示するように凹部を形成するが、下地のタングステン膜との選択比は３０程度あるので容易に加工できる。
【０１０６】
この上に、第３絶縁膜８０５として酸窒化珪素膜と非晶質珪素膜８０５を連続して形成し、溶融結晶化し、さらに表層部をエッチングすることで図２９（Ｂ）で示すように結晶性珪素膜８０７を形成する。その後、図２９（Ｃ）に示すようにゲート絶縁膜８０８、ゲート電極８０９を形成する。タングステン膜８０３上にはゲート絶縁膜８０８が形成されるので、ゲート電極８０９と短絡することはない。
【０１０７】
このような形態において、タングステン膜８０３を接地電位に固定すると、トランジスタのしきい値電圧のばらつきを小さくすることができる。また、ゲート電極８０９と同電位を印加して駆動すると、オン電流を増加させることができる。
【０１０８】
また、放熱効果を高めるためには、図３０で示すようにタングステン膜８０３の上層に、窒化アルミニウム又は酸窒化アルミニウムを形成すると良い。ここに窒化アルミニウム又は酸窒化アルミニウムを設けるその他の理由は、エッチング加工の選択比を確保することにある。即ち、ＣＨＦ3などフッ素系のエッチングガスで第２絶縁膜である酸化珪素を除去して、且つ下地の金属膜を露出させないためには、窒化珪素は適しておらず、窒化アルミニウム又は酸窒化アルミニウムが適している。
【０１０９】
このようなトランジスタの構成は、実施の形態３〜５と組み合わせて適用することができる。
【０１１０】
[実施の形態７]
本発明を用いて様々な装置を完成させることができる。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話など)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置などが挙げられる。それらの一例を図３４に示す。
【０１１１】
図３４(Ａ)は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、支持台３００２、表示部３００３などにより構成されている。本発明により作製されるトランジスタは表示部３００３の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。
【０１１２】
図３４(Ｂ)は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６などにより構成されている。本発明により作製されるトランジスタは表示部３０１２の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。
【０１１３】
図３４(Ｃ)は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４などにより構成されている。本発明により作製されるトランジスタは表示部３０２３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。
【０１１４】
図３４(Ｄ)は本発明を適用してＰＤＡ(Personal Digital Assistant)を完成させた一例であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５などにより構成されている。本発明により作製されるトランジスタは表示部３０３３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりＰＤＡを完成させることができる。
【０１１５】
図３４(Ｅ)は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３０４４などにより構成されている。本発明により作製されるトランジスタは表示部３０４２の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、増幅回路など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。
【０１１６】
図３４(Ｆ)は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１、表示部(Ａ)３０５２、接眼部３０５３、操作スイッチ３０５４、表示部(Ｂ)３０５５、バッテリー３０５６などにより構成されている。本発明により作製されるトランジスタは表示部(Ａ)３０５２および表示部(Ｂ)３０５５の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。
【０１１７】
図３４(Ｇ)は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６などにより構成されている。本発明により作製されるトランジスタは表示部３０６４の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、携帯電話用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。
【０１１８】
尚、ここで示す装置はごく一例であり、これらの用途に限定するものではない。
【０１１９】
【発明の効果】
以上説明したように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。
【０１２０】
そして、トランジスタなどの半導体素子、特にチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。
【０１２１】
さらに、当該結晶性半導体膜の側面部と上面部に重畳してゲート絶縁膜及びゲート電極を形成することにより、チャネル形成領域の面積が拡大し、オン電流を増加することができる。さらに、三方からゲート電圧を印加することにより、ゲート絶縁膜に注入されるキャリア、特にホットキャリアを少なくすることができ、トランジスタの信頼性を向上させることもできる。
【図面の簡単な説明】
【図１】 本発明の結晶化方法を説明する斜視図であり、絶縁膜で凹部を形成する段階を示す。
【図２】 本発明の結晶化方法を説明する斜視図であり、凹部を形成した絶縁膜上に非晶質半導体膜を形成する段階を示す。
【図３】 本発明で結晶化方法を説明する斜視図であり、凹部を形成した絶縁膜上に結晶性半導体膜を形成した段階を示す。
【図４】 本発明の結晶化方法を説明する斜視図であり、凹部に結晶性半導体膜を残存せしめた段階を示す。
【図５】 結晶化における開口部の形状と結晶性半導体膜の形態との関係の詳細を説明する縦断面図。
【図６】 本発明に適用するレーザー照射装置の一態様を示す配置図。
【図７】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図８】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図９】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１０】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１１】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１２】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１３】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１４】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１５】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１６】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１７】 本発明における線状に集光されたレーザー光とその走査方向を説明する図。
【図１８】 本発明により作製されるトランジスタの作製工程を説明する縦断面図。
【図１９】 本発明により作製されるトランジスタのチャネル形成領域の詳細を説明する縦断面図。
【図２０】 本発明により作製されるトランジスタにおいて適用することができるゲート構造の一例を示す縦断面図。
【図２１】 本発明を用いて作製される半導体装置の外観図の一例。
【図２２】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２３】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２４】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２５】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２６】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２７】 図１６で示す半導体装置の画素部の構造を説明する上面図。
【図２８】 図２１に対応する画素部の構造を説明する縦断面図。
【図２９】 下地に金属膜を設け、本発明により作製されるトランジスタのチャネル形成領域の詳細を説明する縦断面図。
【図３０】 下地に金属膜を設け、本発明により作製されるトランジスタのチャネル形成領域の詳細を説明する縦断面図。
【図３１】 １７０nmの段差を設け、０．５μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。
【図３２】 １７０nmの段差を設け、１．８μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。
【図３３】 凹部に形成された結晶の配向を示すＥＢＳＰマッピングデータ。
【図３４】 半導体装置の一例を示す図。
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜を用いて形成される半導体装置及びその作製方法に係り、特に絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成する電界効果型トランジスタを含む半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
ガラスなどによる絶縁基板上に非晶質珪素膜を形成し、それを結晶化させてトランジスタなどの半導体素子を形成する技術が開発されている。特に、レーザー光を照射して非晶質珪素膜を結晶化させる技術は薄膜トランジスタ（ＴＦＴ）の製造技術に応用されている。結晶構造を有する半導体膜（結晶性半導体膜）を用いて作製されるトランジスタは、液晶表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に応用されている。
【０００３】
半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成された損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザーや、ＹＡＧレーザーに代表される固体レーザーが通常用いられている。
【０００４】
レーザー光の照射による非晶質半導体膜の結晶化の一例は、特開昭６２−１０４１１７号公報で開示されているように、レーザー光の走査速度をビームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するもの、米国特許4,330,363号には島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質に単結晶領域を形成する技術が開示されている。或いは特開平８−１９５３５７号公報に開示のレーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている。
【０００５】
さらに、特開２００１−１４４０２７号公報に開示されているようにＮｄ：ＹＶＯ4レーザーなど固体レーザー発振装置を用いて、その第２高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、トランジスタを作製する技術が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界などの欠陥が任意に形成されて配向の揃った結晶を得ることはできなかった。
【０００７】
結晶粒界には結晶欠陥が含まれ、それがキャリアトラップとなって電子又は正孔の移動度が低下する要因となっている。また、結晶化に伴って起こる半導体膜の体積収縮や下地との熱応力や格子不整合などにより、歪みや結晶欠陥の存在しない半導体膜を形成することは出来なかった。従って、張り合わせＳＯＩ(Silicon on Insulator)など特殊な方法を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるＭＯＳトランジスタと同等の品質を得ることはできなかった。
【０００８】
前述の平面型表示装置などは、ガラス基板上に半導体膜を形成してトランジスタを作り込むものであるが、任意に形成される結晶粒界を避けるようにトランジスタを配置することは殆ど不可能であった。つまり、トランジスタのチャネル形成領域の結晶性を厳密に制御し、意図せずに含まれてしまう結晶粒界や結晶欠陥を排除することはできなかった。結局、トランジスタの電気特性が劣るばかりでなく、個々の素子特性がばらつく要因となっていた。
【０００９】
本発明は上記問題点に鑑みなされたものであり、絶縁表面上に、少なくともチャネル形成領域において結晶粒界が存在しない結晶性半導体膜を形成し、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導体素子群により構成される半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題点を解決するために本発明は、絶縁表面を有する基板上に直線状のストライプパターンで延在する凹凸部が設けられた絶縁膜を形成し、トランジスタなど半導体素子の構成部材である島状に分割された結晶性半導体膜の配置に合わせて、それと交差する絶縁膜の凸部を除去した後、該絶縁膜上に非晶質半導体膜を形成し、絶縁膜の凹部に半導体膜を溶融して流し込み結晶化させた結晶性半導体膜を形成し、絶縁膜の凸部に残存する結晶性半導体膜を除去した後、不要な領域をエッチング除去して凹部に形成された結晶性半導体膜から島状に分割された結晶性半導体膜を形成し、少なくともチャネル形成領域を形成する部位において絶縁膜の凸部を除去して該結晶性半導体膜の側面部を露出させ、該結晶性半導体膜の側面部及び上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とするものである。
【００１１】
凹部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸窒化珪素膜などを用い、それをエッチング処理して凹部を形成しても良い。凹部は半導体素子、特にトランジスタのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、凹部はチャネル長方向に延在して設けられている。凹部の幅（チャネル形成領域とする場合におけるチャネル幅方向）が０．０１μm以上２μm以下、好ましくは０．１〜１μmで形成し、その深さは、０．０１μm以上３μm以下、好ましくは０．１μm以上２μm以下で形成する。
【００１２】
最初の段階において絶縁膜上及び凹部にかけて形成する半導体膜はプラズマＣＶＤ法、スパッタリング法、減圧ＣＶＤ法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は、これら非晶質半導体膜を公知の方法で結晶化させたものである。
【００１３】
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【００１４】
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズなどにより集光したエネルギー密度の高い光であっても良い。
【００１５】
線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、絶縁膜に形成され直線状のストライプパターンで延在する凹部の長手方向又はトランジスタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界がチャネル長方向と交差することを防ぐことができる。
【００１６】
上記の如く作製される本発明の半導体装置は、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、絶縁表面上に直線状のストライプパターンで形成された凹部と平行な方向に結晶粒界が形成されることなく複数の結晶方位を含む結晶性半導体膜が備えられている。
【００１７】
また他の構成は、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、絶縁表面上に形成された絶縁表面上に直線状のストライプパターンで形成された凹部と平行な方向に結晶粒界が形成されることなく複数の結晶方位を含む結晶性半導体膜と、当該結晶性半導体膜と絶縁層を介して重畳する導電層により、当該結晶性半導体膜にチャネル形成領域が形成される構成を有し、チャネル形成領域における結晶性半導体膜はチャネル幅方向が０．０１μm以上２μm以下であり、厚さが０．０１μm以上３μm以下であることを特徴としている。チャネル形成領域の特徴的な一形態は、当該結晶性半導体膜の側面部及び上面部を被覆するゲート絶縁膜を介して重畳するゲート電極により、当該結晶性半導体膜の側面部及び上面部にチャネル形成領域が形成される構成である。このようなチャネル形成領域は、一対の一導電型不純物領域の間に一つ又は複数個並列に備えられているものである。
【００１８】
また他の構成として、結晶性半導体膜は、ガラス又は石英基板上に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層上に設けられ、金属層と結晶性半導体膜との間には絶縁層が介在して設けられていても良い。或いは、ガラス又は石英基板上にＷ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層と、当該金属層上に、窒化アルミニウム又は酸窒化アルミニウムから成る絶縁層が設けられ、その上に結晶性半導体膜が設けられた構成としても良い。ここで形成される金属層は、チャネル形成領域に入射する光を遮る遮光膜として機能させることもできるし、特定の電位を付与して固定電荷又は空乏層の広がりを制御することもできる。また、ジュール熱を放散させる放熱板としての機能を付与することもできる。
【００１９】
凹部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体が表面張力により凹部に凝集して固化する。その結果、絶縁膜の凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また凹部の側面は結晶方位をある程度規定する効力を持つ。凹部の側面の角度は基板表面に対して５〜１２０度、好ましくは８０〜１００度で形成する。レーザー光をチャネル長方向と平行な方向に走査することにより、その方向に延在する凹部に沿って、＜１１０＞方位又は＜１００＞方位を優先配向として成長させることができる。
【００２０】
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した凹部に凝集させ、凹部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを凹部以外の領域に集中させることができる。即ち、凹部に充填されるように形成した結晶性半導体膜は歪みから開放することができる。そして、絶縁膜上に残存し、結晶粒界、結晶欠陥を含む結晶性半導体膜はエッチングにより除去してしまう。
【００２１】
上記本発明によって、トランジスタなどの半導体素子、特にそのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することが可能となる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。
【００２２】
また、当該結晶性半導体膜の側面部と上面部に重畳してゲート絶縁膜及びゲート電極を形成することにより、チャネル形成領域の面積が拡大し、オン電流を増加することができる。さらに、三方からゲート電圧を印加することにより、ゲート絶縁膜に注入されるキャリア、特にホットキャリアを少なくすることができ、トランジスタの信頼性を向上させることもできる。
【００２３】
【発明の実施の形態】
[実施の形態１]
以下、図面を参照して本発明の実施の態様について説明する。図１において示す斜視図は、基板１０１上に第１絶縁膜１０２と直線状のストライプパターン形成された第２絶縁膜１０３〜１０５が形成された形態を示している。図１では第２絶縁膜による直線状のストライプパターンが３本示されているが、勿論その数に限定されることはない。
【００２４】
基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれを露光装置（特にステッパ）の焦点深度以下にしておく必要がある。具体的には、基板のうねり又はねじれが、１回の露光光照射領域内において１μm以下、好ましくは０．５μm以下とすることが望ましい。
【００２５】
直線状のストライプパターンに形成される第２絶縁膜の幅Ｗ１は０．１〜１０μm（好ましくは０．５〜１μm）隣接する第２絶縁膜の間隔Ｗ２は０．０１〜２μm（好ましくは０．１〜１μm）であり、第２絶縁膜の厚さｄは０．０１〜３μm（好ましくは０．１〜２μm）である。また、段差形状は規則的な周期パターンである必要はなく、島状の半導体膜の幅に合わせて所定の間隔で配置させても良い。その長さＬも限定はなく、例えばトランジスタのチャネル形成領域を形成することができる程度の長さがあれば良い。
【００２６】
第１絶縁膜は、窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムから選ばれた材料で、３０〜３００nmの厚さで形成する。酸化珪素又は酸窒化珪素で１０〜３０００nm、好ましくは１００〜２０００nmの厚さで所定の形状で凹部が形成された第２絶縁膜を形成する。酸化珪素はオルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合しプラズマＣＶＤ法で形成することができる。窒酸化珪素膜はＳｉＨ4、ＮＨ3、Ｎ2Ｏ又は、ＳｉＨ4、Ｎ2Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【００２７】
図１で示すように、直線状のストライプパターンを二層の絶縁膜で形成する場合には、エッチング加工において第１絶縁膜と第２絶縁膜との間に選択比をもたせる必要がある。実際には、第１絶縁膜よりも第２絶縁膜のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ3を用いたドライエッチングにより行う。そして、第２絶縁膜で形成される凹部の側面部の角度は５〜１２０度、好ましくは８０〜１００度の範囲で適宜設定すれば良い。
【００２８】
図２で示すように、この第１絶縁膜１０２と第２絶縁膜１０３〜１０５から成る表面上および凹部を覆う非晶質半導体膜１０６を０．０１〜３μm（好ましくは０．１〜１μm）の厚さに形成する。即ち第２絶縁膜で形成される凹部の深さと同程度かそれ以上の厚さで形成することが望ましい。非晶質半導体膜は珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金を適用することができる。
非晶質半導体膜は図示するように、下地の第１絶縁膜と第２絶縁膜とで形成される凹凸構造を覆うように形成する。また、第１絶縁膜及び第２絶縁膜の表面に付着した硼素などの化学汚染の影響を排除し、しかもその絶縁表面と非晶質半導体膜が直接に接しないように、非晶質半導体膜の下層側に第３絶縁膜として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。
【００２９】
そして、この非晶質半導体膜１０６を瞬間的に溶融させ結晶化させる。この結晶化はレーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光及び長手方向に拡張されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持たせておくことが望ましい。
【００３０】
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示すように、線状の長手方向に対し交差する方向に走査する。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さの比が１対１０以上のものをもって言う。
【００３１】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜７００nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ2ＮａＮｂ5Ｏ15（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ3（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ:ＹＶＯ4レーザー発振装置（基本波１０６４nm）の第２高調波（５３２nm）を用いる。また、レーザーの発振モードはＴＥＭ00モードであるシングルモードを適用する。
【００３２】
最も適した材料として選ばれる珪素の場合、吸収係数が１０3〜１０4cm-1である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００nmの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００nmの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２nmの光の侵入長は概略１００nm〜１０００nmであり、膜厚３０nm〜２００nmで形成される非晶質半導体膜１０６の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【００３３】
レーザー光は直線状のストライプパターンが延在する方向と平行な方向に走査し、溶融した半導体は表面張力が働いて凹部に流れ込み凝固する。凝固した状態では図３で示すように表面がほぼ平坦になる。さらに結晶の成長端や結晶粒界は第２絶縁膜上（凸部上）に形成される（図中ハッチングで示す領域１１０）。こうして結晶性半導体膜１０７が形成される。
【００３４】
その後、好ましくは５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。
【００３５】
その後図４で示すように、結晶性半導体膜１０７の表面をエッチングして凹部に埋め込まれている結晶性半導体膜１０８、１０９を選択的に抽出する。この時、成長端や結晶粒界が集中する領域１１０をエッチング除去することにより良質な半導体領域のみ残すことができる。
【００３６】
抽出された結晶性半導体膜１０８、１０９は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。そして、この島状の半導体領域１０８、１０９の、特に凹部にある結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。
【００３７】
図５は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図５（Ａ）〜（Ｅ）は第１絶縁膜及び第２絶縁膜により形成される凹部の深さ及び間隔と結晶成長の関係を模式的に説明している。
【００３８】
尚、図５で示す長さに関する符号に関し、ｔ01：第２絶縁膜上（凸部）の非晶質半導体膜の厚さ、ｔ02：凹部の非晶質半導体膜の厚さ、ｔ11：第２絶縁膜上（凸部）の結晶性半導体膜の厚さ、ｔ12：凹部の結晶性半導体膜の厚さ、ｄ：第２絶縁膜の厚さ（凹部の深さ）、Ｗ1：第２絶縁膜の幅、Ｗ2：凹部の幅である。
【００３９】
図５（Ａ）は、ｄ＜ｔ02、Ｗ1,Ｗ2が１μmと同程度かそれより小さい場合であり、凹部の溝の深さが非晶質半導体膜２０４よりも小さい場合には、溶融結晶化の過程を経ても凹部が浅いので結晶性半導体膜２０５の表面が十分平坦化されることはない。即ち、結晶性半導体膜２０５の表面状態は下地の凹凸形状が反映された状態となる。
【００４０】
図５（Ｂ）は、ｄ≧ｔ02、Ｗ1,Ｗ2が１μmと同程度かそれより小さい場合であり、凹部の溝の深さが非晶質半導体膜２０３とほぼ等しいかそれより大きい場合には、表面張力が働いて凹部に集まる。それにより固化した状態では、図５（Ｂ）で示すように表面がほぼ平坦になる。この場合、ｔ11＜ｔ12となり、第２絶縁膜２０２上の膜厚が薄い部分２２０に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる。
【００４１】
図３１で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０nmの段差を設け、０．５μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるためにセコ液（ＨＦ：Ｈ2Ｏ＝２：１に添加剤としてＫ2Ｃｒ2Ｏ7を用いて調合した薬液）でエッチングしてある。この写真から明らかなように、結晶粒界は、段差形状の凸部に集中していることが分かる。
【００４２】
図３２は凹部に形成される結晶性半導体膜の配向性を反射電子回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern）により求めた結果を示している。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
【００４３】
図３２のデータは、凹部においては線状に集光されたレーザー光の走査方向と平行な方向に結晶が成長していることを示している。成長の面方位は＜１１０＞方位が優勢であるが、＜１００＞方位の成長も存在している。
【００４４】
図５（Ｃ）は、ｄ＞＞ｔ02、Ｗ1,Ｗ2が１μmと同程度かそれより小さい場合であり、この場合は結晶性半導体膜２０４が凹部を充填するように形成され、第２絶縁膜２０３上には殆ど残存しないようにすることも可能である。
【００４５】
図５（Ｄ）は、ｄ≧ｔ02、Ｗ1,Ｗ2が１μm同程度か若干大きい場合であり、凹部の幅が広がると結晶性半導体膜２０５が凹部を充填し、平坦化の効果はあるが、凹部の中央付近には結晶粒界が発生する。また、第２絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。
【００４６】
図５（Ｅ）は、ｄ≧ｔ02、Ｗ1,Ｗ2が１μmよりも大きい場合であり、図５（Ｄ）の状態がさらに顕在化してくる。
【００４７】
図３３で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０nmの段差を設け、１．８μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるためにセコ液でエッチングしてある。図３１との比較において明らかなように、結晶粒界は、段差形状の凸部のもでなく、凹部にも広がっていることが分かる。従ってこのような構造では、結晶粒界のない結晶性半導体膜を選択的に取り出すことはできない。
【００４８】
以上、図５を用いて説明したように、半導体素子を形成する場合、特にトランジスタにおけるチャネル形成領域をこのような半導体膜で形成する場合には、図５（Ｂ）の形態が最も適していると考えられる。また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第１絶縁膜と第２絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、石英基板の表面をエッチング処理して直接凹部を形成し、凹凸形状を設けても良い。
【００４９】
図６は、結晶化に際し適用することのできるレーザー処理装置の構成の一例を示す。図６はレーザー発振装置４０１ａ、４０１ｂ、シャッター４０２、高変換ミラー４０３〜４０６、シリンドリカルレンズ４０８、４０９、スリット４０７、載置台４１１、載置台４１１をＸ方向及びＹ方向に変位させる駆動手段４１２、４１３、当該駆動手段をコントロールする制御手段４１４、予め記憶されたプログラムに基づいてレーザー発振装置４０１や制御手段４１４に信号を送る情報処理手段４１５などから成っているレーザー処理装置の構成を正面図と側面図により示すものである。
【００５０】
レーザー発振装置は矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を適用することもできる。連続発振固体レーザー発振装置としてはＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料によっても異なるが、１μmから２μmの波長で発振する。５W以上のより高い出力を得る為には、ダイオード励起の固体レーザー発振装置をカスケード接続しても良い。
【００５１】
このようなレーザー発振装置から出力される円形状又は矩形状のレーザー光は、シリンドリカルレンズ４０８、４０９により照射面の断面形状において線状に集光される。また、照射面での干渉を防ぐため、高変換ミラーを適宜調節して１０〜８０度の角度を持って斜め方向から入射する構成となっている。シリンドリカルレンズ４０８、４０９は合成石英製とすれば高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光の波長に対する透過率が９９％以上を実現するために適用される。勿論、照射面の断面形状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。いずれにしても短軸と長軸の比が、１対１０〜１対１００の範囲に含まれるものを指している。また、波長変換素子４１０は基本波に対する高調波を得るために備えられている。
【００５２】
また、載置台４１１を駆動手段４１２、４１３により二軸方向に動かすことにより基板４２０のレーザー処理を可能としている。一方の方向への移動は基板４２０の一辺の長さよりも長い距離を１〜２００cm/sec、好ましくは５〜５０cm/secの等速度で連続的に移動させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステップ移動させることが可能となっている。レーザー発振装置４０１ａ、４０１ｂの発振と、載置台４１１は、マイクロプロセッサを搭載した情報処理手段４１５により同期して作動するようになっている。
【００５３】
載置台４１１は図中で示すＸ方向に直線運動をすることにより、固定された光学系から照射されるレーザー光で基板全面の処理を可能としている。位置検出手段４１６は基板４２０がレーザー光の照射位置にあることを検出して、その信号を情報処理手段４１５に伝送し、情報処理手段４１５によりレーザー発振装置４０１ａ、４０１ｂの発振動作とのタイミングを同期させている。つまり、基板４２０がレーザー光の照射位置にない時は、レーザーの発振を止めその寿命を延長させている。
【００５４】
このような構成のレーザー照射装置により基板４２０に照射されるレーザー光は、図中に示すＸ方向又はＹ方向に相対移動させることにより半導体膜の所望の領域または全面を処理することができる。
【００５５】
以上のように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。
【００５６】
即ち、凹部に複数の結晶方位を有し結晶粒界が形成されることなく、直線状のストライプパターンが延在する方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を残存させることができる。このような結晶性半導体膜でチャネル形成領域が配設されるようにトランジスタを形成することにより、高速で電流駆動能力を向上させることが可能となり、素子の信頼性を向上させることも可能となる。
【００５７】
[実施の形態２]
本発明の結晶性半導体膜の形成において、実施の形態１で示すように非晶質半導体膜にレーザー光を照射して結晶化させる方法の他に、固相成長により結晶化した後さらにレーザー光を照射して溶融再結晶化しても良い。
【００５８】
例えば、図２において非晶質半導体膜１０６を形成した後、当該非晶質半導体膜（例えば非晶質珪素膜）の結晶化温度を低温化させ配向性を向上させるなど、結晶化を促進する触媒作用のある金属元素としてＮｉを添加する。Ｎｉの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が５ppmの水溶液を塗布して金属元素含有層を形成する。勿論、触媒元素はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
【００５９】
その後、５８０℃にて４時間の加熱処理により非晶質半導体膜１０６を結晶化させる。この結晶化した半導体膜に対し、レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、図３と同様に表面がほぼ平坦化された結晶性半導体膜１０７を得ることができる。この結晶性半導体膜１０７も同様に成長端や結晶粒界１１０が形成された領域が形成される。
【００６０】
レーザー光の被照射体として結晶化した半導体膜を用いる利点は半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。
【００６１】
こうして形成された結晶性半導体膜には金属元素が残存するが、ゲッタリング処理により取り除くことができる。この技術の詳細については、特願２００１−０１９３６７号出願（又は特願２００２−０２０８０１号出願）を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和するという効果も合わせ持っている。
【００６２】
その後、実施の形態１と同様に凹部の結晶性半導体膜を抽出する。抽出された結晶性半導体膜は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。そして、この島状の半導体領域の、特に凹部にある結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。
【００６３】
[実施の形態３]
次に、本実施の形態において凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に充填された充填領域にチャネル形成領域が配設されるトランジスタを作製する一形態を図面を用いて説明する。尚、本実施の形態の係る各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【００６４】
図７において、ガラス基板３０１上に３０〜３００nmの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に凹凸形状を有する直線状のストライプパターンを、酸化珪素膜又は酸窒化珪素膜から成る第２絶縁膜３０３で形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度４００℃とし、高周波（１３．５６MHz）電力密度０．６W/cm2で放電させ１０〜３０００nm、好ましくは１００〜２０００nmの厚さに堆積し、その後エッチングにより凹部３０４を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜２μm、好ましくは０．１〜１μmで形成する。
【００６５】
次いで、図８に示すようにトランジスタを構成する島状の半導体膜の配置と形状に合わせて、それと交差する領域にある第２絶縁膜３０３をエッチングにより除去する。また、この第２絶縁膜のパターンは図７で説明した段階で作り込んでも良い。
【００６６】
その後、図９で示すように第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化珪素膜から成る第３絶縁膜３０５と非晶質珪素膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０５は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ4を原料気体として用い形成する。この段階では、図示するように凹部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【００６７】
結晶化は連続発振レーザー光を照射して行う。図１０はその結晶化後の状態を示している。結晶化の条件は連続発振モードのＹＶＯ4レーザー発振器を用い、その第２高調波（波長５３２nm）の出力５〜１０Wを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、１０〜２００cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。このようなレーザー光の照射は図６で示す構成のレーザー処理装置を適用することができる。
【００６８】
線状に集光されたレーザー光３６０の走査方向と凹部の配置との関係は図１７に示されている。線状に集光されたレーザー光３６０の強度分布はその強度分布が長手方向において均一な領域を有していることが望ましい。これは加熱される半導体の温度が照射領域の温度を一定にすることが目的である。線状に集光されたレーザー光の長手方向（走査方向と交差する方向）に温度分布が生じると、結晶の成長方向をレーザー光の走査方向に限定することができなくなるためである。直線状のストライプパターンは図示のように線状に集光されたレーザー光３６０の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。また、直線状のストライプパターンで直線状に延在するのパターンで一部又は全部を共通化しているため、レーザー照射条件のマージンを広げることができる。従って、珪素膜がアブレーションにより飛散してしまうのを防止できる。
【００６９】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光による結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。
【００７０】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図１０に示すように凹部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【００７１】
その後図１１に示すように、少なくとも凹部３０４に結晶性半導体膜３０７が残存するようにエッチング処理を行いう。このエッチング処理により、第３絶縁膜３０５上にある結晶性半導体膜は除去され、凹部の形状に合わせて結晶性半導体膜から成る結晶性半導体膜３０７が得られる。結晶性半導体膜はフッ素系のガスと酸素とをエッチングガスとして用いることにより下地の酸化膜と選択性をもってエッチングすることができる。例えば、エッチングガスとして、ＣＦ4とＯ2の混合ガスが適用される。
【００７２】
さらに、図１１に示す結晶性半導体膜３０７から、図１２に示す島状の半導体膜３０８〜３１０を形成する。この島状の半導体膜３０８は、実施の形態１で示したように、複数の結晶方位を有し、結晶粒界が形成されていないという特徴を有している。尚、図１２は、この島状の半導体膜３０８〜３１０の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。例えば、図８の島状の半導体膜の形状は、複数個の短冊状の結晶性半導体膜は一対の矩形の結晶性半導体膜と連接した形態を有しており、後述するように、複数個の短冊状の結晶性半導体膜にトランジスタのチャネル形成領域が配置される形態となっている。
【００７３】
この後、図１３で示すように、島状の半導体膜３０８〜３１０のチャネル形成領域が配置される周辺の第２絶縁膜をエッチング処理により除去して凹部３１１を形成する。このエッチング処理は緩衝フッ酸のよる薬液処理、又はＣＨＦ3を用いたドライエッチングなどで行うことができる。この凹部３１１を形成することで、図１３（Ｂ）に示すように、その領域の配置する島状の半導体膜３０８〜３１０の側面部及び上面部が露出し、底面には第３絶縁膜３０５が残り第１絶縁膜３０２と接している。他の部位には第２絶縁膜が残存して、島状の半導体膜３０８〜３１０と接している。
【００７４】
この工程においてエッチングの深さは図１８（Ａ）で示すように第１絶縁膜までエッチングして凹部３１１を形成しても良い。このような形態とすることで、後述するように、この部分にゲートを形成する場合、島状の半導体膜３０８〜３０９の側面部の全面をチャネル形成領域とすることができる。また、図１８（Ｂ）で示すように、第２絶縁膜の途中でエッチングを止めても良い。いずれにしてもエッチングの深さを調節することにより島状の半導体膜３０８〜３０９のチャネル形成領域の深さを調節することができる。即ち、結晶化領域を選択することができる。
【００７５】
図１４は、島状の半導体膜３０８の上面及び側面を覆いゲート絶縁膜として用いる第４絶縁膜３１２、ゲート電極として用いる導電膜３１３、３１４を形成する。第４絶縁膜３１２は、３０〜２００nmの酸化珪素膜又は酸窒化珪素膜を形成する。また、導電膜３１３〜３１４はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。
【００７６】
図１５では、島状の半導体膜３０８〜３１０に一導電型の不純物領域３１５〜３１７を形成する段階を示している。ここでは、便宜的にｎ型不純物領域３１５、３１７、ｐ型不純物領域３１６を設けるものとする。これらの不純物領域はゲート電極として用いる導電膜３１３、３１４をマスクとして自己整合的に形成しても良いし、フォトレジストなどでマスキングして形成しても良い。不純物領域３１３〜３１７はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域を適宜設けることもできる。
【００７７】
この不純物領域３１５〜３１７は不純物イオンを電界で加速して、半導体膜に注入するイオン注入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の質量分離の有無は本発明を適用する上で本質的な問題とはならない。しかしながら、島状に半導体膜３０８〜３１０の側面部にも効率良く不純物イオンを注入するためには、イオンの注入方向に対して基板を斜めに配置し、且つ回転させながら注入を行う斜めドーピングを行うことが望ましい。
【００７８】
島状の半導体膜において、ゲート電極を形成する導電層３１３、３１４と重畳する領域はチャネル形成領域３１８となる。このチャネル形成領域３１８の部位における詳細は図１９に示されている。チャネル形成領域３１８においては島状の半導体膜の側面部及び上面部にゲート絶縁膜として機能する第４絶縁膜３１２を介してゲート電極として機能する導電層３１３が配設されている。よって、電位の印加により形成されるチャネル３１９は半導体膜の側面部と上面部に渡って形成される。これにより空乏化領域を増やすことができ、トランジスタの電流駆動能力を向上させることができる。
【００７９】
そして、図１６に示すように５０〜１００nm程度の水素を含有する窒化珪素膜又は酸窒化珪素膜による第５絶縁膜３２０を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。酸化珪素膜などで形成する第６絶縁膜３２１を形成し、ソース及びドレイン領域を形成する不純物領域３１３と接触する配線３２２〜３２６を形成する。
【００８０】
こうしてｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成することができる。図１６は複数のチャネル形成領域が並列に配設され、一対の不純物領域と連接して設けられたマルチチャネル型のトランジスタを示している。また、ｎチャネル型マルチチャネルトランジスタ３２７と、ｐチャネル型マルチチャネルトランジスタ３２８とでＣＭＯＳ構造の基本回路であるインバータ回路を構成する一例を示している。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。例えば、ｎチャネル型トランジスタ３２９のようにシングルチャネルとしても良い。
【００８１】
[実施の形態４]
実施の形態３において、トランジスタはシングルドレイン構造で示されているが、低濃度ドレイン（ＬＤＤ）を設けても良い。図２０はＬＤＤ構造を持ったｎチャネル型マルチチャネルトランジスタの一例を示している。
【００８２】
図２０（Ａ）で示すトランジスタの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属３３０ａとタングステン又はタングステン合金など高融点金属３３０ｂで形成する一例であり、ゲート電極３５０ｂの側面にスペーサ３３１を設けている。スペーサ３３１は酸化珪素などの絶縁体で形成しても良いし、導電性を持たせるためにｎ型の多結晶珪素で形成しても良く、異方性ドライエッチングにより形成する。ＬＤＤ領域３３２はこのスペーサを形成する前に形成することにより、ゲート電極３３０ｂに対し自己整合的に形成することができる。スペーサを導電性材料で形成した場合には、ＬＤＤ領域が実質的にゲート電極と重畳するゲート・オーバーラップＬＤＤ(Gate-Overlapped LDD)構造とすることができる。
【００８３】
一方、図２０（Ｂ）はゲート電極３５０ａを設けない構造であり、この場合はＬＤＤ構造となる。
【００８４】
図２０（Ｃ）は、ｎ型不純物領域３１５に隣接してＬＤＤ領域を形成するｎ型不純物領域３３４が形成されている。ゲート電極３３３は二層構造であり、ｎ型不純物領域３２２及びＬＤＤ領域を形成するｎ型不純物領域３３４は自己整合的に形成することができる。このようなゲート電極と不純物領域、及びその作製方法の詳細については、特願２０００−１２８５２６号出願又は特願２００１−０１１０８５号出願を参照されたい。
【００８５】
いずれにしても、このようなゲート構造により自己整合的にＬＤＤ領域を形成する構造は、特にデザインルールを微細化する場合において有効である。ここでは単極性のトランジスタ構造を示したが、実施の形態４と同様にＣＭＯＳ構造を形成することもできる。
【００８６】
尚、本実施の形態においてゲート電極及びＬＤＤ領域の構成以外は、実施の形態３と同じであり詳細な説明は省略する。
【００８７】
[実施の形態５]
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至４に基づいて作製される表示パネルの形態を説明する。
【００８８】
図２１は基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ、入出力端子部９０８、配線又は配線群９１７が備えられている。シールパターン９４０はゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ９３６が固着されている。
【００８９】
さらに、本発明のトランジスタを用いて各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ／ＤＳＰ(Digital Signal Processor)、グラフィクス用ＬＳＩ、暗号ＬＳＩ、アンプなどが形成されたチップ９５０が実装されていても良い。これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には１μm以下のデザインルールが適用される。トランジスタのゲート構造としては、図２０（Ａ）（Ｂ）などが適している。また、実装の方法に限定はなくＣＯＧ方式などが適用されている。
【００９０】
例えば、実施の形態３乃至４で示すトランジスタは画素部９０２のスイッチング素子として、さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成する能動素子として適用することができる。
【００９１】
図２７はは画素部９０２の一画素の構成を示す一例であり、トランジスタ５０１〜８０３が備えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチング用、リセット用、駆動用のトランジスタである。これらのトランジスタの作製工程は図２２乃至図２７により示されている。尚、工程の詳細は実施の形態３と同様であり詳細な説明は省略する。
【００９２】
図２２は第１絶縁膜５０２と直線状のストライプパターンを形成する第２絶縁膜５０３を形成した状態を示している。この第２絶縁膜により凹部５０４が形成されている。図中点線で囲む領域は、チャネル形成領域を含む島状の半導体膜が形成される領域を示している。
【００９３】
図２３では、この上に非晶質半導体膜５０５を堆積し、それに線状に集光されたレーザー光５０６を照射して結晶性半導体膜５０７を形成する段階を示している。
【００９４】
図２４は第２絶縁膜５０３上にある結晶性半導体膜をエッチングにより選択的に除去し、凹部を充填する形で結晶性半導体膜５０８が形成された状態を示している。さらに、図２５はこの結晶性半導体膜５０８をエッチングして、島状の半導体膜５０９、５１０が形成された状態を示している。
【００９５】
そして、図２６で示すように、第２絶縁膜をエッチングして凹部５１１〜５１３を形成し島状の半導体膜５０９、５１０の側面部を部分的に露出させる。さらに、ゲート絶縁膜（図示せず）及びゲート電極（又はゲート配線）５１４〜５１６を形成する。凹部５１１〜５１３は島状の半導体膜５０９、５１０がゲート電極（又はゲート配線）５１４〜５１６と交差する位置に合わせて形成されるものである。これにより、実施の形態３と同様なゲート構造を得ることができる。また、ゲート構造の詳細に関しては、実施の形態４で示す構造を採用しても良い。
【００９６】
その後、ｎ型又はｐ型の不純物領域を形成し、絶縁膜を介して各種配線５１８〜５２０及び画素電極５１７を形成することにより、図２７で示す画素構造を得ることができる。
【００９７】
図２８（Ａ）は図２７におけるＡ−Ａ'線に対応する縦断面図を示している。さらに図２８（Ｂ）に示すように画素電極５１７を用いて液晶表示装置や有機発光装置を完成させることができる。
【００９８】
図２８（Ｂ）は有機発光素子３３からの発光が基板側とは反対側に放射する形態（上方放射型）を示している。配線５２０と接続する有機発光素子３３の一方の電極である陰極を画素電極５１７で形成する。有機化合物層２７は陰極側から電子注入輸送層、発光層、正孔注入輸送層の順で形成する。その上層側に形成される陽極２９との間には薄い透光性の金属層２８が設けられている。陽極２９は酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）など透光性導電膜を抵抗加熱蒸着法で形成する。この金属層２８は陽極２９を形成するに当たり、有機化合物層２７にダメージが及び素子特性が悪化するのを防いでいる。その後形成する保護膜２４、パッシベーション膜２５はを形成する。
【００９９】
有機化合物層２１を低分子有機化合物で形成する場合には、銅フタロシアニン（ＣｕＰｃ）と芳香族アミン系材料であるＭＴＤＡＴＡ及びα−ＮＰＤで形成される正孔注入輸送層、トリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）で形成される電子注入層兼発光層を積層させて形成することができる。Ａｌｑ3は一重項励起状態からの発光（蛍光）を可能としている。
【０１００】
輝度を高めるには三重項励起状態からの発光（燐光）を利用することが好ましい。この場合には、有機化合物層２１としてフタロシアニン系材料であるＣｕＰｃと芳香族アミン系材料であるα−ＮＰＤで形成される正孔注入輸送層上に、カルバゾール系のＣＢＰ＋Ｉｒ（ｐｐｙ）3を用いて発光層を形成し、さらにバソキュプロイン(ＢＣＰ)を用いて正孔ブロック層、Ａｌｑ3による電子注入輸送層を積層させた構造とすることもできる。
【０１０１】
上記二つの構造は低分子系有機化合物を用いた例であるが、高分子系有機化合物と低分子系有機化合物を組み合わせた有機発光素子を実現することもできる。例えば、有機化合物層２１として陽極側から、高分子系有機化合物のポリチオフェン誘導体(ＰＥＤＯＴ)により正孔注入輸送層、α−ＮＰＤによる正孔注入輸送層、ＣＢＰ＋Ｉｒ（ｐｐｙ）3による発光層、ＢＣＰによる正孔ブロック層、Ａｌｑ3による電子注入輸送層を積層させても良い。正孔注入層をＰＥＤＯＴに変えることにより、正孔注入特性が改善され、発光効率を向上させることができる。
【０１０２】
いずれにしても、三重項励起状態かからの発光（燐光）は、一重項励起状態からの発光（蛍光）よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（有機発光素子を発光させるに要する電圧）を低くすることが可能である。
【０１０３】
このように本発明を用いて有機発光素子を用いた表示パネルを作製することができる。また、陽極と陰極の配置を反転させれば、発光が基板側に放射する形態（下方放射型）とすることもできる。さらに、ここでは例示しなかったが、液晶の電気光学特性を利用した表示パネルを作製することもできる。
【０１０４】
[実施の形態６]
実施の形態３で図１９を用いて説明したように、本発明のトランジスタは島状の半導体膜の側壁部と上辺部にチャネル形成領域を形成することができる。さらに、下層側に導電層を設けることによりボディバイアスを印加することが可能となる。トランジスタの作製方法は実施の形態３に従うものであるが、その差異について図２９を用いて説明する。
【０１０５】
図２９（Ａ）において、基板上には第１絶縁膜８０２として窒化珪素膜を形成し、その上にタングステン膜８０３をスパッタリング法にて形成する。特に窒化珪素膜は高周波スパッタリング法で形成すると緻密な膜を形成することが可能である。第２絶縁膜８０３は酸化珪素膜で形成する。酸化珪素膜はエッチングにより図示するように凹部を形成するが、下地のタングステン膜との選択比は３０程度あるので容易に加工できる。
【０１０６】
この上に、第３絶縁膜８０５として酸窒化珪素膜と非晶質珪素膜８０５を連続して形成し、溶融結晶化し、さらに表層部をエッチングすることで図２９（Ｂ）で示すように結晶性珪素膜８０７を形成する。その後、図２９（Ｃ）に示すようにゲート絶縁膜８０８、ゲート電極８０９を形成する。タングステン膜８０３上にはゲート絶縁膜８０８が形成されるので、ゲート電極８０９と短絡することはない。
【０１０７】
このような形態において、タングステン膜８０３を接地電位に固定すると、トランジスタのしきい値電圧のばらつきを小さくすることができる。また、ゲート電極８０９と同電位を印加して駆動すると、オン電流を増加させることができる。
【０１０８】
また、放熱効果を高めるためには、図３０で示すようにタングステン膜８０３の上層に、窒化アルミニウム又は酸窒化アルミニウムを形成すると良い。ここに窒化アルミニウム又は酸窒化アルミニウムを設けるその他の理由は、エッチング加工の選択比を確保することにある。即ち、ＣＨＦ3などフッ素系のエッチングガスで第２絶縁膜である酸化珪素を除去して、且つ下地の金属膜を露出させないためには、窒化珪素は適しておらず、窒化アルミニウム又は酸窒化アルミニウムが適している。
【０１０９】
このようなトランジスタの構成は、実施の形態３〜５と組み合わせて適用することができる。
【０１１０】
[実施の形態７]
本発明を用いて様々な装置を完成させることができる。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話など)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置などが挙げられる。それらの一例を図３４に示す。
【０１１１】
図３４(Ａ)は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、支持台３００２、表示部３００３などにより構成されている。本発明により作製されるトランジスタは表示部３００３の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。
【０１１２】
図３４(Ｂ)は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６などにより構成されている。本発明により作製されるトランジスタは表示部３０１２の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。
【０１１３】
図３４(Ｃ)は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４などにより構成されている。本発明により作製されるトランジスタは表示部３０２３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。
【０１１４】
図３４(Ｄ)は本発明を適用してＰＤＡ(Personal Digital Assistant)を完成させた一例であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５などにより構成されている。本発明により作製されるトランジスタは表示部３０３３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりＰＤＡを完成させることができる。
【０１１５】
図３４(Ｅ)は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３０４４などにより構成されている。本発明により作製されるトランジスタは表示部３０４２の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、増幅回路など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。
【０１１６】
図３４(Ｆ)は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１、表示部(Ａ)３０５２、接眼部３０５３、操作スイッチ３０５４、表示部(Ｂ)３０５５、バッテリー３０５６などにより構成されている。本発明により作製されるトランジスタは表示部(Ａ)３０５２および表示部(Ｂ)３０５５の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。
【０１１７】
図３４(Ｇ)は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６などにより構成されている。本発明により作製されるトランジスタは表示部３０６４の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、携帯電話用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。
【０１１８】
尚、ここで示す装置はごく一例であり、これらの用途に限定するものではない。
【０１１９】
【発明の効果】
以上説明したように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。
【０１２０】
そして、トランジスタなどの半導体素子、特にチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。
【０１２１】
さらに、当該結晶性半導体膜の側面部と上面部に重畳してゲート絶縁膜及びゲート電極を形成することにより、チャネル形成領域の面積が拡大し、オン電流を増加することができる。さらに、三方からゲート電圧を印加することにより、ゲート絶縁膜に注入されるキャリア、特にホットキャリアを少なくすることができ、トランジスタの信頼性を向上させることもできる。
【図面の簡単な説明】
【図１】 本発明の結晶化方法を説明する斜視図であり、絶縁膜で凹部を形成する段階を示す。
【図２】 本発明の結晶化方法を説明する斜視図であり、凹部を形成した絶縁膜上に非晶質半導体膜を形成する段階を示す。
【図３】 本発明で結晶化方法を説明する斜視図であり、凹部を形成した絶縁膜上に結晶性半導体膜を形成した段階を示す。
【図４】 本発明の結晶化方法を説明する斜視図であり、凹部に結晶性半導体膜を残存せしめた段階を示す。
【図５】 結晶化における開口部の形状と結晶性半導体膜の形態との関係の詳細を説明する縦断面図。
【図６】 本発明に適用するレーザー照射装置の一態様を示す配置図。
【図７】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図８】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図９】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１０】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１１】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１２】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１３】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１４】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１５】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１６】 本発明により作製されるトランジスタの作製工程を説明する上面図及び縦断面図。
【図１７】 本発明における線状に集光されたレーザー光とその走査方向を説明する図。
【図１８】 本発明により作製されるトランジスタの作製工程を説明する縦断面図。
【図１９】 本発明により作製されるトランジスタのチャネル形成領域の詳細を説明する縦断面図。
【図２０】 本発明により作製されるトランジスタにおいて適用することができるゲート構造の一例を示す縦断面図。
【図２１】 本発明を用いて作製される半導体装置の外観図の一例。
【図２２】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２３】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２４】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２５】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２６】 図２１で示す半導体装置の画素部の作製工程を説明する上面図。
【図２７】 図１６で示す半導体装置の画素部の構造を説明する上面図。
【図２８】 図２１に対応する画素部の構造を説明する縦断面図。
【図２９】 下地に金属膜を設け、本発明により作製されるトランジスタのチャネル形成領域の詳細を説明する縦断面図。
【図３０】 下地に金属膜を設け、本発明により作製されるトランジスタのチャネル形成領域の詳細を説明する縦断面図。
【図３１】 １７０nmの段差を設け、０．５μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。
【図３２】 １７０nmの段差を設け、１．８μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。
【図３３】 凹部に形成された結晶の配向を示すＥＢＳＰマッピングデータ。
【図３４】 半導体装置の一例を示す図。
Claims (12)
- 島状に分割された結晶性半導体膜を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に直線状のストライプパターンで延在する凹部および凸部が設けられた絶縁膜を形成し、
前記島状に分割された結晶性半導体膜の配置に合わせて、それと交差する前記絶縁膜の凸部を除去した後、前記絶縁膜上に非晶質半導体膜を形成し、
前記絶縁膜の凹部に溶融した半導体を流し込むように前記非晶質半導体膜を溶融して結晶化させて結晶性半導体膜を形成し、
前記絶縁膜の凸部に残存する結晶性半導体膜を除去した後、前記絶縁膜の凹部に形成された結晶性半導体膜から、前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域を形成する部位において前記絶縁膜の凸部を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とする半導体装置の作製方法。 - 島状に分割された結晶性半導体膜を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に直線状のストライプパターンで延在する凹部および凸部が設けられた絶縁膜を形成し、
前記島状に分割された結晶性半導体膜の配置に合わせて、それと交差する前記絶縁膜の凸部を除去した後、前記絶縁膜上に非晶質半導体膜を形成し、
レーザー光の照射により、前記絶縁膜の凹部に溶融した半導体を流し込むように前記非晶質半導体膜を溶融して結晶化させて結晶性半導体膜を形成し、
前記絶縁膜の凸部に残存する結晶性半導体膜を除去した後、前記絶縁膜の凹部に形成された結晶性半導体膜から、前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域を形成する部位において前記絶縁膜の凸部を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とする半導体装置の作製方法。 - 島状に分割された結晶性半導体膜を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に直線状のストライプパターンで延在する凹部および凸部が設けられた絶縁膜を形成し、
前記島状に分割された結晶性半導体膜の配置に合わせて、それと交差する前記絶縁膜の凸部を除去した後、前記絶縁膜上に非晶質半導体膜を形成し、
レーザー光を照射し、且つチャネル長方向と平行な方向に走査して、前記絶縁膜の凹部に溶融した半導体を流し込むように前記非晶質半導体膜を溶融して結晶化させて結晶性半導体膜を形成し、
前記絶縁膜の凸部に残存する結晶性半導体膜を除去した後、前記絶縁膜の凹部に形成された結晶性半導体膜から、前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域を形成する部位において前記絶縁膜の凸部を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とする半導体装置の作製方法。 - 請求項２または請求項３において、
前記レーザー光は連続発振型のレーザー発振装置を光源として照射することを特徴とする半導体装置の作製方法。 - 基板上に直線状の凹部および凸部からなるストライプパターンを有する絶縁膜を形成し、
島状に分割された結晶性半導体膜が形成される領域に配置する前記絶縁膜の凸部を除去し、
前記絶縁膜を覆うように非晶質半導体膜を形成し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性半導体膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記絶縁膜の凸部を露出させ、
前記絶縁膜の凹部に設けられた結晶性半導体膜を選択的に除去して前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域が形成される領域における前記絶縁膜の凸部を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するようにゲート絶縁膜およびゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上にＷ、Ｍｏ、Ｔｉ、ＴａまたはＣｒのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に直線状の凹部および凸部からなるストライプパターンを有する絶縁膜を形成し、
島状に分割された結晶性半導体膜が形成される領域に配置する前記絶縁膜の凸部を除去し、
前記絶縁膜を覆うように非晶質半導体膜を形成し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性半導体膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記絶縁膜の凸部を露出させ、
前記絶縁膜の凹部に設けられた結晶性半導体膜を選択的に除去して前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域が形成される領域における前記絶縁膜の凸部を除去して前記島状に分割された結晶性半導体膜を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するようにゲート絶縁膜およびゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上にＷ、Ｍｏ、Ｔｉ、ＴａまたはＣｒのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に窒化アルミニウムまたは酸窒化アルミニウムからなる絶縁層を形成し、
前記絶縁層上に直線状の凹部および凸部からなるストライプパターンを有する絶縁膜を形成し、
島状に分割された結晶性半導体膜が形成される領域に配置する前記絶縁膜の凸部を除去し、
前記絶縁膜を覆うように非晶質半導体膜を形成し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性半導体膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記絶縁膜の凸部を露出させ、
前記絶縁膜の凹部に設けられた結晶性半導体膜を選択的に除去して前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域が形成される領域における前記絶縁膜の凸部を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するようにゲート絶縁膜およびゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜の一部を除去することによって直線状の凹部および凸部からなるストライプパターンを形成し、
島状に分割された結晶性半導体膜が形成される領域に配置する前記第２の絶縁膜を除去し、
前記第１の絶縁膜および前記第２の絶縁膜を覆うように第３の絶縁膜と非晶質半導体膜を連続して成膜し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性半導体膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記凸部に設けられた第３の絶縁膜を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域が形成される領域における前記第２の絶縁膜および前記第３の絶縁膜を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するようにゲート絶縁膜およびゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上にＷ、Ｍｏ、Ｔｉ、ＴａまたはＣｒのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に第２の絶縁膜を形成し、
前記第２の絶縁膜の一部を除去することによって直線状の凹部および凸部からなるストライプパターンを形成し、
島状に分割された結晶性半導体膜が形成される領域に配置する前記第２の絶縁膜を除去し、
前記金属層および前記第２の絶縁膜を覆うように第３の絶縁膜と非晶質半導体膜を連続して成膜し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性半導体膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記凸部に設けられた第３の絶縁膜を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域が形成される領域における前記第２の絶縁膜および前記第３の絶縁膜を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するようにゲート絶縁膜およびゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上にＷ、Ｍｏ、Ｔｉ、ＴａまたはＣｒのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に窒化アルミニウムまたは酸窒化アルミニウムからなる絶縁層を形成し、
前記絶縁層上に第２の絶縁膜を形成し、
前記第２の絶縁膜の一部を除去することによって直線状の凹部および凸部からなるストライプパターンを形成し、
島状に分割された結晶性半導体膜が形成される領域に配置する前記第２の絶縁膜を除去し、
前記絶縁層および前記第２の絶縁膜を覆うように第３の絶縁膜と非晶質半導体膜を連続して成膜し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性半導体膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記凸部に設けられた第３の絶縁膜を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して前記島状に分割された結晶性半導体膜を形成し、
少なくともチャネル形成領域が形成される領域における前記第２の絶縁膜および前記第３の絶縁膜を除去して前記島状に分割された結晶性半導体膜の側面部を露出させ、
前記島状に分割された結晶性半導体膜の側面部および上面部に接するようにゲート絶縁膜およびゲート電極を形成することを特徴とする半導体装置の作製方法。 - 請求項５乃至請求項１０のいずれか一項において、
前記非晶質半導体膜の結晶化は、レーザー光を照射することによって行うことを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項１１のいずれか一項において、
前記凹部の幅は０．０１μｍ以上２μｍ以下であり、深さが０．０１μｍ以上３μｍ以下に形成することを特徴とする半導体装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033262A JP4137460B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の作製方法 |
| US10/357,381 US7709895B2 (en) | 2002-02-08 | 2003-02-04 | Semiconductor device having insulating stripe patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033262A JP4137460B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003234477A JP2003234477A (ja) | 2003-08-22 |
| JP2003234477A5 JP2003234477A5 (ja) | 2005-08-18 |
| JP4137460B2 true JP4137460B2 (ja) | 2008-08-20 |
Family
ID=27776107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002033262A Expired - Fee Related JP4137460B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7709895B2 (ja) |
| JP (1) | JP4137460B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003204067A (ja) * | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
| EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| US6884668B2 (en) * | 2002-02-22 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6847050B2 (en) * | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| US6812491B2 (en) * | 2002-03-22 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory cell and semiconductor memory device |
| TWI303882B (en) * | 2002-03-26 | 2008-12-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6930326B2 (en) * | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2005157272A (ja) * | 2003-11-04 | 2005-06-16 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置の製造方法、電気光学装置用基板、電気光学装置および電子機器 |
| JP4539820B2 (ja) * | 2004-05-06 | 2010-09-08 | 光陽工業股▲分▼有限公司 | オートバイのフロント・ボードの取付構造 |
| JP2006166275A (ja) * | 2004-12-10 | 2006-06-22 | Seiko Epson Corp | 水晶デバイスの製造方法 |
| JP2006261188A (ja) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US7550382B2 (en) * | 2005-05-31 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device |
| EP2001047A1 (en) * | 2007-06-07 | 2008-12-10 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| JP5371144B2 (ja) | 2007-06-29 | 2013-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法、並びに電子機器 |
| US8441018B2 (en) | 2007-08-16 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Direct bandgap substrates and methods of making and using |
| CN103918065A (zh) * | 2011-08-10 | 2014-07-09 | 恩特格林斯公司 | 具有视需要氧化钇覆盖层的经AlON涂布的基质 |
| KR102103913B1 (ko) | 2012-01-10 | 2020-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR101891381B1 (ko) | 2015-03-18 | 2018-08-24 | 엔테그리스, 아이엔씨. | 플루오로-어닐링된 필름으로 코팅된 물품 |
| EP3136446A1 (en) * | 2015-08-28 | 2017-03-01 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Tft device and manufacturing method |
| US10424672B2 (en) * | 2016-02-19 | 2019-09-24 | Silicon Display Technology | Oxide semiconductor transistor |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330363A (en) * | 1980-08-28 | 1982-05-18 | Xerox Corporation | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas |
| JPS57157519A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57196522A (en) * | 1981-05-28 | 1982-12-02 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58151042A (ja) * | 1982-03-03 | 1983-09-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58178565A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS59125663A (ja) * | 1983-01-05 | 1984-07-20 | Seiko Instr & Electronics Ltd | 薄膜半導体装置の製造方法 |
| JPS61241909A (ja) * | 1985-04-19 | 1986-10-28 | Agency Of Ind Science & Technol | Ｓｏｉ結晶形成法 |
| JPH0810668B2 (ja) | 1985-10-31 | 1996-01-31 | 旭硝子株式会社 | 多結晶シリコン膜の製造方法 |
| JPH02143417A (ja) * | 1988-11-24 | 1990-06-01 | Sharp Corp | 半導体装置の製造方法 |
| JP3142893B2 (ja) * | 1991-04-24 | 2001-03-07 | 株式会社リコー | 薄膜半導体装置 |
| JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
| JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| US6700133B1 (en) * | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5854803A (en) * | 1995-01-12 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser illumination system |
| JP3727034B2 (ja) | 1995-01-13 | 2005-12-14 | 株式会社半導体エネルギー研究所 | レーザー照射装置 |
| JP3284899B2 (ja) * | 1996-10-17 | 2002-05-20 | 松下電器産業株式会社 | 半導体素子及びその製造方法 |
| JP3943245B2 (ja) * | 1997-09-20 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
| US6528397B1 (en) * | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
| JP2000183351A (ja) * | 1998-12-11 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
| US6586802B2 (en) * | 1999-01-14 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6674136B1 (en) * | 1999-03-04 | 2004-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having driver circuit and pixel section provided over same substrate |
| TW544743B (en) * | 1999-08-13 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP3897965B2 (ja) | 1999-08-13 | 2007-03-28 | 株式会社半導体エネルギー研究所 | レーザー装置及びレーザーアニール方法 |
| JP3645755B2 (ja) * | 1999-09-17 | 2005-05-11 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| CN1217417C (zh) * | 1999-12-10 | 2005-08-31 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2001175198A (ja) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
| US6747289B2 (en) * | 2000-04-27 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| TWI221645B (en) * | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7115453B2 (en) * | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2003204067A (ja) * | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
| EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TWI272666B (en) * | 2002-01-28 | 2007-02-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6884668B2 (en) * | 2002-02-22 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6847050B2 (en) * | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| US6812491B2 (en) * | 2002-03-22 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory cell and semiconductor memory device |
| TWI303882B (en) * | 2002-03-26 | 2008-12-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6930326B2 (en) * | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| US6906343B2 (en) * | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
-
2002
- 2002-02-08 JP JP2002033262A patent/JP4137460B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-04 US US10/357,381 patent/US7709895B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234477A (ja) | 2003-08-22 |
| US20030209710A1 (en) | 2003-11-13 |
| US7709895B2 (en) | 2010-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6726731B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4137460B2 (ja) | 半導体装置の作製方法 | |
| JP6709873B2 (ja) | 表示パネル、電子機器 | |
| KR100979926B1 (ko) | 반도체소자 및 그것을 사용한 반도체장치 | |
| JP4137461B2 (ja) | 半導体装置の作製方法 | |
| JP4397599B2 (ja) | 半導体装置の作製方法 | |
| JP4312466B2 (ja) | 半導体装置の作製方法 | |
| JP4338996B2 (ja) | 半導体装置の作製方法 | |
| JP2004006644A (ja) | 半導体装置及びその作製方法 | |
| JP2005340852A (ja) | 半導体装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |