[go: up one dir, main page]

JP4253416B2 - 電子放出素子を用いた撮像素子 - Google Patents

電子放出素子を用いた撮像素子 Download PDF

Info

Publication number
JP4253416B2
JP4253416B2 JP2000006425A JP2000006425A JP4253416B2 JP 4253416 B2 JP4253416 B2 JP 4253416B2 JP 2000006425 A JP2000006425 A JP 2000006425A JP 2000006425 A JP2000006425 A JP 2000006425A JP 4253416 B2 JP4253416 B2 JP 4253416B2
Authority
JP
Japan
Prior art keywords
electron
thin film
metal thin
insulator layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000006425A
Other languages
English (en)
Other versions
JP2001196017A (ja
Inventor
高正 吉川
英夫 佐藤
淳志 吉澤
高士 山田
隆 中馬
伸安 根岸
新吾 岩崎
一到 酒村
拓也 秦
清秀 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2000006425A priority Critical patent/JP4253416B2/ja
Priority to DE60111582T priority patent/DE60111582T2/de
Priority to EP01100012A priority patent/EP1117117B1/en
Priority to US09/754,253 priority patent/US6744063B2/en
Publication of JP2001196017A publication Critical patent/JP2001196017A/ja
Application granted granted Critical
Publication of JP4253416B2 publication Critical patent/JP4253416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子放出素子を用いた撮像素子に関し、特に電子放出素子の複数を例えば2次元マトリクス状などの配列にした撮像素子に関する。
【0002】
【従来の技術】
陰極の加熱を必要としないで、電界により電子を引き出す電子放出素子が、FED(field emission display)の電子放出源として用いられている。例えば、錐体状のspindt形冷陰極を用いたFEDの発光原理は、冷陰極アレイが異なるもののCRT(cathode ray tube)と同様に、陰極から離間したゲート電極により電子を真空中に引出し、透明陽極に塗布された蛍光体に衝突させて、発光させるものである。
【0003】
冷陰極の電子放出素子を撮像素子に用いることも提案されている。例えば、特開平4−312752号に記載されているように、冷陰極の複数を並べて放出効率を高めたビジコン電子管装置が知られている。
しかしながら、微細なspindt型電界放出源は、冷陰極の製造工程が複雑で、その工程数が多いので、製造歩留りが低いといった問題がある。
【0004】
さらに、特開平5−6749号に記載されているように、面電子源の冷陰極の複数をマトリクス配列して、放出された電子を結像面上の光導電膜に入射する構成の撮像装置が知られている。面電子源として金属−絶縁体−金属(MIM)構造の電子放出素子が用いられている。
しかしながら、MIM構造の電子放出素子を用いてもまだ放出電子の量は十分とはいえない。
【0005】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みてなされたものであり、低い電圧で安定して電子放出することのできる電子放出素子を用いた撮像素子を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の撮像素子は、真空空間を挾み対向する一対の第1及び第2基板と、前記第1基板に設けられた複数の電子放出素子と、前記第2基板に設けられた光導電層と、からなる撮像素子であって、前記電子放出素子の各々は、オーミック電極上に積層された電子供給層上に積層された絶縁体層、及び前記絶縁体層上に積層された金属薄膜電極からなり、前記絶縁体層及び前記金属薄膜電極は、それらの膜厚が前記電子供給層に向かって漸次減少する電子放出部の電子放出部を有し、前記電子放出部における前記絶縁体層が前記電子供給層上で終端していることを特徴とする。
【0007】
本発明の撮像素子においては、前記絶縁体層は誘電体からなり、前記電子放出部以外では50nm以上の膜厚を有することを特徴とする。本発明の撮像素子においては、前記電子放出部における前記金属薄膜電極が前記絶縁体層上で終端していることを特徴とする
【0008】
本発明の撮像素子においては、前記電子放出部は前記金属薄膜電極の平坦表面における凹部であることを特徴とする。本発明の撮像素子においては、前記絶縁体層及び前記金属薄膜電極は、物理堆積法又は化学堆積法で積層されることを特徴とする。本発明の撮像素子においては、前記金属薄膜電極の複数の上にバスラインが形成され、前記オーミック電極及び前記バスラインはそれぞれストライプ状の電極でありかつ互いに直交する位置に配列されていることを特徴とする。
【0010】
【作用】
以上の構成により本発明によれば、絶縁体層及び金属薄膜電極の島状の一部分がその界面が延在する電子供給層の方向へそれらの膜厚が漸次減少するので、その島領域から放出される電子の量が増加する電子放出素子を撮像素子に用いているので、撮像素子の小型化が可能となる。また、放出電子の直進性が良いため、解像度の高い出力信号(映像信号)が得られる。
【0011】
さらに、本発明の撮像素子では、電子放出素子の絶縁体層は厚い膜厚を有するのでスルーホールが発生しにくいので製造歩留まりが向上する。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
図1に示すように、本実施の形態の電子放出素子Sは、ガラスの素子基板10上に例えば、アルミニウム(Al)、タングステン(W)、窒化チタン(TiN)、銅(Cu)、クロム(Cr)などからなるオーミック電極11を形成し、その上に金属若しくは金属化合物又はシリコン(Si)などの半導体からなる電子供給層12を形成し、その上にSiOx(X=0.1〜2.0)などからなる絶縁体層13を積層し、その上に例えば白金(Pt)、金(Au)などの金属薄膜電極15を積層して構成される。特に、絶縁体層13は誘電体からなり、その平坦部は50nm以上の極めて厚い膜厚を有する。これらの層は、スパッタリング法を通して、Ar,Kr,Xeあるいはそれらの混合ガス、又はこれらの希ガスを主成分としO2,N2などを混入した混合ガスを用いてガス圧0.1〜100mTorr好ましくは0.1〜20mTorr、成膜レート0.1〜1000nm/min好ましくは0.5〜100nm/minのスパッタ条件で成膜される。
【0013】
さらに、絶縁体層13及び金属薄膜電極15には、それらの膜厚が電子供給層12に向け共に漸次減少する島領域14が形成されている。島領域14の中央に向け絶縁体層13及び金属薄膜電極15は共に漸次減少している。
図1に示すように、島領域14は金属薄膜電極15の平坦表面における円形凹部として形成されている。島領域14においては、金属薄膜電極15が絶縁体層13上の縁部Aで終端している。また、島領域14における絶縁体層13は電子供給層12上の縁部Bで終端している。
【0014】
凹部である島領域14は、以下のように形成される。まず、図2に示すように、オーミック電極11が形成された基板10上にスパッタリングにより電子供給層12を形成する。
その後に、図3に示すように、電子供給層12の上に複数の球状の微粒子20を散布する。
【0015】
微粒子の形状は球状でなくても電子放出は得られるが、微粒子の粒界部分の均一性や膜上への均一な分散、凝集が無いことを考えると、等方的な形状である液晶用スペーサ、ボールミルなどの真球状粒子が望ましい。また、粒子径分布は小さい方がよい。微粒子の直径は、電子放出側の金属薄膜電極表面に微粒子の形状の一部が露出するような、すなわち完全に埋没しないような大きさである。微粒子の材質は絶縁体、半導体、金属が用いられ得る。金属微粒子を用いる場合、素子がショートしてしまう可能性があるので、後工程での金属薄膜電極15を成膜後、微粒子を完全に取り除く。
【0016】
次に、図4に示すように、電子供給層12及び微粒子20上に絶縁体13、13aを堆積させ、絶縁体の薄膜からなる絶縁体層13を形成する。ここで、電子供給層12及び微粒子20の接触部分の周りには絶縁体が回り込み、絶縁体層13の所定膜厚から電子供給層12に近づくにつれ漸次膜厚が減少する絶縁体層部分が形成される。膜厚が漸次減少する絶縁体層部分は島領域14における電子供給層12上の縁部Bで終端する。
【0017】
次に、図5に示すように、絶縁体層13及び微粒子20上に金属15、15aを堆積させ金属薄膜電極15を形成する。ここで、金属は絶縁体層13及び微粒子20間の間隙から電子供給層12及び微粒子20の接触部分の周りには回り込み、金属薄膜電極15の所定膜厚から漸次膜厚が減少する金属薄膜電極部分が形成される。膜厚が漸次減少する金属薄膜電極部分は島領域14における絶縁体層13上の縁部Aで終端する。すなわち、微粒子20と絶縁体層13または金属薄膜電極15の間に境界(粒界)が存在し、その境界から微粒子と電子供給層12の接点にむかって、絶縁体層13及び金属薄膜電極15の膜厚が連続的に薄くなっている。このようにして、凹部である島領域14は、絶縁体層13及び金属薄膜電極15内の微粒子20下の接触面周囲に形成される。
【0018】
この金属薄膜電極形成工程の後に、超音波洗浄などによって微粒子を除去することによって、図1に示す陥没した円形凹部の島領域14が形成される。
この微粒子除去工程の後に、膜厚が漸次減少する絶縁体層13の部分上に終端する金属薄膜電極15が形成された島領域14を有する素子基板10に対し、導電経路成長工程が施され得る。この導電経路成長工程においては、金属薄膜電極15及び電子供給層12間に電圧を印加して、所定電流を流す。ここで、絶縁体層13の縁部Bと金属薄膜電極15の縁部Aとの間の絶縁体層が高い抵抗率ではあるが電流経路となるいわゆるサイト部分となっているので、このサイト部分にまず電流が流れ始める。これによりジュール熱が発生し、絶縁体層の表面又は内部に導電経路の成長が促進される。
【0019】
つぎにサイト部分直下の電子供給層12のSiは当初高い抵抗率であったものが局部的かつ選択的に電気抵抗が減少して、この部分にその電流量が増大する。これにより導電経路が環状に集中的に一様に成長する。このように、Siは最初高抵抗であるために余計な絶縁破壊を防止することもできる。また、放出電流の安定化にも寄与している。
【0020】
さらに、上記実施の形態の場合、微粒子20は電子供給層12に接しているが、図6に示すように、微粒子散布工程の直前に予備絶縁体層13bを予めスパッタして形成し、予備絶縁体層13bを介して微粒子20と電子供給層12とを離してもよい。離れている場合その距離は数十〜数千オングストロームの範囲である。これにより、電子供給層12及び金属薄膜電極15間の短絡が防止できる。
【0021】
さらにまた、島領域14は微粒子によるクレータ状の凹部に限定されず、図7及び図9に示すように、島領域は溝状の凹部14a及びコーン状の凹部14bとしてもよく、矩形などその形状及び形成方法は任意である。この図7及び図9に示す実施の形態における溝状の島領域14a及びコーン状の島領域14bは、図8及び図10に示すように、それぞれラインもしくはドット状のテーパーブロック21a及び円柱状の逆テーパブロック21bを微粒子に代えて用いる以外、前述の島領域の形成方法と同様の手順で形成される。また、電子放出素子は、図6に示すように、電子供給層12又は予備絶縁体層13b上に逆テーパブロック21a及び21bを有してもよい。逆テーパブロック21a及び21bは電気絶縁性材料例えばレジストからなり、基板10の法線方向に突出しかつその上部に基板に平行な方向に突出するオーバーハング部22a及び22bを有する。
【0022】
このように、電子放出素子としては、図1、図7及び図9に示すように、微粒子20、逆テーパブロック21a及び21bを除去して、凹部である島領域14の複数が表面に均一に形成されたものであるが、図6、図8及び図10に示すように、逆テーパーブロック21a及び21bを除去せずに島領域14の凹部中央にこれらを残したものでもよい。
【0023】
この電子放出素子Sの素子基板10を背面の第1基板として、図1に示すように、これに対向するガラスなどの透光性の第2基板1が真空空間4を挾んで前面基板すなわちフェイスプレートとして保持される。第2基板1の内面にはPbO,いわゆるITOなどの透明電導膜3が予め設けられ、次にAs,Te,Sb23,Cd,アモルファスセレン(a−Se)などからなる多層の光導電層2が成膜される。光導電層2は透明電導膜3を介して出力回路へ接続されている。
【0024】
電子放出素子は、表面の金属薄膜電極15を正電位Vdとし裏面のオーミック電極11を接地電位としたダイオードである。オーミック電極11と金属薄膜電極15との間に電圧Vd、例えば90V程度印加し電子供給層12に電子を注入すると、電子は島領域14において縁部Bから縁部Aに向けて絶縁体層13内を電圧Vdによって加速されながら移動し、一部はホットエレクトロンとなる。島領域14内の金属薄膜電極15付近に達した電子のうち、金属薄膜電極15の仕事関数よりエネルギーの高い電子が、真空中に放出される。なおホットエレクトロンは光子よりエネルギーが高い電子である。
【0025】
この島領域14の凹部から放出された電子e(放出電流Ie)は、対向した光導電層(透明電極)2に印加された高い加速電圧Vc例えば5kV程度によって加速され、光導電層2に到達する。到達した電子が蓄積電荷(入射光の強度によって生成した電荷すなわち正孔)と結合することによって、出力信号(映像信号)が得られる。
【0026】
基本的には図1に示す上記構成で撮像素子として動作するが、図17に示すように、上記構成の撮像素子に加え、さらに真空空間4中にメッシュ電極30を配置し、中間電圧Vmを印加することで電子ビームの方向性を良くして解像度を改善することができる。この場合、各電圧の値の一例はVd<Vm<Vcである。
一般に、絶縁体層の膜厚が数十nm〜数μmと厚いMIMまたはMIS型電子放出素子は、単純に素子を製造しただけでは電子放出は得られない。金属薄膜電極15が正極になるようにオーミック電極11との間に電圧を印加する“フォーミング”(forming)という処理が必要である。フォーミング処理はいわゆる絶縁破壊とは異なり、電極材料の絶縁体層への拡散、絶縁体層13中での結晶化、フィラメントと呼ばれる導電経路の成長、絶縁体組成の化学量論的なズレなど、いろいろな説があるが、いまだに明確には解明されていない。このフォーミング処理は制御性が非常に悪く、素子を安定的に再現性良く製造することが難しい。また、フォーミングサイトは電極面内に偶発的に成長するという側面があるため、電子放出の起点(電子放出源)の特定ができない。すなわち素子表面に均一に電子放出の起点を形成することができないので、電子放出パターンの均一性は著しく悪いものとなってしまう。
【0027】
本実施の形態の電子放出素子では、局所的に絶縁体層13の膜厚が漸次薄くなっている部分、すなわち膜厚が共に漸次減少する島領域14を形成し、膜厚が漸次薄くなっていく絶縁体層13の上に金属薄膜電極15の縁部を配置し電子放出部を形成した。この素子でも十分な電子放出が得られるが、さらに導電経路成長工程を行ってもよい。これによって、電子放出部内部の絶縁体層部分の表面又は内部に存在する導電性の微細構造が成長又は増大する。そして、素子を駆動した際にはこの微細構造に強い電界集中が生じこれをエミッションサイトとして電子放出が起ると推論される。また、粒径、形状がそろっている微粒子などを用いれば島領域14に大きさ、形状、状態共に揃った電子放出部を素子表面全体に均一に形成することができるので電子放出パターンも非常に良好である。
【0028】
電子の放出効率に関しては、素子面内で島領域14のみが電子放出源かつ導電経路として機能しているので、モレ電流などが無く非常に効率の良い電子放出が得られるものと考えられる。
電子放出素子の電子供給層12の材料としてはSiが特に有効であるが、アモルファスシリコン(a−Si)や、a−Siのダンリングボンドを水素(H)で終結させた水素化アモルファスシリコン(a−Si:H)、さらにSiの一部を炭素(C)で置換した水素化アモルファスシリコンカーバイド(a−SiC:H)や、Siの一部を窒素(N)で置換した水素化アモルファスシリコンナイトライド(a−SiN:H)などの化合物半導体も用いられ、ホウ素、ガリウム、リン、インジウム、ヒ素又はアンチモンをドープしたシリコンも用いられ得る。Siの代わりにゲルマニウム(Ge)、Ge−Si、炭化シリコン(SiC)、ヒ化ガリウム(GaAs)、リン化インジウム(InP)、セレン化カドミウム(CdSe)又はCuInTe2など、IV族、III-V族、II-VI族などの単体半導体及び化合物半導体も電子供給層に用いられ得る。
【0029】
又は、電子供給層12の材料としてAl,Au,Ag,Cuなどの金属でも有効であるが、Sc,Ti,Cr,Mn,Fe,Co,Ni,Zn,Ga,Y,Zr,Nb,Mo,Tc,Ru,Rh,Pd,Cd,Ln,Sn,Ta,W,Re,Os,Ir,Pt,Tl,Pb,La,Ce,Pr,Nd,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなども用いられ得る。
【0030】
絶縁体層13の誘電体材料としては、酸化珪素SiOx(xは原子比を示す)が特に有効であるが、
LiOx,LiNx,NaOx,KOx,RbOx,CsOx,BeOx,MgOx,MgNx,CaOx,CaNx,SrOx,BaOx,ScOx,YOx,YNx,LaOx,LaNx,CeOx,PrOx,NdOx,SmOx,EuOx,GdOx,TbOx,DyOx,HoOx,ErOx,TmOx,YbOx,LuO x ,TiOx,ZrOx,ZrNx,HfOx,HfNx,ThOx,VOx,VNx,NbOx,NbNx,TaOx,TaNx,CrOx,CrNx,MoOx,MoNx,WOx,WNx,MnOx,ReOx,FeOx,FeNx,RuOx,OsOx,CoOx,RhOx,IrOx,NiOx,PdOx,PtOx,CuOx,CuNx,AgOx,AuOx,ZnOx,CdOx,HgOx,BOx,BNx,AlOx,AlNx,GaOx,GaNx,InOx,SiNx,GeOx,SnOx,PbOx,POx,PNx,AsOx,SbOx,SeOx,TeOxなどの金属酸化物又は金属窒化物でもよい。
【0031】
また、LiAlO2,Li2SiO3,Li2TiO3,Na2Al2234,NaFeO2,Na4SiO4,K2SiO3,K2TiO3,K2WO4,Rb2CrO4,CS2CrO4,MgAl24,MgFe24,MgTiO3,CaTiO3,CaWO4,CaZrO3,SrFe1219,SrTiO3,SrZrO3,BaAl24,BaFe1219,BaTiO3,Y3Al512,Y3Fe512,LaFeO3,La3Fe512,La2Ti27,CeSnO4,CeTiO4,Sm3Fe512,EuFeO3,Eu3Fe512,GdFeO3,Gd3Fe512,DyFeO3,Dy3Fe512,HoFeO3,Ho3Fe512,ErFeO3,Er3Fe512,Tm3Fe512,LuFeO3,Lu3Fe512,NiTiO3,Al2TiO3,FeTiO3,BaZrO3,LiZrO3,MgZrO3,HfTiO4,NH4VO3,AgVO3,LiVO3,BaNb26,NaNbO3,SrNb26,KTaO3,NaTaO3,SrTa26,CuCr24,Ag2CrO4,BaCrO4,K2MoO4,Na2MoO4,NiMoO4,BaWO4,Na2WO4,SrWO4,MnCr24,MnFe24,MnTiO3,MnWO4,CoFe24,ZnFe24,FeWO4,CoMoO4,CoTiO3,CoWO4,NiFe24,NiWO4,CuFe24,CuMoO4,CuTiO3,CuWO4,Ag2MoO4,Ag2WO4,ZnAl24,ZnMoO4,ZnWO4,CdSnO3,CdTiO3,CdMoO4,CdWO4,NaAlO2,MgAl24,SrAl24,Gd3Ga512,InFeO3,MgIn24,Al2TiO5,FeTiO3,MgTiO3,Na2SiO3,CaSiO3,ZrSiO4,K2GeO3,Li2GeO3,Na2GeO3,Bi2Sn39,MgSnO3,SrSnO3,PbSiO3,PbMoO4,PbTiO3,SnO2−Sb23,CuSeO4,Na2SeO3,ZnSeO3,K2TeO3,K2TeO4,Na2TeO3,Na2TeO4などの金属複合酸化物、FeS,Al23,MgS,ZnSなどの硫化物、
LiF,MgF2,SmF3などのフッ化物、
HgCl,FeCl2,CrCl3などの塩化物、
AgBr,CuBr,MnBr2などの臭化物、
PbI2,CuI,FeI2などのヨウ化物、
又は、SiAlONなどの金属酸化窒化物でも絶縁体層13の誘電体材料として有効である。
【0032】
さらに、絶縁体層13の誘電体材料としてダイヤモンド,フラーレン(C2n)などの炭素、或いは、Al43,B4C,CaC2,Cr32,Mo2C,MoC,NbC,SiC,TaC,TiC,VC,W2C,WC,ZrCなどの金属炭化物も有効である。なお、フラーレン(C2n)は炭素原子だけからなりC60に代表される球面籠状分子でC32〜C960などがあり、また、上式中、Ox,Nxのxは原子比を表す。
【0033】
絶縁体層の島状領域14以外の平坦部分の厚さは、50nm以上、好ましくは100〜1000nm程度である。
電子放出側の金属薄膜電極15の材料としてはPt,Au,W,Ru,Irなどの金属が有効であるが、Be,C,Al,Si,Sc,Ti,V,Cr,Mn,Fe,Co,Ni,Cu,Zn,Ga,Y,Zr,Nb,Mo,Tc,Rh,Pd,Ag,Cd,In,Sn,Ta,Re,Os,Tl,Pb,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなども用いられ得る。
【0034】
またこれらの電子放出素子製造における成膜法としては物理堆積法又は化学堆積法が用いられる。物理堆積法はPVD(physical vapor deposition)法として知られ、これには真空蒸着法、分子線エピタキシー(molecular beam epitaxy)法、スパッタリング法、イオン化蒸着法、レーザアブレーション法などがある。化学堆積法はCVD(chemical vapor deposition)法として知られ、これには熱CVD法、プラズマCVD法、MOCVD(metal-organic chemical vapor deposition)法などがある。これらの中で、スパッタリング法が特に有効である。
【0035】
具体的に、SiにB(ボロン)を添加した電子供給層を用い、本発明による電子放出素子を作製し、それらの特性を調べた。
まず、清浄に洗浄した平滑なガラス基板を充分に乾燥させ背面基板とし、その一方の面に、窒素を導入した反応スパッタリング法によりTiNのオーミック電極を厚さ220nm、その上にBを0.15atm%の割合で添加したSiの電子供給層を5000nm成膜した電子供給層基板を複数作製した。
【0036】
第1実施の形態として、図5に示すように、電子供給層基板の電子供給層上に微粒子を散布した微粒子散布基板を作製した。本実施の形態では微粒子直径は1.0μmの真球状微粒子(以下、単にスペーサともいう)を用いた。微粒子材質はSiO2で、粒径の粒子径分布範囲は非常に小さいものであった。微粒子の散布には液晶表示素子のスペーサ散布と同じ公知の方法を用いた。散布方法に湿式と乾式があるが、本素子では湿式法で散布した。
【0037】
球状微粒子をエチルアルコールに分散させ、凝集しない様に充分攪拌した。この分散液を上記のSi電子供給層上にスピンコート法で塗布し、その後、エチルアルコールを除去した。これによってSi電子供給層上に球状微粒子が均一に塗布された。微粒子のSi電子供給層上での分布密度は略140(個/mm2)であった。このようして、微粒子付き凹部島領域を有する微粒子散布基板を複数作製した。
【0038】
また、第2実施の形態として、図6に示すように、予備絶縁体層を介して微粒子と電子供給層とを離間させた微粒子散布基板を作製するために、微粒子散布工程の直前にSiO2の予備絶縁体層を50nmの膜厚で予めスパッタして形成した以外、上記第1実施の形態と同様な構成の予備絶縁体層付きの微粒子散布基板を複数作製した。
【0039】
さらにまた、第3実施の形態として、図8に示すように、上記の電子供給層基板の電子供給層上に逆テーパーブロックを形成したブロック基板を複数作製した。逆テーパーブロック材料のレジストにノボラック系フォトレジストを用いた。レジストの塗布には、広く一般に用いられている手法であるスピンコート法を用いた。レジストを塗布後、フォトマスクを用いプリベーク、露光、ポストベーク、現像の工程を経て、Si電子供給層上に所望のレジストパターンを形成する。このとき形成するパターンの形状は任意であるが、後に成膜する絶縁体層に完全に埋没しないだけのSi電子供給層からの高さを必要とする。本実施の形態では、レジストからなる幅5000nm、高さ4000nmのライン構造の逆テーパーブロック又は直径2.0μm、高さ4000nmの円柱構造の逆テーパブロックをSi電子供給層上に作成した。今回用いたレジストの逆テーパーブロック(以下、単にレジストともいう)は横断面が逆テーパー形状となるものであるが、テーパー角度は任意であり、またテーパーがかかっていなくとも良い。このようして、レジスト付きのブロック基板を複数作製した。
【0040】
次に、第1〜第3それぞれの素子基板の電子供給層上に、酸素を導入した反応スパッタリング法によって、SiO2の絶縁体層を330nm成膜した。このとき、球状微粒子及び逆テーパーブロックの突出形状は表面に露出している。もちろん微粒子及び逆テーパーブロックの表面上にSiO2は成膜されていた。微粒子及び逆テーパーブロックとSi電子供給層とが接している近傍(粒界)は、オーバーハング部の“影”になるので、スパッタリングガスの“まわりこみ”によって成膜されるが、絶縁体層の膜厚は接触領域に向かって徐々に薄くなっていた。
【0041】
次に、金属薄膜電極のパターンのマスクをSiO2絶縁体層上に取り付け、Ptあるいは、Auの薄膜をスパッタリング法で10nm成膜して、電子放出素子の素子基板を複数作製した。この時、絶縁体層を表面処理せずに金属薄膜電極薄膜を成膜してもよいが、絶縁体層表面をスパッタエッチングしてから、電極膜を成膜してもよい。スパッタエッチングによって、微粒子と絶縁体(又はレジストと絶縁体)の境界部分のエッチングや改質を行い、金属薄膜電極成膜時に電極材料がより効果的に微粒子と絶縁体(又はレジストと絶縁体)の境界部分にまわりこむため、電子放出がより効果的に起こるからである。なお、スパッタエッチングを行うと素子表面に微粒子の形状を反映したリング状の痕跡が残る。(又は、レジストパターンを反映したリングあるいはライン状の痕跡が残る。)
本実施の形態ではすべて、スパッタエッチングを行ってから、上部の金属薄膜電極の成膜を行った。
【0042】
さらに、第4実施の形態として、図1に示すように、上記第1実施の形態の微粒子分散基板から付着している分散微粒子を除去した微粒子無しの凹部島領域のみの電子放出素子Sの素子基板を複数作製した。第4実施の形態は、上記第1実施の形態における微粒子付き電子放出素子基板から、水、アセトン、エタノール、メタノール及びイソプロピルアルコールなどを用いた超音波洗浄によって、分散微粒子及びレジストパターンを除去した以外、第1実施の形態と同一工程で作製されたものである。
【0043】
さらにまた、第5実施の形態として、図7に示すように、上記第3実施の形態のブロック基板からレジストを除去した凹部及び溝のみの電子放出素子Sの素子基板を複数作製した。第5実施の形態は、上記第3実施の形態におけるレジスト付き電子放出素子のブロック基板から、水、アセトン、エタノール、メタノール及びイソプロピルアルコールなどを用いた超音波洗浄によって、レジストパターンを除去した以外、第3実施の形態と同一工程で作製されたものである。
【0044】
また、比較例として、分散微粒子及びレジストを設けないこと以外、電子供給層基板から上記実施の形態と同様の手順で形成した凹部及び溝なしの電子放出素子の素子基板を複数作製した。
一方、透明ガラス基板1の内面に光導電層を形成した透明基板を作成した。
これら上記の各種素子基板及び透明基板を、金属薄膜電極及び光導電層が向かい合うように平行に0.2〜5mm離間してスペーサにより保持し、間隙を10-7Torr又は10-5Paの真空になし、電子放出素子を組立て、作製した。
【0045】
作製した素子について、金属薄膜電極及びオーミック電極の間に素子電圧Vpsとして0〜120V印加して、各素子のダイオード電流Id及び放出電流Ieを測定した。その結果を、下記の表1に示す。表中、素子構造は、上記実施の形態に対応した、オーミック電極材料/電子供給層材料/島領域/絶縁体層材料/金属薄膜電極材料の順に示す。
【0046】
【表1】
Figure 0004253416
表1に示すように、いずれの凹部島状領域を有する電子放出素子は放出電流が得られていることがわかる。とくに、第1実施の形態のTiN/Si+B/スペーサ/SiO2/(Pt又はAu)の積層構造の素子が、比較例に比して放出電流が著しく増加していることが確認された。
【0047】
Pt電極を成膜した第1実施の形態の電子放出素子及び比較例について、素子電圧Vpsの0から90V印加したときの電子放出素子のダイオード電流Id及び放出電流Ieの変化を図11及び図12にそれぞれ示す。これらの図から凹部島状領域を有する電子放出素子は放出電流Ieについて、比較例に比して2桁も高い特性が得られ、放出電流が著しく増加していることが分かる。この実施の形態の最大放出電流は6.9×10-3A/cm2であり、比較例では1.2×10-5A/cm2であった。また凹部島状領域は平方ミリメートルあたり略140個あることから計算すると、凹部島状領域1ヶ所から平均して5.0×10-7Aの電子放出が得られている。また、凹部島状領域を有する電子放出素子は比較例に比して、非常に変動の少ない安定した放出電流Ie及びダイオ−ド電流Idが得られていることが分かる。
【0048】
また、上記実施の形態の条件で絶縁体層の全体厚50nm以上の50nm〜1000nmの範囲の膜厚を有する素子を作製し、それらの絶縁体層膜厚に対する電子放出効率Ie/(Ie+Id)×100(%)の変化において、200V以下の電圧を加えることにより、放出効率を測定した。その結果、絶縁体層の全体厚50nm以上の50nm〜1000nmの範囲の膜厚を有する素子で、0.1%以上の放出効率が得られることも確認された。
【0049】
また、Bを添加しないSi電子供給層単独の電子放出素子も同様に上記実施の形態と同様の効果を奏する。
さらに、上記実施の形態においては、絶縁体層及び金属薄膜電極には、それらの膜厚がその中央に向け共に漸次減少する凹部又は溝状の島領域が形成されている電子放出素子を説明しているが、かかる島領域における絶縁体層及び金属薄膜電極の膜厚がその中央から離れて共に漸次減少するものであってもよい。例えば、更なる実施の形態として、図13に示すように、絶縁体層13及び金属薄膜電極15の膜厚が遮蔽壁20に向け共に漸次減少する島領域14を、溝凹部の側壁の片側に形成することもできる。
【0050】
図13に示すかかる溝凹部である島領域14は、次のように形成できる。まず、オーミック電極11及び電子供給層12が順に形成された基板10上に、図8に示すライン状テーパーブロック21aと同様に、レジストなどからなる遮蔽壁20を形成する。次に、スパッタリング法などにより絶縁体層13を形成する。絶縁体層のスパッタリングの際に、スパッタされた絶縁体材料の流れの方向に対して基板10の電子供給層12の面を傾斜して配置することにより、遮蔽壁20の一方側に絶縁体材料の堆積量が低い部分、絶縁体層膜厚が遮蔽壁20に向け漸次減少する部分を絶縁体層13に形成する。次に、スパッタされた金属薄膜電極材料の流れの方向に対して基板10の絶縁体層13面を傾斜して配置することにより、遮蔽壁20の一方側に金属薄膜電極材料の堆積量が低い部分、金属薄膜電極膜厚が遮蔽壁20に向け漸次減少する部分を金属薄膜電極15に形成する。これらの絶縁体層及び金属薄膜電極の傾斜スパッタリングにおいて、スパッタされた絶縁体層材料の流れの基板への入射角θに対して、スパッタされた金属薄膜電極材料の流れの基板への入射角θ’を大きくするように、スパッタリング装置において基板10の角度を設定すれば、島領域14においては、金属薄膜電極15が絶縁体層13上の縁部Aで終端する構造が形成できる。なお、島領域14における絶縁体層13は電子供給層12上の縁部Bで終端している。また、遮蔽壁20及びその上の堆積物をエッチングなどにより除去し、電子供給層12が露出した構造とすることもできる。
【0051】
またさらに、上記実施の形態においては島領域が凹部として形成されているが、島領域は平坦又は凸部として絶縁体層及び金属薄膜電極の膜厚が漸次減少する構造とすることができる。例えば、更なる実施の形態として、図14に示すように、絶縁体層13及び金属薄膜電極15の膜厚が電子供給層12の山部12aの頂上に向け共に漸次減少する平坦又は凸部の島領域14を形成することもできる。この平坦又は凸部の島領域14はフォトリソグラフィ及びエッチングなどによって形成される。電子供給層12の山部12aは山脈として連なっていても良いが、独立した凹部として点在させて形成してもよい。この場合においても、島領域14における金属薄膜電極15が絶縁体層13上の縁部Aで、絶縁体層13が電子供給層12上の縁部Bで終端している。また、電子供給層12の山部12aの頂上に絶縁体層13を覆い電子供給層12を被覆した構造とすることもできる。
【0052】
図15は、実施の形態の電子放出素子を適用した撮像素子を示す。
背面基板10の真空空間4側内面には、それぞれ平行に伸長する複数のオーミック電極11が形成されている。共通のオーミック電極11上にこれに沿って電子放出素子Sの複数が配置されている。それぞれ平行に伸長する複数の金属薄膜電極15は、オーミック電極11に垂直に伸長して架設されている。複数のバスライン16は平行な金属薄膜電極15上の一縁部に沿って設けられている。バスライン16は、例えば垂直方向走査用のパルス発生回路に接続され、それぞれに所定信号が印加される。オーミック電極11は例えば水平方向走査用のパルス発生回路に接続され、垂直方向走査パルスに同期してそれぞれに所定信号が印加される。オーミック電極11並び金属薄膜電極15及びバス電極16の交点が電子放出素子Sの配置に対応する。よって、本発明の撮像素子においては、オーミック電極及びバスラインにより電子放出素子Sが順次駆動され、放出電子で近接した光導電層領域を走査して、光導電層に結像された画像から光電変換された映像信号を得る。
【0053】
図15に示すように、電子放出素子Sはオーミック電極11上に順に形成された電子供給層12、絶縁体層13及び金属薄膜電極15からなる。この絶縁体層13及び金属薄膜電極15は、それらの界面が延在する方向においてそれらの膜厚が共に漸次減少する島領域14を有している。金属薄膜電極15は真空空間4に面している。
【0054】
特に、電子放出素子Sの各々を取り囲み複数の電子放出領域に区画する絶縁性支持部17が形成されている。この絶縁性支持部17は断線を防止する。すなわち、図15に示すように、電子放出素子以外の周縁部にあらかじめ絶縁性支持部17、或いは電気抵抗の大きい物質を、その後の工程で電子放出素子を形成した場合の最終的な厚さと同程度に成膜しておくのである。
【0055】
さらに、本実施の形態では、背面基板10から真空空間4へ突出するように絶縁性支持部17上に背面基板側の隔壁RR(破線)が形成されている。隔壁RRは所定間隔で間隔を隔てて配置されている。図15では、隔壁RRは電子放出素子Sの列毎にそれらの間に形成されているが、隔壁RRを、電子放出素子Sの例えば2,3個の列毎の間に間隔をあけて形成してもよい。また、図15では、隔壁RRは金属薄膜電極15にほぼ平行な方向に連続して形成されているが、前面基板1側の第2隔壁FR(破線)に当接する部分を含む上部面積を残して間欠的に形成してもよい。
【0056】
更に、この隔壁RRはその上底面積が、背面基板と接する下底面積よりも大きく形成されることが好ましい。すなわち、隔壁RRはその上部に背面基板に略平行な方向に突出するオーバーハング部を有するように、形成されることが好ましい。
更に、図15では、金属薄膜電極15が連続して形成されているが、金属薄膜電極15を素子毎に分離してバス電極16で互いに接続する構成としてもよい。また、金属薄膜電極15上に設けられたバス電極16の形状が単純な直線状で形成されているが、バス電極16を直線状でなく、電子放出素子の金属薄膜電極15の間において、金属薄膜電極上における幅よりも大なる幅を有するように、すなわち電子放出素子の間では素子上よりも太くなるように形成することが好ましい。これによって、バス電極の抵抗値を低減できる。
【0057】
オーミック電極11は、その材料としては、Au,Pt,Al,W等の一般にICの配線に用いられる材料やクロム、ニッケル、クロムの3層構造、AlとNdの合金、AlとMoの合金、TiとNの合金も用いられ得、その厚さは各素子にほぼ同電流を供給する均一な厚さである。なお、図15では図示しないが背面基板10及びオーミック電極11間には、SiOx,SiNx,Al23,AlNなどの絶縁体からなるインシュレータ層を形成してもよい。インシュレータ層はガラスの背面基板10から素子への悪影響(アルカリ成分などに不純物の溶出や、基板面の凹凸など)を防ぐ働きをなす。
【0058】
金属薄膜電極15の材質は、電子放出の原理から仕事関数φが小さい材料で、あることが望ましい。電子放出効率を高くするために、金属薄膜電極15の材質は周期律表のI族、II族の金属が良く、たとえばCs,Rb,Li,Sr,Mg,Ba,Ca等が有効で、更に、それらの合金であっても良い。また、金属薄膜電極15の材質は導電性が高く化学的に安定な金属が良く、たとえばAu,Pt,Lu,Ag,Cuの単体又はこれらの合金等が望ましい。また、これらの金属に、上記仕事関数の小さい金属をコート、あるいはドープしても有効である。
【0059】
バス電極16の材料としては、Au,Pt,Al,Cu等の一般にICの配線に用いられる物で良く、各素子にほぼ同電位を供給可能ならしめるに足る厚さで、0.1〜50μmが適当である。但し、抵抗値が許容できるのであれば、バス電極を使用しないで、金属薄膜電極に使用する材料を使用することもできる。
一方、受光面である透明ガラスなどの透光性の前面基板1の内面(背面基板10と対向する面)には、光導電層2が一体的に形成され、これに高い電圧が印加される。上記実施の形態においては、モノクロの撮像装置を示したが、図16に示すように、前面基板1に金属薄膜電極15にほぼ平行に赤色、緑色、青色の光を透過するフィルタ部3R,3G,3Bからなるフィルタを設け、該フィルタ部に対応する信号電極22R,22G,22Bを平行に設けることによって、3電極の撮像素子が得られる。
【0060】
光導電層2上には、フロントリブ(第2隔壁)FRがオーミック電極11に平行となるように複数形成されている。延在しているフロントリブ間の光導電層2が真空空間4に面するように、それぞれ形成されている。このように、各光導電層2の境には背面基板と前面基板の距離を一定(例えば1mm)に保つためのフロントリブ(第2隔壁)FRが設けられている。背面基板10上に設けられたリアリブ(隔壁)RRと直交する方向にフロントリブ(第2隔壁)FRとが前面基板1に設けられている。
【図面の簡単な説明】
【図1】 本発明による実施の形態の電子放出素子の概略断面図である。
【図2】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図3】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図4】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図5】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図6】 本発明による他の電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図7】 本発明による他の電子放出素子の部分拡大斜視図である。
【図8】 本発明による他の電子放出素子の部分拡大斜視図である。
【図9】 本発明による他の電子放出素子の部分拡大斜視図である。
【図10】 本発明による他の電子放出素子の部分拡大斜視図である。
【図11】 印加した素子電圧Vpsに対する、絶縁体層及び金属薄膜電極の膜厚が漸次減少する複数の島領域を有する電子放出素子のダイオード電流Id及び放出電流Ieの変化を示すグラフである。
【図12】 印加した素子電圧Vpsに対する比較例の電子放出素子のダイオード電流Id及び放出電流Ieの変化を示すグラフである。
【図13】 本発明による更なる他の電子放出素子の部分拡大斜視図である。
【図14】 本発明による更なる他の電子放出素子の部分拡大斜視図である。
【図15】 本発明による実施の形態の電子放出素子を用いた撮像素子を示す概略部分斜視図である。
【図16】 本発明による他の実施の形態の電子放出素子を用いた撮像素子を示す概略部分斜視図である。
【図17】 本発明による他の実施の形態の電子放出素子の概略断面図である。
【符号の説明】
1 透光性の前面基板
2 光導電層
3 透明電極
4 真空空間
10 背面基板
11 オーミック電極
12 電子供給層
13 絶縁体層
14 島領域
15 金属薄膜電極
16 バスライン
17 絶縁性支持部
20 微粒子
21a,21b 逆テーパブロック
30 メッシュ電極

Claims (5)

  1. 真空空間を挾み対向する一対の第1及び第2基板と、前記第1基板に設けられた複数の電子放出素子と、前記第2基板に設けられた光導電層と、からなる撮像素子であって、前記電子放出素子の各々は、オーミック電極上に積層された金属又は半導体からなる電子供給層上に積層された絶縁体層、及び前記絶縁体層上に積層された金属薄膜電極からなり、前記絶縁体層及び前記金属薄膜電極は、それらの膜厚が前記電子供給層に向かって漸次減少する電子放出部を有し、前記電子放出部における前記絶縁体層が前記電子供給層上で終端していること、並びに前記電子放出部における前記金属薄膜電極が前記絶縁体層上で終端していることを特徴とする撮像素子。
  2. 前記絶縁体層は誘電体からなり、前記電子放出部以外では50nm以上の膜厚を有することを特徴とする請求項1記載の撮像素子。
  3. 前記金属薄膜電極がPtあるいはAuの10nm厚の薄膜であることを特徴とする請求項1又は2記載の撮像素子。
  4. 前記電子放出部は前記金属薄膜電極の平坦表面における凹部であることを特徴とする請求項1〜3のいずれか1記載の撮像素子。
  5. 前記金属薄膜電極の複数の上にバスラインが形成され、前記オーミック電極及び前記バスラインはそれぞれストライプ状の電極でありかつ互いに直交する位置に配列されていることを特徴とする請求項1〜4のいずれか1記載の撮像素子。
JP2000006425A 2000-01-14 2000-01-14 電子放出素子を用いた撮像素子 Expired - Fee Related JP4253416B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000006425A JP4253416B2 (ja) 2000-01-14 2000-01-14 電子放出素子を用いた撮像素子
DE60111582T DE60111582T2 (de) 2000-01-14 2001-01-03 Bildaufnahmevorrichtung mit Elektronen emittierenden Vorrichtungen
EP01100012A EP1117117B1 (en) 2000-01-14 2001-01-03 Image pickup device including electron-emitting devices
US09/754,253 US6744063B2 (en) 2000-01-14 2001-01-05 Image pickup device including electron-emitting devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000006425A JP4253416B2 (ja) 2000-01-14 2000-01-14 電子放出素子を用いた撮像素子

Publications (2)

Publication Number Publication Date
JP2001196017A JP2001196017A (ja) 2001-07-19
JP4253416B2 true JP4253416B2 (ja) 2009-04-15

Family

ID=18534957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000006425A Expired - Fee Related JP4253416B2 (ja) 2000-01-14 2000-01-14 電子放出素子を用いた撮像素子

Country Status (4)

Country Link
US (1) US6744063B2 (ja)
EP (1) EP1117117B1 (ja)
JP (1) JP4253416B2 (ja)
DE (1) DE60111582T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874396B2 (ja) * 2000-01-13 2007-01-31 パイオニア株式会社 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
JP3320397B2 (ja) * 2000-03-09 2002-09-03 クラリアント ジャパン 株式会社 逆テーパー状レジストパターンの形成方法
US7476925B2 (en) 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
AU2002354424A1 (en) * 2001-12-06 2003-06-17 Pioneer Corporation Electron emitting device and method of manufacturing the same and display apparatus using the same
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
JP2005228556A (ja) 2004-02-12 2005-08-25 Pioneer Electronic Corp 電子放出素子を用いた光電変換装置および撮像装置
CN1985292A (zh) * 2004-07-08 2007-06-20 先锋株式会社 电子发射装置及其驱动方法
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US20060286334A1 (en) * 2005-06-17 2006-12-21 Batam, Llc Absorbent non-woven mat having perforations or scoring
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7544596B2 (en) 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
WO2007119524A1 (ja) * 2006-03-31 2007-10-25 Pioneer Corporation 電子放出素子及びその製造方法並びに電子放出素子を用いた光電変換素子、撮像装置及びフラットパネルディスプレイ装置
US7404485B2 (en) * 2006-05-24 2008-07-29 David Uitenbroek Paper roll wrap, wrapped paper roll, and method for wrapping a paper roll
US20080148688A1 (en) * 2006-12-22 2008-06-26 David Uitenbroek Wetness indicating roll wrap system, and methods
JP5122600B2 (ja) * 2010-04-07 2013-01-16 パイオニア株式会社 電子放出素子を用いた光電変換装置および撮像装置
WO2017136925A1 (en) * 2016-02-08 2017-08-17 Thunder Bay Regional Health Research Institute Amorphous lead oxide based energy detection devices and methods of manufacture thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184659A (en) * 1962-08-13 1965-05-18 Gen Telephone & Elect Tunnel cathode having a metal grid structure
US3535598A (en) * 1969-05-23 1970-10-20 Raytheon Co Solid state tunnel cathode emitter having an improved thin film insulating barrier
DE2012192A1 (de) * 1970-03-14 1971-10-07 Philips Nv Elektrische Entladungsrohre mit einer Kathode bestehend aus einer zwischen zwei leitenden Schichten hegenden Isolierschicht, und Verfahren zur Herstellung einer fur eine derartige Entladungsrohre bestimmte Kathode
EP0367195A3 (en) * 1988-10-31 1991-10-02 Matsushita Electric Industrial Co., Ltd. Mim cold-cathode electron emission elements and methods of manufacture thereof
US5412285A (en) * 1990-12-06 1995-05-02 Seiko Epson Corporation Linear amplifier incorporating a field emission device having specific gap distances between gate and cathode
JPH04312752A (ja) 1991-04-11 1992-11-04 Hamamatsu Photonics Kk 電子管装置
JP3158503B2 (ja) 1991-06-27 2001-04-23 ソニー株式会社 撮像装置
JP3633154B2 (ja) * 1996-03-22 2005-03-30 株式会社日立製作所 薄膜型電子源および薄膜型電子源応用機器
JPH09503095A (ja) * 1994-06-30 1997-03-25 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表示装置
JP3393935B2 (ja) * 1994-09-16 2003-04-07 株式会社東芝 ホログラムディスプレイ
JP2809129B2 (ja) * 1995-04-20 1998-10-08 日本電気株式会社 電界放射冷陰極とこれを用いた表示装置
JPH10289650A (ja) * 1997-04-11 1998-10-27 Sony Corp 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置
DE69818633T2 (de) * 1997-08-27 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronen emittierende vorrichtung, feldemissionsanzeigevorrichtung und herstellungsverfahren derselben
JP3019041B2 (ja) * 1997-09-26 2000-03-13 日本電気株式会社 電界放出型陰極及びその製造方法
US6285123B1 (en) * 1998-09-11 2001-09-04 Pioneer Corporation Electron emission device with specific island-like regions
JP3461145B2 (ja) * 1998-09-11 2003-10-27 パイオニア株式会社 電子放出素子及びこれを用いた表示装置
JP3874396B2 (ja) * 2000-01-13 2007-01-31 パイオニア株式会社 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Also Published As

Publication number Publication date
US20030048745A1 (en) 2003-03-13
DE60111582T2 (de) 2006-06-01
EP1117117B1 (en) 2005-06-22
DE60111582D1 (de) 2005-07-28
EP1117117A1 (en) 2001-07-18
JP2001196017A (ja) 2001-07-19
US6744063B2 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
JP3874396B2 (ja) 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
JP4253416B2 (ja) 電子放出素子を用いた撮像素子
US6285123B1 (en) Electron emission device with specific island-like regions
EP0911854B1 (en) Electron emission device and display device using the same
US5962959A (en) Electron emission device and display device for emitting electrons in response to an applied electric field using the electron emission device
US6023124A (en) Electron emission device and display device using the same
EP1421594B1 (en) Electron emitting device and method of manufacturing the same and display apparatus using the same
JP3698390B2 (ja) 電子放出表示装置及び電子放出装置
JP3765671B2 (ja) 電子放出素子及びこれを用いた電子放出表示装置
US6400070B1 (en) Electron emission device and display device using the same
US6259198B1 (en) Flat panel display apparatus with an array of electron emitting devices
US6472803B1 (en) Electron emission light-emitting device and display apparatus using the same
US6278230B1 (en) Electron emission device and display device using the same
JP4676428B2 (ja) 電子放出装置及びその製造方法並びに電子放出装置を用いた撮像装置又は表示装置
JP3461145B2 (ja) 電子放出素子及びこれを用いた表示装置
JP3821482B2 (ja) 電子放出素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

R150 Certificate of patent or registration of utility model

Ref document number: 4253416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees