JP4254157B2 - Nitride semiconductor device and method for manufacturing nitride semiconductor device - Google Patents
Nitride semiconductor device and method for manufacturing nitride semiconductor device Download PDFInfo
- Publication number
- JP4254157B2 JP4254157B2 JP2002237443A JP2002237443A JP4254157B2 JP 4254157 B2 JP4254157 B2 JP 4254157B2 JP 2002237443 A JP2002237443 A JP 2002237443A JP 2002237443 A JP2002237443 A JP 2002237443A JP 4254157 B2 JP4254157 B2 JP 4254157B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- gallium nitride
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は結晶成長された窒化物系半導体結晶層に電極層を形成し、発光などの機能を生じさせる窒化物半導体素子及びその製造方法に関し、特に効率的な電流注入を実現する窒化物半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化物（ナイトライド）系ＩＩＩ−Ｖ族化合物半導体は、その禁制帯幅が１．８ｅＶから６．２ｅＶに亘っており、赤色から紫外線の発光が可能な発光素子の実現が理論上可能であるため、近年注目を集めている。
【０００３】
この窒化物系ＩＩＩ−Ｖ族化合物半導体により発光ダイオード（ＬＥＤ）や半導体レーザーを製造する場合には、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどを多層に積層し、発光層（活性層）をｎ型クラッド層およびｐ型クラッド層により挟んだ構造を形成する必要がある。このような発光ダイオードまたは半導体レーザーとして、発光層をＧａＩｎＮ／ＧａＮ量子井戸構造またはＧａＩｎＮ／ＡｌＧａＮ量子井戸構造としたものがある。
【０００４】
窒化ガリウム系化合物半導体などの窒化物半導体の気相成長技術においては格子整合する基板や抵転位密度の基板が存在しないために、従来よりサファイアなどの基板表面上に９００℃以下の低温でＡｌＮもしくはＡｌｘＧａ１−ｘＮ (ｘは０以上１未満) 低温バッファ層を堆積し、その後に窒化ガリウム系化合物半導体を成長し格子不整合に起因する転位を低減する技術がある。このような技術は、例えば、特開昭６３−１８８９３８号公報や特公平８−８２１７号公報に開示されるものがあり、これらの技術を使用することで窒化ガリウム系化合物半導体層の結晶性およびモフォロジーを改善できる特徴がある。
【０００５】
さらに低転位密度の高品質結晶を得る技術としては、一旦第１の窒化ガリウム系化合物半導体層を堆積した後に酸化珪素や窒化珪素などからなる窒化ガリウム系化合物半導体の成長を阻害する材料で保護膜を形成し、その保護膜で覆われていない領域から第２の窒化ガリウム系化合物半導体層を面内方向（横方向）に成長することで、基板界面から垂直に伸びる貫通転位の伝播を妨げる技術がある（例えば、特開平１０−３１２９７１号公報、特開平１１−２５１２５３号公報参照。）。また、同様な技術としては一旦第１の窒化ガリウム系化合物半導体を成長した後に、リアクティブイオンエッチング装置（以下、RIE）などを用いてその膜を選択的に除去し、その後成長装置内で残された結晶から第二の窒化ガリウム系化合物半導体選択的に成長することで貫通転位密度を低減する技術がある（例えば、MRS Internet J. Nitride Semicond. Res. 4S1， G3. 38 (1999)、又はJournal of Crystal Growth 189/190 (1998) 83-86）。これらの技術を使用することで１０６ｃｍ−２程度までの転位密度を有する結晶膜が得られ、半導体レーザーの高寿命化などが実現されている。
【０００６】
【発明が解決しようとする課題】
また、このような選択成長を用いることで、貫通転位の低減だけではなく、３次元的な構造を有する半導体素子を作成できる。例えば、窒化ガリウム系化合物半導体膜もしくは基板上に成長阻害膜を形成して開口部から選択的に結晶を成長させ、或いは窒化ガリウム系化合物半導体膜もしくは基板を選択的に除去した上で残された結晶から選択的に結晶を成長させることで、３次元的な構造を有する半導体素子構造を得ることができる。このような半導体素子はファセットからなる側面と側面の合流する頂点（上面）とからなる立体構造とされ、例えば素子分離の工程でのダメージが少なくなり、レーザーにおける電流狭窄構造を形成でき、更にはファセットとなる結晶面の特性を積極的に利用して結晶性の改善が可能であるなどの利点がある。
【０００７】
図３０は選択成長により３次元状に形成される窒化物系発光素子の一例の断面図であり、この発光素子はＧａＮ系の発光ダイオードである。その構造については、サファイア基板３３０上に下地成長層としてのｎ型ＧａＮ層３３１が形成され、そのｎ型ＧａＮ層３３１上には開口部３３３が形成されたシリコン酸化膜３３２が被覆され、該シリコン酸化膜３３２の開口部３３３からの選択成長により六角錐形状のＧａＮ層３３４が形成されている。
【０００８】
このＧａＮ層３３４は、サファイア基板３３０の主面をＣ面とした場合にＳ面（｛１−１０１｝面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層３３４の傾斜したＳ面の部分はクラッドとして機能する。ＧａＮ層３３４の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層３３５が形成されており、その外側にＡｌＧａＮ層３３６とマグネシュームドープのＧａＮ層３３７が形成される。
【０００９】
このような発光ダイオードには、ｐ電極３３８とｎ電極３３９が形成されている。ｐ電極３３８はマグネシュームドープのＧａＮ層３３７上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極３３９は前述のシリコン酸化膜３３２を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００１０】
図３１は従来の選択成長により３次元状に形成される窒化物系発光素子の他の一例の断面図であり、図３０の窒化物系発光素子と同様に、サファイア基板３５０上に下地成長層としてのｎ型ＧａＮ層３５１が形成され、そのｎ型ＧａＮ層３５１上には開口部３５３が形成されたシリコン酸化膜３５２が被覆され、該シリコン酸化膜３５２の開口部３５３からの選択成長により断面矩形状の六角柱形状のＧａＮ層３５４が形成される。
【００１１】
このＧａＮ層３５４はシリコンをドープさせた領域であり、選択成長の成長条件により｛１−１００｝面を側面とする成長層に形成される。このＧａＮ層３５４を覆うように活性層であるＩｎＧａＮ層３５５が形成されており、その外側にｐ型ＡｌＧａＮ層３５６とマグネシュームドープのｐ型ＧａＮ層３５７が形成される。
【００１２】
このような発光ダイオードには、ｐ電極３５８とｎ電極３５９が形成され、ｐ電極３５８はマグネシュームドープのＧａＮ層３５７上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極３５９は前述のシリコン酸化膜３５２を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００１３】
しかし、このような選択成長を用いた場合に、頂点若しくは上面は成長速度の遅いファセットからなる側面に囲まれるために原料の供給が過多になり結晶性が劣化することがある。また、基板面積に比べて頂点若しくは上面の面積が小さい場合に、その部分の膜厚や混晶組成の制御などが困難となる。従って、選択成長によって３次元構造の半導体素子を形成した場合であっても、上記理由により頂点若しくは上面の結晶性が悪く、非発光再結合による効率の低下、ＰＮ接合が正常に形成されないことによる電流のリークなどの諸問題が発生する。また、電極と接する導電型層の抵抗率と厚みによってはその層で電流が広がり、頂点若しくは上面に電流が注入されて素子特性が悪くなる傾向がある。
【００１４】
また、選択成長を用いた場合には、上述した頂点や上面と同様に、隣り合う側面の交線である稜線部とこの稜線部に沿った領域や、側面と底面との交線である底辺部とこの底辺部に沿った領域においても結晶性が悪く、非発光再結合による効率の低下、ＰＮ接合が正常に形成されないことによる電流のリークなどの問題が発生する。
【００１５】
そこで本発明は、選択成長などによって素子構造を３次元化した場合においても、特性の優れた窒化物半導体素子とその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上述の課題を解決するために、本発明の窒化物半導体素子は、基板と、前記基板の上に設けられる窒化物半導体層と、前記窒化物半導体層に達する開口を備える成長阻害層と、３次元形状の結晶構造体であって、前記開口を通して、前記半導体層と前記成長阻害層の上に形成され、結晶成長速度の遅いファセットからなる傾斜した側面を有し、ｎ型窒化ガリウム（ＧａＮ）層、アンドープ窒化ガリウム（ＧａＮ）層、窒化インジウムガリウム（ＩｎＧａＮ）活性層、ｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層、ｐ型窒化ガリウム（ＧａＮ）層が順次積層され、前記３次元形状の結晶構造体の側面部が低抵抗領域からなる層を含み、前記３次元形状の結晶構造体の上層部が、高抵抗領域からなる層を含む３次元形状の結晶構造体と、前記窒化物半導体層に形成される第１の電極と、前記３次元形状の結晶構造体の前記側面部の傾斜側面と前記上層部の傾斜側面に形成される第２の電極と、
を備え、前記上層部の前記高抵抗領域からなる層によって電流の流れが阻止され、主として前記側面部の傾斜側面を通して前記活性層に電流が流れる電流経路が形成されることを特徴とする。
【００１７】
本発明の窒化物半導体素子によれば、電極層から当該窒化物半導体素子を動作させるための電流が注入されるが、上層部に高抵抗領域が存在することから、その上層部の高抵抗領域を迂回するように電流が流れ、上層部を避けて側面部を主体とする電流経路が形成される。このような側面を主体とする電流経路を用いることで、結晶性が良くない上層部に電流を流すことが抑制される。
【００１８】
また、本発明の他の窒化物半導体素子は、窒化物半導体層又は窒化物半導体基板上に成長する結晶層は結晶状態の良好な第１結晶部と結晶状態が前記第１結晶部よりは劣化した第２結晶部とを有し、前記第２結晶部には高抵抗領域を介して電極層が形成されることを特徴とする。
【００１９】
この窒化物半導体素子によれば、第２結晶部には高抵抗領域を介して電極層が形成されることから、当該第２結晶部を避けるような電流経路が形成されることになり、高抵抗領域の存在によって結晶状態の良くない第２結晶部よりも結晶状態の良好な第１結晶部に主な電流経路が形成されることになる。従って、能動素子として結晶状態の良好な部分を活用することができ、素子特性が最適なものとなる。
【００２０】
また、本発明の窒化物半導体素子の製造方法は、基板の上に窒化物半導体層を形成する工程と、前記窒化物半導体層に達する開口を備える成長阻害層を形成する工程と、３次元形状の結晶構造体であって、前記開口を通して、前記半導体層と前記成長阻害層の上に形成され、結晶成長速度の遅いファセットからなる傾斜した側面を有し、ｎ型窒化ガリウム（ＧａＮ）層、アンドープ窒化ガリウム（ＧａＮ）層、窒化インジウムガリウム（ＩｎＧａＮ）活性層、ｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層、ｐ型窒化ガリウム（ＧａＮ）層が順次積層され、前記３次元形状の結晶構造体の側面部が低抵抗領域からなる層を含み、前記３次元形状の結晶構造体の上層部が、高抵抗領域からなる層を含む３次元形状の結晶構造体を形成する工程と、前記窒化物半導体層に、第１の電極を形成し、前記３次元形状の結晶構造体の前記上層部の傾斜側面と前記側面部の傾斜側面に、第２の電極を形成する工程と、を備えることを特徴とする。
【００２１】
本発明の窒化物半導体素子の製造方法においては、選択成長によって形成される結晶層は、前記窒化物半導体層又は前記窒化物半導体基板上に成長阻害膜を形成した後、前記成長阻害膜を開口した開口部からの成長によって形成され、或いは前記窒化物半導体層又は前記窒化物半導体基板を選択的に除去した上で残された結晶から成長して形成される。
【００２２】
本発明の窒化物半導体素子の製造方法によれば、結晶層は選択成長によって形成され、選択成長を利用することで上層部及び側面部を伴うように結晶層が３次元状に成長する。この結晶成長と連続的に形成される高抵抗領域は結晶成長の条件を変えることで高抵抗化し、電極層からの電流経路を迂回させるように機能する。結晶層の上層部と高抵抗領域がその連続性から近接して配置され、結晶性が良くない上層部では電流が抑えられることになる。
【００２３】
また、本発明に係る窒化物半導体素子は、３次元状に成長した結晶層の稜線部及びこの稜線部に沿った領域に、高抵抗領域を介して電極層が形成されることを特徴とする。さらに、本発明に係る窒化物半導体素子は、３次元状に成長した結晶層の底辺部及びこの底辺部に沿った領域に、高抵抗領域を介して電極層が形成されることを特徴とする。
【００２４】
このような高抵抗領域は、アンドープ部やイオンが注入されてなるイオン注入部の形成、又はｐ型不純物が導入された窒化物半導体層に対して電子線の選択的な照射を行うことによって形成される。
【００２５】
本発明の窒化物半導体素子によれば、電極層から当該窒化物半導体素子を動作させるための電流が注入されるが、稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域に高抵抗領域が存在することから、これらの領域における高抵抗領域を迂回するように電流が流れ、側面部、具体的には側面部の平坦面部分を主体とする電流経路が形成される。このような側面部の平坦面部分を主体とする電流経路を用いることで、結晶性が良くない稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域に電流を流すことが抑制される。
【００２６】
また、本発明に係る窒化物半導体素子は、３次元状に成長した結晶層の稜線部及びこの稜線部に沿った領域を除いた平坦面部に電極層が形成されることを特徴とする。さらに、本発明に係る窒化物半導体素子は、３次元状に成長した結晶層の底辺部及びこの底辺部に沿った領域を除いた平坦面部に電極層が形成されることを特徴とする。
【００２７】
本発明の窒化物半導体素子によれば、電極層から当該窒化物半導体素子を動作させるための電流が注入されるが、稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域上には電極層を形成しないことから、電極層が形成された側面部、具体的には側面部の平坦面部分を主体とする電流経路が形成される。このような側面部の平坦面部分を主体とする電流経路を用いることで、結晶性が良くない稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域に電流を流すことが抑制される。
【００２８】
【発明の実施の形態】
本発明にかかる窒化物半導体素子は、側面部及び上層部を有して３次元状に成長した結晶層の前記上層部は高抵抗領域を介して電極層が形成される構造を有することを特徴とする。
【００２９】
また、本発明に係る窒化物半導体素子は、３次元状に成長した結晶層の稜線部及びこの稜線部に沿った領域に、高抵抗領域を介して電極層が形成される構造、或いは電極層が形成されない構造を有することを特徴とする。
【００３０】
さらに、本発明に係る窒化物半導体層は、３次元状に成長した結晶層の底辺部及びこの底辺部に沿った領域に、高抵抗領域を介して電極層が形成される構造、或いは電極層が形成されない構造を有することを特徴とする。
【００３１】
ここで電極層が形成されない構造としては、全面に電極層を形成して稜線や底面及びそれらの近傍で一部除去する構造や、稜線や底面及びそれらの近傍に予め部分的に絶縁膜を形成して直接接続するようには電極層を設けない構造や、稜線や底面及びそれらの近傍を避けて電極層を空間を通して配線するような構造であっても良い。また、本明細書において、３次元状とは、窒化物半導体層等からなる立体構造の形状であって、実質的な結晶面として構成される側面部及び上層部を有した形状である。典型的には多角形のピラミッド構造、多角形の角柱構造、ストライプ状の開口部を利用して形成された突条構造など、種々の構造を含む。
【００３２】
この３次元状に成長した結晶層は側面部と上層部を有している。このうち上層部は３次元状の結晶層の上側の領域である。六角錐形状などの角錐形状に結晶層が形成される場合では、上層部は結晶層の頂点部分とその近傍であり、角錐形状の頂点部分を欠いた結晶構造の場合では、上層部は上端面を含む領域である。底面がストライプ状で断面が三角形状の場合は、上層部は傾斜面同士の稜線部とその近傍であり、結晶層が稜線部を伴わない断面が台形形状の場合は、上層部は上端面とその近傍の領域である。結晶層が角柱形状の場合、上層部は角柱の上面部を含む領域とされる。また、結晶層の側面部は、前述の結晶層の上層部と結晶層の底面部との間の領域である。六角錐形状などの角錐形状に結晶層が形成される場合では、側面部は角錐状の結晶層の傾斜した結晶面であり、角錐形状の頂点部分を欠いた結晶構造の場合でも同様に、側面部は結晶層の傾斜した結晶面である。結晶層の底面がストライプ状で断面が三角形状若しくは稜線部を伴わない断面が台形形状の場合は、側面部は前記上層部と底面部の間の領域であり、傾斜したファセットを含む領域である。結晶層が角柱形状の場合、上層部は角柱の上面部を含む領域であることから、角柱形状の結晶層の側面部は上面部とほぼ垂直な側壁部分とされる。上層部と側面部は、その構成材料の点で同一の材料とすることができ、例えば、結晶層が角錐形状に構成される場合、頂点部とその近傍が上層部となり、その直下の部分から底面部分までの傾斜した結晶面を結晶層の側面部とすることができ、上層部と側面部は連続的な構成を有していても良い。
【００３３】
また、３次元状に成長した結晶層は、稜線部及び底辺部を有している。稜線部とは、隣り合う側面部、又は隣り合う側面部と上端面（上面部）との交線であり、底辺部とは、底面部と側面部との交線である。なお、以下の説明において、稜線部及び底辺部には、交線部分に加え、その交線に沿った領域を含むものとする。
【００３４】
３次元状に結晶層を成長させる場合、一例として結晶成長用にサファイア基板を用い、そのサファイア基板上にバッファ層などの成長下地層を形成し、その成長下地層からの選択成長などによって３次元状のファセット構造を有する結晶層を形成することが行われる。結晶成長により結晶成長層を形成する場合では、基板主面に対して傾斜した傾斜面としてＳ面及び｛１１−２２｝面またはこれらの各面に実質的に等価な面の中から選ばれる面を有することが望ましい。例えば、基板主面をＣ面とした場合では、傾斜面であるＳ面またはＳ面に実質的に等価な面を容易に形成することが可能である。Ｓ面はＣ＋面の上に選択成長した際に見られる安定面であり、比較的得やすい面であって六方晶系の面指数では（１−１０１）である。Ｃ面にＣ＋面とＣ−面が存在するのと同様に、Ｓ面についてはＳ＋面とＳ−面が存在するが、本明細書においては、特に断らない場合は、Ｃ＋面ＧａＮ上にＳ＋面を成長しており、これをＳ面として説明している。なお、Ｓ面についてはＳ＋面が安定面である。またＣ＋面の面指数は（０００１）である。このような基板主面に対して傾斜した傾斜面としてＳ面及び｛１１−２２｝面またはこれらの各面に実質的に等価な面をファセットとする結晶層を形成し、前述の如き上層部と側面部を形成することで、本発明にかかる構造の窒化物半導体素子を作成することができる。
【００３５】
本発明の窒化物半導体における結晶層は、典型的に選択成長法によって形成され、ここで窒化物半導体層の選択成長について説明する。選択成長は、成長阻害膜を利用する方法と、基板や半導体層の表面を選択的に除去する方法などによって行うことができる。成長阻害膜を利用する方法では、基体上に開口部を有する成長阻害膜を形成し、その状態で反応炉に基体ごと送り込み、所要のキャリアガス及び原料ガスを供給して成長阻害膜上には窒化物半導体層を堆積せずに開口部に窒化物半導体層を選択的に形成する。基板や半導体層の表面を選択的に除去する方法では、下地成長層や基板の一部を選択的に除去されて、基板等の表面に凹凸が形成され、所要のキャリアガス及び原料ガスを供給して凹凸部分に３次元状の結晶層を成長させる方法である。
【００３６】
結晶層が成長する基体部分としては、窒化ガリウム系化合物半導体基板などの窒化物半導体基板もしくはサファイア基板などの基板とその基板上に成長した窒化物半導体層からなるように構成することができ、後者のように窒化物半導体層を基板上に成長させる場合では、当該基板として用いることができるのは、サファイア（Ａｌ２Ｏ３、Ａ面、Ｒ面、Ｃ面を含む。）ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む。）ＧａＮ、Ｓｉ、ＺｎＳ、ＺｎＯ、ＡｌＮ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４、ＩｎＡｌＧａＮなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのＣ面は、５乃至６度の範囲で傾いた面方位を含むものである。
【００３７】
基体の一部として窒化物半導体層が形成される場合、窒化物半導体層を形成する前に、下地成長層を基板上に形成することが好ましい。この下地成長層は例えば窒化ガリウム層や窒化アルミ二ウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組合せ或いはバッファ層と結晶種として機能する結晶種層との組合せからなる構造であっても良い。この下地成長層は、種々の気相成長法で形成することができ、例えば有機金属化合物気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）などの気相成長法を用いることができる。
【００３８】
成長阻害膜を用いた選択成長の場合、このような基体上には成長阻害膜が形成される。成長阻害膜は例えばシリコン酸化膜やシリコン窒化膜などから構成され、この成長阻害膜で覆われた領域において窒化物半導体層の堆積を防ぐ機能を有し、成長阻害膜に設けられた開口部では、その底部に前記基体の表面が臨んで、その基体表面から開口部の範囲内で結晶成長が進められる。開口部の形成は、フォトリソグラフィー技術によって行われ、開口部の形状はストライプ状、円形状、六角形状などの多角形状などであるが、特に限定されるものではない。開口部を１０μｍ程度の円形（或いは辺が１−１００方向の六角形、または辺が１１−２０方向の六角形など）にすることでその約２倍程度の選択成長領域まで簡単に作製できる。またＳ面が基板と異なる方向であれば転位を曲げる効果、および転位を遮蔽する効果があるために、転位密度の低減にも役立つ。
【００３９】
基体上の成長阻害膜に開口部を形成したところで、選択成長により窒化物半導体層が選択的に成長される。窒化物半導体層としては、ウルツ鉱型の結晶構造を有する半導体材料を用いることが好ましい。このような窒化物半導体層としては、例えばＩＩＩ族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化合物半導体を用いることができ、更には窒化ガリウム（ＧａＮ）系化合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半導体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ましくは形成することができ、特に窒化ガリウム系化合物半導体が好ましい。なお、本発明において、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは必ずしも、３元混晶のみ、２元混晶のみの窒化物半導体を指すのではなく、例えばＩｎＧａＮでは、ＩｎＧａＮの作用を変化させない範囲での微量のＡｌ、その他の不純物を含んでいても本発明の範囲であることはいうまでもない。
【００４０】
この結晶層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）や分子線エピタキシー法（ＭＢＥ法）などの気相成長法や、ハイドライド気相成長法（ＨＶＰＥ法）などを用いることができる。その中でもＭＯＶＰＥ法によると、迅速に結晶性の良いものが得られる。ＭＯＶＰＥ法では、ＧａソースとしてＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチルガリウム）、ＡｌソースとしてはＴＭＡ（トリメチルアルミニウム）、ＴＥＡ（トリエチルアルミニウム）、Ｉｎソースとしては、ＴＭＩ（トリメチルインジウム）、ＴＥＩ（トリエチルインジウム）などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。また、不純物ソースとしてはＳｉであればシランガス、Ｇｅであればゲルマンガス、ＭｇであればＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）、ＺｎであればＤＥＺ（ジエチルジンク）などのガスが使用される。ＭＯＣＶＤ法では、これらのガスを例えば６００℃以上に加熱された基板の表面に供給して、ガスを分解することにより、ＩｎＡｌＧａＮ系化合物半導体をエピタキシャル成長させることができる。
【００４１】
選択成長によって、典型的には窒化物半導体層はファセットを伴った構造を呈する。例えば、基体若しくは基板の主面がＣ＋面を有している場合では、窒化物半導体層の結晶の傾斜面としてＳ面を安定面として形成することが可能であり、このＳ面は選択成長した際に見られる比較的得やすい面であって六方晶系の面指数では（１−１０１）である。Ｃ面にＣ＋面とＣ−面が存在するのと同様に、Ｓ面についてはＳ＋面とＳ−面が存在するが、本明細書においては、特に断らない場合は、Ｃ＋面ＧａＮ上にＳ＋面を成長しており、これをＳ面として説明している。なお、Ｓ面についてはＳ＋面が安定面である。またＣ＋面の面指数は（０００１）である。このＳ面ついては、前述のように窒化ガリウム系化合物半導体で窒化物半導体層を構成した場合には、Ｓ面上、ＧａからＮへのボンド数が２または３とＣ−面の次に多くなる。ここでＣ−面はＣ＋面の上には事実上得ることができないので、Ｓ面でのボンド数は最も多いものとなる。例えば、Ｃ面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はＣ＋面になるが、選択成長を利用することでＳ面を形成することができ、Ｃ面に平行な面では脱離しやすい傾向をもつＮのボンドがＧａから一本のボンドで結合しているのに対し、傾いたＳ面では少なくとも一本以上のポンドで結合することになる。従って、実効的にＶ／ＩＩＩ比が上昇することになり、積層構造の結晶性の向上に有利である。また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。また、選択成長マスクを用いて選択成長する場合には横方向成長させ窓領域より拡大した形状にすることができ、このようなマイクロチャネルエピタキシーを用いて横方向成長をした方が貫通転位を避けやすくなり、転位が減ることがわかっている。またこのような横方向成長により素子を発光素子とする場合では、その発光領域も増大し、さらに電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【００４２】
選択成長によって形成される窒化物半導体層はＳ面又はＳ面に実質的に等価な面などを伴ったファセット構造を有するが、典型的には成長が進む程、基体主面に平行な面での面積が段々と小さくなるように成長する。すなわち、窒化物半導体層は斜面を伴って角錐状或いはピラミッド状に成長するため、頂点部に近づくほど基体主面に平行な面での面積が段々と小さくなる。ここで頂点部とは、斜面同士が交差する尖頭部分であり、ストライプ状の開口部からは稜線となるような領域であり、また、六角錐状の窒化物半導体層を成長させる場合では最も高さが有る領域である。
【００４３】
本発明にかかる窒化物半導体素子は、３次元状の結晶層の上層部に高抵抗領域が形成される構造を有する。高抵抗領域は当該窒化物半導体素子に注入される電流の経路を側面側に移動させるための領域である。例えば、結晶層の上層部に第１導電領域としてｎ型窒化物半導体層を形成し、この上に活性層や第２導電層であるｐ型窒化物半導体層を形成して発光素子とする場合、ｎ型頂上部とｐ型頂上部間の抵抗値が、ｎ型側面部とそれに接したｐ型側面部間の抵抗値よりも大きくなるように頂上部を形成することが好ましい。ｎ型頂上部とｐ型頂上部間の抵抗値がｎ型側面部とｐ型側面部間の抵抗値よりも小さいと、ｎ型頂上部とｐ型頂上部間で電流が流れ、結晶性の悪い活性層を流れるため、発光効率が低い無効電流になるなどの不都合が起こる。このとき、再現性の面からは、ｎ型頂上部とｐ型頂上部間の抵抗値（上層部と電極層間の抵抗値）がｎ型側面部とｐ型側面部間の抵抗値（側面部と電極層間の抵抗値）の１．５倍以上であることが好ましく、さらに、電圧や電流密度を上げた際の特性を向上させるという面からは、２倍以上であることがより好ましい。
【００４４】
この高抵抗領域は、例えば、アンドープ窒化物半導体層、ｐ型不純物が導入された窒化物半導体層、或いはｎ型不純物が導入された窒化物半導体層により形成される。高抵抗領域を窒化物半導体層を用いて形成する場合では、結晶層の上層部を形成した後に、結晶成長の条件を変えることで高抵抗領域を連続して形成することができる。すなわち、同じ反応炉内に素子形成用の基板を置いたまま、結晶成長条件としての不純物ガスの供給と停止、さらにはその濃度の制御などによって連続的に形成できる。例えば、アンドープ窒化物半導体層を形成する場合では不純物ガスの供給が停止され、ｐ型不純物が導入された窒化物半導体層を形成する場合ではマグネシウムなどの不純物が導入され、ｎ型不純物が導入された窒化物半導体層を形成する場合ではシリコンなどの不純物が導入される。アンドープ窒化物半導体層は不純物濃度が極めて低く、高抵抗領域とされる。ｐ型不純物が導入された窒化物半導体層は周囲の層が反対導電型の窒化物半導体層であるｎ型窒化物半導体層である場合に、その界面にｐｎ接合を形成し、周囲の層が同一導電型の窒化物半導体層であるｐ型窒化物半導体層である場合には当該ｐ型不純物が導入された窒化物半導体層の不純物濃度を低濃度とすることで、周囲の層よりも相対的に高抵抗な領域となり、電流の経路を側面側に移動させる機能を発揮する。同様に、ｎ型不純物が導入された窒化物半導体層は周囲の層が反対導電型の窒化物半導体層であるｐ型窒化物半導体層である場合に、その界面にｐｎ接合を形成し、周囲の層が同一導電型の窒化物半導体層であるｎ型窒化物半導体層である場合には当該ｎ型不純物が導入された窒化物半導体層の不純物濃度を低濃度とすることで、周囲の層よりも相対的に高抵抗な領域となり、電流の経路を側面側に移動させる機能を発揮する。高抵抗領域は結晶層を構成する窒化物半導体層と同じ材料とすることができるが、異なる材料で構成することも可能である。例えば結晶層をＧａＮ系半導体層とし、ＡｌＧａＮ系半導体層で高抵抗領域を形成しても良い。
【００４５】
高抵抗領域としては、上述のように、窒化物半導体層に導入される不純物を制御することで構成することも可能であるが、シリコン酸化膜やシリコン窒化膜などの絶縁膜を結晶層の上層部に対して直接にまたは活性層などの他の層を介して間接的に形成するようにしても良い。シリコン酸化膜やシリコン窒化膜などの絶縁膜は単層に限定されず、他の絶縁膜や、アンドープの化合物半導体層、その他の各種半導体層との複合膜などでも良い。
【００４６】
また、本発明に係る窒化物半導体素子は、３次元状の結晶層の稜線部に高抵抗領域が形成される。この高抵抗領域は、結晶層の稜線部にアンドープ部を形成する方法やイオン注入（イオンインプランテーション）を行う方法、又はｐ型窒化物半導体層に電子線を選択的に照射する方法によって形成される。さらに、本発明に係る窒化物半導体素子は、３次元状の結晶層の底辺部に、稜線部に高抵抗領域を形成するのと同様の方法で、高抵抗領域が形成される。
【００４７】
このような高抵抗領域は、前述のように３次元状の結晶層の上層部や稜線部、底辺部に形成されるが、窒化物半導体素子として半導体発光素子が形成される場合には、高抵抗領域の形成の前後に活性層が形成される。すなわち、活性層の下部に高抵抗領域を形成することもでき、活性層の上部に高抵抗領域を形成することもできる。電極層はこのような高抵抗領域を介して結晶層上に形成される。電極層としては、例えばＮｉ／Ｐｔ／Ａｕからなる電極層が形成され、例えばＴｉ／Ａｌからなる電極層を対極側の電極層とすることができる。
【００４８】
また、本発明では、結晶層の側面部に効率的に電流が注入されるようにするために、上述した高抵抗領域を形成するのではなく、稜線部又は底辺部を除く側面部の平坦面部分（上端面や上面部を有する結晶層においては、これら上端面、上面部の平坦面部分を含む）にのみ電極層を形成している。
【００４９】
本発明にかかる窒化物半導体素子は、半導体を利用して作動する各種素子の構造をとることができ、一例として発光ダイオードや半導体レーザーなどの半導体発光素子とすることができるが、それら以外にも例えば電界効果型トランジスタや、受光素子などのその他の各種素子であっても良い。
【００５０】
このような構造を有する本発明にかかる窒化物半導体素子は、上層部や稜線部、底辺部に形成された高抵抗領域により、側面部を主体とする電流注入が行われる。特に、上層部に高抵抗領域が形成される場合、窒化ガリウム系化合物半導体の結晶成長においては、一般に成長速度や成長温度、成長圧力やＶ族原料とＩＩＩ族原料の供給比などの成長条件により、形成されるファセットや表面における成長と脱離のバランスなどを制御することができ、これらの成長中に変調させることで、高抵抗領域を上層部に連続するように形成することができる。このため、活性層の近傍にも形成できることから、電流の広がりによるリークや非発光再結合も抑制することができる。
【００５１】
また、本発明にかかる窒化物半導体素子は、稜線部や底辺部に電極層を形成せずに側面部の平坦面部分（上端面や上面部を有する結晶層においては、これら上端面、上面部の平坦面部分を含む）にのみ電極層を形成することにより、側面部を主体とする電流注入が行われる。
【００５２】
以下、各実施形態を参照しながら本発明を更に詳細に説明する。なお、本発明の窒化物半導体素子は、その要旨を逸脱しない範囲で変形、変更などが可能であり、本発明は以下の各実施形態に限定されるものではない。
【００５３】
［第１の実施形態］
本実施形態は、図１に示すように、サファイア基板１１上に六角錐形状の窒化物半導体発光素子構造１２が選択成長によって形成されており、３次元状として六角錐形状の窒化物半導体発光素子構造１２の部分に電極が形成されて発光ダイオードとして機能する。サファイア基板１１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層された窒化ガリウム層１３が形成されており、その窒化ガリウム層１３を覆うようにシリコン酸化膜１４が形成されている。このシリコン酸化膜１４は選択成長の際の成長阻害膜として機能し、当該シリコン酸化膜１４に形成された開口部からの選択成長によって六角錐形状の窒化物半導体発光素子構造１２が形成される。
【００５４】
図２は六角錐形状の窒化物半導体発光素子構造１２の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板１１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層１３が形成されており、その窒化ガリウム層１３を覆うようにシリコン酸化膜１４が形成されている。シリコン酸化膜１４にはほぼ正六角形の開口部１５が形成され、その開口部１５からの選択成長によってｎ型ＧａＮ層１６が形成される。このサファイア基板１１は主面をＣ面とする基板であり、正六角形の開口部１５の一辺を［１、１、−２、０］方向に平行となるようにしている。一般に、このような開口部１５を用いて選択成長をした場合では、その成長条件によってＳ面（｛１、−１、０、１｝面）を傾斜した側面とする六角錐形状の成長層が形成される。そこで、開口部１５を用いて選択成長によってシリコンドープのｎ型窒化ガリウム層１６を形成する。
【００５５】
このｎ型窒化ガリウム層１６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ３）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ３）３）を供給して形成される。このｎ型窒化ガリウム層１６には不純物としてのシリコンが導入される。ｎ型窒化ガリウム層１６は、完全な六角錐形状となる前に成長が停止され、その時点で不純物ガスの供給を停止することで、アンドープ窒化ガリウム層１７となる。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性に対する妨げとはならない。アンドープ窒化ガリウム層１７は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。
【００５６】
不純物ガスの停止による成長層の切り替えによって、ｎ型窒化ガリウム層１６の成長は停止し、ｎ型窒化ガリウム層１６自体は尖頭部分を欠いた六角錐形状となり、その尖頭部分を欠いた上面部分が上層部１６ｔとされ、傾斜した結晶層のＳ面の部分が側面部１６ｓとされる。アンドープ窒化ガリウム層１７の形状は、頂点部である上層部１６ｔ上で断面略三角形状であり、側面部１６ｓの部分で薄い膜で側面部１６ｓの周囲を覆う。上層部１６ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層１７に連続することから、上層部１６ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層１７上に形成される活性層を流れる電流も抑えられることになる。
【００５７】
アンドープ窒化ガリウム層１７上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層１８であり、その上にｐ型ＡｌＧａＮ層１９とｐ型窒化ガリウム層２０が積層される。ｐ型ＡｌＧａＮ層１９とｐ型窒化ガリウム層２０には、不純物としてマグネシウムが導入される。ｐ型窒化ガリウム層２０上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極２１が形成される。ｎ電極２２は前述のシリコン酸化膜１４を開口した開口部２３にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００５８】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層１８の下に、高抵抗領域であるアンドープ窒化ガリウム層１７が形成されており、このアンドープ窒化ガリウム層１７はｎ型窒化ガリウム層１６への上層部１６ｔを介しての電流を抑え、ｎ型窒化ガリウム層１６に対して主に側面部１６ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部１６ｓに効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【００５９】
なお、本実施形態においては、シリコン酸化膜１４の開口部１５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角錐形状の結晶成長が可能である。また、傾斜した側面をＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。
【００６０】
［第２の実施形態］
本実施形態は、図３に示すように、活性層の上に高抵抗領域を形成した例である。素子は六角錐形状の窒化物半導体発光素子構造を有している点では、第１の実施形態と同じであり、窒化物半導体発光素子構造の内部構造が第１の実施形態のものとは異なっている。
【００６１】
図３は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板３１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層３３が形成されており、その窒化ガリウム層３３を覆うようにシリコン酸化膜３４が形成されている。シリコン酸化膜３４にはほぼ正六角形の開口部３５が形成され、その開口部３５からの選択成長によってｎ型ＧａＮ層３６が形成される。このサファイア基板３１は主面をＣ面とする基板であり、正六角形の開口部３５の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部３５を用い、選択成長からシリコンドープのｎ型窒化ガリウム層３６を形成する。
【００６２】
このｎ型窒化ガリウム層３６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流して形成される。このｎ型窒化ガリウム層３６には不純物としてのシリコンが導入される。ｎ型窒化ガリウム層３６は、完全な六角錐形状となる前に成長が停止され、この停止時点でガスをＴＭＩ（トリメチルインジウム）やＴＥＩ（トリエチルインジウム）などを含むガスに切り替えてＩｎＧａＮ活性層３７を形成する。ＩｎＧａＮ活性層３７はｎ型窒化ガリウム層３６の上層部３６ｔを覆うと共に側面部３６ｓも被覆するように形成される。
【００６３】
この活性層としてのＩｎＧａＮ活性層３７を形成した後、結晶成長を継続してアンドープ窒化ガリウム層３８を形成する。このアンドープ窒化ガリウム層３８は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。アンドープ窒化ガリウム層３８の形状は、頂点部である上層部３６ｔ上で断面略三角形状であり、側面部３６ｓの部分で薄い膜でＩｎＧａＮ活性層３７の周囲を覆う。上層部３６ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層３８にＩｎＧａＮ活性層３７を介して連続することから、アンドープ窒化ガリウム層３８の下部に形成され且つ上層部３６ｔの上に形成されるＩｎＧａＮ活性層３７を流れる電流も抑えられることになる。
【００６４】
アンドープ窒化ガリウム層３８上には、ｐ型ＡｌＧａＮ層３９とｐ型窒化ガリウム層４０が積層される。ｐ型ＡｌＧａＮ層３９とｐ型窒化ガリウム層４０には、不純物としてマグネシウムが導入される。ｐ型窒化ガリウム層４０上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極４１が形成される。ｎ電極４２は前述のシリコン酸化膜３４を開口した開口部４３にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００６５】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層３７の上に、高抵抗領域であるアンドープ窒化ガリウム層３８が形成されており、このアンドープ窒化ガリウム層３８はｎ型窒化ガリウム層３６への上層部３６ｔを介しての電流を抑え、ｎ型窒化ガリウム層３６に対して主に側面部３６ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部３６ｓの活性層に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【００６６】
なお、本実施形態においては、シリコン酸化膜３４の開口部３５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角錐形状の結晶成長が可能である。また、傾斜した側面をＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。
【００６７】
［第３の実施形態］
本実施形態は、図４に示すように、活性層の上にｐ型窒化物半導体層を用いて高抵抗領域を形成した例である。素子は六角錐形状の窒化物半導体発光素子構造を有している点では、第１の実施形態と同じであり、窒化物半導体発光素子構造の内部構造が第１の実施形態のものとは異なっている。
【００６８】
図４は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板５１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層５３が形成されており、その窒化ガリウム層５３を覆うようにシリコン酸化膜５４が形成されている。シリコン酸化膜５４にはほぼ正六角形の開口部５５が形成され、その開口部５５からの選択成長によってｎ型ＧａＮ層５６が形成される。このサファイア基板５１は主面をＣ面とする基板であり、正六角形の開口部５５の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部５５を用い、選択成長からシリコンドープのｎ型窒化ガリウム層５６を形成する。
【００６９】
このｎ型窒化ガリウム層５６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流して形成される。このｎ型窒化ガリウム層５６には不純物としてのシリコンが導入される。ｎ型窒化ガリウム層５６は、完全な六角錐形状となる前に成長が停止され、この停止時点でガスをＴＭＩ（トリメチルインジウム）やＴＥＩ（トリエチルインジウム）などを含むガスに切り替えてＩｎＧａＮ活性層５７を形成する。ＩｎＧａＮ活性層５７はｎ型窒化ガリウム層５６の上層部５６ｔを覆うと共に側面部５６ｓも被覆するように形成される。
【００７０】
この活性層としてのＩｎＧａＮ活性層５７を形成した後、結晶成長を継続して側面部５６ｓと上層部５６ｔ上にｐ型ＡｌＧａＮ層５８を形成する。このｐ型ＡｌＧａＮ層５８は、上層部５６ｔ上に不純物濃度が低い窒化物半導体層を含み、六角錐形状の頂点部分で厚く形成された高抵抗領域として上層部への電流の流れ込みを防止する。このｐ型ＡｌＧａＮ層５８の不純物濃度は例えば１０×１０１８／ｃｍ３以下であり、モビリティも数ｃｍ２／Ｖｓと低くなる。ｐ型ＡｌＧａＮ層５８の形状は、頂点部である上層部５６ｔ上で断面略三角形状であり、側面部５６ｓの部分で薄い膜でＩｎＧａＮ活性層５７の周囲を覆う。上層部５６ｔの部分は、高抵抗領域であるｐ型ＡｌＧａＮ層５８の下部に位置することから上層部５６ｔを介して流れる電流は抑えられることになる。
【００７１】
ｐ型ＡｌＧａＮ層５８の上にはｐ型窒化ガリウム層５９が積層される。ｐ型ＡｌＧａＮ層５８とｐ型窒化ガリウム層５９には、不純物として例えばマグネシウムが導入される。ｐ型窒化ガリウム層５９上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極６０が形成される。ｎ電極６１は前述のシリコン酸化膜５４を開口した開口部６２にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００７２】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層５７の上に、高抵抗領域であるｐ型ＡｌＧａＮ層５８が形成されており、このｐ型ＡｌＧａＮ層５８はｎ型窒化ガリウム層５６への上層部５６ｔを介しての電流を抑え、ｎ型窒化ガリウム層５６に対して主に側面部５６ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部５６ｓの活性層に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【００７３】
なお、本実施形態においては、シリコン酸化膜５４の開口部５５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角錐形状の結晶成長が可能である。また、傾斜した側面をＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。
【００７４】
［第４の実施形態］
本実施形態は、図５に示すように、活性層の上に第４の実施形態と同様なｐ型窒化物半導体層を用いて高抵抗領域を形成した例である。素子は六角錐形状の窒化物半導体発光素子構造を有している点では、第１の実施形態と同じであり、窒化物半導体発光素子構造の内部構造が第１の実施形態のものとは異なっている。
【００７５】
図５は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板７１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層７３が形成されており、その窒化ガリウム層７３を覆うようにシリコン酸化膜７４が形成されている。シリコン酸化膜７４にはほぼ正六角形の開口部７５が形成され、その開口部７５からの選択成長によってｎ型ＧａＮ層７６が形成される。このサファイア基板７１は主面をＣ面とする基板であり、正六角形の開口部７５の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部７５を用い、選択成長からシリコンドープのｎ型窒化ガリウム層７６を形成する。
【００７６】
このｎ型窒化ガリウム層７６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流して形成される。このｎ型窒化ガリウム層７６には不純物としてのシリコンが導入される。ｎ型窒化ガリウム層７６は、完全な六角錐形状となる前に成長が停止され、この停止時点でガスをＴＭＩ（トリメチルインジウム）やＴＥＩ（トリエチルインジウム）などを含むガスに切り替えてＩｎＧａＮ活性層７７を形成する。ＩｎＧａＮ活性層７７はｎ型窒化ガリウム層７６の上層部７６ｔを覆うと共に側面部７６ｓも被覆するように形成される。
【００７７】
この活性層としてのＩｎＧａＮ活性層７７を形成した後、結晶成長を継続してｐ型ＡｌＧａＮ層７８を形成し、さらにｐ型窒化ガリウム層７９を形成する。ｐ型窒化ガリウム層７９は、不純物濃度が低い窒化物半導体層であり、六角錐形状の頂点部分で厚く形成された高抵抗領域として上層部への電流の流れ込みを防止する。ｐ型窒化ガリウム層７９の形状は、頂点部である上層部７６ｔ上で断面略三角形状であり、当該頂点部で厚い膜厚で形成されている。ｐ型窒化ガリウム層７９は、側面部７６ｓの部分で薄い膜であり、ｐ型ＡｌＧａＮ層７８の周囲を覆う。上層部７６ｔの部分は、高抵抗領域であるｐ型窒化ガリウム層７９の下部に位置することから上層部７６ｔを介して流れる電流は抑えられることになる。ｐ型ＡｌＧａＮ層７８とｐ型窒化ガリウム層７９には、不純物として例えばマグネシウムが導入される。
【００７８】
ｐ型窒化ガリウム層７９上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極８０が形成される。ｎ電極８１は前述のシリコン酸化膜７４を開口した開口部８２にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００７９】
このような構造の本実施形態の窒化物半導体素子は、ｐ型ＡｌＧａＮ層７８の上に高抵抗領域であるｐ型窒化ガリウム層７９が形成されており、このｐ型窒化ガリウム層７９はｎ型窒化ガリウム層７６への上層部７６ｔを介しての電流を抑え、ｎ型窒化ガリウム層７６に対して主に側面部７６ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部７６ｓの活性層に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【００８０】
なお、本実施形態においては、シリコン酸化膜７４の開口部７５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角錐形状の結晶成長が可能である。また、傾斜した側面をＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。
【００８１】
［第５の実施形態］
本実施形態は、図６に示すように、サファイア基板９１上に３次元状として断面三角形状のストライプ状の窒化物半導体発光素子構造９２が選択成長によって形成されており、断面三角形状のストライプ状の窒化物半導体発光素子構造９２の部分に電極が形成されて発光ダイオードとして機能する。サファイア基板９１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層された窒化ガリウム層９３が形成されており、その窒化ガリウム層９３を覆うようにシリコン酸化膜９４が形成されている。このシリコン酸化膜９４は選択成長の際の成長阻害膜として機能し、当該シリコン酸化膜９４に形成された開口部からの選択成長によって断面三角形状のストライプ状の窒化物半導体発光素子構造９２が形成される。
【００８２】
このような断面三角形状のストライプ状の窒化物半導体発光素子構造９２は、第１の実施形態の窒化物半導体発光素子構造１２と同様な工程を以って形成することができ、シリコン酸化膜９４に形成される開口部の形状をストライプ形状とすることで結晶成長させることができる。窒化物半導体発光素子構造９２の内部構造としては、図２乃至図５に示す構造のものを作成できる。
【００８３】
［第６の実施形態］
本実施形態は、図７に示すように、サファイア基板９５上に３次元状として六角柱形状の窒化物半導体発光素子構造９６が選択成長によって形成されており、六角柱形状の窒化物半導体発光素子構造９６の部分にｐ電極が形成されて発光ダイオードとして機能する。サファイア基板９５上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層された窒化ガリウム層９７が形成されており、その窒化ガリウム層９７を覆うようにシリコン酸化膜９８が形成されている。このシリコン酸化膜９８は選択成長の際の成長阻害膜として機能し、当該シリコン酸化膜９８に形成された開口部からの選択成長によって六角柱形状の窒化物半導体発光素子構造９６が形成される。開口部は一辺を［１、１、−２、０］方向に平行となるようにしており、成長条件を調整することで、｛１、−１、０、０｝面を側面とする六角柱形状の窒化物半導体発光素子構造９６が得られる。
【００８４】
図８は六角柱形状の窒化物半導体発光素子構造９６の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板９５上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層９６が形成されており、その窒化ガリウム層９６を覆うようにシリコン酸化膜９８が形成されている。シリコン酸化膜９８にはほぼ正六角形の開口部９９が形成され、その開口部９９からの選択成長によってｎ型ＧａＮ層１００が形成される。このサファイア基板９５は主面をＣ面とする基板であり、正六角形の開口部９９の一辺を［１、１、−２、０］方向に平行となるようにしている。開口部９９を用いて選択成長によってシリコンドープのｎ型窒化ガリウム層１００を形成する。
【００８５】
このｎ型窒化ガリウム層１００は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ３）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ３）３）を供給して形成される。このｎ型窒化ガリウム層１００には不純物としてのシリコンが導入される。ｎ型窒化ガリウム層１００は、六角柱形状となる様に形成され、その途中で不純物ガスの供給を停止することで、アンドープ窒化ガリウム層１０１が成長される。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性に対する妨げとはならない。アンドープ窒化ガリウム層１０１は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。
【００８６】
不純物ガスの停止による成長層の切り替えによって、ｎ型窒化ガリウム層１００の成長は停止し、上層部１００ｔ上に厚くなり、側面部１００ｓの上で薄くなる形状で、アンドープ窒化ガリウム層１０１が成長する。上層部１００ｔの部分には、高抵抗領域であるアンドープ窒化ガリウム層１０１に連続することから、上層部１００ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層１０１上に形成される活性層を流れる電流も抑えられることになる。
【００８７】
アンドープ窒化ガリウム層１０１上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層１０２であり、その上にｐ型ＡｌＧａＮ層１０３とｐ型窒化ガリウム層１０４が積層される。ｐ型ＡｌＧａＮ層１０３とｐ型窒化ガリウム層１０４には、不純物として例えばマグネシウムが導入される。ｐ型窒化ガリウム層１０４上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極１０５が形成される。ｎ電極１０６は前述のシリコン酸化膜１４を開口した開口部１０７にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００８８】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層１０２の下に、高抵抗領域であるアンドープ窒化ガリウム層１０１が形成されており、このアンドープ窒化ガリウム層１０１はｎ型窒化ガリウム層１００への上層部１００ｔを介しての電流を抑え、ｎ型窒化ガリウム層１００に対して主に側面部１００ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部１００ｓに効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【００８９】
［第７の実施形態］
本実施形態は、図９に示すように、活性層の上に高抵抗領域を形成した例である。素子は六角柱形状の窒化物半導体発光素子構造を有している点では、第６の実施形態と同じであり、窒化物半導体発光素子構造の内部構造が第１の実施形態のものとは異なっている。
【００９０】
図９は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板１１１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層１１３が形成されており、その窒化ガリウム層１１３を覆うようにシリコン酸化膜１１４が形成されている。シリコン酸化膜１１４にはほぼ正六角形の開口部１１５が形成され、その開口部１１５からの選択成長によってｎ型ＧａＮ層１１６が形成される。このサファイア基板１１１は主面をＣ面とする基板であり、正六角形の開口部１１５の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部１１５を用い、選択成長からシリコンドープのｎ型窒化ガリウム層１１６を形成する。
【００９１】
このｎ型窒化ガリウム層１１６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流して形成される。このｎ型窒化ガリウム層１１６には不純物としてのシリコンが導入される。ｎ型窒化ガリウム層１１６の形成後に、ＩｎＧａＮ活性層１２３が形成される。ＩｎＧａＮ活性層１２３はｎ型窒化ガリウム層１１６の上層部１１６ｔを覆うと共に側面部１１６ｓも被覆するように形成される。
【００９２】
この活性層としてのＩｎＧａＮ活性層１２３を形成した後、結晶成長を継続してアンドープ窒化ガリウム層１１７を形成する。このアンドープ窒化ガリウム層１１７は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。アンドープ窒化ガリウム層１１７の形状は、頂点部である上層部１１６ｔ上で膜厚の厚い形状であり、側面部１１６ｓの部分で薄い膜となり、ＩｎＧａＮ活性層１２３の周囲を覆う。上層部１１６ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層１１７にＩｎＧａＮ活性層１２３を介して連続することから、アンドープ窒化ガリウム層１１７の下部に形成され且つ上層部１１６ｔの上に形成されるＩｎＧａＮ活性層１２３を流れる電流も抑えられることになる。
【００９３】
アンドープ窒化ガリウム層１１７上には、ｐ型ＡｌＧａＮ層１１８とｐ型窒化ガリウム層１１９が積層される。ｐ型ＡｌＧａＮ層１１８とｐ型窒化ガリウム層１１９には、不純物として例えばマグネシウムが導入される。ｐ型窒化ガリウム層１１９上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極１２０が形成される。ｎ電極１２１は前述のシリコン酸化膜１１４を開口した開口部１２２にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【００９４】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層１２３の上に、高抵抗領域であるアンドープ窒化ガリウム層１１７が形成されており、このアンドープ窒化ガリウム層１１７はｎ型窒化ガリウム層１１６への上層部１１６ｔを介しての電流を抑え、ｎ型窒化ガリウム層１１６に対して主に側面部１１６ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部１１６ｓの活性層に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【００９５】
なお、本実施形態においては、シリコン酸化膜１１４の開口部１１５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角柱形状の結晶成長が可能である。
【００９６】
［第８の実施形態］
本実施形態は、図１０に示すように、活性層の上にｐ型窒化物半導体層を用いて高抵抗領域を形成した例である。素子は六角柱形状の窒化物半導体発光素子構造を有している点では、第６の実施形態と同じであり、窒化物半導体発光素子構造の内部構造が第６の実施形態のものとは異なっている。
【００９７】
図１０は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板１３１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層１３３が形成されており、その窒化ガリウム層１３３を覆うようにシリコン酸化膜１３４が形成されている。シリコン酸化膜１３４にはほぼ正六角形の開口部１３５が形成され、その開口部１３５からの選択成長によってｎ型ＧａＮ層１３６が形成される。このサファイア基板１３１は主面をＣ面とする基板であり、正六角形の開口部１３５の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部１３５を用い、選択成長からシリコンドープのｎ型窒化ガリウム層１３６を形成する。
【００９８】
このｎ型窒化ガリウム層１３６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流して形成される。このｎ型窒化ガリウム層１３６には不純物としてのシリコンが導入される。六角柱形状のｎ型窒化ガリウム層１３６を形成後、ガスをＴＭＩ（トリメチルインジウム）やＴＥＩ（トリエチルインジウム）などを含むガスに切り替えてＩｎＧａＮ活性層１３７を形成する。ＩｎＧａＮ活性層１３７はｎ型窒化ガリウム層１３６の上層部１３６ｔを覆うと共に側面部１３６ｓも被覆するように形成される。
【００９９】
この活性層としてのＩｎＧａＮ活性層１３７を形成した後、結晶成長を継続してｐ型ＡｌＧａＮ層１３８を形成する。このｐ型ＡｌＧａＮ層１３８は、不純物濃度が低い窒化物半導体層であり、六角柱形状の上面部分で厚く形成された高抵抗領域として上層部１３６ｔへの電流の流れ込みを防止する。このｐ型ＡｌＧａＮ層１３８の不純物濃度は例えば１０×１０１８／ｃｍ３以下であり、モビリティも数ｃｍ２／Ｖｓと低くなる。このｐ型ＡｌＧａＮ層１３８の形状は、上面部である上層部１３６ｔ上で比較的に厚い膜厚とされ、側面部１３６ｓの部分で薄い膜厚とされてＩｎＧａＮ活性層１３７の周囲を覆う。上層部１３６ｔの部分は、高抵抗領域であるｐ型ＡｌＧａＮ層１３８の下部に位置することから上層部１３６ｔを介して流れる電流は抑えられることになる。
【０１００】
ｐ型ＡｌＧａＮ層１３８の上にはｐ型窒化ガリウム層１３９が積層される。ｐ型ＡｌＧａＮ層１３８とｐ型窒化ガリウム層１３９には、不純物として例えばマグネシウムが導入される。ｐ型窒化ガリウム層１３９上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極１４０が形成される。ｎ電極１４１は前述のシリコン酸化膜１３４を開口した開口部１４２にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【０１０１】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層１３７の上に、高抵抗領域であるｐ型ＡｌＧａＮ層１３８が形成されており、このｐ型ＡｌＧａＮ層１３８はｎ型窒化ガリウム層１３６への上層部１３６ｔを介しての電流を抑え、ｎ型窒化ガリウム層１３６に対して主に側面部１３６ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部１３６ｓの活性層に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１０２】
なお、本実施形態においては、シリコン酸化膜１３４の開口部１３５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角柱形状の結晶成長が可能である。
【０１０３】
［第９の実施形態］
本実施形態は、図１１に示すように、活性層の上に第８の実施形態と同様なｐ型窒化物半導体層を用いて高抵抗領域を形成した例である。素子は六角錐形状の窒化物半導体発光素子構造を有している点では、第１の実施形態と同じであり、窒化物半導体発光素子構造の内部構造が第１の実施形態のものとは異なっている。
【０１０４】
図１１は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板１５１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層１５３が形成されており、その窒化ガリウム層１５３を覆うようにシリコン酸化膜１５４が形成されている。シリコン酸化膜１５４にはほぼ正六角形の開口部１５５が形成され、その開口部１５５からの選択成長によってｎ型ＧａＮ層１５６が形成される。このサファイア基板１５１は主面をＣ面とする基板であり、正六角形の開口部１５５の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部１５５を用い、選択成長からシリコンドープのｎ型窒化ガリウム層１５６を形成する。
【０１０５】
このｎ型窒化ガリウム層１５６は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流して形成される。このｎ型窒化ガリウム層１５６には不純物としてのシリコンが導入される。六角柱形状のｎ型窒化ガリウム層１５６を形成した後、ガスを切り替えてＩｎＧａＮ活性層１５７を形成する。ＩｎＧａＮ活性層１５７はｎ型窒化ガリウム層１５６の上層部１５６ｔを覆うと共に側面部１５６ｓも被覆するように形成される。
【０１０６】
この活性層としてのＩｎＧａＮ活性層１５７を形成した後、結晶成長を継続してｐ型ＡｌＧａＮ層１５８を形成し、さらにｐ型窒化ガリウム層１５９を形成する。ｐ型窒化ガリウム層１５９は、不純物濃度が低い窒化物半導体層であり、六角柱形状の上面部分で厚く形成された高抵抗領域として上層部への電流の流れ込みを防止する。ｐ型窒化ガリウム層１５９の形状は上層部１５６ｔ上で厚い膜厚で形成されている。同時にｐ型窒化ガリウム層１５９は、側面部１５６ｓの部分で薄い膜であり、ｐ型ＡｌＧａＮ層１５８の周囲を覆う。上層部１５６ｔの部分は、高抵抗領域であるｐ型窒化ガリウム層１５９の厚い膜厚部分の下部に位置することから上層部１５６ｔを介して流れる電流は抑えられることになる。ｐ型ＡｌＧａＮ層１５８とｐ型窒化ガリウム層１５９には、不純物として例えばマグネシウムが導入される。
【０１０７】
ｐ型窒化ガリウム層１５９上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極１６０が形成される。ｎ電極１６１は前述のシリコン酸化膜１５４を開口した開口部１６２にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【０１０８】
このような構造の本実施形態の窒化物半導体素子は、ｐ型ＡｌＧａＮ層１５８の上に高抵抗領域であるｐ型窒化ガリウム層１５９が形成されており、このｐ型窒化ガリウム層１５９はｎ型窒化ガリウム層１５６への上層部１５６ｔを介しての電流を抑え、ｎ型窒化ガリウム層１５６に対して主に側面部１５６ｓを介して電流を流すように機能する。従って、上面側よりも側面部１５６ｓの活性層に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１０９】
なお、本実施形態においては、シリコン酸化膜１５４の開口部１５５の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角柱形状の結晶成長が可能である。
【０１１０】
［第１０の実施形態］
本実施形態は、図１２に示すように、サファイア基板１７１上に断面矩形形状のストライプ状の窒化物半導体発光素子構造１７２が選択成長によって形成されており、断面矩形形状のストライプ状の窒化物半導体発光素子構造１７２の部分に電極が形成されて発光ダイオードとして機能する。サファイア基板１７１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層された窒化ガリウム層１７３が形成されており、その窒化ガリウム層１７３を覆うようにシリコン酸化膜１７４が形成されている。このシリコン酸化膜１７４は選択成長の際の成長阻害膜として機能し、当該シリコン酸化膜１７４に形成された開口部１７５からの選択成長によって断面矩形形状のストライプ状の窒化物半導体発光素子構造１７２が形成される。
【０１１１】
このような断面矩形形状のストライプ状の窒化物半導体発光素子構造１７２は、第６の実施形態の窒化物半導体発光素子構造９６と同様な工程を以って形成することができ、シリコン酸化膜１７４に形成される開口部の形状をストライプ形状とすることで結晶成長させることができる。窒化物半導体発光素子構造１７２の内部構造としては、図８乃至図１１に示す構造のものを作成できる。
【０１１２】
［第１１の実施形態］
本実施形態は、図１３に示すように、基板から結晶層を剥離し、その裏面に透明電極を形成した構造である。尖頭部分を欠いた六角錐形状であるｎ型窒化ガリウム層１８１のＳ面からなる傾斜面が側面部１８１ｓとされ、Ｃ面からなる上面が上層部１８１ｔとされる。このように側面部１８１ｓと上層部１８１ｔとが形成されたｎ型窒化ガリウム層１８１は、アンドープ窒化ガリウム層１８２に被覆されている。
【０１１３】
ｎ型窒化ガリウム層１８１の成長時に完全な六角錐形状となる前に成長を停止させ、その時点で不純物ガスの供給を停止することで、アンドープ窒化ガリウム層１８２が形成される。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性に対する妨げとはならない。アンドープ窒化ガリウム層１８２は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。
【０１１４】
ｎ型窒化ガリウム層１８１自体は尖頭部分を欠いた六角錐形状となり、その尖頭部分を欠いた上面部分が上層部１８１ｔとされ、傾斜した結晶層のＳ面の部分が側面部１８１ｓとされる。アンドープ窒化ガリウム層１８２の形状は、頂点部である上層部１８１ｔ上で断面略三角形状であり、側面部１８１ｓの部分で薄い膜で側面部１８１ｓの周囲を覆う。上層部１８１ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層１８２に連続することから、上層部１８１ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層１８２上に形成される活性層を流れる電流も抑えられることになる。
【０１１５】
アンドープ窒化ガリウム層１８２上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層１８３であり、その上にｐ型ＡｌＧａＮ層１８４とｐ型窒化ガリウム層１８５が積層される。ｐ型ＡｌＧａＮ層１８４とｐ型窒化ガリウム層１８５には、不純物としてマグネシウムが導入される。ｐ型窒化ガリウム層１８５上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極１８６が形成される。ｎ電極は、本実施形態においては、ＩＴＯ膜などの透明ｎ電極１８７であり、成長基板をレーザーアブレーションなどによって剥離した後のｎ型窒化ガリウム層１８１の裏面に形成される。
【０１１６】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層１８３の下に、高抵抗領域であるアンドープ窒化ガリウム層１８２が形成されており、このアンドープ窒化ガリウム層１８２はｎ型窒化ガリウム層１８１への上層部１８１ｔを介しての電流を抑え、ｎ型窒化ガリウム層１８１に対して主に側面部１８１ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部１８１ｓに効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１１７】
なお、傾斜した側面はＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。また、ｎ型窒化ガリウム層１８１等を六角錐形状としているが、断面三角形状のストライプ状であっても良い。前述の透明ｎ電極１８７は、この透明ｎ電極１８７が設けられた側から光を取り出す場合の構成であり、例えばストライプ状に延在される結晶層を半導体レーザーの活性層とし、光をそのストライプと平行に取り出す場合には、透明電極以外の電極を形成することができる。
【０１１８】
［第１２の実施形態］
本実施形態は、導電性基板を用いた構成例であり、図１４に示す構造を有する。図１４に示すように、導電性基板としてｎ型シリコンカーバイド基板１９１が使用され、そのｎ型シリコンカーバイド基板１９１上にシリコンなどの不純物を含有するｎ型窒化ガリウム層１９２が形成される。ｎ型窒化ガリウム層１９２は、底面でｎ型シリコンカーバイド基板１９１に接続され、例えば六角錐形状となるように選択成長等の方法で３次元状に形成される。
【０１１９】
尖頭部分を欠いた六角錐形状であるｎ型窒化ガリウム層１９２のＳ面からなる傾斜面が側面部１９２ｓとされ、Ｃ面からなる上面が上層部１９２ｔとされる。このように側面部１９２ｓと上層部１９２ｔとが形成されたｎ型窒化ガリウム層１９２は、アンドープ窒化ガリウム層１９３に被覆されている。
【０１２０】
ｎ型窒化ガリウム層１９２の成長時に完全な六角錐形状となる前に成長を停止させ、その時点で不純物ガスの供給を停止することで、アンドープ窒化ガリウム層１９３が形成される。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性に対する妨げとはならない。アンドープ窒化ガリウム層１９３は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。
【０１２１】
ｎ型窒化ガリウム層１９２自体は尖頭部分を欠いた六角錐形状となり、その尖頭部分を欠いた上面部分が上層部１９２ｔとされ、傾斜した結晶層のＳ面の部分が側面部１９２ｓとされる。アンドープ窒化ガリウム層１９３の形状は、頂点部である上層部１９２ｔ上で断面略三角形状であり、側面部１９２ｓの部分で薄い膜で側面部１９２ｓの周囲を覆う。上層部１９２ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層１９３に連続することから、上層部１９２ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層１９３上に形成される活性層を流れる電流も抑えられることになる。
【０１２２】
アンドープ窒化ガリウム層１９３上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層１９４であり、その上にｐ型ＡｌＧａＮ層１９５とｐ型窒化ガリウム層１９６が積層される。ｐ型ＡｌＧａＮ層１９５とｐ型窒化ガリウム層１９６には、不純物としてマグネシウムが導入される。ｐ型窒化ガリウム層１９６上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極１９７が形成される。ｎ電極１９８は、本実施形態においては、Ｔｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して導電性基板であるｎ型シリコンカーバイド基板１９１に直接形成される。
【０１２３】
このような構造の本実施形態の窒化物半導体素子は、ＩｎＧａＮ活性層１９４の下に、高抵抗領域であるアンドープ窒化ガリウム層１９３が形成されており、このアンドープ窒化ガリウム層１９３はｎ型窒化ガリウム層１９２への上層部１９２ｔを介しての電流を抑え、ｎ型窒化ガリウム層１９２に対して主に側面部１９２ｓを介して電流を流すように機能する。従って、頂点部側よりも側面部１９２ｓに効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１２４】
なお、傾斜した側面はＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。また、ｎ型窒化ガリウム層１９２の形状は尖頭部分を欠いた六角錐形状に限らず、断面台形形状のストライプ状のｎ型窒化ガリウム層を形成することも可能である。
【０１２５】
[第１３の実施形態]
本実施形態は、第１１の実施形態の窒化物半導体素子の変形例であり、ｎ型シリコンカーバイド基板２０１上に六角錐形状の素子が形成される例である。図１５に示すように、本実施形態の窒化物半導体素子は、裏面に透明ｎ電極２０８が形成されたｎ型シリコンカーバイド基板２０１上に、ｎ型窒化ガリウム層２０２が形成される構造とされる。
【０１２６】
このｎ型窒化ガリウム層２０２は、例えば尖頭部分を欠いた六角錐形状となるように選択成長等の方法で３次元状に形成される。ｎ型窒化ガリウム層２０２のＳ面からなる傾斜面が側面部２０２ｓとされ、Ｃ面からなる上面が上層部２０２ｔとされる。このように側面部２０２ｓと上層部２０２ｔとが形成されたｎ型窒化ガリウム層２０２は、アンドープ窒化ガリウム層２０３に被覆されている。
【０１２７】
ｎ型窒化ガリウム層２０２の成長時に完全な六角錐形状となる前に成長を停止させ、その時点で不純物ガスの供給を停止することで、アンドープ窒化ガリウム層２０３が形成される。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性に対する妨げとはならない。アンドープ窒化ガリウム層２０３は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。アンドープ窒化ガリウム層２０３の形状は、頂点部である上層部２０２ｔ上で断面略三角形状であり、側面部２０２ｓの部分で薄い膜で側面部２０２ｓの周囲を覆う。上層部２０２ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層２０３に連続することから、上層部２０２ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層２０３上に形成される活性層を流れる電流も頂点付近では確実に抑制されることになる。
【０１２８】
アンドープ窒化ガリウム層２０３上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層２０４であり、その上にｐ型ＡｌＧａＮ層２０５とｐ型窒化ガリウム層２０６が積層される。ｐ型ＡｌＧａＮ層２０５とｐ型窒化ガリウム層２０６には、不純物としてマグネシウムが導入される。ｐ型窒化ガリウム層２０６上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極２０７が形成される。
【０１２９】
このような構造の素子においても、上面側よりも側面部２０２ｓ側の活性層２０４に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。ｎ型窒化ガリウム層等を六角錐形状としているが、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１３０】
[第１４の実施形態]
本実施形態の窒化物半導体素子は、アンドープの窒化物半導体層を用いて高抵抗領域を形成した例である。
【０１３１】
図１６は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板２１０上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層２１１が形成されており、その窒化ガリウム層２１１を覆うようにシリコン酸化膜２２０が形成されている。シリコン酸化膜２２０にはほぼ正六角形の開口部２１９が形成され、その開口部２１９からの選択成長によってｎ型ＧａＮ層２１２が形成される。このサファイア基板２１０は主面をＣ面とする基板であり、正六角形の開口部２１９の一辺を［１、１、−２、０］方向に平行となるようにしている。この開口部２１９を用い、選択成長からシリコンドープのｎ型窒化ガリウム層２１２を形成する。
【０１３２】
このｎ型窒化ガリウム層２１２は、例えばＳ面を斜面とする構造とされ、六角錐形状の尖頭部を欠いた形状に形成されて、斜面部２１２ｓとＣ面からなる上層部２１２ｔとが形成される。このｎ型窒化ガリウム層２１２を形成した後、ガスを切り替えてアンドープ窒化ガリウム層２１３を形成する。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性を維持できる。アンドープ窒化ガリウム層２１３は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部への電流の流れ込みを防止する。アンドープ窒化ガリウム層２１３の形状は、上層部２１２ｔ上でＣ面に平行な面を有した厚い膜厚の形状とされ、側面部２１２ｓの部分で薄い膜で側面部２１２ｓの周囲を覆う。上層部２１２ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層２１３に連続することから、上層部２１２ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層２１３上に形成される活性層２１４を流れる電流も上層部２１２ｔ側で確実に抑制されることになる。
【０１３３】
アンドープ窒化ガリウム層２１３上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層２１４であり、その上にｐ型ＡｌＧａＮ層２１５とｐ型窒化ガリウム層２１６が積層される。これらＩｎＧａＮ活性層２１４、ｐ型ＡｌＧａＮ層２１５、ｐ型窒化ガリウム層２１６は、上層部２１２ｔのＣ面を反映してそれぞれＣ面をファセットとして有する構造とされる。ｐ型窒化ガリウム層２１６上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極２１７が形成される。また、ｎ電極２１８は前述のシリコン酸化膜２２０を開口した開口部にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【０１３４】
このような構造の素子においても、上面側よりも側面部２１２ｓ側の活性層２１４に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。ｎ型窒化ガリウム層等を六角錐形状としているが、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１３５】
[第１５の実施形態]
本実施形態の窒化物半導体素子は、中央が窪んだ形状のシリコンドープのｎ型窒化ガリウム層を形成して、中央で厚く形成されアンドープの窒化物半導体層を高抵抗領域として利用する例である。
【０１３６】
図１７は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板２３１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層２３２が形成されており、その窒化ガリウム層２３２を覆うようにシリコン酸化膜２３３が形成されている。シリコン酸化膜２３３にはほぼ正六角形外周部の内側中央部分に略正六角形の島状の成長阻害部を有した開口部２３４が形成され、その開口部２３４からの選択成長によってｎ型ＧａＮ層２３５が形成される。このサファイア基板２３１は主面をＣ面とする基板であり、島状の成長阻害部を反映して選択成長から中央が窪んだ形状のシリコンドープのｎ型窒化ガリウム層２３５が形成される。
【０１３７】
このｎ型窒化ガリウム層２３５は、例えばＳ面を斜面とする構造とされるが、中央部分が逆六角錐状に窪んだ凹部となり、Ｓ面から構成される斜面部２３５ｓと中央が窪んだ形状の上層部２３５ｔとが形成される。このｎ型窒化ガリウム層２３５を形成した後、ガスを切り替えてアンドープ窒化ガリウム層２３６を形成する。この不純物ガスの停止による切り替えは同じ反応炉で連続的に行うことができ、生産性を維持できる。アンドープ窒化ガリウム層２３６は、不純物濃度が極めて低い窒化物半導体層であり、高抵抗領域として上層部２３５ｔへの電流の流れ込みを防止する。アンドープ窒化ガリウム層２３６の形状は、上層部２３５ｔの中央の凹部を埋めこみ且つ頂点部を有するように形成される。側面部２３５ｓの部分では、アンドープ窒化ガリウム層２３６は薄い膜であり、側面部２３５ｓの周囲を覆う。上層部２３５ｔの部分は、中央部分で厚く形成された高抵抗領域であるアンドープ窒化ガリウム層２３６に連続することから、上層部２３５ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層２３６上に形成される活性層２３７を流れる電流も上層部２３５ｔ側で確実に抑制されることになる。
【０１３８】
アンドープ窒化ガリウム層２３６上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層２３７であり、その上にｐ型ＡｌＧａＮ層２３８とｐ型窒化ガリウム層２３９が積層される。ｐ型窒化ガリウム層２３９上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極２４０が形成される。また、ｎ電極２４１は前述のシリコン酸化膜２３３を開口した開口部２４２にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【０１３９】
このような構造の素子においても、中央に凹部を有して高抵抗領域が厚く形成された上層部２３５ｔ側よりも側面部２３５ｓ側の活性層２３７に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。ｎ型窒化ガリウム層等を六角錐形状としているが、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１４０】
[第１６の実施形態]
本実施形態の窒化物半導体素子は、ｎ型窒化ガリウム層を２段に形成して、電流を注入する側面部の範囲を特定する構造の素子である。
【０１４１】
図１８は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。サファイア基板２５１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層２５２が形成されており、その窒化ガリウム層２５２を覆うようにシリコン酸化膜２５３が形成されている。シリコン酸化膜２５３にはほぼ正六角形の開口部２５４が形成され、その開口部２５４からの選択成長によって下段のｎ型ＧａＮ層２５５が形成される。このサファイア基板２５１は主面をＣ面とする基板であり、選択成長から傾斜面を例えばＳ面とする形状のシリコンドープのｎ型窒化ガリウム層２５５が形成される。
【０１４２】
このｎ型窒化ガリウム層２５５は、例えばＳ面を斜面として有し、Ｃ面からなる上面が形成される断面台形形状の領域に成長する。ｎ型窒化ガリウム層２５５の周囲には、アンドープ窒化ガリウム層２５６が形成される。このアンドープ窒化ガリウム層２５６は高抵抗な比較的厚い膜厚でｎ型窒化ガリウム層２５５の斜面に素子構造の基板に近い側の斜面を覆って形成され、斜面の一部だけに電流を流すように機能する。このアンドープ窒化ガリウム層２５６の上には、該アンドープ窒化ガリウム層２５６と連続する形で上段のｎ型窒化ガリウム層２５７が形成される。上段のｎ型窒化ガリウム層２５７は、断面台形状に形成され、そのＳ面からなる斜面が側面部２５７ｓとされ、上側のＣ面からなるファセットが上層部２５７ｔとされる。
【０１４３】
上段のｎ型窒化ガリウム層２５７の上には、更にアンドープ窒化ガリウム層２５８が形成される。アンドープ窒化ガリウム層２５８の形状は上層部２５７ｔ上で断面略三角形状であり、側面部２５７ｓの部分で薄い膜で側面部２５７ｓの周囲を覆う。上層部２５７ｔの部分は、高抵抗領域であるアンドープ窒化ガリウム層２５８に連続することから、上層部２５７ｔを介して流れる電流は抑えられ、その結果、アンドープ窒化ガリウム層２５７上に形成される活性層２５９を流れる電流も抑えられることになる。
【０１４４】
アンドープ窒化ガリウム層２５８上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層２５９であり、その上にｐ型ＡｌＧａＮ層２６０とｐ型窒化ガリウム層２６１が積層される。ｐ型窒化ガリウム層２６１上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極２６２が形成される。また、ｎ電極２６３は前述のシリコン酸化膜２５３を開口した開口部２６４にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【０１４５】
このような構造の素子では、２つのアンドープ窒化ガリウム層２５６、２５８がそれぞれ高抵抗領域として機能し、これらアンドープ窒化ガリウム層２５６、２５８に挟まれたｎ型窒化ガリウム層２５７の側面部２５７ｓを主体に電流が流れることになり、その結果、結晶性が良くない頂点部と底面部を除いて電流が流れることから、特にリーク電流の少なく、発光効率の高いデバイスを実現できる。なお、ｎ型窒化ガリウム層等を六角錐形状としているが、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１４６】
[第１７の実施形態]
【０１４７】
本実施形態は窒化物半導体素子の製造方法の例であり、図１９乃至図２１を参照しながら、その工程順に製造方法について説明する。
【０１４８】
図１９に示すように、サファイア基板２７１上に有機金属気相成長法により、ｎ型窒化ガリウム層２７２を形成する。次いで、フォトリソグラフィーによって、ｎ型窒化ガリウム層２７２上に形成したレジスト層を選択的に露光及び除去し、残されたレジスト層の間に臨むｎ型窒化ガリウム層２７２の表面から、図２０に示すように、反応性イオンエッチングによってｎ型窒化ガリウム層２７２を部分的に除去する。残されるｎ型窒化ガリウム層２７２は［１、１、−２、０］に平行なストライプ状とされる。このｎ型窒化ガリウム層２７２の部分的な除去により、サファイア基板２７１の表面は一部露出することになる。
【０１４９】
再度、有機金属気相成長法によって窒化物半導体の結晶層を形成する。当初、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ3 ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ3 ）3 ）を供給してｎ型窒化ガリウム層を形成し、次いで、不純物ガスの供給を停止してアンドープ窒化ガリウム層を形成する。アンドープ窒化ガリウム層の形成後、トリメチルインジウム（ＩＭＧ）などを使用してＩｎＧａＮ層を活性層として形成し、さらに反応炉に供給されるガスを切り替えることでＡｌＧａＮ層とｐ型ＧａＮ層を形成して、図２１に示すような断面三角形状の窒化物半導体素子構造２７３が形成される。
【０１５０】
この窒化物半導体素子構造２７３においては、途中に形成されたアンドープ窒化ガリウム層が高抵抗領域として機能し、結晶性の良くない頂点部などへの電流を抑制できる。
【０１５１】
［第１８の実施形態］
本実施形態は、図２２（ａ）及び（ｂ）に示すように、窒化物半導体発光素子構造の稜線部に高抵抗領域としてアンドープ部を形成した例である。なお、同図（ａ）は、相対向する稜線部間を結ぶ線における窒化物半導体発光素子構造の縦断面図である。
【０１５２】
図２２（ａ）は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す。サファイア基板２８１上には、アンドープのＧａＮ層上にシリコン含有のＧａＮ層が積層されたｎ型窒化ガリウム層２８２が形成されており、そのｎ型窒化ガリウム層２８２を覆うようにシリコン酸化膜２８３が形成されている。シリコン酸化膜２８３にはほぼ正六角形の開口部２８４が形成され、その開口部２８４からの選択成長によってシリコンドープのｎ型ＧａＮ層２８５が形成される。
【０１５３】
このｎ型ＧａＮ層２８５は、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ３ ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ３ ）３）を供給して形成される。このｎ型ＧａＮ層２８５には不純物としてのシリコンが導入される。
【０１５４】
ｎ型ＧａＮ層２８５上に形成される活性層はインジウムを含有するＩｎＧａＮ活性層２８６であり、その上にｐ型ＡｌＧａＮ層２８７とｐ型窒化ガリウム層２８８が積層される。ｐ型ＡｌＧａＮ層２８７とｐ型窒化ガリウム層２８８には、不純物としてマグネシウムが導入される。ｐ型窒化ガリウム層２８８上には、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着してｐ電極２８９が形成される。ｎ電極２９０は、前述のシリコン酸化膜２８３を開口した開口部２８４にＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。
【０１５５】
このような本実施形態に係る窒化物半導体発光素子構造においては、図２２（ａ）及び（ｂ）に示すように、稜線部にアンドープ部２９１が形成されている。このアンドープ部２９１は、不純物濃度が極めて低く、稜線部に位置するｎ型ＧａＮ層２８５への電流の注入を抑え、ｎ型ＧａＮ層２８５に対して主に側面部２８５ｓの平坦面部分を介して電流を流すように機能する。従って、結晶性の良くない稜線部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１５６】
なお、本実施形態においては、シリコン酸化膜２８３の開口部２８４の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角錐形状の結晶成長が可能である。また、傾斜した側面をＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。さらに、本実施の形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１５７】
また、本実施形態においては、ＩｎＧａＮ活性層２８６よりも下層側にアンドープ層２９１を形成しているが、このような構造に限定されるものではなく、ＩｎＧａＮ活性層２８６よりも上層側に形成するものであってもよい。
【０１５８】
［第１９の実施形態］
本実施形態は、図２３（ａ）及び（ｂ）に示すように、窒化物半導体発光素子構造の稜線部にイオンの注入、いわゆるイオンインプランテーションを施して高抵抗領域とした例である。同図（ａ）は、相対向する稜線部間を結ぶ線における窒化物半導体発光素子構造の縦断面図である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１５９】
図２３（ａ）は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す。このような窒化物半導体発光素子構造においては、図２３（ａ）及び（ｂ）に示すように、稜線部にイオンインプランテーションを施して、高抵抗領域であるイオン注入部２９２が形成される。イオンインプランテーションは、イオン注入装置により、例えば窒素イオンを加速して窒化物半導体発光素子構造に打ち込むことによって行われる。なお、この実施形態においてイオンインプランテーションは、窒素を用いて行ったが、アルミニウムで行ってもよい。また、イオンインプランテーションは集束イオンビームにより注入する方法で行うこともできる。
【０１６０】
イオンインプランテーションが施された領域は、不純物濃度が極めて低い窒化物半導体層となって高抵抗化し、稜線部に位置するｎ型ＧａＮ層２８５への電流の注入を抑え、ｎ型ＧａＮ層２８５に対して主に側面部２８５ｓの平坦面部分を介して電流を流すように機能する。従って、結晶性の良くない稜線部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１６１】
なお、本実施形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１６２】
［第２０の実施形態］
本実施形態は、図２４（ａ）及び（ｂ）に示すように、窒化物半導体発光素子構造の稜線部以外の部分に電子線を選択的に照射して活性化させることにより、電子線が照射されなかった稜線部を高抵抗領域とした例である。同図（ａ）は、相対向する稜線部間を結ぶ線における窒化物半導体発光素子構造の縦断面図である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１６３】
図２４（ａ）は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す。このような窒化物半導体発光素子構造においては、図２４（ａ）及び（ｂ）に示すように、稜線部を除いたｐ型の窒化物半導体層に電子線の照射が行われる。
【０１６４】
電子線の放射は、ｐ型の窒化物半導体層（ｐ型ＡｌＧａＮ層２８７、ｐ型窒化ガリウム層２８８）の活性化に必要であり、電子線の照射が行われなかった領域、すなわち稜線部のｐ型窒化物半導体層は活性化されずに不純物濃度が極めて低い窒化物半導体層（以下、非活性化部２９３と称する。）となって高抵抗化する。この稜線部における非活性化部２９３によって、稜線部における電流の流れが抑えられ、ｎ型ＧａＮ層２８５に対して主に側面部２８５ｓの平坦面部分を介して電流を流すように機能する。従って、結晶性の良くない稜線部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１６５】
なお、本実施形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１６６】
［第２１の実施形態］
本実施形態は、図２５に示すように、窒化物半導体発光素子構造の稜線部以外の部分にのみｐ電極を形成した例である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１６７】
このような構成を有する窒化物半導体発光素子では、稜線部を除く部分にｐ電極２８９を選択的に形成することによって、ｎ型ＧａＮ層２８５に対して主にｐ電極２８９が形成された側面部２８５ｓの平坦面部分を介して電流が流れるように機能する。従って、結晶性の良くない稜線部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１６８】
なお、本実施形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１６９】
［第２２の実施形態］
本実施形態は、図２６に示すように、窒化物半導体発光素子構造の底辺部に高抵抗領域としてアンドープ部を形成した例である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１７０】
図２６は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。このような本実施形態に係る窒化物半導体発光素子構造においては、同図に示すように、底辺部にアンドープ部２９４が形成されている。このアンドープ部２９４は、不純物濃度が極めて低く、底辺部に位置するｎ型ＧａＮ層２８５への電流の注入を抑え、ｎ型ＧａＮ層２８５に対して主に側面部２８５ｓの平坦面部分を介して電流を流すように機能する。従って、結晶性の良くない稜線部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１７１】
なお、本実施形態においては、シリコン酸化膜２８３の開口部２８４の形状をほぼ正六角形としたが、その他の多角形や円形などの形状でも成長条件により、同様な六角錐形状の結晶成長が可能である。また、傾斜した側面をＳ面ではなく、｛１、１、−２、２｝面とすることも可能であり、同様にリーク電流を抑えた素子を形成することができる。さらに、本実施の形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１７２】
また、本実施形態においては、ＩｎＧａＮ活性層２８６よりも下層側にアンドープ層２９４を形成しているが、このような構造に限定されるものではなく、ＩｎＧａＮ活性層２８６よりも上層側に形成するものであってもよい。
【０１７３】
［第２３の実施形態］
本実施形態は、図２７に示すように、窒化物半導体発光素子構造の底辺部にイオンの注入、いわゆるイオンインプランテーションを施して高抵抗領域とした例である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１７４】
図２７は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。このような窒化物半導体発光素子構造においては、同図に示すように、底辺部にイオンインプランテーションを施して、高抵抗領域であるイオン注入部２９５が形成される。イオンインプランテーションは、イオン注入装置により、例えば窒素イオンを加速して窒化物半導体発光素子構造に打ち込むことによって行われる。なお、この実施形態においてイオンインプランテーションは、窒素を用いて行ったが、アルミニウムで行ってもよい。また、イオンインプランテーションは集束イオンビームにより注入する方法で行うこともできる。
【０１７５】
イオンインプランテーションが施されたイオン注入部２９５は、不純物濃度が極めて低い窒化物半導体層となって高抵抗化し、底辺部に位置するｎ型ＧａＮ層２８５への電流の注入を抑え、ｎ型ＧａＮ層２８５に対して主に側面部２８５ｓの平坦面部分を介して電流を流すように機能する。従って、結晶性の良くない底辺部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１７６】
なお、本実施形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１７７】
［第２４の実施形態］
本実施形態は、図２８に示すように、窒化物半導体発光素子構造の底辺部以外の部分に電子線を選択的に照射して活性化させることにより、電子線が照射されなかった底辺部を高抵抗領域とした例である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１７８】
図２８は本実施形態の窒化物半導体素子の発光素子構造の内部構造を示すとともにｐ電極、ｎ電極を形成した構造を示す断面図である。このような窒化物半導体発光素子構造においては、図２８（ａ）及び（ｂ）に示すように、底辺部を除いたｐ型の窒化物半導体層に電子線の照射が行われる。
【０１７９】
電子線の放射は、ｐ型の窒化物半導体層（ｐ型ＡｌＧａＮ層２８７、ｐ型窒化ガリウム層２８８）の活性化に必要であり、電子線の照射が行われなかった領域、すなわち底辺部のｐ型窒化物半導体層は活性化されずに不純物濃度が極めて低い窒化物半導体層（以下、非活性化部２９６と称する。）となって高抵抗化する。この高抵抗化した底辺部のｐ型窒化物半導体層たる非活性化部２９６は、底辺部における電流の流れを抑え、ｎ型ＧａＮ層２８５に対して主に側面部２８５ｓの平坦面部分を介して電流を流すように機能する。従って、結晶性の良くない底辺部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１８０】
なお、本実施形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１８１】
［第２５の実施形態］
本実施形態は、図２９に示すように、窒化物半導体発光素子構造の底辺部以外の部分にのみｐ電極を形成した例である。なお、本実施形態に係る窒化物半導体発光素子構造については、上述した第１８の実施形態と同様の構成を有する部位については同一符号を付し説明は省略する。
【０１８２】
このような構成を有する窒化物半導体発光素子では、底辺部を除く部分にｐ電極２８９を選択的に形成することによって、ｎ型ＧａＮ層２８５に対して主にｐ電極２８９が形成された側面部２８５ｓの平坦面部分を介して電流が流れるように機能する。従って、結晶性の良くない底辺部よりも側面部２８５ｓの平坦面部分に効率的に電流が注入されることになり、リーク電流の少ない発光効率の高い発光ダイオードが得られることになる。
【０１８３】
なお、本実施形態においては、六角錐体状の窒化物半導体発光素子構造について説明したが、このような形状に限定されるものではなく、他の多角錐形状や多角錐台状、断面三角形状若しくは断面台形形状のストライプ状であっても良い。
【０１８４】
上述の実施形態においては、主に発光ダイオード構造の素子について説明したが、同様の構成に共振面を形成することで半導体レーザーとすることも可能である。また、本発明の窒化物半導体素子としては、半導体発光素子に限定されず、電界効果型トランジスタや、受光素子、その他の光学部品などの素子であっても良い。
【０１８５】
【発明の効果】
本発明の窒化物半導体素子及び窒化物半導体素子の製造方法によれば、電極層から当該窒化物半導体素子を動作させるための電流が注入されるが、上層部に高抵抗領域が存在することから、その上層部の高抵抗領域を迂回するように電流が流れ、上層部を避けて側面部を主体とする電流経路が形成される。このような側面を主体とする電流経路を用いることで、結晶性が良くない上層部に電流を流すことが抑制される。従って、リーク電流の少なく、発光効率の高いデバイスを実現できることになる。
【０１８６】
本発明の窒化物半導体素子の製造に際しては、結晶成長工程において自己形成的に作成されるため、フォトリソグラフィーなどの外部プロセスを必要としない。従って、プロセスの簡略化も実現される。また、このような３次元形状を有する半導体デバイス上のフォトリソグラフィーなどの困難性を回避することができ、活性層近傍に高抵抗層を形成することができるため、外部に高抵抗部を形成した場合などに比べて、電流の広がりによる電流のリークパスへの回り込みも抑えられる。
【０１８７】
また、本発明に係る窒化物半導体素子によれば、電極層から窒化物半導体素子を動作させるための電流が注入されるが、稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域に高抵抗領域を形成することで、これらの領域における高抵抗領域を迂回するように電流が流れ、側面部、具体的には側面部の平坦面部分を主体とする電流経路を形成することができる。このような電流経路を用いることで、結晶性が良くない稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域に電流を流すことを抑制でき、この結果、リーク電流の少なく、発光効率の高いデバイスを実現できることになる。
【０１８８】
さらに、本発明の窒化物半導体素子によれば、電極層から当該窒化物半導体素子を動作させるための電流が注入されるが、稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域上には電極層を形成しないことで、電極層が形成された側面部、具体的には側面部の平坦面部分を主体とする電流経路を形成することができる。このような電流経路を用いることで、結晶性が良くない稜線部及びこの稜線部に沿った領域、又は底辺部及びこの底辺部に沿った領域に電流を流すことを抑制でき、この結果、リーク電流の少なく、発光効率の高いデバイスを実現できることになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる半導体発光素子の斜視断面図である。
【図２】本発明の第１の実施形態にかかる半導体発光素子の断面図である。
【図３】本発明の第２の実施形態にかかる半導体発光素子の断面図である。
【図４】本発明の第３の実施形態にかかる半導体発光素子の断面図である。
【図５】本発明の第４の実施形態にかかる半導体発光素子の断面図である。
【図６】本発明の第５の実施形態にかかる半導体発光素子の斜視断面図である。
【図７】本発明の第６の実施形態にかかる半導体発光素子の斜視断面図である。
【図８】本発明の第６の実施形態にかかる半導体発光素子の断面図である。
【図９】本発明の第７の実施形態にかかる半導体発光素子の断面図である。
【図１０】本発明の第８の実施形態にかかる半導体発光素子の断面図である。
【図１１】本発明の第９の実施形態にかかる半導体発光素子の断面図である。
【図１２】本発明の第１０の実施形態にかかる半導体発光素子の斜視断面図である。
【図１３】本発明の第１１の実施形態にかかる半導体発光素子の断面図である。
【図１４】本発明の第１２の実施形態にかかる半導体発光素子の断面図である。
【図１５】本発明の第１３の実施形態にかかる半導体発光素子の断面図である。
【図１６】本発明の第１４の実施形態にかかる半導体発光素子の断面図である。
【図１７】本発明の第１５の実施形態にかかる半導体発光素子の断面図である。
【図１８】本発明の第１６の実施形態にかかる半導体発光素子の断面図である。
【図１９】本発明の第１７の実施形態にかかる半導体発光素子の製造方法の工程斜視断面図であり、窒化ガリウム層の形成工程までの斜視断面図である。
【図２０】本発明の第１７の実施形態にかかる半導体発光素子の製造方法の工程斜視断面図であり、窒化ガリウム層の選択的除去工程までの斜視断面図である。
【図２１】本発明の第１７の実施形態にかかる半導体発光素子の製造方法の工程斜視断面図であり、窒化物半導体素子構造の形成工程までの斜視断面図である。
【図２２】本発明の第１８の実施形態にかかる半導体発光素子の図であり、（ａ）は縦断面図、（ｂ）は水平断面図である。
【図２３】本発明の第１９の実施形態にかかる半導体発光素子の図であり、（ａ）は縦断面図、（ｂ）は水平断面図である。
【図２４】本発明の第２０の実施形態にかかる半導体発光素子の図であり、（ａ）は縦断面図、（ｂ）は水平断面図である。
【図２５】本発明の第２１の実施形態にかかる半導体発光素子の斜視図である。
【図２６】本発明の第２２の実施形態にかかる半導体発光素子の縦断面図である。
【図２７】本発明の第２３の実施形態にかかる半導体発光素子の縦断面図である。
【図２８】本発明の第２４の実施形態にかかる半導体発光素子の縦断面図である。
【図２９】本発明の第２５の実施形態にかかる半導体発光素子の斜視図である。
【図３０】半導体発光素子の一例を示す断面図である。
【図３１】半導体発光素子の他の一例を示す断面図である。
【符号の説明】
１１、３１、５１、７１、９１、９５、１１１、１３１、１５１、１７１、２１０、２３１、２５１、２７１、２８１ サファイア基板
１３、３３、５３、７３、９３、９７、１１３、１３３、１５３、１７３、２１１、２３２、２５２、２８２ ｎ型窒化ガリウム層
１４、３４、５４、７４、９４、９８、１１４、１３４、１５４、１７４、２２０、２３３、２５３、２８３ シリコン酸化膜
１６、３６、５６、７６、１００、１１６、１３６、１５６、１８１、１９２、２０２、２１２、２３５、２５５、２５７、２７２、２８５ ｎ型窒化ガリウム層
１７、３８、１０１、１１７、１８２、１９３、２０３、２１３、２３６、２５８ アンドープ窒化ガリウム層
１８、３７、５７、７７、１０２、１２３、１３７、１５７、１８３、１９４、２０４、２１４、２３７、２５９、２８６ ＩｎＧａＮ活性層
１９、３９、５８、７８、１０３、１１８、１３８、１５８、１８４、１９５、２０５、２１５、２３８、２６０、２８７ ＡｌＧａＮ層
２０、４０、５９、７９、１０４、１１９、１３９、１５９、１８５、１９６、２０６、２１６、２３９、２６１、２８８ ｐ型窒化ガリウム層
２１、４１、６０、８０、１０５、１２０、１４０、１６０、１８６、１９７、２０７、２１７、２４０、２６２、２８９ ｐ電極
２２、４２、６１、８１、１０６、１２１、１４１、１６１、１９８、２１８、２４１、２６３、２９０ ｎ電極
１８７、２０８ 透明ｎ型電極
１９１、２０１ ｎ型シリコンカーバイド基板
１６ｔ、３６ｔ、５６ｔ、７６ｔ、１００ｔ、１１６ｔ、１３６ｔ、１５６ｔ、１８１ｔ、１９２ｔ、２０２ｔ、２１２ｔ、２３５ｔ、２５５ｔ、２５７ｔ、２７２ｔ 上層部
１６ｓ、３６ｓ、５６ｓ、７６ｓ、１００ｓ、１１６ｓ、１３６ｓ、１５６ｓ、１８１ｓ、１９２ｓ、２０２ｓ、２１２ｓ、２３５ｓ、２５５ｓ、２５７ｓ、２７２ｓ、２８５ｓ 側面部
２９１、２９４ アンドープ部
２９２、２９５ イオン注入部
２９３、２９６ 非活性化部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor device that forms an electrode layer on a crystal-grown nitride-based semiconductor crystal layer and generates functions such as light emission, and a method for manufacturing the same, and more particularly, a nitride semiconductor device that realizes efficient current injection. And a manufacturing method thereof.
[0002]
[Prior art]
Nitride III-V compound semiconductors such as GaN, AlGaN, and GaInN have a forbidden bandwidth ranging from 1.8 eV to 6.2 eV, and are light emitting devices capable of emitting red to ultraviolet light. In recent years, it has attracted attention because its realization is possible.
[0003]
When a light emitting diode (LED) or a semiconductor laser is manufactured from this nitride III-V group compound semiconductor, GaN, AlGaN, GaInN, etc. are stacked in multiple layers, and the light emitting layer (active layer) is an n-type cladding layer and It is necessary to form a structure sandwiched between p-type cladding layers. As such a light emitting diode or semiconductor laser, there is a light emitting layer having a GaInN / GaN quantum well structure or a GaInN / AlGaN quantum well structure.
[0004]
In the vapor phase growth technology of nitride semiconductors such as gallium nitride compound semiconductors, there is no lattice-matching substrate or a substrate with a dislocation density. AlxGa1-xN (x is 0 or more and less than 1) There is a technique in which a low temperature buffer layer is deposited and then a gallium nitride compound semiconductor is grown to reduce dislocations due to lattice mismatch. Such techniques include those disclosed in, for example, Japanese Patent Application Laid-Open No. 63-188938 and Japanese Patent Publication No. 8-8217. By using these techniques, the crystallinity of the gallium nitride compound semiconductor layer and There is a feature that can improve the morphology.
[0005]
Further, as a technique for obtaining a high-quality crystal having a low dislocation density, a protective film is formed using a material that inhibits the growth of a gallium nitride compound semiconductor made of silicon oxide, silicon nitride, or the like after the first gallium nitride compound semiconductor layer is once deposited. And preventing the propagation of threading dislocations extending vertically from the substrate interface by growing the second gallium nitride compound semiconductor layer in the in-plane direction (lateral direction) from the region not covered with the protective film (For example, refer to Japanese Patent Application Laid-Open Nos. 10-312971 and 11-251253). As a similar technique, after the first gallium nitride compound semiconductor is once grown, the film is selectively removed using a reactive ion etching apparatus (hereinafter referred to as RIE) or the like, and then left in the growth apparatus. There is a technique for reducing the threading dislocation density by selectively growing a second gallium nitride compound semiconductor from the formed crystal (for example, MRS Internet J. Nitride Semicond. Res. 4S1, G3. 38 (1999), or Journal of Crystal Growth 189/190 (1998) 83-86). By using these technologies, 106cm-2A crystal film having a dislocation density up to a certain level can be obtained, and a long life of the semiconductor laser has been realized.
[0006]
[Problems to be solved by the invention]
Further, by using such selective growth, a semiconductor element having not only a reduction in threading dislocation but also a three-dimensional structure can be created. For example, a growth inhibiting film is formed on a gallium nitride compound semiconductor film or substrate and a crystal is selectively grown from the opening, or the gallium nitride compound semiconductor film or substrate is selectively removed and left. A semiconductor element structure having a three-dimensional structure can be obtained by selectively growing the crystal from the crystal. Such a semiconductor element has a three-dimensional structure composed of a facet side surface and a vertex (upper surface) where the side surfaces meet. For example, damage in the element separation process is reduced, and a current confinement structure in a laser can be formed. There is an advantage that the crystallinity can be improved by positively utilizing the characteristics of the facet crystal face.
[0007]
FIG. 30 is a cross-sectional view of an example of a nitride-based light-emitting element formed in a three-dimensional manner by selective growth, and this light-emitting element is a GaN-based light-emitting diode. As for the structure, an n-type GaN layer 331 as a base growth layer is formed on the sapphire substrate 330, and the
[0008]
The GaN layer 334 is a pyramidal growth layer covered with an S plane ({1-101} plane) when the main surface of the sapphire substrate 330 is a C plane, and is a region doped with silicon. The inclined S-plane portion of the GaN layer 334 functions as a cladding. An InGaN layer 335 which is an active layer is formed so as to cover the inclined S surface of the GaN layer 334, and an AlGaN layer 336 and a magneto-doped GaN layer 337 are formed on the outer side.
[0009]
In such a light emitting diode, a p-electrode 338 and an n-electrode 339 are formed. The p-electrode 338 is formed by vapor-depositing a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au formed on the magneto-doped GaN layer 337. The n-electrode 339 is formed by vapor-depositing a metal material such as Ti / Al / Pt / Au at the portion where the
[0010]
FIG. 31 is a cross-sectional view of another example of a nitride-based light-emitting element formed in a three-dimensional manner by conventional selective growth. Similar to the nitride-based light-emitting element of FIG. An n-type GaN layer 351 is formed, and a
[0011]
This GaN layer 354 is a region doped with silicon, and is formed in a growth layer having a {1-100} plane as a side surface according to the growth conditions for selective growth. An InGaN layer 355 which is an active layer is formed so as to cover the GaN layer 354, and a p-type AlGaN layer 356 and a magneto-doped p-type GaN layer 357 are formed on the outside thereof.
[0012]
In such a light emitting diode, a p-electrode 358 and an n-electrode 359 are formed. The p-electrode 358 is made of Ni / Pt / Au or Ni (Pd) / Pt / Au formed on the magneto-doped GaN layer 357. It is formed by vapor deposition of a metal material. The n-electrode 359 is formed by evaporating a metal material such as Ti / Al / Pt / Au at a portion where the
[0013]
However, when such selective growth is used, the apex or upper surface is surrounded by side surfaces made of facets with a slow growth rate, so that the supply of raw materials becomes excessive and the crystallinity may deteriorate. Further, when the area of the apex or the upper surface is smaller than the area of the substrate, it becomes difficult to control the film thickness or mixed crystal composition of that portion. Therefore, even when a semiconductor element having a three-dimensional structure is formed by selective growth, the crystallinity of the apex or the upper surface is poor for the above reasons, the efficiency is reduced by non-radiative recombination, and the PN junction is not formed normally. Various problems such as current leakage occur. Also, depending on the resistivity and thickness of the conductive type layer in contact with the electrode, current spreads in the layer, and current tends to be injected into the apex or top surface, resulting in poor device characteristics.
[0014]
In addition, when selective growth is used, as with the above-described apex and top surface, a ridge line portion that is an intersection line between adjacent side surfaces, a region along the ridge line portion, and a bottom line that is an intersection line between the side surface and the bottom surface The crystallinity is poor in the portion and the region along the bottom portion, and problems such as a decrease in efficiency due to non-radiative recombination and current leakage due to a PN junction not being formed normally occur.
[0015]
Accordingly, an object of the present invention is to provide a nitride semiconductor device having excellent characteristics and a method of manufacturing the same even when the device structure is three-dimensionalized by selective growth or the like.
[0016]
[Means for Solving the Problems]
In order to solve the above-described problems, the nitride semiconductor device of the present invention isA substrate, a nitride semiconductor layer provided on the substrate, a growth inhibition layer having an opening reaching the nitride semiconductor layer, a three-dimensional crystal structure, and through the opening, the semiconductor layer; An n-type gallium nitride (GaN) layer, an undoped gallium nitride (GaN) layer, and an indium gallium nitride (InGaN) active layer formed on the growth inhibition layer and having inclined side surfaces made of facets having a slow crystal growth rate , A p-type aluminum gallium nitride (AlGaN) layer and a p-type gallium nitride (GaN) layer are sequentially stacked, and a side surface portion of the three-dimensional crystal structure includes a low resistance region, An upper layer portion of the crystal structure includes a three-dimensional crystal structure including a layer made of a high resistance region, a first electrode formed on the nitride semiconductor layer, and the three-dimensional shape A second electrode formed on the inclined side surface of the inclined side surface and the upper portion of the side surface portions of the crystal structure,
The current layer is blocked by the layer made of the high resistance region in the upper layer portion, and a current path through which current flows to the active layer mainly through the inclined side surface of the side surface portion is formed.
[0017]
According to the nitride semiconductor device of the present invention, a current for operating the nitride semiconductor device is injected from the electrode layer, but since the high resistance region exists in the upper layer portion, the high resistance region of the upper layer portion is present. Current flows so as to bypass the current path, and a current path mainly composed of the side surface portion is formed avoiding the upper layer portion. By using a current path mainly composed of such side surfaces, it is possible to suppress a current from flowing through an upper layer portion having poor crystallinity.
[0018]
In another nitride semiconductor device of the present invention, a nitride semiconductor layer or a crystal layer grown on a nitride semiconductor substrate has a first crystal part with a good crystal state and a crystal state that is worse than the first crystal part. A second crystal part, and an electrode layer is formed on the second crystal part through a high resistance region.
[0019]
According to this nitride semiconductor device, since the electrode layer is formed in the second crystal part via the high resistance region, a current path that avoids the second crystal part is formed. Due to the presence of the resistance region, a main current path is formed in the first crystal part having a better crystal state than the second crystal part having a poor crystal state. Therefore, a portion having a good crystal state can be used as an active element, and the element characteristics are optimized.
[0020]
In addition, the method for manufacturing the nitride semiconductor device of the present invention includes:Forming a nitride semiconductor layer on a substrate; forming a growth inhibition layer having an opening reaching the nitride semiconductor layer; and a three-dimensional crystal structure, through the opening, the semiconductor An n-type gallium nitride (GaN) layer, an undoped gallium nitride (GaN) layer, an indium gallium nitride (InGaN) layer, and an inclined side surface formed of a facet having a slow crystal growth rate. An active layer, a p-type aluminum gallium nitride (AlGaN) layer, and a p-type gallium nitride (GaN) layer are sequentially stacked, and a side surface portion of the three-dimensional crystal structure includes a layer formed of a low resistance region, and the three-dimensional Forming a three-dimensional crystal structure in which the upper layer portion of the crystal structure has a layer composed of a high resistance region; and forming a first electrode on the nitride semiconductor layer. The inclined side surface of the inclined side surface and the side surface portion of the upper portion of the crystal structures of the three-dimensional shape, characterized in that it comprises a step of forming a second electrode.
[0021]
In the nitride semiconductor device manufacturing method of the present invention, the crystal layer formed by selective growth is formed by opening the growth inhibition film after forming the growth inhibition film on the nitride semiconductor layer or the nitride semiconductor substrate. The nitride semiconductor layer or the nitride semiconductor substrate is selectively removed to form the remaining crystal after growth.
[0022]
According to the method for manufacturing a nitride semiconductor device of the present invention, the crystal layer is formed by selective growth, and the crystal layer is grown three-dimensionally with the upper layer portion and the side surface portion by using the selective growth. The high resistance region formed continuously with the crystal growth is increased in resistance by changing the crystal growth conditions, and functions to bypass the current path from the electrode layer. The upper layer portion of the crystal layer and the high resistance region are arranged close to each other due to their continuity, and the current is suppressed in the upper layer portion having poor crystallinity.
[0023]
The nitride semiconductor device according to the present invention is characterized in that an electrode layer is formed on a ridge line portion of a crystal layer grown in three dimensions and a region along the ridge line portion through a high resistance region. . Furthermore, the nitride semiconductor device according to the present invention is characterized in that an electrode layer is formed on a bottom portion of a crystal layer grown in three dimensions and a region along the bottom portion through a high resistance region. .
[0024]
Such a high resistance region is formed by forming an undoped portion or an ion implanted portion in which ions are implanted, or by selectively irradiating an electron beam to a nitride semiconductor layer into which a p-type impurity is introduced. Is done.
[0025]
According to the nitride semiconductor device of the present invention, a current for operating the nitride semiconductor device is injected from the electrode layer, but the ridge line part and the region along the ridge line part, or the bottom part and the bottom part are provided. Since there are high-resistance regions in the areas along the line, current flows so as to bypass the high-resistance regions in these regions, and a current path mainly consisting of the side surface, specifically the flat surface portion of the side surface, is formed Is done. By using such a current path mainly composed of the flat surface portion of the side portion, current is supplied to the ridge line portion having poor crystallinity and the region along the ridge line portion, or the bottom side portion and the region along the bottom side portion. Flowing is suppressed.
[0026]
The nitride semiconductor device according to the present invention is characterized in that an electrode layer is formed on a flat surface portion excluding a ridge line portion of a crystal layer grown three-dimensionally and a region along the ridge line portion. Furthermore, the nitride semiconductor device according to the present invention is characterized in that an electrode layer is formed on a flat surface portion excluding a bottom portion of a crystal layer grown three-dimensionally and a region along the bottom portion.
[0027]
According to the nitride semiconductor device of the present invention, a current for operating the nitride semiconductor device is injected from the electrode layer, but the ridge line part and the region along the ridge line part, or the bottom part and the bottom part are provided. Since no electrode layer is formed on the region along the line, a current path mainly including a side surface portion on which the electrode layer is formed, specifically, a flat surface portion of the side surface portion is formed. By using such a current path mainly composed of the flat surface portion of the side portion, current is supplied to the ridge line portion having poor crystallinity and the region along the ridge line portion, or the bottom side portion and the region along the bottom side portion. Flowing is suppressed.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
The nitride semiconductor device according to the present invention has a structure in which an electrode layer is formed through a high-resistance region in the crystal layer grown in a three-dimensional manner having a side surface portion and an upper layer portion. And
[0029]
Further, the nitride semiconductor device according to the present invention has a structure in which an electrode layer is formed via a high resistance region in a ridge line portion of a crystal layer grown in a three-dimensional shape and a region along the ridge line portion, or an electrode layer It has the structure where is not formed.
[0030]
Furthermore, the nitride semiconductor layer according to the present invention has a structure in which an electrode layer is formed through a high resistance region on the bottom side of a crystal layer grown in a three-dimensional shape and a region along the bottom side, or the electrode layer It has the structure where is not formed.
[0031]
Here, as the structure in which the electrode layer is not formed, the electrode layer is formed on the entire surface and partly removed at the ridgeline, the bottom surface and the vicinity thereof, or the insulating film is partially formed in advance at the ridgeline, the bottom surface and the vicinity thereof. Thus, a structure in which the electrode layer is not provided so as to be directly connected, or a structure in which the electrode layer is wired through the space while avoiding the ridgeline, the bottom surface, and the vicinity thereof may be used. In this specification, the three-dimensional shape is a shape of a three-dimensional structure including a nitride semiconductor layer and the like, and is a shape having a side surface portion and an upper layer portion configured as substantial crystal faces. Typically, it includes various structures such as a polygonal pyramid structure, a polygonal prism structure, and a ridge structure formed using a stripe-shaped opening.
[0032]
This three-dimensionally grown crystal layer has side portions and an upper layer portion. Of these, the upper layer is the upper region of the three-dimensional crystal layer. When the crystal layer is formed in a pyramid shape such as a hexagonal pyramid shape, the upper layer portion is the apex portion of the crystal layer and its vicinity, and in the case of a crystal structure lacking the apex portion of the pyramid shape, the upper layer portion is the upper end surface. It is an area including When the bottom surface is striped and the cross section is triangular, the upper layer is the ridge line portion between the inclined surfaces and its vicinity, and when the crystal layer is a trapezoidal cross section without the ridge line portion, the upper layer portion is the upper end surface. It is the area in the vicinity. When the crystal layer has a prismatic shape, the upper layer portion is a region including the upper surface portion of the prism. The side surface portion of the crystal layer is a region between the upper layer portion of the crystal layer and the bottom surface portion of the crystal layer. In the case where the crystal layer is formed in a pyramid shape such as a hexagonal pyramid shape, the side surface is an inclined crystal surface of the pyramid crystal layer, and even in the case of a crystal structure lacking the apex portion of the pyramid shape, The part is an inclined crystal plane of the crystal layer. In the case where the bottom surface of the crystal layer is striped and the cross section is triangular or the cross section not accompanied by the ridge line is trapezoidal, the side surface is a region between the upper layer and the bottom surface and includes an inclined facet. . When the crystal layer has a prismatic shape, since the upper layer portion is a region including the upper surface portion of the prism, the side surface portion of the prismatic crystal layer is a side wall portion substantially perpendicular to the upper surface portion. The upper layer portion and the side surface portion can be made of the same material in terms of their constituent materials. For example, when the crystal layer is formed in a pyramid shape, the apex portion and the vicinity thereof become the upper layer portion, and from the portion immediately below it. The crystal plane inclined to the bottom surface portion can be used as a side surface portion of the crystal layer, and the upper layer portion and the side surface portion may have a continuous configuration.
[0033]
The crystal layer grown in a three-dimensional shape has a ridge line part and a bottom part. The ridge line portion is an adjacent side surface portion or an intersection line between the adjacent side surface portion and the upper end surface (upper surface portion), and the bottom side portion is an intersection line between the bottom surface portion and the side surface portion. In the following description, it is assumed that the ridge line part and the base part include areas along the intersection line in addition to the intersection line part.
[0034]
When a crystal layer is grown in a three-dimensional shape, a sapphire substrate is used for crystal growth as an example, a growth underlayer such as a buffer layer is formed on the sapphire substrate, and three-dimensional is obtained by selective growth from the growth underlayer. A crystal layer having a faceted structure is formed. In the case of forming a crystal growth layer by crystal growth, a plane selected from the S plane and the {11-22} plane or a plane substantially equivalent to each of these planes as the inclined plane inclined with respect to the main surface of the substrate. It is desirable to have For example, when the main surface of the substrate is a C plane, it is possible to easily form an S plane that is an inclined plane or a plane substantially equivalent to the S plane. The S plane is a stable plane that can be seen when it is selectively grown on the C + plane, and is a relatively easy plane that is (1-101) in terms of the hexagonal plane index. The S + plane and the S− plane exist for the S plane in the same manner as the C + plane and the C− plane exist on the C plane. In this specification, unless otherwise specified, the S + plane is formed on the C + plane GaN. The surface is growing, and this is described as the S surface. For the S surface, the S + surface is a stable surface. The plane index of the C + plane is (0001). A crystal layer having facets of the S plane and the {11-22} plane or a plane substantially equivalent to each of these planes as the inclined plane inclined with respect to the main surface of the substrate is formed, and the upper layer portion as described above is formed. By forming the side portions, a nitride semiconductor device having a structure according to the present invention can be produced.
[0035]
The crystal layer in the nitride semiconductor of the present invention is typically formed by a selective growth method, and the selective growth of the nitride semiconductor layer will be described here. The selective growth can be performed by a method using a growth inhibition film, a method of selectively removing the surface of a substrate or a semiconductor layer, or the like. In the method using the growth inhibition film, a growth inhibition film having an opening is formed on the substrate, and the substrate is fed into the reaction furnace in that state, and the required carrier gas and source gas are supplied to the growth inhibition film on the growth inhibition film. The nitride semiconductor layer is selectively formed in the opening without depositing the nitride semiconductor layer. In the method of selectively removing the surface of the substrate or semiconductor layer, the underlying growth layer or part of the substrate is selectively removed to form irregularities on the surface of the substrate, etc., and the required carrier gas and source gas are supplied. Then, a three-dimensional crystal layer is grown on the uneven portion.
[0036]
The base portion on which the crystal layer grows can be composed of a nitride semiconductor substrate such as a gallium nitride compound semiconductor substrate or a substrate such as a sapphire substrate and a nitride semiconductor layer grown on the substrate, the latter In the case where the nitride semiconductor layer is grown on the substrate as in the case of sapphire (Al2O3, A plane, R plane, C plane. ) SiC (including 6H, 4H, 3C) GaN, Si, ZnS, ZnO, AlN, LiMgO, GaAs, MgAl2O4, InAlGaN or the like, preferably a hexagonal substrate or cubic substrate made of these materials, and more preferably a hexagonal substrate. For example, in the case of using a sapphire substrate, a sapphire substrate having a C-plane as a main surface, which is often used when growing a gallium nitride (GaN) -based compound semiconductor material, can be used. In this case, the C plane as the main surface of the substrate includes a plane orientation inclined within a range of 5 to 6 degrees.
[0037]
When the nitride semiconductor layer is formed as a part of the substrate, it is preferable to form the base growth layer on the substrate before forming the nitride semiconductor layer. This undergrowth layer is made of, for example, a gallium nitride layer or an aluminum nitride layer, and the undergrowth layer has a structure comprising a combination of a low temperature buffer layer and a high temperature buffer layer or a combination of a buffer layer and a crystal seed layer that functions as a crystal seed. It may be. The underlying growth layer can be formed by various vapor deposition methods, such as metal organic compound vapor deposition method (MOCVD method), molecular beam epitaxy method (MBE method), and hydride vapor deposition method (HVPE method). For example, a vapor phase growth method can be used.
[0038]
In the case of selective growth using a growth inhibition film, a growth inhibition film is formed on such a substrate. The growth inhibition film is composed of, for example, a silicon oxide film or a silicon nitride film, and has a function of preventing the deposition of a nitride semiconductor layer in a region covered with the growth inhibition film. In the opening provided in the growth inhibition film, The surface of the substrate faces the bottom, and crystal growth proceeds within the range of the opening from the surface of the substrate. The opening is formed by a photolithography technique. The shape of the opening is a polygonal shape such as a stripe shape, a circular shape, or a hexagonal shape, but is not particularly limited. By making the opening into a circular shape of about 10 μm (or a hexagon with a side of 1-100 direction, or a hexagon with a side of 11-20), it is possible to easily produce a selective growth region of about twice that. Further, if the S plane is in a direction different from the substrate, there is an effect of bending the dislocation and an effect of shielding the dislocation, which is useful for reducing the dislocation density.
[0039]
When the opening is formed in the growth inhibiting film on the substrate, the nitride semiconductor layer is selectively grown by selective growth. As the nitride semiconductor layer, a semiconductor material having a wurtzite crystal structure is preferably used. As such a nitride semiconductor layer, for example, a group III compound semiconductor or a BeMgZnCdS compound semiconductor can be used. Furthermore, a gallium nitride (GaN) compound semiconductor, an aluminum nitride (AlN) compound semiconductor, indium nitride ( An InN compound semiconductor, an indium gallium nitride (InGaN) compound semiconductor, and an aluminum gallium nitride (AlGaN) compound semiconductor can be preferably formed, and a gallium nitride compound semiconductor is particularly preferable. In the present invention, InGaN, AlGaN, GaN and the like do not necessarily refer to a nitride semiconductor having only a ternary mixed crystal but only a binary mixed crystal. For example, in InGaN, a small amount within a range in which the action of InGaN is not changed. Needless to say, the present invention includes Al and other impurities.
[0040]
Examples of the method for growing the crystal layer include various vapor phase growth methods, for example, vapor phase growth methods such as metal organic compound vapor phase growth method (MOCVD (MOVPE) method) and molecular beam epitaxy method (MBE method). Or a hydride vapor phase epitaxy method (HVPE method) can be used. Among them, the MOVPE method can quickly obtain a crystal with good crystallinity. In the MOVPE method, TMG (trimethylgallium) and TEG (triethylgallium) are used as the Ga source, TMA (trimethylaluminum) and TEA (triethylaluminum) are used as the Al source, TMI (trimethylindium) and TEI (triethylindium are used as the In source. ) And the like, and gases such as ammonia and hydrazine are used as the nitrogen source. As the impurity source, silane gas is used for Si, germane gas is used for Ge, Cp2Mg (cyclopentadienylmagnesium) is used for Mg, and DEZ (diethyl zinc) is used for Zn. In the MOCVD method, an InAlGaN-based compound semiconductor can be epitaxially grown by supplying these gases to the surface of a substrate heated to, for example, 600 ° C. or more and decomposing the gases.
[0041]
By selective growth, the nitride semiconductor layer typically exhibits a faceted structure. For example, when the main surface of the substrate or the substrate has a C + plane, the S plane can be formed as a stable plane as the crystal tilt plane of the nitride semiconductor layer, and this S plane is selectively grown. It is a relatively easy-to-obtain surface that is often seen, and the hexagonal plane index is (1-101). The S + plane and the S− plane exist for the S plane in the same manner as the C + plane and the C− plane exist on the C plane. In this specification, unless otherwise specified, the S + plane is formed on the C + plane GaN. The surface is growing, and this is described as the S surface. For the S surface, the S + surface is a stable surface. The plane index of the C + plane is (0001). As for the S surface, when the nitride semiconductor layer is made of a gallium nitride compound semiconductor as described above, the number of bonds from Ga to N on the S surface is 2 or 3 and the largest after the C-surface. . Here, since the C-plane cannot be practically obtained on the C + plane, the number of bonds on the S-plane is the largest. For example, when a nitride is grown on a sapphire substrate having a C-plane as a main surface, the surface of a wurtzite nitride is generally a C + plane, but an S-plane can be formed by using selective growth. In the plane parallel to the C plane, the N bond, which tends to be detached, is bonded from Ga by one bond, whereas the inclined S plane is bonded by at least one pound. . Therefore, the V / III ratio is effectively increased, which is advantageous for improving the crystallinity of the laminated structure. Further, when growing in a different direction from the substrate, dislocations extending upward from the substrate may be bent, which is advantageous for reducing defects. In addition, in the case of selective growth using a selective growth mask, it can be laterally grown to have a shape enlarged from the window region, and threading dislocations can be avoided by lateral growth using such microchannel epitaxy. It turns out that dislocations are reduced. Further, in the case where the element is a light emitting element by such lateral growth, the light emitting region is also increased, and it is possible to make current uniform, avoid current concentration, and reduce the current density.
[0042]
A nitride semiconductor layer formed by selective growth has a facet structure with an S plane or a plane substantially equivalent to the S plane. Typically, as the growth proceeds, the nitride semiconductor layer has a plane parallel to the main surface of the substrate. It grows so that the area of becomes smaller. That is, since the nitride semiconductor layer grows in a pyramid shape or a pyramid shape with an inclined surface, the area on the plane parallel to the main surface of the substrate gradually decreases as the apex portion is approached. Here, the apex portion is a pointed portion where the slopes intersect each other, is an area that becomes a ridge line from the stripe-shaped opening, and is the most when growing a hexagonal pyramid nitride semiconductor layer. It is an area with height.
[0043]
The nitride semiconductor device according to the present invention has a structure in which a high resistance region is formed in the upper layer portion of a three-dimensional crystal layer. The high resistance region is a region for moving the path of current injected into the nitride semiconductor element to the side surface side. For example, in the case where an n-type nitride semiconductor layer is formed as a first conductive region in an upper layer portion of a crystal layer, and a p-type nitride semiconductor layer that is an active layer or a second conductive layer is formed thereon to form a light emitting element. It is preferable to form the top so that the resistance value between the n-type top and the p-type top is larger than the resistance between the n-type side and the p-type side in contact therewith. If the resistance value between the n-type top part and the p-type top part is smaller than the resistance value between the n-type side part and the p-type side part, a current flows between the n-type top part and the p-type top part. Since it flows through a bad active layer, inconveniences such as a reactive current with low luminous efficiency occur. At this time, in terms of reproducibility, the resistance value between the n-type top and the p-type top (resistance value between the upper layer part and the electrode layer) is the resistance value between the n-type side part and the p-type side part (side part). And the resistance value between the electrode layers) is preferably 1.5 times or more, and more preferably 2 times or more from the viewpoint of improving characteristics when the voltage or current density is increased.
[0044]
This high resistance region is formed by, for example, an undoped nitride semiconductor layer, a nitride semiconductor layer into which p-type impurities are introduced, or a nitride semiconductor layer into which n-type impurities are introduced. In the case where the high resistance region is formed using a nitride semiconductor layer, the high resistance region can be continuously formed by changing the crystal growth conditions after forming the upper layer portion of the crystal layer. That is, the substrate can be continuously formed by supplying and stopping the impurity gas as the crystal growth condition, and controlling the concentration thereof, while the substrate for element formation is placed in the same reactor. For example, when forming an undoped nitride semiconductor layer, supply of impurity gas is stopped, and when forming a nitride semiconductor layer into which p-type impurities are introduced, impurities such as magnesium are introduced and n-type impurities are introduced. In the case of forming a nitride semiconductor layer, impurities such as silicon are introduced. The undoped nitride semiconductor layer has a very low impurity concentration and is a high resistance region. A nitride semiconductor layer into which a p-type impurity has been introduced forms a pn junction at the interface when the surrounding layer is an n-type nitride semiconductor layer that is a nitride semiconductor layer of opposite conductivity type, and the surrounding layer is In the case of a p-type nitride semiconductor layer that is a nitride semiconductor layer of the same conductivity type, the impurity concentration of the nitride semiconductor layer into which the p-type impurity is introduced is set to be lower than that of surrounding layers. It becomes a region with high resistance and exhibits the function of moving the current path to the side. Similarly, a nitride semiconductor layer into which an n-type impurity has been introduced forms a pn junction at the interface when the surrounding layer is a p-type nitride semiconductor layer that is a nitride semiconductor layer of opposite conductivity type, When the layer is an n-type nitride semiconductor layer that is a nitride semiconductor layer of the same conductivity type, the impurity concentration of the nitride semiconductor layer into which the n-type impurity has been introduced is reduced to reduce the surrounding layers. It is a relatively high resistance region, and exhibits the function of moving the current path to the side surface side. The high resistance region can be made of the same material as the nitride semiconductor layer constituting the crystal layer, but can also be made of a different material. For example, the crystal layer may be a GaN-based semiconductor layer, and the high resistance region may be formed of an AlGaN-based semiconductor layer.
[0045]
As described above, the high resistance region can be configured by controlling impurities introduced into the nitride semiconductor layer. However, an insulating film such as a silicon oxide film or a silicon nitride film is formed on the crystal layer. You may make it form directly with respect to a part or indirectly through other layers, such as an active layer. An insulating film such as a silicon oxide film or a silicon nitride film is not limited to a single layer, and may be another insulating film, an undoped compound semiconductor layer, a composite film with other various semiconductor layers, or the like.
[0046]
In the nitride semiconductor device according to the present invention, a high resistance region is formed at the ridge line portion of the three-dimensional crystal layer. This high resistance region is formed by a method of forming an undoped portion in the ridge portion of the crystal layer, a method of performing ion implantation (ion implantation), or a method of selectively irradiating an electron beam to the p-type nitride semiconductor layer. The Further, in the nitride semiconductor device according to the present invention, the high resistance region is formed at the bottom of the three-dimensional crystal layer by the same method as that for forming the high resistance region in the ridge line portion.
[0047]
Such a high resistance region is formed in the upper layer portion, the ridge line portion, and the bottom portion of the three-dimensional crystal layer as described above. However, when a semiconductor light emitting device is formed as a nitride semiconductor device, a high resistance region is formed. An active layer is formed before and after the formation of the resistance region. That is, a high resistance region can be formed below the active layer, and a high resistance region can be formed above the active layer. The electrode layer is formed on the crystal layer through such a high resistance region. As the electrode layer, for example, an electrode layer made of Ni / Pt / Au is formed. For example, an electrode layer made of Ti / Al can be used as the electrode layer on the counter electrode side.
[0048]
In the present invention, in order to efficiently inject current into the side surface portion of the crystal layer, the above-described high resistance region is not formed, but the flat surface of the side surface portion excluding the ridge line portion or the bottom side portion. The electrode layer is formed only on the portion (including the upper surface and the flat surface portion of the upper surface in the crystal layer having the upper surface and the upper surface).
[0049]
The nitride semiconductor device according to the present invention can take the structure of various devices that operate using a semiconductor, and can be a semiconductor light emitting device such as a light emitting diode or a semiconductor laser as an example. For example, other various elements such as a field effect transistor and a light receiving element may be used.
[0050]
In the nitride semiconductor device according to the present invention having such a structure, current injection mainly including a side surface portion is performed by a high resistance region formed in the upper layer portion, the ridge line portion, and the bottom side portion. In particular, when a high resistance region is formed in the upper layer portion, crystal growth of a gallium nitride compound semiconductor generally depends on growth conditions such as a growth rate, a growth temperature, a growth pressure, and a supply ratio of a group V material and a group III material. The facet to be formed, the balance between growth and desorption on the surface, and the like can be controlled, and by modulating during the growth, the high resistance region can be formed to be continuous with the upper layer portion. For this reason, since it can be formed in the vicinity of the active layer, leakage due to spreading of current and non-radiative recombination can also be suppressed.
[0051]
Further, the nitride semiconductor device according to the present invention has a flat surface portion of the side surface portion (in the crystal layer having the upper end surface and the upper surface portion, the upper end surface and the upper surface portion without forming the electrode layer on the ridge line portion or the bottom side portion. By forming the electrode layer only on the flat surface portion), current injection mainly including the side surface portion is performed.
[0052]
Hereinafter, the present invention will be described in more detail with reference to each embodiment. The nitride semiconductor device of the present invention can be modified and changed without departing from the gist thereof, and the present invention is not limited to the following embodiments.
[0053]
[First Embodiment]
In this embodiment, as shown in FIG. 1, a hexagonal pyramid-shaped nitride semiconductor light-emitting
[0054]
FIG. 2 is a cross-sectional view showing the internal structure of the hexagonal pyramid-shaped nitride semiconductor light-emitting
[0055]
The n-type gallium nitride layer 16 is, for example, H as a carrier gas in the reaction furnace.2And N2And a mixed gas with ammonia as NH raw material (NH3) And trimethylgallium (TMGa, Ga (CH3)3). Silicon as an impurity is introduced into the n-type gallium nitride layer 16. The growth of the n-type gallium nitride layer 16 is stopped before the n-type gallium nitride layer 16 has a complete hexagonal pyramid shape, and the supply of the impurity gas is stopped at that time, thereby forming the undoped gallium nitride layer 17. This switching by stopping the impurity gas can be performed continuously in the same reactor and does not hinder the productivity. The undoped gallium nitride layer 17 is a nitride semiconductor layer having an extremely low impurity concentration, and prevents a current from flowing into the upper layer portion as a high resistance region.
[0056]
By switching the growth layer by stopping the impurity gas, the growth of the n-type gallium nitride layer 16 is stopped, and the n-type gallium nitride layer 16 itself has a hexagonal pyramid shape lacking a pointed portion, and an upper surface lacking the pointed portion. The portion is the upper layer portion 16t, and the S-plane portion of the inclined crystal layer is the side surface portion 16s. The undoped gallium nitride layer 17 has a substantially triangular cross section on the upper layer portion 16t, which is the apex portion, and covers the periphery of the side surface portion 16s with a thin film at the side surface portion 16s. Since the upper layer portion 16t continues to the undoped gallium nitride layer 17 which is a high resistance region, the current flowing through the upper layer portion 16t is suppressed, and as a result, an active layer formed on the undoped gallium nitride layer 17 The current flowing through is also suppressed.
[0057]
The active layer formed on the undoped gallium nitride layer 17 is an InGaN active layer 18 containing indium, and a p-type AlGaN layer 19 and a p-type gallium nitride layer 20 are stacked thereon. Magnesium is introduced as an impurity into the p-type AlGaN layer 19 and the p-type gallium nitride layer 20. On the p-type gallium nitride layer 20, a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au is deposited to form a p-electrode 21. The n-electrode 22 is formed by vapor-depositing a metal material such as Ti / Al / Pt / Au in the
[0058]
In the nitride semiconductor device of this embodiment having such a structure, an undoped gallium nitride layer 17 which is a high resistance region is formed under the InGaN active layer 18, and this undoped gallium nitride layer 17 is an n-type gallium nitride. It functions to suppress a current flowing through the upper layer portion 16t to the layer 16 and to flow a current mainly to the n-type gallium nitride layer 16 through the side surface portion 16s. Therefore, current is more efficiently injected into the side surface portion 16s than at the apex portion side, and a light emitting diode with low light emission efficiency and high light emission efficiency is obtained.
[0059]
In this embodiment, the shape of the opening 15 of the
[0060]
[Second Embodiment]
In the present embodiment, as shown in FIG. 3, a high resistance region is formed on the active layer. The element is the same as that of the first embodiment in that it has a hexagonal pyramid-shaped nitride semiconductor light emitting element structure, and the internal structure of the nitride semiconductor light emitting element structure is different from that of the first embodiment. ing.
[0061]
FIG. 3 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of the present embodiment and a structure in which a p electrode and an n electrode are formed. An n-type gallium nitride layer 33 in which a silicon-containing GaN layer is stacked on an undoped GaN layer is formed on the
[0062]
The n-type gallium nitride layer 36 is used as a carrier gas in the reaction furnace, for example, H2And N2It is formed by flowing a mixed gas. Silicon as an impurity is introduced into the n-type gallium nitride layer 36. The growth of the n-type gallium nitride layer 36 is stopped before it becomes a complete hexagonal pyramid shape. At this time, the gas is switched to a gas containing TMI (trimethylindium), TEI (triethylindium), etc., and the InGaN active layer 37 is turned on. Form. The InGaN active layer 37 is formed so as to cover the upper layer portion 36t of the n-type gallium nitride layer 36 and the side surface portion 36s.
[0063]
After forming the InGaN active layer 37 as the active layer, crystal growth is continued to form an undoped gallium nitride layer 38. The undoped gallium nitride layer 38 is a nitride semiconductor layer having an extremely low impurity concentration, and prevents a current from flowing into the upper layer portion as a high resistance region. The shape of the undoped gallium nitride layer 38 is substantially triangular in cross section on the upper layer portion 36t, which is the apex portion, and covers the periphery of the InGaN active layer 37 with a thin film at the side portion 36s. The upper layer portion 36t is formed under the undoped gallium nitride layer 38 and on the upper layer portion 36t because it continues to the undoped gallium nitride layer 38, which is a high resistance region, via the InGaN active layer 37. The current flowing through the InGaN active layer 37 is also suppressed.
[0064]
A p-type AlGaN layer 39 and a p-type gallium nitride layer 40 are stacked on the undoped gallium nitride layer 38. Magnesium is introduced into the p-type AlGaN layer 39 and the p-type gallium nitride layer 40 as an impurity. A p-electrode 41 is formed on the p-type gallium nitride layer 40 by vapor-depositing a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au. The n-electrode 42 is formed by evaporating a metal material such as Ti / Al / Pt / Au in the
[0065]
In the nitride semiconductor device of this embodiment having such a structure, an undoped gallium nitride layer 38 which is a high resistance region is formed on an InGaN active layer 37, and this undoped gallium nitride layer 38 is an n-type gallium nitride. It functions to suppress a current flowing through the upper layer portion 36t to the layer 36 and to flow a current mainly through the side surface portion 36s to the n-type gallium nitride layer 36. Therefore, current is efficiently injected into the active layer of the side surface portion 36s rather than the apex portion side, and a light emitting diode with high light emission efficiency with less leakage current can be obtained.
[0066]
In this embodiment, the shape of the opening 35 of the
[0067]
[Third Embodiment]
As shown in FIG. 4, the present embodiment is an example in which a high resistance region is formed on an active layer using a p-type nitride semiconductor layer. The element is the same as that of the first embodiment in that it has a hexagonal pyramid-shaped nitride semiconductor light emitting element structure, and the internal structure of the nitride semiconductor light emitting element structure is different from that of the first embodiment. ing.
[0068]
FIG. 4 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which the p electrode and the n electrode are formed. On the sapphire substrate 51, an n-type gallium nitride layer 53 in which a silicon-containing GaN layer is stacked on an undoped GaN layer is formed, and a
[0069]
This n-type gallium nitride layer 56 is, for example, H as a carrier gas in the reaction furnace.2And N2It is formed by flowing a mixed gas. Silicon as an impurity is introduced into the n-type gallium nitride layer 56. The growth of the n-type gallium nitride layer 56 is stopped before it becomes a complete hexagonal pyramid shape. At this time, the gas is switched to a gas containing TMI (trimethylindium), TEI (triethylindium), etc. Form. The InGaN active layer 57 is formed so as to cover the upper layer portion 56t of the n-type gallium nitride layer 56 and the side surface portion 56s.
[0070]
After forming the InGaN active layer 57 as the active layer, the crystal growth is continued.On side surface 56s and upper layer 56tA p-type AlGaN layer 58 is formed. The p-type AlGaN layer 58 isOn upper layer 56tNitride semiconductor layer with low impurity concentrationIncludingAs a high resistance region formed thick at the apex portion of the hexagonal pyramid shape, current flow into the upper layer portion is prevented. The impurity concentration of the p-type AlGaN layer 58 is, for example, 10 × 1018/ Cm3Below, mobility is also a few centimeters2/ Vs. The p-type AlGaN layer 58 has a substantially triangular cross section on the upper layer portion 56t, which is the apex portion, and covers the periphery of the InGaN active layer 57 with a thin film at the side surface portion 56s. Since the upper layer portion 56t is positioned below the p-type AlGaN layer 58, which is a high resistance region, the current flowing through the upper layer portion 56t is suppressed.
[0071]
A p-type gallium nitride layer 59 is stacked on the p-type AlGaN layer 58. For example, magnesium is introduced into the p-type AlGaN layer 58 and the p-type gallium nitride layer 59 as an impurity. On the p-type gallium nitride layer 59, a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au is deposited to form a p-electrode 60. The n-electrode 61 is formed by depositing a metal material such as Ti / Al / Pt / Au in the
[0072]
In the nitride semiconductor device of this embodiment having such a structure, a p-type AlGaN layer 58 which is a high resistance region is formed on an InGaN active layer 57, and the p-type AlGaN layer 58 is an n-type gallium nitride. It functions to suppress a current flowing through the upper layer portion 56t to the layer 56 and to flow a current mainly to the n-type gallium nitride layer 56 through the side surface portion 56s. Therefore, current is efficiently injected into the active layer of the side surface portion 56s rather than the apex portion side, and a light emitting diode with high light emission efficiency with less leakage current can be obtained.
[0073]
In this embodiment, the shape of the opening 55 of the
[0074]
[Fourth Embodiment]
As shown in FIG. 5, the present embodiment is an example in which a high resistance region is formed on an active layer using a p-type nitride semiconductor layer similar to that of the fourth embodiment. The element is the same as that of the first embodiment in that it has a hexagonal pyramid-shaped nitride semiconductor light emitting element structure, and the internal structure of the nitride semiconductor light emitting element structure is different from that of the first embodiment. ing.
[0075]
FIG. 5 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device according to the present embodiment and the structure in which the p electrode and the n electrode are formed. On the sapphire substrate 71, an n-type gallium nitride layer 73 in which a silicon-containing GaN layer is stacked on an undoped GaN layer is formed, and a
[0076]
The n-type gallium nitride layer 76 is used as a carrier gas in the reaction furnace, for example, H2And N2It is formed by flowing a mixed gas. Silicon as an impurity is introduced into the n-type gallium nitride layer 76. The growth of the n-type gallium nitride layer 76 is stopped before it becomes a complete hexagonal pyramid shape. At this time, the gas is switched to a gas containing TMI (trimethylindium), TEI (triethylindium), etc. Form. The InGaN active layer 77 is formed so as to cover the upper layer portion 76t of the n-type gallium nitride layer 76 and also cover the side surface portion 76s.
[0077]
After forming the InGaN active layer 77 as the active layer, crystal growth is continued to form a p-type AlGaN layer 78, and a p-type gallium nitride layer 79 is further formed. The p-type gallium nitride layer 79 is a nitride semiconductor layer having a low impurity concentration, and prevents a current from flowing into the upper layer portion as a high resistance region formed thick at the apex portion of the hexagonal pyramid shape. The shape of the p-type gallium nitride layer 79 is substantially triangular in cross section on the upper layer portion 76t, which is the apex portion, and is formed with a thick film thickness at the apex portion. The p-type gallium nitride layer 79 is a thin film at the side surface portion 76 s and covers the periphery of the p-type AlGaN layer 78. Since the upper layer portion 76t is positioned below the p-type gallium nitride layer 79, which is a high resistance region, the current flowing through the upper layer portion 76t is suppressed. For example, magnesium is introduced into the p-type AlGaN layer 78 and the p-type gallium nitride layer 79 as an impurity.
[0078]
On the p-type gallium nitride layer 79, a p-electrode 80 is formed by vapor-depositing a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au. The n-electrode 81 is formed by depositing a metal material such as Ti / Al / Pt / Au in the
[0079]
In the nitride semiconductor device of this embodiment having such a structure, a p-type gallium nitride layer 79 which is a high resistance region is formed on a p-type AlGaN layer 78, and this p-type gallium nitride layer 79 is an n-type. It functions to suppress a current flowing through the upper layer portion 76t to the gallium nitride layer 76 and to flow a current mainly to the n-type gallium nitride layer 76 through the side surface portion 76s. Therefore, current is more efficiently injected into the active layer on the side surface portion 76s than on the apex portion side, and a light emitting diode with low light emission efficiency and high light emission efficiency can be obtained.
[0080]
In the present embodiment, the shape of the opening 75 of the
[0081]
[Fifth Embodiment]
In this embodiment, as shown in FIG. 6, a nitride semiconductor light emitting
[0082]
Such a stripe-shaped nitride semiconductor light emitting
[0083]
[Sixth Embodiment]
In the present embodiment, as shown in FIG. 7, a hexagonal columnar nitride semiconductor light emitting
[0084]
FIG. 8 is a cross-sectional view showing the internal structure of the hexagonal columnar nitride semiconductor light emitting
[0085]
The n-type
[0086]
By switching the growth layer by stopping the impurity gas, the growth of the n-type
[0087]
The active layer formed on the undoped
[0088]
In the nitride semiconductor device of this embodiment having such a structure, an undoped
[0089]
[Seventh Embodiment]
In the present embodiment, as shown in FIG. 9, a high resistance region is formed on the active layer. The element is the same as that of the sixth embodiment in that it has a hexagonal columnar nitride semiconductor light emitting element structure, and the internal structure of the nitride semiconductor light emitting element structure is different from that of the first embodiment. ing.
[0090]
FIG. 9 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which a p-electrode and an n-electrode are formed. On the sapphire substrate 111, an n-type gallium nitride layer 113 in which a silicon-containing GaN layer is stacked on an undoped GaN layer is formed, and a
[0091]
This n-type gallium nitride layer 116 is used as a carrier gas in the reactor, for example, H2And N2It is formed by flowing a mixed gas. Silicon as an impurity is introduced into the n-type gallium nitride layer 116. After the n-type gallium nitride layer 116 is formed, an InGaN active layer 123 is formed. The InGaN active layer 123 is formed so as to cover the upper layer portion 116t of the n-type gallium nitride layer 116 and also cover the side surface portion 116s.
[0092]
After forming the InGaN active layer 123 as this active layer, crystal growth is continued to form an undoped gallium nitride layer 117. The undoped gallium nitride layer 117 is a nitride semiconductor layer having an extremely low impurity concentration, and prevents a current from flowing into the upper layer as a high resistance region. The shape of the undoped gallium nitride layer 117 is a thick shape on the upper layer portion 116t, which is the apex portion, and a thin film is formed at the side surface portion 116s to cover the periphery of the InGaN active layer 123. The upper layer portion 116t is formed under the undoped gallium nitride layer 117 and on the upper layer portion 116t because it continues to the undoped gallium nitride layer 117, which is a high resistance region, via the InGaN active layer 123. The current flowing through the InGaN active layer 123 is also suppressed.
[0093]
A p-type AlGaN layer 118 and a p-type gallium nitride layer 119 are stacked on the undoped gallium nitride layer 117. For example, magnesium is introduced as an impurity into the p-type AlGaN layer 118 and the p-type gallium nitride layer 119. A p-electrode 120 is formed on the p-type gallium nitride layer 119 by vapor-depositing a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au. The n-electrode 121 is formed by evaporating a metal material such as Ti / Al / Pt / Au in the
[0094]
In the nitride semiconductor device of this embodiment having such a structure, an undoped gallium nitride layer 117 which is a high resistance region is formed on an InGaN active layer 123. The undoped gallium nitride layer 117 is an n-type gallium nitride. It functions to suppress a current flowing through the upper layer portion 116t to the layer 116 and to flow a current mainly through the side surface portion 116s to the n-type gallium nitride layer 116. Therefore, current is more efficiently injected into the active layer on the side surface portion 116s than on the apex portion side, and a light emitting diode with low light emission efficiency and high light emission efficiency can be obtained.
[0095]
In this embodiment, the shape of the opening 115 of the
[0096]
[Eighth Embodiment]
In the present embodiment, as shown in FIG. 10, a high resistance region is formed on the active layer using a p-type nitride semiconductor layer. The element is the same as the sixth embodiment in that it has a hexagonal columnar nitride semiconductor light emitting element structure, and the internal structure of the nitride semiconductor light emitting element structure is different from that of the sixth embodiment. ing.
[0097]
FIG. 10 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which the p electrode and the n electrode are formed. On the sapphire substrate 131 is formed an n-type gallium nitride layer 133 in which a silicon-containing GaN layer is stacked on an undoped GaN layer, and a
[0098]
This n-type
[0099]
After forming the InGaN active layer 137 as the active layer, crystal growth is continued to form a p-type AlGaN layer 138. The p-type AlGaN layer 138 is a nitride semiconductor layer having a low impurity concentration, and prevents a current from flowing into the upper layer portion 136t as a high resistance region formed thick on the upper surface portion of the hexagonal column shape. The impurity concentration of the p-type AlGaN layer 138 is, for example, 10 × 1018/ Cm3Below, mobility is also a few centimeters2/ Vs. The p-type AlGaN layer 138 has a relatively thick film thickness on the upper layer portion 136t, which is the upper surface portion, and a thin film thickness in the side surface portion 136s to cover the periphery of the InGaN active layer 137. Since the upper layer portion 136t is located below the p-type AlGaN layer 138, which is a high resistance region, the current flowing through the upper layer portion 136t is suppressed.
[0100]
A p-type gallium nitride layer 139 is stacked on the p-type AlGaN layer 138. For example, magnesium is introduced into the p-type AlGaN layer 138 and the p-type gallium nitride layer 139 as an impurity. On the p-type gallium nitride layer 139, a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au is deposited to form a p-
[0101]
In the nitride semiconductor device of this embodiment having such a structure, a p-type AlGaN layer 138 which is a high resistance region is formed on an InGaN active layer 137, and the p-type AlGaN layer 138 is an n-type gallium nitride. It functions to suppress a current flowing through the upper layer portion 136t to the
[0102]
In this embodiment, the shape of the opening 135 of the
[0103]
[Ninth Embodiment]
As shown in FIG. 11, the present embodiment is an example in which a high resistance region is formed on an active layer using a p-type nitride semiconductor layer similar to that of the eighth embodiment. The element is the same as that of the first embodiment in that it has a hexagonal pyramid-shaped nitride semiconductor light emitting element structure, and the internal structure of the nitride semiconductor light emitting element structure is different from that of the first embodiment. ing.
[0104]
FIG. 11 is a cross-sectional view showing an internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and a structure in which a p electrode and an n electrode are formed. On the sapphire substrate 151, an n-type
[0105]
This n-type
[0106]
After forming the InGaN
[0107]
On the p-type gallium nitride layer 159, a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au is deposited to form a p-
[0108]
In the nitride semiconductor device of this embodiment having such a structure, a p-type gallium nitride layer 159 which is a high resistance region is formed on a p-type AlGaN layer 158, and the p-type gallium nitride layer 159 is an n-type. It functions to suppress the current flowing through the upper layer portion 156t to the
[0109]
In this embodiment, the shape of the opening 155 of the
[0110]
[Tenth embodiment]
In the present embodiment, as shown in FIG. 12, a stripe-shaped nitride semiconductor light emitting
[0111]
Such a stripe-shaped nitride semiconductor light emitting
[0112]
[Eleventh embodiment]
In this embodiment, as shown in FIG. 13, the crystal layer is peeled from the substrate, and a transparent electrode is formed on the back surface thereof. An inclined surface made of the S surface of the n-type
[0113]
When the n-type
[0114]
The n-type
[0115]
The active layer formed on the undoped gallium nitride layer 182 is an InGaN active layer 183 containing indium, and a p-type AlGaN layer 184 and a p-type gallium nitride layer 185 are stacked thereon. Magnesium is introduced as an impurity into the p-type AlGaN layer 184 and the p-type gallium nitride layer 185. On the p-type gallium nitride layer 185, a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au is deposited to form a p-electrode 186. In this embodiment, the n electrode is a transparent n electrode 187 such as an ITO film, and is formed on the back surface of the n-type
[0116]
In the nitride semiconductor device of this embodiment having such a structure, an undoped gallium nitride layer 182 that is a high resistance region is formed under the InGaN active layer 183. The undoped gallium nitride layer 182 is an n-type gallium nitride layer. It functions to suppress the current through the upper layer portion 181t to the
[0117]
Note that the inclined side surface can be a {1, 1, -2, 2} plane instead of the S plane, and an element with reduced leakage current can be formed similarly. Further, the n-type
[0118]
[Twelfth embodiment]
This embodiment is a configuration example using a conductive substrate and has a structure shown in FIG. As shown in FIG. 14, an n-type silicon carbide substrate 191 is used as a conductive substrate, and an n-type
[0119]
An inclined surface made of the S surface of the n-type
[0120]
When the n-type
[0121]
The n-type
[0122]
The active layer formed on the undoped
[0123]
In the nitride semiconductor device of this embodiment having such a structure, an undoped
[0124]
Note that the inclined side surface can be a {1, 1, -2, 2} plane instead of the S plane, and an element with reduced leakage current can be formed similarly. Further, the shape of the n-type
[0125]
[Thirteenth embodiment]
The present embodiment is a modification of the nitride semiconductor device of the eleventh embodiment, and is an example in which a hexagonal pyramid-shaped device is formed on an n-type silicon carbide substrate 201. As shown in FIG. 15, the nitride semiconductor device of this embodiment has a structure in which an n-type gallium nitride layer 202 is formed on an n-type silicon carbide substrate 201 having a transparent n-electrode 208 formed on the back surface. .
[0126]
The n-type gallium nitride layer 202 is formed in a three-dimensional shape by a method such as selective growth so as to have a hexagonal pyramid shape lacking a pointed portion, for example. The inclined surface made of the S surface of the n-type gallium nitride layer 202 is the side surface portion 202s, and the upper surface made of the C surface is the upper layer portion 202t. The n-type gallium nitride layer 202 in which the side portion 202s and the upper layer portion 202t are thus formed is covered with the undoped gallium nitride layer 203.
[0127]
When the n-type gallium nitride layer 202 is grown, the growth is stopped before the n-type gallium nitride layer 202 becomes a complete hexagonal pyramid shape, and the supply of the impurity gas is stopped at that time, whereby the undoped gallium nitride layer 203 is formed. This switching by stopping the impurity gas can be performed continuously in the same reactor and does not hinder the productivity. The undoped gallium nitride layer 203 is a nitride semiconductor layer having an extremely low impurity concentration, and prevents a current from flowing into the upper layer portion as a high resistance region. The undoped gallium nitride layer 203 has a substantially triangular cross section on the upper layer portion 202t, which is the apex portion, and covers the periphery of the side surface portion 202s with a thin film at the side surface portion 202s. Since the upper layer portion 202t is continuous with the undoped gallium nitride layer 203 which is a high resistance region, the current flowing through the upper layer portion 202t is suppressed. As a result, the active layer formed on the undoped gallium nitride layer 203 Thus, the current flowing through is surely suppressed near the apex.
[0128]
The active layer formed on the undoped gallium nitride layer 203 is an InGaN active layer 204 containing indium, and a p-type AlGaN layer 205 and a p-type gallium nitride layer 206 are stacked thereon. Magnesium is introduced into the p-type AlGaN layer 205 and the p-type gallium nitride layer 206 as an impurity. A p-electrode 207 is formed on the p-type gallium nitride layer 206 by vapor-depositing a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au.
[0129]
Even in an element having such a structure, a current is efficiently injected into the active layer 204 on the side surface portion 202s side rather than the upper surface side, and a light emitting diode with low light emission efficiency and high light emission efficiency can be obtained. . The n-type gallium nitride layer or the like has a hexagonal pyramid shape, but may have a stripe shape with a triangular cross section or a trapezoidal cross section.
[0130]
[Fourteenth embodiment]
The nitride semiconductor device of this embodiment is an example in which a high resistance region is formed using an undoped nitride semiconductor layer.
[0131]
FIG. 16 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which the p electrode and the n electrode are formed. On the sapphire substrate 210, an n-type
[0132]
The n-type gallium nitride layer 212 has, for example, a structure having an S surface as an inclined surface, and is formed in a shape lacking a hexagonal pyramid-shaped pointed head to form an
[0133]
The active layer formed on the undoped
[0134]
Even in the element having such a structure, a current is efficiently injected into the
[0135]
[Fifteenth embodiment]
The nitride semiconductor device of the present embodiment is an example in which a silicon-doped n-type gallium nitride layer having a recessed shape at the center is formed, and the undoped nitride semiconductor layer formed thick at the center is used as a high resistance region. .
[0136]
FIG. 17 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which the p electrode and the n electrode are formed. An n-type gallium nitride layer 232 in which a silicon-containing GaN layer is stacked on an undoped GaN layer is formed on the sapphire substrate 231, and a
[0137]
The n-type gallium nitride layer 235 has, for example, a structure in which the S surface is an inclined surface, but the central portion is a recessed portion that is recessed in an inverted hexagonal pyramid shape, and the inclined surface portion 235s formed from the S surface is recessed in the center. The upper layer portion 235t is formed. After the n-type gallium nitride layer 235 is formed, the undoped gallium nitride layer 236 is formed by switching the gas. Switching by stopping the impurity gas can be continuously performed in the same reactor, and productivity can be maintained. The undoped gallium nitride layer 236 is a nitride semiconductor layer having an extremely low impurity concentration, and prevents a current from flowing into the upper layer portion 235t as a high resistance region. The shape of the undoped gallium nitride layer 236 is formed so as to fill the concave portion at the center of the upper layer portion 235t and to have a vertex portion. In the side surface portion 235s, the undoped gallium nitride layer 236 is a thin film and covers the periphery of the side surface portion 235s. The upper layer portion 235t is continuous with the undoped gallium nitride layer 236, which is a high resistance region formed thick at the central portion, so that the current flowing through the upper layer portion 235t is suppressed, and as a result, the undoped gallium nitride layer 236. The current flowing through the active layer 237 formed thereon is also reliably suppressed on the upper layer portion 235t side.
[0138]
The active layer formed on the undoped gallium nitride layer 236 is an InGaN active layer 237 containing indium, on which a p-type AlGaN layer 238 and a p-type gallium nitride layer 239 are stacked. A p-electrode 240 is formed on the p-type gallium nitride layer 239 by vapor-depositing a metal material such as Ni / Pt / Au or Ni (Pd) / Pt / Au. The n-electrode 241 is formed by vapor-depositing a metal material such as Ti / Al / Pt / Au in the
[0139]
Even in an element having such a structure, a current is efficiently injected into the active layer 237 on the side surface portion 235s side rather than the upper layer portion 235t side having a concave portion at the center and a high resistance region formed thick. As a result, a light emitting diode with low leakage current and high luminous efficiency can be obtained. The n-type gallium nitride layer or the like has a hexagonal pyramid shape, but may have a stripe shape with a triangular cross section or a trapezoidal cross section.
[0140]
[Sixteenth embodiment]
The nitride semiconductor device of this embodiment is an element having a structure in which an n-type gallium nitride layer is formed in two stages and a range of a side surface portion into which current is injected is specified.
[0141]
FIG. 18 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which a p-electrode and an n-electrode are formed. On the sapphire substrate 251, an n-type gallium nitride layer 252 in which a silicon-containing GaN layer is stacked on an undoped GaN layer is formed, and a
[0142]
The n-type gallium nitride layer 255 has, for example, an S-plane as an inclined surface and grows in a trapezoidal cross-sectional area in which an upper surface composed of a C-plane is formed. An undoped gallium nitride layer 256 is formed around the n-type gallium nitride layer 255. The undoped gallium nitride layer 256 has a relatively high thickness with high resistance and is formed on the slope of the n-type gallium nitride layer 255 so as to cover the slope on the side close to the substrate of the device structure. To work. An upper n-type gallium nitride layer 257 is formed on the undoped gallium nitride layer 256 so as to be continuous with the undoped gallium nitride layer 256. The upper n-type gallium nitride layer 257 is formed in a trapezoidal cross section, and the slope formed by the S surface is a side surface portion 257s, and the facet formed by the upper C surface is the upper layer portion 257t.
[0143]
An undoped gallium nitride layer 258 is further formed on the upper n-type gallium nitride layer 257. The shape of the undoped gallium nitride layer 258 is substantially triangular in cross section on the upper layer portion 257t, and the periphery of the side surface portion 257s is covered with a thin film at the side surface portion 257s. Since the portion of the upper layer portion 257t is continuous with the undoped gallium nitride layer 258 which is a high resistance region, the current flowing through the upper layer portion 257t is suppressed, and as a result, the active layer formed on the undoped gallium nitride layer 257 The current flowing through 259 is also suppressed.
[0144]
The active layer formed on the undoped gallium nitride layer 258 is an InGaN
[0145]
In the element having such a structure, the two undoped gallium nitride layers 256 and 258 each function as a high resistance region, and the side portion 257s of the n-type gallium nitride layer 257 sandwiched between the undoped gallium nitride layers 256 and 258 is mainly used. As a result, the current flows except for the apex and bottom surfaces where the crystallinity is not good, so that a device with particularly low leakage current and high luminous efficiency can be realized. The n-type gallium nitride layer or the like has a hexagonal pyramid shape, but may have a stripe shape with a triangular cross section or a trapezoidal cross section.
[0146]
[Seventeenth embodiment]
[0147]
This embodiment is an example of a method for manufacturing a nitride semiconductor device, and the manufacturing method will be described in the order of the steps with reference to FIGS.
[0148]
As shown in FIG. 19, an n-type
[0149]
A nitride semiconductor crystal layer is again formed by metal organic chemical vapor deposition. Initially, for example, a mixed gas of H2 and N2 is allowed to flow into the reactor as a carrier gas, and ammonia (NH3) as an N raw material and trimethylgallium (TMGa, Ga (CH3) 3) as a Ga raw material are supplied to form an n-type. A gallium nitride layer is formed, and then the supply of impurity gas is stopped to form an undoped gallium nitride layer. After forming the undoped gallium nitride layer, an InGaN layer is formed as an active layer using trimethylindium (IMG) or the like, and an AlGaN layer and a p-type GaN layer are formed by switching the gas supplied to the reactor. A nitride
[0150]
In this nitride
[0151]
[Eighteenth Embodiment]
In the present embodiment, as shown in FIGS. 22A and 22B, an undoped portion is formed as a high resistance region in the ridge portion of the nitride semiconductor light emitting device structure. FIG. 2A is a longitudinal sectional view of the nitride semiconductor light emitting device structure taken along a line connecting the opposing ridge line portions.
[0152]
FIG. 22A shows the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and also shows the structure in which the p electrode and the n electrode are formed. On the
[0153]
This n-
[0154]
The active layer formed on the n-
[0155]
In such a nitride semiconductor light emitting device structure according to this embodiment, as shown in FIGS. 22A and 22B, an
[0156]
In this embodiment, the shape of the opening 284 of the
[0157]
In this embodiment, the
[0158]
[Nineteenth Embodiment]
In the present embodiment, as shown in FIGS. 23A and 23B, an ion implantation, so-called ion implantation, is performed on the ridge line portion of the nitride semiconductor light emitting device structure to form a high resistance region. FIG. 4A is a longitudinal sectional view of a nitride semiconductor light emitting device structure taken along a line connecting opposite ridge portions. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0159]
FIG. 23A shows the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and also shows a structure in which a p electrode and an n electrode are formed. In such a nitride semiconductor light emitting device structure, as shown in FIGS. 23A and 23B, ion implantation is performed on the ridge line portion to form an
[0160]
The ion-implanted region becomes a nitride semiconductor layer having a very low impurity concentration, increases the resistance, suppresses current injection into the n-
[0161]
In the present embodiment, the hexagonal pyramid-shaped nitride semiconductor light emitting device structure has been described. However, the present invention is not limited to such a shape, and other polygonal pyramid shapes, polygonal frustum shapes, and triangular sectional shapes are used. Alternatively, a stripe shape having a trapezoidal cross section may be used.
[0162]
[20th embodiment]
In the present embodiment, as shown in FIGS. 24A and 24B, the electron beam is selectively irradiated to a portion other than the ridge line portion of the nitride semiconductor light emitting element structure and activated, thereby causing the electron beam to be activated. It is an example which made the ridgeline part which was not irradiated the high resistance area | region. FIG. 4A is a longitudinal sectional view of a nitride semiconductor light emitting device structure taken along a line connecting opposite ridge portions. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0163]
FIG. 24A shows the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment, and also shows a structure in which a p electrode and an n electrode are formed. In such a nitride semiconductor light emitting device structure, as shown in FIGS. 24A and 24B, the p-type nitride semiconductor layer excluding the ridge portion is irradiated with an electron beam.
[0164]
Electron beam emission is necessary for the activation of the p-type nitride semiconductor layer (p-
[0165]
In the present embodiment, the hexagonal pyramid-shaped nitride semiconductor light emitting device structure has been described. However, the present invention is not limited to such a shape, and other polygonal pyramid shapes, polygonal frustum shapes, and triangular sectional shapes are used. Alternatively, a stripe shape having a trapezoidal cross section may be used.
[0166]
[Twenty-first embodiment]
As shown in FIG. 25, the present embodiment is an example in which a p-electrode is formed only in a portion other than the ridge line portion of the nitride semiconductor light emitting device structure. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0167]
In the nitride semiconductor light emitting device having such a configuration, the side surface portion in which the p-
[0168]
In the present embodiment, the hexagonal pyramid-shaped nitride semiconductor light emitting device structure has been described. However, the present invention is not limited to such a shape, and other polygonal pyramid shapes, polygonal frustum shapes, and triangular sectional shapes are used. Alternatively, a stripe shape having a trapezoidal cross section may be used.
[0169]
[Twenty-second embodiment]
In the present embodiment, as shown in FIG. 26, an undoped portion is formed as a high resistance region at the bottom of the nitride semiconductor light emitting device structure. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0170]
FIG. 26 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which the p electrode and the n electrode are formed. In the nitride semiconductor light emitting device structure according to this embodiment, an
[0171]
In this embodiment, the shape of the opening 284 of the
[0172]
In this embodiment, the
[0173]
[Twenty-third embodiment]
As shown in FIG. 27, the present embodiment is an example in which ion implantation, so-called ion implantation is performed on the bottom of the nitride semiconductor light emitting device structure to form a high resistance region. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0174]
FIG. 27 is a cross-sectional view showing an internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and a structure in which a p-electrode and an n-electrode are formed. In such a nitride semiconductor light emitting device structure, as shown in the figure, ion implantation is applied to the bottom portion to form an
[0175]
The ion implanted
[0176]
In the present embodiment, the hexagonal pyramid-shaped nitride semiconductor light emitting device structure has been described. However, the present invention is not limited to such a shape, and other polygonal pyramid shapes, polygonal frustum shapes, and triangular sectional shapes are used. Alternatively, a stripe shape having a trapezoidal cross section may be used.
[0177]
[Twenty-fourth embodiment]
In the present embodiment, as shown in FIG. 28, by selectively irradiating a portion other than the bottom portion of the nitride semiconductor light emitting device structure with an electron beam and activating it, the bottom portion not irradiated with the electron beam is formed. This is an example of a high resistance region. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0178]
FIG. 28 is a cross-sectional view showing the internal structure of the light emitting device structure of the nitride semiconductor device of this embodiment and the structure in which the p electrode and the n electrode are formed. In such a nitride semiconductor light emitting device structure, as shown in FIGS. 28A and 28B, the p-type nitride semiconductor layer excluding the bottom is irradiated with an electron beam.
[0179]
Electron beam emission is necessary for the activation of the p-type nitride semiconductor layer (p-
[0180]
In the present embodiment, the hexagonal pyramid-shaped nitride semiconductor light emitting device structure has been described. However, the present invention is not limited to such a shape, and other polygonal pyramid shapes, polygonal frustum shapes, and triangular sectional shapes are used. Alternatively, a stripe shape having a trapezoidal cross section may be used.
[0181]
[Twenty-fifth embodiment]
In the present embodiment, as shown in FIG. 29, a p-electrode is formed only in a portion other than the bottom portion of the nitride semiconductor light emitting device structure. Note that in the nitride semiconductor light emitting device structure according to this embodiment, portions having the same configuration as in the above-described eighteenth embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0182]
In the nitride semiconductor light emitting device having such a configuration, the side surface portion in which the
[0183]
In the present embodiment, the hexagonal pyramid-shaped nitride semiconductor light emitting device structure has been described. However, the present invention is not limited to such a shape, and other polygonal pyramid shapes, polygonal frustum shapes, and triangular sectional shapes are used. Alternatively, a stripe shape having a trapezoidal cross section may be used.
[0184]
In the above-described embodiment, the element having a light emitting diode structure has been mainly described. However, a semiconductor laser can be formed by forming a resonance surface in the same configuration. Further, the nitride semiconductor device of the present invention is not limited to a semiconductor light emitting device, but may be a device such as a field effect transistor, a light receiving device, and other optical components.
[0185]
【The invention's effect】
According to the nitride semiconductor device and the method for manufacturing a nitride semiconductor device of the present invention, a current for operating the nitride semiconductor device is injected from the electrode layer, but a high resistance region exists in the upper layer portion. A current flows so as to bypass the high resistance region of the upper layer portion, and a current path mainly including the side surface portion is formed avoiding the upper layer portion. By using a current path mainly composed of such side surfaces, it is possible to suppress a current from flowing through an upper layer portion having poor crystallinity. Therefore, a device with low leakage current and high light emission efficiency can be realized.
[0186]
In manufacturing the nitride semiconductor device of the present invention, an external process such as photolithography is not required because it is formed in a self-forming manner in the crystal growth step. Therefore, simplification of the process is also realized. In addition, difficulty such as photolithography on a semiconductor device having such a three-dimensional shape can be avoided, and a high resistance layer can be formed in the vicinity of the active layer, so a high resistance portion is formed outside. Compared to the case, current wraparound to the leak path due to current spread can be suppressed.
[0187]
Further, according to the nitride semiconductor device of the present invention, a current for operating the nitride semiconductor device is injected from the electrode layer, but the ridge line part and the region along the ridge line part, or the bottom part and the bottom part By forming a high resistance region in the region along the section, current flows so as to bypass the high resistance region in these regions, and the current path mainly consists of the side surface portion, specifically, the flat surface portion of the side surface portion. Can be formed. By using such a current path, it is possible to suppress the flow of current to the ridge line portion having poor crystallinity and the region along the ridge line portion, or the bottom side portion and the region along the bottom side portion. A device with low current and high luminous efficiency can be realized.
[0188]
Furthermore, according to the nitride semiconductor device of the present invention, a current for operating the nitride semiconductor device is injected from the electrode layer, but the ridge line portion and the region along the ridge line portion, or the bottom portion and the bottom portion. By not forming the electrode layer on the region along the portion, it is possible to form a current path mainly composed of the side surface portion on which the electrode layer is formed, specifically, the flat surface portion of the side surface portion. By using such a current path, it is possible to suppress the flow of current to the ridge line portion having poor crystallinity and the region along the ridge line portion, or the bottom side portion and the region along the bottom side portion. A device with low current and high luminous efficiency can be realized.
[Brief description of the drawings]
FIG. 1 is a perspective sectional view of a semiconductor light emitting device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of the semiconductor light emitting device according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view of a semiconductor light emitting device according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view of a semiconductor light emitting element according to a third embodiment of the present invention.
FIG. 5 is a cross-sectional view of a semiconductor light emitting element according to a fourth embodiment of the present invention.
FIG. 6 is a perspective sectional view of a semiconductor light emitting device according to a fifth embodiment of the present invention.
FIG. 7 is a perspective sectional view of a semiconductor light emitting device according to a sixth embodiment of the present invention.
FIG. 8 is a cross-sectional view of a semiconductor light emitting element according to a sixth embodiment of the present invention.
FIG. 9 is a cross-sectional view of a semiconductor light emitting element according to a seventh embodiment of the present invention.
FIG. 10 is a cross-sectional view of a semiconductor light emitting element according to an eighth embodiment of the present invention.
FIG. 11 is a cross-sectional view of a semiconductor light emitting element according to a ninth embodiment of the present invention.
FIG. 12 is a perspective sectional view of a semiconductor light emitting device according to a tenth embodiment of the present invention.
FIG. 13 is a cross-sectional view of a semiconductor light emitting device according to an eleventh embodiment of the present invention.
FIG. 14 is a cross-sectional view of a semiconductor light emitting device according to a twelfth embodiment of the present invention.
FIG. 15 is a cross-sectional view of a semiconductor light emitting element according to a thirteenth embodiment of the present invention.
FIG. 16 is a cross-sectional view of a semiconductor light emitting device according to a fourteenth embodiment of the present invention.
FIG. 17 is a cross-sectional view of a semiconductor light emitting element according to a fifteenth embodiment of the present invention.
FIG. 18 is a cross-sectional view of a semiconductor light emitting device according to a sixteenth embodiment of the present invention.
FIG. 19 is a perspective sectional view showing a method of manufacturing a semiconductor light emitting device according to a seventeenth embodiment of the present invention, and is a perspective sectional view up to a gallium nitride layer forming step.
FIG. 20 is a process perspective sectional view of a method for manufacturing a semiconductor light emitting device according to a seventeenth embodiment of the present invention, up to a selective removal process of a gallium nitride layer.
FIG. 21 is a perspective sectional view showing a method for manufacturing a semiconductor light emitting device according to a seventeenth embodiment of the present invention, and is a perspective sectional view up to a step of forming a nitride semiconductor device structure.
22A and 22B are views of a semiconductor light emitting device according to an eighteenth embodiment of the present invention, where FIG. 22A is a longitudinal sectional view and FIG. 22B is a horizontal sectional view.
23A and 23B are views of a semiconductor light emitting device according to a nineteenth embodiment of the present invention, in which FIG. 23A is a longitudinal sectional view and FIG. 23B is a horizontal sectional view.
24A and 24B are diagrams of a semiconductor light emitting device according to a twentieth embodiment of the present invention, in which FIG. 24A is a longitudinal sectional view, and FIG. 24B is a horizontal sectional view.
FIG. 25 is a perspective view of a semiconductor light emitting element according to a twenty-first embodiment of the present invention.
FIG. 26 is a longitudinal sectional view of a semiconductor light emitting element according to a twenty-second embodiment of the present invention.
FIG. 27 is a longitudinal sectional view of a semiconductor light emitting element according to a twenty-third embodiment of the present invention.
FIG. 28 is a longitudinal sectional view of a semiconductor light emitting element according to a twenty-fourth embodiment of the present invention.
FIG. 29 is a perspective view of a semiconductor light emitting element according to a twenty-fifth embodiment of the present invention.
FIG. 30 is a cross-sectional view showing an example of a semiconductor light emitting element.
FIG. 31 is a cross-sectional view showing another example of a semiconductor light emitting device.
[Explanation of symbols]
11, 31, 51, 71, 91, 95, 111, 131, 151, 171, 210, 231, 251, 271, 281 Sapphire substrate
13, 33, 53, 73, 93, 97, 113, 133, 153, 173, 211, 232, 252, 282 n-type gallium nitride layer
14, 34, 54, 74, 94, 98, 114, 134, 154, 174, 220, 233, 253, 283 Silicon oxide film
16, 36, 56, 76, 100, 116, 136, 156, 181, 192, 202, 212, 235, 255, 257, 272, 285 n-type gallium nitride layer
17, 38, 101, 117, 182, 193, 203, 213, 236, 258 Undoped gallium nitride layer
18, 37, 57, 77, 102, 123, 137, 157, 183, 194, 204, 214, 237, 259, 286 InGaN active layer
19, 39, 58, 78, 103, 118, 138, 158, 184, 195, 205, 215, 238, 260, 287 AlGaN layer
20, 40, 59, 79, 104, 119, 139, 159, 185, 196, 206, 216, 239, 261, 288 p-type gallium nitride layer
21, 41, 60, 80, 105, 120, 140, 160, 186, 197, 207, 217, 240, 262, 289 p-electrode
22, 42, 61, 81, 106, 121, 141, 161, 198, 218, 241, 263, 290 n-electrode
187, 208 Transparent n-type electrode
191,201 n-type silicon carbide substrate
16t, 36t, 56t, 76t, 100t, 116t, 136t, 156t, 181t, 192t, 202t, 212t, 235t, 255t, 255t, 257t, 272t Upper layer part
16s, 36s, 56s, 76s, 100s, 116s, 136s, 156s, 181s, 192s, 202s, 212s, 235s, 255s, 257s, 272s, 285s
291 294 Undoped part
292, 295 ion implanter
293, 296 Inactive part
Claims (12)
前記基板の上に設けられる窒化物半導体層と、A nitride semiconductor layer provided on the substrate;
前記窒化物半導体層に達する開口を備える成長阻害層と、A growth inhibiting layer comprising an opening reaching the nitride semiconductor layer;
３次元形状の結晶構造体であって、前記開口を通して、前記半導体層と前記成長阻害層の上に形成され、結晶成長速度の遅いファセットからなる傾斜した側面を有し、ｎ型窒化ガリウム（ＧａＮ）層、アンドープ窒化ガリウム（ＧａＮ）層、窒化インジウムガリウム（ＩｎＧａＮ）活性層、ｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層、ｐ型窒化ガリウム（ＧａＮ）層が順次積層され、前記３次元形状の結晶構造体の側面部が低抵抗領域からなる層を含み、前記３次元形状の結晶構造体の上層部が、高抵抗領域からなる層を含む３次元形状の結晶構造体と、A three-dimensional crystal structure having an inclined side surface formed of a facet having a slow crystal growth rate, formed on the semiconductor layer and the growth inhibition layer through the opening, and having n-type gallium nitride (GaN) ) Layer, an undoped gallium nitride (GaN) layer, an indium gallium nitride (InGaN) active layer, a p-type aluminum gallium nitride (AlGaN) layer, and a p-type gallium nitride (GaN) layer are sequentially stacked, and the three-dimensional crystal structure A three-dimensional crystal structure in which a side surface portion of the body includes a layer composed of a low resistance region, and an upper layer portion of the three-dimensional shape crystal structure includes a layer composed of a high resistance region;
前記窒化物半導体層に形成される第１の電極と、A first electrode formed on the nitride semiconductor layer;
前記３次元形状の結晶構造体の前記側面部の傾斜側面と前記上層部の傾斜側面に形成される第２の電極と、A second electrode formed on the inclined side surface of the side surface portion and the inclined side surface of the upper layer portion of the three-dimensional crystal structure;
を備え、With
前記上層部の前記高抵抗領域からなる層によって電流の流れが阻止され、主として前記側面部の傾斜側面を通して前記活性層に電流が流れる電流経路が形成されることを特徴とする窒化物半導体素子。The nitride semiconductor device according to claim 1, wherein a current flow is blocked by the layer of the high resistance region in the upper layer portion, and a current path through which current flows mainly through the inclined side surface of the side surface portion is formed in the active layer.
前記窒化物半導体層に達する開口を備える成長阻害層を形成する工程と、Forming a growth inhibition layer having an opening reaching the nitride semiconductor layer;
３次元形状の結晶構造体であって、前記開口を通して、前記半導体層と前記成長阻害層の上に形成され、結晶成長速度の遅いファセットからなる傾斜した側面を有し、ｎ型窒化ガリウム（ＧａＮ）層、アンドープ窒化ガリウム（ＧａＮ）層、窒化インジウムガリウム（ＩｎＧａＮ）活性層、ｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）層、ｐ型窒化ガリウム（ＧａＮ）層が順次積層され、前記３次元形状の結晶構造体の側面部が低抵抗領域からなる層を含み、前記３次元形状の結晶構造体の上層部が、高抵抗領域からなる層を含む３次元形状の結晶構造体を形成する工程と、A three-dimensional crystal structure having an inclined side surface formed of a facet having a slow crystal growth rate, formed on the semiconductor layer and the growth inhibition layer through the opening, and having n-type gallium nitride (GaN) ) Layer, an undoped gallium nitride (GaN) layer, an indium gallium nitride (InGaN) active layer, a p-type aluminum gallium nitride (AlGaN) layer, and a p-type gallium nitride (GaN) layer are sequentially stacked, and the three-dimensional crystal structure Forming a three-dimensional crystal structure in which a side surface of the body includes a layer made of a low-resistance region, and an upper layer portion of the three-dimensional crystal structure includes a layer made of a high-resistance region;
前記窒化物半導体層に、第１の電極を形成し、前記３次元形状の結晶構造体の前記上層部の傾斜側面と前記側面部の傾斜側面に、第２の電極を形成する工程と、Forming a first electrode on the nitride semiconductor layer, and forming a second electrode on the inclined side surface of the upper layer portion and the inclined side surface of the side surface portion of the three-dimensional crystal structure;
を備えることを特徴とする窒化物半導体素子の製造方法。A method for manufacturing a nitride semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237443A JP4254157B2 (en) | 2001-08-22 | 2002-08-16 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-252101 | 2001-08-22 | ||
| JP2001252101 | 2001-08-22 | ||
| JP2002010529 | 2002-01-18 | ||
| JP2002-10529 | 2002-01-18 | ||
| JP2002237443A JP4254157B2 (en) | 2001-08-22 | 2002-08-16 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282942A JP2003282942A (en) | 2003-10-03 |
| JP4254157B2 true JP4254157B2 (en) | 2009-04-15 |
Family
ID=29255048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237443A Expired - Fee Related JP4254157B2 (en) | 2001-08-22 | 2002-08-16 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4254157B2 (en) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005043633A1 (en) * | 2003-11-04 | 2005-05-12 | Pioneer Corporation | Semiconductor light-emitting device and method for manufacturing same |
| DE102005005635A1 (en) * | 2004-08-31 | 2006-03-02 | Osram Opto Semiconductors Gmbh | Radiation-emitting optoelectronic component with a quantum well structure and method for its production |
| KR101129094B1 (en) * | 2005-05-26 | 2012-03-23 | 엘지이노텍 주식회사 | Rod type light emitting device and method for fabricating the same |
| EP1727216B1 (en) | 2005-05-24 | 2019-04-24 | LG Electronics, Inc. | Rod type light emitting diode and method for fabricating the same |
| JP4802316B2 (en) * | 2006-01-24 | 2011-10-26 | シャープ株式会社 | Nitride-based semiconductor light-emitting device and manufacturing method thereof |
| JP4802314B2 (en) * | 2006-01-24 | 2011-10-26 | シャープ株式会社 | Nitride semiconductor light emitting device and manufacturing method thereof |
| JP5355855B2 (en) * | 2006-12-20 | 2013-11-27 | 古河電気工業株式会社 | Semiconductor light emitting device and manufacturing method thereof |
| CN101669219B (en) * | 2006-12-22 | 2011-10-05 | 昆南诺股份有限公司 | LED with vertical nanowire structure and method of making the same |
| CN102187479B (en) | 2008-09-01 | 2014-06-18 | 学校法人上智学院 | Semiconductor optical element array and manufacturing method therefore |
| US8872214B2 (en) | 2009-10-19 | 2014-10-28 | Sharp Kabushiki Kaisha | Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device |
| JP5014403B2 (en) * | 2009-11-19 | 2012-08-29 | シャープ株式会社 | BAR-LIKE STRUCTURE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE MANUFACTURING METHOD, BACKLIGHT, LIGHTING DEVICE, AND DISPLAY DEVICE |
| JP5273081B2 (en) * | 2010-03-30 | 2013-08-28 | 豊田合成株式会社 | Semiconductor light emitting device |
| KR101279073B1 (en) * | 2011-11-21 | 2013-06-26 | 포항공과대학교 산학협력단 | Light emitting diode and manufacturing method thereof |
| WO2014030516A1 (en) * | 2012-08-23 | 2014-02-27 | 国立大学法人大阪大学 | Nitride semiconductor element substrate and method for production thereof, and red light-emitting semiconductor element and method for production thereof |
| JP2014060198A (en) * | 2012-09-14 | 2014-04-03 | Oki Electric Ind Co Ltd | Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode |
| WO2017137635A1 (en) * | 2016-02-12 | 2017-08-17 | Hexagem Ab | Iii-nitride semiconductor devices |
| EP3529826A1 (en) | 2016-10-19 | 2019-08-28 | Hexagem AB | Forming a planar surface of a iii-nitride material |
| FR3077680B1 (en) * | 2018-02-07 | 2020-02-28 | Aledia | TRANSMITTER, TRANSMITTER DEVICE AND DISPLAY SCREEN AND MANUFACTURING METHOD THEREOF |
| GB2575311B (en) * | 2018-07-06 | 2021-03-03 | Plessey Semiconductors Ltd | Monolithic LED array and a precursor thereto |
| JP7320770B2 (en) * | 2018-09-28 | 2023-08-04 | セイコーエプソン株式会社 | Light-emitting device and projector |
| KR102514025B1 (en) * | 2020-11-06 | 2023-03-24 | 고려대학교 산학협력단 | Structure of light emitting device and method to transfer the same |
| JP7320794B2 (en) * | 2021-03-15 | 2023-08-04 | セイコーエプソン株式会社 | Light-emitting devices, projectors, and displays |
| JP2022184248A (en) * | 2021-05-31 | 2022-12-13 | 豊田合成株式会社 | Light-emitting element and method for manufacturing light-emitting element |
| JP7272412B1 (en) * | 2021-12-03 | 2023-05-12 | 信越半導体株式会社 | Bonded semiconductor wafer manufacturing method |
-
2002
- 2002-08-16 JP JP2002237443A patent/JP4254157B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282942A (en) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4254157B2 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| US6818465B2 (en) | Nitride semiconductor element and production method for nitride semiconductor element | |
| JP3815335B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP3882539B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and image display device | |
| US6858081B2 (en) | Selective growth method, and semiconductor light emitting device and fabrication method thereof | |
| JP3899936B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US6920166B2 (en) | Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device | |
| JP3906654B2 (en) | Semiconductor light emitting device and semiconductor light emitting device | |
| US20030168666A1 (en) | Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same | |
| JP5036617B2 (en) | Nitride semiconductor light emitting device | |
| US11217726B2 (en) | Nitride semiconductor ultraviolet light-emitting element | |
| US6881982B2 (en) | Semiconductor light emitting device | |
| JP3714188B2 (en) | Nitride semiconductor vapor phase growth method and nitride semiconductor device | |
| JP3804485B2 (en) | Manufacturing method of semiconductor laser element | |
| JP4162560B2 (en) | Nitride semiconductor light emitting device | |
| JP2003051636A (en) | Semiconductor device and manufacturing method therefor | |
| WO2005124950A1 (en) | Group iii nitride semiconductor optical element and manufacturing method thereof | |
| JP4106906B2 (en) | Semiconductor laser device and method for manufacturing semiconductor laser device | |
| JP3562478B2 (en) | Method for growing nitride semiconductor and device using the same | |
| JP3985488B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JP3948236B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2003046189A (en) | Semiconductor laser element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050509 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |