JP4255563B2

JP4255563B2 - 半導体製造方法及び半導体製造装置

Info

Publication number: JP4255563B2
Application number: JP09783199A
Authority: JP
Inventors: 惠美村川; 俊明本郷; 聡川上; 光博湯浅
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 1999-04-05
Filing date: 1999-04-05
Publication date: 2009-04-15
Anticipated expiration: 2019-04-05
Also published as: JP2000294550A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体の製造方法に係り、更に詳細には、ＭＩＳ型半導体装置におけるゲート絶縁膜形成方法に関する。
【０００２】
【従来の技術】
最近、ＭＩＳ型半導体デバイスの微細化に伴い、４ｎｍ程度以下の極めて薄いゲート絶縁膜が要求されている。従来、ゲート絶縁膜材料としては、８５０°Ｃ〜１０００°Ｃ程度の高温加熱炉を用いてシリコン基板の直接酸化によって得られるシリコン酸化膜（ＳｉＯ₂膜）が工業的に使用されてきた。
【０００３】
しかしながら、ＳｉＯ₂膜を４ｎｍ以下に薄くすると、このゲート絶縁膜を流れる漏れ電流（ゲートリーク電流）が多くなり、消費電力の増大やデバイス特性劣化の加速などの問題が生じる。
【０００４】
また、ゲート電極形成時に当該ゲートに含まれるホウ素がＳｉＯ₂膜を突き抜けてシリコン基板に達し、半導体デバイス特性を劣化させるという問題も生じる。このような問題点を解決する一つの方法として、ゲート絶縁膜材料として窒化膜（ＳｉＮ膜）が検討されている。
【０００５】
このＳｉＮ膜をＣＶＤ法によって形成すると、シリコン基板との界面に多数の不完全結合（ダングリングボンド）が発生してデバイス特性が劣化してしまう。
そのため、当該ＳｉＮ膜形成では、プラズマを用いたシリコン基板を直接窒化する方法が有望と考えられる。直接窒化を行う理由は、界面準位の少ない高品質のゲート絶縁膜を得るためである。
【０００６】
また、プラズマを用いる理由は、低温でＳｉＮ膜を形成するためである。ＳｉＮ膜を加熱によって窒化すると１０００°Ｃ以上の高温が必要であり、この熱工程によりシリコン基板に注入されたドーパントが差異拡散することによってデバイス特性が劣化してしまう。このような方法は特開昭５５−１３４９３７号公報や特開昭５９−４０５９号公報などに開示されている。
【０００７】
しかしながら、プラズマを用いてＳｉＮ膜を形成する場合、プラズマ中のイオンがプラズマシース電位により加速されて高エネルギーでシリコン基板に入射されるため、いわゆるプラズマダメージがシリコン基板界面或いはシリコン基板に発生し、デバイス特性が生じるという問題が指摘されている。
【０００８】
この問題に対し、電子温度が低く、プラズマダメージの小さい多数のスリットを有する平面アンテナを備えたマイクロ波プラズマ装置が報告されている。
【０００９】
（Ultra Clean technology Vol.10 Supplement 1,p.32,1998,Published by Ultra Clean Society)。
【００１０】
このプラズマ装置を用いると、電子温度は１ｅＶ程度以下であり、プラズマシース電圧も数Ｖ以下になるため、プラズマシース電圧が５０Ｖ程度の従来のプラズマに対して、プラズマダメージを大幅に低減できる。
【００１１】
しかし、このプラズマ装置を用いてシリコン窒化処理を行う場合でも、直接窒化によってＳｉＮ膜を形成する場合には、シリコン基板界面にのみ酸素を偏在させることにより結合欠陥の少ない良質な界面を得るためには、シリコン基板との界面での膜質制御が難しいという問題がある。
【００１２】
更に、このプラズマ装置を用いた場合、窒素原子がシリコン基板内に拡散することにより窒化が進むため、窒化速度が遅く、被処理体に所定の処理を施す時間が長く、単位時間あたりの被処理体の処理枚数が少なく、工業的に利用することができないという問題がある。例えば４ｎｍのＳｉＮ膜を形成する場合、圧力やマイクロ波パワーなどのプラズマ条件を種々調整しても５分程度以上かかり、量産製造の点から要求されるスループット、例えば被処理体一枚当たり１分程度という処理時間の目標値を大幅に下回る。
【００１３】
【発明が解決しようとする課題】
本発明は上記従来の問題点を解決するためになされたものである。即ち、本発明は、シリコン基板とＳｉＮ膜との界面での膜質制御を首尾よく行うことのできる半導体の製造方法及び製造装置を提供することを目的とする。
【００１４】
また、本発明は、短時間で高品質のＳｉＮ膜を形成することのできる半導体の製造方法及び製造装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的達成のため、本発明の半導体製造方法は、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射することによりＡｒと、酸素、又は窒素、又は酸素と窒素とを含む前記処理ガスのプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して酸化膜相当換算膜厚で１ｎｍ以下の第１の絶縁膜を形成する工程と、前記第１の絶縁膜上にＣＶＤ法により第２の絶縁膜を形成する工程と、を具備することを特徴とする。
【００１６】
本発明の半導体製造方法では、絶縁膜厚が１ｎｍ以下であるため、シリコン基板の窒化は拡散ではなくプラズマにより生成された窒素原子又は酸素原子又は窒素原子と酸素原子がシリコン基板表面と反応する工程が主な工程となり、窒化速度は３０秒程度の短時間で行うことができる。
【００１７】
この直接窒化又は酸化又は酸窒化した薄膜絶縁膜上にＣＶＤ法により残りの絶縁膜を形成する場合、３ｎｍ／ｍｉｎ以上の製膜速度が比較的容易に達成できるため、トータル４ｎｍの膜厚の絶縁膜でも２分以内で形成できる。
【００１８】
更に本発明の半導体製造方法では、直接窒化又は酸化又は酸窒化によりシリコン基板との界面に良質な絶縁膜を形成する工程とその上にＣＶＤ法により残りの絶縁膜を形成する工程とを独立に行うことができるため、全て、直接窒化又はＣＶＤ法によって絶縁膜を形成する方法に比べてシリコン基板界面での膜質制御性が向上し、より良質な絶縁膜を形成することができる。
【００１９】
この半導体製造方法において、前記処理ガスは、例えば、Ｎ₂又はＮ₂Ｏ又はＮＯ又はＮＨ₃を含むガスが挙げられる。この処理ガスはアルゴンなどの希ガスを含んでいても良い。
【００２１】
上記半導体製造方法において、前記第２の絶縁膜は、例えば、窒化ケイ素からなる絶縁膜が挙げられる。
【００２３】
この第２の絶縁膜の形成は、例えば、Ｎ₂又はＮＨ₃及びモノシラン又はジクロルシラン又はトリクロルシランを含むプラズマを供給することにより形成する方法が挙げられる。
【００２４】
本発明の半導体製造方法によれば、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射する、いわゆるＲＬＳＡ（Radial Line Slot Antenna）アンテナを用いる方法でシリコン基板上に直接プラズマを供給してＳｉＮ絶縁膜を形成するので、シリコン基板とその表面に形成されるＳｉＮ絶縁膜との界面の膜質制御を首尾よく行うことができる。
【００２５】
更に、本発明の他の半導体製造方法によれば、いわゆるＲＬＳＡアンテナを用いた方法で第１の絶縁膜を形成した上に第２の絶縁膜を全て低ダメージプラズマ照射により形成するので高品質のＳｉＮ膜を形成することができる。特に第２の絶縁膜をＣＶＤ法により形成する場合には短時間での製膜が可能となり、短時間で高品質のＳｉＮ膜を形成することができる。
【００２６】
【発明の実施の形態】
以下に本発明の一つの実施の形態について説明する。
【００２７】
まず本発明の半導体製造方法によって製造される半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えた半導体装置を例にして図１により説明する。
【００２８】
図中１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。本発明はゲート絶縁膜２に特徴があり、このグート絶縁膜２は、図１（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜よりなる例えば１ｎｍ程度の厚さの第１の絶縁膜２１と、第１の絶縁膜２１の上面に形成され、例えば３ｎｍ程度の厚さの第２の膜２２とにより構成されている。
【００２９】
この例では品質の高い第１の膜２１は、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射することにより酸素、又は窒素、又は酸素と窒素とを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して形成された、第１のシリコン酸窒化膜（以下「ＳｉＯＮ膜」という）よりなる。
【００３０】
また第１の膜２１よりも成膜速度の大きい第２の膜２２は、前記第１の絶縁膜上に第２の絶縁膜を形成する工程により形成されている。
【００３１】
次に、このようなゲート絶縁膜２の形成方法について説明する。
【００３２】
図２は本発明の半導体製造方法を実施するための半導体製造装置３０の全体構成を示す概略図である。
【００３３】
図２に示すように半導体製造装置３０のほぼ中央には搬送室３１が配設されており、この搬送室３１の周囲を取り囲むようにプラズマ処理ユニット３２、ＣＶＤ処理ユニット３３、二機のロードロックユニット３４及び３５、加熱ユニット３６が配設されている。
【００３４】
ロードロックユニット３４，３５の横には予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００３５】
搬送室３１の内部には搬送アーム３７及び３８が配設されており、前記各ユニット３２〜３６との間でウエハＷを搬送する。
【００３６】
ロードロックユニット３４及び３５の図中手前側にはローダーアーム４１及び４２が配設されている。これらのローダーアーム４１及び４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れする。
【００３７】
なお、図２中のＣＶＤ処理ユニット３３はプラズマ処理ユニット３２と同型のプラズマ処理ユニットと交換可能であり、プラズマ処理ユニットを二基セットしてもよい。
【００３８】
更に、これらプラズマ処理ユニット３２及びＣＶＤ処理ユニット３３は、ともにシングルチャンバ型プラズマ／ＣＶＤ処理ユニットと交換可能であり、プラズマ処理ユニット３２やＣＶＤ処理ユニット３３の位置に一基又は二基のシングルチャンバ型プラズマ／ＣＶＤ処理ユニットをセットすることも可能である。プラズマ処理が二基の場合、処理ユニット３２で直接ＳｉＯＮ膜を形成した後、処理ユニット３３でプラズマＳｉＮ膜をＣＶＤする方法と、処理ユニット３２及び３３で並列に直接ＳｉＯＮ膜形成とＳｉＮＣＶＤ膜形成を行っても良い。或いは処理ユニット３２及び３３で並列に直接ＳｉＯＮ膜形成を行った後、別の装置でＳｉＮＣＶＤ膜形成を行うこともできる。
【００３９】
図３はゲート絶緑膜２の成膜に用いられるプラズマ処理ユニット３２の垂直断面図である。
【００４０】
５０は例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板例えばウエハＷよりも大きい開口部５１が形成されており、この開口部５１を塞ぐように例えば窒化アルミ等の誘電体により構成された偏平な円筒形状のガス供給室５４が設けられている。このガス供給室５４の下面には多数のガス供給孔５５が形成されており、ガス供給室５４に導入されたガスが当該ガス供給孔５５を介して真空容器５０内にシャワー状に供給されるようになっている。
【００４１】
ガス供給室５４の外側には、例えば銅板により形成されたラジアルラインスロットアンテナ（以下、「ＲＬＳＡ」と略記する。）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３はＲＬＳＡ６０に下縁が接続された偏平な円形導波管６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００４２】
ここで本発明ではＵＨＦとマイクロ波とを含めて高周波領域と呼んでおり、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
前記前記円筒形導波瞥６３Ｂの内部には、導電性材料よりなる軸部６２の、一端側がＲＬＳＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００４３】
真空容器５０の上部側の側壁には例えばその周方向に沿って均等に配置した１６か所の位置にガス供給管７２が設けられており、このガス供給管７２から希ガス及びＮを含むガスが真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００４４】
また真空容器５０内には、ガス供給室５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。さらに真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００４５】
図４は本発明の半導体製造装置に用いられるＲＬＳＡ６０の平面図である。
【００４６】
図４に示したように、このＲＬＳＡ６０では、表面に複数のスロット６０ａ，６０ａ，…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
図５は本発明の半導体製造装置に用いられるＣＶＤ処理ユニット３３を模式的に示した垂直断面図である。
【００４７】
図５に示すように、ＣＶＤ処理ユニット３３の処理室８２は例えばアルミニウム等により気密可能な構造に形成されている。図５では省略したが、処理室８２内には加熱機構や冷却機構を備えている。
【００４８】
処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスには、薄膜形成の原料となる各種のガスが用いられ、必要な場合には不活性ガスがキャリアガスとして用いられている。
【００４９】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる図示しない排気手段に接続されている。そして、この排気手段により処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００５０】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００５１】
本実施の形態では、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００５２】
この載置台８７の大きさは、３００ｍｍの大径ウエハＷを載置できる大きさとなっており、必要に応じて載置したウエハＷを回転できるような機構になっている。
【００５３】
このように大型の載置台８７を内蔵することにより、３００ｍｍの大径ウエハＷを処理することができ、高い歩留まりと、その結果もたらされる、廉価な製造コストを実現することができる。
【００５４】
図５中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図５中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示省略）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。載置台８７の上方にはシャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から作られている。
【００５５】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、処理室８２内に導入されたガスがそのまま処理室８２内に配設されたシャワーヘッド８８内に導入されている。
【００５６】
次に上述の装置を用いてウエハＷ上にゲート絶縁膜２よりなる絶縁膜を形成する方法について説明する。
【００５７】
図６は本発明の方法の各工程の流れを示したフローチャートである。
【００５８】
まず、前段の工程でウエハＷ表面にフィールド酸化膜１１を形成する。
【００５９】
次いで真空容器５０の側壁に設けたゲートバルブ（図示省略）を開いて搬送アーム３７，３８により、前記シリコン基板１表面にフィールド酸化膜１１が形成されたウエハＷを載置台５２上に載置する。
【００６０】
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部５６より例えば２．４５ＧＨｚ（３ｋＷのマイクロ波を発生させ、このマイクロ波を導波路51こより案内してＲＬＳＡ６０及びガス供給室５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００６１】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、さらに円形導波管６３Ａにて拡げられた状態で伝送していき、ＲＬＳＡ６０のスロット６０ａより放射され、ガス供給室５４を透過して真空容器５０に導入される。この際マイクロ波を用いているので高密度のプラズマが発生し、またマイクロ波をＲＬＳＡ６０の多数のスロット６０ａから放射しているのでプラズマが高密度なものとなる。
【００６２】
そして載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２より第１のガスであるＸｅガスと、Ｎ₂ガスと、Ｈ₂ガス及びＯ₂ガスとを、夫々５００ｓｃｃｍ、２５ｓｃｃｍ、１５ｓｃｃｍ、１．０ｓｃｃｍの流量で導入して第１の工程を実施する。
【００６３】
この工程では、導入されたガスは真空容器３にて発生したプラズマ流により活性化（プラズマ化）され、このプラズマにより図７（ａ）に示すように、シリコン基板１の表面が酸窒化されて第１の絶縁膜（ＳｉＯＮ膜）２１が形成される。こうしてこの窒化処理を例えば３０秒間行い、１ｎｍの厚さの第１の絶縁膜（ＳｉＯＮ膜）２１を形成する。
【００６４】
次に、ゲートバルブを開き、真空容器５０内に搬送アーム３７，３８を進入させ、載置台５２上のウエハＷを受け取る。搬送アーム３７，３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するＣＶＤ処理ユニット３３内の載置台８７にセットする。
【００６５】
次いでこのＣＶＤ処理ユニット３３内でウエハＷ上にＣＶＤ処理が施され、先に形成された第１の絶縁膜上に第２の絶縁膜が形成される。
【００６６】
即ち、真空容器３内にて、ウエハ温度が例えば４００℃、プロセス圧力が例えば５０ｍＴｏｒｒ〜１Ｔｏｒｒの状態で、容器８２内に第２のガスを導入して第２の工程を実施する．
つまりガス供給源８４よりＳｉを含むガス例えばＳｉＨ₄ガスを例えば１５ｓｃｃｍの流量で導入すると共に、ガス導入管８３よりＸｅガスと、Ｎ₂ガスとを、夫々５００ｓｃｃｍ、２０ｓｃｃｍの流量で導入する。
【００６７】
この工程では、導入された第２のガスはウエハＷ上に堆積し、比較的短時間で膜厚が増大する。かくして図７（ｂ）に示すように、第１の絶縁膜（ＳｉＯＮ膜）２１の表面に第２の絶縁膜（ＳｉＮ膜）２２が形成される。このＳｉＮ膜２２は成膜速度が例えば４ｎｍ／分であるので、この成膜処理を例えば３０秒行い、２ｎｍの厚さの第２の絶縁膜（ＳｉＮ膜）２２を形成する。このようにしてトータル３０秒間で４ｎｍの厚さのゲート絶縁膜２を形成する。
【００６８】
上述の第１の工程では、第１の絶縁膜を形成するに際し、処理ガス雰囲気下で、ケイ素を主成分とするウエハＷに、複数のスリットを有する平面アンテナ部材（ＲＬＳＡ）を介してマイクロ波を照射することにより酸素、又は窒素、又は酸素と窒素とを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して絶縁膜を形成しているので、品質が高く、かつ膜質制御を首尾よく行うことができる。
【００６９】
即ち、第１の絶縁膜の品質は図８に示すように高いものである。
【００７０】
図８に示すように、本発明の半導体製造方法により、熱酸化膜と同レベルの低い界面準位を確保し、かつ、ゲート絶縁膜の耐圧性とゲート電極中のボロンの突き抜けを低減することが可能となった。
【００７１】
これに対し、直接窒化及びＣＶＤ法によるＳｉＮ膜では界面準位が熱酸化膜に比べて増大した。この場合、界面でのキャリアの分散が大きくなり、トランジスタの駆動電流が低下する。
【００７２】
このように上述の方法により形成された第１の絶縁膜の品質が高くなる理由は次のように考えられる。
【００７３】
即ち、本発明の半導体製造方法では、シリコン基板界面に窒素原子と酸素原子との両方がシリコン原子の結合を効率的に終端し、ダングリングボンドが少なくなる。また、ゲート絶縁膜の耐圧性とボロンの突き抜けに対してはＣＶＤ−ＳｉＮ膜が効果的に作用している。この結果、本発明の半導体製造方法では、直接酸窒化ＳｉＯＮ膜とＣＶＤ−ＳｉＮ膜の長所を首尾良く利用することができる。
【００７４】
これに対して界面をＳｉＮだけで形成する場合、ダングリングボンドの終端が不完全で、このために界面準位が増大したと考えられる。
【００７５】
また、上記第２の工程を行うことにより前記第１の絶縁膜上に形成される第２の絶縁膜は短時間で形成することができる。その結果、絶縁膜２全体を形成するには下記に示すように短時間で済ませることができる。
【００７６】
例えば、第一の絶縁膜ＳｉＯＮの形成について、ＲＬＳＡプラズマを用いて圧力１００ｍＴｏｒｒ、Ｘｅ、Ｎ₂、Ｈ₂、Ｏ₂のガス流量を各々５００ｓｃｃｍ、２５ｓｃｃｍ、１５ｓｃｃｍ、１ｓｃｃｍ温度４００゜Ｃで成膜すると、図９に示したように、１ｎｍのＳｉＯＮ膜を３０秒程度で形成できる。
【００７７】
しかし、同条件で３ｎｍのＳｉＯＮ膜を形成するには２４５秒必要とした。この成膜速度でＯ₂流量をゼロにしてもほとんど変化しなかった。一方、ＣＶＤではＸｅ、ＳｉＨ₄、Ｎ₂ガス流量を各々５００ｓｃｃｍ、１５ｓｃｃｍ、２０ｓｃｃｍ、温度４００゜Ｃにおいて４．５ｎｍ／ｍｉｎ程度の成膜速度が達成された。従って、２ｎｍの膜厚では３０秒程度以内で形成された。この結果、本発明の半導体製造方法ではトータル６０秒程度以内で３ｎｍの絶縁膜を形成できるため、直接窒化法に比べて大幅に成膜速度を向上させることができる。
【００７８】
また、上記ＲＬＳＡプラズマによる直接酸窒化の成膜による膜厚変化は図１−に示すように１ｎｍ程度までは時間に比例しており、表面反応律速であることが分かる。しかし、これ以上になると、拡散律速となり、成膜速度が徐々に低下する。従って、本発明の半導体製造方法では、直接酸窒化により１ｎｍのＳｉＯＮ膜を形成し、この後ＣＶＤ法によりＳｉＮ膜を形成した。
【００７９】
（実施例）
以下に実施例を示す。
【００８０】
本発明の半導体製造方法により、素子分離形成を行ったｎ型シリコン基板上に図２に示したような装置を用いてＲＬＳＡプラズマを用いて図２中３２の処理ユニットで２ｎｍのＳｉＯＮ膜を形成した。合計の絶縁膜の膜厚は３ｎｍ（酸化膜換算膜厚）である。ＳｉＯＮ成膜条件については、Ｘｅ／Ｎ₂／Ｈ₂／Ｏ₂流量＝５００ｓｃｃｍ／２５ｓｃｃｍ／１５ｓｃｃｍ／１ｓｃｃｍで圧力は１００ｍＴｏｒｒ、マイクロ波パワーは２．０ＫＷで、温度は４００゜Ｃであった。
【００８１】
ＣＶＤ−ＳｉＮ膜の形成条件については、Ｘｅ／ＳｉＨ₄／Ｎ₂流量＝５００ｓｃｃｍ／１５ｓｃｃｍ／２０ｓｃｃｍで圧力は１００ｍＴｏｒｒ、マイクロ波は２５ＫＷで温度は４００゜Ｃであった。成膜時間は６２秒で、スループットは４０枚／ｈを達成し、工業的に十分適用できるレベルである事を確認できた。
【００８２】
膜厚の均一性も３シグマで３％と良好な結果が得られた。
【００８３】
ゲート絶縁膜形成に引き続いて、ｐ型ｐｏｌｙ‐Ｓｉ‐ゲートを形成してゲートリーク電流と界面準位を測定した。この結果、７５ｍＶ／ｃｍの印加電界に対してゲートリークは１．３×１０^-6Ａ／ｃｍ²、界面準位は６．５×１０¹⁰／ｃｍ²／ｅＶと良好な結果を得た。更にｐ−ＭＯＳＦＥＴ（Ｌ／Ｗ＝０．２５／１０μｍ）を形成してオン電流を計測したところ、酸化膜と同程度以上の値（５．５×１０^-4Ａ／μｍ）が得られた。
【００８４】
以上示したように、本発明の半導体製造方法により３ｎｍ程度の良質なゲート絶縁膜を工業的に十分な成膜速度で形成することができた。
【００８５】
【発明の効果】
本発明によれば、処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射する、いわゆるＲＬＳＡアンテナを用いる方法でシリコン基板上に直接プラズマを供給してＳｉＮ絶縁膜を形成するので、シリコン基板とその表面に形成されるＳｉＮ絶縁膜との界面の膜質制御を首尾よく行うことができる。
【００８６】
更に、本発明の他の半導体製造方法によれば、いわゆるＲＬＳＡアンテナを用いた方法で第１の絶縁膜を形成した上に第２の絶縁膜を形成するので高品質のＳｉＮ膜を形成することができる。特に第２の絶縁膜をＣＶＤ法により形成する場合には短時間での製膜が可能となり、短時間で高品質のＳｉＮ膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の半導体製造方法により製造される半導体装置の垂直断面図である。
【図２】本発明の半導体製造方法を実施するための半導体製造装置の概略図である。
【図３】本発明の半導体製造方法に用いるＲＬＳＡプラズマ処理ユニットの垂直断面図である。
【図４】本発明の半導体製造装置に用いるＲＬＳＡの平面図である。
【図５】本発明の半導体製造方法に用いるＣＶＤ処理ユニットの模式的垂直断面図である。
【図６】本発明の方法におけるゲート絶縁膜形成工程のフローチャートである。
【図７】本発明の方法によるゲート絶縁膜形成の詳細図である。
【図８】各種成膜条件とその成膜条件で得られるゲート絶縁膜の品質特性を比較した図である。
【図９】各種成膜方法における、成膜時間と膜厚との関係を示した図である。
【図１０】本発明の半導体製造方法における成膜時間と膜厚との関係を示したグラフである。
【符号の説明】
Ｗ…ウエハ（被処理基体）
６０…ＲＬＳＡ（平面アンテナ部材）
２１…第一の絶縁膜
２２…第二の絶縁膜
３２…プラズマ処理ユニット（プロセスチャンバ）
３３…ＣＶＤ処理ユニット（プロセスチャンバ）

Claims

処理ガス雰囲気下で、ケイ素を主成分とする被処理基体に、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射することによりＡｒと、酸素、又は窒素、又は酸素と窒素とを含む前記処理ガスのプラズマを形成し、このプラズマを用いて前記被処理基体表面に直接に酸化、窒化、又は酸窒化を施して酸化膜相当換算膜厚で１ｎｍ以下の第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上にＣＶＤ法により第２の絶縁膜を形成する工程と、
を具備することを特徴とする半導体製造方法。
請求項１記載の半導体製造方法であって、前記処理ガスが、Ｎ₂又はＮ₂Ｏ又はＮＯ又はＮＨ₃を含むことを特徴とする半導体製造方法。
請求項１又は２記載の半導体製造方法であって、
前記第２の絶縁膜が、窒化ケイ素であることを特徴とする半導体製造方法。
請求項１記載の半導体製造方法を実施するための半導体製造装置であって、
内部を１ Torr 以下に減圧する真空排気機構を有し、酸化、窒化、又は酸窒化する一つ又はそれ以上のプロセスチャンバと、
前記プロセスチャンバの上部に配置され、複数のスリットを有する平面アンテナ部材と、
前記平面アンテナ部材と接続されたマイクロ波電源と、
前記プロセスチャンバ内に被処理基体を載置し、当該被処理体の温度を４００℃以上に保持する昇温機構と、
処理ガスを前記チャンバ内に供給するガス供給機構と、
被処理基体を真空搬送する搬送系と、
を具備することを特徴とする半導体製造装置。
請求項４記載の半導体製造装置であって、
ゲート絶縁膜を並列的に形成できるように、前記プロセスチャンバが、二つ又はそれ以上配設されていることを特徴とする半導体製造装置。
請求項４又は５記載の半導体製造装置であって、
更にＣＶＤチャンバを具備することを特徴とする半導体製造装置。