JP4285140B2

JP4285140B2 - 半導体装置の製造方法

Info

Publication number: JP4285140B2
Application number: JP2003283226A
Authority: JP
Inventors: 祐司西谷; 浅見　　博
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2009-06-24
Anticipated expiration: 2023-07-30
Also published as: JP2005051128A

Description

本発明は、突起電極を備える半導体チップを回路基板にフェイスダウン実装させた半導体装置の製造方法に関するものである。

近年では、携帯電話機に代表される情報通信技術の進展によって、様々な情報通信機器に例えば高周波通信モジュールや高速シリアルインターフェース等が実装されている。特に、携帯型の情報通信機器においては、これら高周波通信モジュールや高速シリアルインターフェースの軽薄短小化が要望されている。そして、この要望を満足させる半導体パッケージとして、図１３に示す軽薄短小型の半導体装置１０１が注目されている。具体的に、この半導体装置１０１は、軽薄短小化を実現するために、半導体チップ１０２と回路基板１０３との電気的な接続に例えばワイヤボンディング等を用いることなく、半導体チップ１０２を回路基板１０３の主面上に直接実装する、いわゆるフェイスダウン実装させたものである。

半導体チップ１０２を回路基板１０３にフェイスダウン実装させる手法としては、様々な方法が存在するが、例えば半導体チップ１０２の電極パッド１０４上に設けた突起電極１０５を用いる方法等がある（特許文献１及び特許文献２を参照。）。

この方法では、半導体チップ１０２の突起電極１０５と回路基板１０３の主面に予めパターニングされた配線部等の一部に形成されたランド１０６とを接続するとき、すなわち半導体チップ１０２を回路基板１０３に実装するときに、半導体チップ１０２と回路基板１０３との間に例えば熱硬化性接着剤等からなる接着剤層１０７を介し、回路基板１０３に半導体チップ１０２を押圧しながら加熱し、接着剤層１０７を硬化することで突起電極１０５とランド１０６とが接続された状態で保持されることになり、半導体チップ１０２が回路基板１０３に実装される。

しかしながら、この方法では、半導体チップ１０２を回路基板１０３に押圧し、突起電極１０５とランド１０６とを接触させ、この接触状態を接着剤層１０７で保持することで半導体チップ１０２と回路基板１０３とを電気的に接続させていることから、半導体チップ１０２を回路基板１０３に押圧する圧力で回路基板１０３が損傷する虞がある。すなわち、回路基板１０３として例えば内部にポーラスな空間からなる低誘電率（ｌｏｗ−ｋ）層間絶縁膜等を備えるものを用いた場合、半導体チップ１０２を押圧する圧力で内部空間が潰れてしまい主面上の配線部等が損傷することがある。

このような問題を解決するために、半導体チップ１０２を回路基板１０３に押圧する圧力を低荷重にすると、半導体チップ１０２を押圧する圧力が小さすぎて突起電極１０５とランド１０６との間に隙間ができ、半導体チップ１０２と回路基板１０３との電気的接続が途切れることがある。

また、半導体チップ１０２のフェイスダウン実装法としては、上述した方法の他に、例えば半導体チップ１０２と回路基板１０３との電気的な接続を、突起電極１０５とランド１０６との接触により行うのではなく、図１４に示すように、突起電極１０５の代わりにはんだ端子１０８を設け、このはんだ端子１０８をランド１０６に溶着することで行う方法がある。

この方法で半導体チップ１０２を回路基板１０３にフェイスダウン実装するには、先ず、半導体チップ１０２の電極パッド１０４上にバリアメタル層１０９を介してはんだ端子１０８を形成する。バリアメタル層１０９は、はんだ端子１０８に比べ非常に薄く形成される。具体的には、バリア層１０９の厚みが５μｍ程度なのに対し、はんだ端子１０８は１００μｍ程度の高さに形成される。

そして、回路基板１０３には、図１５に示すように、ランド１０６上に例えばはんだ印刷法等によりはんだプリコート層１１０を形成する。このはんだプリコート層１１０は、はんだ端子１０８を溶着し易くするためのいわゆる予備はんだ層である。次に、半導体チップ１０２は、図１６に示すように、はんだ端子１０８とランド１０６とが当接するように、回路基板１０３上に載置した状態で、例えばリフローはんだ法等によりはんだ端子１０８とはんだプリコート層１１０とを一括して溶融接合し、電極パッド１０４とランド１０６とをはんだを介して電気的に接続する。次に、電気的に接続された半導体チップ１０２と回路基板１０３との間には、図１７に示すように、はんだ端子１０８とはんだプリコート層１１０との接合部を保護するために熱硬化性接着剤等を充填し、硬化することで接着剤層１０７を形成する。このようにして、はんだ接合により半導体チップ１０２を回路基板１０３にフェイスダウン実装する。

この方法では、半導体チップ１０２の基体部１０２ａと回路基板１０３との熱膨張係数の違いから、互いに熱収縮したときにはんだ接合部に応力が集中し、はんだが接合部で外れてしまうことがある。この場合、はんだ接合部に加わる応力は接着剤層１０７により、ある程度は緩和されるが十分ではないことから、はんだ接合部に加わる応力を分散させるためにはんだの体積を大きくする。すなわち、はんだ端子１０８の高さを可能な限り高くすることで、はんだ接合部が外れることを抑えることができる。

しかしながら、はんだ端子１０８を用いる半導体チップ１０２のフェイスダウン実装では、はんだ端子１０８を電極パッド１０４上に形成するときに、溶融したはんだの表面張力によりはんだ端子１０８が電極パッド１０４上に略球状に形成され、熱応力を緩和するためにある程度の厚みを有する接着剤層１０７を形成するためにはんだ端子１０８を高く形成しようとすると隣り合うはんだ端子１０８同士が接触してしまうことがある。また、電極パッド１０４やランド１０６の間隔を広くすることで、はんだ端子１０８同士の接触を防ぐことができるが、半導体装置１０１の軽薄短小化が困難になるといった問題が生じてしまう。さらに、半導体装置１０１を軽薄短小化した際には、ランド１０６同士の間隔が狭くなるが、間隔が狭いランド１０６上にはんだプリコート層１１０を形成させる工程には高精度で煩わしい作業が必要になり歩留まり悪くなるといった問題もある。

特開平２−２７１５３３号公報特開平３−１０８７３４号公報

本発明は、回路基板の主面上に半導体チップをフェイスダウン実装してなる半導体装置の製造方法において、電極パッドや相対するランドの狭ピッチが図られ、半導体チップと回路基板との間における熱応力の緩和作用が充分に奏される厚みを有する絶縁樹脂層を形成することが可能であり、回路基板に対して半導体チップの押圧力の低荷重化による配線パターンの損傷発生を低減して電極パッドとランドとが確実に接合されるようにする半導体装置の製造方法を提供するものである。

本発明に係る半導体装置の製造方法は、ウエハーの主面上に、半導体素子と、この半導体素子を囲んで電気的に接続された多数個の電極パッドを９５μｍ乃至５０μｍのピッチを以って形成してなり、主面上に金属薄膜層からなるめっきシード層を形成する工程と、めっきシード層を被覆するめっきレジスト層を形成する工程と、めっきレジスト層に対して電極パッドをそれぞれ外方に臨ませる開口部を形成する工程と、導電性金属を電着する第１の電気メッキを施して各開口部内においてそれぞれ所定の厚みを有する下地の金属層を形成する工程と、はんだ材を電着する第２の電気メッキを施して各開口部内において金属層上に開口部の直径の１／２以下の厚みを有するはんだ層を積層形成する工程と、めっきレジスト層と不要なめっきシード層を除去する工程とを施すことにより所定の高さを有する複数個の突起電極前駆体を形成し、これら突起電極前駆体に対してリフロー処理を施すことによりはんだ層が溶融・固化して金属層上において略半球状とされてなる所定の高さを有する多数個の突起電極を形成する工程を経て半導体チップを製造する。

本発明に係る半導体装置の製造方法は、高周波特性を有するポーラス絶縁材を素材とした基板に、所定の配線パターンを形成する工程と、基板の半導体チップを実装する主面上に電極パッドと相対して多数個のランドを形成する工程と、ランド上に防錆処理や金めっき処理を施す工程と、主面上に硬化温度がはんだ層のはんだ材よりも低い熱硬化特性を有する熱硬化型絶縁樹脂材を塗布する工程とを経て回路基板を製造する。本発明に係る半導体装置の製造方法は、半導体チップを吸引保持する機能や加熱機能を有して回路基板に押圧させる実装手段により、突起電極を相対するランドに対向させるように位置決めして半導体チップを保持し、はんだ層を溶融するとともに絶縁樹脂材を硬化させる温度を以って半導体チップと絶縁樹脂材とを同時に加熱しながら、半導体チップを回路基板に対して０．５Ｋｇ／ｃｍ ^２乃至３．０Ｋｇ／ｃｍ ^２の荷重で押圧することにより、この回路基板の主面上に半導体チップをフェイスダウン実装する。

本発明に係る半導体装置の製造方法においては、金属層とはんだ層とを積層して所定の高さを有する多数個の突起電極を形成し、これら突起電極を介して半導体チップを回路基板に対して所定の間隔を以って実装するとともに、これら半導体チップと回路基板との間に絶縁樹脂層が形成されるようにする。本発明に係る半導体装置の製造方法においては、突起電極の高さにより所定の厚みを有する絶縁樹脂層を形成することが可能であり、半導体チップと回路基板の熱収縮率の差異により生じる接合部位の応力集中を緩和して剥離等の発生が防止されるようにする。

本発明に係る半導体装置の製造方法においては、上述したように回路基板に対して半導体チップを比較的低荷重で押圧することによりポーラス絶縁材を素材とした基板の変形や撓みによる配線パターン等の損傷発生を抑制する。本発明に係る半導体装置の製造方法においては、突起電極のはんだ層を略半球状としたことにより、上述したように充分な厚みを有する絶縁樹脂層を押し分けてランド上に当接することが可能である。本発明に係る半導体装置の製造方法においては、実装手段により加熱されたはんだ層が溶融・固化してランドと電気的かつ機械的に結合することにより、突起電極を介して半導体チップ側の各電極パッドと回路基板側の相対するランドとが接続され、回路基板の主面上に半導体チップをフェイスダウン実装する。

本発明に係る半導体装置の製造方法においては、実装手段により加熱された絶縁樹脂材が外側から次第に硬化して絶縁樹脂層を形成することから、硬化の初期段階において上述した突起電極のはんだ層がこれを押し分けてランド上に当接することを可能とする。本発明に係る半導体装置の製造方法においては、絶縁樹脂材が溶融したはんだの突起電極からの流れ出しを防止し、上述した狭ピッチで形成される電極パッド間の短絡が防止されるようにする。本発明に係る半導体装置の製造方法においては、絶縁樹脂材が突起電極とランドの接合部位を封止した状態で硬化して絶縁樹脂層を形成することにより、接合部位を保護する。

本発明によれば、狭ピッチで形成された電極パッド上に金属層とはんだ層を積層して所定の高さを有するとともにはんだ層が略半球状とされた多数個の突起電極を形成した半導体チップを、ポーラス絶縁材を素材とした基板に所定の配線パターンと防錆処理や金めっき処理を施した多数個のランドを形成した回路基板に対して、実装機により各電極パッドを相対する各ランドと対向させて位置決めした状態で加熱しながら押圧させてフェイスダウン実装する。本発明によれば、半導体チップと回路基板の熱収縮率の差異を吸収する充分な厚みを有する絶縁樹脂層が形成され、半導体チップを回路基板に変形や撓みの発生を低減する低荷重による押圧力で押圧し、狭ピッチで形成された電極パッド間を短絡させるはんだ流れを防止し、突起電極とランドの接合部位を確実に保持して信頼性の向上を図った半導体装置を効率よく製造することを可能とする。

以下、本発明を適用した半導体装置の製造方法について、図面を参照しながら詳細に説明する。先ず、図１に示す本発明を適用する半導体装置１は、半導体チップ２と、この半導体チップ２が実装される回路基板３と、半導体チップ２と回路基板３との間に形成される絶縁樹脂層４とを有している。そして、この半導体装置１は、半導体チップ２を回路基板３の主面３ａ上に直接接合する、いわゆるフェイスダウン実装させたものである。

半導体チップ２は、例えばシリコン等からなるウエハー１１上に半導体素子１２が形成されている。また、半導体チップ２は、半導体素子１２の一部として、半導体素子１２が形成された一主面２ａに半導体素子１２を囲むように複数の電極パッド１３が設けられている。そして、半導体チップ２は、軽薄短小化を図るために、隣り合う電極パッド１３間の間隔が例えば１００μｍ以下、好ましくは９５μｍ〜５０μｍ程度の狭ピッチで形成されている。

半導体チップ２は、電極パッド１３の主面上に金属層１４ａとはんだ層１４ｂとが積層された略円柱状の突起電極１４を備えている。すなわち、最上層がはんだ層１４ｂである突起電極１４を備えている。突起電極１４において、金属層１４ａは例えば銅、ニッケル等といった導電性金属や、導電性を有する合金等によって形成されている。はんだ層１４ｂは、例えばスズ、銀等を含有する導電性を有するはんだ合金によって形成されている。突起電極１４は、略円柱状に形成することで、例えば角柱状に形成する場合に比べ、後述する金属層１４ａ及びはんだ層１４ｂを形成するためのレジスト等に施す開口部の形成加工が容易となり、寸法精度等を高めて電極パッド１３上に形成でき、製造歩留まりを向上できる。

突起電極１４は、図２に示すように、その先端の主面、すなわちはんだ層１４ｂの主面が頂点を有する略球面にされている。これにより、突起電極１４は、後に説明する半導体チップ２を回路基板３の主面３ａ上に実装するフェイスダウン実装において、回路基板３側のランド２１にはんだ層１４ｂの主面の頂点で接触、いわゆる点で接触することが可能となり、ランド２１とはんだ層１４ｂとの間に異物等を挟み込んでランド２１とはんだ層１４ｂとの接触状態が劣化するのを防止できる。すなわち、この突起電極１４では、先端の主面が略球面にされていることで、その頂点が絶縁樹脂層４を形成する絶縁樹脂材を押し分けながらランド２１に適切に当接されることから、従来のように端面が平らな突起電極とランドとを接触により接続していたときに突起電極とランドとの間に樹脂材等の異物を挟んでしまって生じた突起電極とランドとの接続不良を防止できる。

突起電極１４は、はんだ層１４ｂの積層方向の厚みが略円柱状の突起電極１４の直径の１／２以下の寸法にされている。はんだ層１４ｂは、金属層１４ａ上に例えば電気めっき法等で形成されるが、組成等を安定させかつその主面を略球面にするために、さらにリフロー法等で溶融させ、溶融時の表面張力でその主面を略球面にさせる。突起電極１４は、その直径の１／２より厚いはんだ層１４ｂを形成した場合、はんだ層１４ｂの主面を略球面にするための溶融時に、溶融したはんだがはんだ層１４ｂから金属層１４ａの側面に流出し、隣り合う突起電極１４同士を接触させてしまう虞がある。

したがって、突起電極１４においては、はんだ層１４ｂの厚みを突起電極１４の直径の１／２以下にすることで、はんだを溶融したときに金属層１４ａの側面に溶融したはんだが流出することを防止でき、溶融したはんだの表面張力によってはんだ層１４ｂの主面を適切な略球面に形成できる。また、溶融したはんだが金属層１４ａの側面に流出することがないことから、突起電極１４毎の高さが一定になって安定し、隣り合う突起電極１４間の間隔を狭くしても、突起電極１４同士がはんだで接触して起こる短絡を防止できる。

回路基板３は、例えば導電性金属等からなる複数のパターン配線層等が各層間に絶縁層等を介して構成され、パターン配線層が全層を貫通或いは複数層を貫通するビア等で層間接続された多層配線基板等である。また、回路基板３には、絶縁層の材料として、例えば低Ｔａｎδ特性と、ポーラスな内部構造により低誘電率（ｌｏｗ−ｋ）層間絶縁膜化を図った高周波特性に優れた材料、具体的にはポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、フェノール樹脂、ポリオレフィン樹脂等の有機材料、セラミック等の無機材料、或いはガラスエポキシ等の有機材料と無機材料の混合体等が用いられる。なお、回路基板３は、一般的な多層配線基板製造工程を経ることによって製造される。

回路基板３は、主面３ａに臨むパターン配線層の一部に、半導体チップ２がフェイスダウン実装されたときに突起電極１４と電気的かつ機械的に接続されるランド２１が、半導体チップ２が実装される範囲で突起電極１４と対向するように設けられている。このランド２１は、半導体チップ２が回路基板３にフェイスダウン実装されたときに、突起電極１４との接続を適切に行うために、例えば銅、ニッケル等といった導電性金属等で形成されている。

また、回路基板３においては、従来のようにランド２１の主面に例えばはんだプリコート等の予備はんだを設けることなく、防錆処理又は溶融したはんだに馴染み易い、すなわち濡れ特性の向上を図るために金めっき処理等を施すことで、半導体チップ２における突起電極１４とのはんだ接合を容易に行うことができる。そして、回路基板３においては、従来のようにはんだプリコート処理といった煩わしい作業を不要とすることにより工数削減が図られる。さらに、回路基板３においては、はんだプリコート層を必要としないので、隣り合うランド２１同士がはんだプリコート層により短絡する心配がないことから、上述した半導体チップ２の電極パッド１３と同等の隣り合うランド２１同士の間の間隔を１００μｍ以下、好ましくは９５μｍ〜５０μｍ程度に狭くでき、小型化を図れる。なお、ここでは、回路基板３としてリジッド基板を例に挙げて説明しているが、例えばポリイミド等からなる可撓性フィルム等を基体とするフレキシブル基板等を回路基板３に用いてもよい。

絶縁樹脂層４は、フェイスダウン実装された半導体チップ２と回路基板３との間に隙間無く充填されるように形成され、半導体チップ２と回路基板３との接合部を封止して保護するものである。また、絶縁樹脂層４は、半導体チップ２の回路基板３と相対する一主面２ａに設けられた半導体素子１２を覆うように形成されることで半導体素子１２を保護するように機能する。さらに、絶縁樹脂層４は、充分な厚みを有することにより熱膨張係数を異にする半導体チップ２のウエハー１１と回路基板３の熱収縮による突起電極１４とランド２１とのはんだ接合部に発生する応力集中を吸収緩和する。絶縁樹脂層４は、突起電極１４とランド２１との接続状態を保持し、はんだ剥離の発生を抑制する。

絶縁樹脂層４には、絶縁樹脂材として例えばＮＣＰ（Non-Conductive Paste）、ＮＣＦ（Non-Conductive Film）等の導電粒子の無い有機樹脂等といった熱硬化性樹脂を用いる。そして、絶縁樹脂層４は、その硬化開始温度が突起電極１４のはんだ層１４ｂの融点に近い温度特性を有する絶縁樹脂材を用いることが好ましく、はんだ層１４ｂの融点より低い温度のものを用いる。具体的には、例えばはんだ層１４ｂに融点が２２１℃のＳｎ３．５Ａｇを用いた場合、絶縁樹脂層４の絶縁樹脂材には硬化開始温度が１００℃程度、２４０℃雰囲気に５秒程度曝されると完全硬化するものを用いる。

次に、以上のような構成の半導体装置１の製造方法について説明する。この半導体装置１を製造する際は、先ず、突起電極１４を備える半導体チップ２を作製する。半導体チップ２の製造工程は、従来と同様の工程を経て、本体部となるウエハー１１上に半導体素子１２と多数個の電極パッド１３を有する半導体チップ２を製造する。半導体チップ２の製造工程は、図３に示すように、電極パッド１３を覆うように例えばＴｉ、Ｃｕ等の導電性金属等を含有するめっきシード層１３ａをスパッタリング法や蒸着法等により成膜する。

半導体チップ２の製造工程は、めっきシード層１３ａ上に、図４に示すように、全面に亘って例えばスピンコート法、フィルムラミネート法などによってめっきレジスト層３１を形成する。次に、めっきレジスト層３１には、図５に示すように、例えばフォトリソグラフ処理等が施され、突起電極１４が形成される位置、すなわち電極パッド１３と対向する位置に開口形状が略円形の開口部３１ａを設ける。

半導体チップ２の製造工程は、開口部３１ａに、図６に示すように、例えば電気めっき法等によって金属層１４ａとはんだ層１４ｂとを積層形成して、略円柱状の突起電極前駆体３２を形成する。半導体チップ２の製造工程は、突起電極前駆体３２を電気めっき法で形成する際に、めっきを施す時間を調節することにより突起電極１４を構成する突起電極前駆体３２の高さ、すなわち突起電極１４の高さの調節を容易に行うことができる。

半導体チップ２の製造工程は、ウエハー１１の主面上からめっきレジスト層３１を除去するとともに、突起電極前駆体３２を形成した領域以外からめっきシード層１３ａも除去する。ウエハー１１には、図７に示すように、その主面上に半導体素子１２を囲んで形成された電極パッド１３上に、めっきシード層１３ａを介して金属層１４ａとはんだ層１４ｂを積層してなる所定の高さの突起電極前駆体３２が形成される。

半導体チップ２の製造工程は、ウエハー１１の突起電極前駆体３２が設けられた面全面に、フラックス等が塗布される。次に、突起電極前駆体３２には、図８に示すように、例えばリフローはんだ法等が施され、はんだ層１４ａが溶融され、その主面が頂点を有する略球面にされかつ略円柱状にされた突起電極１４が形成される。そして、フラックスを洗浄して除去することで、突起電極１４を備える半導体チップ２が製造される。なお、ここでは、めっきシード層１３ａを介して突起電極１４を形成させたが、例えば電極パッド１３が銅等の導電性金属で形成されている場合、電極パッド１３の直上に突起電極１４を形成させることも可能である。

次に、以上の製造工程を経て製造した半導体チップ２を回路基板３の主面３ａ上にフェイスダウン実装する実装工程について説明する。回路基板３には、図９に示すように、予め表面に金等、導電性金属によるめっき処理が施されたランド２１を覆うように回路基板３の主面３ａの半導体チップ２が実装される領域に、上述した絶縁樹脂層４を形成する絶縁樹脂部材を供給する。

実装工程は、半導体チップ２を、図１０に示すように、例えば吸引手段や加熱手段等を備えるボンディングツール（実装機）３３により吸着保持して回路基板３に対向させる。半導体チップ２は、突起電極１４が設けられた主面とは反対側の主面をボンディングツール３３の吸引手段等で吸引され、突起電極１４が相対するランド２１と対向するように位置決めされて保持される。

実装工程は、ボンディングツール３３を下降させることにより、図１１に示すように、半導体チップ２を回路基板３の主面３ａに押圧させて、突起電極１４とランド２１とを当接させる。このとき、突起電極１４とランド２１とが適切に当接していればよく、半導体チップ２は、上述したはんだ層１４ｂの略球面形状により絶縁樹脂層４を押し分けて回路基板３側のランド２１に当接することが可能である。実装工程は、半導体チップ２を回路基板３に対して０．５ｋｇｆ／ｃｍ２〜３．０ｋｇｆ／ｃｍ２程度の比較的低荷重で押圧する。実装工程は、従来のような全面接触による接続を行うフェイスダウン実装の際の半導体チップの押圧荷重と比較して低荷重での押圧を行うことにより、回路基板３が上述したように内部にポーラスな空間を有して低誘電率特性の基板を用いても、フェイスダウン実装時に押圧する荷重で回路基板３内のポーラスな空間が潰れて配線層等が損傷することを防止できる。

実装工程は、半導体チップ２を回路基板３の主面３ａに押圧した状態で、半導体チップ２と絶縁樹脂層４が、図１２に示すように、ボンディングツール３３の加熱手段で一緒に加熱される。ボンディングツール３３は、加熱手段によりはんだ層１４ｂを溶融させ、かつ絶縁樹脂層４を硬化させるために、はんだ層１４ｂの融点以上の温度で加熱する。実装工程は、はんだ層１４ｂを溶融して突起電極１４とランド２１を接合する動作と、絶縁樹脂層４を硬化させる動作とを一括して行う。

このとき、突起電極１４は、はんだ層１４ｂの主面が略球面にされていて頂点を有しており、ランド２１に点接触され、この点接触している箇所を起点にしてはんだ材の溶融が進行し、金めっき処理等が施こされてはんだの濡れ特性が付与されたランド２１にはんだ接合、すなわちはんだで蝋付けされる。したがって、突起電極１４とランド２１とがはんだ接合される際に、突起電極１４とランド２１との間に例えば絶縁樹脂層４等を挟み込むことがなく、はんだ接合による突起電極１４とランド２１との接続信頼性を高めることができる。一方、絶縁樹脂層４は、少なくとも硬化温度がはんだ層１４ｂの融点より低い温度にされているが、いくら硬化速度が速い材料であっても外側から内側に向かって徐々に硬化していき、突起電極１４とランド２１とのはんだ接合よりも早く全体が硬化することはない。したがって、絶縁樹脂層４は、突起電極１４とランド２１との間に挟み込まれることなく、突起電極１４とランド２１との接合部の周囲で硬化し、突起電極１４とランド２１との接合部を適切に保護する。また、絶縁樹脂層４は、溶融したはんだ材が突起電極１４から周囲に流れ出ることを防止し、上述した狭ピッチで形成される突起電極１４間の短絡が防止されるようにする。

実装工程は、ボンディングツール３３による半導体チップ２の保持を解放し、ボンディングツール３３を上昇させる。半導体チップ２は、溶融されたはんだ層１４ｂが硬化して回路基板３側のランド２１と電気的かつ機械的な結合が行われるはんだ付けが行われ、結合部位を硬化した絶縁樹脂層４に封止されて回路基板３上にフェイスダウン実装されることにより図１に示す半導体装置１を製造する。

半導体装置１の製造工程は、半導体チップ２の突起電極１４の最上層だけがはんだ層１４ｂであることから、従来のように突起電極をはんだだけで形成したときに生じた隣り合う突起電極１４同士の短絡を防止でき、突起電極１４のはんだ層１４ｂを回路基板３のランド２１に直接はんだ接合される半導体装置１を製造する。また、半導体装置１の製造工程は、突起電極１４とランド２１とがはんだ接合により接続されていることから、従来にように接触接合による接続に比べ、半導体チップ２と回路基板３との接続信頼性を高めた半導体装置１を製造する。

半導体装置１の製造工程は、電気めっきの条件を適宜決定することにより厚みを変えた金属層１４ａを形成して突起電極１４の高さを容易に調節できることから、従来のはんだだけで形成された突起電極の高さに比べて同等若しくはそれ以上の高さの突起電極１４を有する半導体装置１を製造する。半導体装置１の製造工程は、突起電極１４の体積を大きくして半導体チップ２と回路基板３との間において所定の厚みを有する絶縁樹脂層４を形成し、この絶縁樹脂層４の作用により突起電極１４とランド２１との接合部に加わる応力を分散させることが容易にでき、突起電極１４の高さを可能な限り高くすることで、はんだ接合が外れることを抑制し、半導体チップ２と回路基板３との接続信頼性を高めることができる半導体装置１を製造する。

半導体装置１の製造工程は、突起電極１４が金属層１４ａ上にその直径に対して１／２以下の厚み寸法を有するはんだ層１４ｂを形成し、このはんだ層１４ｂを溶融して半球形に形成する場合に隣り合う突起電極１４同士の短絡が防止されるようにすることから、隣り合う突起電極１４同士の距離を狭くでき、小型化された半導体チップ２を備える半導体装置１を製造する。半導体装置１の製造工程は、半導体チップ２に対応して突起電極１４と対向するランド２１間の距離を狭くして小型化された回路基板３を備えることにより、全体が軽薄短小化された半導体装置１を製造する。

半導体装置１の製造工程は、回路基板３のランド２１に突起電極１４がはんだによる溶融接合で接続されることから、半導体チップ２を回路基板３にフェイスダウン実装するときの半導体チップ２を押圧する荷重を抑えることができる。これにより、半導体装置１の製造工程は、内部にポーラス空間を有して低誘電率層間絶縁膜を備える基板を用いた回路基板３を備えても、実装時に押圧する荷重で回路基板３における配線等が損傷することなく、半導体チップ２を回路基板３に適切にフェイスダウン実装できる。

半導体装置１の製造工程は、半導体チップ２の突起電極１４と回路基板３のランド２１とのはんだ接合と、半導体チップ２と回路基板３との間の隙間に充填された絶縁樹脂層４の硬化とを同じ工程で一括して行うことが可能なことから、工程を合理化して製造歩留まりを向上できる。また、半導体装置１の製造工程は、突起電極１４とランド２１とをはんだ接合する際には、頂点を有する略球面にされた突起電極１４の先端の主面、すなわちはんだ層１４ｂの主面における頂点をランド２１に接触させてからはんだ層１４ｂを溶融させるので、はんだ層１４ｂが頂点を起点に溶融して行くことになり、はんだ層１４ｂとランド２１との間に絶縁樹脂材等が挟み込まれ、突起電極１４とランド２１との電気的接続状態が劣化することを防止して信頼性の向上を図った半導体装置１を製造する。

本発明を適用して製造した半導体装置を示す断面図である。同半導体チップを示す断面図である。同半導体チップのフェイスダウン実装を説明しており、ウエハー上にめっきシード層を形成した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、ウエハー上にめっきレジスト層を形成した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、めっきレジスト層に開口部を形成した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、開口部に金属層及びはんだ層を積層形成した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、電極パッド上に突起電極前駆体を形成した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、突起電極を備える半導体チップを示す断面図である。同半導体チップのフェイスダウン実装を説明しており、回路基板上に絶縁樹脂層を形成する絶縁樹脂材を供給した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、回路基板の直上に半導体チップを配置した状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、突起電極をランドに当接させた状態を示す断面図である。同半導体チップのフェイスダウン実装を説明しており、はんだ接合と絶縁樹脂層の硬化とを一括して行った状態を示す断面図である。従来の半導体装置を示す断面図である。同はんだ端子を示す断面図である。同半導体装置の製造方法を説明する図であり、回路基板のランドはんだプリコート層を形成した状態を示す断面図である。同半導体装置の製造方法を説明する図であり、はんだ端子とはんだプリコート層とをはんだ接合した状態を示す断面図である。同半導体装置の製造方法を説明する図であり、半導体チップと回路基板との間に樹脂材を充填した状態を示す断面図である。

符号の説明

１半導体装置、２半導体チップ、３回路基板、４絶縁樹脂層、１１ウエハー、１２半導体素子、１３電極パッド、１３ａめっきシード層、１４突起電極、１４ａ金属層、１４ｂめっき層、２１ランド、３２突起電極前駆体、３３ボンディングツール

Claims

ウエハーの主面上に、半導体素子と、この半導体素子を囲んで電気的に接続された多数個の電極パッドを９５μｍ乃至５０μｍのピッチを以って形成してなり、上記主面上に金属薄膜層からなるめっきシード層を形成する工程と、上記めっきシード層を被覆するめっきレジスト層を形成する工程と、上記めっきレジスト層に対して上記電極パッドをそれぞれ外方に臨ませる開口部を形成する工程と、導電性金属を電着する第１の電気メッキを施して上記開口部内においてそれぞれ所定の厚みを有する下地の金属層を形成する工程と、はんだ材を電着する第２の電気メッキを施して上記開口部内において上記金属層上に上記開口部の直径の１／２以下の厚みを有するはんだ層を積層形成する工程と、上記めっきレジスト層と不要な上記めっきシード層を除去する工程とを施すことにより所定の高さを有する複数個の突起電極前駆体を形成し、これら突起電極前駆体に対してリフロー処理を施すことにより上記はんだ層が溶融・固化して上記金属層上において略半球状とされてなる所定の高さを有する多数個の突起電極を形成する工程を経て半導体チップを製造し、
高周波特性を有するポーラス絶縁材を素材とした基板に、所定の配線パターンを形成する工程と、上記基板の上記半導体チップを実装する主面上に上記電極パッドと相対して多数個のランドを形成する工程と、上記ランド上に防錆処理や金めっき処理を施す工程と、主面上に硬化温度が上記はんだ層のはんだ材よりも低い熱硬化特性を有する熱硬化型絶縁樹脂材を塗布する工程とを経て製造した回路基板の主面上に、上記半導体チップの吸引保持機能及び加熱機能を有して上記回路基板に押圧させる実装手段により上記半導体チップをフェイスダウン実装してなる半導体装置の製造方法であり、
上記実装手段が、上記突起電極を相対する上記ランドに対向させるように位置決めして上記半導体チップを保持し、上記はんだ層を溶融するとともに上記絶縁樹脂材を硬化させる温度を以って上記半導体チップと上記絶縁樹脂材とを同時に加熱しながら、上記半導体チップを上記回路基板に対して０．５Ｋｇ／ｃｍ ^２乃至３．０Ｋｇ／ｃｍ ^２の荷重で押圧することにより、
上記絶縁樹脂材を押し分けて上記ランド上に当接された上記はんだ層が溶融・固化した上記突起電極を介して相対する上記電極パッドと上記ランドとを接続するとともに、上記絶縁樹脂材が上記半導体チップと上記半導体チップとの間において上記突起電極により所定の厚みに保持されるとともに上記突起電極と上記ランドの接合部位を封止して硬化し、
上記回路基板上に上記半導体チップをフェイスダウン実装することを特徴とする半導体装置の製造方法。