[go: up one dir, main page]

JP4201041B2 - Active matrix circuit board and display device - Google Patents

Active matrix circuit board and display device Download PDF

Info

Publication number
JP4201041B2
JP4201041B2 JP2006312788A JP2006312788A JP4201041B2 JP 4201041 B2 JP4201041 B2 JP 4201041B2 JP 2006312788 A JP2006312788 A JP 2006312788A JP 2006312788 A JP2006312788 A JP 2006312788A JP 4201041 B2 JP4201041 B2 JP 4201041B2
Authority
JP
Japan
Prior art keywords
active matrix
pixel electrode
pixel
display
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006312788A
Other languages
Japanese (ja)
Other versions
JP2008129243A (en
Inventor
泰裕 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006312788A priority Critical patent/JP4201041B2/en
Priority to US11/978,737 priority patent/US7830591B2/en
Priority to EP07254476A priority patent/EP1923738A3/en
Priority to KR1020070117851A priority patent/KR20080045637A/en
Priority to CNA2007101932179A priority patent/CN101187769A/en
Publication of JP2008129243A publication Critical patent/JP2008129243A/en
Application granted granted Critical
Publication of JP4201041B2 publication Critical patent/JP4201041B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、駆動電極と配線パターンとを備えてなるアクティブマトリクス回路基板と、このアクティブマトリクス回路基板を備えた表示装置に関する。   The present invention relates to an active matrix circuit substrate including a drive electrode and a wiring pattern, and a display device including the active matrix circuit substrate.

近年、電気光学装置からなる各種の表示パネル(ディスプレイ)の普及に伴い、時計や種々の計器などの表示部についても、前記の表示パネルを用いることが検討されている。
このように時計や種々の計器などの表示部として用いられる表示パネル(表示装置)としては、例えば時計において時刻を示したり、計器において目盛り(数値)を示したりするための指針を取り付けるため、貫通孔を形成する必要があるものがある。貫通孔を形成した表示パネルとしては、パッシブマトリクス駆動であるSTN液晶を前提とした液晶表示パネルが提案されている(例えば、特許文献1参照)。
特開2001−75112号公報
In recent years, with the widespread use of various display panels (displays) composed of electro-optical devices, it has been studied to use the display panels for display units such as watches and various instruments.
Thus, as a display panel (display device) used as a display unit of a clock or various instruments, for example, a pointer for indicating time on a clock or indicating a scale (numerical value) on a gauge is attached. Some need to form holes. As a display panel in which a through hole is formed, a liquid crystal display panel based on STN liquid crystal that is driven by a passive matrix has been proposed (see, for example, Patent Document 1).
JP 2001-75112 A

ところで、時計等に用いられる表示パネル(表示装置)にあっても、単なる時刻を示す数字等を表示するだけでなく、「日付」や「曜日」等の暦情報、さらには時計等の機器に付属する各種の機能(タイマー機能やストップウォッチ機能、電波受信機能など)に関しても表示を行うため、パッシブマトリクス駆動でなくアクティブマトリクス駆動で表示を行いたいとの要望がある。   By the way, even in a display panel (display device) used for a clock or the like, not only displays a number indicating a time, but also calendar information such as “date” and “day of the week”, and also a device such as a clock. Since various types of attached functions (timer function, stopwatch function, radio wave reception function, etc.) are also displayed, there is a demand for display using active matrix driving instead of passive matrix driving.

しかしながら、アクティブマトリクス駆動を行うためには、データ線やスキャン線等の配線を縦横に配設する必要がある。前記したように表示パネルの構成部品となるアクティブマトリクス回路基板にドリル等で貫通孔を形成すると、その開孔位置にあるデータ線やスキャン線が損なわれてしまう。例えばこのアクティブマトリクス回路基板を用いた表示パネルが矩形画面である場合、貫通孔を含んだ十字状の部位、すなわち設計上前記貫通孔を通過する配線に接続する画素電極による表示部位において、表示がなされなくなってしまう。そのため、貫通孔を有するマトリクス表示体では、設計上前記貫通孔を通過する配線について、該貫通孔を回避すべく、該貫通孔にかかる配線部分を迂回させる必要がある。   However, in order to perform active matrix driving, it is necessary to arrange wiring such as data lines and scan lines vertically and horizontally. As described above, when a through-hole is formed in an active matrix circuit board that is a component of a display panel by a drill or the like, a data line and a scan line at the opening position are damaged. For example, when a display panel using this active matrix circuit board is a rectangular screen, display is performed in a cross-shaped part including a through hole, that is, a display part by a pixel electrode connected to a wiring passing through the through hole by design. It will not be done. For this reason, in a matrix display body having a through hole, it is necessary to detour a wiring portion passing through the through hole in order to avoid the through hole with respect to the wiring passing through the through hole by design.

なお、前記の特許文献1には、アナログ指示計器と併用するために、表示部内に貫通孔を有する液晶表示パネルにおいて、その貫通孔の周辺に配線されるX電極およびY電極に貫通孔の軸線を中心とする所定曲率の円弧状電極部をそれぞれ形成したことにより、貫通孔の周辺スペースを有効に利用して高密度な配線が可能であるとともに、貫通孔の周辺に特異な表示を行うことができるようにした液晶表示パネルが提供される、と記載されている。しかしながら、この特許文献1には、TFTパネルによるアクティブマトリクス駆動については何等考慮されておらず、したがって前記した、アクティブマトリクス駆動で表示を行いたいとの要望には応えることができない。   In addition, in the above-mentioned patent document 1, in order to use together with an analog indicator instrument, in the liquid crystal display panel having a through hole in the display unit, the axis of the through hole is formed in the X electrode and the Y electrode that are wired around the through hole. By forming each arc-shaped electrode part with a predetermined curvature centering on the center, high-density wiring is possible by effectively using the space around the through hole, and a unique display is provided around the through hole It is described that a liquid crystal display panel that can perform the above is provided. However, this Patent Document 1 does not consider the active matrix driving by the TFT panel at all, and therefore cannot satisfy the above-mentioned demand for display by the active matrix driving.

前記したように、アクティブマトリクス方式の高精細な表示装置では、データ線(信号線)やスキャン線(走査線)等の配線を、貫通孔を回避させるべくこれを迂回させる必要があるが、貫通孔を迂回させて配線を配設するためには、該配線の形成位置に画素電極を駆動させるための画素駆動回路を配設することができなくなってしまう。特に、高解像度のものになると、迂回させる配線の数が非常に多くなってしまい、その分、画素駆動回路を形成するための領域も、より限定されてしまう。その結果、貫通孔の周辺では表示を行うことができず、したがって全体の表示面積が小さくなってしまう。   As described above, in an active matrix high-definition display device, data lines (signal lines), scan lines (scan lines), etc. need to be bypassed in order to avoid through holes. In order to arrange the wiring by bypassing the hole, it becomes impossible to provide a pixel driving circuit for driving the pixel electrode at the position where the wiring is formed. In particular, when the resolution is high, the number of wirings to be detoured becomes very large, and the area for forming the pixel driving circuit is further limited accordingly. As a result, display cannot be performed around the through-hole, and therefore the entire display area is reduced.

このような不都合を回避するため、精細度を低くすることで画素駆動回路の配置に余裕を持たせ、これら画素駆動回路間にスペースを確保することにより、このスペースに配線を通すことが考えられる。
また、配線を形成するための層数を増やし、互いに緩衝しないよう異なる層に配線を形成することで、貫通孔の近傍にも画素駆動回路を形成するための領域を確保し、これによって表示用の画素電極を貫通孔の近傍にまで設けることも考えられる。
In order to avoid such an inconvenience, it is conceivable to provide a margin for the arrangement of the pixel driving circuits by reducing the definition and to secure a space between the pixel driving circuits so that wiring is passed through the space. .
In addition, by increasing the number of layers for forming the wiring and forming the wiring in different layers so as not to buffer each other, an area for forming the pixel driving circuit is also secured in the vicinity of the through hole, thereby enabling the display. It is also conceivable to provide the pixel electrode in the vicinity of the through hole.

しかしながら、精細度を低くすることは表示品位を下げることになり、たとえ貫通孔周辺部にまで表示領域が拡がって大きな表示面積が確保されても、製品としては十分な高級感が得られなくなってしまう。
また、配線を形成するための層数を増やすと、その分工程数が増えてしまい、製造コストが大幅に上昇してしまう。
However, lowering the definition will lower the display quality, and even if the display area expands to the periphery of the through-hole and a large display area is secured, it will not be possible to obtain a high-quality feeling as a product. End up.
Further, when the number of layers for forming the wiring is increased, the number of processes is increased correspondingly, and the manufacturing cost is significantly increased.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置と、これの構成部品となるアクティブマトリクス回路基板とを提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an active matrix drive display that ensures a large display area without degrading display quality and without causing a significant increase in manufacturing cost. It is an object of the present invention to provide an apparatus and an active matrix circuit board as a component of the apparatus.

前記目的を達成するため本発明のアクティブマトリクス回路基板は、画素電極と、該画素電極を駆動させるための画素駆動回路と、前記画素電極回路に接続する配線とを備えた、表示装置用のアクティブマトリクス回路基板であって、
表示装置の表示領域と対応する領域に前記配線を回避させる回避部と、前記回避部を回避した迂回配線部を有する配線とを備え、
前記回避部の周囲に位置する周囲画素電極が、他の画素電極より大きく形成されてなるとともに、前記周囲画素電極が、前記回避部側に延出した形状に形成され、
前記迂回配線部は、前記周囲画素電極の直下に配設されていることを特徴としている。
なお、回避部として具体的には、孔が挙げられる。
In order to achieve the above object, an active matrix circuit substrate of the present invention includes a pixel electrode, a pixel driving circuit for driving the pixel electrode, and a wiring connected to the pixel electrode circuit. A matrix circuit board,
An avoidance unit that avoids the wiring in a region corresponding to a display region of the display device, and a wiring having a bypass wiring unit that avoids the avoidance unit,
Surrounding pixel electrodes positioned around the avoiding portion are formed larger than other pixel electrodes, and the surrounding pixel electrodes are formed in a shape extending to the avoiding portion side,
The detour wiring portion is arranged directly below the surrounding pixel electrode.
In addition, a hole is specifically mentioned as an avoidance part.

このアクティブマトリクス回路基板によれば、前記回避部を回避した迂回配線部を有する配線を備えているので、この配線に接続する画素電極による表示がなされなくなってしまうといった不都合を回避することができる。また、回避部の周囲に位置する周囲画素電極を、他の画素電極より大きく形成するとともに、該周囲画素電極を、前記回避部側に延出した形状に形成しているので、このように周囲画素電極を回避部側に延出した分、回避部近傍での表示領域を拡げることができる。さらに、前記迂回配線部を、周囲画素電極の直下に配設しているので、この迂回配線部によって画素駆動回路が配設できなくなるという不都合も回避できる。したがって、特に高解像度(高精細)のもので、迂回させる配線の数が非常に多くなるものにも、支障なく容易に対応可能となる。   According to this active matrix circuit board, since the wiring having the bypass wiring portion that avoids the avoidance portion is provided, it is possible to avoid the inconvenience that the display by the pixel electrode connected to the wiring is not performed. In addition, the surrounding pixel electrode positioned around the avoiding portion is formed larger than the other pixel electrodes, and the surrounding pixel electrode is formed in a shape extending to the avoiding portion side. The display area in the vicinity of the avoidance portion can be expanded by extending the pixel electrode toward the avoidance portion. Furthermore, since the bypass wiring portion is disposed immediately below the surrounding pixel electrodes, it is possible to avoid the inconvenience that the pixel drive circuit cannot be disposed by the bypass wiring portion. Therefore, it is possible to easily cope with a particularly high resolution (high definition) circuit having a very large number of lines to be bypassed without any trouble.

また、前記アクティブマトリクス回路基板においては、前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が一つ対応して設けられていてもよい。
周囲画素電極を複数設けているので、これら周囲画素電極による回避部近傍での表示を、高精細に行うことができる。
In the active matrix circuit substrate, a plurality of surrounding pixel electrodes may be provided, and one pixel driving circuit may be provided for each of the surrounding pixel electrodes.
Since a plurality of surrounding pixel electrodes are provided, display in the vicinity of the avoidance portion by these surrounding pixel electrodes can be performed with high definition.

また、前記アクティブマトリクス回路基板においては、前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が複数対応して設けられていてもよい。
周囲画素電極を複数設けているので、これら周囲画素電極による回避部近傍での表示を、高精細に行うことができる。
また、複数の画素駆動回路によって一つの周囲画素電極を駆動させることができるので、複数の画素駆動回路に同一の動作をなさせ、これら複数の画素駆動回路によって協働駆動させることにより、例えば他の画素電極よりも大きく形成された周囲画素電極に対し、他の画素電極と同等の電界を発生させることが可能になる。
In the active matrix circuit substrate, a plurality of the surrounding pixel electrodes may be provided, and a plurality of pixel driving circuits may be provided for each of the surrounding pixel electrodes.
Since a plurality of surrounding pixel electrodes are provided, display in the vicinity of the avoidance portion by these surrounding pixel electrodes can be performed with high definition.
In addition, since one peripheral pixel electrode can be driven by a plurality of pixel driving circuits, the same operation is performed in the plurality of pixel driving circuits, and the plurality of pixel driving circuits are driven in cooperation, for example, An electric field equivalent to that of the other pixel electrodes can be generated with respect to the surrounding pixel electrodes formed larger than the other pixel electrodes.

また、前記アクティブマトリクス回路基板においては、前記周囲画素電極が一つのみ設けられ、該周囲画素電極には画素駆動回路が複数対応して設けられていてもよい。
複数の画素駆動回路によって一つの周囲画素電極を駆動させることができるので、複数の画素駆動回路に同一の動作をなさせ、これら複数の画素駆動回路によって協働駆動させることにより、例えば他の画素電極よりも大きく形成された周囲画素電極に対し、他の画素電極と同等の電界を発生させることが可能になる。
In the active matrix circuit substrate, only one peripheral pixel electrode may be provided, and a plurality of pixel drive circuits may be provided corresponding to the peripheral pixel electrode.
Since one peripheral pixel electrode can be driven by a plurality of pixel driving circuits, the same operation is performed in the plurality of pixel driving circuits, and the plurality of pixel driving circuits are cooperatively driven, for example, other pixels. An electric field equivalent to that of the other pixel electrodes can be generated for the surrounding pixel electrodes formed larger than the electrodes.

また、前記アクティブマトリクス回路基板においては、前記回避部は、その全部が、前記表示装置の表示領域と対応する領域に形成されていてもよい。
このようにすれば、表示領域に占める回避部の面積が大きくなることから、回避部近傍での表示領域を拡げたことによる効果が高くなる。
In the active matrix circuit board, the avoidance portion may be entirely formed in a region corresponding to the display region of the display device.
In this way, since the area of the avoidance portion occupying the display area is increased, the effect of expanding the display area in the vicinity of the avoidance portion is enhanced.

また、前記アクティブマトリクス回路基板においては、前記回避部は、その一部のみが、前記表示装置の表示領域と対応する領域に形成されていてもよい。
このようにすれば、表示領域が比較的狭い表示装置にも対応可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示装置への適用が容易になる。
In the active matrix circuit board, only a part of the avoidance portion may be formed in a region corresponding to the display region of the display device.
In this way, it is possible to deal with a display device having a relatively small display area. Therefore, application to a display device that extends the battery life by narrowing the display area and suppressing power consumption is facilitated.

本発明の表示装置は、画素電極が内面側に設けられた第1の基板と、対向電極が内面側に設けられた第2の基板と、これら第1の基板と第2の基板との間に挟持された電気光学物質と、を備えた表示装置であって、前記第1の基板が、前記のアクティブマトリクス回路基板であることを特徴としている。
この表示装置によれば、前記したように一部の画素電極による表示がなされなくなってしまうといった不都合を回避して、回避部近傍での表示領域を拡げることができ、また、迂回配線によって画素駆動回路が配設できなくなるという不都合をも回避した、アクティブマトリクス回路基板からなる第1基板を備えているので、表示品位を下げることなく、また配線の層数を増やさないため製造コストの大幅な上昇を招くこともなく、大きな表示面積が確保されたものとなる。
The display device of the present invention includes a first substrate in which a pixel electrode is provided on the inner surface side, a second substrate in which a counter electrode is provided on the inner surface side, and between the first substrate and the second substrate. And an electro-optical material sandwiched between the first substrate and the first substrate, wherein the first substrate is the active matrix circuit substrate.
According to this display device, the display area in the vicinity of the avoidance portion can be expanded by avoiding the inconvenience that the display by a part of the pixel electrodes is not made as described above, and the pixel drive is performed by the bypass wiring. Since the first substrate made of an active matrix circuit board that avoids the inconvenience that the circuit cannot be disposed is provided, the display cost is not lowered and the number of wiring layers is not increased, so that the manufacturing cost is significantly increased. Therefore, a large display area is secured.

また、前記表示装置においては、前記電気光学物質が、電気泳動粒子と該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であるのが好ましい。
このようにすれば、表示装置を構成する電気泳動素子が表示の保持性(メモリ性)を有していることから、例えば表示を固定している際には、電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態に保持される。したがって、消費電力の低減化が可能になる。
In the display device, the electro-optical material is preferably an electrophoretic dispersion liquid including electrophoretic particles and a liquid phase dispersion medium in which the electrophoretic particles are dispersed.
In this way, since the electrophoretic elements constituting the display device have display retention (memory property), for example, when the display is fixed, the electric field applied to the electrophoretic particles is eliminated. However, the display is maintained in a state due to the electric field previously applied. Therefore, power consumption can be reduced.

以下、図面を参照して本発明を詳しく説明する。
図1は、本発明の表示装置の一実施形態である表示パネル5を備えた腕時計1の正面図であり、図2は、この腕時計1の側断面図である。
腕時計1は、図1に示すように時計ケース2と、この時計ケース2に連結された一対のバンド3とを備えて構成されたものである。時計ケース2は、ステンレス等の金属材又はプラスチック樹脂等の樹脂材で形成されたもので、図2に示すようにその内部の収容部2Aには、ムーブメント4と表示パネル5とが収容されている。
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a front view of a wristwatch 1 having a display panel 5 which is an embodiment of the display device of the present invention, and FIG. 2 is a side sectional view of the wristwatch 1.
As shown in FIG. 1, the wristwatch 1 includes a watch case 2 and a pair of bands 3 connected to the watch case 2. The watch case 2 is formed of a metal material such as stainless steel or a resin material such as plastic resin. As shown in FIG. 2, the movement 4 and the display panel 5 are accommodated in the accommodating portion 2A. Yes.

この時計ケース2の収容部2Aの一端側(時計正面側)には、樹脂製又は金属製の圧入リング6を介して、ガラス製又は樹脂製の透明カバー7が圧入固定されている。また、収容部2Aの他端側(時計裏側)には、パッキン8を介して裏蓋9が螺合されている。このような構成もとに時計ケース2は、その内部の密封性が裏蓋9及び透明カバー7によって確保されている。   A transparent cover 7 made of glass or resin is press-fitted and fixed to one end side (the front side of the timepiece) of the accommodating portion 2 </ b> A of the watch case 2 through a press-fit ring 6 made of resin or metal. Further, a back cover 9 is screwed to the other end side (watch back side) of the accommodating portion 2 </ b> A via a packing 8. Based on such a configuration, the inside of the watch case 2 is secured by the back cover 9 and the transparent cover 7.

また、時計ケース2には、図1に示すように、操作子としての竜頭10と操作ボタン11とが設けられている。竜頭10は、ムーブメント4の巻真(図示せず)に連結され、この巻真と一体となって多段階(例えば2段階)で押し引き自在、かつ、回転自在に設けられたものである。
ムーブメント4は、秒針21、分針22及び時針23からなるアナログ指針が連結された運針機構(図示せず)を備えたもので、この運針機構が前記アナログ指針21〜23を回転駆動することにより、設定された時刻を表示する時刻表示部として機能するようになっている。
Further, as shown in FIG. 1, the watch case 2 is provided with a crown 10 as an operation element and an operation button 11. The crown 10 is connected to a winding stem (not shown) of the movement 4, and is provided so as to be integrated with the winding stem so that it can be pushed and pulled in multiple stages (for example, two stages) and is rotatable.
The movement 4 is provided with a hand movement mechanism (not shown) to which an analog pointer consisting of a second hand 21, a minute hand 22 and an hour hand 23 is connected, and this hand movement mechanism rotationally drives the analog hands 21 to 23, It functions as a time display unit that displays the set time.

表示パネル5は、図2に示すように、前記ムーブメント4の時計正面側に配設されたもので、腕時計1の表示部を形成するものである。この表示パネル5は、本実施形態ではアクティブマトリクス駆動の電気泳動表示パネルからなっており、例えば円形状や正八角形状、十六角形状の表示面を有したものである。なお、この表示パネル5には、その中央に貫通孔5Aが形成されており、この貫通孔5Aから、前記ムーブメント4の運針機構(図示せず)の秒車24、2番車25及び筒車26の各軸が突出し、この軸の先端に秒針21、分針22及び時針23が取り付けられている。   As shown in FIG. 2, the display panel 5 is disposed on the front side of the timepiece of the movement 4 and forms a display portion of the wristwatch 1. This display panel 5 is an electrophoretic display panel driven by an active matrix in this embodiment, and has, for example, a circular, regular octagonal, or hexagonal display surface. The display panel 5 is formed with a through hole 5A at the center thereof, from which the second wheel 24, the second wheel 25 and the hour wheel of the hand movement mechanism (not shown) of the movement 4 are provided. Each shaft of 26 protrudes, and a second hand 21, a minute hand 22 and an hour hand 23 are attached to the tip of this shaft.

図3に示すようにこの表示パネル5は、第1基板30と、第2基板31と、これら基板30、31間に設けられた電気泳動層32とを備えて構成されたものである。
第1基板30は、後述するように本発明におけるアクティブマトリクス回路基板の一実施形態となるもので、図4に示すようにガラス基板33の内面側に多数の画素駆動回路34を配設し、さらにこれら画素駆動回路34上に画素電極35を配設したものである。
第2基板31は、表示パネル5において表示面側となるもので、図3に示したようにガラスやプラスチック等からなる透明基板36の内面に、ITO等からなる透明の共通電極(対向電極)37が形成されたものである。
As shown in FIG. 3, the display panel 5 includes a first substrate 30, a second substrate 31, and an electrophoretic layer 32 provided between the substrates 30 and 31.
As will be described later, the first substrate 30 is an embodiment of an active matrix circuit substrate according to the present invention. As shown in FIG. 4, a large number of pixel drive circuits 34 are arranged on the inner surface side of the glass substrate 33. Further, the pixel electrode 35 is disposed on the pixel driving circuit 34.
The second substrate 31 is on the display surface side of the display panel 5 and has a transparent common electrode (counter electrode) made of ITO or the like on the inner surface of the transparent substrate 36 made of glass or plastic as shown in FIG. 37 is formed.

電気泳動層32は、図5(a)、(b)に示すように多数のマイクロカプセル24から構成されたもので、これらマイクロカプセル24には、それぞれ電気泳動分散液25が封入されている。この電気泳動分散液25は、本発明における電気光学物質であって、正に帯電した黒色の電気泳動粒子(以下、黒色粒子と記す)26と、負に帯電した白色の電気泳動粒子(以下、白色粒子と記す)27とを、それぞれ多数個ずつ液相分散媒(図示せず)中に分散させてなるものである。   As shown in FIGS. 5A and 5B, the electrophoretic layer 32 includes a large number of microcapsules 24, and the electrophoretic dispersion liquid 25 is sealed in each of the microcapsules 24. The electrophoretic dispersion liquid 25 is an electro-optical material in the present invention, and is positively charged black electrophoretic particles (hereinafter referred to as black particles) 26 and negatively charged white electrophoretic particles (hereinafter referred to as black electrophoretic particles). A large number of white particles 27) are dispersed in a liquid phase dispersion medium (not shown).

ここで、このように画素電極35と共通電極37とこれら電極間に挟持されてなる電気泳動層32(マイクロカプセル24)とからなる電気泳動素子28の動作について説明すると、図5(a)に示すように共通電極37の電位が画素電極35の電位より相対的に高い場合には、負に帯電した白色粒子27が共通電極37側に移動(泳動)し、正に帯電した黒色粒子26は画素電極35側に移動(泳動)する。その結果、この状態で表示面側となる共通電極37側を見ると、この電気泳動素子28に対応する画素部では白色が認識される。   Here, the operation of the electrophoretic element 28 including the pixel electrode 35, the common electrode 37, and the electrophoretic layer 32 (microcapsule 24) sandwiched between these electrodes will be described. FIG. As shown, when the potential of the common electrode 37 is relatively higher than the potential of the pixel electrode 35, the negatively charged white particles 27 move (migrate) to the common electrode 37 side, and the positively charged black particles 26 Move (migrate) to the pixel electrode 35 side. As a result, when the common electrode 37 side which is the display surface side is viewed in this state, white is recognized in the pixel portion corresponding to the electrophoretic element 28.

また、図5(b)に示すように画素電極35の電位が共通電極37の電位より相対的に高い場合には、正に帯電した黒色粒子26が共通電極37側に移動(泳動)し、負に帯電した白色粒子27は画素電極35側に移動(泳動)する。その結果、この状態で共通電極37側を見ると、この電気泳動素子28に対応する画素部では黒色が認識される。したがって、各画素部毎に白あるいは黒が表示されることにより、これら画素部が基本的にマトリクス状に配置された表示パネル5では、白または黒からなるパターン表示が可能になっているのである。   Further, as shown in FIG. 5B, when the potential of the pixel electrode 35 is relatively higher than the potential of the common electrode 37, the positively charged black particles 26 move (migrate) to the common electrode 37 side, The negatively charged white particles 27 move (migrate) to the pixel electrode 35 side. As a result, when the common electrode 37 side is viewed in this state, black is recognized in the pixel portion corresponding to the electrophoretic element 28. Therefore, by displaying white or black for each pixel portion, the display panel 5 in which these pixel portions are basically arranged in a matrix can display a pattern consisting of white or black. .

なお、電気泳動分散液25としては、前記の2粒子系のものに限定されることなく、1粒子系のものも使用可能であり、その場合に、液相分散媒として着色したものを使用することもできる。また、2粒子系、1粒子系のいずれにおいても、粒子の色については、白と黒以外の種々の色を採用することができる。   The electrophoretic dispersion liquid 25 is not limited to the above two-particle type, and one-particle type can also be used. In this case, a colored liquid dispersion medium is used. You can also. In both the two-particle system and the one-particle system, various colors other than white and black can be adopted as the particle color.

ここで、前記貫通孔5Aの周辺部以外の表示領域においては、図6に示すように画素部40はマトリクス状に整列配置されている。これら各画素部40は、前記電気泳動素子28を有し、さらにその画素電極35に接続する前記画素駆動回路34を備えて構成されたものである。すなわち、これら各画素部40は、図7の回路図に示すように、スイッチング素子としてのトランジスタ41と、4つのトランジスタ42、43、44、45を組み合わせて構成されるラッチ回路46と、前記電気泳動素子28と、を備えてなるものである。また、特に前記画素駆動回路34は、本実施形態ではトランジスタ41とラッチ回路46とによって構成されている。   Here, in the display region other than the peripheral portion of the through hole 5A, as shown in FIG. 6, the pixel portions 40 are arranged in a matrix. Each of the pixel units 40 includes the electrophoretic element 28 and further includes the pixel driving circuit 34 connected to the pixel electrode 35. That is, as shown in the circuit diagram of FIG. 7, each of the pixel units 40 includes a transistor 41 as a switching element, a latch circuit 46 configured by combining four transistors 42, 43, 44, and 45, and the electric circuit. The electrophoretic element 28 is provided. In particular, the pixel drive circuit 34 includes a transistor 41 and a latch circuit 46 in the present embodiment.

前記トランジスタ41は、例えば電界効果型のnチャネルトランジスタであり、そのゲートが走査線(スキャン線)47に接続され、一方のソースドレイン(入力端)がデータ線(信号線)48に接続され、他方のソースドレイン(出力端)がラッチ回路46の入力端に接続されたものである。   The transistor 41 is, for example, a field effect type n-channel transistor, and has a gate connected to a scanning line (scanning line) 47, one source drain (input end) connected to a data line (signal line) 48, The other source / drain (output terminal) is connected to the input terminal of the latch circuit 46.

ラッチ回路(フリップフロップ回路)46は、例えば2つの電界効果型のnチャネルトランジスタ42、44と、2つの電界効果型のpチャネルトランジスタ43、45とを組み合わせて構成されたものである。具体的には、トランジスタ42、43はその一方のソースドレインどうしが接続したもので、トランジスタ42の他方のソースドレインは低電圧電源線49に接続し、トランジスタ43の他方のソースドレインは高電圧電源線50に接続している。同様に、トランジスタ44、45はその一方のソースドレインどうしが接続したもので、トランジスタ44の他方のソースドレインは低電圧電源線49に接続し、トランジスタ45の他方のソースドレインは高電圧電源線50に接続している。   The latch circuit (flip-flop circuit) 46 is configured by combining, for example, two field effect type n-channel transistors 42 and 44 and two field effect type p channel transistors 43 and 45. Specifically, the transistors 42 and 43 have one source / drain connected to each other, the other source / drain of the transistor 42 is connected to the low voltage power line 49, and the other source / drain of the transistor 43 is connected to the high voltage power source. Connected to line 50. Similarly, the transistors 44 and 45 have one source / drain connected to each other, the other source / drain of the transistor 44 is connected to the low voltage power line 49, and the other source / drain of the transistor 45 is connected to the high voltage power line 50. Connected to.

トランジスタ42、43の各ゲートは、トランジスタ44、45のソースドレインどうしの接続点N1に接続している。この接続点N1は、ラッチ回路46の入力端として機能するようになっている。この入力端N1は、前記トランジスタ41の他方のソースドレイン(出力端)と接続されている。また、トランジスタ44、45の各ゲートは、トランジスタ42、43のソースドレインどうしの接続点N2に接続している。この接続点N2は、ラッチ回路46の出力端として機能するようになっている。このラッチ回路46の出力端N2は、前記した画素電極35、すなわち電気泳動素子28の一方の側の電極に接続されている。このような構成のもとにラッチ回路46は、入力端N1に与えられた電位が高電位のときに出力端N2には低電位VSSが現れ、入力端N1に与えられた電位が低電位のときに出力端N2には高電位VEPが現れるようになっている。 The gates of the transistors 42 and 43 are connected to a connection point N1 between the sources and drains of the transistors 44 and 45. The connection point N1 functions as an input terminal of the latch circuit 46. The input terminal N1 is connected to the other source / drain (output terminal) of the transistor 41. The gates of the transistors 44 and 45 are connected to a connection point N2 between the sources and drains of the transistors 42 and 43. The connection point N2 functions as an output terminal of the latch circuit 46. The output terminal N2 of the latch circuit 46 is connected to the pixel electrode 35, that is, the electrode on one side of the electrophoretic element 28. Latch circuit 46 on the basis of this configuration, the low voltage V SS appears at the output terminal N2 when the potential supplied to the input terminal N1 is at a high potential, potential applied to the input terminal N1 is low potential At this time, the high potential VEP appears at the output terminal N2.

なお、前記画素駆動回路34に接続する配線、すなわちトランジスタ41に接続する走査線(スキャン線)47およびデータ線(信号線)48や、ラッチ回路46に接続する低電圧電源線49および高電圧電源線50などは、前記したように前記貫通孔5Aの周辺部以外の表示領域においては、図6に示したように縦横に直線的に配設されている。
一方、前記貫通孔5Aの周辺部においては、図8に示すように、前記走査線47やデータ線48等の配線(以下、これら各配線を総称して配線60と記す)のうち、特に設計上前記貫通孔5Aを通過する位置に配される配線60、つまり貫通孔5Aが無ければこの貫通孔5Aを形成した部位を通るように配置された配線60には、前記貫通孔5Aを避けてその周囲を迂回する迂回配線部60aが設けられている。
Note that a wiring connected to the pixel driving circuit 34, that is, a scanning line (scanning line) 47 and a data line (signal line) 48 connected to the transistor 41, a low voltage power supply line 49 connected to the latch circuit 46, and a high voltage power supply. As described above, the lines 50 and the like are linearly arranged vertically and horizontally as shown in FIG. 6 in the display region other than the peripheral portion of the through hole 5A.
On the other hand, in the peripheral portion of the through-hole 5A, as shown in FIG. 8, among the wirings such as the scanning lines 47 and the data lines 48 (hereinafter, these wirings are collectively referred to as wirings 60), especially the design In the wiring 60 arranged at the position passing through the upper through hole 5A, that is, if there is no through hole 5A, the wiring 60 arranged so as to pass through the site where the through hole 5A is formed is avoided. A bypass wiring portion 60a that bypasses the periphery is provided.

ここで、前記貫通孔5Aの周囲には、該貫通孔5Aの周囲をシールしたシール部51が形成されており、このシール部51も、配線60を通すことができない部位となっている。したがって、本実施形態においては、前記貫通孔5Aだけでなくシール部51も、本発明における回避部となっている。すなわち、前記配線60のうち、設計上前記貫通孔5Aを通過する位置に配される配線60だけでなく、設計上シール部51を通過する位置に配される配線60にも、該シール部51を避けてその周囲を迂回する迂回配線部60aが設けられているのである。   Here, a seal portion 51 that seals the periphery of the through-hole 5A is formed around the through-hole 5A, and this seal portion 51 is also a portion through which the wiring 60 cannot pass. Therefore, in this embodiment, not only the through hole 5A but also the seal portion 51 is an avoidance portion in the present invention. That is, among the wiring 60, not only the wiring 60 arranged at a position passing through the through-hole 5 </ b> A by design, but also the wiring 60 arranged at a position passing through the sealing section 51 by design. Thus, a bypass wiring portion 60a that bypasses the surroundings is provided.

さらに、図8に示すように、前記迂回配線部60aを形成した配線60の近傍に位置する配線60にも、前記迂回配線部60aを回避する必要上、やはり迂回配線部60aを形成する必要があるものがある。そのような配線60についても、本実施形態では同様に迂回配線部60aを形成している。すなわち、本実施形態においては、前記の貫通孔5A及びシール部51に加えて、これらの近傍に位置する迂回配線60aも、本発明における回避部52となっているのである。   Further, as shown in FIG. 8, it is necessary to form the bypass wiring portion 60a in the wiring 60 located in the vicinity of the wiring 60 in which the bypass wiring portion 60a is formed, in order to avoid the bypass wiring portion 60a. There is something. With respect to such wiring 60 as well, a bypass wiring portion 60a is similarly formed in the present embodiment. That is, in this embodiment, in addition to the through hole 5A and the seal portion 51, the bypass wiring 60a located in the vicinity thereof is also the avoidance portion 52 in the present invention.

また、前記貫通孔5Aの周囲に位置する画素部(図示せず)では、それぞれの画素電極35、すなわち本発明における周囲画素電極35aが、他の画素電極35より大きく形成されている。そして、本実施形態では、これら周囲画素電極35aは該周囲画素電極35aを含む画素電極35の整列方向に沿って、前記貫通孔5Aに対して横方向(あるいは縦方向)に延出した状態に形成されている。すなわち、周囲画素電極35aは、貫通孔5A側に延出した状態で形成されているのである。   In the pixel portion (not shown) located around the through-hole 5A, each pixel electrode 35, that is, the surrounding pixel electrode 35a in the present invention is formed larger than the other pixel electrodes 35. In the present embodiment, the peripheral pixel electrodes 35a extend in the horizontal direction (or vertical direction) with respect to the through-hole 5A along the alignment direction of the pixel electrodes 35 including the peripheral pixel electrode 35a. Is formed. That is, the surrounding pixel electrode 35a is formed in a state extending to the through hole 5A side.

そして、これら周囲画素電極35aの、前記貫通孔5A側に延出した部位の直下には、前記配線60の迂回配線部60aが配設されている。周囲画素電極35aに接続する画素駆動回路34は、図4に示したように貫通孔5Aから最も遠い位置に配設されており、したがって迂回配線部60aは、画素駆動回路34と互いに干渉し合うことなく、これの側方に形成配置されているのである。
なお、本実施形態では、複数の周囲画素電極35aに対し、それぞれに画素駆動回路34が一つずつ対応して設けられており、したがってこれら複数の周囲画素電極35aは、それぞれ独立して制御されるようになっている。
A bypass wiring portion 60a of the wiring 60 is disposed immediately below the portion of the peripheral pixel electrode 35a that extends toward the through hole 5A. As shown in FIG. 4, the pixel driving circuit 34 connected to the surrounding pixel electrode 35a is disposed at the farthest position from the through hole 5A. Therefore, the bypass wiring portion 60a interferes with the pixel driving circuit 34. Instead, it is formed and arranged on the side of this.
In the present embodiment, one pixel driving circuit 34 is provided for each of the plurality of surrounding pixel electrodes 35a. Therefore, each of the plurality of surrounding pixel electrodes 35a is independently controlled. It has become so.

また、図4および図9に示すように本実施形態では、周囲画素電極35aが他の画素電極35に対して4倍の面積に形成されており、その延出した部位の直下には、4つの迂回配線部60aが配設されている。そして、これら周囲画素電極35aに接続する画素駆動回路部34では、図示しないものの、そのスイッチング素子となる前記トランジスタ41のゲート幅W2が、他の画素電極35に接続する画素駆動回路部34のトランジスタ41のゲート幅W1に比べて大きくなっている。具体的には、ゲート幅W2とゲート幅W1との比を、画素電極35の面積比である4:1としてもよく、またはそれ以上、あるいは以下としてもよい。また、ラッチ回路46の動作を安定させるために、前記トランジスタ42、43、44、45のゲート幅の比についても、画素電極35の面積比である4:1としてもよく、またはそれ以上、あるいは以下としてもよい。   Further, as shown in FIGS. 4 and 9, in this embodiment, the peripheral pixel electrode 35a is formed to have an area four times that of the other pixel electrodes 35, and there is 4 directly under the extended portion. Two bypass wiring portions 60a are provided. In the pixel drive circuit unit 34 connected to the surrounding pixel electrodes 35a, although not shown, the gate width W2 of the transistor 41 serving as the switching element is equal to the transistor of the pixel drive circuit unit 34 connected to the other pixel electrode 35. The gate width W1 is larger than 41. Specifically, the ratio of the gate width W2 to the gate width W1 may be 4: 1 which is the area ratio of the pixel electrode 35, or may be more or less. Further, in order to stabilize the operation of the latch circuit 46, the ratio of the gate widths of the transistors 42, 43, 44, 45 may be 4: 1 which is the area ratio of the pixel electrode 35, or more. It is good also as follows.

なお、画素駆動回路34としては、前記ラッチ回路46に代えて容量素子を用いてもよい。その場合、周囲画素電極35aに接続する画素駆動回路部34と、他の画素電極35に接続する画素駆動回路部34とでは、この容量素子についても、その容量の大きさを前記画素電極35の面積比に対応させて変えておくのが好ましい。
このように画素電極35の面積比に対応させて、前記ゲート幅W2や容量素子の大きさを変えておくことにより、画素電極35より面積が大きい周囲画素電極35aに対しても、画素電極35に与えた電位と同等の電位を与えることが可能になる。したがって、この周囲画素電極35aを備えた電気泳動素子28にあっても、他の画素電極35を備えた電気泳動素子28と同等の表示をなすことが可能になる。
As the pixel driving circuit 34, a capacitive element may be used instead of the latch circuit 46. In that case, in the pixel drive circuit unit 34 connected to the surrounding pixel electrode 35 a and the pixel drive circuit unit 34 connected to the other pixel electrode 35, the capacitance of this capacitor element is also set to the size of the pixel electrode 35. It is preferable to change according to the area ratio.
As described above, the gate electrode W 35 and the size of the capacitive element are changed corresponding to the area ratio of the pixel electrode 35, so that the pixel electrode 35 can be applied to the surrounding pixel electrode 35 a having a larger area than the pixel electrode 35. It is possible to apply a potential equivalent to the potential applied to. Therefore, even in the electrophoretic element 28 provided with the surrounding pixel electrode 35a, a display equivalent to that of the electrophoretic element 28 provided with the other pixel electrode 35 can be achieved.

このような構成の腕時計1における表示パネル5にあっては、その第1基板30における配線60のうち、設計上回避部52(貫通孔5Aやシール部51を含む)を通過する位置に配される配線60に迂回配線部60aを設けているので、これら配線60に接続する画素電極35による表示がなされなくなってしまうといった不都合を回避することができる。また、貫通孔5Aの周囲に位置する周囲画素電極35aを、他の画素電極35より大きく形成するとともに、該周囲画素電極35aを、前記貫通孔5A側に延出した状態に形成しているので、このように周囲画素電極35aを貫通孔5A側に延出した分、貫通孔5A近傍での表示領域を拡げることができる。さらに、前記迂回配線部60aを、周囲画素電極35aの、貫通孔5A側に延出した部位の直下に配設しているので、この迂回配線部60によって画素駆動回路34が配設できなくなるという不都合も回避できる。したがって、特に高解像度(高精細)のもので、迂回させる配線の数が非常に多くなるものにも、支障なく容易に対応することができる。よって、この表示パネル5によれば、表示品位を下げることなく、また配線の層数を増やさないため製造コストの大幅な上昇を招くこともなく、大きな表示面積を確保することができる。   In the display panel 5 in the wristwatch 1 having such a configuration, the wiring 60 in the first substrate 30 is arranged at a position that passes through the design avoidance portion 52 (including the through hole 5A and the seal portion 51). Since the bypass wiring portion 60a is provided in the wiring 60, the problem that the display by the pixel electrode 35 connected to the wiring 60 is not made can be avoided. In addition, the peripheral pixel electrode 35a positioned around the through hole 5A is formed larger than the other pixel electrodes 35, and the peripheral pixel electrode 35a is formed in a state extending to the through hole 5A side. Thus, the display area in the vicinity of the through hole 5A can be expanded by the extent that the surrounding pixel electrode 35a extends to the through hole 5A side. Furthermore, since the bypass wiring portion 60a is disposed immediately below the portion of the surrounding pixel electrode 35a that extends toward the through hole 5A, the bypass wiring portion 60 prevents the pixel drive circuit 34 from being disposed. Inconvenience can be avoided. Therefore, it is possible to easily cope with a high-resolution (high-definition) one with a large number of wirings to be bypassed without any trouble. Therefore, according to the display panel 5, a large display area can be secured without lowering the display quality and without increasing the number of wiring layers without causing a significant increase in manufacturing cost.

また、周囲画素電極35aを複数設け、これら複数の周囲画素電極35aに対してそれぞれに画素駆動回路34を一つずつ設けているので、これら複数の周囲画素電極35aをそれぞれ独立して制御することができ、したがってこれら周囲画素電極35aによる貫通孔5A近傍での表示を、高精細に行うことができる。
また、前記表示パネル5にあっては、これを構成する電気光学素子として、表示の保持性(メモリ性)を有する電気泳動素子を採用していることから、例えば文字盤のように表示を固定している場合には、電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態を保持する。したがって、消費電力の低減化を可能にすることができる。
In addition, since a plurality of surrounding pixel electrodes 35a are provided and one pixel driving circuit 34 is provided for each of the plurality of surrounding pixel electrodes 35a, the plurality of surrounding pixel electrodes 35a can be controlled independently. Therefore, display in the vicinity of the through-hole 5A by these peripheral pixel electrodes 35a can be performed with high definition.
The display panel 5 employs an electrophoretic element having display retention (memory property) as an electro-optical element constituting the display panel 5, so that the display is fixed like a dial, for example. In this case, even if the electric field applied to the electrophoretic particles is eliminated, the display maintains the state due to the electric field previously applied. Therefore, power consumption can be reduced.

なお、前記実施形態では、複数の周囲画素電極35aに対してそれぞれに画素駆動回路34を一つずつ設けているが、本発明はこれに限定されることなく、複数の周囲画素電極35aに対し、それぞれに画素駆動回路34を複数ずつ設けるようにしてもよい。例えば、図8中において隣り合う二つの周囲画素電極35a、35aを、図8中二点鎖線で示すように一つの周囲画素電極35bとしてもよい。その場合に、この周囲画素電極35bに対し、二つの画素駆動回路34が接続されることになる。   In the embodiment, one pixel driving circuit 34 is provided for each of the plurality of surrounding pixel electrodes 35a. However, the present invention is not limited to this, and the plurality of surrounding pixel electrodes 35a are provided for the plurality of surrounding pixel electrodes 35a. A plurality of pixel driving circuits 34 may be provided for each. For example, two neighboring pixel electrodes 35a and 35a adjacent to each other in FIG. 8 may be a single surrounding pixel electrode 35b as indicated by a two-dot chain line in FIG. In that case, two pixel drive circuits 34 are connected to the surrounding pixel electrode 35b.

このようにすれば、複数の画素駆動回路34によって一つの周囲画素電極35bを駆動させることができるので、複数の画素駆動回路34に同一の動作をなさせ、これら複数の画素駆動回路34によって協働駆動させることにより、例えば他の画素電極35よりも大きく形成された周囲画素電極35bに対し、他の画素電極35と同等の電界を発生させることが可能になる。よってこの周囲画素電極35aを備えた電気泳動素子28にあっても、他の画素電極35を備えた電気泳動素子28と同等の表示を行うことができるようになる。
また、この例にあっても、周囲画素電極35aを複数設けているので、これら周囲画素電極35aによる貫通孔5A近傍での表示を、高精細に行うことができる。
In this way, one peripheral pixel electrode 35b can be driven by the plurality of pixel drive circuits 34. Therefore, the plurality of pixel drive circuits 34 perform the same operation, and the plurality of pixel drive circuits 34 cooperate. By operatively driving, for example, an electric field equivalent to that of the other pixel electrode 35 can be generated with respect to the surrounding pixel electrode 35 b formed larger than the other pixel electrode 35. Therefore, even in the electrophoretic element 28 provided with the surrounding pixel electrode 35a, display equivalent to that of the electrophoretic element 28 provided with the other pixel electrode 35 can be performed.
Also in this example, since a plurality of surrounding pixel electrodes 35a are provided, display in the vicinity of the through hole 5A by these surrounding pixel electrodes 35a can be performed with high definition.

さらに、本発明においては、図10に示すように周囲画素電極35cを一つのみ設け、この周囲画素電極35cに、貫通孔5Aの周囲に位置し、かつ該貫通孔5Aに対して最も内側に位置する画素駆動回路34を全部対応させて接続してもよい。このようにすれば、周囲画素電極35cは、接続する画素駆動回路34の直上から、貫通孔5Aに向けて延出した環状のものとなる。なお、図10において配線60は、見やすくするためにその一部しか(隠れ線で)記載してしていない。   Furthermore, in the present invention, as shown in FIG. 10, only one peripheral pixel electrode 35c is provided, and the peripheral pixel electrode 35c is positioned around the through hole 5A and is located on the innermost side with respect to the through hole 5A. All the pixel driving circuits 34 located may be connected in correspondence. In this way, the surrounding pixel electrode 35c has an annular shape extending from directly above the pixel drive circuit 34 to be connected toward the through hole 5A. In FIG. 10, only a part of the wiring 60 is shown (in a hidden line) for easy viewing.

このようにすれば、前記の例と同様に、複数の画素駆動回路34によって一つの周囲画素電極35cを駆動させることができるので、複数の画素駆動回路34に同一の動作をなさせ、これら複数の画素駆動回路34によって協働駆動させることにより、例えば周囲画素電極35cに対して他の画素電極35と同等の電界を発生させ、この周囲画素電極35cを備えた電気泳動素子28に、他の画素電極35を備えた電気泳動素子28と同等の表示をなさせることが可能になる。   In this way, as in the above example, one peripheral pixel electrode 35c can be driven by the plurality of pixel drive circuits 34. Therefore, the plurality of pixel drive circuits 34 can perform the same operation, and the plurality of these pixel drive circuits 34 can be driven. For example, an electric field equivalent to that of the other pixel electrode 35 is generated with respect to the surrounding pixel electrode 35c, and the electrophoretic element 28 including the surrounding pixel electrode 35c is caused to generate other electric fields. Display equivalent to that of the electrophoretic element 28 including the pixel electrode 35 can be made.

また、前記実施形態では、図1に示したように表示パネル5の表示領域が円形状であるものとして説明したが、本発明はこれに限定されることなく、例えば図11に示すように八角形状のものであってもよい。このように特に八角形状にした場合などでは、例えば走査線47とデータ線48とを直交させることなく、そのうちの一方を斜めに(例えば45°に)配置することもある。そのような場合にも、これら配線(走査線47、データ線48)60のうち、特に設計上回避部を通過する位置に配される配線60については、回避部を避けてその周囲を迂回する迂回配線部60aが形成される。   In the above embodiment, the display area of the display panel 5 is described as having a circular shape as shown in FIG. 1, but the present invention is not limited to this. For example, as shown in FIG. It may be of a shape. In this way, particularly in the case of an octagonal shape, for example, one of the scanning lines 47 and the data lines 48 may be arranged obliquely (for example, at 45 °) without being orthogonal to each other. Even in such a case, among these wirings (scanning line 47, data line 48) 60, especially the wiring 60 arranged at a position passing through the avoidance part by design avoids the avoidance part and bypasses the periphery thereof. A bypass wiring portion 60a is formed.

そして、図11中には示していないものの、このような迂回配線部60aの直上には、図8に示したように複数の周囲画素電極35a(35b)が形成され、あるいは図10に示したように一つの周囲画素電極35cが形成されている。すなわち、貫通孔5Aの周囲に位置し、かつ該貫通孔5Aに対して最も内側に位置する画素駆動回路34に接続する周囲画素電極として、図8に示したように貫通孔5A側に延出させて複数の周囲画素電極35a(35b)を形成し、あるいは図10に示したように一つの周囲画素電極35cを形成しているのである。   Although not shown in FIG. 11, a plurality of surrounding pixel electrodes 35a (35b) are formed directly on the bypass wiring portion 60a as shown in FIG. 8, or as shown in FIG. Thus, one peripheral pixel electrode 35c is formed. That is, as shown in FIG. 8, it extends to the through-hole 5A side as a peripheral pixel electrode connected to the pixel drive circuit 34 located around the through-hole 5A and located on the innermost side with respect to the through-hole 5A. Thus, a plurality of surrounding pixel electrodes 35a (35b) are formed, or one surrounding pixel electrode 35c is formed as shown in FIG.

このような構成によれば、表示パネル5の表示領域の形状が円形以外の角形状、例えば八角形状であり、貫通孔5A等の回避部を設計上通過する配線60が前記したように斜めに交差するような場合でも、円形の場合と同様にして、貫通孔5A等の回避部近傍における表示領域を拡げることができる。
また、このように八角形状だけでなく、図12(a)に示すように表示パネル5が矩形状であっても、また、特殊な形状の例として図12(b)に示すようにハート形状であっても、同様にして、貫通孔5A等の回避部近傍における表示領域を拡げることができる。なお、図12(a)、(b)において符号61はゲートドライバ、符号62はソースドライバである。
According to such a configuration, the shape of the display area of the display panel 5 is a square shape other than a circle, for example, an octagonal shape, and the wiring 60 passing through the avoidance part such as the through hole 5A in the design is oblique as described above. Even in the case of crossing, the display area in the vicinity of the avoidance portion such as the through-hole 5A can be expanded in the same manner as in the case of the circular shape.
In addition to the octagonal shape as described above, even if the display panel 5 has a rectangular shape as shown in FIG. 12A, as an example of a special shape, a heart shape as shown in FIG. Even so, the display area in the vicinity of the avoidance portion such as the through hole 5A can be expanded in the same manner. In FIGS. 12A and 12B, reference numeral 61 denotes a gate driver, and reference numeral 62 denotes a source driver.

また、前記実施形態では、貫通孔5Aを含む回避部の全部が、表示パネル5の表示領域内に形成されているものとして説明したが、本発明はこれに限定されることなく、回避部の一部のみが、表示パネル5の表示領域内に形成されていてもよい。具体的には、図13(a)に示すようにパネル形状が正八角形であり、その中心に貫通孔5Aが形成されている場合に、貫通孔5Aの半分が、配線60を配設してなる表示領域側に位置し、残りの半分が非表示領域側に位置するように、表示領域を形成してもよい。また、図13(b)に示すように、貫通孔5Aの1/4が、配線60を配設してなる表示領域側に位置し、残りが非表示領域側に位置するように、表示領域を形成してもよい。なお、図13(a)、(b)において、符号63はゲートドライバ、符号64はデータドライバである。   Moreover, although the said avoidance part including all the through-holes 5A was demonstrated as what was formed in the display area of the display panel 5 in the said embodiment, this invention is not limited to this, Only a part may be formed in the display area of the display panel 5. Specifically, as shown in FIG. 13A, when the panel shape is a regular octagon and the through hole 5A is formed at the center, half of the through hole 5A is provided with the wiring 60. The display area may be formed so that the other half is located on the non-display area side. Further, as shown in FIG. 13B, the display area is arranged such that 1/4 of the through hole 5A is located on the display area side where the wiring 60 is provided and the rest is located on the non-display area side. May be formed. In FIGS. 13A and 13B, reference numeral 63 denotes a gate driver, and reference numeral 64 denotes a data driver.

このような構成によれば、表示領域が比較的狭い表示パネル5にも、本発明のアクティブマトリクス回路基板を対応させることが可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示パネルへの適用が容易になる。   According to such a configuration, the active matrix circuit substrate of the present invention can be made to correspond to the display panel 5 having a relatively small display area. Therefore, application to a display panel that extends the battery life by narrowing the display area and suppressing power consumption is facilitated.

なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、前記実施形態では電気光学物質として電気泳動分散液を用い、電気泳動素子を構成することで表示をなさせるようにしたが、他に例えば、電気光学物質として液晶材料を用いることにより、液晶表示素子を構成するようにしてもよく、また、有機EL材料を用いることにより、有機EL素子を構成するようにしてもよい。   The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, an electrophoretic dispersion liquid is used as an electro-optical material, and display is performed by configuring an electrophoretic element. However, for example, by using a liquid crystal material as an electro-optical material, liquid crystal can be used. The display element may be configured, or the organic EL element may be configured by using an organic EL material.

また、前記実施形態では、本発明の表示装置を腕時計に適用した例を示したが、置時計や壁掛時計、柱時計、懐中時計などにも適用できるのはもちろんである。
また、時計以外にも、指針を有するような各種の計器などにも適用することができ、さらには、貫通孔以外の回避部を有した種々の表示装置にも適用可能である。
In the above embodiment, an example in which the display device of the present invention is applied to a wristwatch has been described. However, it is needless to say that the present invention can also be applied to a table clock, a wall clock, a wall clock, a pocket watch, and the like.
In addition to the timepiece, the present invention can be applied to various instruments having hands, and can also be applied to various display devices having an avoiding portion other than the through hole.

本発明の表示装置に係る腕時計の正面図である。It is a front view of the wristwatch concerning the display of the present invention. 腕時計の側断面図である。It is side sectional drawing of a wristwatch. 表示パネルの側断面図である。It is a sectional side view of a display panel. アクティブマトリクス回路基板の一実施形態の要部側断面図である。It is principal part side sectional drawing of one Embodiment of an active matrix circuit board. (a)、(b)は電気泳動素子の動作説明図である。(A), (b) is operation | movement explanatory drawing of an electrophoretic element. 貫通孔の周辺部以外の表示領域を示す図である。It is a figure which shows display areas other than the peripheral part of a through-hole. 画素部の等価回路図である。It is an equivalent circuit diagram of a pixel part. 貫通孔の周辺部の要部を模式的に示した平面図である。It is the top view which showed typically the principal part of the peripheral part of a through-hole. 周囲画素電極の拡大平面図である。It is an enlarged plan view of surrounding pixel electrodes. 貫通孔の周辺部を模式的に示した平面図である。It is the top view which showed the peripheral part of the through-hole typically. 貫通孔の周辺部を模式的に示した平面図である。It is the top view which showed the peripheral part of the through-hole typically. (a)、(b)は表示パネルの表示領域の形状例を示す平面図である。(A), (b) is a top view which shows the example of a shape of the display area of a display panel. (a)、(b)は表示領域と貫通孔との関係を示す平面図である。(A), (b) is a top view which shows the relationship between a display area and a through-hole.

符号の説明Explanation of symbols

1…腕時計、5…表示パネル(表示装置)、5A…貫通孔、25…電気泳動分散液、28…電気泳動素子、30…第1基板(アクティブマトリクス回路基板)、31…第2基板、32…電気泳動層、34…画素駆動回路、35…画素電極、35a、35b、35c…周囲画素電極、37…共通電極(対向電極)、41…トランジスタ、46…ラッチ回路、47…走査線、48…データ線、51…シール部、52…回避部、60…配線、60a…迂回配線部   DESCRIPTION OF SYMBOLS 1 ... Wristwatch, 5 ... Display panel (display apparatus), 5A ... Through-hole, 25 ... Electrophoretic dispersion liquid, 28 ... Electrophoretic element, 30 ... 1st board | substrate (active matrix circuit board), 31 ... 2nd board | substrate, 32 ... Electrophoresis layer, 34 ... Pixel drive circuit, 35 ... Pixel electrode, 35a, 35b, 35c ... Peripheral pixel electrode, 37 ... Common electrode (counter electrode), 41 ... Transistor, 46 ... Latch circuit, 47 ... Scanning line, 48 ... Data line 51 ... Seal part 52 ... Avoidance part 60 ... Wiring 60a ... Detour wiring part

Claims (9)

画素電極と、該画素電極を駆動させるための画素駆動回路と、前記画素電極回路に接続する配線とを備えた、表示装置用のアクティブマトリクス回路基板であって、
表示装置の表示領域と対応する領域に前記配線を回避させる回避部と、前記回避部を回避した迂回配線部を有する配線とを備え、
前記回避部の周囲に位置する周囲画素電極が、他の画素電極より大きく形成されてなるとともに、前記周囲画素電極が、前記回避部側に延出した形状に形成され、
前記迂回配線部は、前記周囲画素電極の直下に配設されていることを特徴とするアクティブマトリクス回路基板。
An active matrix circuit substrate for a display device, comprising: a pixel electrode; a pixel drive circuit for driving the pixel electrode; and a wiring connected to the pixel electrode circuit,
An avoidance unit that avoids the wiring in a region corresponding to a display region of the display device, and a wiring having a bypass wiring unit that avoids the avoidance unit,
Surrounding pixel electrodes positioned around the avoiding portion are formed larger than other pixel electrodes, and the surrounding pixel electrodes are formed in a shape extending to the avoiding portion side,
2. The active matrix circuit board according to claim 1, wherein the bypass wiring portion is disposed immediately below the surrounding pixel electrode.
前記回避部が孔であることを特徴とする請求項1記載のアクティブマトリクス回路基板。   The active matrix circuit board according to claim 1, wherein the avoiding portion is a hole. 前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が一つ対応して設けられていることを特徴とする請求項1又は2に記載のアクティブマトリクス回路基板。   3. The active matrix circuit substrate according to claim 1, wherein a plurality of the surrounding pixel electrodes are provided, and each of the surrounding pixel electrodes is provided with a corresponding pixel driving circuit. 前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が複数対応して設けられていることを特徴とする請求項1又は2に記載のアクティブマトリクス回路基板。   3. The active matrix circuit substrate according to claim 1, wherein a plurality of the surrounding pixel electrodes are provided, and a plurality of pixel driving circuits are provided corresponding to each of the surrounding pixel electrodes. 前記周囲画素電極が一つのみ設けられ、該周囲画素電極には画素駆動回路が複数対応して設けられていることを特徴とする請求項1又は2に記載のアクティブマトリクス回路基板。   3. The active matrix circuit board according to claim 1, wherein only one peripheral pixel electrode is provided, and a plurality of pixel drive circuits are provided corresponding to the peripheral pixel electrode. 前記回避部は、その全部が、前記表示装置の表示領域と対応する領域に形成されていることを特徴とする請求項1〜5のいずれか一項に記載のアクティブマトリクス回路基板。   The active matrix circuit board according to claim 1, wherein the avoidance unit is entirely formed in a region corresponding to a display region of the display device. 前記回避部は、その一部のみが、前記表示装置の表示領域と対応する領域に形成されていることを特徴とする請求項1〜5のいずれか一項に記載のアクティブマトリクス回路基板。   The active matrix circuit board according to claim 1, wherein only a part of the avoidance unit is formed in a region corresponding to a display region of the display device. 画素電極が内面側に設けられた第1の基板と、対向電極が内面側に設けられた第2の基板と、これら第1の基板と第2の基板との間に挟持された電気光学物質と、を備えた表示装置であって、
前記第1の基板が、請求項1〜7のいずれか一項に記載のアクティブマトリクス回路基板であることを特徴とする表示装置。
A first substrate having a pixel electrode provided on the inner surface side, a second substrate having a counter electrode provided on the inner surface side, and an electro-optic material sandwiched between the first substrate and the second substrate A display device comprising:
The display device, wherein the first substrate is the active matrix circuit substrate according to claim 1.
前記電気光学物質が、電気泳動粒子と該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であることを特徴とする請求項8記載の表示装置。   9. The display device according to claim 8, wherein the electro-optical material is an electrophoretic dispersion liquid including electrophoretic particles and a liquid phase dispersion medium in which the electrophoretic particles are dispersed.
JP2006312788A 2006-11-20 2006-11-20 Active matrix circuit board and display device Active JP4201041B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006312788A JP4201041B2 (en) 2006-11-20 2006-11-20 Active matrix circuit board and display device
US11/978,737 US7830591B2 (en) 2006-11-20 2007-10-30 Active-matrix circuit board and display
EP07254476A EP1923738A3 (en) 2006-11-20 2007-11-16 Active-matrix circuit board and display
KR1020070117851A KR20080045637A (en) 2006-11-20 2007-11-19 Active Matrix Circuit Boards and Displays
CNA2007101932179A CN101187769A (en) 2006-11-20 2007-11-20 Active matrix circuit substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312788A JP4201041B2 (en) 2006-11-20 2006-11-20 Active matrix circuit board and display device

Publications (2)

Publication Number Publication Date
JP2008129243A JP2008129243A (en) 2008-06-05
JP4201041B2 true JP4201041B2 (en) 2008-12-24

Family

ID=39480214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312788A Active JP4201041B2 (en) 2006-11-20 2006-11-20 Active matrix circuit board and display device

Country Status (2)

Country Link
JP (1) JP4201041B2 (en)
CN (1) CN101187769A (en)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068999A1 (en) * 2009-09-21 2011-03-24 Palo Alto Research Center Incorporated Shaped active matrix displays
KR102027289B1 (en) * 2012-12-28 2019-10-01 엘지디스플레이 주식회사 Display device and method for fabricating the same
KR102476563B1 (en) * 2015-12-01 2022-12-12 엘지디스플레이 주식회사 Display device
KR102490891B1 (en) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 Display device
KR20170092726A (en) * 2016-02-03 2017-08-14 삼성디스플레이 주식회사 Display device
KR102683310B1 (en) * 2016-02-29 2024-07-11 삼성디스플레이 주식회사 Display device
KR102526110B1 (en) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 Display apparatus and method of manufacturing display apparatus
KR102666831B1 (en) * 2016-04-15 2024-05-21 삼성디스플레이 주식회사 Display device
KR102581759B1 (en) * 2016-05-23 2023-09-25 삼성디스플레이 주식회사 Display apparatus
JP6773277B2 (en) * 2016-08-05 2020-10-21 天馬微電子有限公司 Display device
KR102613863B1 (en) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 Display device
KR102611958B1 (en) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 Display device
KR102559096B1 (en) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 Display device
US10535825B2 (en) * 2017-01-24 2020-01-14 Sharp Kabushiki Kaisha Flexible display
KR102793284B1 (en) 2017-02-21 2025-04-10 삼성디스플레이 주식회사 Display device
US11036106B2 (en) * 2017-07-05 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
WO2019009184A1 (en) * 2017-07-05 2019-01-10 シャープ株式会社 Active matrix substrate, display device and method for producing active matrix substrate
CN108227263B (en) * 2018-01-02 2021-02-09 上海天马微电子有限公司 Display module, manufacturing method of display module and display device
CN110190087B (en) * 2018-02-22 2021-08-24 群创光电股份有限公司 display screen
WO2019187159A1 (en) * 2018-03-30 2019-10-03 シャープ株式会社 Display device
CN108806503B (en) * 2018-06-29 2020-07-03 厦门天马微电子有限公司 Display panel and display device
CN108957888B (en) * 2018-07-27 2021-07-16 厦门天马微电子有限公司 Display panel and display device
KR102560702B1 (en) * 2018-08-03 2023-07-28 삼성디스플레이 주식회사 Display device
KR102601689B1 (en) 2018-10-12 2023-11-15 삼성디스플레이 주식회사 Electronic apparatus
CN114283701B (en) * 2021-12-31 2023-12-19 厦门天马微电子有限公司 Display panel and display device

Also Published As

Publication number Publication date
JP2008129243A (en) 2008-06-05
CN101187769A (en) 2008-05-28

Similar Documents

Publication Publication Date Title
JP4201041B2 (en) Active matrix circuit board and display device
JP5092479B2 (en) Active matrix circuit board and display device
JP4281840B2 (en) Active matrix circuit board and display device
KR20080045637A (en) Active Matrix Circuit Boards and Displays
US20080225216A1 (en) Active matrix circuit substrate and display device
US11282464B2 (en) Display panel
JP6430706B2 (en) Display device
CN105164743B (en) Active matrix substrate, method of manufacturing active matrix substrate, and display panel
JP5484575B2 (en) Display device
JP2011053637A (en) Liquid crystal display device and method for manufacturing the same
CN101261417A (en) Active matrix circuit substrate and display device
WO2012023467A1 (en) Display device
JP2009069776A (en) Image display device
US8704786B2 (en) Display apparatus
JP2010164765A (en) Liquid crystal display device
JP5484576B2 (en) Display device
JP4270263B2 (en) Display device
JP2009086402A (en) Active matrix circuit board and display device
CN107731172B (en) Active matrix circuit board, display device, driving method thereof, and electronic apparatus
JP2008233140A (en) Manufacturing method of electrooptical device, and electrooptical device
JP5581591B2 (en) Electro-optical device, electronic equipment
WO2012023329A1 (en) Display device
KR101931339B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor
JP2023142982A (en) display device
JP2008233422A (en) Liquid crystal display device and driving method therefor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4201041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250