JP4354542B2 - 液晶表示装置及びその製造方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、液晶表示装置（以下に“AMLCD”と略する）及びその製造方法に関する。特に、本発明は、薄膜トランジスタ（ＴＦＴ）、該薄膜トランジスタに連結された画素電極とを含んで製造工程を単純化させた液晶表示装置の製造方法およびその液晶表示装置に関する。
【０００２】
【従来の技術】
今まで画像情報を画面に示す画面表示装置の中、ブラウン管表示装置（Cathode Ray Tube; CRT）が多く用いられている。しかし、最近には薄型及び軽量という長点のためにいずれの場所でも容易に使用が出来る薄膜型の平板表示装置と代替されつつある。特に、液晶表示装置は、表示解像度が他の平板装置より優れており、動画像を具現する際にその品質がブラウン管に比べることが出来る程に反応速度が早いため、最も活発な研究開発が行われている。
【０００３】
液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用したことである。液晶分子は細長く、方向性及び分極性を有している。このような性質を利用して液晶分子に人為的に電磁気場を印加することで、配列方向を調節することが出来る。液晶分子の配向方向と、液晶の光学的異方性とを用いて光を透過、又は遮断することが出来る。
【０００４】
現在には、行列方式で配列された薄膜トランジスタと、画素電極とを含むアクティブマトリクス液晶表示装置は、優れた画質の特性と自然色を提供するので、最も注目されている製品である。
【０００５】
従来の液晶表示装置の構造は、次の如くである。従来の液晶表示装置は、様々な素子が設けられた二つのパネルが対向し、その間に液晶層が介されている形状である。一般にカラーフィルターパネルと呼ばれる第１パネルには、色を現す複数個の素子が構成されている。
【０００６】
前記カラーフィルターパネルには、第２パネルの画素の位置に合わせて赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターが順次に配列されている。前記カラーフィルターの間には、細いブラックマトリクスが形成されている。それは、他のカラーフィルター間の境界を明確に区分し、混合色が発生することを防止する。又、前記カラーフィルター上に共通電極が形成されている。前記共通電極は、前記液晶に電気場を印加するための一方の電極としての役割をする。
【０００７】
従来の液晶表示装置の他方の前記第２パネルは、スイッチ素子と、前記液晶に電界を印加するための導電性の配線とを含む。前記第２パネルをアクティブパネルと称する。前記アクティブパネルには、透明基板上に前記画素の位置に合わせて複数の画素電極が形成されている。前記画素電極は、前記カラーフィルターパネル上に形成されている共通電極と対向して、液晶に電気場を印加する他方の電極としての役割をする。
【０００８】
前記複数の画素電極の水平配列方向に沿って複数の信号配線が形成されており、垂直配列方向に沿っては、複数のデータ配線が形成されている。前記各々の画素電極の一部には、前記画素に電気場信号を印加する前記薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は、信号配線の一つに対応するように連結されており、ソース電極はデータ配線の一つに対応するように連結されている。前記信号配線を“ゲート配線”とも称し、前記データ配線を“ソース配線”とも称する。前記薄膜トランジスタのドレイン電極は、前記画素電極に連結されている。又、前記ゲート配線及び前記ソース配線の端部には、外部から印加される信号を受け取るための終端端子（Terminal）、又はパッドが形成されている。
【０００９】
外部ソースから電気信号が前記ゲートパッドに印加される際、信号は前記ゲート配線を通じて前記ゲート電極に印加される。ソース配線は前記ソースパッドに外部から印加された画像情報をソース電極に印加する。ゲート電極はソース電極からの画像情報をドレイン電極に印加するかないかを調節する。従って、前記ゲート電極に印加される信号を調節することによって、前記ドレイン電極へのデータ信号の印加が決定される。従って、前記薄膜トランジスタの前記ドレイン電極に連結されている前記画素電極にデータ信号を選択的に印加することが出来る。即ち、各々の前記薄膜トランジスタは、対応する画素電極を駆動させるためのスイッチとしての役割をする。
【００１０】
前述した第１、第２のパネルは、所定の間隔（セルギャップ；Cell Gap）を隔てて対向されており、前記両パネル間のセルギャップに液晶物質が注入されている。各々のパネルの外側部にはパネルからの光を選択的に透過させるための偏光板が形成されている。これで液晶表示装置の重要要素である液晶パネルが完成される。
【００１１】
前記液晶パネルの製造工程は複雑であり、多数の製造工程が要求される。特に、薄膜トランジスタを含むアクティブパネルを製造するには、いろいろな工程が要求される。このように複雑な製造工程によって製品の性能が決定されるため、可能な限り工程が簡単であれば、不良が発生する確率が少なくなる。さらに、前記アクティブパネルには、液晶表示装置の性能を決定する重要な素子が多く形成されているため、前記アクティブパネルの製造工程を単純化させることが良い製品を生産する重要な役割をする。
【００１２】
図１は、従来の液晶表示装置のアクティブパネルの一部を示し、図２（ａ）〜図３（ｃ）は、図１のII−II線に沿った従来のアクティブパネルの製造方法を説明するための断面図である。
【００１３】
図１、図２（ａ）に示すように、透明ガラス基板１にアルミニウム合金を蒸着し、フォトリソグラフィー法(Photo-Lithography；写真食刻法）で各々所定の形状を有するようにパターニングしてゲート電極１１、ゲート配線１３、ゲートパッド１５、ソースパッド２５及び短絡配線４５を形成する。前記ゲート電極１１はマトリクス状で配列された画素の一つの隅部に対応するように位置されている。前記ゲート配線１３は、前記行方向に配列されたゲート電極１１と連結されている。前記ゲートパッド１５は前記ゲート配線１３の端部に形成されている。又、前記ソースパッド２５は、前記ゲート配線１３が形成されているソース配線２３の端部に形成されている。前記短絡配線４５は全ての前記ゲートパッド１５及び前記ソースパッド２５とに連結されている。
【００１４】
しかし、アルミニウムを含む金属物質の表面には、ヒロック(Hillock）と呼ばれる角が形成されて近接する層の間にショートを発生させる。このようなヒロックの形成を防止するためには陽極酸化工程で陽極酸化層１９を形成する。前記短絡配線４５を利用してアルミニウムを含む前記データ電極１１、前記ゲート配線１３、前記ゲートパッド１５及び前記ソースパッド２５を陽極酸化する時、電極として活用する。しかし、前記陽極酸化層１９は、電流をよく通さない性質がある。もし、外部の電気的信号を受け取るゲートパッド１５及びソースパッド２５の表面に陽極酸化層１９が形成されたとすれば、電気的信号が良好に印加されることは出来なくなる。このような問題点を解決するために図２（ｂ）に示すように、ゲートパッド１５及びソースパッド２５の表面には陽極酸化層を形成しないようにする。
【００１５】
そして、図２（ｃ）に示すように、前記基板１上に酸化シリコン、又は窒化シリコンを蒸着しパターニングして、ゲート絶縁層１７を形成する。前記ゲート絶縁層１７上に純粋アモルファスシリコンのような真性半導体物質と、不純物が添加されたアモルファスシリコンのような不純物半導体物質を連続に蒸着し、フォトリソグラフィー法でパターニンングして半導体層３３及び不純物半導体層３５を形成する。
【００１６】
そして、図２（ｄ）に示すように、前記ゲート絶縁層１７をフォトリソグラフィー法でパターニングして、前記ゲートパッド１５部分上に第１ゲートコンタクトホール５１を、前記ソースパッド２５部分上には第１ソースコンタクトホール６１を形成する。前記第１コンタクトホール５１及び６１は、前記ゲート絶縁層１７を貫いて形成されており、陽極酸化層１９が形成されてないゲートパッド１５及びソースパッド２５の部分を露出させる。
【００１７】
そして、図３（ａ）に示すように、前記半導体層３３の一方上にクローム、又はクローム合金のような金属物質を蒸着しパターニングして、ソース電極２１を形成し、前記半導体層３３の他方上にドレイン電極３１を形成する。ここで、前記不純物半導体層３５と前記ソース電極２１との間、又前記不純物半導体層３５と前記ドレイン電極３１との間は、オーミック接触をなしている。しかし、前記ソース電極２１と前記ドレイン電極３１との間に前記不純物半導体層３５が連結し形成されていれば、ソース電極２１とドレイン電極３１とは常に導通する状態となり、スイッチとしての役割は出来なくなる。従って、ソース電極２１とドレイン電極３１間にある前記不純物半導体層３５は、例えば、エッチング法のような方法で除去しなければならない。
【００１８】
又、図１に示すように、前記ソース電極２１に連結するように前記列配列方向で延長するソース配線２３が図３（ａ）に示すように形成されている。前記ソース配線２３は、前記ゲート配線１３とほぼ直交するように位置されている。そして、前記ソース配線２３の端部には、前記ソースパッド２５を連結させるために前記第１ソースコンタクトホール６１を覆うソースパッド中間電極６５が形成されている。又、前記ゲートパッド１５にも前記第１ゲートパッドコンタクトホール５１を覆うゲートパッド中間電極５５が形成されている。
【００１９】
そして、図３（ｂ）に示すように、酸化シリコン又は、窒化シリコン等の絶縁物質を基板全面に蒸着して保護層３７を形成する。そして、フォトリソグラフィー法でパターニングして前記ゲートパッド１５部分に第２ゲートコンタクトホール５３を、前記ソースパッド２５部分に第２ソースコンタクトホール６３を、そしてドレイン電極３１部分にはドレインコンタクトホール７１を形成する。前記第２ゲートコンタクトホール５３はゲートパッド中間電極５５の一部を、第２ソースコンタクトホール６３は前記ソースパッド中間電極６５の一部を、そして、ドレインコンタクトホール７１はドレイン電極３１の一部を各々露出させる。
【００２０】
前記ゲートパッド１５とソースパッド２５を連結する前記短絡配線４５は、最終に完成された前記液晶表示装置では必要ない。従って、前記短絡配線４５において前記ゲートパッド１５と前記ソースパッド２５とを互いに連結する部分を除去し、又は必要によっては短絡配線４５の全部を除去することもできる。この際、エッチング法を用いて除去する（図示せず）。
【００２１】
そして、図３（ｃ）に示すように、ITO(Indium Tin Oxide）を蒸着しパターニングして、画素電極４１、ゲートパッド連結端子５７、又ソースパッド連結端子６７を形成する。前記画素電極４１は、前記ドレインコンタクトホール７１を通じて前記ドレイン電極３１に連結されている。前記ゲートパッド連結端子５７は、前記第２ゲートコンタクトホール５３を通じて前記ゲートパッド中間電極５５に連結されている。前記ソースパッド連結端子６７は、前記第２ソースコンタクトホール６３を通じて前記ソースパッド中間電極６５に連結されている。
【００２２】
以上の製造工程は、一回の陽極酸化処理工程と少なくとも７〜８回のマスク工程が要求される製造工程である。この際、一回のマスク工程だけでも減らすことが出来れば、製造費用及び製造時間が節減され、製造歩留まりが向上される。従って、マスク工程の回数を減らすために陽極酸化工程を使用せずにマスク工程の１〜２段階を減らした製造工程が次の如く開発された。
【００２３】
図４は、従来の液晶表示装置の一部を示す図であり、図５（ａ）〜図６（ｃ）は、パターニング工程を単純化した方法を説明するための図４のIV−IV線に沿った断面図である。
【００２４】
図５（ａ）に示すように、透明基板１上にアルミニウム、又はアルミニウム合金のような物質を蒸着して、フォトリソグラフィー法でパターニングして低抵抗ゲート配線１３a及び低抵抗ゲートパッド１５aを形成する。前記低抵抗ゲート配線１３aは、行列配列方式で設計された画素電極４１の間に位置され、前記低抵抗ゲートパッド１５aは、前記低抵抗ゲート配線１３aの端部分に形成されている。
【００２５】
前述したようにアルミニウムを使用する層は、表面にヒロックが発生しやすい。従って、クローム（Cr）、モリブデン(Mo）、タンタル(Ta）、又はアンチモン（Sb）のような金属物質を蒸着しパターニングして、前記低抵抗ゲート配線13a上にゲート配線１３と、前記低抵抗ゲートパッド１５ａ上にゲートパッド１５を各々形成する。そして、図５（ｂ）に示すように、前記ゲート配線１３から分岐するゲート電極１１が形成される。前記ゲート電極１１は画素の隅部に形成される（図４を参照されたい）。図５（ｂ）にはクローム、モリブデン、タンタル、又はアンチモンのような金属物質が前記アルミニウム層を完全に覆う形態を示すが、前記アルミニウムの一部だけを覆うように形成することも出来る。
【００２６】
図５（ｃ）に示すように、前記基板１上に酸化シリコン、又は窒化シリコンのような絶縁物質を蒸着して絶縁層１７を形成する。前記ゲート絶縁層１７上に純粋アモルファスシリコンのような真性半導体物質を、不純物が添加されたアモルファスシリコンのような不純物半導体物質とを各々連続に蒸着しパターニングして、半導体層３３及び不純物半導体層３５を形成する。
【００２７】
図６（ａ）に示すように、クローム、又はクローム合金のような金属物質を蒸着しパターニングしてソース電極２１、ドレイン電極３１、ソース配線２３及びソースパッド２５を形成する。前記ソース電極２１は、前記半導体層３３及び前記不純物半導体層３５を介して前記ゲート電極１１の一方の一部と重畳されるように形成されている。前記ドレイン電極３１は、前記半導体層３３及び不純物半導体層３５を介して前記ゲート電極１１の他方の一部と重畳されるように形成されている。この際、前記ソース電極２１と前記不純物半導体層３５との間、そして、前記ドレイン電極３１と前記不純物半導体層３５との間は、オーミック接触をなしている。又、前記ソース電極２１と前記ドレイン電極３１とをマスクとして前記不純物半導体層３５を選択的にエッチングし、前記ソース電極２１と前記ドレイン電極３１の間に残っている前記不純物半導体層３５を除去する。図４及び図６（ａ）に示すように、前記ソースパッド２３は、列配列方向に配列されて前記ソース電極２１と連結されており、前記ソースパッド２５は前記ソース配線２３の端部に形成されている。
【００２８】
図６（ｂ）に示すように、前記ソース電極２１及び前記ドレイン電極３１を有する前記基板１上に酸化シリコン、又は窒化シリコンのような絶縁物質を蒸着して保護層３７を形成する。前記保護層３７及び前記絶縁層１７の一部分をパターニングしてドレインコンタクトホール７１、ゲートパッドコンタクトホール５９、そしてソースパッドコンタクトホール６９を形成する。前記ドレインコンタクトホール７１はドレイン電極３１の一部を露出させ、前記ゲートパッドコンタクトホール５９はゲートパッド１５を露出させ、前記ソースパッドコンタクトホール６９はソースパッド２５を露出させる。
【００２９】
図６（ｃ）に示すように、前記保護層３７上にITO(Indium Tin Oxide）のような透明導電物質を蒸着しパターニングして、画素電極４１、ゲートパッド連結端子５７、そしてソースパッド連結端子６７を形成する。前記画素電極４１は、前記ドレインコンタクトホール７１を通じて前記ドレイン電極３１に連結されている。前記ゲートパッド連結端子５７は、前記ゲートパッドコンタクトホール５９を通じて前記ゲートパッド１５に連結されている。又、前記ソースパッド連結端子６７は、前記ソースパッドコンタクトホール６９を通じて前記ソースパッド２５に連結されている。
【００３０】
上述の問題点を解決するための陽極酸化する製造方法及び陽極酸化しない製造方法について、図７（ａ）〜７（ｂ）及び図８を参照して各々説明する。図７（ａ）〜７（ｂ）は、図１のV−V線に沿った断面図であり、図８は、図４のVI−VI線に沿った断面図である。
【００３１】
陽極酸化法を使用する製造方法において、陽極酸化層は、比較的に耐化学性が強い物質で構成されるので、アクティブ基板の形成に使用されるエッチャントによく反応しない。図７（ａ）を参照して前記ゲート絶縁層１７の製造工程において、前記半導体層３３、前記不純物半導体層３５及び前記ゲートパッドコンタクトホール５１、前記ゲートパッド１５の外縁部に陽極酸化層１９が形成されて前記ゲートパッド１５を覆う前記ゲート絶縁層１７の製造工程でエッチング液が浸透することを防止する。そして、図７（ｂ）に示すように、ゲートパッド中間電極５５を形成する時、ゲートパッド中間電極５５は、前記ゲートパッド１５の周辺領域を覆い、前記ゲートパッド１５を保護している。しかし、前記陽極酸化法を使用すると、多くのマスク工程が要求されてマスク整列時に誤差が発生しやすい。
【００３２】
次に陽極酸化しない製造方法では、陽極酸化する製造方法に比べ使用されるマスクの回数が少ないため、マスクの整列時に発生する誤差が少なくなり、又製造に所要される時間を短縮することができる。しかし、半導体層及び不純物半導体層、又はソース電極及びドレイン電極を形成する時に、前記ゲートパッド１５を覆うゲート絶縁層１７の形成段階を通じてエッチャントが前記ゲートパッド１５をアンダーカットして前記ゲートパッド１５に不良を発生させる（図８）。
【００３３】
【発明が解決しようとする課題】
本発明は、エッチャントの浸透からゲートパッドを保護することができる液晶表示装置及びその製造方法を提供することを目的とする。
【００３４】
又、本発明は、ゲートパッドをエッチャントの浸透から保護し、同じにゲートパッド部の接触抵抗を減少させることができる液晶表示装置及びそのの製造方法を提供することを他の目的とする。
【００３５】
【問題を解決するための手段】
本発明による液晶表示装置の製造方法は、基板上にゲート配線、前記ゲート配線から分岐する少なくとも一つのゲート電極、そして前記ゲート配線の端部に配置されている外周部を有するゲートパッドを形成する段階と；前記基板上に前記ゲート配線、前記ゲート電極、前記ゲートパッドにゲート絶縁層を形成する段階と；そして前記ゲートパッドの外周部の少なくとも一部分を覆う前記ゲート絶縁層上に第１ダミーゲートパッドを形成する段階とを含む。
【００３６】
本発明による液晶表示装置は、基板と；前記基板上に形成されているゲート配線と；前記基板上の前記ゲート配線から分岐する少なくとも一つのゲート電極と；前記基板上の前記ゲート配線の端部に配置された外周部を有するゲートパッドと；前記ゲート配線、前記ゲート電極及び前記ゲートパッドの前記基板上に形成されたゲート絶縁層と；前記ゲートパッドの外周部の少なくとも一部分上の前記ゲート絶縁層上に形成された第１ダミーゲートパッドと；から構成される。
【００３７】
好ましくは、前記第１ダミーゲートパッドは、半導体物質から成る。
【００３８】
好ましくは、前記第１ダミーゲートパッドは、導電物質から成る。
【００３９】
好ましくは、前記第１ダミーゲートパッド上に第２ダミーゲートパッドを形成する段階を含む。
【００４０】
好ましくは、半導体物質から前記第１ダミーゲートパッドを形成し、導電物質から前記第２ダミーゲートパッドを形成する。
【００４１】
好ましくは、前記第１ダミーゲートパッドは、半導体物質をパターニングして形成し、前記ゲート電極上に半導体層を形成する段階を含む。
【００４２】
好ましくは、前記第１ダミーゲートパッドをマスクとして前記ゲート絶縁層を選択的にエッチングして前記ゲートパッドコンタクトホールが完全に露出されるように形成する段階を含む。
【００４３】
好ましくは、第１導電物質をパターニングして前記第１ダミーゲートパッドに第２ダミーゲートパッドを形成し、前記保護層を選択的にエッチングして前記第２ダミーゲートパッドの一部を露出させ、前記ゲートパッド上に前記ゲートコンタクトホールを形成する段階を含む。
【００４４】
好ましくは、前記第１導電物質をパターニングする段階で、前記ゲートパッドコンタクトホールが傾斜された階段形状の構造を有するように前記第２ダミーゲートパッドを形成する。
【００４５】
好ましくは、前記傾斜された側壁の構造が階段の形状を有する。
【００４６】
好ましくは、前記保護層、前記第１ダミーゲートパッド及び前記ゲート絶縁層に階段形状の前記ゲートパッドコンタクトホールを形成する。
【００４７】
好ましくは、前記保護層の選択的エッチング段階と前記ゲート絶縁層の選択的エッチング段階は、連続的に一段階で行われる。
【００４８】
好ましくは、半導体物質をパターニングして前記ゲート電極上に半導体層を形成する段階と、前記第１ダミーゲートパッドを形成する段階で前記第１導電物質をパターニングして前記第１ダミーゲートパッドを形成し、前記ゲート電極の一方上の前記半導体層上にドレイン電極を形成し、前記ゲート電極の他方上の前記半導体層上にソース電極を形成する段階を含む。
【００４９】
好ましくは、前記基板上に保護層を形成する段階と、前記保護層を選択的にエッチングして前記ドレイン電極を露出させるドレインコンタクトホールを形成し、前記ゲートパッド上に前記ゲート絶縁層の一部と前記第１ダミーゲートパッドの一部を露出させるゲートコンタクトホールの一部を形成する段階と、前記第１ダミーゲートパッドをマスクとして前記ゲート絶縁層を選択的にエッチングして前記ゲートコンタクトホールが完全に露出されるように形成する段階と、第２導電物質をパターニングして前記ゲートパッドコンタクトホールを通じて前記ゲートパッドに接触するゲートパッド連結端子を形成し、前記ドレインコンタクトホールを通じて前記ドレイン電極に接触する画素電極を形成する段階とを含む。
【００５０】
好ましくは、前記第１ダミーゲートパッドを形成する段階で、前記第１導電物質をパターニングして前記ソースに連結されるソース配線を形成し、前記ソースパッドを前記ソース配線の端部分に形成し、前記保護層を選択的にエッチングする段階で、前記ソースパッドの一部を露出させるソースコンタクトホールを加えて形成し、前記第２導電物質をパターニングする段階で、前記ソースパッドコンタクトホールを通じて前記ソースパッドに接触されるソースパッド連結端子を形成する。
【００５１】
好ましくは、前記ゲート配線を形成する段階で、前記基板上に第１導電物質をパターニングして低抵抗ゲート配線と前記低抵抗ゲート配線の端部分に低抵抗ゲートパッドを形成し、第２導電物質をパターニングして前記低抵抗ゲート配線の少なくとも一部上にゲート配線と、前記ゲート配線で分岐された少なくとも一つのゲート電極と、そして前記ゲート配線の端部分に位置して前記低抵抗ゲートパッドの少なくとも一部を覆うゲートパッドを形成する段階を含む。
【００５２】
好ましくは、前記第１導電物質はアルミニウムを含む。
【００５３】
好ましくは、前記第２導電物質はクローム、モリブデン、タンタル、そして、アンチモンの中の少なくとも一つを含む。
【００５４】
【発明の実施の形態】
本発明では液晶表示装置の製造工程を単純化させるために、陽極酸化法を使用しない。そして、エッチャントの浸透からゲートパッド、又はソースパッドを保護するためには、次の如き方法を用いた。
【００５５】
基板上にアルミニウムを含む第１導電物質を蒸着しパターニングして、ゲート配線、ゲート電極及びゲートパッドを形成する。第１絶縁物質を用いて前記ゲート配線、ゲート電極及び前記ゲートパッドを覆うゲート絶縁層を形成する。前記ゲート絶縁層上に真性半導体物質及び不純物が添加された不純物半導体物質を連続蒸着しパターニングして、前記ゲート電極を覆う半導体層及び不純物半導体層を各々形成する。ここで、前記ゲートパッドの外周部、又は端部上にダミー半導体層及びダミー不純物半導体層をダミーゲートパッドで形成する。そして、クロームを含む第２導電物質を用いてソース電極、ドレイン電極、ソース配線及びソースパッドを形成する。この際、前記ダミー半導体ゲートパッドに加えて第２導電層からなるダミーゲートパッドを前記ゲートパッドの端部、又は外周部を囲むように形成される。そして、前記ソース電極、前記ドレイン電極、前記ソース配線、前記ソースパッド及び前記ダミーゲートパッド上に保護層として第２絶縁層を形成する。前記保護層上にドレインコンタクトホール、ゲートパッドコンタクトホール、そしてソースパッドコンタクトホールを形成する。前記保護層上に透明導電物質を蒸着しパターニングして、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される画素電極を形成し、前記ゲートパッドコンタクトホールを通じて前記ゲートパッドに連結されるゲートパッド連結端子を形成し、前記ソースパッドコンタクトホールを通じて前記ソースパッドに連結されるソースパッド連結端子を形成する。前記ダミー半導体ゲートパッド及び／又は、前記ダミー導電ゲートパッドは、前記ゲートパッドにエッチング保護層としての役割をする。
【００５６】
本発明について、以下に具体的に説明する。
【００５７】
発明の実施の形態１．
図９は、本発明の実施の形態による液晶表示装置を示す平面図であり、図１０（ａ）〜図１１（ｃ）は、図９のVIII−VIII線に沿った断面図である。本実施の形態では、半導体物質を用いてダミーゲートパッドを製造する工程について説明する。
【００５８】
図１０（ａ）に示すように透明ガラス基板１０１上にアルミニウムを蒸着しフォトリソグラフィ法でパターニングして、低抵抗ゲート配線１１３ａ及び低抵抗ゲートパッド１１５ａを形成する。前記低抵抗ゲート配線１１３ａは後に形成するゲート配線１１３に位置され、前記低抵抗ゲートパッド１１５ａは後に形成されるゲートパッド１１５に位置される。
【００５９】
図１０（ｂ）に示すように、前記低抵抗ゲート配線１１３ａ及び前記低抵抗ゲートパッド１１５ａ上にクローム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、又はアンチモン（Ｓｂ）のような金属を蒸着しパターニングして、ゲート電極１１１、ゲート配線１１３及びゲートパッド１１５を形成する。前記ゲート電極１１１は、対応する画素電極１４１の一隅部に配置されている。前記ゲート配線１１３は、前記複数のゲート電極１１１を連結するために一方向で配置され、前記低抵抗ゲート配線１１３ａを覆っている。この際、前記ゲート配線１１３は、前記低抵抗ゲート配線１１３ａを完全に覆うように形成することもでき、又は前記低抵抗ゲート配線１１３ａを部分的に覆うように形成することも出来る。前記ゲートパッド１１５は、前記ゲート配線１１３の端部に形成され、前記ゲート配線１１３が前記低抵抗ゲート配線１１３ａを覆う方法と類似な方法で前記低抵抗ゲートパッド１１５ａを覆う。
【００６０】
図１０（ｃ）に示すように、前記基板１０１上に酸化シリコン、又は窒化シリコンを蒸着してゲート絶縁層１１７を形成する。前記ゲート絶縁層１１７上に純粋アモルファスシリコンのような真性半導体物質と不純物が添加されたアモルファスシリコンのような半導体物質を連続蒸着しパターニングして、前記ゲート電極１１１を覆う半導体層１３３及び不純物半導体層１３５を形成する。又、前記ゲート絶縁層１１７の形成段階において、前記半導体層１３３及び不純物半導体層１３５からなるダミーゲートパッド１１５ｂが前記ゲートパッド１１５の外周部を囲んで形成される。前記ダミーゲートパッド１１５ｂは、前記ゲートパッド１１５に対してエッチング保護層としての役割をする。
【００６１】
図１１（ａ）に示すように、前記半導体層１３３及び前記不純物半導体層１３５を含む前記基板上にクローム、又はクローム合金を蒸着しパターニングして、ソース電極１２１、ドレイン電極１３１、ソース配線１２３及びソースパッド１２５を形成する。前記ソース電極１２１は、前記ゲート電極１１１の一方の部分と重畳されるように、前記ドレイン電極１３１は、前記ゲート電極１１１の他方の部分と重畳されるように前記半導体層１３３及び不純物半導体層１３５を介して各々形成されている。前記ソース電極１２１と前記不純物半導体層１３５，そして前記ドレイン電極１３１と前記不純物半導体層１３５は、各々オーミックコンタクトをなしている。前記ソース電極１２１及び前記ドレイン電極１３１をマスクとして前記不純物半導体層１３５を選択的にエッチングして前記ソース電極１２１と前記ドレイン電極１３１の間に存在する前記不純物半導体層１３５を完全に除去する。この際、このエッチング処理方法で前記ゲートパッド１１５の外周部を囲む前記ダミーゲートパッド１１５ｂを形成するために使用された前記不純物半導体物質が除去され、前記ダミーゲートパッド１１５ｂは真性半導体物質からなる前記半導体層１３３だけを有しているようになる。図９に示すように、前記ソース配線１２３は、列方向に延長され、前記ソース電極１２１に連結されている。前記ソースパッド１２５は、前記ソース配線１２３の端部に形成されている。
【００６２】
図１１（ｂ）に示すように、前記ソース電極１２１を含む前記基板１０１上に酸化シリコン、又は窒化シリコンのような絶縁物質を蒸着しパターニングして保護層１３７を形成する。前記保護層１３７は、前記ドレイン電極１３１上に形成されているドレインコンタクトホール１７１を含み、前記ゲートパッド１１５上に形成されているゲートパッドコンタクトホール１５９を含む。前記ゲートパッドコンタクトホール１５９を通じて前記ダミーゲートパッド１１５ｂの一部分が露出される。前記ダミーゲートパッド１１５ｂをマスクとして前記ゲートパッド１１５を覆う前記ゲート絶縁層１１７の一部を連続にエッチングし除去し、前記ゲートパッドコンタクトホール１５９を通じて前記ゲートパッド１１５の一部分を露出させる。前記ソースパッド１２５上にはソースパッドコンタクトホール１６９が形成される。
【００６３】
窒化シリコンのような同一物質から前記ゲート絶縁層１１７及び前記保護層１３７を形成することによって、前記連続エッチング過程の間にこれらの膜を選択的にエッチングすることが出来、この際、前記ダミーゲートパッド１１５ｂはマスクとしての役割をする。さらに、前記保護層１３７，前記ダミーゲートパッド１１５ｂ及び前記ゲート絶縁層１１７は、前記ゲートパッドコンタクトホール１５９のために段差形状の側壁構造を示す。
【００６４】
図１１（ｃ）に示すように、前記保護層１３７上にITO(Indium Tin Oxide）のような透明導電物質を蒸着しパターニングして画素電極１４１、ゲートパッド連結端子１５７及びソースパッド連結端子１６７を形成する。前記画素電極１４１は、前記ドレインコンタクトホール１７１を通じて前記ドレイン電極１３１に連結されている。前記ゲートパッド連結端子１５７は、前記ゲートパッドコンタクトホール１５９を通じて前記ダミーゲートパッド１１５ｂ及び前記ゲートパッド１１５に連結されている。前記ソースパッド連結端子１６７は、前記ソースパッドコンタクトホール１６９を通じて前記ソースパッド１２５に連結されている。
【００６５】
本実施の形態において、真性半導体物質を含む前記半導体層１３３は、前記ゲートパッド１１５の外周部を覆うゲート絶縁層１１７の段差された部分を囲む。その結果、前記半導体物質は、ゲート絶縁層１１７の弱い部分を通じてエッチャントが浸透することを防止する。
【００６６】
発明の実施の形態２．
図１２（ａ）〜図１３（ｃ）は、本発明の他の実施の形態による液晶表示装置の製造方法を説明するために図９のIX−IX線に沿った断面図である。本実施の形態では、ソース電極又はドレイン電極を形成するクロームのような金属物質を用いてダミーゲートパッドを形成する工程について説明する。
【００６７】
図１２（ａ）に示すように、透明ガラス基板１０１上にアルミニウムを蒸着し、フォトリソグラフィ法でパターニングして低抵抗ゲート配線１１３ａ及び低抵抗ゲートパッド１１５ａを形成する。前記低抵抗ゲート配線１１３ａは、追後に形成されるゲート配線１１３に位置される。そして、前記低抵抗ゲートパッド１１５ａは、追後に形成されるゲートパッド１１５に位置される。
【００６８】
図１２（ｂ）に示すように、前記低抵抗ゲート配線１１３ａ及び前記低抵抗ゲートパッド１１５ａ上にクローム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、又はアンチモン（Ｓｂ）のような金属を蒸着しパターニングして、ゲート電極１１１、ゲート配線１１３及びゲートパッド１１５を形成する。複数の前記ゲート電極１１１は、行配列方式の対応する画素の一隅部に形成されている。前記ゲート配線１１３は、複数の前記ゲート電極１１１に連結されるように垂直方向で延長し、前記低抵抗ゲート配線１１３ａを完全に、又は部分的に覆うように形成されている。前記ゲートパッド１１５は前記ゲート配線１１３ａの端部に形成され、前記ゲート配線１１３が前記低抵抗配線１１３ａを覆う方法と類似な方法で前記低抵抗ゲートパッド１１５ａを覆う。
【００６９】
図１２（ｃ）に示すように、前記ゲート電極１１１、前記ゲート配線１１３及び前記ゲートパッド１１５を含む前記基板１０１上に酸化シリコン、又は窒化シリコンを蒸着してゲート絶縁層１１７を形成する。そして、前記ゲート絶縁層１１７上に純粋アモルファスシリコンのような真性半導体物質及びアモルファスシリコンのような不純物が添加された不純物半導体物質の順に蒸着しパターニングして、前記ゲート電極１１１を覆う半導体層１３３及び不純物半導体層１３５を形成する。
【００７０】
図１３（ａ）に示すように、前記基板１０１上にクローム、又はクローム合金を蒸着しパターニングして、ソース電極１２１、ドレイン電極１３１、ソース配線１２３、ソースパッド１２５及びダミーゲートパッド１１６ｂを形成する。前記半導体層１３３及び不純物半導体層１３５を介し、前記ソース電極１２１は前記ゲート電極１１１の一方の部分と重畳されており、前記ドレイン電極１３１は前記ゲート電極１１１の他方の部分と重畳されている。ここで、前記ソース電極１２１と前記不純物半導体層１３５、そして前記ドレイン電極１３１と不純物半導体層１３５の間は、オーミックコンタクトをなしている。前記ソース電極１２１及び前記ドレイン電極１３１をマスクとして前記ソース電極１２１と前記ドレイン電極１３１の間に存在する前記不純物半導体層１３５を選択的にエッチングして完全に除去する。図９に示すように前記ソース配線１２３は、一方向で延長され、複数の前記ソース電極１２１に連結されている。前記ソースパッド１２５は、前記ソース配線１２３の端部に形成される。
【００７１】
前記ダミーゲートパッド１１６ｂは、前記ゲート絶縁層１１７の段差された部分を覆っており、前記ゲートパッド１１５の外周部を囲んでいる。前記ダミーゲートパッド１１６ｂは、前記ゲートパッド１１５のエッチング保護層としての役割をする。
【００７２】
図１３（ｂ）に示すように、前記ソース電極１２１が形成された前記基板１０１上に酸化シリコン、又は窒化シリコンのような絶縁物質を蒸着して保護層１３７を形成する。前記保護層１３７をパターニングして前記ドレイン電極１３１部分にはドレインコンタクトホール１７１を形成し、前記ゲートパッド１１５上には前記ダミーゲートパッド１１６ｂの一定部分を露出させるゲートパッドコンタクトホール１５９を形成する。前記ダミーゲートパッド１１６ｂをマスクとしてエッチングを連続進行して前記ゲートパッド１１５を覆っている前記ゲート絶縁層１１７をエッチングし、前記ゲートコンタクトホール１５９を通じて前記ゲートパッド１１５の一部を露出させる。そして、前記ソースパッド１２５の近傍にソースパッドコンタクトホール１６９が形成される。
【００７３】
窒化シリコンのような物質で前記ゲート絶縁層１１７及び前記保護層１３７を形成することによって、連続エッチング工程の間にこのような膜を選択的にエッチングすることができ、この際、前記ダミーゲートパッド１１６ｂはマスクとしての役割をする。又、前記保護層１３７、前記ダミーゲートパッド１１６ｂ及び前記ゲート絶縁層１１７は前記ゲートパッドコンタクトホール１５９のために段差形状の側壁構造をなしている。
【００７４】
図１３（ｃ）に示すように、前記保護層１３７上にITO（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）のような透明導電物質を蒸着しパターニングし、画素電極１４１、ゲートパッド連結端子１５７及びソースパッド連結端子１６７を形成する。前記画素電極１４１は、前記ドレインコンタクトホール１７１を通じてドレイン電極１３１に連結されている。前記ゲートパッド連結端子１５７は、前記ゲートパッドコンタクトホール１５９を通じて前記ダミーゲートパッド１１６ｂ及び前記ゲートパッド１１５に連結されている。前記ソースパッド連結端子１６７は、前記ソースパッドコンタクトホール１６９を通じて前記ソースパッド１２５に連結されている。
【００７５】
本実施の形態では、前記ソース電極１２１を形成するためにクロームを含む金属で前記ゲートパッド１１５を覆うゲート絶縁層１１７の段差された部分を囲む。その結果、前記ゲート絶縁層１１７の弱い部分（段差された部分）を通じてエッチャントが浸透することを防止する。更に、前記ダミーゲートパッド１１６ｂは前記ゲートパッド１１５及び前記ゲートパッド連結端子１５７に電気的に連結されているため、前記ゲートパッド１１５の接触抵抗が低くなる。
【００７６】
発明の実施の形態３．
又、図１４（ａ）〜図１５（ｃ）は、本発明の他の実施の形態による液晶表示装置の製造方法を説明するための図９のX−X線に沿った断面図である。本実施の形態では、ダミーゲートパッドを半導体物質と、クロームを含むソース電極物質で形成する方法について説明する。
【００７７】
図１４（ａ）に示すように、透明ガラス基板１０１上にアルミニウムを蒸着し、フォトリソグラフィ法でパターニングして、低抵抗ゲート配線１１３ａ及び低抵抗ゲートパッド１１５ａを形成する。前記低抵抗ゲート配線１１３ａは、追後形成されるゲート配線１１３に位置されている。そして、前記低抵抗ゲートパッド１１５ａは、追後に形成されるゲートパッド１１５に位置されている。
【００７８】
図１４（ｂ）に示すように、前記基板１０１上にクローム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、又はアンチモン（Ｓｂ）のような金属を蒸着しパターニングして、ゲート電極１１１、ゲート配線１１３及びゲートパッド１１５を形成する。図９に示すように、前記ゲート電極１１１は、行列配列の対応する画素の一隅部に形成されている。前記ゲート配線１１３は、前記ゲート電極１１１に連結され水平方向で延長され、前記低抵抗ゲート配線１１３ａを覆っている。前記ゲート配線１１３は、前記低抵抗ゲート配線１１３ａを完全に、又は部分的に覆うことが出来る。前記ゲートパッド１１５は、前記ゲート配線１１３の端部分に形成されており、前記低抵抗ゲートパッド１１５ａは前記低抵抗ゲート配線１１３ａを覆う前記ゲート配線１１３を形成する方法と類似な方法で覆っている。
【００７９】
図１４（ｃ）に示すように、前記基板１０１上に酸化シリコン、又は窒化シリコン等を蒸着してゲート絶縁層１１７を形成する。前記ゲート絶縁層１１７上に純粋アモルファスシリコンのような真性半導体物質及び不純物が添加されたアモルファスシリコンのような不純物半導体物質を連続に蒸着しパターニングして、半導体層１３３及び不純物半導体層１３５を各々形成する。そして、第１ダミーゲートパッド１１９ａは、前記ゲートパッド１１５を覆う前記ゲート絶縁層１１７の段差された部分の近くの前記ゲートパッド１１５を囲んで形成される。前記第１ダミーゲートパッド１１９ａは、前記半導体層１３３及び前記不純物半導体層１３５から構成されている。
【００８０】
図１５（ａ）に示すように、前記半導体層１３３及び前記不純物半導体層１３５を含む前記基板１０１上にクローム、又はクローム合金を蒸着しパターニングして、ソース電極１２１、ドレイン電極１３１、ソース配線１２３、ソースパッド１２５及び第２ダミーゲートパッド１１９ｂを形成する。前記半導体層１３３と前記不純物半導体層１３５を介して前記ソース電極１２１は前記ゲート電極１１１の一方の一部に重畳されており、前記ドレイン電極１３１は前記ゲート電極１１１の他方の一部に重畳されている。前記ソース電極１２１と前記不純物半導体層１３５との間、又前記ドレイン電極１３１と前記不純物半導体層１３５との間はオーミックコンタクトをなしている。前記ソース電極１２１及び前記ドレイン電極１３１をマスクとして前記ソース電極１２１とドレイン電極１３１との間に存在する前記不純物半導体層１３５の一部分をエッチングして完全に除去する。同時に、前記第２ダミーゲートパッド１１９ｂをマスクとして前記ゲートパッド１１５を囲む第１ダミーゲートパッド１１９ａを形成する不純物半導体物質を除去する。図９に示すように前記ソース配線１２３は、前記ソース電極１２１に列配列方向に連結するために延長されている。前記ソース配線１２３の端部分にソースパッド１２５が形成されている。そして、第２ダミーゲートパッド１１９ｂは、半導体物質からなる前記第１ダミーゲートパッド１１９ａを覆う。その結果、本実施の形態では半導体物質、そしてクロームのような金属からなる２層構造を有するダミーゲートパッドが形成される。前記第１ダミーゲートパッド１１９ａと第２ダミーゲートパッド１１９ｂは、前記ゲートパッド１１５に対してエッチング保護層としての役割をする。
【００８１】
図１５（ｂ）に示すように、前記基板１０１上に酸化シリコン、又は窒化シリコンのような絶縁物質を蒸着して保護層１３７を形成し、パターニングして前記ドレイン電極１３１上にドレインコンタクトホール１７１を形成する。前記ゲートバット１１５部分に前記第１ダミーゲートパッド１１９aと前記第２ダミーゲートパッド１１９ｂの一部分を露出させるようにゲートパッドコンタクトホール１５９が形成される。この際、前記第１ダミーゲートパッド１１９aをマスクとして連続エッチングして前記ゲートパッド１１５を覆っている前記ゲート絶縁層１１７をエッチングし、前記ゲートパッドコンタクトホール１５９を通じて前記ゲートパッド１１５を露出させる。前記ソースパッド１２５上にはソースパッドコンタクトホール１６９が形成される
窒化シリコンのような同じ物質で前記ゲート絶縁層１１７及び保護層１３７を形成することによって連続エッチング工程の際、このような膜を選択的にエッチングすることが出来、この際、前記第１ダミーゲートパッド１１９ａはマスクとしての役割をする。又、前記保護層１３７、第１ダミーゲートパッド１１９ａ、第２ダミーゲートパッド１１９ｂ、そして前記ゲート絶縁層１１７は前記ゲートパッドコンタクトホール１５９のために階段形状の側壁構造を形成する。
【００８２】
図１５（ｃ）に示すように、前記保護層１３７上にITO（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）のような透明導電物質を蒸着しパターニングして画素電極１４１、ゲートパッド連結端子１５７、そしてソースパッド連結端子１６７を形成する。前記画素電極１４１は前記ドレインコンタクトホール１７１を通じて前記ドレイン電極１３１に連結されている。前記ゲートパッド連結端子１５７は前記ゲートパッドコンタクトホール１５９を通じて前記第１ダミーゲートパッド１１９a、前記第２ダミーゲートパッド１１９ｂ、そしてゲートパッド１１５に連結されている。前記ソースパッド連結端子１６７は前記ソースパッドコンタクトホール１６９を通じて前記ソースパッド１２５に連結されている。
【００８３】
本実施の形態では、真性半導体物質を含む半導体層１３３物質とクローム金属を含むソース電極物質が前記ゲートパッド１１５を覆う前記ゲート絶縁層１１７上の周囲に形成される。その結果、前記ゲート絶縁層１１７の弱い部分（段差された部分）を通じてエッチャントが浸透することを効果的に防止することができる。
【００８４】
以上の実施の形態を通じて前記ゲートパッド１１５の外周部を囲んで覆う前記ダミーゲートパッドを形成するための様々な方法について説明した。図１６（ａ）〜図１６（ｃ）は、本発明の実施の形態による前記ダミーゲートパッド１１５ｂの他の形状を示す。
【００８５】
図１６（ａ）に示すように、前記ダミーゲートパッド１１５ｂは前記ゲートパッド１１５を完全に囲んで覆っている。図１６（ｂ）や図１６（ｃ）に示すように、前記ダミーゲートパッド１１５ｂは前記ゲートパッド１１５の一部分、又は外周部が覆われていないように前記ゲートパッド１１５とゲート配線１１３の一致する部分の一部だけを覆うことにすることも出来る。このような前記ダミーゲートパッドの様々な構成について、前記ダミーゲートパッド１１５ｂと関連して説明したが、これらの構成は本発明の他の構造で説明される前記ダミーゲートパッドにも適用される。
【００８６】
【発明の効果】
本発明は、エッチャントの浸透によってゲートパッドに不良が発生することを防止することができる。本発明において、ゲート絶縁層の形成後、ゲート絶縁層の段差された部分を通じてエッチャントが浸透することを防止するために、少なくとも一つの半導体物質、又は金属からなるダミーゲートパッドが前記ゲートパッドの外周部上に形成されている。
【００８７】
本発明の実施の形態１において、ソース電極を形成する間にゲートパッドの外周部、又は外端部を覆うゲート絶縁層上にダミーゲートパッドを形成する。その結果、ゲートパッドを覆うゲート絶縁層の段差された部分を通じてエッチャントが浸透することを防止する。さらに、ダミーゲートパッドが金属物質からなるため、前記ゲートパッドと連結されて、ゲートパッドの接触抵抗を低くすることが出来る。従って、ゲートパッドを保護し、そしてゲートパッド及び、配線の抵抗を低くして水平輝度不良も防止する。
【００８８】
本発明の実施の形態２において、半導体物質で第１ダミーゲートパッドを形成し、ソース電極の形成に使用する同じ金属物質で第１ダミーゲートパッドを覆う第２ダミーゲートパッドを形成することもある。この場合は、異なる製造工程の間にダミーゲートパッドが形成されるため、他の製造段階で発生するエッチャントの浸透を防止する。又、金属物質を含む第２ダミーゲートパッドによってゲートパッド部分で接触抵抗を低くして輝度不良防止する。さらに、第１ダミーゲートパッドと、第２ダミーゲートパッドとが異なる大きさで形成することによってゲートコンタクトホールで緩慢な傾斜を形成してITOで形成するゲートパッド連結端子の部分浸蝕も防止する。
【図面の簡単な説明】
【図１】 陽極酸化によって形成された従来の液晶表示装置を示す断面図。
【図２】 陽極酸化を使用した従来の液晶表示装置の製造方法を説明するための図１のII−II線に沿った断面図。
【図３】 陽極酸化を使用した従来の液晶表示装置の製造方法を説明するための図１のII−II線に沿った断面図（続き）。
【図４】 陽極酸化を使用せずに形成された従来の液晶表示装置を示す断面図。
【図５】 陽極酸化を使用せずに従来の液晶表示装置の製造方法を説明するための図４のIV−IV線に沿った断面図。
【図６】 陽極酸化を使用せずに従来の液晶表示装置の製造方法を説明するための図４のIV−IV線に沿った断面図（続き）。
【図７】 ゲート絶縁層及びその段差された部分を通したエッチャントの浸透を説明するための図１のV−V線に沿った断面図。
【図８】 ゲート絶縁層及びその段差された部分を通したエッチャントの浸透を説明するための図４のVI−VI線に沿った断面図。
【図９】 本発明の実施の形態による液晶表示装置を示す平面図。
【図１０】 本発明の実施の形態１による液晶表示装置の製造方法を示すための図９のVIII−VIII線に沿った断面図。
【図１１】 本発明の実施の形態１による液晶表示装置の製造方法を示すための図９のVIII−VIII線に沿った断面図（続き）。
【図１２】 本発明の他の実施の形態による液晶表示装置の製造方法を示すための図９のIX−IX線に沿った断面図。
【図１３】 本発明の他の実施の形態による液晶表示装置の製造方法を示すための図９のIX−IX線に沿った断面図（続き）。
【図１４】 本発明の他の実施の形態による液晶表示装置の製造方法を示すための図９のX−X線に沿った断面図。
【図１５】 本発明の他の実施の形態による液晶表示装置の製造方法を示すための図９のX−X線に沿った断面図（続き）。
【図１６】 本発明による液晶表示装置において、様々なゲートパッド部を示す図。
【符号の簡単な説明】
１、１０１ 基板
１１、１１１ ゲート電極
１３、１１３ ゲート配線
１５、１１５ ゲートパッド
１３ａ、１１３a 低抵抗ゲート配線
１５ａ、１１５a 低抵抗ゲートパッド
１１５ｂ ダミーゲートパッド
１７、１１７ ゲート絶縁層
１９ 陽極酸化層
１１９a 第１ダミーゲートパッド
１１９ｂ 第２ダミーゲートパッド
２１、１２１ ソース電極
２３、１２３ ソース配線
２５、１２５ ソースパッド
３１、１３１ ドレイン電極
３３、１３３ 半導体層
３５、１３５ 不純物半導体層
３７、１３７ 保護層
４１、１４１ 画素電極
４５ 短絡配線
５１ 第１ゲートパッドコンタクトホール
５３ 第２ゲートコンタクトホール
５５ ゲートパッド中間電極
５７、１５７ ゲートパッド連結端子
５９、１５９ ゲートパッドコンタクトホール
６１ 第１ソースコンタクトホール
６３ 第２ソースコンタクトホール
６５ ソースパッド中間電極
６７、１６７ ソースパッド連結端子
６９、１６９ ソースパッドコンタクトホール
７１、１７１ ドレインコンタクトホール

Claims (31)

1. 基板上にゲート配線、前記ゲート配線から分岐する少なくとも一つのゲート電極、そして、前記ゲート配線の端部に位置されている外周部を有するゲートパッドを形成する段階と、
   前記ゲート配線、前記ゲート電極及び前記ゲートパッドが形成された前記基板上にゲート絶縁層を形成する段階と、
   前記ゲートパッドを覆うゲート絶縁層の段差された部分を囲んで前記ゲートパッドの外周部の少なくとも一部分を覆うように、前記ゲート絶縁層上に第１ダミーゲートパッドを形成する段階と、
   前記第１ダミーゲートパッドをマスクとして前記ゲート絶縁層をエッチングして前記ゲートパッドの一部を露出させてゲートパッドコンタクトホールを形成する段階と、
   前記ゲートパッド上に、前記ゲートパッドコンタクトホールを通じて前記ゲートパッド及び前記第１ダミーゲートパッドと接触する導電物質からなるゲートパッド連結端子を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。
2. 前記第１ダミーゲートパッドは、半導体物質から成ることを特徴とする請求項１記載の液晶表示装置の製造方法。
3. 前記第１ダミーゲートパッドは、導電物質から成ることを特徴とする請求項１記載の液晶表示装置の製造方法。
4. 前記第１ダミーゲートパッド上に第２ダミーゲートパッドを形成する段階を含むことを特徴とする請求項１記載の液晶表示装置の製造方法。
5. 半導体物質から前記第１ダミーゲートパッドを形成し、導電物質から前記第２ダミーゲートパッドを形成することを特徴とする請求項４記載の液晶表示装置の製造方法。
6. 基板上にゲート配線、前記ゲート配線から分岐する少なくとも一つのゲート電極、そして、前記ゲート配線の端部に位置されている外周部を有するゲートパッドを形成する段階と、
   前記ゲート配線、前記ゲート電極及び前記ゲートパッドが形成された前記基板上にゲート絶縁層を形成する段階と、
   前記ゲートパッドの外周部の少なくとも一部分を覆うように、前記ゲート絶縁層上に第１ダミーゲートパッドを形成する段階とを含み、
   前記第１ダミーゲートパッドを形成する段階は、半導体物質をパターニングして形成し、前記ゲート電極上に半導体層を形成する段階を含み、さらに、
   第１導電物質をパターニングして前記ゲート電極の一方の上の前記半導体層の第１部分上にドレイン電極を形成し、前記ゲート電極の他方上の前記半導体層の第２部分上にソース電極を形成する段階と、
   前記基板上に保護層を形成する段階と、
   前記保護層を選択的にエッチングして前記ドレイン電極の一部を露出させるドレインコンタクトホールを形成し、前記ゲートパッド上に形成された前記ゲート絶縁層の一部と前記第１ゲートパッドの一部を露出させるゲートパッドコンタクトホールを形成する段階と、
   前記第１ダミーゲートパッドをマスクとして前記ゲート絶縁層を選択的にエッチングして前記ゲートパッドコンタクトホールが完全に露出されるように形成する段階と、
   第２導電物質をパターニングして前記ゲートパッドコンタクトホールを通じて前記ゲートパッド及び前記第１ダミーゲートパッドに接触する導電物質からなるゲートパッド連結端子を形成し、前記ドレインコンタクトホールを通じて前記ドレイン電極に接触する画素電極を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。
7. 前記第１導電物質をパターニングして前記ソースに連結されるソース配線と前記ソース配線の端部分にソースパッドとを形成し、前記保護層を選択的にエッチングして前記ソースパッドの一部分を露出させるソースパッドコンタクトホールを形成し、前記第２導電物質をパターニングして前記ソースパッドコンタクトホールを通じて前記ソースパッドに接触するソースパッド連結端子を形成することを特徴とする請求項６記載の液晶表示装置の製造方法。
8. 前記第１導電物質をパターニングして前記第１ダミーゲートパッドに第２ダミーゲートパッドを形成し、前記保護層を選択的にエッチングして前記第２ダミーゲートパッドの一部を露出させ、前記ゲートパッド上に前記ゲートコンタクトホールを形成することを特徴とする請求項６記載の液晶表示装置の製造方法。
9. 前記第１導電物質をパターニングする段階で、前記ゲートパッドコンタクトホールが傾斜された階段形状の構造を有するように前記第２ダミーゲートパッドを形成することを特徴とする請求項８記載の液晶表示装置の製造方法。
10. 前記傾斜された側壁の構造が階段の形状を有することを特徴とする請求項９記載の液晶表示装置の製造方法。
11. 前記保護層、前記第１ダミーゲートパッド及び前記ゲート絶縁層に階段形状の前記ゲートパッドコンタクトホールを形成することを特徴とする請求項６記載の液晶表示装置の製造方法。
12. 前記保護層の選択的エッチング段階と前記ゲート絶縁層の選択的エッチング段階は、連続的に一段階で行われることを特徴とする請求項６記載の液晶表示装置の製造方法。
13. 基板上にゲート配線、前記ゲート配線から分岐する少なくとも一つのゲート電極、そして、前記ゲート配線の端部に位置されている外周部を有するゲートパッドを形成する段階と、
    前記ゲート配線、前記ゲート電極及び前記ゲートパッドが形成された前記基板上にゲート絶縁層を形成する段階と、
    半導体物質をパターニングして前記ゲート電極上に半導体層を形成する段階と、
    前記ゲートパッドを覆うゲート絶縁層の段差された部分を囲んで前記ゲートパッドの外周部の少なくとも一部分を覆うように、前記ゲート絶縁層上に第１ダミーゲートパッドを形成する段階とを含み、
    前記第１ダミーゲートパッドを形成する段階は、
    第１導電物質をパターニングして第１ダミーゲートパッドを形成する段階を含み、さらに、
    前記ゲート電極の一方上の前記半導体層上にドレイン電極を形成し、前記ゲート電極の他方上の前記半導体層上にソース電極を形成する段階と、
    前記基板上に保護層を形成する段階と、
    前記保護層を選択的にエッチングして前記ドレイン電極を露出させるドレインコンタクトホールを形成し、前記ゲートパッド上に前記ゲート絶縁層の一部と前記第１ダミーゲートパッドの一部を露出させるゲートコンタクトホールの一部を形成する段階と、
    前記第１ダミーゲートパッドをマスクとして前記ゲート絶縁層を選択的にエッチングして前記ゲートコンタクトホールが完全に露出されるように形成する段階と、
    第２導電物質をパターニングして前記ゲートパッドコンタクトホールを通じて前記ゲートパッド及び前記第１ダミーゲートパッドに接触する導電物質からなるゲートパッド連結端子を形成し、前記ドレインコンタクトホールを通じて前記ドレイン電極に接触する画素電極を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。
14. 前記第１ダミーゲートパッドを形成する段階で、前記第１導電物質をパターニングして前記ソースに連結されるソース配線を形成し、前記ソースパッドを前記ソース配線の端部分に形成し、前記保護層を選択的にエッチングする段階で、前記ソースパッドの一部を露出させるソースコンタクトホールを加えて形成し、前記第２導電物質をパターニングする段階で、前記ソースパッドコンタクトホールを通じて前記ソースパッドに接触されるソースパッド連結端子を形成することを特徴とする請求項１３記載の液晶表示装置の製造方法。
15. 前記ゲート配線を形成する段階で、前記基板上に第１導電物質をパターニングして低抵抗ゲート配線と前記低抵抗ゲート配線の端部分に低抵抗ゲートパッドを形成し、第２導電物質をパターニングして前記低抵抗ゲート配線の少なくとも一部上にゲート配線と、前記ゲート配線で分岐された少なくとも一つのゲート電極と、そして前記ゲート配線の端部分に位置して前記低抵抗ゲートパッドの少なくとも一部を覆うゲートパッドを形成する段階を含むことを特徴とする請求項１記載の液晶表示装置の製造方法。
16. 前記第１導電物質はアルミニウムを含むことを特徴とする請求項１５記載の液晶表示装置の製造方法。
17. 前記第２導電物質はクローム、モリブデン、タンタル、そして、アンチモンの中の少なくとも一つを含むことを特徴とする請求項１５記載の液晶表示装置の製造方法。
18. 基板と、
    前記基板上に形成されたゲート配線と、
    前記基板上の前記ゲート配線から分岐する少なくとも一つのゲート電極と、
    前記基板上で前記ゲート配線の端部に形成された外周部を有するゲートパッドと、
    前記基板上の前記ゲート配線、前記ゲート電極及び前記ゲートパッドを覆うゲート絶縁層と、
    前記ゲートパッドを覆うゲート絶縁層の段差された部分を囲んで前記ゲートパッドの外周部の少なくとも一部分上の前記ゲート絶縁層上に形成された第１ダミーゲートパッドと、
    前記ゲート絶縁層及び前記第１ダミーゲートパッドに形成された、前記ゲートパッドの一部を露出させるゲートパッドコンタクトホールと、
    前記ゲートパッドコンタクトホールを通じて前記ゲートパッド及び前記第１ダミーゲートパッドと接触する、前記ゲートパッド上に形成された導電物質からなるゲートパッド連結端子とを備える液晶表示装置。
19. 前記第１ダミーゲートパッドは、半導体物質を含むことを特徴とする請求項１８記載の液晶表示装置。
20. 前記第１ダミーゲートパッドは、導電物質を含むことを特徴とする請求項１８記載の液晶表示装置。
21. 前記第１ダミーゲートパッド上に形成された第２ダミーゲートパッドを加えて含むことを特徴とする請求項１８記載の液晶表示装置。
22. 前記第１ダミーゲートパッドは半導体物質を含み、前記第２ダミーゲートパッドは導電物質を含むことを特徴とする請求項２１記載の液晶表示装置。
23. 基板と、
    前記基板上に形成されたゲート配線と、
    前記基板上の前記ゲート配線から分岐する少なくとも一つのゲート電極と、
    前記基板上で前記ゲート配線の端部に形成された外周部を有するゲートパッドと、
    前記基板上の前記ゲート配線、前記ゲート電極及び前記ゲートパッドを覆うゲート絶縁層と、
    前記ゲートパッドを覆うゲート絶縁層の段差された部分を囲んで前記ゲートパッドの外周部の少なくとも一部分上の前記ゲート絶縁層上に形成された第１ダミーゲートパッドと、
    前記ゲート電極上の前記ゲート絶縁層上の一部分に形成された半導体層と、
    前記ゲート電極の一方上の前記半導体層の第１部分上に形成されたドレイン電極と、
    前記ゲート電極の他方上の前記半導体層の第２部分上に形成されたソース電極と、
    前記基板上に形成され、前記ドレイン電極を露出させるドレインコンタクトホールが形成された保護層とを含み、
    前記保護層、前記第１ダミーゲートパッド及び前記ゲート絶縁層には前記ゲートパッドの一部を露出させるゲートパッドコンタクトホールが形成され、さらに、
    前記ゲートパッドコンタクトホールを通じて前記ゲートパッド及び前記第１ダミーゲートパッドに連結する導電物質からなるゲートパッド連結端子と、
    前記ドレインコンタクトホールを通じて前記ドレイン電極に連結する画素電極とを含むことを特徴とする液晶表示装置。
24. 前記ゲート絶縁層上に形成され、前記ソース電極に連結されるように形成されたソース配線と、前記ソース配電の端部分に形成されたソースパッドと、前記保護層をエッチングして前記ソースパッドの一部を露出させるソースパッドコンタクトホールと、前記ソースパッドコンタクトホールを通じて前記ソースパッドに接触されるソースパッド連結端子とを含むことを特徴とする請求項２３記載の液晶表示装置。
25. 前記第１ダミーゲートパッド上に形成された第２ダミーゲートパッドと、前記保護層、前記第１ダミーゲートパッド、前記第２ダミーゲートパッド及び前記ゲート絶縁層に前記ゲートパッドコンタクトホールを形成する段階を含むことを特徴とする請求項２３記載の液晶表示装置。
26. 前記第１及び第２ダミーゲートパッドに傾斜された側壁を有するゲートパッドコンタクトホールを形成することを特徴とする請求項２５記載の液晶表示装置。
27. 傾斜される側壁が階段構造を有することを特徴とする請求項２６記載の液晶表示装置。
28. 前記保護層、前記第１ダミーゲートパッド及び前記ゲート絶縁層に階段構造の側壁を有するゲートパッドコンタクトホールを形成することを特徴とする請求項２３記載の液晶表示装置。
29. 前記ゲート配線及び前記ゲートパッドは前記基板上に形成された低抵抗性の第１導電物質と、前記第１導電物質の少なくとも一部上に形成された第２導電物質とを含むことを特徴とする請求項１８記載の液晶表示装置。
30. 前記第１導電物質はアルミニウムを含むことを特徴とする請求項２９記載の液晶表示装置。
31. 前記第２導電物質はクローム、モリブデン、タンタル、又はアンチモンの中の一つを含むことを特徴とする請求項２９記載の液晶表示装置。

Images