[go: up one dir, main page]

JP4363416B2 - Amplitude modulation circuit - Google Patents

Amplitude modulation circuit Download PDF

Info

Publication number
JP4363416B2
JP4363416B2 JP2006164140A JP2006164140A JP4363416B2 JP 4363416 B2 JP4363416 B2 JP 4363416B2 JP 2006164140 A JP2006164140 A JP 2006164140A JP 2006164140 A JP2006164140 A JP 2006164140A JP 4363416 B2 JP4363416 B2 JP 4363416B2
Authority
JP
Japan
Prior art keywords
signal
output
amplitude modulation
circuit
analog audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006164140A
Other languages
Japanese (ja)
Other versions
JP2007336111A (en
Inventor
正義 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006164140A priority Critical patent/JP4363416B2/en
Publication of JP2007336111A publication Critical patent/JP2007336111A/en
Application granted granted Critical
Publication of JP4363416B2 publication Critical patent/JP4363416B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplitude Modulation (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Description

本発明は振幅変調回路に関し、特に中波帯や短波帯等の無線送信機に使用される振幅変調回路に関する。   The present invention relates to an amplitude modulation circuit, and more particularly to an amplitude modulation circuit used for a radio transmitter such as a medium wave band and a short wave band.

図4は従来の振幅変調回路の構成を示す図である。図4において、加算回路51は、入力されたアナログ音声信号S1と出力設定バイアス電圧Vbとをそれぞれ受けて加算処理を行って出力する。なお、出力設定バイアス電圧Vbは、アナログ音声信号S1の入力がない無変調時の出力信号レベルを設定するためのバイアス電圧である。A/D変換回路3は、加算回路51からのアナログ信号を2進の多ビットデジタル信号に変換する。   FIG. 4 is a diagram showing a configuration of a conventional amplitude modulation circuit. In FIG. 4, an adder circuit 51 receives an input analog audio signal S1 and an output setting bias voltage Vb, performs addition processing, and outputs the result. The output setting bias voltage Vb is a bias voltage for setting an output signal level at the time of non-modulation where the analog audio signal S1 is not input. The A / D conversion circuit 3 converts the analog signal from the adder circuit 51 into a binary multi-bit digital signal.

変調用エンコーダ4は、A/D変換回路3からのデジタル信号に応じて等出力電圧増幅器7−1〜7−n及びバイナリ電圧増幅器8−1〜8−mをオンオフ制御する制御信号を出力する。なお、バイナリ電圧増幅器8−1〜8−mは、後述する図5に示されるように、等出力電圧増幅器の出力電圧の1/2、1/4・・・1/2m のバイナリ的な出力振幅を出力し、等出力電圧増幅器の階段状出力のすき間を補完する電力増幅器である。 The modulation encoder 4 outputs a control signal for on / off control of the equal output voltage amplifiers 7-1 to 7-n and the binary voltage amplifiers 8-1 to 8-m in accordance with the digital signal from the A / D conversion circuit 3. . The binary voltage amplifiers 8-1 to 8 -m are, as shown in FIG. 5 to be described later, binary such as 1/2, 1/4... 1/2 m of the output voltage of the equal output voltage amplifier. This is a power amplifier that outputs an output amplitude and complements the gap of the stepped output of the equal output voltage amplifier.

等出力電圧増幅器7−1〜7−n及びバイナリ電圧増幅器8−1〜8−mには、高周波発振器5及び分配器6を通して搬送波信号S4が入力される。これら増幅器の出力は出力変成器9で合成され、フィルタ10を通して出力される。なお、第1電源11は等出力電圧増幅器7−1〜7−nの電源であり、第2電源12はバイナリ電圧増幅器8−1〜8−mの電源である。   A carrier signal S4 is input to the equal output voltage amplifiers 7-1 to 7-n and the binary voltage amplifiers 8-1 to 8-m through the high-frequency oscillator 5 and the distributor 6. The outputs of these amplifiers are combined by an output transformer 9 and output through a filter 10. The first power supply 11 is a power supply for the equal output voltage amplifiers 7-1 to 7-n, and the second power supply 12 is a power supply for the binary voltage amplifiers 8-1 to 8-m.

図5は6台の等出力電圧増幅器7−1〜7−6を用いた場合の音声信号の振幅に応じた各増幅器の電圧分担を示す図であり、無変調時(0%)に等出力電圧増幅器7−1〜7−3が動作し、100%変調の正側ピーク時(+100%)には全ての等出力電圧増幅器7−1〜7−6が動作し、逆に負側ピーク時(−100%)には全ての電力増幅器の動作がオフされるように変調用エンコーダ4でオンオフ制御される。   FIG. 5 is a diagram showing the voltage sharing of each amplifier according to the amplitude of the audio signal when six equal output voltage amplifiers 7-1 to 7-6 are used, and the equal output is obtained when there is no modulation (0%). The voltage amplifiers 7-1 to 7-3 operate, and all the equal output voltage amplifiers 7-1 to 7-6 operate at the positive peak time (+ 100%) of 100% modulation, and conversely at the negative peak time. On (−100%), the modulation encoder 4 performs on / off control so that the operation of all the power amplifiers is turned off.

アナログ音声信号S1無信号時、出力設定バイアス電圧Vbの設定により特性を悪化させてしまうことがある。その理由は、振幅変調回路はアナログ音声信号S1に混入してきた微少ノイズに応じて忠実に等出力電圧増幅器7及びバイナリ電圧増幅器8を動作させるが、特許文献1に記載されているように、各電力増幅器の動作がオンオフされる際に等出力電圧増幅器7の出力信号とバイナリ電圧増幅器8の出力信号のターンオン及びターンオフの動作の時間軸上の一致が図られないため、出力にノイズが発生してしまい特性が悪化する。   When the analog audio signal S1 is not present, the characteristics may be deteriorated by setting the output setting bias voltage Vb. The reason is that the amplitude modulation circuit faithfully operates the equal output voltage amplifier 7 and the binary voltage amplifier 8 in accordance with the minute noise mixed in the analog audio signal S1. When the operation of the power amplifier is turned on / off, the output signal of the equal output voltage amplifier 7 and the output signal of the binary voltage amplifier 8 cannot coincide with each other on the time axis, and noise is generated in the output. And the characteristics deteriorate.

特に、図5に示すように、等出力電圧増幅器7や1/2等の出力の大きいバイナリ電圧増幅器8−1がオンオフする例えばa点やb点に設定が近い場合、特性を悪化させてしまう。図5のa点では、等出力電圧増幅器7−1〜7−3及びバイナリ電圧増幅器8−1の動作がオンされ、それら以外の増幅器の動作がオフされており、動作がオンされる増幅器の組み合わせがこのような場合にアナログ音声信号S1に混入した微少ノイズにより無変調時の出力信号レベルが低下すると、出力の大きいバイナリ電圧増幅器8−1の動作がオフされ、代わりにバイナリ電圧増幅器8−2、8−3の動作がオンする。これを繰り返すことにより特性が悪化する。また、図5のb点では、等出力電圧増幅器7−1〜7−3の動作がオンされ、それら以外の増幅器の動作がオフされており、動作がオンされる増幅器の組み合わせがこのような場合にアナログ音声信号S1に混入した微少ノイズにより無変調時の出力信号レベルが低下すると、等出力電圧増幅器7−3の動作がオフされ、代わりにバイナリ電圧増幅器8−1〜8−3の動作がオンする。これを繰り返すことにより特性が悪化する。   In particular, as shown in FIG. 5, when the output of the binary voltage amplifier 8-1 having a large output, such as the equal output voltage amplifier 7 or 1/2, is turned on and off, for example, when the setting is close to the point a or the point b, the characteristics are deteriorated. . At point a in FIG. 5, the operations of the equal output voltage amplifiers 7-1 to 7-3 and the binary voltage amplifier 8-1 are turned on, and the operations of the other amplifiers are turned off. In such a combination, when the output signal level at the time of non-modulation decreases due to minute noise mixed in the analog audio signal S1, the operation of the binary voltage amplifier 8-1 having a large output is turned off, and instead, the binary voltage amplifier 8- 2 and 8-3 are turned on. By repeating this, the characteristics deteriorate. Further, at point b in FIG. 5, the operations of the equal output voltage amplifiers 7-1 to 7-3 are turned on, the operations of the other amplifiers are turned off, and the combination of the amplifiers whose operations are turned on is If the output signal level at the time of non-modulation decreases due to minute noise mixed in the analog audio signal S1, the operation of the equal output voltage amplifier 7-3 is turned off, and the operation of the binary voltage amplifiers 8-1 to 8-3 instead. Turns on. By repeating this, the characteristics deteriorate.

特開平09−284053号公報Japanese Patent Laid-Open No. 09-284053

このようなノイズの発生を低減すべく、特許文献1では、アナログ型電力増幅器を用いた改善方法が提案されている。しかし、この方法では、効率の悪いアナログ型電力増幅器を用いている、複雑な周辺回路が必要である、従来の等出力電圧増幅器とバイナリ電圧増幅器から構成される振幅変調回路では改修により特許文献1の解決手段を用いることは非常に困難である等の問題がある。そのため、従来は、人間がフィルタ10の出力を検波してアナログ音声信号S1無信号時の特性確認を定期的に行って出力設定バイアス電圧Vbを設定、調整する方法が通常行われている。   In order to reduce the occurrence of such noise, Patent Document 1 proposes an improvement method using an analog power amplifier. However, in this method, a complex peripheral circuit using an inefficient analog type power amplifier is required, and a conventional amplitude modulation circuit composed of an equal output voltage amplifier and a binary voltage amplifier is modified by the modification. There is a problem that it is very difficult to use this solution. Therefore, conventionally, a method in which a human detects the output of the filter 10 and periodically confirms characteristics when no analog audio signal S1 is present to set and adjust the output setting bias voltage Vb is generally performed.

本発明の目的は、アナログ音声信号無信号時の特性を自動的に補正することができる振幅変調回路を提供することである。   An object of the present invention is to provide an amplitude modulation circuit capable of automatically correcting characteristics when no analog audio signal is present.

本発明による振幅変調回路は、入力アナログ音声信号に所定のバイアス電圧を加算して出力する演算手段と、前記演算手段の出力信号をデジタル信号に変換するA/D変換手段と、前記デジタル信号に応じてオンオフ制御され搬送波を増幅する複数の電力増幅手段と、これら電力増幅手段の増幅出力を合成して出力する合成手段とを含む振幅変調回路であって、前記アナログ音声信号の無信号時、前記デジタル信号を基に、前記デジタル信号に応じて動作がオンされる電力増幅手段の組み合わせが所定の組み合わせである場合に前記演算手段の出力信号レベルを可変制御する制御手段を含み、前記制御手段は、補正信号を出力する信号生成手段を有し、前記演算手段において前記補正信号を更に加算せしめて前記出力信号レベルを可変制御することを特徴とする。 An amplitude modulation circuit according to the present invention includes an arithmetic means for adding a predetermined bias voltage to an input analog audio signal and outputting the signal, an A / D conversion means for converting an output signal of the arithmetic means into a digital signal, and the digital signal. An amplitude modulation circuit including a plurality of power amplification units that are controlled on and off in response to amplify the carrier wave and a combination unit that combines and outputs the amplified outputs of the power amplification units, and when the analog audio signal is not signaled, wherein based on digital signals, look including a control means for combining the power amplifying means whose operation is turned on in response to said digital signal to variably control the output signal level of said operational means when a predetermined combination, the control The means has signal generation means for outputting a correction signal, and the calculation means further adds the correction signal to variably control the output signal level. It is characterized in.

このように、本発明では、入力アナログ音声信号に所定のバイアス電圧を加算して出力する演算手段と、演算手段の出力信号をデジタル信号に変換するA/D変換手段と、デジタル信号に応じてオンオフ制御され搬送波を増幅する複数の電力増幅手段と、これら電力増幅手段の増幅出力を合成して出力する合成手段とを含む振幅変調回路において、A/D変換手段の出力であるデジタル信号を基に、アナログ音声信号の無信号時の演算手段の出力信号レベルを可変制御する、すなわちアナログ音声信号の無信号時にバイアス電圧を補正するようにしているので、アナログ音声信号の無信号時、特性が悪化する可能性が高い組み合わせで電力増幅手段が動作することを抑制することができ、よって、アナログ音声信号の無信号時の雑音を低減し信号対雑音比(S/N)の特性を向上させることができる。   As described above, according to the present invention, the arithmetic means for adding a predetermined bias voltage to the input analog audio signal and outputting it, the A / D conversion means for converting the output signal of the arithmetic means into a digital signal, and the digital signal In an amplitude modulation circuit including a plurality of power amplifying means that are controlled on and off to amplify a carrier wave and a combining means that combines and outputs the amplified outputs of these power amplifying means, a digital signal that is an output of the A / D conversion means is used as a basis. In addition, the output signal level of the arithmetic means when there is no analog audio signal is variably controlled, that is, the bias voltage is corrected when there is no analog audio signal. It is possible to suppress the operation of the power amplifying means with a combination that has a high possibility of deteriorating, thus reducing noise when no analog audio signal is present. Characteristics of No. noise ratio (S / N) can be improved.

本発明によれば、以下に述べるような構成及び動作とすることで、アナログ音声信号無信号時の特性を自動的に補正することができるという効果が得られる。   According to the present invention, by adopting the configuration and operation as described below, it is possible to automatically correct the characteristics when there is no analog audio signal.

以下、本発明の実施例について図面を参照して説明する。図1は本発明の実施例による振幅変調回路の構成を示す図であり、本回路を含む振幅変調送信機の構成が示されている。なお、図1において、図4と同等部分は同一符号にて示しており、図4と同等部分についてはその説明を省略する。   Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing the configuration of an amplitude modulation circuit according to an embodiment of the present invention, and shows the configuration of an amplitude modulation transmitter including this circuit. 1, the same parts as those in FIG. 4 are denoted by the same reference numerals, and the description of the same parts as those in FIG. 4 is omitted.

図1において、入力されたアナログ音声信号S1は、無信号検知回路1と演算回路2に入力される。無信号検知回路1は、アナログ音声信号S1の電圧レベルを監視し無信号であることを検出する機能を備えており、無信号であることを検出したとき演算回路2に無信号検知信号S3を送る。   In FIG. 1, an input analog audio signal S <b> 1 is input to a no-signal detection circuit 1 and an arithmetic circuit 2. The no-signal detection circuit 1 has a function of monitoring the voltage level of the analog audio signal S1 and detecting that there is no signal. When it is detected that there is no signal, the no-signal detection signal S3 is sent to the arithmetic circuit 2. send.

演算回路2は、無信号検知回路1により無信号であることが検出されると、A/D変換回路3の出力Daを監視することにより、出力設定バイアス電圧Vbにより設定された、音声信号S1無信号時の動作がオンされる等出力電圧増幅器7及びバイナリ電圧増幅器8の組み合わせが特性を悪化させる組み合わせになっていないか確認し、特性を悪化させる組み合わせになっている場合には調整を行う機能を備えている。演算回路2の出力は、A/D変換回路3に入力され、2進の多ビットデジタル信号Daに変換される。   When the no-signal detection circuit 1 detects that there is no signal, the arithmetic circuit 2 monitors the output Da of the A / D conversion circuit 3 and thereby sets the audio signal S1 set by the output setting bias voltage Vb. Check that the combination of the output voltage amplifier 7 and the binary voltage amplifier 8 that are turned on when no signal is turned on is a combination that deteriorates the characteristics, and adjust if the combination is a combination that deteriorates the characteristics. It has a function. The output of the arithmetic circuit 2 is input to the A / D conversion circuit 3 and converted into a binary multi-bit digital signal Da.

図2は図1の演算回路2の構成を示す図である。図2において、演算回路2は、ワンショット回路21と、インバータ22と、フリップ・フロップ23と、AND回路24及び26と、ROM(Read Only Memory)25と、補正信号を出力する信号発生回路27と、スイッチ28及び30と、アナログ音声信号S1と出力設定バイアス電圧Vbと補正信号とをそれぞれ受けて加算処理を行って出力する加算回路29とを有している。   FIG. 2 is a diagram showing a configuration of the arithmetic circuit 2 of FIG. In FIG. 2, an arithmetic circuit 2 includes a one-shot circuit 21, an inverter 22, a flip-flop 23, AND circuits 24 and 26, a ROM (Read Only Memory) 25, and a signal generation circuit 27 that outputs a correction signal. And switches 28 and 30, and an adder circuit 29 that receives the analog audio signal S1, the output setting bias voltage Vb, and the correction signal, adds them, and outputs them.

次に、本発明の実施例による振幅変調回路の動作について図1〜図3を参照して説明する。図3は図2の演算回路2の動作を示すタイミングチャートである。   Next, the operation of the amplitude modulation circuit according to the embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a timing chart showing the operation of the arithmetic circuit 2 of FIG.

通常、振幅変調送信機が起動した際、しばらくアナログ音声信号S1が無入力の状態が続くことが多い。図3は、その時間を利用して補正を行う動作例である。   Normally, when the amplitude modulation transmitter is activated, the analog audio signal S1 is often not input for a while. FIG. 3 shows an operation example in which correction is performed using the time.

送信機起動命令S2の立ち上がりを、ワンショット回路21で単発パルスにしフリップ・フロップ23をセットする。なお、この送信機起動命令S2によりスイッチ30がオンされる。フリップ・フロップ23がセットされかつ、無信号検知信号S3の入力がある時、AND回路24の出力によりスイッチ28がオフされ、A/D変換回路3へ外部からのノイズが混入するのを防ぐ。   The rising edge of the transmitter activation instruction S2 is changed to a single pulse by the one-shot circuit 21, and the flip-flop 23 is set. The switch 30 is turned on by the transmitter activation command S2. When the flip-flop 23 is set and the no-signal detection signal S3 is input, the switch 28 is turned off by the output of the AND circuit 24 to prevent external noise from entering the A / D conversion circuit 3.

スイッチ28がオフの間にアナログ音声信号S1が入力された場合、即座にフリップ・フロップ23を無信号検知信号S3の反転させた信号によりリセットし微調を中止する。   When the analog audio signal S1 is input while the switch 28 is off, the flip-flop 23 is immediately reset by a signal obtained by inverting the no-signal detection signal S3 and fine adjustment is stopped.

ROM25はA/D変換回路3の出力であるデジタル信号Daに応じた信号S6を出力する。この信号S6は、微調を行う必要があるか無いかを示している。変調用エンコーダ4は、デジタル信号Daに応じて等出力電圧増幅器7とバイナリ電圧増幅器8の動作をオンオフする。したがって、動作がオンされる等出力電圧増幅器7とバイナリ電圧増幅器8の組み合わせが分かっていれば、逆にその場合のデジタル信号Daを求めることができる。そこで、図5を用いて上述したような特性を悪化させる所定の組み合わせから逆算したデジタル信号Daが入力されたときに、信号S6を出力するようROM25にデータを書き込んでおく。   The ROM 25 outputs a signal S6 corresponding to the digital signal Da that is the output of the A / D conversion circuit 3. This signal S6 indicates whether or not fine adjustment is necessary. The modulation encoder 4 turns on and off the operations of the equal output voltage amplifier 7 and the binary voltage amplifier 8 according to the digital signal Da. Therefore, if the combination of the equal output voltage amplifier 7 and the binary voltage amplifier 8 whose operation is turned on is known, the digital signal Da in that case can be obtained conversely. Therefore, data is written in the ROM 25 so as to output the signal S6 when the digital signal Da calculated backward from a predetermined combination that deteriorates the characteristics as described above with reference to FIG. 5 is input.

信号発生回路27は、アナログ音声信号S1無信号時、ROM25が信号S6を出力する間、微少レベルのアナログ補正信号を発生させ徐々にそのレベルを変化させる。したがって、加算回路29は、出力設定バイアス電圧Vbと信号発生回路27からの補正信号とを加算してA/D変換回路3へ出力し、その出力レベルも徐々に変化していく。これにより、動作がオンされる等出力電圧増幅器7とバイナリ電圧増幅器8の組み合わせが上記所定の組み合わせ以外となったとき、すなわちROM25の信号S6が無くなったとき、信号発生回路27は、その時点の出力電圧を維持し続け、調整が終了することになる。   When the analog sound signal S1 is not present, the signal generation circuit 27 generates a slight level analog correction signal and gradually changes the level while the ROM 25 outputs the signal S6. Therefore, the addition circuit 29 adds the output setting bias voltage Vb and the correction signal from the signal generation circuit 27 and outputs the addition signal to the A / D conversion circuit 3, and its output level gradually changes. As a result, when the combination of the equal output voltage amplifier 7 and the binary voltage amplifier 8 whose operation is turned on is other than the predetermined combination, that is, when the signal S6 of the ROM 25 is lost, the signal generation circuit 27 The output voltage is maintained and the adjustment is finished.

なお、無信号状態が終了しアナログ音声信号S1の入力が続いた後、再び無信号となり、ROM25が信号S6を出力する時、信号発生回路27は、それまで維持し続けた出力レベルを再び徐々に変化させながら補正信号を出力する。なお、図3に示すように信号発生回路27は、ROM25が信号S6を出力する間、その出力レベルを徐々に減少させ、その後、徐々に増加させていくようにしているが、徐々に増加させるのみ、あるいは徐々に減少させるのみでもよい。   When the no-signal state ends and the input of the analog audio signal S1 continues, no signal is returned again, and when the ROM 25 outputs the signal S6, the signal generation circuit 27 gradually increases the output level that has been maintained until then. The correction signal is output while changing to. As shown in FIG. 3, the signal generation circuit 27 gradually decreases the output level while the ROM 25 outputs the signal S6, and then gradually increases it, but gradually increases it. Only or may be decreased gradually.

このように、本発明の実施例では、希望する出力設定バイアス電圧Vbの粗調を行えば以降自動的に微調が行われるので、アナログ音声信号S1無信号時の特性の経年変化を人間が定期的に確認し調整する必要がなくなる。   As described above, in the embodiment of the present invention, if the desired output setting bias voltage Vb is coarsely adjusted, fine adjustment is automatically performed thereafter. Therefore, humans periodically change the characteristics over time when there is no analog audio signal S1. There is no need to check and adjust automatically.

また、従来人間が設定した場合、微少ノイズに対して余裕のないぎりぎりの設定になることがあるが、本発明の実施例では、A/D変換回路3のデジタル信号出力Daに基づいて特性が悪化する可能性の高い設定を避けながら自動的に最適値へ設定するので、アナログ音声信号S1に混入してくる微少ノイズに対する余裕が自動的に確保される。   Further, when set by a human in the past, there may be a marginal setting with respect to minute noise, but in the embodiment of the present invention, the characteristic is based on the digital signal output Da of the A / D conversion circuit 3. Since an optimum value is automatically set while avoiding a setting that is highly likely to deteriorate, a margin for minute noise mixed in the analog audio signal S1 is automatically secured.

また、特許文献1の解決手段を実施するためには既設の振幅変調送信機の大幅な設計変更を行う必要があるが、本発明の実施例は、振幅変調送信機の振幅変調回路の一部のみを変更することで実施が可能であり、大幅な設計変更を行う必要がない。   Further, in order to implement the solution of Patent Document 1, it is necessary to make a significant design change of the existing amplitude modulation transmitter. However, the embodiment of the present invention is a part of the amplitude modulation circuit of the amplitude modulation transmitter. It is possible to implement by changing only, and it is not necessary to make a significant design change.

本発明の実施例による振幅変調回路の構成を示す図である。It is a figure which shows the structure of the amplitude modulation circuit by the Example of this invention. 図1の演算回路の構成を示す図である。It is a figure which shows the structure of the arithmetic circuit of FIG. 図2の演算回路の動作を示すタイミングチャートである。3 is a timing chart showing the operation of the arithmetic circuit in FIG. 2. 従来の振幅変調回路の構成を示す図である。It is a figure which shows the structure of the conventional amplitude modulation circuit. 6台の等出力電圧増幅器を用いた場合の音声信号の振幅に応じた各増幅器の電圧分担を示す図である。It is a figure which shows the voltage sharing of each amplifier according to the amplitude of the audio | voice signal at the time of using six equal output voltage amplifiers.

符号の説明Explanation of symbols

1 無信号検知回路
2 演算回路
3 A/D変換回路
4 変調用エンコーダ
5 高周波発振器
6 分配器
7−1〜7−n 等出力電圧増幅器
8−1〜8−m バイナリ電圧増幅器
9 出力変成器
10 フィルタ
11 第1電源
12 第2電源
21 ワンショット回路
22 インバータ
23 フリップ・フロップ
24,26 AND回路
25 ROM
27 信号発生回路
28,30 スイッチ
29 加算回路
1 No-signal detection circuit
2 Arithmetic circuit
3 A / D conversion circuit
4 Encoder for modulation
5 High frequency oscillator
6 Distributor 7-1 to 7-n Equal output voltage amplifier 8-1 to 8-m Binary voltage amplifier
9 Output transformer
10 Filter
11 First power supply
12 Second power supply
21 One-shot circuit
22 Inverter
23 Flip flop 24, 26 AND circuit
25 ROM
27 Signal generation circuit 28, 30 switch
29 Adder circuit

Claims (2)

入力アナログ音声信号に所定のバイアス電圧を加算して出力する演算手段と、前記演算手段の出力信号をデジタル信号に変換するA/D変換手段と、前記デジタル信号に応じてオンオフ制御され搬送波を増幅する複数の電力増幅手段と、これら電力増幅手段の増幅出力を合成して出力する合成手段とを含む振幅変調回路であって、
前記アナログ音声信号の無信号時、前記デジタル信号を基に、前記デジタル信号に応じて動作がオンされる電力増幅手段の組み合わせが所定の組み合わせである場合に前記演算手段の出力信号レベルを可変制御する制御手段を含み、
前記制御手段は、補正信号を出力する信号生成手段を有し、前記演算手段において前記補正信号を更に加算せしめて前記出力信号レベルを可変制御することを特徴とする振幅変調回路。
Calculation means for adding a predetermined bias voltage to the input analog audio signal and outputting it, A / D conversion means for converting the output signal of the calculation means into a digital signal, and amplifying the carrier wave controlled on and off according to the digital signal An amplitude modulation circuit including a plurality of power amplifying means and a combining means for combining and outputting the amplified outputs of the power amplifying means,
When the analog audio signal is not present, the output signal level of the arithmetic means is variably controlled based on the digital signal when the combination of the power amplifying means whose operation is turned on according to the digital signal is a predetermined combination. control means for viewing including,
The amplitude modulation circuit , wherein the control means includes signal generation means for outputting a correction signal, and the calculation means further adds the correction signal to variably control the output signal level .
前記制御手段は、前記デジタル信号に応じて動作がオンされる電力増幅手段の組み合わせが前記所定の組み合わせ以外となったとき、前記信号生成手段から出力される前記補正信号の信号レベルを維持せしめると共に前記演算手段における前記補正信号の加算を継続せしめることを特徴とする請求項1記載の振幅変調回路。 The control means maintains the signal level of the correction signal output from the signal generating means when the combination of the power amplifying means whose operation is turned on according to the digital signal is other than the predetermined combination. 2. The amplitude modulation circuit according to claim 1, wherein the addition of the correction signal in the arithmetic means is continued .
JP2006164140A 2006-06-14 2006-06-14 Amplitude modulation circuit Expired - Fee Related JP4363416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006164140A JP4363416B2 (en) 2006-06-14 2006-06-14 Amplitude modulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006164140A JP4363416B2 (en) 2006-06-14 2006-06-14 Amplitude modulation circuit

Publications (2)

Publication Number Publication Date
JP2007336111A JP2007336111A (en) 2007-12-27
JP4363416B2 true JP4363416B2 (en) 2009-11-11

Family

ID=38935177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006164140A Expired - Fee Related JP4363416B2 (en) 2006-06-14 2006-06-14 Amplitude modulation circuit

Country Status (1)

Country Link
JP (1) JP4363416B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5494036B2 (en) * 2010-03-11 2014-05-14 日本電気株式会社 Amplitude modulation circuit and amplitude modulation method

Also Published As

Publication number Publication date
JP2007336111A (en) 2007-12-27

Similar Documents

Publication Publication Date Title
EP2041866B1 (en) Class d audio amplifier
US10720888B2 (en) Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
JP4497470B2 (en) High frequency power amplifier and transmitter
CN107276549B (en) Audio amplifier system
CN111865237B (en) Class D amplifier circuit and electronic device including the same
US8866544B2 (en) Class D pulse width modulator with dual feedback
KR101593438B1 (en) - 3- Half-bridge 3-level PWM amplifier method of driving the same and audio processing apparatus
WO2018220353A1 (en) Analogue signal paths
JP2005223717A (en) Audio amplifier
US11342892B2 (en) Amplifier and signal processing circuit
US9124226B2 (en) Method of outputting audio signal and audio signal output apparatus using the method
US7492218B2 (en) Digital amplifier apparatus and method of resetting a digital amplifier apparatus
JP4363416B2 (en) Amplitude modulation circuit
JP6509726B2 (en) Switching amplifier for variable supply voltage
JP5194663B2 (en) Semiconductor device
JP2006211647A (en) Pulse width modulation amplifier
US6940344B2 (en) D-class signal amplification circuit
JP4818900B2 (en) Digital amplifier and switching frequency control method
JP6817567B2 (en) Digital amplifier
JP2007235409A (en) Acoustic signal generating apparatus
US11444590B2 (en) Class-G control system with low latency signal path
JP4688225B2 (en) Power amplifier
JP2002111398A (en) Distortion compensator and distortion compensation method
JP5494036B2 (en) Amplitude modulation circuit and amplitude modulation method
JP4481212B2 (en) Digital switching amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees