JP4408150B2

JP4408150B2 - Solid-state imaging device

Info

Publication number: JP4408150B2
Application number: JP19462699A
Authority: JP
Inventors: 誠一郎水野; 治通森
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1999-07-08
Filing date: 1999-07-08
Publication date: 2010-02-03
Anticipated expiration: 2019-07-08
Also published as: JP2001024955A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力した２次元光像を撮像する固体撮像装置に関するものである。
【０００２】
【従来の技術】
電荷結合素子（ＣＣＤ）に代表される固体撮像素子を使用した撮像装置は、家庭用ビデオをはじめ様々な分野で使用されている。しかし、比較的大きな受光面積を有するフォトダイオード電荷を取り扱う場合には、ＣＣＤでは電荷転送効率が低いので、電荷の転送をしきれないという問題を生じる。そこで、特定の分野では、固体撮像装置の内で、電荷転送効率の問題が生じないアモルファスシリコンにより形成されたイメージセンサが用いられることがある。このアモルファスシリコンにより形成されたイメージセンサは、入力光信号を電流信号に変換する光電変換素子とこの光電変換素子で発生した電流信号を流出するスイッチ素子とからなる受光素子（画素）が、２次元に配列されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、アモルファスシリコンを用いて受光部（光電変換素子）を形成した場合、受光部が形成されたアモルファスシリコン部分から信号を読み出すために、信号読み出し回路、シフトレジスタ等の周辺回路が形成されたシリコンチップが必要となり、受光部が形成されたアモルファスシリコン部分とシリコンチップとをボンディングする際に、ボンディング不良等の問題が生じ易く、歩留まりが低下してしまう。また、静止画像の撮像は可能であるものの、残像等の問題から、動画像の撮像は困難とされていた。
【０００４】
そこで、本発明者らは、上述した問題を解消すべく、シリコンウェハに、受光部、周辺回路等を形成した固体撮像装置の研究開発を進めてきた。このようにシリコンウェハに受光部を形成する場合、例えば８インチといった大面積のシリコンウェハを用いることにより、受光部の大面積化が可能となる。しかしながら、受光部の大面積化により、１枚のシリコンウェハから得ることのできる固体撮像装置の数は、１つといったように、極めて少なくなり、また、受光部内に欠陥画素が存在する可能性も高くなることから、歩留まりが悪化してしまうことが新たに判明した。
【０００５】
また、周辺回路として、特に、光電変換素子からの出力された電流信号を読み出すためのデジタル信号読み出し回路を同一ウェハ上に形成する場合、受光部の大面積化に伴ってデジタル信号読み出し回路自体の数も増加し、これらデジタル信号読み出し回路を限られたスペース内に形成することになるため、デジタル信号読み出し回路の中に欠陥のものが存在する可能性が高くなり、更に歩留まりが低下してしまうことも新たに判明した。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、同一基板に受光部及び周辺回路を形成する場合においても、歩留まりの低下が抑制され、受光部の大面積化が可能な固体撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入力した２次元光像を撮像する固体撮像装置であって、入力光信号を電流信号に変換する光電変換素子が２次元に配列された矩形状の受光部と、矩形状の受光部の一辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数だけ設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号をアナログ信号として読み出すアナログ信号読み出し回路と、矩形状の受光部の一辺に対向する辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数だけ設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号をデジタル信号として読み出すデジタル信号読み出し回路と、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、アナログ信号読み出し回路及びデジタル信号読み出し回路のいずれに向けても送り出し得るシフトレジスタと、を同一基板に備えることを特徴としている。
【０００８】
本発明に係る固体撮像装置では、同一基板に対して、矩形状の受光部の一辺に沿って、この一辺の延びる方向に配置された光電変換素子の数に対応した数のアナログ信号読み出し回路が設けられ、矩形状の受光部の一辺に対向する辺に沿って、同じく一辺の延びる方向に配置された光電変換素子の数に対応して数のデジタル信号読み出し回路が設けられ、更に、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、アナログ信号読み出し回路及びデジタル信号読み出し回路のいずれに向けても送り出し得るシフトレジスタが備えられており、このシフトレジスタがデジタル信号読み出し回路に向けて電流信号を送り出す場合には、光電変換素子で発生した電流信号がデジタル信号読み出し回路にてデジタル信号として読み出されることになる。一方、デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、シフトレジスタにより、アナログ信号読み出し回路に向けて電流信号を送り出すことで、光電変換素子で発生した電流信号がアナログ信号読み出し回路にてアナログ信号として読み出されることになる。したがって、デジタル信号読み出し回路のうちのいずれかに欠陥がある場合でも、アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を抑制することができる。また、デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置の低コスト化が可能となる。また、アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化が可能となる。
【０００９】
本発明に係る固体撮像装置は、入力した２次元光像を撮像する固体撮像装置であって、入力光信号を電流信号に変換する光電変換素子と、光電変換素子の信号出力端子に第１の端子が接続され、走査信号に応じて第２の端子から光電変換素子で発生した電流信号を流出するスイッチ素子とを１組の受光素子として、第１の方向に沿って第１の数だけ配列される単位受光部が、第２の方向に沿って第２の数だけ配列された受光部を有し、夫々の単位受光部の一方の端部には、夫々のスイッチ素子の第２の端子と互いに電気的に接続された第１信号出力端子が設けられ、夫々の単位受光部の他方の端部には、夫々のスイッチ素子の第２の端子と互いに電気的に接続された第２信号出力端子が各々設けられており、夫々の単位受光部の第１信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号をアナログ信号として読み出す第２の数のアナログ信号読み出し回路と、夫々の単位受光部の第２信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号をデジタル信号として読み出す第２の数のデジタル信号読み出し回路と、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第１信号出力端子及び第２信号出力端子のいずれに向けても送り出し得るように、走査信号を出力するシフトレジスタと、を同一基板に備えることを特徴としている。
【００１０】
本発明に係る固体撮像装置では、同一基板に対して、夫々の単位受光部の第１信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号をアナログ信号として読み出す第２の数のアナログ信号読み出し回路と、夫々の単位受光部の第２信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号をデジタル信号として読み出す第２の数のデジタル信号読み出し回路と、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第１信号出力端子及び第２信号出力端子のいずれに向けても送り出し得るように、走査信号を出力するシフトレジスタとが備えられており、このシフトレジスタが第２信号出力端子側に向けて電流信号を送り出す場合には、夫々の単位受光部における光電変換素子で発生した電流信号が夫々のデジタル信号読み出し回路にてデジタル信号として読み出されることになる。一方、デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、シフトレジスタにより、第１信号出力端子側に向けて電流信号を送り出すことで、夫々の単位受光部における光電変換素子で発生した電流信号が夫々のアナログ信号読み出し回路にてアナログ信号として読み出されることになる。したがって、デジタル信号読み出し回路のうちのいずれかに欠陥がある場合でも、夫々のアナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を抑制することができる。また、夫々のデジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置の低コスト化が可能となる。また、夫々のアナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化が可能となる。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る固体撮像装置の好適な実施形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。また、Ｎは２以上の整数であり、添え字ｎは特に明示しない限り１からＮまでの任意の整数を示すものとする。
【００１２】
（第１実施形態）
先ず、本発明に係る固体撮像装置の第１実施形態について、図１及び図２を用いて説明する。図１は、第１実施形態に係る固体撮像装置の概略構成を示す概念図であり、図２は、第１実施形態に係る固体撮像装置の回路構成図である。第１実施形態に係る固体撮像装置１は、図１に示されるように、矩形に形成された基板１０を有し、この基板１０には、受光部２０、第１アナログ信号読み出し部３０、第１デジタル信号読み出し部４０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板１０にはシリコンインゴットを切断したシリコンウェハを用いており、このシリコンウェハを矩形に切断することにより基板１０が形成される。本実施形態においては、８インチφのシリコンウェハを用いている。
【００１３】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成されている。第１アナログ信号読み出し部３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部４０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部３０及び第１デジタル信号読み出し部４０には、各々信号出力端子８０，９０が接続されている。
【００１４】
受光部２０は、図２に示されるように、受光素子２１_ｎ．ｎがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１_１．１〜２１_Ｎ．Ｎは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓ_nに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１_ｎ．ｎが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されており、この第１の方向に沿ってＮ個配列された受光素子２１_ｎ．１〜２１_ｎ．Ｎは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２_ｎを構成している。この単位受光部２２_ｎは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【００１５】
夫々の単位受光部２２_nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられ、夫々の単位受光部２２_nの他方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第２信号出力端子２９が各々設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子７１を介して第１アナログ信号読み出し部３０に接続される。この第２のスイッチ素子７１は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、夫々の第２信号出力端子２９は、第３のスイッチ素子７２を介して第１デジタル信号読み出し部４０に接続される。この第３のスイッチ素子７２は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。第２のスイッチ素子７１及び第３のスイッチ素子７２は、制御回路（図示せず）からの信号に応じて、作動する。
【００１６】
第１アナログ信号読み出し部３０は、図２に示されるように、第１アナログ信号読み出し回路３１を有している。この第１アナログ信号読み出し回路３１は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路３１は、積分回路３３、ＣＤＳ回路（図示せず）、等を有している。積分回路３３は、単位受光部２２_n（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器３５と、電荷増幅器３５の入力端子に一方の端子が接続され、電荷増幅器３５の出力端子に他方の端子が接続された容量素子３７と、電荷増幅器３５の入力端子に一方の端子が接続され、電荷増幅器３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子３９とを有している。この積分回路３３は、リセット信号Ｒが非有意の場合には、単位受光部２２_nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_nから出力された電流信号を入出力端子間に接続された容量素子３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００１７】
単位受光部２２_n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路３１（積分回路３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子８０に向けて送り出される。夫々の第１アナログ信号読み出し回路３１の後段（信号出力端子８０との間）には、第５のスイッチ素子７３が設けられている。この第５のスイッチ素子７３は、第１アナログ信号読み出し回路３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００１８】
第１デジタル信号読み出し部４０は、図２に示されるように、第２アナログ信号読み出し部４１と、第１デジタル信号変換部４７とを有しており、第２アナログ信号読み出し部４１は、第２アナログ信号読み出し回路４２を含んでいる。この第２アナログ信号読み出し回路４２は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路４２は、積分回路４３、ＣＤＳ回路（図示せず）等を有している。積分回路４３は、単位受光部２２_n（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器４４と、電荷増幅器４４の入力端子に一方の端子が接続され、電荷増幅器４４の出力端子に他方の端子が接続された容量素子４５と、電荷増幅器４４の入力端子に一方の端子が接続され、電荷増幅器４４の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第６のスイッチ素子４６とを有している。この積分回路４３は、リセット信号Ｒが非有意の場合には、単位受光部２２_nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_nから出力された電流信号を入出力端子間に接続された容量素子４５に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００１９】
単位受光部２２_n（第２信号出力端子２９）からの電流信号は、第２アナログ信号読み出し回路４２（積分回路４３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が第１デジタル信号変換部４７に向けて送り出される。夫々の第２アナログ信号読み出し回路４２と第１デジタル信号変換部４７との間には、第７のスイッチ素子７４が設けられている。この第７のスイッチ素子７４は、第２アナログ信号読み出し回路４２の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００２０】
第１デジタル信号変換部４７は、Ａ／Ｄコンバータ４８を有しており、このＡ／Ｄコンバータ４８は、第２の方向に、第２アナログ信号読み出し回路４２の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ４８は、夫々の第２アナログ信号読み出し回路４２からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子９０に向けて送り出す。
【００２１】
第１シフトレジスタ５０は、夫々の受光素子２１_n.nのフォトダイオード２３で発生した電流信号を送り出すために、夫々の第１のスイッチ素子２５に対して走査信号Ｓ_nを出力する。第１シフトレジスタ５０は、図２に示されるように、第２の方向に配列された受光素子２１_1.n〜２１_N.nの第１のスイッチ素子２５に対して、同時に走査信号Ｓ_nを出力し得るように、これらの第１のスイッチ素子２５に対して接続されている。
【００２２】
第２シフトレジスタ６０も、第１シフトレジスタ５０と同様に、夫々の受光素子２１_n.nのフォトダイオード２３で発生した電流信号を送り出すために、夫々の第１のスイッチ素子２５に対して走査信号Ｓ_nを出力する。第２シフトレジスタ６０は、図２に示されるように、第２の方向に配列された受光素子２１_1.n〜２１_N.nの第１のスイッチ素子２５に対して、同時に走査信号Ｓ_nを出力し得るように、これらの第１のスイッチ素子２５に対して接続されている。
【００２３】
次に、第１実施形態の固体撮像装置１の動作を説明する。この固体撮像装置１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【００２４】
第１アナログ信号読み出し部３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子７１が閉じられ、夫々の第３のスイッチ素子７２が開かれる。また、読み出しの実行に先立って、積分回路３３に対するリセット信号Ｒを有意として、第４のスイッチ素子３９を閉じて容量素子３７を初期化する。
【００２５】
次に、積分回路３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子７１を介して、第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）に出力される。そして、第１アナログ信号読み出し回路３１の積分回路３３によってその帰還容量である容量素子３７に蓄積されていき、積分回路３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００２６】
積分回路３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）から出力され、第１の方向での走査における第１番目の受光素子２１₁ _． ₁〜２１_N _． ₁に関するデータ読み出しを終了する。なお、夫々の第１アナログ信号読み出し回路３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子７３に送られる信号を順次有意として、各第１アナログ信号読み出し回路３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００２７】
次いで、積分回路３３に対するリセット信号Ｒを有意として、第４のスイッチ素子３９を閉じて容量素子３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【００２８】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００２９】
一方、第１デジタル信号読み出し部４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子７１が開かれ、夫々の第３のスイッチ素子７２及び夫々の第７のスイッチ素子７４が閉じられる。また、読み出しの実行に先立って、積分回路４３に対するリセット信号Ｒを有意として、第６のスイッチ素子４６を閉じて容量素子４５を初期化する。
【００３０】
次に、積分回路４３に対するリセット信号Ｒを非有意として、第６のスイッチ素子４６を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５にＳ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子７２を介して、第２アナログ信号読み出し回路４２（第１デジタル信号読み出し部４０）に出力される。そして、第２アナログ信号読み出し回路４２の積分回路４３によってその帰還容量である容量素子４５に蓄積されていき、積分回路４３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００３１】
積分回路４３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路４２から夫々のＡ／Ｄコンバータ４８に出力される。Ａ／Ｄコンバータ４８では、第２アナログ信号読み出し回路４２から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号がデータバスに出力され、第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ４８からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ４８は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。なお、夫々の第２アナログ信号読み出し回路４２からアナログ信号が出力される際に、夫々の第７のスイッチ素子７４に送られる信号を順次有意として、各第２アナログ信号読み出し回路４２から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【００３２】
次いで、積分回路４３に対するリセット信号Ｒを有意として、第６のスイッチ素子４６を閉じて容量素子４５を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１₁ _． _n〜２１_N _． _nに関するデータ読み出しを実行する。
【００３３】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【００３４】
以上のように、第１実施形態の固体撮像装置１によれば、第１アナログ信号読み出し部３０は、受光素子２１_n.nがＮ行×Ｎ列に２次元配列された受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部４０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。また、第１アナログ信号読み出し部３０は、夫々の単位受光部２２_nの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２_nから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路３１を有し、第１デジタル信号読み出し部４０は、夫々の単位受光部２２_nの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２_nから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路４２と、夫々の第２アナログ信号読み出し回路４２から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ４８とを有している。また、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２_nの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓ_nを出力する第１シフトレジスタ５０あるいは第２シフトレジスタ６０が備えられている。夫々の第２のスイッチ素子７１を開き、夫々の第３のスイッチ素子７２を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第２信号出力端子２９側に向けて電流信号を送り出すことになり、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部４０にてデジタル信号として読み出されることになる。
【００３５】
一方、第１デジタル信号読み出し部４０、例えばＮ個のＡ／Ｄコンバータ４８のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子７１を閉じ、夫々の第３のスイッチ素子７２を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）にてアナログ信号として読み出されることになる。
【００３６】
したがって、第１デジタル信号読み出し部４０側に欠陥がある場合でも、第１アナログ信号読み出し部３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部３０、第１デジタル信号読み出し部４０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１０に設けた場合においても固体撮像装置１の歩留まりの低下を抑制することができる。
【００３７】
また、第１デジタル信号読み出し部４０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置１の低コスト化が可能となる。また、第１デジタル信号読み出し部４０での分解能は、同一の基板１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部３０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【００３８】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部３０を設け、第２の辺２０ｂに沿って第１デジタル信号読み出し部４０を設けることで、第１アナログ信号読み出し部３０と第１デジタル信号読み出し部４０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１０をコンパクトに構成することができる。
【００３９】
また、第３の辺２０ｃに沿って第１シフトレジスタ５０が設けられ、第４の辺２０ｄに沿って第２シフトレジスタ６０が設けられ、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、夫々の第２のスイッチ素子７１を閉じ、夫々の第３のスイッチ素子７２を開いた場合には、各単位受光部２２_n（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部３０に向けて送り出すので、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２_nで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２_nで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。同様に、夫々の第２のスイッチ素子７１を開き、夫々の第３のスイッチ素子７２を閉じた場合には、各単位受光部２２_nで発生した電流信号を、第１デジタル信号読み出し部４０に向けて送り出すので、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２_nで発生した電流信号が第１デジタル信号読み出し部４０に向けて送り出されることになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２_nで発生した電流信号が第１デジタル信号読み出し部４０に向けて送り出されることになる。
【００４０】
したがって、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方に欠陥がある場合でも、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか他方にて、第１アナログ信号読み出し部３０あるいは第１デジタル信号読み出し部４０に向けて各単位受光部２２_nで発生した電流信号を送り出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部３０、第１デジタル信号読み出し部４０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１０に設けた場合においても固体撮像装置１の歩留まりの低下を更に抑制することができる。
【００４１】
また、第３の辺２０ｃに沿って第１シフトレジスタ５０を設け、第４の辺２０ｄに沿って第２シフトレジスタ６０を設けることで、第１シフトレジスタ５０と第２シフトレジスタ６０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１０を更にコンパクトに構成することができる。
【００４２】
（第２実施形態）
次に、本発明に係る固体撮像装置の第２実施形態について、図３及び図４を用いて説明する。図３は、第２実施形態に係る固体撮像装置の概略構成を示す概念図であり、図４は、第２実施形態に係る固体撮像装置の回路構成図である。第２実施形態に係る固体撮像装置１０１は、第１実施形態に係る固体撮像装置１と比べて、２つのアナログ信号読み出し部を有する点で相違する。
【００４３】
第２実施形態に係る固体撮像装置１０１は、図３に示されるように、矩形に形成された基板１１０を有し、この基板１１０には、受光部２０、第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０、第２アナログ信号読み出し部１５０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板１１０には、第１実施形態と同様に、８インチφのシリコンウェハを用いている。
【００４４】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成されている。第１アナログ信号読み出し部１３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部１４０は、受光部２０の第１の辺２０ａに沿って設けられた第１アナログ信号読み出し部１３０に沿って設けられている。第２アナログ信号読み出し部１５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０及び第２アナログ信号読み出し部１５０には、各々信号出力端子１９１，１９２，１９３が接続されている。
【００４５】
受光部２０は、図４に示されるように、受光素子２１_n.nがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１_1.1〜２１_N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓ_nに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１_n.nが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されおり、この第１の方向に沿ってＮ個配列された受光素子２１_n.1〜２１_n.Nは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２_nを構成している。この単位受光部２２_nは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【００４６】
夫々の単位受光部２２_nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられ、夫々の単位受光部２２_nの他方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第２信号出力端子２９が各々設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子１８１を介して第１アナログ信号読み出し部１３０に接続される。この第２のスイッチ素子１８１は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、夫々の第２信号出力端子２９は、第３のスイッチ素子１８２を介して第２アナログ信号読み出し部１５０に接続される。この第３のスイッチ素子１８２は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。第２のスイッチ素子１８１及び第３のスイッチ素子１８２は、制御回路（図示せず）からの信号に応じて、作動する。
【００４７】
第１アナログ信号読み出し部１３０は、図４に示されるように、第１アナログ信号読み出し回路１３１を有している。この第１アナログ信号読み出し回路１３１は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路１３１は、積分回路１３３、ＣＤＳ回路（図示せず）等を有している。積分回路１３３は、単位受光部２２_n（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器１３５と、電荷増幅器１３５の入力端子に一方の端子が接続され、電荷増幅器１３５の出力端子に他方の端子が接続された容量素子１３７と、電荷増幅器１３５の入力端子に一方の端子が接続され、電荷増幅器１３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子１３９とを有している。この積分回路１３３は、リセット信号Ｒが非有意の場合には、単位受光部２２_nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_nから出力された電流信号を入出力端子間に接続された容量素子１３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００４８】
単位受光部２２_n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路１３１（積分回路１３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子１９１に向けて送り出される。夫々の第１アナログ信号読み出し回路１３１の後段（信号出力端子１９１との間）には、第５のスイッチ素子１８３が設けられている。この第５のスイッチ素子１８３は、第１アナログ信号読み出し回路１３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００４９】
また、第１アナログ信号読み出し回路１３１により読み出されたアナログ信号は、第１デジタル信号読み出し部１４０に向けても送り出される。夫々の第１アナログ信号読み出し回路１３１と第１デジタル信号読み出し部１４０との間には、第６のスイッチ素子１８４が設けられている。この第６のスイッチ素子１８４は、第１アナログ信号読み出し回路１３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００５０】
第１デジタル信号読み出し部１４０は、Ａ／Ｄコンバータ１４１を有しており、このＡ／Ｄコンバータ１４１は、第２の方向に、第１アナログ信号読み出し回路１３１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ１４１は、夫々の第１アナログ信号読み出し回路１３１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子１９２に向けて送り出す。
【００５１】
第２アナログ信号読み出し部１５０は、図４に示されるように、第２アナログ信号読み出し回路１５１を有している。この第２アナログ信号読み出し回路１５１は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路１５１は、積分回路１５３、ＣＤＳ回路（図示せず）等を有している。積分回路１５３は、単位受光部２２_n（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器１５５と、電荷増幅器１５５の入力端子に一方の端子が接続され、電荷増幅器１５５の出力端子に他方の端子が接続された容量素子１５７と、電荷増幅器１５５の入力端子に一方の端子が接続され、電荷増幅器１５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第７のスイッチ素子１５９とを有している。この積分回路１５３は、リセット信号Ｒが非有意の場合には、単位受光部２２_nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_nから出力された電流信号を入出力端子間に接続された容量素子１５７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００５２】
単位受光部２２_n（第２信号出力端子２９）からの電流信号は、第２アナログ信号読み出し回路１５１（積分回路１５３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子１９３に向けて送り出される。夫々の第２アナログ信号読み出し回路１５１の後段（信号出力端子１９３との間）には、第８のスイッチ素子１８５が設けられている。この第８のスイッチ素子１８５は、第２アナログ信号読み出し回路１５１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００５３】
次に、第２実施形態の固体撮像装置１０１の動作を説明する。この固体撮像装置１０１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【００５４】
第１アナログ信号読み出し部１３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子１８１が閉じられ、夫々の第３のスイッチ素子１８２が開かれ、夫々の第５のスイッチ素子１８３が閉じられ、夫々の第６のスイッチ素子１８４が開かれる。また、読み出しの実行に先立って、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化する。
【００５５】
次に、積分回路１３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子１３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_ｎが所定のタイミングにて有意とされる。各単位受光部２２_ｎの第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ _１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子１８１を介して、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）に出力される。そして、第１アナログ信号読み出し回路１３１の積分回路１３３によってその帰還容量である容量素子１３７に蓄積されていき、積分回路１３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００５６】
積分回路１３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）から出力され、第１の方向での走査における第１番目の受光素子２１₁ _． ₁〜２１_N _． ₁に関するデータ読み出しを終了する。夫々の第６のスイッチ素子１８４は開かれているため、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）から出力されるアナログ信号は第１デジタル信号読み出し部１４０に送られることはない。なお、夫々の第１アナログ信号読み出し回路１３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子１８３に送られる信号を順次有意として、各第１アナログ信号読み出し回路１３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００５７】
次いで、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【００５８】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００５９】
一方、第１デジタル信号読み出し部１４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子１８１が閉じられ、夫々の第３のスイッチ素子１８２が開かれ、夫々の第５のスイッチ素子１８３が開かれ、夫々の第６のスイッチ素子１８４が閉じられる。また、読み出しの実行に先立って、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化する。
【００６０】
次に、積分回路１３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子１３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子１８１を介して、第１アナログ信号読み出し回路１３１に出力される。そして、第１アナログ信号読み出し回路１３１の積分回路１３３によってその帰還容量である容量素子１３７に蓄積されていき、積分回路１３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００６１】
積分回路１３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路１３１から夫々のＡ／Ｄコンバータ１４１（第１デジタル信号読み出し部１４０）に出力される。Ａ／Ｄコンバータ１４１では、第１アナログ信号読み出し回路１３１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ１４１（第１デジタル信号読み出し部１４０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ１４１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ１４１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第５のスイッチ素子１８３は開かれているため、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）から出力されるアナログ信号は信号出力端子１９１に送られることはない。なお、夫々の第１アナログ信号読み出し回路１３１からアナログ信号が出力される際に、夫々の第６のスイッチ素子１８４に送られる信号を順次有意として、各第１アナログ信号読み出し回路１３１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【００６２】
次いで、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【００６３】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【００６４】
第２アナログ信号読み出し部１５０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子１８１が開かれ、夫々の第３のスイッチ素子１８２が閉じられる。また、読み出しの実行に先立って、積分回路１５３に対するリセット信号Ｒを有意として、第７のスイッチ素子を閉じて容量素子１５７を初期化する。
【００６５】
次に、積分回路１５３に対するリセット信号Ｒを非有意として、第７のスイッチ素子１５９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子１８２を介して、第２アナログ信号読み出し回路１５１（第２アナログ信号読み出し部１５０）に出力される。そして、第２アナログ信号読み出し回路１５１の積分回路１５３によってその帰還容量である容量素子１５７に蓄積されていき、積分回路１５３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００６６】
積分回路１５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路１５１（第２アナログ信号読み出し部１５０）から出力され、第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1に関するデータ読み出しを終了する。なお、夫々の第２アナログ信号読み出し回路１５１からアナログ信号が出力される際に、夫々の第８のスイッチ素子１８５に送られる信号を順次有意として、各第２アナログ信号読み出し回路１５１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００６７】
次いで、積分回路１５３に対するリセット信号Ｒを有意として、第７のスイッチ素子１５９を閉じて容量素子１５７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【００６８】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００６９】
以上のように、第２実施形態の固体撮像装置１０１によれば、第１アナログ信号読み出し部１３０は、受光素子２１_n.nがＮ行×Ｎ列に２次元配列された受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部１４０は、第１アナログ信号読み出し部１３０に沿って設けられ、第２アナログ信号読み出し部１５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。また、第１アナログ信号読み出し部１３０は、夫々の単位受光部２２_nの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２_nから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路１３１を有し、第１デジタル信号読み出し部１４０は、夫々の第１アナログ信号読み出し回路１３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ１４１を有し、第２アナログ信号読み出し部１５０は、夫々の単位受光部２２_nの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２_nから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路１５１を有している。また、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２_nの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓ_nを出力する第１シフトレジスタ５０あるいは第２シフトレジスタ６０が備えられている。夫々の第２のスイッチ素子１８１を閉じ、夫々の第３のスイッチ素子１８２を開き、夫々の第５のスイッチ素子１８３を開き、夫々の第６のスイッチ素子１８４を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出すことになり、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部１４０にてデジタル信号として読み出されることになる。
【００７０】
一方、第１デジタル信号読み出し部１４０、例えばＮ個のＡ／Ｄコンバータ１４１のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子１８１を閉じ、夫々の第３のスイッチ素子１８２を開き、夫々の第５のスイッチ素子１８３を閉じ、夫々の第６のスイッチ素子１８４を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）にてアナログ信号として読み出されることになる。
【００７１】
更に、第１デジタル信号読み出し部１４０及び第１アナログ信号読み出し部１３０に欠陥がある場合には、夫々の第２のスイッチ素子１８１を開き、夫々の第３のスイッチ素子１８２を閉じ、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第２信号出力端子２９側に向けて電流信号を送り出すことで、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第２アナログ信号読み出し回路１５１（第２アナログ信号読み出し部１５０）にてアナログ信号として読み出されることになる。
【００７２】
したがって、第１デジタル信号読み出し部１４０側に欠陥がある場合には、第１アナログ信号読み出し部１３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、また、第１デジタル信号読み出し部１４０及び第１アナログ信号読み出し部１３０に欠陥がある場合でも、第２アナログ信号読み出し部１５０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０、第２アナログ信号読み出し部１５０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１１０に設けた場合においても固体撮像装置１０１の歩留まりの低下を大幅に抑制することができる。
【００７３】
また、第１デジタル信号読み出し部１４０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置１０１の低コスト化が可能となる。また、第１デジタル信号読み出し部１４０での分解能は、同一の基板１１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部１３０側あるいは第２アナログ信号読み出し部１５０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【００７４】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部１３０（第１デジタル信号読み出し部１４０）を設け、第２の辺２０ｂに沿って第２アナログ信号読み出し部１５０を設けることで、第１アナログ信号読み出し部１３０（第１デジタル信号読み出し部１４０）と第１アナログ信号読み出し部１３０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１１０をコンパクトに構成することができる。
【００７５】
（第３実施形態）
次に、本発明に係る固体撮像装置の第３実施形態について、図５及び図６を用いて説明する。図５は、第３実施形態に係る固体撮像装置の概略構成を示す概念図であり、図６は、第３実施形態に係る固体撮像装置の回路構成図である。第３実施形態に係る固体撮像装置２０１は、第２実施形態に係る固体撮像装置１０１と比べて、２つのデジタル信号読み出し部を有する点で相違する。
【００７６】
第３実施形態に係る固体撮像装置２０１は、図５に示されるように、矩形に形成された基板２１０を有し、この基板２１０には、受光部２０、第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０、第２デジタル信号読み出し部２６０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板２１０には、第１実施形態及び第２実施形態と同様に、８インチφのシリコンウェハを用いている。
【００７７】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成されている。第１アナログ信号読み出し部２３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部２４０は、受光部２０の第１の辺２０ａに沿って設けられた第１アナログ信号読み出し部２３０に沿って設けられている。第２アナログ信号読み出し部２５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第２デジタル信号読み出し部２６０は、受光部２０の第２の辺２０ｂに沿って設けられた第２アナログ信号読み出し部２５０に沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０及び第２デジタル信号読み出し部２６０には、各々信号出力端子２９１，２９２，２９３，２９４が接続されている。
【００７８】
受光部２０は、図６に示されるように、受光素子２１_n.nがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１_1.1〜２１_N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓ_nに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１_n.nが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されおり、この第１の方向に沿ってＮ個配列された受光素子２１_n.1〜２１_n.Nは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２_nを構成している。この単位受光部２２_nは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【００７９】
夫々の単位受光部２２_nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられ、夫々の単位受光部２２_nの他方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第２信号出力端子２９が各々設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子２８１を介して第１アナログ信号読み出し部２３０に接続される。この第２のスイッチ素子２８１は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、夫々の第２信号出力端子２９は、第３のスイッチ素子２８２を介して第２アナログ信号読み出し部２５０に接続される。この第３のスイッチ素子２８２は、第２の方向に、単位受光部２２_nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。第２のスイッチ素子２８１及び第３のスイッチ素子２８２は、制御回路（図示せず）からの信号に応じて、作動する。
【００８０】
第１アナログ信号読み出し部２３０は、図６に示されるように、第１アナログ信号読み出し回路２３１を有している。この第１アナログ信号読み出し回路２３１は、第２の方向に、単位受光部２２_ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路２３１は、積分回路２３３、ＣＤＳ回路（図示せず）等を有している。積分回路２３３は、単位受光部２２_n（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２３５と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続された容量素子２３７と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子２３９とを有している。この積分回路２３３は、リセット信号Ｒが非有意の場合には、単位受光部２２_ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_ｎから出力された電流信号を入出力端子間に接続された容量素子２３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００８１】
単位受光部２２_n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路２３１（積分回路２３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子２９１に向けて送り出される。夫々の第１アナログ信号読み出し回路２３１の後段（信号出力端子２９１との間）には、第５のスイッチ素子２８３が設けられている。この第５のスイッチ素子２８３は、第１アナログ信号読み出し回路２３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００８２】
また、第１アナログ信号読み出し回路２３１により読み出されたアナログ信号は、第１デジタル信号読み出し部２４０に向けても送り出される。夫々の第１アナログ信号読み出し回路２３１と第１デジタル信号読み出し部２４０との間には、第６のスイッチ素子２８４が設けられている。この第６のスイッチ素子２８４は、第１アナログ信号読み出し回路２３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００８３】
第１デジタル信号読み出し部２４０は、Ａ／Ｄコンバータ２４１を有しており、このＡ／Ｄコンバータ２４１は、第２の方向に、第１アナログ信号読み出し回路２３１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ２４１は、夫々の第１アナログ信号読み出し回路２３１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子２９２に向けて送り出す。
【００８４】
第２アナログ信号読み出し部２５０は、図６に示されるように、第２アナログ信号読み出し回路２５１を有している。この第２アナログ信号読み出し回路２５１は、第２の方向に、単位受光部２２_ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路２５１は、積分回路２５３、ＣＤＳ回路（図示せず）等を有している。積分回路２５３は、単位受光部２２_ｎ（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２５５と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続された容量素子２５７と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第７のスイッチ素子２５９とを有している。この積分回路２５３は、リセット信号Ｒが非有意の場合には、単位受光部２２_ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_ｎから出力された電流信号を入出力端子間に接続された容量素子２５７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００８５】
単位受光部２２_n（第２信号出力端子２９）からの電流信号は、第２アナログ信号読み出し回路２５１（積分回路２５３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子２９３に向けて送り出される。夫々の第２アナログ信号読み出し回路２５１の後段（信号出力端子２９３との間）には、第８のスイッチ素子２８５が設けられている。この第８のスイッチ素子２８５は、第２アナログ信号読み出し回路２５１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００８６】
また、第２アナログ信号読み出し回路２５１により読み出されたアナログ信号は、第２デジタル信号読み出し部２６０に向けても送り出される。夫々の第２アナログ信号読み出し回路２５１と第２デジタル信号読み出し部２６０との間には、第９のスイッチ素子２８６が設けられている。この第９のスイッチ素子２８６は、第２アナログ信号読み出し回路２５１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００８７】
第２デジタル信号読み出し部２６０は、Ａ／Ｄコンバータ２６１を有しており、このＡ／Ｄコンバータ２６１は、第２の方向に、第２アナログ信号読み出し回路２５１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ２６１は、夫々の第２アナログ信号読み出し回路２５１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子２９４に向けて送り出す。
【００８８】
次に、第３実施形態の固体撮像装置２０１の動作を説明する。この固体撮像装置２０１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【００８９】
第１アナログ信号読み出し部２３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が閉じられ、夫々の第３のスイッチ素子２８２が開かれ、夫々の第５のスイッチ素子２８３が閉じられ、夫々の第６のスイッチ素子２８４が開かれる。また、読み出しの実行に先立って、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化する。
【００９０】
次に、積分回路２３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子２３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子２８１を介して、第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）に出力される。そして、第１アナログ信号読み出し回路２３１の積分回路２３３によってその帰還容量である容量素子２３７に蓄積されていき、積分回路２３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００９１】
積分回路２３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）から出力され、第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1に関するデータ読み出しを終了する。夫々の第６のスイッチ素子２８４は開かれているため、第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）から出力されるアナログ信号は第１デジタル信号読み出し部２４０に送られることはない。なお、夫々の第１アナログ信号読み出し回路２３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子２８３に送られる信号を順次有意として、各第１アナログ信号読み出し回路２３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００９２】
次いで、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【００９３】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００９４】
一方、第１デジタル信号読み出し部２４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が閉じられ、夫々の第３のスイッチ素子２８２が開かれ、夫々の第５のスイッチ素子２８３が開かれ、夫々の第６のスイッチ素子２８４が閉じられる。また、読み出しの実行に先立って、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化する。
【００９５】
次に、積分回路２３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子２３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子２８１を介して、第１アナログ信号読み出し回路２３１に出力される。そして、第１アナログ信号読み出し回路２３１の積分回路２３３によってその帰還容量である容量素子２３７に蓄積されていき、積分回路２３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００９６】
積分回路２３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路２３１から夫々のＡ／Ｄコンバータ２４１（第１デジタル信号読み出し部２４０）に出力される。Ａ／Ｄコンバータ２４１では、第１アナログ信号読み出し回路２３１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ２４１（第１デジタル信号読み出し部２４０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ２４１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ２４１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第５のスイッチ素子２８３は開かれているため、第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）から出力されるアナログ信号は信号出力端子２９１に送られることはない。なお、夫々の第１アナログ信号読み出し回路２３１からアナログ信号が出力される際に、夫々の第６のスイッチ素子２８４に送られる信号を順次有意として、各第１アナログ信号読み出し回路２３１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【００９７】
次いで、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【００９８】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【００９９】
第２アナログ信号読み出し部２５０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が開かれ、夫々の第３のスイッチ素子２８２が閉じられ、夫々の第８のスイッチ素子２８５が閉じられ、夫々の第９のスイッチ素子２８６が開かれる。また、読み出しの実行に先立って、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化する。
【０１００】
次に、積分回路２５３に対するリセット信号Ｒを非有意として、第７のスイッチ素子２５９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子２８２を介して、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）に出力される。そして、第２アナログ信号読み出し回路２５１の積分回路２５３によってその帰還容量である容量素子２５７に蓄積されていき、積分回路２５３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１０１】
積分回路２５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力され、第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1に関するデータ読み出しを終了する。夫々の第９のスイッチ素子２８６は開かれているため、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力されるアナログ信号は第２デジタル信号読み出し部２６０に送られることはない。なお、夫々の第２アナログ信号読み出し回路２５１からアナログ信号が出力される際に、夫々の第８のスイッチ素子２８５に送られる信号を順次有意として、各第２アナログ信号読み出し回路２５１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【０１０２】
次いで、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1.n〜２１_N.nに関するデータ読み出しを実行する。
【０１０３】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【０１０４】
一方、第２デジタル信号読み出し部２６０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が開かれ、夫々の第３のスイッチ素子２８２が閉じられ、夫々の第８のスイッチ素子２８５が開かれ、夫々の第９のスイッチ素子２８６が閉じられる。また、読み出しの実行に先立って、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化する。
【０１０５】
次に、積分回路２５３に対するリセット信号Ｒを非有意として、第７のスイッチ素子２５９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_nが所定のタイミングにて有意とされる。各単位受光部２２_nの第１の方向での走査における第１番目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子２８２を介して、第２アナログ信号読み出し回路２５１に出力される。そして、第２アナログ信号読み出し回路２５１の積分回路２５３によってその帰還容量である容量素子２５７に蓄積されていき、積分回路２５３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１０６】
積分回路２５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路２５１から夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）に出力される。Ａ／Ｄコンバータ２６１では、第２アナログ信号読み出し回路２５１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ２６１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ２６１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第８のスイッチ素子２８５は開かれているため、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力されるアナログ信号は信号出力端子２９３に送られることはない。なお、夫々の第２アナログ信号読み出し回路２５１からアナログ信号が出力される際に、夫々の第９のスイッチ素子２８６に送られる信号を順次有意として、各第２アナログ信号読み出し回路２５１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【０１０７】
次いで、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１₁ _． _n〜２１_N _． _nに関するデータ読み出しを実行する。
【０１０８】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【０１０９】
以上のように、第３実施形態の固体撮像装置２０１によれば、第１アナログ信号読み出し部２３０は、受光素子２１_ｎ．ｎがＮ行×Ｎ列に２次元配列された受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部２４０は、第１アナログ信号読み出し部２３０に沿って設けられ、第２アナログ信号読み出し部２５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられ、第２デジタル信号読み出し部２６０は、第２アナログ信号読み出し部２５０に沿って設けられている。また、第１アナログ信号読み出し部２３０は、夫々の単位受光部２２_ｎの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２_ｎから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路２３１を有し、第１デジタル信号読み出し部２４０は、夫々の第１アナログ信号読み出し回路２３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２４１を有し、第２アナログ信号読み出し部２５０は、夫々の単位受光部２２_ｎの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２_ｎから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路２５１を有し、第２デジタル信号読み出し部２６０は、夫々の第２アナログ信号読み出し回路２５１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２６１を有している。また、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２_ｎの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓ_ｎを出力する第１シフトレジスタ５０あるいは第２シフトレジスタ６０が備えられている。夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開き、夫々の第５のスイッチ素子２８３を開き、夫々の第６のスイッチ素子２８４を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出すことになり、夫々の単位受光部２２_ｎにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部２４０にてデジタル信号として読み出されることになる。
【０１１０】
一方、第１デジタル信号読み出し部２４０、例えばＮ個のＡ／Ｄコンバータ２４１のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開き、夫々の第５のスイッチ素子２８３を閉じ、夫々の第６のスイッチ素子２８４を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）にてアナログ信号として読み出されることになる。
【０１１１】
第１デジタル信号読み出し部２４０及び第１アナログ信号読み出し部２３０に欠陥がある場合には、夫々の第２のスイッチ素子２８１を開き、夫々の第３のスイッチ素子２８２を閉じ、夫々の第８のスイッチ素子２８５を開き、夫々の第９のスイッチ素子２８６を閉じ、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第２信号出力端子２９側に向けて電流信号を送り出すことで、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第２デジタル信号読み出し部２６０にてデジタル信号として読み出されることになる。
【０１１２】
更に、第１デジタル信号読み出し部２４０、第１アナログ信号読み出し部２３０及び第２デジタル信号読み出し部２６０に欠陥がある場合には、夫々の第２のスイッチ素子２８１を開き、夫々の第３のスイッチ素子２８２を閉じ、夫々の第８のスイッチ素子２８５を閉じ、夫々の第９のスイッチ素子２８６を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第２信号出力端子２９側に向けて電流信号を送り出すことで、夫々の単位受光部２２_nにおけるフォトダイオード２３で発生した電流信号が夫々の第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）にてアナログ信号として読み出されることになる。
【０１１３】
したがって、第１デジタル信号読み出し部２４０側に欠陥がある場合には、第１アナログ信号読み出し部２３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、また、第１デジタル信号読み出し部２４０及び第１アナログ信号読み出し部２３０に欠陥がある場合でも、また、第２デジタル信号読み出し部２６０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、更に、第１デジタル信号読み出し部２４０、第１アナログ信号読み出し部２３０及び第２デジタル信号読み出し部２６０に欠陥がある場合でも、また、第２アナログ信号読み出し部２５０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板２１０に設けた場合においても固体撮像装置２０１の歩留まりの低下を大幅に抑制することができる。
【０１１４】
また、第１デジタル信号読み出し部２４０側あるいは第２デジタル信号読み出し部２６０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置２０１の低コスト化が可能となる。また、第１デジタル信号読み出し部２４０での分解能は、同一の基板２１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部２３０側あるいは第２アナログ信号読み出し部２５０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【０１１５】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部２３０（第１デジタル信号読み出し部２４０）を設け、第２の辺２０ｂに沿って第２アナログ信号読み出し部２５０（第２デジタル信号読み出し部２６０）を設けることで、第１アナログ信号読み出し部２３０（第１デジタル信号読み出し部２４０）と第２アナログ信号読み出し部２５０（第２デジタル信号読み出し部２６０）とが受光部２０を挟んだ対向する位置に設けられることになり、基板２１０をコンパクトに構成することができる。
【０１１６】
ＣＣＤ等の電荷結合型の固体撮像素子においては、受光素子で発生した電荷は、転送部に形成されるポテンシャル差に基づいて移動する。このため、ウェハの一部に欠陥が存在した場合、欠陥が存在する部分でポテンシャル差を形成することができなくなり、転送部の１列分の信号は転送できない。したがって、欠陥が存在する列がデッドラインとなり、このデッドラインは、受光部の面積が大きくなればなるほど、発生する確率が高くなる。この結果、ＣＣＤにおける受光部の大面積化は歩留まりが極めて悪く、また、歩留まりを良くするためには高価なものになってしまう。しかしながら、第１実施形態〜第３実施形態にて示したように、本発明に係る固体撮像装置においては、歩留まりの低下が抑制され、受光部の大面積化が可能となる。
【０１１７】
なお、第１実施形態〜第３実施形態においては、受光素子２１_n _． _nがＮ行×Ｎ列に２次元配列された受光部２０を基板に形成しているが、受光部２０は、これに限られることなく、例えば受光素子がＮ行×Ｍ列（Ｎ≠Ｍ）に２次元配列された受光部を用いてもよく、その形状も正方形に限られるものではない。
【０１１８】
また、第１実施形態〜第３実施形態においては、第１シフトレジスタ５０と第２シフトレジスタ６０とを設け、いずれか一方のシフトレジスタにて、夫々の受光素子２１_n.nのフォトダイオード２３で発生した電流信号を送り出すようにしているが、これに限られることなく、シフトレジスタを１つとして、この１つのシフトレジスタにより、夫々の受光素子２１_n.nのフォトダイオード２３で発生した電流信号を送り出すようにしてもよい。
【０１１９】
【発明の効果】
以上、詳細に説明したとおり、本発明の固体撮像装置によれば、同一基板に受光部及び周辺回路を形成する場合においても、歩留まりの低下が抑制され、受光部の大面積化が可能な固体撮像装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１実施形態の概略構成を示す概念図である。
【図２】本発明に係る固体撮像装置の第１実施形態の回路構成図である。
【図３】本発明に係る固体撮像装置の第２実施形態の概略構成を示す概念図である。
【図４】本発明に係る固体撮像装置の第２実施形態の回路構成図である。
【図５】本発明に係る固体撮像装置の第３実施形態の概略構成を示す概念図である。
【図６】本発明に係る固体撮像装置の第３実施形態の回路構成図である。
【符号の説明】
１，１０１，２０１…固体撮像装置、１０，１１０，２１０…基板、２０…受光部、２０ａ…第１の辺、２０ｂ…第２の辺、２０ｃ…第３の辺、２０ｄ…第４の辺、２１_n.n…受光素子、２２_n…単位受光部、２３…フォトダイオード、２５…第１のスイッチ素子、２７…第１信号出力端子、２９…第２信号出力端子、３０…第１アナログ信号読み出し部、３１…第１アナログ信号読み出し回路、３３…積分回路、４０…第１デジタル信号読み出し部、４１…第２アナログ信号読み出し部、４２…第２アナログ信号読み出し回路、４３…積分回路、４７…第１デジタル信号変換部、４８…Ａ／Ｄコンバータ、５０…第１シフトレジスタ、６０…第２シフトレジスタ、１３０…第１アナログ信号読み出し部、１３１…第１アナログ信号読み出し回路、１３３…積分回路、１４０…第１デジタル信号読み出し部、１４１…Ａ／Ｄコンバータ、１５０…第２アナログ信号読み出し部、１５１…第２アナログ信号読み出し回路、１５３…積分回路、２３０…第１アナログ信号読み出し部、２３１…第１アナログ信号読み出し回路、２３３…積分回路、２４０…第１デジタル信号読み出し部、２４１…Ａ／Ｄコンバータ、２５０…第２アナログ信号読み出し部、２５１…第２アナログ信号読み出し回路、２５３…積分回路、２６０…第１デジタル信号読み出し部、２６１…Ａ／Ｄコンバータ、Ｓ_n…走査信号。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device that captures an input two-dimensional optical image.
[0002]
[Prior art]
An imaging device using a solid-state imaging device typified by a charge coupled device (CCD) is used in various fields including home video. However, when a photodiode charge having a relatively large light receiving area is handled, the charge transfer efficiency is low in the CCD, which causes a problem that the charge cannot be transferred. Therefore, in a specific field, an image sensor formed of amorphous silicon that does not cause a problem of charge transfer efficiency may be used in a solid-state imaging device. This image sensor formed of amorphous silicon has a two-dimensional light receiving element (pixel) including a photoelectric conversion element that converts an input optical signal into a current signal and a switch element that flows out a current signal generated by the photoelectric conversion element. Is arranged.
[0003]
[Problems to be solved by the invention]
However, when the light receiving part (photoelectric conversion element) is formed using amorphous silicon, silicon in which peripheral circuits such as a signal reading circuit and a shift register are formed in order to read a signal from the amorphous silicon part where the light receiving part is formed. A chip is required, and when bonding the amorphous silicon portion where the light receiving portion is formed and the silicon chip, problems such as bonding failure are likely to occur, and the yield is reduced. Moreover, although still images can be captured, it has been difficult to capture moving images due to problems such as afterimages.
[0004]
Accordingly, the present inventors have advanced research and development of a solid-state imaging device in which a light receiving portion, a peripheral circuit, and the like are formed on a silicon wafer in order to solve the above-described problems. When the light receiving portion is formed on the silicon wafer in this way, the area of the light receiving portion can be increased by using a silicon wafer having a large area of, for example, 8 inches. However, due to the increase in the area of the light receiving part, the number of solid-state imaging devices that can be obtained from one silicon wafer is extremely small, such as one, and there is a possibility that defective pixels exist in the light receiving part. It has been newly found that the yield deteriorates due to the increase.
[0005]
In addition, as a peripheral circuit, in particular, when a digital signal readout circuit for reading out a current signal output from a photoelectric conversion element is formed on the same wafer, the digital signal readout circuit itself is increased with the increase in area of the light receiving unit. Since the number of digital signal readout circuits is increased and the digital signal readout circuits are formed in a limited space, there is a high possibility that the digital signal readout circuits are defective, and the yield is further reduced. It was also newly discovered.
[0006]
The present invention has been made in view of such circumstances, and a solid-state imaging device capable of suppressing a decrease in yield and increasing the area of the light receiving portion even when the light receiving portion and the peripheral circuit are formed on the same substrate. The purpose is to provide.
[0007]
[Means for Solving the Problems]
A solid-state imaging device according to the present invention is a solid-state imaging device that captures an input two-dimensional optical image, and a rectangular light receiving unit in which photoelectric conversion elements that convert an input optical signal into a current signal are two-dimensionally arranged; The photoelectric conversions are provided in the number corresponding to the number of photoelectric conversion elements arranged in the extending direction of one side along one side of the rectangular light receiving unit and arranged in a direction orthogonal to one side of the rectangular light receiving unit. An analog signal readout circuit that reads out the current signal generated by the element as an analog signal, and the number corresponding to the number of photoelectric conversion elements arranged in the extending direction of one side along the side opposite to one side of the rectangular light receiving unit A digital signal readout circuit that reads out as a digital signal a current signal generated by a photoelectric conversion element that is provided and arranged in a direction orthogonal to one side of the rectangular light receiving unit, and one that is orthogonal to one side of the rectangular light receiving unit It is characterized in that it comprises a current signal generated by the array of photoelectric conversion elements, a shift register, to the same substrate that can feed even towards any of the analog signal read circuit and the digital signal read circuit.
[0008]
In the solid-state imaging device according to the present invention, the number of analog signal readout circuits corresponding to the number of photoelectric conversion elements arranged in the extending direction of one side of the same substrate along one side of the rectangular light receiving unit is provided. A number of digital signal readout circuits are provided corresponding to the number of photoelectric conversion elements arranged in the direction in which one side extends along a side opposite to one side of the rectangular light receiving unit. A shift register is provided that can send out a current signal generated by photoelectric conversion elements arranged in a direction orthogonal to one side of the light receiving section to either an analog signal readout circuit or a digital signal readout circuit. When the register sends out a current signal to the digital signal readout circuit, the current signal generated by the photoelectric conversion element is digitalized by the digital signal readout circuit. It will be possible to read as Nos. On the other hand, if any of the digital signal readout circuits is defective, a current signal is sent out to the analog signal readout circuit by the shift register so that the current signal generated by the photoelectric conversion element is converted into the analog signal readout circuit. Is read out as an analog signal. Therefore, even if any of the digital signal readout circuits is defective, it is possible to read out the current signal generated by the photoelectric conversion element by the analog signal readout circuit, and even when the area of the light receiving unit is increased, it is solid. A decrease in the yield of the imaging device can be suppressed. In addition, when the current signal generated by the photoelectric conversion element is read out by the digital signal readout circuit, the current signal can be read out at a high speed because it is a digital output, and an external A / D converter is unnecessary. Thus, the cost of the solid-state imaging device can be reduced. In addition, when the current signal generated by the photoelectric conversion element is read by the analog signal reading circuit, high resolution can be achieved by using an external A / D converter.
[0009]
A solid-state imaging device according to the present invention is a solid-state imaging device that captures an input two-dimensional optical image, and includes a photoelectric conversion element that converts an input optical signal into a current signal, and a first signal output terminal of the photoelectric conversion element. A switch element that is connected to the terminal and that outputs a current signal generated by the photoelectric conversion element from the second terminal in response to the scanning signal is arranged in a first number along the first direction as a set of light receiving elements. Unit light receiving units each having a second number of light receiving units arranged in the second direction, and at one end of each unit light receiving unit, a second terminal of each switch element is provided. The first signal output terminal electrically connected to each other is provided, and the second signal electrically connected to the second terminal of each switch element is provided at the other end of each unit light receiving part. Each output terminal is provided, and the first signal output of each unit light receiving unit From the second number of analog signal readout circuits that individually input the signals output from the child and read out the current signal output from the unit light receiving unit as an analog signal, and from the second signal output terminal of each unit light receiving unit Each of the output signals is individually input, and the second number of digital signal readout circuits that read out the current signal output from the unit light receiving unit as a digital signal, and the current signal generated by each photoelectric conversion element, A shift register that outputs a scanning signal is provided on the same substrate so that it can be sent to either the first signal output terminal or the second signal output terminal of the unit light receiving unit.
[0010]
In the solid-state imaging device according to the present invention, the signal output from the first signal output terminal of each unit light receiving unit is individually input to the same substrate, and the current signal output from the unit light receiving unit is analog signal. The second number of analog signal readout circuits to read out and the signal output from the second signal output terminal of each unit light receiving unit are individually input, and the current signal output from the unit light receiving unit is read out as a digital signal. The current signal generated by the second number of digital signal readout circuits and the respective photoelectric conversion elements can be sent to either the first signal output terminal or the second signal output terminal of each unit light receiving unit. And a shift register for outputting a scanning signal. When this shift register sends out a current signal toward the second signal output terminal, each unit light-receiving unit is provided. Photoelectric current signals generated by the transducer is to be read out as a digital signal by the digital signal read-out circuit respectively that. On the other hand, if any of the digital signal readout circuits is defective, it is generated in the photoelectric conversion element in each unit light receiving unit by sending a current signal toward the first signal output terminal side by the shift register. The read current signal is read out as an analog signal by each analog signal readout circuit. Therefore, even when any of the digital signal readout circuits is defective, it is possible to read out the current signal generated by the photoelectric conversion element in each analog signal readout circuit, and in the case where the light receiving portion is enlarged Also, it is possible to suppress a decrease in the yield of the solid-state imaging device. In addition, when the current signal generated by the photoelectric conversion element is read out by each digital signal reading circuit, since it becomes a digital output, it is possible to read out the current signal at a high speed, and an external A / D converter. Is unnecessary, and the cost of the solid-state imaging device can be reduced. In addition, when the current signal generated by the photoelectric conversion element is read by each analog signal reading circuit, high resolution can be achieved by using an external A / D converter.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a solid-state imaging device according to the invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. N is an integer of 2 or more, and the subscript n indicates an arbitrary integer from 1 to N unless otherwise specified.
[0012]
(First embodiment)
First, a first embodiment of a solid-state imaging device according to the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a conceptual diagram illustrating a schematic configuration of the solid-state imaging device according to the first embodiment, and FIG. 2 is a circuit configuration diagram of the solid-state imaging device according to the first embodiment. As shown in FIG. 1, the solid-state imaging device 1 according to the first embodiment includes a rectangular substrate 10, and the substrate 10 includes a light receiving unit 20, a first analog signal reading unit 30, a first unit. One digital signal reading unit 40, a first shift register 50, and a second shift register 60 are provided using a CMOS process or the like. A silicon wafer obtained by cutting a silicon ingot is used as the substrate 10, and the substrate 10 is formed by cutting the silicon wafer into a rectangle. In this embodiment, an 8-inch φ silicon wafer is used.
[0013]
The light receiving unit 20 is formed in a substantially square shape with each side being 130 mm, and each light receiving element (pixel) 21 is about 50 μm in length and width._1.1~ 21_NNIs formed. The first analog signal readout unit 30 is provided along the first side 20 a of the light receiving unit 20. The first digital signal readout unit 40 is provided along the second side 20 b that faces the first side 20 a of the light receiving unit 20. The first shift register 50 is provided along a third side 20 c that is orthogonal to the first side 20 a and the second side 20 b of the light receiving unit 20. The second shift register 60 is provided along a fourth side 20d that is orthogonal to the first side 20a and the second side 20b of the light receiving unit 20 and faces the third side 20c. Signal output terminals 80 and 90 are connected to the first analog signal readout unit 30 and the first digital signal readout unit 40, respectively.
[0014]
  As shown in FIG. 2, the light receiving unit 20 includes a light receiving element 21._{n. n}Are two-dimensionally arranged in N rows × N columns. Each light receiving element 21_1.1~ 21_{N. N}Includes a photodiode 23 as a photoelectric conversion element that converts an input optical signal into a current signal, and a first switch element 25. The first switch element 25 has a signal input terminal and a signal output terminal. The signal input terminal of the first switch element 25 is connected to the signal output terminal of the photodiode 23, and the first shift register 50 or Scan signal S from second shift register 60_nIn response to this, the current signal generated by the photodiode 23 flows out from the signal output terminal. Such a light receiving element 21_{n. n}N array along the first direction (the direction in which the third side 20c or the fourth side 20d extends)Has been, N light receiving elements 21 arranged in the first direction._{n. 1}~ 21_{n. N}The unit light receiving unit 22 is electrically connected to the signal output terminal of each first switch element 25._nIs configured. This unit light receiving unit 22_nAre arranged along a second direction (a direction in which the first side 20a or the second side 20b extends) perpendicular to the first direction.
[0015]
Each unit light receiving unit 22_nThe first signal output terminal 27 electrically connected to the signal output terminal of each of the first switch elements 25 is provided at one end of each unit light receiving unit 22._nThe other end of each of the first and second switch elements 25 is provided with a second signal output terminal 29 electrically connected to the signal output terminal of each first switch element 25. Each first signal output terminal 27 is connected to the first analog signal readout unit 30 via the second switch element 71. The second switch element 71 has a unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction). Each of the second signal output terminals 29 is connected to the first digital signal reading unit 40 via the third switch element 72. The third switch element 72 is arranged in the second direction in the unit light receiving unit 22._nN (number of photodiodes 23 arranged in the second direction). The second switch element 71 and the third switch element 72 operate in response to a signal from a control circuit (not shown).
[0016]
As shown in FIG. 2, the first analog signal readout unit 30 includes a first analog signal readout circuit 31. The first analog signal readout circuit 31 has a unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction) are arranged in an array shape. Each of the first analog signal readout circuits 31 includes an integration circuit 33, a CDS circuit (not shown), and the like. The integrating circuit 33 includes the unit light receiving unit 22._nThe output signal from the (first signal output terminal 27) is input, and the charge amplifier 35 that amplifies the charge of the input current signal, and one terminal is connected to the input terminal of the charge amplifier 35, the output terminal of the charge amplifier 35 And the other terminal is connected to the input terminal of the charge amplifier 35, the other terminal is connected to the output terminal of the charge amplifier 35, and the reset signal R output from the control circuit. The fourth switch element 39 is in an “ON” state when the signal is significant, and in an “OFF” state when the reset signal R is insignificant. When the reset signal R is insignificant, the integration circuit 33 uses the unit light receiving unit 22._nAn output signal from the unit light receiving unit 22 is input in response to the reset signal R._nAn integration operation is performed on the capacitive element 37 connected between the input and output terminals, and a non-integration operation is performed when the reset signal R is significant.
[0017]
Unit light receiving unit 22_nThe current signal from the (first signal output terminal 27) is read out as an analog signal by the first analog signal readout circuit 31 (integration circuit 33, CDS circuit, etc.), and this analog signal is directed to the signal output terminal 80. Sent out. A fifth switch element 73 is provided at a subsequent stage of each first analog signal readout circuit 31 (between the signal output terminal 80). N fifth switch elements 73 are arranged corresponding to the number of first analog signal readout circuits 31 and operate according to a signal from the control circuit.
[0018]
  As shown in FIG. 2, the first digital signal readout unit 40 includes a second analog signal readout unit 41 and a first digital signal conversion unit 47, and the second analog signal readout unit 41 includes 2 analog signal readout circuit 42 is included. The second analog signal readout circuit 42 is connected to the unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction) are arranged in an array shape. Each second analog signal readout circuit 42 includes an integration circuit 43, a CDS circuit (not shown), and the like. The integrating circuit 43 includes the unit light receiving unit 22._nAn output signal from the (second signal output terminal 29) is input, a charge amplifier 44 that amplifies the charge of the input current signal, and one terminal connected to the input terminal of the charge amplifier 44, and an output terminal of the charge amplifier 44 And the capacitor 45 having the other terminal connected thereto, one terminal connected to the input terminal of the charge amplifier 44, the other terminal connected to the output terminal of the charge amplifier 44, and a reset signal R output from the control circuit. The sixth switch element 46 is in the “ON” state when the signal is significant, and in the “OFF” state when the reset signal R is insignificant. When the reset signal R is insignificant, the integration circuit 43 uses the unit light receiving unit 22._nAn output signal from the unit light receiving unit 22 is input in response to the reset signal R._nAn integration operation is performed on the capacitive element 45 connected between the input and output terminals, and a non-integration operation is performed when the reset signal R is significant.
[0019]
Unit light receiving unit 22_nThe current signal from the (second signal output terminal 29) is read out as an analog signal by the second analog signal readout circuit 42 (integration circuit 43, CDS circuit, etc.), and this analog signal is read out by the first digital signal converter 47. It is sent out toward. A seventh switch element 74 is provided between each second analog signal readout circuit 42 and the first digital signal converter 47. N seventh switch elements 74 are arranged corresponding to the number of second analog signal readout circuits 42, and operate according to a signal from the control circuit.
[0020]
The first digital signal conversion unit 47 includes an A / D converter 48, and the A / D converters 48 are arranged in the second direction in correspondence with the number of the second analog signal readout circuits 42. And formed in an array. Each A / D converter 48 receives the analog signal output from each second analog signal readout circuit 42, converts this analog signal into a digital signal, and supplies it to the signal output terminal 90 via the data bus. Send it out.
[0021]
The first shift register 50 includes each light receiving element 21._nnIn order to send out the current signal generated in the photodiode 23, the scanning signal S is sent to each first switch element 25._nIs output. As shown in FIG. 2, the first shift register 50 includes the light receiving elements 21 arranged in the second direction._1.n~ 21_NnSimultaneously with the first switching element 25 of the scanning signal S._nIs connected to these first switch elements 25.
[0022]
Similarly to the first shift register 50, the second shift register 60 also has the respective light receiving elements 21._nnIn order to send out the current signal generated in the photodiode 23, the scanning signal S is sent to each first switch element 25._nIs output. As shown in FIG. 2, the second shift register 60 includes the light receiving elements 21 arranged in the second direction._1.n~ 21_NnSimultaneously with the first switching element 25 of the scanning signal S._nIs connected to these first switch elements 25.
[0023]
Next, the operation of the solid-state imaging device 1 of the first embodiment will be described. In the solid-state imaging device 1, a light image formed by light incident on the light receiving unit 20 is input, and charges corresponding to the amount of received light are accumulated in the photodiode 23 of the light receiving unit 20. Then, the charge amount accumulated in each photodiode 23 after the elapse of a predetermined light receiving period is read as follows.
[0024]
When the charge amount accumulated in each photodiode 23 is read on the first analog signal readout unit 30 side, each second switch element 71 is first closed by a signal from the control circuit, and each The third switch element 72 is opened. Prior to the execution of reading, the reset signal R for the integration circuit 33 is made significant, the fourth switch element 39 is closed, and the capacitor element 37 is initialized.
[0025]
Next, the reset signal R for the integration circuit 33 is made insignificant, the fourth switch element 39 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the first analog signal readout circuit 31 is passed through the second switch element 71. It is output to (first analog signal reading unit 30). The integration circuit 33 of the first analog signal readout circuit 31 accumulates in the capacitive element 37 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 33 gradually increases.
[0026]
  The voltage signal output from the integration circuit 33 is output from each first analog signal readout circuit 31 (first analog signal readout unit 30) as an analog signal via a CDS circuit or the like, and scanned in the first direction. The first light receiving element 21 in FIG.₁ _. ₁~ 21_N _. ₁The data reading related to is terminated. In addition, when an analog signal is output from each first analog signal readout circuit 31, the signal sent to each of the fifth switch elements 73 is considered to be significant sequentially, and the analog signal is sequentially output from each first analog signal readout circuit 31. Is output, and scanning in the second direction is performed.
[0027]
Next, the reset signal R for the integration circuit 33 is regarded as significant, the fourth switch element 39 is closed, and the capacitive element 37 is initialized, while the second and subsequent light receiving elements 21 in the scanning in the first direction._1.n~ 21_NnRead data for.
[0028]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and an analog signal as captured data is obtained.
[0029]
On the other hand, when the charge amount accumulated in each photodiode 23 is read out on the first digital signal reading unit 40 side, each second switch element 71 is first opened by a signal from the control circuit. Each third switch element 72 and each seventh switch element 74 are closed. Prior to execution of reading, the reset signal R for the integrating circuit 43 is made significant, the sixth switch element 46 is closed, and the capacitive element 45 is initialized.
[0030]
Next, the reset signal R for the integrating circuit 43 is made insignificant, the sixth switch element 46 is opened, and either the first shift register 50 or the second shift register 60 applies S to each first switch element 25._nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the second analog signal readout circuit 42 is passed through the third switch element 72. It is output to (first digital signal reading unit 40). The integration circuit 43 of the second analog signal readout circuit 42 accumulates the capacitance element 45 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 43 gradually increases.
[0031]
The voltage signal output from the integrating circuit 43 is output as an analog signal from each second analog signal readout circuit 42 to each A / D converter 48 via a CDS circuit or the like. In the A / D converter 48, the analog signal output from the second analog signal readout circuit 42 is converted into a digital signal, and this digital signal is output to the data bus, and the first light reception in scanning in the first direction. Element 21_1.1~ 21_N.1The data reading related to is terminated. When digital signals are output from the respective A / D converters 48, the respective A / D converters 48 sequentially output the digital signals at a predetermined timing on the basis of the signals from the control circuit, in the second direction. Scanning is performed. Note that when analog signals are output from the respective second analog signal readout circuits 42, the signals sent to the respective seventh switch elements 74 are regarded as significant sequentially, and the analog signals are sequentially transmitted from the respective second analog signal readout circuits 42. Can be scanned in the second direction.
[0032]
  Next, the integration circuit43The reset signal R is significant, the sixth switch element 46 is closed and the capacitive element 45 is initialized, and the second and subsequent light receiving elements 21 in the scan in the first direction.₁ _. _n~ 21_N _. _nRead data for.
[0033]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and a digital signal is obtained as imaging data.
[0034]
As described above, according to the solid-state imaging device 1 of the first embodiment, the first analog signal reading unit 30 is the light receiving element 21._nnAre provided along the first side 20a of the light receiving unit 20 that is two-dimensionally arranged in N rows × N columns, and the first digital signal readout unit 40 is the second side facing the first side 20a of the light receiving unit 20. It is provided along the side 20b. In addition, the first analog signal reading unit 30 includes each unit light receiving unit 22._nThe signal output from the first signal output terminal 27 is individually input to the unit light receiving unit 22._nThe N first analog signal readout circuits 31 that read out the current signal output from the analog signal as analog signals are provided, and the first digital signal readout unit 40 includes each unit light receiving unit 22._nThe signal output from the second signal output terminal 29 is individually input to the unit light receiving unit 22._nN second analog signal readout circuits 42 that read out the current signals output from the analog signals as analog signals, and N A / Ds that convert the analog signals output from the respective second analog signal readout circuits 42 into digital signals. Converter 48. Further, the current signal generated in each photodiode 23 is converted into each unit light receiving unit 22._nThe scanning signal S so that it can be sent to either the first signal output terminal 27 or the second signal output terminal 29_nThe first shift register 50 or the second shift register 60 is provided. When each of the second switch elements 71 is opened and each of the third switch elements 72 is closed, the first shift register 50 or the second shift register 60 is directed toward the second signal output terminal 29 side. Each unit light receiving unit 22._nThe current signal generated by the photodiode 23 is read as a digital signal by each first digital signal reading unit 40.
[0035]
On the other hand, if any one of the first digital signal reading units 40, for example, the N A / D converters 48, is defective, each second switch element 71 is closed and each third switch element is closed. 72 is opened, and a current signal is sent out toward the first signal output terminal 27 side by the first shift register 50 or the second shift register 60, whereby each of the unit light receiving units 22 is sent._nThe current signal generated in the photodiode 23 is read out as an analog signal by each first analog signal readout circuit 31 (first analog signal readout unit 30).
[0036]
Therefore, even when there is a defect on the first digital signal readout unit 40 side, the current signal generated by the photodiode 23 can be read out on the first analog signal readout unit 30 side, and the light receiving unit 20 is increased in area, Even when peripheral circuits such as the first analog signal readout unit 30, the first digital signal readout unit 40, the first shift register 50, and the second shift register 60 are provided on the same substrate 10, the yield of the solid-state imaging device 1 is reduced. Can be suppressed.
[0037]
Further, when the current signal generated by the photodiode 23 is read out on the first digital signal reading unit 40 side, since it becomes a digital output, it is possible to read out the current signal at high speed, and an external A / A D converter is not necessary, and the cost of the solid-state imaging device 1 can be reduced. In addition, the resolution of the first digital signal readout unit 40 is provided on the same substrate 10 and is limited due to space problems. When reading the current signal generated by the photodiode 23 on the signal reading unit 30 side, high resolution (for example, resolution of about 16 bits) can be achieved by using an external A / D converter.
[0038]
  In addition, the first analog signal readout unit 30 is provided along the first side 20a, and the first digital signal readout unit 40 is provided along the second side 20b, whereby the first analog signal readout unit 30 and the first analog signal readout unit 30 are provided. The digital signal reading unit 40 is provided at a position facing the light receiving unit 20 and the substrate 10 can be configured compactly.
[0039]
  Further, a first shift register 50 is provided along the third side 20c, a second shift register 60 is provided along the fourth side 20d, and both the first shift register 50 and the second shift register 60 are provided. When each second switch element 71 is closed and each third switch element 72 is opened, each unit light receiving unit 22_nSince the current signal generated by the (photodiodes 23 arranged in the first direction) is sent out to the first analog signal reading unit 30, if the first shift register 50 is defective, the second shift register 60. Each unit light receiving unit 22_nThe current signal generated in step 1 is sent to the first analog signal reading unit 30Will be. On the other hand, when there is a defect in the second shift register 60, each unit light receiving unit 22 is caused by the first shift register 50._nThe current signal generated in step 1 is sent to the first analog signal reading unit 30Will be. Similarly, when each of the second switch elements 71 is opened and each of the third switch elements 72 is closed, each unit light receiving unit 22_nIs sent to the first digital signal reading unit 40. If the first shift register 50 is defective, the second shift register 60 causes each unit light-receiving unit 22 to transmit the current signal._nThe current signal generated in step 1 is sent to the first digital signal reading unit 40Will be. On the other hand, when there is a defect in the second shift register 60, each unit light receiving unit 22 is caused by the first shift register 50._nThe current signal generated in step 1 is sent to the first digital signal reading unit 40Will be.
[0040]
  Therefore, even if one of the first shift register 50 and the second shift register 60 is defective, the first analog signal readout unit 30 or the Each unit light receiving unit 22 toward the first digital signal reading unit 40._nIt is possible to send out the current signal generated in the above, the area of the light receiving unit 20 is increased, and the periphery of the first analog signal reading unit 30, the first digital signal reading unit 40, the first shift register 50, the second shift register 60, etc. Even when the circuits are provided on the same substrate 10, it is possible to further suppress the yield reduction of the solid-state imaging device 1.
[0041]
Further, the first shift register 50 is provided along the third side 20c, and the second shift register 60 is provided along the fourth side 20d, so that the first shift register 50 and the second shift register 60 receive light. It will be provided in the position which opposes the part 20, and the board | substrate 10 can be comprised further compactly.
[0042]
    (Second Embodiment)
  Next, a second embodiment of the solid-state imaging device according to the present invention will be described with reference to FIGS. FIG. 3 is a conceptual diagram showing a schematic configuration of the solid-state imaging device according to the second embodiment.FIG.These are the circuit block diagrams of the solid-state imaging device which concerns on 2nd Embodiment. The solid-state imaging device 101 according to the second embodiment is different from the solid-state imaging device 1 according to the first embodiment in that it has two analog signal readout units.
[0043]
  As shown in FIG. 3, the solid-state imaging device 101 according to the second embodiment includes a substrate 110 formed in a rectangular shape. The substrate 110 includes a light receiving unit 20, a first analog signal readout unit 130, a first unit. The one digital signal reading unit 140, the second analog signal reading unit 150, the first shift register 50, and the second shift register 60 are provided using a CMOS process or the like. As in the first embodiment, an 8-inch φ silicon wafer is used for the substrate 110.
[0044]
The light receiving unit 20 is formed in a substantially square shape with each side being 130 mm, and each light receiving element (pixel) 21 is about 50 μm in length and width._1.1~ 21_NNIs formed. The first analog signal reading unit 130 is provided along the first side 20 a of the light receiving unit 20. The first digital signal reading unit 140 is provided along the first analog signal reading unit 130 provided along the first side 20 a of the light receiving unit 20. The second analog signal readout unit 150 is provided along the second side 20 b facing the first side 20 a of the light receiving unit 20. The first shift register 50 is provided along a third side 20 c that is orthogonal to the first side 20 a and the second side 20 b of the light receiving unit 20. The second shift register 60 is provided along a fourth side 20d that is orthogonal to the first side 20a and the second side 20b of the light receiving unit 20 and faces the third side 20c. Signal output terminals 191, 192, and 193 are connected to the first analog signal readout unit 130, the first digital signal readout unit 140, and the second analog signal readout unit 150, respectively.
[0045]
As shown in FIG. 4, the light receiving unit 20 includes a light receiving element 21._nnAre two-dimensionally arranged in N rows × N columns. Each light receiving element 21_1.1~ 21_NNIncludes a photodiode 23 as a photoelectric conversion element that converts an input optical signal into a current signal, and a first switch element 25. The first switch element 25 has a signal input terminal and a signal output terminal. The signal input terminal of the first switch element 25 is connected to the signal output terminal of the photodiode 23, and the first shift register 50 or Scan signal S from second shift register 60_nIn response to this, the current signal generated by the photodiode 23 flows out from the signal output terminal. Such a light receiving element 21_nnAre arranged in the first direction (the direction in which the third side 20c or the fourth side 20d extends), and the N light receiving elements 21 arranged in the first direction._n.1~ 21_nNThe unit light receiving unit 22 is electrically connected to the signal output terminal of each first switch element 25._nIs configured. This unit light receiving unit 22_nAre arranged along a second direction (a direction in which the first side 20a or the second side 20b extends) perpendicular to the first direction.
[0046]
Each unit light receiving unit 22_nThe first signal output terminal 27 electrically connected to the signal output terminal of each of the first switch elements 25 is provided at one end of each unit light receiving unit 22._nThe other end of each of the first and second switch elements 25 is provided with a second signal output terminal 29 electrically connected to the signal output terminal of each first switch element 25. Each first signal output terminal 27 is connected to the first analog signal reading unit 130 via the second switch element 181. The second switch element 181 has a unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction). Each of the second signal output terminals 29 is connected to the second analog signal reading unit 150 via the third switch element 182. The third switch element 182 has a unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction). The second switch element 181 and the third switch element 182 operate in response to a signal from a control circuit (not shown).
[0047]
As shown in FIG. 4, the first analog signal readout unit 130 includes a first analog signal readout circuit 131. The first analog signal readout circuit 131 is arranged in the second direction in the unit light receiving unit 22._nN (number of photodiodes 23 arranged in the second direction) are arranged in an array shape. Each first analog signal readout circuit 131 includes an integration circuit 133, a CDS circuit (not shown), and the like. The integrating circuit 133 includes a unit light receiving unit 22._nThe output signal from the (first signal output terminal 27) is input, and the charge amplifier 135 that amplifies the charge of the input current signal, and one terminal connected to the input terminal of the charge amplifier 135, the output terminal of the charge amplifier 135 And the other terminal connected to the input terminal of the charge amplifier 135, the other terminal connected to the output terminal of the charge amplifier 135, and the reset signal R output from the control circuit. The fourth switch element 139 is in an “ON” state when the signal is significant, and is in an “OFF” state when the reset signal R is insignificant. When the reset signal R is insignificant, the integration circuit 133 uses the unit light receiving unit 22._nAn output signal from the unit light receiving unit 22 is input in response to the reset signal R._nAn integration operation is performed on the capacitive element 137 connected between the input and output terminals, and a non-integration operation is performed when the reset signal R is significant.
[0048]
Unit light receiving unit 22_nThe current signal from the (first signal output terminal 27) is read as an analog signal by the first analog signal readout circuit 131 (integration circuit 133, CDS circuit, etc.), and this analog signal is directed to the signal output terminal 191. Sent out. A fifth switch element 183 is provided at a subsequent stage of each first analog signal readout circuit 131 (between the signal output terminal 191). N fifth switch elements 183 are arranged corresponding to the number of first analog signal readout circuits 131, and operate according to a signal from the control circuit.
[0049]
Further, the analog signal read by the first analog signal reading circuit 131 is also sent to the first digital signal reading unit 140. A sixth switch element 184 is provided between each first analog signal readout circuit 131 and the first digital signal readout unit 140. N sixth switch elements 184 are arranged corresponding to the number of first analog signal readout circuits 131, and operate according to a signal from the control circuit.
[0050]
The first digital signal readout unit 140 includes an A / D converter 141, and the A / D converters 141 are arranged in the second direction in correspondence with the number of the first analog signal readout circuits 131. And formed in an array. Each A / D converter 141 receives the analog signal output from each first analog signal readout circuit 131, converts this analog signal into a digital signal, and outputs it to the signal output terminal 192 via the data bus. Send it out.
[0051]
As shown in FIG. 4, the second analog signal readout unit 150 includes a second analog signal readout circuit 151. The second analog signal readout circuit 151 has a unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction) are arranged in an array shape. Each second analog signal readout circuit 151 includes an integration circuit 153, a CDS circuit (not shown), and the like. The integrating circuit 153 includes the unit light receiving unit 22._nThe output signal from the (second signal output terminal 29) is input, the charge amplifier 155 that amplifies the charge of the input current signal, and one terminal is connected to the input terminal of the charge amplifier 155, and the output terminal of the charge amplifier 155 And the other terminal connected to the input terminal of the charge amplifier 155, the other terminal connected to the output terminal of the charge amplifier 155, and a reset signal R output from the control circuit. 7 has a seventh switch element 159 that is in an “ON” state when the signal is significant, and that is in an “OFF” state when the reset signal R is insignificant. When the reset signal R is insignificant, the integration circuit 153 has a unit light receiving unit 22._nAn output signal from the unit light receiving unit 22 is input in response to the reset signal R._nAn integration operation is performed on the capacitive element 157 connected between the input and output terminals, and a non-integration operation is performed when the reset signal R is significant.
[0052]
Unit light receiving unit 22_nThe current signal from the (second signal output terminal 29) is read as an analog signal by the second analog signal readout circuit 151 (integration circuit 153, CDS circuit, etc.), and this analog signal is directed to the signal output terminal 193. Sent out. An eighth switch element 185 is provided at the subsequent stage of each second analog signal readout circuit 151 (between the signal output terminal 193). N eighth switch elements 185 are arranged corresponding to the number of second analog signal readout circuits 151, and operate according to a signal from the control circuit.
[0053]
Next, the operation of the solid-state imaging device 101 of the second embodiment will be described. In the solid-state imaging device 101, a light image formed by light incident on the light receiving unit 20 is input, and charges corresponding to the amount of received light are accumulated in the photodiode 23 of the light receiving unit 20. Then, the charge amount accumulated in each photodiode 23 after the elapse of a predetermined light receiving period is read as follows.
[0054]
When the charge amount accumulated in each photodiode 23 is read on the first analog signal reading unit 130 side, first, each second switch element 181 is closed by a signal from the control circuit. The third switch element 182 is opened, the respective fifth switch element 183 is closed, and the respective sixth switch element 184 is opened. Prior to the execution of reading, the reset signal R for the integration circuit 133 is made significant, the fourth switch element 139 is closed, and the capacitor element 137 is initialized.
[0055]
  Next, the reset signal R for the integration circuit 133 is made insignificant, the fourth switch element 139 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_{N. 1}A scanning signal for turning on only the first switch element 25S ₁Is considered significant. When the first switch element 25 is turned “ON”, the charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the first analog signal readout circuit 131 is passed through the second switch element 181. It is output to (first analog signal reading unit 130). The integration circuit 133 of the first analog signal readout circuit 131 accumulates the capacitance element 137 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 133 gradually increases.
[0056]
  The voltage signal output from the integration circuit 133 is output from each first analog signal readout circuit 131 (first analog signal readout unit 130) as an analog signal via a CDS circuit or the like, and is scanned in the first direction. The first light receiving element 21 in FIG.₁ _. ₁~ 21_N _. ₁The data reading related to is terminated. Since each of the sixth switch elements 184 is open, the analog signal output from the first analog signal readout circuit 131 (first analog signal readout unit 130) is not sent to the first digital signal readout unit 140. Absent. When analog signals are output from the respective first analog signal readout circuits 131, the signals sent to the respective fifth switch elements 183 are regarded as significant in succession, and the analog signals are sequentially transmitted from the respective first analog signal readout circuits 131. Is output, and scanning in the second direction is performed.
[0057]
Next, the reset signal R for the integration circuit 133 is considered significant, and the fourth switch element 139 is closed and the capacitor element 137 is initialized, while the second and subsequent light receiving elements 21 in the scanning in the first direction._1.n~ 21_NnRead data for.
[0058]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and an analog signal as captured data is obtained.
[0059]
On the other hand, when the charge amount stored in each photodiode 23 is read on the first digital signal reading unit 140 side, each second switch element 181 is first closed by a signal from the control circuit. , Each third switch element 182 is opened, each fifth switch element 183 is opened, and each sixth switch element 184 is closed. Prior to the execution of reading, the reset signal R for the integration circuit 133 is made significant, the fourth switch element 139 is closed, and the capacitor element 137 is initialized.
[0060]
Next, the reset signal R for the integration circuit 133 is made insignificant, the fourth switch element 139 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the first analog signal readout circuit 131 is passed through the second switch element 181. Is output. The integration circuit 133 of the first analog signal readout circuit 131 accumulates the capacitance element 137 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 133 gradually increases.
[0061]
The voltage signal output from the integration circuit 133 is output as an analog signal from each first analog signal readout circuit 131 to each A / D converter 141 (first digital signal readout unit 140) via a CDS circuit or the like. The In the A / D converter 141, the analog signal output from the first analog signal readout circuit 131 is converted into a digital signal, and this digital signal is transmitted from each A / D converter 141 (first digital signal readout unit 140) to a data bus. And the first light receiving element 21 in the scanning in the first direction._1.1~ 21_N.1The data reading related to is terminated. When a digital signal is output from each A / D converter 141, each A / D converter 141 sequentially outputs the digital signal at a predetermined timing based on the signal from the control circuit, and the second direction. Scanning is performed. Since each of the fifth switch elements 183 is open, the analog signal output from the first analog signal readout circuit 131 (first analog signal readout unit 130) is not sent to the signal output terminal 191. When analog signals are output from the respective first analog signal readout circuits 131, the signals sent to the respective sixth switch elements 184 are regarded as significant sequentially, and the analog signals are sequentially transmitted from the respective first analog signal readout circuits 131. Can be scanned in the second direction.
[0062]
Next, the reset signal R for the integration circuit 133 is considered significant, and the fourth switch element 139 is closed and the capacitor element 137 is initialized, while the second and subsequent light receiving elements 21 in the scanning in the first direction._1.n~ 21_NnRead data for.
[0063]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and a digital signal is obtained as imaging data.
[0064]
When the charge amount accumulated in each photodiode 23 is read out on the second analog signal reading unit 150 side, each second switch element 181 is first opened by a signal from the control circuit, and each of them is opened. The third switch element 182 is closed. Prior to the execution of reading, the reset signal R for the integrating circuit 153 is made significant, the seventh switch element is closed, and the capacitive element 157 is initialized.
[0065]
Next, the reset signal R for the integration circuit 153 is made insignificant, the seventh switch element 159 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the second analog signal readout circuit 151 is passed through the third switch element 182. It is output to (second analog signal reading unit 150). The integration circuit 153 of the second analog signal readout circuit 151 accumulates the capacitance element 157 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 153 gradually increases.
[0066]
The voltage signal output from the integration circuit 153 is output from each second analog signal readout circuit 151 (second analog signal readout unit 150) as an analog signal via a CDS circuit or the like, and scanned in the first direction. The first light receiving element 21 in FIG._1.1~ 21_N.1The data reading related to is terminated. When analog signals are output from the respective second analog signal readout circuits 151, the signals sent to the respective eighth switch elements 185 are regarded as significant sequentially, and the analog signals are sequentially transmitted from the respective second analog signal readout circuits 151. Is output, and scanning in the second direction is performed.
[0067]
Next, the reset signal R for the integration circuit 153 is made significant, and the seventh switch element 159 is closed and the capacitor element 157 is initialized, and the second and subsequent light receiving elements 21 in the scanning in the first direction._1.n~ 21_NnRead data for.
[0068]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and an analog signal as captured data is obtained.
[0069]
As described above, according to the solid-state imaging device 101 of the second embodiment, the first analog signal read-out unit 130 is the light receiving element 21._nnAre provided along the first side 20a of the light receiving unit 20 that is two-dimensionally arranged in N rows × N columns, and the first digital signal readout unit 140 is provided along the first analog signal readout unit 130. The 2 analog signal readout unit 150 is provided along the second side 20 b that faces the first side 20 a of the light receiving unit 20. In addition, the first analog signal reading unit 130 includes each unit light receiving unit 22._nThe signal output from the first signal output terminal 27 is individually input to the unit light receiving unit 22._nN first analog signal readout circuits 131 that read out the current signals output from the analog signals as analog signals, and the first digital signal readout unit 140 reads the analog signals output from the respective first analog signal readout circuits 131. Each of the unit light receiving units 22 includes N A / D converters 141 that convert digital signals, and the second analog signal reading unit 150 includes each unit light receiving unit 22._nThe signal output from the second signal output terminal 29 is individually input to the unit light receiving unit 22._nN second analog signal readout circuits 151 for reading out the current signal output from as analog signals. Further, the current signal generated in each photodiode 23 is converted into each unit light receiving unit 22._nThe scanning signal S so that it can be sent to either the first signal output terminal 27 or the second signal output terminal 29_nThe first shift register 50 or the second shift register 60 is provided. If each second switch element 181 is closed, each third switch element 182 is opened, each fifth switch element 183 is opened, and each sixth switch element 184 is closed, the first The shift register 50 or the second shift register 60 sends out a current signal toward the first signal output terminal 27, and each unit light receiving unit 22._nThe current signal generated by the photodiode 23 is read as a digital signal by each first digital signal reading unit 140.
[0070]
On the other hand, if any of the first digital signal reading units 140, for example, the N A / D converters 141, is defective, the second switch elements 181 are closed, and the third switch elements are closed. 182 is opened, the respective fifth switch elements 183 are closed, the respective sixth switch elements 184 are opened, and the current signal is directed toward the first signal output terminal 27 by the first shift register 50 or the second shift register 60. Each unit light receiving unit 22_nThe current signal generated by the photodiode 23 is read out as an analog signal by each first analog signal readout circuit 131 (first analog signal readout unit 130).
[0071]
Further, when the first digital signal reading unit 140 and the first analog signal reading unit 130 are defective, the second switch elements 181 are opened, the third switch elements 182 are closed, and the first shift is performed. By sending a current signal toward the second signal output terminal 29 by the register 50 or the second shift register 60, each unit light receiving unit 22 is sent._nThe current signal generated by the photodiode 23 is read out as an analog signal by each second analog signal readout circuit 151 (second analog signal readout unit 150).
[0072]
Therefore, when there is a defect on the first digital signal reading unit 140 side, the current signal generated by the photodiode 23 can be read on the first analog signal reading unit 130 side, and the first digital signal reading unit Even if the unit 140 and the first analog signal readout unit 130 are defective, the current signal generated by the photodiode 23 can be read out on the second analog signal readout unit 150 side, and the light receiving unit 20 is increased in area. Even when peripheral circuits such as the first analog signal reading unit 130, the first digital signal reading unit 140, the second analog signal reading unit 150, the first shift register 50, and the second shift register 60 are provided on the same substrate 110. A decrease in the yield of the solid-state imaging device 101 can be significantly suppressed.
[0073]
Further, when the current signal generated by the photodiode 23 is read out on the first digital signal reading unit 140 side, the current signal can be read out at a high speed because it becomes a digital output. A D converter is not necessary, and the cost of the solid-state imaging device 101 can be reduced. In addition, the resolution of the first digital signal reading unit 140 is provided on the same substrate 110, and therefore there is a limit to increasing the resolution (for example, a resolution of about 11 bits) due to a space problem. When reading the current signal generated by the photodiode 23 on the signal reading unit 130 side or the second analog signal reading unit 150 side, an external A / D converter is used to increase the resolution (for example, about 16 bits). Resolution).
[0074]
In addition, the first analog signal readout unit 130 (first digital signal readout unit 140) is provided along the first side 20a, and the second analog signal readout unit 150 is provided along the second side 20b. The first analog signal reading unit 130 (first digital signal reading unit 140) and the first analog signal reading unit 130 are provided at positions facing each other with the light receiving unit 20 interposed therebetween, so that the substrate 110 can be configured compactly. it can.
[0075]
(Third embodiment)
Next, a third embodiment of the solid-state imaging device according to the present invention will be described with reference to FIGS. FIG. 5 is a conceptual diagram illustrating a schematic configuration of the solid-state imaging device according to the third embodiment, and FIG. 6 is a circuit configuration diagram of the solid-state imaging device according to the third embodiment. The solid-state imaging device 201 according to the third embodiment is different from the solid-state imaging device 101 according to the second embodiment in that it has two digital signal readout units.
[0076]
As shown in FIG. 5, the solid-state imaging device 201 according to the third embodiment includes a substrate 210 formed in a rectangular shape. The substrate 210 includes a light receiving unit 20, a first analog signal reading unit 230, a first unit. The one digital signal reading unit 240, the second analog signal reading unit 250, the second digital signal reading unit 260, the first shift register 50, and the second shift register 60 are provided using a CMOS process or the like. As in the first embodiment and the second embodiment, an 8-inch φ silicon wafer is used for the substrate 210.
[0077]
The light receiving unit 20 is formed in a substantially square shape with each side being 130 mm, and each light receiving element (pixel) 21 is about 50 μm in length and width._1.1~ 21_NNIs formed. The first analog signal reading unit 230 is provided along the first side 20 a of the light receiving unit 20. The first digital signal readout unit 240 is provided along the first analog signal readout unit 230 provided along the first side 20 a of the light receiving unit 20. The second analog signal reading unit 250 is provided along the second side 20 b facing the first side 20 a of the light receiving unit 20. The second digital signal reading unit 260 is provided along the second analog signal reading unit 250 provided along the second side 20 b of the light receiving unit 20. The first shift register 50 is provided along a third side 20 c that is orthogonal to the first side 20 a and the second side 20 b of the light receiving unit 20. The second shift register 60 is provided along a fourth side 20d that is orthogonal to the first side 20a and the second side 20b of the light receiving unit 20 and faces the third side 20c. Signal output terminals 291, 292, 293, and 294 are connected to the first analog signal readout unit 230, the first digital signal readout unit 240, the second analog signal readout unit 250, and the second digital signal readout unit 260, respectively. .
[0078]
As shown in FIG. 6, the light receiving unit 20 includes a light receiving element 21._nnAre two-dimensionally arranged in N rows × N columns. Each light receiving element 21_1.1~ 21_NNIncludes a photodiode 23 as a photoelectric conversion element that converts an input optical signal into a current signal, and a first switch element 25. The first switch element 25 has a signal input terminal and a signal output terminal. The signal input terminal of the first switch element 25 is connected to the signal output terminal of the photodiode 23, and the first shift register 50 or Scan signal S from second shift register 60_nIn response to this, the current signal generated by the photodiode 23 flows out from the signal output terminal. Such a light receiving element 21_nnAre arranged in the first direction (the direction in which the third side 20c or the fourth side 20d extends), and the N light receiving elements 21 arranged in the first direction._n.1~ 21_nNThe unit light receiving unit 22 is electrically connected to the signal output terminal of each first switch element 25._nIs configured. This unit light receiving unit 22_nAre arranged along a second direction (a direction in which the first side 20a or the second side 20b extends) perpendicular to the first direction.
[0079]
Each unit light receiving unit 22_nThe first signal output terminal 27 electrically connected to the signal output terminal of each of the first switch elements 25 is provided at one end of each unit light receiving unit 22._nThe other end of each of the first and second switch elements 25 is provided with a second signal output terminal 29 electrically connected to the signal output terminal of each first switch element 25. Each first signal output terminal 27 is connected to the first analog signal reading unit 230 via the second switch element 281. The second switch element 281 has the unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction). Each of the second signal output terminals 29 is connected to the second analog signal reading unit 250 via the third switch element 282. The third switch element 282 has the unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction). The second switch element 281 and the third switch element 282 operate in response to a signal from a control circuit (not shown).
[0080]
  As shown in FIG. 6, the first analog signal readout unit 230 includes a first analog signal readout circuit 231. The first analog signal readout circuit 231 has the unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction) are arranged in an array shape. Each first analog signal readout circuit 231 includes an integration circuit 233, a CDS circuit (not shown), and the like. The integrating circuit 233 includes the unit light receiving unit 22._nCharge amplifier that receives an output signal from (first signal output terminal 27) and amplifies the charge of the input current signal235And charge amplifier235One terminal is connected to the input terminal of the charge amplifier235A capacitor element 237 having the other terminal connected to the output terminal thereof, and a charge amplifier235One terminal is connected to the input terminal of the charge amplifier235The other terminal is connected to the other output terminal, and when the reset signal R output from the control circuit is significant, it is in the “ON” state, and when the reset signal R is insignificant, it is in the “OFF” state. Switch element 239. When the reset signal R is insignificant, the integration circuit 233 has the unit light receiving unit 22._nAn output signal from the unit light receiving unit 22 is input in response to the reset signal R._nAn integration operation is performed on the capacitive element 237 connected between the input and output terminals, and a non-integration operation is performed when the reset signal R is significant.
[0081]
  Unit light receiving unit 22_nThe current signal from the (first signal output terminal 27) is read as an analog signal by the first analog signal readout circuit 231 (integration circuit 233, CDS circuit, etc.), and this analog signal is directed to the signal output terminal 291. Sent out. A fifth switch element 283 is provided in the subsequent stage of each first analog signal readout circuit 231 (between the signal output terminal 291). N fifth switch elements 283 are arranged corresponding to the number of first analog signal readout circuits 231 and operate in accordance with a signal from the control circuit.
[0082]
The analog signal read by the first analog signal reading circuit 231 is also sent out to the first digital signal reading unit 240. A sixth switch element 284 is provided between each first analog signal readout circuit 231 and the first digital signal readout unit 240. N sixth switch elements 284 are arranged corresponding to the number of first analog signal readout circuits 231 and operate according to a signal from the control circuit.
[0083]
The first digital signal readout unit 240 includes an A / D converter 241. N A / D converters 241 are arranged in the second direction corresponding to the number of first analog signal readout circuits 231. And formed in an array. Each A / D converter 241 receives the analog signal output from each first analog signal readout circuit 231, converts this analog signal into a digital signal, and outputs it to the signal output terminal 292 via the data bus. Send it out.
[0084]
  The second analog signal readout unit 250 includes a second analog signal readout circuit 251 as shown in FIG. The second analog signal readout circuit 251 has the unit light receiving unit 22 in the second direction._nN (number of photodiodes 23 arranged in the second direction) are arranged in an array shape. Each second analog signal readout circuit 251 includes an integration circuit 253, a CDS circuit (not shown), and the like. The integrating circuit 253 includes the unit light receiving unit 22._nCharge amplifier that receives an output signal from (second signal output terminal 29) and amplifies the charge of the input current signal255And charge amplifier255One terminal is connected to the input terminal of the charge amplifier255Capacitive element 257 having the other terminal connected to the output terminal of255One terminal is connected to the input terminal of the charge amplifier255The other terminal is connected to the other output terminal, and when the reset signal R output from the control circuit is significant, it is in the “ON” state, and when the reset signal R is not significant, the seventh terminal is in the “OFF” state. Switch element 259. When the reset signal R is not significant, the integration circuit 253 is configured to receive the unit light receiving unit 22._nAn output signal from the unit light receiving unit 22 is input in response to the reset signal R._nAn integration operation is performed on the capacitor 257 connected between the input and output terminals, and a non-integration operation is performed when the reset signal R is significant.
[0085]
  Unit light receiving unit 22_nThe current signal from the (second signal output terminal 29) is read out as an analog signal by the second analog signal readout circuit 251 (integration circuit 253, CDS circuit, etc.), and this analog signal is directed to the signal output terminal 293. Sent out. An eighth switch element 285 is provided at the subsequent stage of each second analog signal readout circuit 251 (between the signal output terminal 293). N eighth switch elements 285 are arranged corresponding to the number of second analog signal readout circuits 251, and operate according to signals from the control circuit.
[0086]
The analog signal read by the second analog signal reading circuit 251 is also sent out to the second digital signal reading unit 260. A ninth switch element 286 is provided between each second analog signal read circuit 251 and the second digital signal read unit 260. N ninth switch elements 286 are arranged corresponding to the number of second analog signal readout circuits 251 and operate in accordance with signals from the control circuit.
[0087]
The second digital signal reading unit 260 includes an A / D converter 261, and N A / D converters 261 are arranged in the second direction corresponding to the number of the second analog signal reading circuits 251. And formed in an array. Each A / D converter 261 receives the analog signal output from each second analog signal readout circuit 251, converts this analog signal into a digital signal, and outputs it to the signal output terminal 294 via the data bus. Send it out.
[0088]
Next, the operation of the solid-state imaging device 201 of the third embodiment will be described. In the solid-state imaging device 201, a light image formed by light incident on the light receiving unit 20 is input, and charges corresponding to the amount of received light are accumulated in the photodiode 23 of the light receiving unit 20. Then, the charge amount accumulated in each photodiode 23 after the elapse of a predetermined light receiving period is read as follows.
[0089]
When the charge amount accumulated in each photodiode 23 is read on the first analog signal reading unit 230 side, each second switch element 281 is first closed by a signal from the control circuit. The third switch element 282 is opened, the respective fifth switch element 283 is closed, and the respective sixth switch element 284 is opened. Prior to the execution of reading, the reset signal R for the integration circuit 233 is made significant, the fourth switch element 239 is closed, and the capacitor element 237 is initialized.
[0090]
Next, the reset signal R for the integration circuit 233 is made insignificant, the fourth switch element 239 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the first analog signal readout circuit 231 is passed through the second switch element 281. It is output to (first analog signal reading unit 230). Then, the integration circuit 233 of the first analog signal readout circuit 231 accumulates the capacitance element 237 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 233 gradually increases.
[0091]
The voltage signal output from the integrating circuit 233 is output from each first analog signal reading circuit 231 (first analog signal reading unit 230) as an analog signal via a CDS circuit or the like, and scanned in the first direction. The first light receiving element 21 in FIG._1.1~ 21_N.1The data reading related to is terminated. Since each sixth switch element 284 is opened, the analog signal output from the first analog signal readout circuit 231 (first analog signal readout unit 230) is not sent to the first digital signal readout unit 240. Absent. Note that when analog signals are output from the respective first analog signal readout circuits 231, the signals sent to the respective fifth switch elements 283 are regarded as significant sequentially, and the analog signals are sequentially transmitted from the respective first analog signal readout circuits 231. Is output, and scanning in the second direction is performed.
[0092]
Next, the reset signal R for the integrating circuit 233 is regarded as significant, and the fourth switch element 239 is closed to initialize the capacitive element 237, while the second and subsequent light receiving elements 21 in the scanning in the first direction are performed._1.n~ 21_NnRead data for.
[0093]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and an analog signal as captured data is obtained.
[0094]
On the other hand, when the charge amount stored in each photodiode 23 is read on the first digital signal reading unit 240 side, each second switch element 281 is first closed by a signal from the control circuit. Each third switch element 282 is opened, each fifth switch element 283 is opened, and each sixth switch element 284 is closed. Prior to the execution of reading, the reset signal R for the integration circuit 233 is made significant, the fourth switch element 239 is closed, and the capacitor element 237 is initialized.
[0095]
Next, the reset signal R for the integration circuit 233 is made insignificant, the fourth switch element 239 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the first analog signal readout circuit 231 is passed through the second switch element 281. Is output. Then, the integration circuit 233 of the first analog signal readout circuit 231 accumulates the capacitance element 237 as the feedback capacitor, and the voltage signal output from the output terminal of the integration circuit 233 gradually increases.
[0096]
The voltage signal output from the integration circuit 233 is output as an analog signal from each first analog signal readout circuit 231 to each A / D converter 241 (first digital signal readout unit 240) via a CDS circuit or the like. The In the A / D converter 241, the analog signal output from the first analog signal readout circuit 231 is converted into a digital signal, and this digital signal is transmitted from each A / D converter 241 (first digital signal readout unit 240) to a data bus. And the first light receiving element 21 in the scanning in the first direction._1.1~ 21_N.1The data reading related to is terminated. When digital signals are output from the respective A / D converters 241, the respective A / D converters 241 sequentially output the digital signals at a predetermined timing on the basis of the signals from the control circuit, in the second direction. Scanning is performed. Since each of the fifth switch elements 283 is opened, an analog signal output from the first analog signal read circuit 231 (first analog signal read unit 230) is not sent to the signal output terminal 291. Note that when analog signals are output from the respective first analog signal readout circuits 231, the signals sent to the respective sixth switch elements 284 are regarded as significant sequentially, and the analog signals are sequentially transmitted from the respective first analog signal readout circuits 231. Can be scanned in the second direction.
[0097]
Next, the reset signal R for the integrating circuit 233 is regarded as significant, and the fourth switch element 239 is closed to initialize the capacitive element 237, while the second and subsequent light receiving elements 21 in the scanning in the first direction are performed._1.n~ 21_NnRead data for.
[0098]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and a digital signal is obtained as imaging data.
[0099]
When the charge amount accumulated in each photodiode 23 is read on the second analog signal reading unit 250 side, first, each second switch element 281 is opened by a signal from the control circuit. The third switch element 282 is closed, the respective eighth switch element 285 is closed, and the respective ninth switch element 286 is opened. Prior to execution of reading, the reset signal R for the integrating circuit 253 is made significant, the seventh switch element 259 is closed, and the capacitor element 257 is initialized.
[0100]
Next, the reset signal R for the integrating circuit 253 is made insignificant, the seventh switch element 259 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the second analog signal readout circuit 251 is passed through the third switch element 282. It is output to (second analog signal reading unit 250). Then, the integration circuit 253 of the second analog signal readout circuit 251 accumulates it in the capacitive element 257 as its feedback capacitance, and the voltage signal output from the output terminal of the integration circuit 253 gradually increases.
[0101]
The voltage signal output from the integration circuit 253 is output from each second analog signal readout circuit 251 (second analog signal readout unit 250) as an analog signal via a CDS circuit or the like, and scanned in the first direction. First light receiving element 21 in FIG._1.1~ 21_N.1The data reading related to is terminated. Since each of the ninth switch elements 286 is opened, the analog signal output from the second analog signal readout circuit 251 (second analog signal readout unit 250) is sent to the second digital signal readout unit 260. Absent. Note that when analog signals are output from the respective second analog signal readout circuits 251, the signals sent to the respective eighth switch elements 285 are regarded as significant sequentially, and the analog signals are sequentially transmitted from the respective second analog signal readout circuits 251. Is output, and scanning in the second direction is performed.
[0102]
Next, the reset signal R for the integration circuit 253 is regarded as significant, and the seventh switch element 259 is closed and the capacitor element 257 is initialized, and the second and subsequent light receiving elements 21 in the scanning in the first direction._1.n~ 21_NnRead data for.
[0103]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and an analog signal as captured data is obtained.
[0104]
On the other hand, when the charge amount accumulated in each photodiode 23 is read on the second digital signal reading unit 260 side, each second switch element 281 is first opened by a signal from the control circuit. Each third switch element 282 is closed, each eighth switch element 285 is opened, and each ninth switch element 286 is closed. Prior to execution of reading, the reset signal R for the integrating circuit 253 is made significant, the seventh switch element 259 is closed, and the capacitor element 257 is initialized.
[0105]
Next, the reset signal R for the integrating circuit 253 is made insignificant, the seventh switch element 259 is opened, and the first switch element 25 is scanned from either the first shift register 50 or the second shift register 60. Signal S_nIs significant at a predetermined timing. Each unit light receiving unit 22_nFirst light receiving element 21 in scanning in the first direction_1.1~ 21_N.1The scanning signal S for turning on only the first switch element 25₁Is considered significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 by the light reception so far becomes a current signal, and the second analog signal readout circuit 251 is passed through the third switch element 282. Is output. Then, the integration circuit 253 of the second analog signal readout circuit 251 accumulates it in the capacitive element 257 as its feedback capacitance, and the voltage signal output from the output terminal of the integration circuit 253 gradually increases.
[0106]
  The voltage signal output from the integration circuit 253 is converted from each second analog signal readout circuit 251 to each A / D converter as an analog signal via a CDS circuit or the like.261It is output to (second digital signal reading unit 260). A / D converter261Then, the analog signal output from the second analog signal readout circuit 251 is converted into a digital signal, and this digital signal is converted into each A / D converter.261The first light receiving element 21 output from the (second digital signal reading unit 260) to the data bus and scanned in the first direction._1.1~ 21_{N. 1}The data reading related to is terminated. Each A / D converter261When a digital signal is output from each A / D converter261The digital signal is sequentially output at a predetermined timing based on a signal from the control circuit, and scanning in the second direction is performed. Since each of the eighth switch elements 285 is opened, the analog signal output from the second analog signal read circuit 251 (second analog signal read unit 250) is not sent to the signal output terminal 293. When an analog signal is output from each second analog signal readout circuit 251,9thSwitch element286It is also possible to scan in the second direction by sequentially outputting the analog signals from the respective second analog signal readout circuits 251 with the signals sent to the signal being sequentially significant.
[0107]
  Next, the reset signal R for the integration circuit 253 is regarded as significant, and the seventh switch element 259 is closed and the capacitor element 257 is initialized, and the second and subsequent light receiving elements 21 in the scanning in the first direction.₁ _. _n~ 21_N _. _nRead data for.
[0108]
In this way, an optical image formed by the light input to the light receiving unit 20 is captured, and a digital signal is obtained as imaging data.
[0109]
  As described above, according to the solid-state imaging device 201 of the third embodiment, the first analog signal read-out unit 230 is the light receiving element 21._{n. n}Are provided along the first side 20a of the light receiving unit 20 that is two-dimensionally arranged in N rows × N columns, and the first digital signal readout unit 240 is provided along the first analog signal readout unit 230. The second analog signal reading unit 250 is provided along the second side 20 b facing the first side 20 a of the light receiving unit 20, and the second digital signal reading unit 260 is provided along the second analog signal reading unit 250. Is provided. In addition, the first analog signal reading unit 230 includes each unit light receiving unit 22._nThe signal output from the first signal output terminal 27 is individually input to the unit light receiving unit 22._nThe N first analog signal readout circuits 231 that read out the current signals output from the analog signals as analog signals, and the first digital signal readout unit 240 outputs the analog signals output from the respective first analog signal readout circuits 231. The N analog-to-digital converters 241 for converting into digital signals are included, and the second analog signal reading unit 250 is connected to each unit light receiving unit 22._nThe signal output from the second signal output terminal 29 is individually input to the unit light receiving unit 22._nN second analog signal readout circuits 251 that read out the current signals output from the analog signals as analog signals, and the second digital signal readout unit 260 outputs the analog signals output from the respective second analog signal readout circuits 251. N A / D converters that convert digital signals261have. Further, the current signal generated in each photodiode 23 is converted into each unit light receiving unit 22._nThe scanning signal S so that it can be sent to either the first signal output terminal 27 or the second signal output terminal 29_nThe first shift register 50 or the second shift register 60 is provided. If each second switch element 281 is closed, each third switch element 282 is opened, each fifth switch element 283 is opened, and each sixth switch element 284 is closed, the first The shift register 50 or the second shift register 60 sends out a current signal toward the first signal output terminal 27, and each unit light receiving unit 22._nThe current signal generated in the photodiode 23 is read out as a digital signal by each first digital signal reading unit 240.
[0110]
  On the other hand, if any one of the first digital signal reading units 240, for example, the N A / D converters 241 is defective, each second switch element 281 is closed, and each third switch element is closed. 282 is opened, the respective fifth switch elements 283 are closed, the respective sixth switch elements 284 are opened, and the current signal is directed toward the first signal output terminal 27 by the first shift register 50 or the second shift register 60. Each unit light receiving unit 22_nThe current signal generated in the photodiode 23 is read out as an analog signal by each first analog signal readout circuit 231 (first analog signal readout unit 230).
[0111]
When the first digital signal readout unit 240 and the first analog signal readout unit 230 are defective, the respective second switch elements 281 are opened, the respective third switch elements 282 are closed, and the respective eighth switch elements 281 are closed. By opening the switch element 285, closing each of the ninth switch elements 286, and sending out a current signal toward the second signal output terminal 29 side by the first shift register 50 or the second shift register 60, each unit light reception Part 22_nThe current signal generated in the photodiode 23 is read out as a digital signal by the respective second digital signal reading units 260.
[0112]
Further, when the first digital signal readout unit 240, the first analog signal readout unit 230, and the second digital signal readout unit 260 are defective, the respective second switch elements 281 are opened and the respective third switches are opened. The elements 282 are closed, the respective eighth switch elements 285 are closed, the respective ninth switch elements 286 are opened, and the current is directed toward the second signal output terminal 29 by the first shift register 50 or the second shift register 60. By sending out the signal, each unit light receiving unit 22_nThe current signal generated in the photodiode 23 is read out as an analog signal by each second analog signal readout circuit 251 (second analog signal readout unit 250).
[0113]
Therefore, if there is a defect on the first digital signal reading unit 240 side, it is possible to read the current signal generated by the photodiode 23 on the first analog signal reading unit 230 side, and the first digital signal reading unit Even when the unit 240 and the first analog signal readout unit 230 are defective, the current signal generated by the photodiode 23 can be read out on the second digital signal readout unit 260 side. Even when the reading unit 240, the first analog signal reading unit 230, and the second digital signal reading unit 260 are defective, the current signal generated in the photodiode 23 can be read on the second analog signal reading unit 250 side. This makes it possible to increase the area of the light receiving unit 20 and read the first analog signal. 230, the yield of the solid-state imaging device 201 even when peripheral circuits such as the first digital signal reading unit 240, the second analog signal reading unit 250, the first shift register 50, and the second shift register 60 are provided on the same substrate 210. Can be greatly suppressed.
[0114]
Further, when the current signal generated by the photodiode 23 is read on the first digital signal reading unit 240 side or the second digital signal reading unit 260 side, the current signal is read at a high speed because it becomes a digital output. This is possible, and an external A / D converter is not required, and the cost of the solid-state imaging device 201 can be reduced. In addition, the resolution of the first digital signal reading unit 240 is provided on the same substrate 210, but due to space problems, there is a limit to increase it (for example, a resolution of about 11 bits). When the current signal generated by the photodiode 23 is read out on the signal reading unit 230 side or the second analog signal reading unit 250 side, high resolution (for example, about 16 bits) is obtained by using an external A / D converter. Resolution).
[0115]
In addition, a first analog signal readout unit 230 (first digital signal readout unit 240) is provided along the first side 20a, and a second analog signal readout unit 250 (second digital signal readout) is provided along the second side 20b. Section 260), the first analog signal readout section 230 (first digital signal readout section 240) and the second analog signal readout section 250 (second digital signal readout section 260) face each other across the light receiving section 20. Thus, the substrate 210 can be made compact.
[0116]
  In a charge-coupled solid-state imaging device such as a CCD, charges generated by a light receiving element move based on a potential difference formed in a transfer unit. For this reason, when a defect exists in a part of the wafer, a potential difference cannot be formed in the part where the defect exists, and a signal for one column of the transfer unit cannot be transferred. Therefore, a column in which a defect exists becomes a deadline, and the probability of occurrence of this deadline increases as the area of the light receiving portion increases. As a result, the increase in the area of the light receiving portion in the CCD results in a very poor yield, and it becomes expensive to improve the yield. However, the first embodiment toThirdAs shown in the embodiment, in the solid-state imaging device according to the present invention, a decrease in yield is suppressed, and the area of the light receiving unit can be increased.
[0117]
  In the first embodiment to the third embodiment, the light receiving element 21 is used._n _. _nIs formed on the substrate in a two-dimensional array of N rows × N columns. However, the light receiving portion 20 is not limited to this, and for example, the light receiving elements are N rows × M columns (N ≠ M). The light receiving units arranged two-dimensionally may be used, and the shape is not limited to a square.
[0118]
In the first to third embodiments, the first shift register 50 and the second shift register 60 are provided, and each of the light receiving elements 21 is provided in any one of the shift registers._nnHowever, the present invention is not limited to this, and the present invention is not limited to this, and there is provided one shift register._nnThe current signal generated by the photodiode 23 may be sent out.
[0119]
【The invention's effect】
As described above in detail, according to the solid-state imaging device of the present invention, even when the light receiving unit and the peripheral circuit are formed on the same substrate, a decrease in yield is suppressed, and the solid state capable of increasing the area of the light receiving unit. An imaging device can be realized.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram showing a schematic configuration of a first embodiment of a solid-state imaging device according to the present invention.
FIG. 2 is a circuit configuration diagram of the first embodiment of the solid-state imaging device according to the present invention.
FIG. 3 is a conceptual diagram showing a schematic configuration of a second embodiment of the solid-state imaging device according to the present invention.
FIG. 4 is a circuit configuration diagram of a second embodiment of the solid-state imaging device according to the present invention.
FIG. 5 is a conceptual diagram showing a schematic configuration of a third embodiment of a solid-state imaging device according to the present invention.
FIG. 6 is a circuit configuration diagram of a third embodiment of a solid-state imaging device according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,101,201 ... Solid-state imaging device 10,110,210 ... Board | substrate, 20 ... Light-receiving part, 20a ... 1st edge | side, 20b ... 2nd edge | side, 20c ... 3rd edge | side, 20d ... 4th edge | side , 21_nn... Light receiving element, 22_n... Unit light-receiving unit, 23 ... Photodiode, 25 ... First switch element, 27 ... First signal output terminal, 29 ... Second signal output terminal, 30 ... First analog signal readout unit, 31 ... First analog signal readout Circuit: 33... Integration circuit, 40... First digital signal readout unit, 41... Second analog signal readout unit, 42... Second analog signal readout circuit, 43 .. Integration circuit, 47. A / D converter, 50 ... first shift register, 60 ... second shift register, 130 ... first analog signal readout unit, 131 ... first analog signal readout circuit, 133 ... integration circuit, 140 ... first digital signal readout unit , 141... A / D converter, 150... Second analog signal readout unit, 151... Second analog signal readout circuit, 153. , 230... First analog signal readout unit, 231... First analog signal readout circuit, 233... Integration circuit, 240... First digital signal readout unit, 241... A / D converter, 250. ... Second analog signal readout circuit, 253 ... Integral circuit, 260 ... First digital signal readout unit, 261 ... A / D converter, S_n... Scanning signal.

Claims

A solid-state imaging device that captures an input two-dimensional optical image,
A rectangular light receiving portion in which photoelectric conversion elements for converting an input optical signal into a current signal are two-dimensionally arranged;
Along the one side of the rectangular light receiving part, the number corresponding to the number of the photoelectric conversion elements arranged in the extending direction of the one side is provided and arranged in a direction orthogonal to the one side of the rectangular light receiving part. An analog signal readout circuit that reads out the current signal generated by the photoelectric conversion element as an analog signal;
A signal output terminal connected to the analog signal readout circuit and outputting an analog signal from the analog signal readout circuit;
A number corresponding to the number of the photoelectric conversion elements arranged in the extending direction of the one side is provided along a side facing the one side of the rectangular light receiving unit, and the one side of the rectangular light receiving unit A digital signal readout circuit that reads out a current signal generated by the photoelectric conversion elements arranged in an orthogonal direction as a digital signal;
A signal output terminal connected to the digital signal readout circuit and outputting a digital signal from the digital signal readout circuit;
A shift register capable of sending out the current signal generated by the photoelectric conversion elements arranged in a direction orthogonal to the one side of the rectangular light receiving unit to either the analog signal readout circuit or the digital signal readout circuit When,
On the same board ,
When sending the current signal generated by the photoelectric conversion element to the analog signal readout circuit, without sending the current signal generated by the photoelectric conversion element to the digital signal readout circuit,
A solid-state imaging device , wherein when the current signal generated by the photoelectric conversion element is sent to the digital signal readout circuit, the current signal generated by the photoelectric conversion element is not sent to the analog signal readout circuit .

A solid-state imaging device that captures an input two-dimensional optical image,
A photoelectric conversion element that converts an input optical signal into a current signal, and a current signal generated by the photoelectric conversion element from a second terminal in response to a scanning signal, with a first terminal connected to the signal output terminal of the photoelectric conversion element The unit light-receiving portions arranged in the first direction along the first direction are arranged in the second direction as a set of light-receiving elements that flow out of the switch elements. Part
A first signal output terminal electrically connected to the second terminal of each of the switch elements is provided at one end of each of the unit light receiving units, and the other end of each of the unit light receiving units is provided. Each of the end portions is provided with a second signal output terminal electrically connected to the second terminal of each of the switch elements,
The second number of analog signal readout circuits that individually input signals output from the first signal output terminals of the unit light receiving units and read out the current signals output from the unit light receiving units as analog signals. When,
A signal output terminal connected to each of the second number of the analog signal readout circuits and outputting an analog signal from the second number of the analog signal readout circuits;
The second number of digital signal readout circuits that individually input signals output from the second signal output terminals of the unit light receiving units and read out the current signals output from the unit light receiving units as digital signals. When,
A signal output terminal connected to each of the second number of digital signal readout circuits and outputting a digital signal from the second number of digital signal readout circuits;
The scanning signal is output so that the current signal generated in each of the photoelectric conversion elements can be sent to either the first signal output terminal or the second signal output terminal of each unit light receiving unit. A shift register to
On the same board ,
When the current signal generated by the photoelectric conversion element is sent out to the second number of the analog signal readout circuits, the current signal generated by the photoelectric conversion element is sent out to the second number of the digital signal readout circuits. Without
When the current signal generated by the photoelectric conversion element is sent to the second number of the digital signal readout circuits, the current signal generated by the photoelectric conversion element is sent to the second number of the analog signal readout circuits. There is no solid-state imaging device.

Between the digital signal readout circuit and the rectangular light receiving part, the number of the photoelectric conversion elements arranged in the extending direction of the one side along the side opposite to the one side of the rectangular light receiving part. A new analog signal readout circuit that reads out a current signal generated by the photoelectric conversion element as an analog signal provided in a corresponding number and arranged in a direction orthogonal to the one side of the rectangular light receiving unit;
A signal output terminal connected to the new analog signal readout circuit and outputting an analog signal from the new analog signal readout circuit; and
When the analog signal from the new analog signal readout circuit is sent out to the signal output terminal connected to the new analog signal readout circuit, the analog signal from the new analog signal readout circuit is sent out to the digital signal readout circuit. Without
When sending an analog signal from the new analog signal readout circuit to the digital signal readout circuit, the analog signal from the new analog signal readout circuit is sent to the signal output terminal connected to the new analog signal readout circuit. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is not provided.

The number corresponding to the number of the photoelectric conversion elements arranged in the extending direction of the one side along the one side of the rectangular light receiving unit so that the analog signal reading circuit is sandwiched between the rectangular light receiving unit. A new digital signal readout circuit for converting an analog signal from the analog signal readout circuit into a digital signal,
A signal output terminal connected to the new digital signal readout circuit and outputting a digital signal from the new digital signal readout circuit;
When sending an analog signal from the analog signal read circuit to the signal output terminal connected to the analog signal read circuit, the analog signal from the analog signal read circuit is not sent to the new digital signal read circuit,
When sending an analog signal from the analog signal read circuit to the digital signal read circuit, the analog signal from the analog signal read circuit is not sent to the signal output terminal connected to the analog signal read circuit. The solid-state imaging device according to claim 3.

A signal output from the second signal output terminal of each unit light receiving unit is individually input between the second number of digital signal readout circuits and the rectangular light receiving unit, and the unit The second number of new analog signal readout circuits for reading out the current signal output from the light receiving unit as an analog signal;
A signal output terminal connected to the second number of new analog signal readout circuits and outputting an analog signal from the second number of new analog signal readout circuits;
When sending an analog signal from the second number of new analog signal readout circuits to the signal output terminal connected to the second number of new analog signal readout circuits, the second number of the new analog signal readout circuits. Without sending analog signals from the analog signal readout circuit to the second number of digital signal readout circuits,
When sending an analog signal from the second number of the new analog signal readout circuits to the second number of the digital signal readout circuits, an analog signal from the second number of the new analog signal readout circuits. The solid-state imaging device according to claim 2, wherein the signal is not sent to the signal output terminal connected to the second number of new analog signal readout circuits.

The analog signals output from the second number of the analog signal readout circuits are individually input so as to sandwich the second number of the analog signal readout circuits with the rectangular light receiving unit, and digital signals Said second number of new digital signal readout circuits to convert to
A signal output terminal connected to the second number of the new digital signal readout circuits and outputting a digital signal from the second number of the new digital signal readout circuits;
When sending analog signals from the second number of analog signal readout circuits to the signal output terminals connected to the second number of analog signal readout circuits, the second number of analog signal readout circuits Are not sent to the second number of the new digital signal readout circuits,
When sending analog signals from the second number of the analog signal readout circuits to the second number of the new digital signal readout circuits, the analog signals from the second number of the analog signal readout circuits are The solid-state imaging device according to claim 5, wherein the solid-state imaging device is not sent to the signal output terminal connected to the second number of analog signal readout circuits.