[go: up one dir, main page]

JP4541299B2 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
JP4541299B2
JP4541299B2 JP2005506427A JP2005506427A JP4541299B2 JP 4541299 B2 JP4541299 B2 JP 4541299B2 JP 2005506427 A JP2005506427 A JP 2005506427A JP 2005506427 A JP2005506427 A JP 2005506427A JP 4541299 B2 JP4541299 B2 JP 4541299B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
circuit
bump
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005506427A
Other languages
English (en)
Other versions
JPWO2004105137A1 (ja
Inventor
保博 鈴木
誠一郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of JPWO2004105137A1 publication Critical patent/JPWO2004105137A1/ja
Application granted granted Critical
Publication of JP4541299B2 publication Critical patent/JP4541299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/58—Photometry, e.g. photographic exposure meter using luminescence generated by light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H10F39/1895—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

この発明は、１次元又は２次元状に配置された複数のホトダイオード（光検出素子）を備える光検出装置に関するものである。
光検出装置は、１次元又は２次元状に配列された複数のホトダイオードと、アンプ及びキャパシタを含む積分回路とを備えた装置である。この種の光検出装置では、ホトダイオードそれぞれから、入射光の強度に応じた電荷が出力される。出力された電荷はキャパシタに蓄積され、その蓄積された電荷に応じた電圧が積分回路から出力される。光検出装置では、この積分回路の出力電圧に基づき、ホトダイオードそれぞれの配置位置に対応する光感応領域の入射光が検出される。
この種の光検出装置としては、例えば、特許文献１に開示された光検出装置が知られていた。この特許文献１に開示された光検出装置は、複数のホトダイオードに対して積分回路が１つ設けられ、その積分回路の入力端子と各ホトダイオードとの間にスイッチが設けられている。各ホトダイオードは第１基板上に設けられ、積分回路は第２基板上に設けられており、これら第１及び第２基板の端部同士がワイヤボンディングで電気的に接続されている。
特開２００１−２４２２５３号公報
発明者らは、従来の光検出装置について検討した結果、以下のような課題を発見した。すなわち、上記特許文献１に記載された従来の光検出装置は、各ホトダイオードから積分回路の入力端子までの電荷移動のための経路が長くなっていた。つまり、その経路は、各ホトダイオードから第１基板の端部へ至るまでの経路と、第１基板の端部から第２基板の端部へ至るまでのボンディングワイヤと、第２基板の端部から積分回路の入力端子へ至るまでの経路とを含むため、全経路長が長くなっていた。そのため、この経路における寄生容量が大きくなっていた。したがって、従来の光検出装置では、積分回路から出力される電圧に含まれるノイズが大きく、正確な光検出をすることができなかった。
この発明は、上述のような課題を解決するためになされたものであり、ノイズ発生を抑制して正確な光検出を可能にするための構造を備えた光検出装置を提供することを目的としている。
上述のような課題を解決するため、この発明は、複数の光検出素子が表面に設けられた第１基板と、各光検出素子の出力信号を処理する信号処理部が表面に設けられた第２基板と、これら第１及び第２基板間を電気的に接続するための第３基板とを備える。特に、この第３基板は、第１基板と第２基板との間に配置され、該第１基板に対面した第１面と、第２基板に対面した第２面とを有する。第１面上には、光検出素子それぞれと電気的に接続された共通配線が配置され、第２面上には、第１面上の共通配線と電気的に接続されるとともに信号処理部と電気的に接続された端子部が配置されている。
この発明に係る光検出装置は、各光検出素子と信号処理部とを接続するための共通配線を有する第３基板が第１基板と第２基板の間に配置されているので、第１又は第２基板上における配線の長さを効果的に短縮することができる。この場合、各光検出素子と共通配線は、第１基板と第３基板との間に配置された第１バンプを介して電気的に接続されるのが好ましく、また、信号処理部と端子部は、第３基板と第２基板との間に配置された第２バンプを介して電気的に接続されるのが好ましい。
上述のような配線構造により、第１、第２及び第３基板それぞれがバンプを介して接続されるので、光検出素子から信号処理部までの電荷移動経路が短縮され、その経路上の配線における寄生容量が小さくなる。
さらに、この発明に係る光検出装置において、第３基板は、共通配線と端子部とを接続する内部配線がセラミック基板内に埋設された構成を有するのが好ましい。
第３基板が、絶縁性に優れたセラミック基板内に内部配線が設けられた構造を有することにより、複数の内部配線が設けられたとしても、各内部配線を電気的に分離することができるからである。
さらに、この発明に係る光検出装置において、第３基板における第１面上の共通配線は、所定の間隔で配置された複数の配線要素を含み、第３基板の第２面上における端子部は、該複数の配線要素の配置間隔よりも狭い間隔で配置された複数の端子を含むのが好ましい。このように、端子部に含まれる端子間の配置間隔が狭くなることにより、第２基板の寸法自体を小さくすることができ、第３基板の外縁よりも内側に第２基板を位置させることができる。
さらに、この発明に係る光検出装置において、第１基板は、光検出素子それぞれに電気的に接続された複数のスイッチと、これらスイッチを順次開閉させる制御部をさらに備えてもよい。このように、各スイッチの開閉が制御部により制御されることにより、生成された電荷を複数の光検出素子から順次出力させることができる。
なお、この発明に係る各実施例は、以下の詳細な説明及び添付図面によりさらに十分に理解可能となる。これら実施例は単に例示のために示されるものであって、この発明を限定するものと考えるべきではない。
また、この発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかしながら、詳細な説明及び特定の事例はこの発明の好適な実施例を示すものではあるが、例示のためにのみ示されているものであって、この発明の思想及び範囲における様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかである。
この発明に係る光検出装置では、第３の基板を第１の基板と第２の基板の間に介在しているので、第１または第２の基板上における配線の長さを短縮することができ、電荷移動経路上の配線における寄生容量を小さくすることができる。そのため、ノイズが小さく正確な光検出をすることができる。
この発明に係る光検出装置の一実施例の構成を示す斜視図である。 図１に示された光検出装置の論理ブロック図である。 図１に示された光検出装置における積分回路の構成を示す回路図である。 図１に示された光検出装置に含まれるユニットＵm及び制御回路の構成を示す論理ブロック図である。 図１に示された光検出装置における第１基板の構成を示す平面図である。 図１に示された光検出装置における第３基板の上面（第１基板と対面している第１面）の構成を示す平面図である。 図１に示された光検出装置における第３基板の裏面（第１基板と対面している第２面）の構成を上面側から見た平面図である。 図１に示された光検出装置における第１基板と第３基板との間の第１断面構造（第１実施例）を示す図である。 図１に示された光検出装置における第１基板と第３基板との間の第２断面構造（第２実施例）を示す図である。 図１に示された光検出装置における第３基板と第２基板との間のＸ−Ｘ線断面の構造を示す図である。 図１に示された光検出装置における第１基板と第３基板との第３断面構造（第３実施例）を示す図である。 図１に示された光検出装置における容量を発生する素子を示す回路図である。
以下、この発明に係る光検出装置の各実施例を、図１〜１２を用いて詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
まず、この発明に係る光検出装置の一実施例について、図２〜４を用いて説明する。図２は、この発明に係る光検出装置の一実施例の構成を示す図である。この図２に示された光検出装置１は、Ｍ組の光検出ユニット（以下、ユニットという）Ｕ1〜ＵMを備える。各ユニットＵmは、Ｎ個のホトダイオードＰＤm，1〜ＰＤm，N、Ｎ個のスイッチＳＷm，1〜ＳＷm，N、及び信号処理回路６０mを有する。ここで、Ｍは１以上の整数、Ｎは２以上の整数である。ｍは１以上かつＭ以下の整数である。また、以下に現れるｎは１以上かつＮ以下の整数である。
各ユニットＵmに備えられているホトダイオードＰＤm，nは、入射光強度に応じた電荷を発生する光検出素子である。また、スイッチＳＷm，nは、各ホトダイオードＰＤm，nに対応してＭ×Ｎ個設けられ、スイッチ開閉に伴って、互いに電気的に切断／接続が可能な第１端と第２端を有する。その第１端は、対応するホトダイオードＰＤm，nに接続され、第２端は共通配線５０mを介して信号処理回路６０mの積分回路１０mに接続されている。
共通配線５０mは、各ユニットＵmに対応してＭ本設けられている。各共通配線５０mは、対応するユニットＵmに備えられた各ホトダイオードＰＤm，nを信号処理回路６０mの積分回路１０mに接続するために設けられている。各共通配線５０mは、一端がＮ個のスイッチＳＷm，1〜ＳＷm，Nそれぞれの第２端に接続され、他端が信号処理回路６０mの積分回路１０mに接続されている。この共通配線５０mにより、各ホトダイオードＰＤm，が１つの積分回路１０mに共通に接続されるようになっている。
信号処理回路６０mは、各ユニットＵmに対応してＭ個設けられている。各信号処理回路６０mは、対応するユニットＵmに備えられた各ホトダイオードＰＤm，nの出力信号を処理する回路であって、積分回路１０m、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路２０m、及びサンプルアンドホールド回路（以下、ホールド回路という。）３０mを有する。
積分回路１０mは、対応する共通配線５０mとＣＤＳ回路２０mに接続されている。各積分回路１０mは、図３に示されたように、アンプＡ、キャパシタＣ、及びスイッチＳＷＴを有し、これらは並列に接続されている。そして、そのスイッチＳＷＴが閉じることにより、キャパシタＣから蓄積電荷が放電されて、出力電圧が初期化されるようになっている。一方、スイッチＳＷＴが開いていると、共通配線５０mから入力された電荷がキャパシタＣに蓄積され、このキャパシタＣに蓄積されている電荷に応じた電圧が出力される。
ＣＤＳ回路２０mは、積分回路１０mとホールド回路３０mに接続されている。ＣＤＳ回路２０mは、積分回路１０mからの出力電圧を入力し、その入力された電圧の一定時間の変動分を表す電圧をホールド回路３０mに出力する。ホールド回路３０mは、ＣＤＳ回路２０mからの出力電圧を入力し、その電圧を一定期間に亘って保持する。
制御回路４０は、光検出装置１全体の動作を制御する制御手段である。制御回路４０は、図４に示されたように、光検出装置１に１つ設けられている。この制御回路４０は、全ユニットＵ1〜ＵMを対象に、各ユニットＵmに備えられたＭ×Ｎ個のスイッチＳＷ1，1〜ＳＷM，Nを順次開閉させる制御を行う。この開閉制御により、各ユニットＵmのＮ個のホトダイオードＰＤm，1〜ＰＤm，Nが、ＰＤm，1、ＰＤm，2、…、ＰＤm，Nまで順に１個づつ積分回路１０mに接続され、生成された電荷が各ホトダイオードＰＤm，nから順次出力される。また、制御回路４０は、各積分回路１０mに含まれるスイッチＳＷＴの開閉を制御して、積分回路１０mにおける初期化及び積分動作のタイミングを制御する。さらに、制御回路４０は、各ＣＤＳ回路２０m及びホールド回路３０mの動作タイミングも制御する。
以上のような構成を有する光検出装置１は、基板１００（第１基板）、基板２００（第３基板）、及び基板３００（第２基板）により構成されている（図１及び図４参照）。基板２００の上面側に基板１００を配置されるとともに、裏面側に基板３００が配置されることにより、光の入射方向Ｌから見て、基板１００、基板２００、及び基板３００が順に配置された三次元実装構造が実現されている。
基板１００と基板２００は、厚み方向に垂直なそれぞれの寸法、すなわち外縁の寸法が一致する大きさを有しているが、基板３００の外縁の寸法は、基板２００の外縁の寸法よりも小さく、基板２００の外縁の内側に位置している（基板３００の外縁が基板２００の外縁と一致してもよい）。
基板１００（第１基板）は、シリコン基板を含む第１基板であって、該基板上に全ユニットＵ1〜ＵMを構成するＭ×Ｎ個のホトダイオードＰＤ1，1〜ＰＤM，N、及びＭ×Ｎ個のスイッチＳＷ1，1〜ＳＷM，Nが設けられている。図５に示されたように、基板１００は、光Ｌが入射する面１００ａ（光入射面）側において、各ホトダイオードＰＤm，n及び対応するスイッチＳＷm，nによる一画素がＭ×Ｎ（Ｍ行Ｎ列）の二次元状に配列されたＰＤアレイを有する。また、基板１００は、第１面１００ａ側に、各ホトダイオードＰＤm，nに接続されたＭ×Ｎ個の金属配線６１1，1〜６１M，Nと、１〜Ｎ列までの各列Ｍ個のスイッチＳＷ1，n〜ＳＷM，nに共通に接続されたＮ本の金属配線６２1〜６２Nとを有している。
そして、図１に示されたように、基板１００における第１面１００ａの反対側（第２面１００ｂ側）には、各ホトダイオードＰＤm，nに対応して設けられたＭ×Ｎ個のボンディングパッド６４と、各金属配線６２nに対応して設けられたＮ個のボンディングパッド６６とが配置されている。さらに、基板１００は、第１面１００ａと第２面１００ｂとの間を貫通し、各ホトダイオードＰＤm，nに対応して設けられたＭ×Ｎ個の貫通孔に貫通配線６７を備える。各貫通配線６７は、一端が各金属配線６１m，nに接続され、他端が各ボンディングパッド６４に接続されている。また、各貫通配線６７は、一端が各金属配線６２ｎに接続され、他端が各ボンディングパッド６６に接続されている。なお、図示の都合上、ボンディングパッド６４、６６及び貫通配線６７（後述するバンプ６３、６５）は、ホトダイオードＰＤM，1又は金属配線６２1に対応するものだけが示されており、他は省略されている。
基板２００（第３基板）は、例えばセラミックからなる第３基板であって、各ホトダイオードＰＤm，nと信号処理回路６０mとを電気的に接続するための配線構造を有する。図６に示されたように、基板１００に対面する基板２００の第１面２００ａ（上面）側には、各ユニットＵmに対応して設けられたＭ本の共通配線５０1〜５０Mと、基板１００のＭ×Ｎ個のスイッチＳＷ1，1〜ＳＷM，NにＳＷ開閉信号を入力するためのＮ個のボンディングパッド７１1〜７１Nが配置されている。また、各共通配線５０mは、対応するユニットＵmに備えられたＮ個のホトダイオードＰＤm，1〜ＰＤm，Nに電気的に接続するためのＮ個のボンディングパッド５１m，1〜５１m，Nを有する。さらに、図７に示されたように、基板３００に対面する基板２００の第２面２００ｂ（裏面）側には、各ユニットＵmに対応して設けられたＭ個の端子部としてのボンディングパッド７２1〜７２Mと、各ボンディングパッド７１nに接続されたＮ個のボンディングパッド７３1〜７３Nが配置されている。なお、図７は、第３基板の裏面を上面（第１面２００ａ）側から見た該裏面の構成を示している。
基板３００（第２基板）は、シリコン基板であって、このシリコン基板には各ユニットＵmに対応して設けられたＭ個の信号処理回路６０1〜６０Mと、１個の制御回路４０（図１には図示せず）とが設けられている。また、基板２００に接続される第１面３００ａ側には、基板２００の各ボンディングパッド７２mに対応して設けられたＭ個のボンディングパッド８１1〜８１Ｍと、各ボンディングパッド７３nに対応して設けられたＮ個のボンディングパッド８２1〜８２Nとが配置されている。そして、これらボンディングパッド８１mに、対応する信号処理回路６０mの積分回路１０mが接続されている。また、Ｎ個のボンディングパッド８２nには、制御回路４０が接続されている。
次に、基板１００、基板２００、及び基板３００のそれぞれの電気的な接続構造について、図１とともに、図８及び図１０に示された断面図を参照して詳細に説明する。
図８は、この発明に係る光検出装置の第１実施例として、第１基板である基板１００と第３基板である基板２００の第１断面構造を示す図である。なお、この第１実施例に係る光検出装置１では、基本パターンが左右方向に繰り返し示されているので、以下ではその１つの基本パターンについてのみ説明する。
基板１００には、ｎ型半導体基板の第１面１００ａ（図で上側の面）側に、ｎ型半導体基板１００Ｎとともにｐｎ接合を形成して各ホトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。ｐ+領域１１１には金属配線６１が電気的に接続されている。金属配線６１は、絶縁膜１１４上に形成され、そのコンタクトホールにおいてｐ+領域１１１に接続されている。また、金属配線６１は、貫通配線６７も接続されている。貫通配線６７は、ｎ型半導体基板１００Ｎを貫通している。また、貫通配線６７の通っている貫通孔の側壁には、ｎ型半導体基板１００Ｎと貫通配線６７を電気的に絶縁するための絶縁膜６８が形成されている。絶縁膜６８は、単層膜であってもよいし、積層膜であってもよい。また、第２面１００ｂ側において、貫通配線６７にはボンディングパッド６４が接続されている。さらに、ｎ型半導体基板１００Ｎの裏面側には、ｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２が順次形成され、ボンディングパッド６９が保護層１２２に開けられたコンタクトホールを通してｎ+型不純物層１２１と電気的に接続され、オーミック接続を形成している。この断面図では省略されているが、各フォトダイオードにはスイッチＳＷが接続されている。
基板２００は、図１のＸ−Ｘ線断面を表した図１０に示されたように、セラミック基板２０１内に埋設されたＭ本のリボン状金属配線９１1〜９１Mを有している。各金属配線９１mは対応する共通配線５０mと、ボンディングパッド７２mとに接続されている。また、各金属配線９１mは、隣り合うもの同士の配置間隔が、第１面２００ａ側よりも第２面２００ｂ側で狭まり、互いに接近するように形成されている。この構成により、共通配線５０mの配置間隔よりも、ボンディングパッド７２mの配置間隔が狭くなり、Ｍ個のボンディングパッド７２mが第２面２００ｂ側の中央部分に集まる。その結果、基板３００の外縁寸法自体を基板２００の外縁寸法よりも小さくすることが容易になっている。さらに、セラミック基板２０１は、内部に埋設されたＮ本のリボン状金属配線９２を有している。各金属配線９２は対応するボンディングパッド７１ｎと、ボンディングパッド７３ｎとに接続されている。
なお、この基板２００と基板１００の間隙には樹脂１５０が充填されている。また、図８に示されたように、ボンディングパッド６４とボンディングパッド５１がバンプ６３（第１バンプ）を介して接続されている（以下、基板１００と基板２００のバンプ６３による接続を第１バンプ接続という）。この第１バンプ接続により、基板１００における各ホトダイオードＰＤm，nが基板２００における対応する共通配線５０mに接続される。なお、ボンディングパッド６６とボンディングパッド７１もバンプ６５を介して接続されている。
基板２００と基板３００の間隙にも樹脂１５０が充填されている。また、図１０に示されたように、ボンディングパッド７２とボンディングパッド８１がバンプ９３（第２バンプ）を介して接続されている（以下、基板２００と基板３００のバンプ９３による接続を第２バンプ接続という）。この第２バンプ接続により、基板３００における各信号処理回路６０mが基板２００における各ボンディングパッド７２mに接続される。また、ボンディングパッド７３とボンディングパッド８２とがバンプ９４を介して接続される。このように、光検出装置１は、第１及び第２バンプ接続により接続された３つの基板１００、２００、３００による３次元実装構造（以下、この構造を３次元バンプ接続構造という）を有する。
また、図８に示されたように、基板１００の第１面１００ａ側には、シンチレータ５１０及び遮蔽材５２０が配置されている。シンチレータ５１０は、基板１００のｐ+領域１１１の上側に設けられており、Ｘ線等のエネルギ線が入射すると、そのエネルギ線に対応したシンチレーション光を発生する。遮蔽材５２０は、基板１００のｎ+領域１１２の上側に設けられており、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定する。
以上のような構造を有する光検出装置１は、以下のように作動する。
Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのエネルギ線に対応するシンチレーション光がシンチレータ５１０から発生する。そのシンチレーション光は基板１００のｐ+領域１１１に入射し、各ホトダイオードＰＤにおいて、入射したシンチレーション光に対応する電荷が生成される。
一方、光検出装置１では、ホトダイオードＰＤによる電荷の生成と並行して、基板３００の制御回路４０（図４参照）がボンディングパッド８２からバンプ９４を介してボンディングパッド７３にＳＷ開閉信号を出力している。このＳＷ開閉信号は基板２００内の金属配線９２を介してボンディングパッド７１に入力され、さらに、バンプ６５、ボンディングパッド６６及び貫通配線６７を介して金属配線６２に入力される。制御回路４０は、このＳＷ開閉信号の出力制御を行うことにより、基板１００の各スイッチＳＷm，nを開閉させる。すなわち、制御回路４０は、ボンディングパッド８２1〜８２Nを対象にＳＷ開閉信号を出力していて、金属配線６２1から６２2、…、６２Nまでのそれぞれに接続されている各列Ｍ個のスイッチＳＷ1，1〜ＳＷM，1を同時に開閉させ、このＭ個のスイッチＳＷ1，n〜ＳＷM，nの開閉動作を一定周期でＮ回繰り返す。
スイッチＳＷのこの一連の開閉動作により、各列Ｍ個のホトダイオードＰＤからの入射シンチレーション光に対応する電荷の出力がＮ回（ホトダイオードＰＤ1，1〜ＰＤM，1からの出力、ホトダイオードＰＤ1，2〜ＰＤM，2からの出力…ホトダイオードＰＤ1，N〜ＰＤM，Nからの出力までのＮ回）行われる（以下、この各列Ｍ個のホトダイオードＰＤから出力される各回の電荷を電荷群という）。
そして、各電荷群は、それぞれ金属配線６１、貫通配線６７、ボンディングパッド６４、及びバンプ６３を経て、基板２００のＭ本の共通配線５０1〜５０Mに接続された、対応するボンディングパッド５１1，1〜５１M，Nに入力される。さらに、各電荷群は、共通配線５０1〜５０Mを介して、基板２００内の対応する金属配線９１1〜９１Mと、ボンディングパッド７２1〜７２M、及びバンプ９３を介して、ボンディングパッド８１1〜８１Mに入力され、そこからＭ個の積分回路１０mにそれぞれ入力される。ここで、各積分回路１０mのスイッチＳＷＴが開いていれば、各電荷群の電荷はそれぞれのキャパシタＣに蓄積される。このような動作がＮ回に分けて順次繰り返される。すると、各積分回路１０mには、対応するユニットＵmに備えられたＮ個のホトダイオードＰＤm，1〜ＰＤm，Nから出力された電荷が蓄積される。そして、その各積分回路１０1〜１０Mの出力端から、キャパシタＣに蓄積されている電荷に応じた（比例した）電圧が出力されることになる。さらに、基板３００上のＣＤＳ回路２０mから、積分回路１０mにおける出力電圧の一定時間の変動分を表す電圧が出力され、基板３００上のホールド回路３０mにおいて、ＣＤＳ回路２０mから出力された電圧が一定期間に亘って保持される。
以上のように、光検出装置１は、各ホトダイオードＰＤm，nと信号処理回路６０mとを接続するための共通配線５０m、及び金属配線９１mを有する基板２００を基板１００と基板３００の間に介在しているので、基板１００、基板２００上に引き回される配線の長さを短縮することができる。また、基板１００と基板２００が第１バンプ接続により電気的に接続され、基板２００と基板３００が第２バンプ接続により電気的に接続されている。したがって、当該光検出装置１は、基板１００における各ホトダイオードＰＤm，nから基板３００における積分回路１０mまでの電荷移動経路が短縮されるので、経路上の配線における寄生容量を小さくすることができ、各積分回路１０mからの出力電圧に含まれるノイズを小さくすることができる。これにより当該光検出装置１では、正確な光検出を行うことができる。
ところで、光検出装置からの出力信号に含まれるノイズＮｓは、図１２に示されたように、積分回路におけるキャパシタＣの静電容量Ｃｆに反比例し、複数のホトダイオードの合成静電容量Ｃｄ及び寄生容量Ｃｖを加え合わせた容量Ｃｔに比例する。すなわち、Ｎｓ∝Ｃｔ／Ｃｆ、Ｃｔ＝（Ｃｄ＋Ｃｖ）であるから、寄生容量の増大はノイズＮｓの増大につながる。
これに対し、当該光検出装置１では、基板１００と基板３００とがセラミック等からなる基板２００を介在させて配置されているので、基板３００（シリコン基板）上を引き回される配線の長さが短縮され、寄生容量Ｃｖを少なくすることができる。そのため、積分回路１０mから出力される電圧に含まれるノイズが小さく、正確な光検出をすることができる。
また、基板２００は、絶縁性に優れたセラミック基板からなる。そのため、基板２００は、セラミック基板内における各金属配線９１が電気的に分離される。したがって、当該光検出装置１は、１枚の基板２００により、複数のユニットＵ1〜ＵMに含まれる各ホトダイオードＰＤm，1〜ＰＤm，Nを対応する信号処理回路６０mに個別に接続することができる。
さらに、当該光検出装置１では、基板１００と基板２００の各寸法よりも、基板３００の寸法が小さく、しかも、基板１００にはＰＤアレイが形成されるが、各ＰＤアレイから出力される信号を処理する信号処理回路６０mは基板３００に設けられ、基板１００には設けられていない。そのため、複数の基板１００について、相互の間隔を狭めて基板１００同士を極めて接近させ、あるいは相互に接触させて配列することができる。したがって、当該光検出装置１は、画素数の増加や高密度化が可能である。
さらに、当該光検出装置１は、ＰＤアレイが形成される基板１００と、信号処理回路６０mが形成される基板３００とをそれぞれに最適な製造プロセスにより製造することができる点でも好ましい。
そして、この発明に係る光検出装置の一実施例は、上記特許文献１に記載された従来の光検出装置と比較して、以下のような利点をも有する。すなわち、従来の光検出装置では、第１基板と第２基板とがワイヤボンディングで接続されることから、第１基板上にシンチレータを配列する際、ワイヤボンディングのためのパッドの上方にシンチレータを配置することができない。シンチレータを配置するとしたら、そのシンチレータの形状を他と異なるようにしなければならない。そのため、従来の光検出装置は、複数の第１基板が配置されるとき、各第１基板内のホトダイオードの光検出感度が一様ではなくなる。また、従来の光検出装置は、複数の第１基板が配置されるとき、該第１基板の横に第２基板が置かれるため（隣り合う第１基板の間に第２基板が置かれる）、各第１基板におけるホトダイオードは一様なピッチでは配列され得ない。
これに対し、この発明に係る光検出装置は、基板２００と基板３００とが第２バンプ接続により接続されることにより、シンチレータの形状はすべて同一にすることができる。また、基板２００よりも基板３００を小さくすることができるので、基板１００はほぼ隙間無く敷き詰められた状態で並べられることができ、複数の基板１００における各ホトダイオードを一様なピッチで配列することも可能になる。
図９は、この発明に係る光検出装置の第２実施例として、第１基板である基板１０２と第３基板である基板２００の第２断面構造を示す図である。なお、この第２実施例に係る光検出装置２は、上述の第１実施例に係る光検出装置１と比較して、第１基板の構造が相異する一方、基板２００（第３基板）及び基板３００（第２基板）は同じ構造を有するため、以下の説明では、基板１０２の説明を中心に行い、基板２００と基板３００の説明は省略ないし簡略化する。この図９においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
第１基板である基板１０２は、ｎ型半導体基板の第１面１０２ａ側に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。また、基板１０２は、第２面１０２ｂ側に、ｎ型半導体基板１０２Ｎと共にｐｎ接合を形成してホトダイオードＰＤを構成するｐ+領域１６１と、アイソレーション領域としてのｎ+領域１６２とが形成され、これらを被覆する保護層１６３が形成されている。また、第２面１０２ｂ側には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４が形成され、各ボンディングパッド１６４にバンプ１６５が接続されている。そして、バンプ１６５が基板２００におけるボンディングパッド５１に接続されている。基板１０２と基板２００との間隙は樹脂１５０が充填されている。ｎ+領域１６２には、ボンディングパッド１６６が形成されている。
また、基板１０２の第１面１０２ａ側には、シンチレータ５１０及び遮蔽材５２０が配置されている。シンチレータ５１０は、基板１０２のｐ+領域１６１の上方に設けられており、Ｘ線等のエネルギ線が入射すると、そのエネルギ線に対応したシンチレーション光を発生する。遮蔽版５２０は、基板１０２のｎ+領域１６２の上方に設けられており、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定する。また、基板１０２は、ｐ+領域１６１の形成部分において、第１面側がエッチングされ、ｐ+領域１６１の形成部分における厚みが薄くなっている。
この第２実施例に係る光検出装置２（図９）では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０がシンチレーション光を発生する。そのシンチレーション光が第１面側から基板１０２内を透過してｐ+領域１６１に入射すると、第１面１０２ａの裏面である第２面１０２ｂ側におけるホトダイオードで電荷が発生する。その電荷はボンディングパッド１６４、バンプ１６５を介して基板２００に入力され、これ以降、当該光検出装置２は、上述のような第１実施例に係る光検出装置１と同様に電荷を積分回路１０のキャパシタＣに蓄積する。そして、積分回路１０の出力端から、キャパシタＣに蓄積されている電荷に応じた電圧が出力される。
この第２実施例に係る光検出装置２の場合も、各基板１０２、２００、３００が第１実施例に係る光検出装置１と同様の第１及び第２バンプ接続により接続されているので、基板１００における各ホトダイオードＰＤm，nから、基板３００における積分回路１０mへ至るまでの電荷移動経路が短縮される。そのため、経路上の配線における寄生容量を小さくすることができるので、各積分回路１０mからの出力電圧に含まれるノイズが小さくなる。これにより、当該光検出装置２でも正確な光検出が行える。当該光検出装置２は、その他の作用効果も第１実施例に係る光検出装置１と同様に奏する。
図１１は、この発明に係る光検出装置の第３実施例として、第１基板である基板１０３と第３基板である基板２００の第３断面構図を示す図である。図１１に示された基板１０３は、第１実施例における基板１００と比較して、ｎ型半導体基板１０３Ｎの第１面１０３ａ側におけるホトダイオードＰＤの配置間隔よりも、第２面１０３ｂ側におけるバンプ６４の配置間隔と、基板２００におけるボンディングパッド５１の配置間隔とが短い点で相違している。さらに、ボンディングパッド６４は、貫通配線６７との接続位置からバンプ６３との接続位置までが必要に応じて長く形成されている。また、貫通配線６７が貫通している貫通孔の側壁には、基板１０３と貫通配線６７を電気的に絶縁するための絶縁膜６８が形成されている。絶縁膜６８は、単層膜であってもよいし、積層膜であってもよい。なお、ボンディングパッド６９についてもボンディングパッド５１と同様に配置されている。また、図８に示された第１実施例に係る光検出装置１においても、第１基板である基板１００におけるホトダイオードＰＤの配置間隔よりも、第１バンプ接続を構成するバンプ６４、５１の配置間隔が短くてもよい。
この発明は、上述のような実施例に限定されるものではなく、種々の変形が可能である。例えば、第１基板（基板１００、１０２、１０３）及び第３基板（基板２００）それぞれの断面構造は、図８、図９、図１１それぞれに示された構造以外でもよく、これらには限定されない。また、第２基板（基板３００）には、さらに他の回路、例えば、ホールド回路３０mからの出力電圧のＡ／Ｄ変換を行うＡ／Ｄ変換回路等が設けられていてもよい。
上述の実施例では、第３基板（基板２００）としてセラミック基板が説明されているが、この第３基板は絶縁性材料で形成すればよく、セラミック基板には限られない。例えば、ガラスや、ポリイミド等の有機材料、これらの複合材料からなる基板でもよい。
また、上述の各実施例では、第１基板（基板１００、１０２、１０３）と第３基板（基板２００）、又は、第３基板（基板２００）と第２基板（基板３００）を接続するのにバンプを用いているが、半田や、バンプと異方性導電性フィルムＡＣＦ、異方性導電性樹脂ＡＣＰ、非導電性樹脂ＮＣＰとの組み合わせであってもよい。
以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのような変形は、本発明の思想および範囲から逸脱するものとは認めることはできず、すべての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。
この発明は、光検出素子が配置された第１基板と信号処理回路が配置された第２基板との間に、絶縁性材料からなる配線用の第３基板が介在しているので、第１又は第２の基板上における配線の長さを短縮することができ、電荷移動経路上の配線における寄生容量の小さい光検出装置へ適用される。
１…光検出装置、１０…積分回路、２０…ＣＤＳ回路、３０…ホールド回路、４０…制御回路、５０…共通配線、６０…信号処理回路、７２…ボンディングパッド、６３、６５、９３、９４、１６５…バンプ、９１…金属配線、１００、１０２、１０３…基板、２００、３００…基板、２０１…セラミック基板、ＰＤ…ホトダイオード、ＳＷ…スイッチ。

Claims (4)

  1. 複数の光検出素子が表面に設けられた第１基板と、
    前記光検出素子それぞれの出力信号を処理するための信号処理部が表面に設けられた第２基板と、そして、
    前記第１及び第２基板との間に位置し、該第１基板に対面した第１面と該第２基板に対面した第２面を有する第３基板であって、前記第１面上に設けられかつ前記光検出素子それぞれと電気的に接続された共通配線と、前記第２面上に設けられかつ前記共通配線と電気的に接続されるとともに前記信号処理部と電気的に接続された端子部とを有する第３基板を備えた光検出装置であって、
    前記第３基板の第１面上に設けられた前記共通配線は、所定間隔で配置された複数の配線要素を含み、前記第３基板の第２面上に設けられた前記端子部は、前記複数の配線要素の配置間隔よりも狭い間隔で配置された複数の端子を含むことを特徴とする光検出装置。
  2. 前記第１基板と第３基板との間に設けられ、前記光検出素子それぞれと前記共通配線とを電気的に接続する第１バンプと、前記第３基板と前記第２基板との間に設けられ、前記信号処理部と前記端子部とを電気的に接続するための第２バンプをさらに備えたことを特徴とする請求項１記載の光検出装置。
  3. 前記第３基板は、前記共通配線と前記端子部とを接続する内部配線がセラミック基板内に埋設された構成を有することを特徴とする請求項１又は２記載の光検出装置。
  4. 前記第１基板は、前記各光検出素子に接続された複数のスイッチを備え、そして、
    前記光検出装置は、前記スイッチそれぞれを順次開閉させる制御部を備えることを特徴とする請求項１〜３のいずれか一項記載の光検出装置。
JP2005506427A 2003-05-23 2004-05-21 光検出装置 Expired - Fee Related JP4541299B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003146663 2003-05-23
JP2003146663 2003-05-23
PCT/JP2004/007332 WO2004105137A1 (ja) 2003-05-23 2004-05-21 光検出装置

Publications (2)

Publication Number Publication Date
JPWO2004105137A1 JPWO2004105137A1 (ja) 2006-07-20
JP4541299B2 true JP4541299B2 (ja) 2010-09-08

Family

ID=33475305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005506427A Expired - Fee Related JP4541299B2 (ja) 2003-05-23 2004-05-21 光検出装置

Country Status (7)

Country Link
US (1) US7470893B2 (ja)
EP (1) EP1628348A4 (ja)
JP (1) JP4541299B2 (ja)
KR (1) KR101075626B1 (ja)
CN (1) CN100407433C (ja)
IL (1) IL172123A0 (ja)
WO (1) WO2004105137A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014514891A (ja) * 2011-05-12 2014-06-19 オリーブ・メディカル・コーポレーション 相互接続を最適化する許容誤差がある画像センサ

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718878B1 (ko) * 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
US20080001246A1 (en) * 2006-05-24 2008-01-03 Dipak Sengupta Single package detector and digital converter integration
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
JP4463793B2 (ja) * 2006-10-10 2010-05-19 浜松ホトニクス株式会社 光検出装置
WO2009136342A1 (en) * 2008-05-08 2009-11-12 Koninklijke Philips Electronics N.V. A microelectronic device with wafer trenches
US8471939B2 (en) 2008-08-01 2013-06-25 Omnivision Technologies, Inc. Image sensor having multiple sensing layers
JP5083272B2 (ja) * 2009-05-07 2012-11-28 ソニー株式会社 半導体モジュール
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5751766B2 (ja) * 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
WO2012024512A2 (en) * 2010-08-18 2012-02-23 Array Optronix, Inc. Semiconductor photodetectors with integrated electronic control
JP5633323B2 (ja) 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
WO2012174509A1 (en) * 2011-06-16 2012-12-20 Suni Medical Imaging, Inc. X-ray image sensor
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US10297630B2 (en) * 2012-06-18 2019-05-21 Forza Silicon Corporation Pinned charge transimpedance amplifier
CA2878512A1 (en) 2012-07-26 2014-01-30 Olive Medical Corporation Camera system with minimal area monolithic cmos image sensor
WO2014145248A1 (en) 2013-03-15 2014-09-18 Olive Medical Corporation Minimize image sensor i/o and conductor counts in endoscope applications
US10517469B2 (en) 2013-03-15 2019-12-31 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
JP6250959B2 (ja) * 2013-06-19 2017-12-20 キヤノン株式会社 放射線検出装置およびその製造方法
JP2015061041A (ja) * 2013-09-20 2015-03-30 株式会社東芝 放射線検出器および放射線検出装置
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
EP3104414B1 (en) * 2015-06-10 2020-05-06 Fundació Institut de Ciències Fotòniques Image sensor, optoelectronic system comprising said image sensor, and method for manufacturing said image sensor
JP1624467S (ja) * 2018-04-27 2019-08-05
JP1623119S (ja) * 2018-04-27 2019-07-16
JP1623120S (ja) * 2018-04-27 2019-07-16
JP1627076S (ja) * 2018-04-27 2019-09-09
JP1626335S (ja) * 2018-04-27 2019-09-02
JP1627077S (ja) * 2018-04-27 2019-09-09
JP7496293B2 (ja) * 2020-11-20 2024-06-06 浜松ホトニクス株式会社 検出器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261044A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd 固体撮像素子付半導体装置及び該半導体装置の製造方法
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
WO2003041174A1 (en) * 2001-11-05 2003-05-15 Mitsumasa Koyanagi Solid-state image sensor and its production method
JP2003264280A (ja) * 2002-03-08 2003-09-19 Hamamatsu Photonics Kk 検出器
JP2003282849A (ja) * 2002-03-26 2003-10-03 Canon Inc 放射線検出装置及び放射線検出装置用接続基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043582A (en) * 1985-12-11 1991-08-27 General Imagining Corporation X-ray imaging system and solid state detector therefor
JPH05315578A (ja) 1992-05-06 1993-11-26 Fujitsu Ltd 固体撮像装置
US5436458A (en) * 1993-12-06 1995-07-25 Minnesota Mining And Manufacturing Company Solid state radiation detection panel having tiled photosensitive detectors arranged to minimize edge effects between tiles
JP2991039B2 (ja) * 1994-06-16 1999-12-20 三菱電機株式会社 密着型イメージセンサ
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5742060A (en) * 1994-12-23 1998-04-21 Digirad Corporation Medical system for obtaining multiple images of a body from different perspectives
JP2001242253A (ja) 1999-12-24 2001-09-07 Toshiba Corp 放射線検出器およびｘ線ｃｔ装置
JP2001291877A (ja) 2000-04-05 2001-10-19 Hamamatsu Photonics Kk 固体撮像装置
EP1314969B1 (en) 2000-08-03 2006-03-22 Hamamatsu Photonics K. K. Optical sensor
JP2002246582A (ja) 2000-10-26 2002-08-30 Canon Inc 放射線検出装置、その製造方法及びシステム
US6426991B1 (en) 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
JP4653336B2 (ja) 2001-04-18 2011-03-16 浜松ホトニクス株式会社 エネルギー線検出器及び装置
US6510195B1 (en) * 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
DE10142531A1 (de) * 2001-08-30 2003-03-20 Philips Corp Intellectual Pty Sensoranordnung aus licht- und/oder röntgenstrahlungsempfindlichen Sensoren
US7230247B2 (en) * 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261044A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd 固体撮像素子付半導体装置及び該半導体装置の製造方法
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
WO2003041174A1 (en) * 2001-11-05 2003-05-15 Mitsumasa Koyanagi Solid-state image sensor and its production method
JP2003264280A (ja) * 2002-03-08 2003-09-19 Hamamatsu Photonics Kk 検出器
JP2003282849A (ja) * 2002-03-26 2003-10-03 Canon Inc 放射線検出装置及び放射線検出装置用接続基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014514891A (ja) * 2011-05-12 2014-06-19 オリーブ・メディカル・コーポレーション 相互接続を最適化する許容誤差がある画像センサ

Also Published As

Publication number Publication date
EP1628348A4 (en) 2007-07-18
CN100407433C (zh) 2008-07-30
CN1795559A (zh) 2006-06-28
KR20060011845A (ko) 2006-02-03
KR101075626B1 (ko) 2011-10-21
JPWO2004105137A1 (ja) 2006-07-20
EP1628348A1 (en) 2006-02-22
US20070181780A1 (en) 2007-08-09
US7470893B2 (en) 2008-12-30
WO2004105137A1 (ja) 2004-12-02
IL172123A0 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
JP4541299B2 (ja) 光検出装置
EP1564812B1 (en) Photo detection device
JP4012743B2 (ja) 光検出装置
JP5405512B2 (ja) 半導体光検出素子及び放射線検出装置
CN100385673C (zh) 检测器
US7507971B2 (en) Radioactive ray detector
JP5868575B2 (ja) 接続基板
KR101634252B1 (ko) 웨이퍼 스케일의 엑스선 검출기 및 제조방법
JP2004536313A (ja) 固体ｘ線放射検出器モジュールとそのモザイク構造、および撮像方法とそれを用いる撮像装置
KR20070009474A (ko) 광 검출 시스템, 와이드 밴드갭 반도체 초점판 어레이 모듈및 실리콘 탄화물 픽셀 어레이 제조방법
CN107949912B (zh) 具有优化电容的不透光焊盘结构的x射线检测器
JP5085122B2 (ja) 半導体光検出素子及び放射線検出装置
KR102609264B1 (ko) 센서 유닛, 방사선 검출기 및 센서 유닛 제조 방법
JP7213951B2 (ja) イメージセンサ、イメージセンサ装置、及び、これらを含むコンピュータ断層撮影装置
JP5766145B2 (ja) 赤外線センサアレー
EP4590091A1 (en) Image sensor
WO2019063473A1 (en) INTEGRATED RADIATION DETECTOR DEVICE
JP3146497B2 (ja) 受光素子アレイおよびその信号処理回路の実装構造
KR20250113885A (ko) 이미지 센서
KR20210122525A (ko) 이미지 센서 장치
JPH0653476A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees