JP4546124B2 - Information tag response control method - Google Patents
Information tag response control method Download PDFInfo
- Publication number
- JP4546124B2 JP4546124B2 JP2004081389A JP2004081389A JP4546124B2 JP 4546124 B2 JP4546124 B2 JP 4546124B2 JP 2004081389 A JP2004081389 A JP 2004081389A JP 2004081389 A JP2004081389 A JP 2004081389A JP 4546124 B2 JP4546124 B2 JP 4546124B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- response
- control method
- response control
- information tag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
この発明は、無線周波帯の搬送波を用いて非接触にて通信を行う情報タグ(RFIDタグ)の応答制御方法に関する。 The present invention relates to a response control method for an information tag (RFID tag) that performs non-contact communication using a carrier wave in a radio frequency band.
従来、RFIDタグのデータは、非接触のために所持者が気付かないうちに外部から盗まれ易い環境にある。通常の機器であればデータを暗号化すれば良いが、RFIDタグの場合、CPU能力が低いので複雑な計算は困難である。 Conventionally, RFID tag data is in an environment where it is easy to be stolen from outside without being noticed by the owner due to non-contact. If it is a normal device, it is sufficient to encrypt the data. However, in the case of the RFID tag, since the CPU capability is low, complicated calculation is difficult.
コマンドやレスポンスのデータ構造などがわからなければ解析は難しいが、コマンドに対する応答の仕方によっては繰り返しテストをすることにより、データを解析される可能性が高くなる。 Analysis is difficult if the data structure of the command or response is not known, but depending on how the response to the command is performed, the possibility of data being analyzed is increased by repeated testing.
このようなセキュリティを確保するための認証装置、あるいは認証方法が提案されている(例えば、特許文献1)。 An authentication device or an authentication method for ensuring such security has been proposed (for example, Patent Document 1).
しかしながら、この提案は携帯電話でCPU能力が高いものであり、上述したようにRFIDタグではCPU能力が低いので適用が不可能である。
上記したように、RFIDタグ(情報タグ)において、コマンドに対する応答の仕方によっては繰り返しテストをすることにより、データを解析される可能性が高くなるという問題があった。 As described above, in the RFID tag (information tag), there is a problem that the possibility of data analysis is increased by repeatedly performing a test depending on how to respond to a command.
この発明の目的は、データの解析がされにくい情報タグの応答制御方法を提供することである。 An object of the present invention is to provide an information tag response control method in which data analysis is difficult.
この発明の情報タグの応答制御方法は、コマンドを受信した際、このコマンドを解析処理し、この解析処理でコマンドの解析が不可の場合、またはシーケンスエラーの場合、またはコマンドエラーの場合、予め記憶されている乱数表を用いて応答の長さを設定すると共に応答データを作成し、この作成された応答データを送信処理するようにしたことを特徴とする。 According to the information tag response control method of the present invention, when a command is received, the command is analyzed, and if the command cannot be analyzed by this analysis processing, if it is a sequence error, or if it is a command error, it is stored in advance. A response length is set using a random number table, response data is created, and the created response data is transmitted.
本発明の情報タグの応答制御方法は、無応答、エラー応答、正常応答かの区別がつきにくい応答を制御することにより、データ解析を難しくすることを可能にすることができる。 According to the information tag response control method of the present invention, it is possible to make data analysis difficult by controlling a response that is difficult to distinguish between no response, error response, and normal response.
以下、図面を参照して、この発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、この発明の情報タグの応答制御方法に係るRFIDタグ(情報タグ)10の概略構成を示すものである。 FIG. 1 shows a schematic configuration of an RFID tag (information tag) 10 according to the information tag response control method of the present invention.
RFIDタグ10は、全体の制御を司るCPU1、プログラム及び詳しくは後述するが乱数表等を記憶しているROM2、情報を一時記憶するRAM3、変調及び復調を行う変調/復調回路4、アンテナ7に接続されたアナログ回路5、及び電力発生回路6とから構成されている。なお、電力発生回路6は、電力を発生して各回路に電力を供給する。
The
次に、このような構成において、本発明のRFIDタグ10の応答制御動作について図2のフローチャートを参照して説明する。
Next, the response control operation of the
まず、RFIDタグ10が無線周波帯の搬送波を受信して電力発生回路6が電力を発生して電源がオンとなったものとする。
First, it is assumed that the
その際、CPU1は、まず、I/Oの初期化を行う(ST1)。 At that time, the CPU 1 first performs I / O initialization (ST1).
続いて、CPU1は、コマンドを受信したかチェックし(ST2)、まだコマンドを受信していない場合、コマンド受信待機状態となる。 Subsequently, the CPU 1 checks whether a command has been received (ST2), and enters a command reception standby state if no command has been received yet.
ステップST2でコマンドを受信した際、CPU1は、コマンドの解析処理を行う(ST3)。 When receiving the command in step ST2, the CPU 1 performs a command analysis process (ST3).
ここで、CPU1は、ステップST3の解析処理の結果、コマンドの解析が不可の場合にステップST9へ移行し、コマンドの解析ができた場合に次ステップに移行する(ST4)。 Here, when the analysis of the command is impossible as a result of the analysis process of step ST3, the CPU 1 proceeds to step ST9, and when the command can be analyzed, the CPU 1 proceeds to the next step (ST4).
コマンドの解析ができた場合、CPU1は、シーケンスエラーかをチェックし(ST5)、シーケンスエラーであればステップST9へ移行し、シーケンスエラーでなければ次ステップに移行する。 If the command can be analyzed, the CPU 1 checks whether it is a sequence error (ST5). If it is a sequence error, the process proceeds to step ST9. If it is not a sequence error, the process proceeds to the next step.
シーケンスエラーでない場合、CPU1は、コマンドエラーかをチェックし(ST6)、コマンドエラーであればステップST9へ移行し、コマンドエラーでなければ次ステップに移行する。 If it is not a sequence error, the CPU 1 checks whether it is a command error (ST6). If it is a command error, the process proceeds to step ST9. If it is not a command error, the process proceeds to the next step.
コマンドエラーでない場合、CPU1は、当該コマンドを実行し(ST7)、レスポンスを作成する(ST8)。 If it is not a command error, the CPU 1 executes the command (ST7) and creates a response (ST8).
一方、ステップST4でコマンドの解析が不可の場合、またはステップST5でシーケンスエラーの場合、またはステップST6でコマンドエラーの場合、CPU1は、ROM2に予め用意されている乱数表でレスポンス長を設定し(ST9)、さらにこの乱数表でレスポンス(応答)データを作成する(ST10)。 On the other hand, if the command cannot be analyzed in step ST4, or if a sequence error occurs in step ST5, or if a command error occurs in step ST6, the CPU 1 sets a response length using a random number table prepared in advance in the ROM 2 ( Further, response data is created from this random number table (ST10).
そして、CPU1は、ステップST8で作成したレスポンス、またはステップST10で作成したレスポンスデータのレスポンス(応答)送信処理を行い(ST11)、ステップST2に戻る。 Then, the CPU 1 performs a response transmission process of the response created in step ST8 or the response data created in step ST10 (ST11), and returns to step ST2.
上述したように、本実施例では、決められたシーケンスやコマンド以外を受信した場合、仕様で決められたレスポンスフォーマットで応答せず、乱数表を用いてレスポンス長を設定、乱数表を用いてレスポンスデータを作成する。 As described above, in this embodiment, when a sequence other than a predetermined sequence or command is received, a response length is set using a random number table, and a response is set using a random number table. Create data.
ここで、本実施例の動作との比較として、従来のRFIDタグの応答制御動作を図3のフローチャートを参照して説明する。同一動作には同一ステップを付して説明を省略する。 Here, as a comparison with the operation of the present embodiment, the response control operation of the conventional RFID tag will be described with reference to the flowchart of FIG. The same steps are assigned to the same operations, and the description is omitted.
すなわち、従来では、ステップST4でコマンドの解析が不可だった場合、ステップST2のコマンド受信待機状態に移行する。また、ステップST5でシーケンスエラーだった場合、仕様で決められたシーケンスエラーレスポンスを作成し(ST21)、レスポンス応答処理を行う。また、ステップST6でコマンドエラーだった場合も、仕様で決められたコマンドエラーレスポンスを作成し(ST22)、レスポンス送信処理を行う。 That is, conventionally, when command analysis is impossible in step ST4, the process proceeds to the command reception standby state in step ST2. If it is a sequence error in step ST5, a sequence error response determined by the specification is created (ST21), and response response processing is performed. If a command error is detected in step ST6, a command error response determined by the specification is created (ST22), and a response transmission process is performed.
このように、従来では、仕様で決められたレスポンスが作成されてレスポンス送信処理が行われるので、データを解析される可能性が高くなる。 Thus, conventionally, since a response determined by the specification is created and a response transmission process is performed, the possibility of data analysis increases.
以上説明したように上記発明の実施の形態によれば、データのセキュリティに配慮したRFIDタグを提供することができる。 As described above, according to the embodiment of the present invention, it is possible to provide an RFID tag in consideration of data security.
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。 Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage. In addition, the embodiments may be appropriately combined as much as possible, and in that case, the combined effect can be obtained. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and the effect described in the column of the effect of the invention Can be obtained as an invention.
1…CPU、2…ROM、3…RAM、4…変調/復調回路、5…アナログ回路、6…電力発生回路、7…アンテナ、10…RFIDタグ。 DESCRIPTION OF SYMBOLS 1 ... CPU, 2 ... ROM, 3 ... RAM, 4 ... Modulation / demodulation circuit, 5 ... Analog circuit, 6 ... Electric power generation circuit, 7 ... Antenna, 10 ... RFID tag.
Claims (1)
この解析処理でコマンドの解析が不可の場合、またはシーケンスエラーの場合、またはコマンドエラーの場合、予め記憶されている乱数表を用いて応答の長さを設定すると共に応答データを作成し、
この作成された応答データを送信処理するようにしたことを特徴とする情報タグの応答制御方法。 When the command is received, this command is analyzed and processed.
If analysis of the command is impossible in this analysis process, or in the case of a sequence error, or in the case of a command error, the response length is created and the response data is created using a pre-stored random number table,
A response control method for an information tag, wherein the generated response data is transmitted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004081389A JP4546124B2 (en) | 2004-03-19 | 2004-03-19 | Information tag response control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004081389A JP4546124B2 (en) | 2004-03-19 | 2004-03-19 | Information tag response control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005267441A JP2005267441A (en) | 2005-09-29 |
| JP4546124B2 true JP4546124B2 (en) | 2010-09-15 |
Family
ID=35091906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004081389A Expired - Fee Related JP4546124B2 (en) | 2004-03-19 | 2004-03-19 | Information tag response control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4546124B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238017A (en) * | 1998-02-19 | 1999-08-31 | Matsushita Electric Ind Co Ltd | Receiving machine |
| JP3688971B2 (en) * | 2000-04-10 | 2005-08-31 | 株式会社東芝 | Electronic equipment |
| JP2002032732A (en) * | 2000-07-14 | 2002-01-31 | Dainippon Printing Co Ltd | Pseudo random number acquisition method in portable information processing device |
| JP3891863B2 (en) * | 2002-03-07 | 2007-03-14 | 松下電器産業株式会社 | Semiconductor device and driving method of semiconductor device |
| JP2005266952A (en) * | 2004-03-16 | 2005-09-29 | Toshiba Corp | Memory card control device, semiconductor memory card, card interface controller, and authentication method for semiconductor memory card |
-
2004
- 2004-03-19 JP JP2004081389A patent/JP4546124B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005267441A (en) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2675192B1 (en) | Communication device, control method, and program | |
| USRE45769E1 (en) | Integrated circuit board with wireless circuitry | |
| US20030092395A1 (en) | Wireless communication device | |
| JP2005085269A (en) | Chip card with simultaneous contact and non-contact operation | |
| US11409975B2 (en) | Passive near field communication (NFC) device, method and system | |
| US8650387B2 (en) | IC chip, information processing apparatus, software module control method, information processing system, information processing method, and program | |
| JP4990652B2 (en) | Electronic tag data writing method and electronic tag data writing system | |
| JP4546124B2 (en) | Information tag response control method | |
| US9950624B2 (en) | System and method for providing a controlled power supply | |
| CN105101059A (en) | Method and device for configuring application terminal | |
| US9642010B2 (en) | Management server, data processing method, and program | |
| KR100847787B1 (en) | Secure RFID tag and RFID reader (or terminal) authentication method and system for authenticating RFID reader (or terminal) and recording medium therefor | |
| CN105376302A (en) | Automobile remote control device based on cellular network | |
| JP2010067200A (en) | Ic chip, information processing apparatus, software module control method, information processing system and method, and program | |
| WO2011002030A1 (en) | Portable electronic device and control method for portable electronic device | |
| JP2007316716A (en) | Reader-writer, and determination method of communication time-out time of same | |
| CN104572064A (en) | Transferring a descriptive web interface language code between two nearfield communication devices | |
| JP2011150597A (en) | Communication apparatus, medium and method | |
| JP2005078181A (en) | Noncontact ic card | |
| JP2013164686A (en) | Ic card and portable electronic device | |
| JP2005174099A (en) | Maintenance device for reader/writer | |
| JP5217689B2 (en) | Communication system, its originating node, receiving node | |
| JP4981366B2 (en) | Communication apparatus and communication method | |
| JP2009010483A (en) | Wireless tag reader / writer device and signal transmission / reception method thereof | |
| JP4841192B2 (en) | Signal processing circuit and method, and information processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |