JP4606783B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4606783B2 JP4606783B2 JP2004175836A JP2004175836A JP4606783B2 JP 4606783 B2 JP4606783 B2 JP 4606783B2 JP 2004175836 A JP2004175836 A JP 2004175836A JP 2004175836 A JP2004175836 A JP 2004175836A JP 4606783 B2 JP4606783 B2 JP 4606783B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- semiconductor element
- interposer
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
本発明は、半導体素子(チップ)と半導体パッケージとの間を電気的に接続するインターポーザを用いた半導体装置に関する。 The present invention relates to a semiconductor device using an interposer that electrically connects a semiconductor element (chip) and a semiconductor package .
情報社会の発達に伴い、半導体装置には処理速度の高速化が要求されている。このような要求に応ずるために、半導体装置内の配線の長さが短く済み、インダクタンス成分が小さくなるフリップチップ型の半導体装置が開発されている。 With the development of information society, semiconductor devices are required to increase processing speed. In order to meet such demands, flip chip type semiconductor devices have been developed in which the length of the wiring in the semiconductor device is reduced and the inductance component is reduced.
フリップチップ型の半導体装置は、図1にその一例を示すように、半導体素子1と、配線基板の形態をした半導体パッケージ10と、半導体パッケージ10の半導体素子が搭載された面の対応するパッドに、半導体素子1の電極を電気的に接続するはんだ等の金属バンプ2(以下、便宜上「内部接続端子」ともいう。)と、半導体素子1と半導体パッケージ10との間の空隙を充填するアンダーフィル樹脂8と、半導体パッケージ10の半導体素子1が搭載された側と反対側の面に設けられて、本装置30をマザーボード等の実装基板に電気的に接続するはんだバンプ等の外部接続端子11とを備えている。
As shown in FIG. 1, the flip-chip type semiconductor device includes a
図1に示すような半導体装置30では、その内部に温度変化が生じた場合に、半導体素子1と半導体パッケージ10との熱膨張係数が異なることにより、半導体素子1及び半導体パッケージ10はそれぞれ面内方向に異なる度合いで膨張又は収縮し、半導体素子1と半導体パッケージ10との間に熱歪が生じ、半導体素子1の電極及び半導体パッケージ10のパッドの位置が相対的に変わる。この際、これらの両方に固着されている内部接続端子2に変形が生じたり、また場合によっては亀裂が生じ、そのために半導体装置30の信頼性が低下するといった問題があった。
In the
かかる問題に対処するために、他の従来例として図2(a)に示すような半導体装置が提案されている(例えば、特許文献1及び特許文献2参照。)。
In order to cope with such a problem, a semiconductor device as shown in FIG. 2A has been proposed as another conventional example (see, for example,
この半導体装置40では、弾性シート6の半導体素子1の電極に対応する位置に、導体柱7が貫通して埋め込まれたインターポーザ5を、半導体素子1と半導体パッケージ10との間に介在させて、導体柱7の両端に接続された内部接続端子2及び3を介して半導体素子1の電極を半導体パッケージ10のパッドに電気的に接続している。
In this
図2(a)に示すような半導体装置40では、温度変化が生じると、図1に示した半導体装置と同様に、半導体素子1と半導体パッケージ10との間に熱歪が生じるが、この熱歪による変位をインターポーザ5が伸縮することにより吸収するので、内部接続端子2に変形や亀裂が生じにくくなる。しかしながら、この場合には、内部接続端子2は変形せずに導体柱7と一体化し、内部接続端子2が固着されている半導体素子1の電極と内部接続端子2との接合部近傍(以下、便宜上「内部接続端子2の基部」という。)を支点として動くために、内部接続端子2と導体柱7とのモーメントが大きくなる。この際、図2(a)中のA部を拡大した図2(b)に示すように、内部接続端子2の基部の近傍に位置する半導体素子1の内部の層間絶縁膜21や配線層22にモーメントによる応力が加わり、これらを損傷してしまう。
In the
層間絶縁膜21は一般に酸化シリコン(SiO2 )等からなるが、今後更なる処理速度の高速化を図るためには、層間絶縁膜21をいわゆるLow−k材料(低誘電率材料)に置き換えることが十分に予想される。しかしながら、一般に、Low−k材料は酸化シリコンと比べて強度的に低い(弱い)材料であるために、上述の熱歪による損傷といった問題が一層顕著に表れる。
本発明は、上記の従来技術における課題に鑑み創作されたもので、インターポーザを用いた半導体装置において、熱歪による半導体素子の内部の層間絶縁膜や配線層等の損傷を抑制し、ひいては半導体装置の信頼性の向上に寄与することを目的とする。 The present invention was created in view of the above-mentioned problems in the prior art, and in a semiconductor device using an interposer , damage to an interlayer insulating film, a wiring layer, and the like inside a semiconductor element due to thermal strain is suppressed, and thus the semiconductor device The purpose is to contribute to the improvement of reliability.
上記の従来技術の課題を解決するため、本発明の一形態によれば、半導体素子と、半導体パッケージと、前記半導体素子と前記半導体パッケージとの間に介在されたインターポーザであって、弾性を有する板状絶縁体と、該板状絶縁体の厚さ方向に貫通して埋め込まれた複数の導体と、前記板状絶縁体の前記半導体素子を搭載する側の面に設けられ、該半導体素子と同程度の熱膨張係数を有する第1のシート状部材とを有する当該インターポーザとを備え、前記半導体素子と前記半導体パッケージとが、前記複数の導体を介して電気的に接続されるとともに、前記半導体素子が第1の内部接続端子を介して当該導体の一端に接続されていることを特徴とする半導体装置が提供される。 In order to solve the above-described problems of the prior art, according to one aspect of the present invention, a semiconductor element, a semiconductor package, and an interposer interposed between the semiconductor element and the semiconductor package, and having elasticity A plate-like insulator, a plurality of conductors embedded in the thickness direction of the plate-like insulator, and a surface of the plate-like insulator on the side on which the semiconductor element is mounted; An interposer having a first sheet-like member having a similar thermal expansion coefficient, wherein the semiconductor element and the semiconductor package are electrically connected via the plurality of conductors, and the semiconductor A semiconductor device is provided in which an element is connected to one end of the conductor through a first internal connection terminal .
また、この半導体装置において、前記インターポーザは、前記板状絶縁体の前記半導体素子を搭載する側と反対側の面に設けられ、前記半導体パッケージと同程度の熱膨張係数を有する第2のシート状部材をさらに有していてもよい。 Further, in the semiconductor device, the interposer, the plate-like the insulator to the side for mounting the semiconductor element provided on a surface opposite to a second sheet having a thermal expansion coefficient comparable to the semiconductor package You may have a member further.
本発明の一形態に係る半導体装置の構成によれば、半導体素子と半導体パッケージとの間に介在されたインターポーザにおいて、その板状絶縁体の半導体素子を搭載する側の面に、該半導体素子と同程度の熱膨張係数を有する第1のシート状部材が設けられている。従って、この半導体装置において温度変化が生じると、半導体素子と第1のシート状部材との間には熱膨張係数の差がほとんどないため、半導体素子と第1のシート状部材は、対向するそれぞれの面に平行な方向に一様に膨張又は収縮し、これらの間に熱歪はほとんど生じない。そのため、板状絶縁体の厚さ方向に貫通して埋め込まれた各導体は、当該導体の一端が第1の内部接続端子を介して接続される側の半導体素子の面を支点として動くことはなく、半導体素子の面に大きなモーメントやせん断力が発生しにくくなり、第1のシート状部材より板状絶縁体側の部分の導体が、第1のシート状部材と板状絶縁体との界面を支点として動くことになる。これにより、半導体素子に加わる応力が緩和され、半導体素子の内部の層間絶縁膜や配線層は損傷しにくくなるので、半導体装置の信頼性を向上させることができる。 According to the configuration of the semiconductor device according to one aspect of the present invention , in the interposer interposed between the semiconductor element and the semiconductor package, the semiconductor element is mounted on the surface of the plate-like insulator on the side on which the semiconductor element is mounted. A first sheet-like member having a similar thermal expansion coefficient is provided. Therefore, when a temperature change occurs in this semiconductor device, there is almost no difference in thermal expansion coefficient between the semiconductor element and the first sheet-like member, so that the semiconductor element and the first sheet-like member face each other. It expands or contracts uniformly in the direction parallel to the plane of the film, and there is almost no thermal strain between them. Therefore, each of the conductors embedded through the thickness direction of the plate-like insulator, the one end of the conductor moves the surface of the semiconductor device side connected via the first internal connection terminals as a fulcrum Therefore, a large moment or shearing force is hardly generated on the surface of the semiconductor element, and the conductor on the plate-like insulator side from the first sheet-like member forms the interface between the first sheet-like member and the plate-like insulator. It will move as a fulcrum. Thereby, the stress applied to the semiconductor element is relaxed, and the interlayer insulating film and the wiring layer inside the semiconductor element are hardly damaged, so that the reliability of the semiconductor device can be improved.
また、上記の形態に係る半導体装置において、インターポーザの板状絶縁体の、半導体素子を搭載する側と反対側の面に、半導体パッケージと同程度の熱膨張係数を有する第2のシート状部材を設けた場合には、この第2のシート状部材と半導体パッケージは、対向するそれぞれの面に平行な方向に一様に膨張又は収縮するために、これらの間も熱歪がほとんど生じない。そのため、板状絶縁体の厚さ方向に貫通して埋め込まれた各導体は、各々の他端が接続される側の半導体パッケージの面を支点として動くことはなく、第2のシート状部材より板状絶縁体側の部分の導体が、第2のシート状部材と板状絶縁体との界面を支点として動くことになる。これにより、半導体パッケージに加わる応力も同時に緩和され、半導体パッケージの内部の多層構造も損傷しにくくなるので、さらに半導体装置の信頼性を向上させることができる。 In the semiconductor device according to the above aspect, a second sheet-like member having a thermal expansion coefficient comparable to that of the semiconductor package is provided on the surface of the interposer plate-like insulator opposite to the side on which the semiconductor element is mounted. When provided, the second sheet-like member and the semiconductor package are uniformly expanded or contracted in the direction parallel to the opposing surfaces, so that almost no thermal distortion occurs between them. Therefore, each conductor embedded penetrating in the thickness direction of the plate-like insulator does not move with the surface of the semiconductor package on the side to which the other end is connected as a fulcrum. The conductor on the plate-like insulator side moves with the interface between the second sheet-like member and the plate-like insulator as a fulcrum. Thereby, the stress applied to the semiconductor package is also alleviated and the multilayer structure inside the semiconductor package is hardly damaged, so that the reliability of the semiconductor device can be further improved.
以下、添付した図面を参照して、本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
図3は、本発明の一実施形態に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。 FIG. 3 is a cross-sectional view showing a configuration of an interposer and a semiconductor device using the interposer according to an embodiment of the present invention.
本実施形態に係る半導体装置50は、例えば図2(b)に示したような多層構造を有する半導体素子51と、配線基板の形態を有する半導体パッケージ60と、半導体素子51と半導体パッケージ60との間に介在されたインターポーザ55と、半導体素子51とインターポーザ55との間、及びインターポーザ55と半導体パッケージ60との間をそれぞれ電気的に接続するはんだバンプ等の内部接続端子52及び53と、半導体素子51とインターポーザ55との間、及びインターポーザ55と半導体パッケージ60との間にそれぞれ充填されたアンダーフィル樹脂58及び59と、半導体パッケージ60の、インターポーザ55が実装されている側と反対側の面に設けられて、本装置50をマザーボード等の実装基板に電気的に接続するはんだボール等の外部接続端子61とを備えている。
The
また、インターポーザ55は、絶縁性の弾性シート56(板状絶縁体)と、この弾性シート56の半導体素子51を搭載する側の面に設けられた剛性シート70(第1のシート状部材)と、弾性シート56の半導体素子51の電極に対応する部分においてその厚さ方向に貫通して埋め込まれた複数の導体柱57とを有している。弾性シート56は、エポキシ系樹脂、ポリイミド系樹脂等の高分子材料からなる。また、剛性シート70は半導体素子51と同程度の熱膨張係数を有する。例えば、半導体素子51を構成する主な材料がシリコン(Si)である場合には、剛性シート70は、Si、ガラス、セラミックス、36合金(Fe(鉄)−36重量%Ni(ニッケル))、42合金(Fe−42重量%Ni)等の材料からなる。このインターポーザ55は、例えば、レーザの照射により弾性シート56に貫通孔を形成し、めっき法を用いて銅(Cu)又は錫銅(SnCu)を貫通孔に埋め込んで導体柱57を形成した後に、導体柱57の配置に対応させて導体柱57と接触しない程度の直径の貫通孔を設けた剛性シート70を弾性シート56の一方の面に接着させることにより、得ることができる。
The
図3に示す半導体装置50は、内部接続端子52及び53をはんだバンプとし、外部接続端子61をはんだボールとした場合は、以下のようにして製造することができる。
The
まず、内部接続端子52を設けた半導体素子51と内部接続端子53を設けた半導体パッケージ60との間にインターポーザ55を挟んでリフロー炉により加熱処理を行い、半導体素子51、インターポーザ55及び半導体パッケージ60を接合する。次に、半導体素子51とインターポーザ55の間の空隙、及びインターポーザ55と半導体パッケージ60の間の空隙にアンダーフィル樹脂58及び59を充填し、恒温炉により加熱処理を行い、アンダーフィル樹脂58及び59を硬化させる。最後に、半導体パッケージ60の、半導体素子が搭載された側と反対側の面の所定の位置に、外部接続端子61を配置し、再度リフロー炉により加熱処理を行い、半導体パッケージ60と外部接続端子61を接合することにより、半導体装置50を得ることができる。
First, an
また、内部接続端子52は、はんだバンプに限らず、例えば、めっき法によりCuを成長させて柱状に形成した突起、ワイヤボンディング法を利用して形成した金(Au)からなるスタッドバンプに代替可能である。これらの場合、内部接続端子52及び53にペースト状のはんだ又は導電性粒子を含む樹脂を塗布することにより、上述の製造方法と同じ製造工程を経て半導体装置50を得ることができる。
Further, the
本実施形態に係るインターポーザ55の構成によれば、インターポーザ55の半導体素子51を搭載する側の面に、半導体素子51と同程度の熱膨張係数を有する剛性シート70を設けている。このインターポーザ55を用いた半導体装置50では、半導体装置50の内部に温度変化が生じた際に、剛性シート70と半導体パッケージ60との熱膨張係数はある程度の差があるため、これらの間では熱歪が生じるが、半導体素子51と剛性シート70との熱膨張係数は差がほとんどないため、これらの間では半導体素子51の面内方向に一様に膨張又は収縮するために熱歪がほとんど生じない。従って、内部接続端子52と導体柱57は一体化して内部接続端子52の基部を支点として動くことはなく、剛性シート70より下の部分の導体柱57が剛性シート70と弾性シート56との界面を支点として動くことになる。これにより、半導体素子51に加わる応力が緩和され、半導体素子51の内部の層間絶縁膜や配線層は損傷しにくくなるので、半導体装置50の信頼性を向上させることができる。
According to the configuration of the
本発明者は、上述の効果を確認すべく、シミュレーションにより半導体装置の内部に生じる応力の解析を行った。 In order to confirm the above-described effect, the present inventor analyzed the stress generated in the semiconductor device by simulation.
本シミュレーションではシミュレーションソフトとしてABAQUS6.31を使用した。本実施形態に係る半導体装置50(図3)と従来例に係る半導体装置40(図2)との内部応力の違いを比較するために、これら2つの半導体装置の各々について、シミュレーションモデル(以下、単に「モデル」という。)を作成した。各々のモデルにおいて、内部接続端子の材料はCuとし、導体柱の材料はSnCuとし、半導体パッケージのコア部の材料は36合金とし、弾性シートの材料はエポキシ樹脂とした。また、本実施形態に係る半導体装置50のモデルにおいて、剛性シートはSiとした。これら2つのモデルについて、内部応力が発生しない温度をアンダーフィル樹脂のキュア温度である180℃とし、温度を常温である25℃にした際の内部応力の解析を行った。
In this simulation, ABAQUS6.31 was used as simulation software. In order to compare the difference in internal stress between the
図4はシミュレーション結果を示す断面図であり、図中、(a)は本実施形態に係る半導体装置のモデルによるシミュレーション結果、(b)は従来例に係る半導体装置のモデルによるシミュレーション結果をそれぞれ示している。ここでは、図4(a),(b) に示す各部位に、図3及び図2に示した各部位と対応する参照番号を付している。 4A and 4B are cross-sectional views showing simulation results, in which FIG. 4A shows a simulation result based on the model of the semiconductor device according to the present embodiment, and FIG. 4B shows a simulation result based on the model of the semiconductor device according to the conventional example. ing. Here, reference numerals corresponding to the respective parts shown in FIGS. 3 and 2 are given to the respective parts shown in FIGS. 4 (a) and 4 (b).
従来例では(図4(b)参照)、内部接続端子2及び導体柱7が、半導体素子1の半導体パッケージ60と対向する側の面(以下、便宜上「半導体素子1の主面」という。)に対して垂直方向から角度をなして、熱歪による変位に追随している。これに対して、本発明では(図4(a)参照)、剛性シート70より半導体パッケージ70側の導体柱57は熱歪による変位に追随しているが、剛性シート70より半導体素子51側の部分の導体柱57及び内部接続端子52は、半導体素子51の主面に対して垂直に固着された状態を保持しており、熱歪による変位にほとんど追随していない。これらの結果から、従来例に係る半導体装置では、導体柱7及び内部接続端子2がほぼ一体化して内部接続端子2の基部を支点として動き、本実施形態に係る半導体装置では、導体柱57及び内部接続端子52は一体化して動かず、剛体シート70と弾性シート56との界面付近を支点として、剛体シート70より半導体パッケージ70側の部分の導体柱57が動くことが確認された。
In the conventional example (see FIG. 4B), the
これら2つのモデルのシミュレーションの結果の違いをより明確にするために、それぞれのモデルについてインターポーザから内部接続端子及び半導体素子に加わる応力をそれぞれ解析した。図5はその解析結果を示したものであり、右側に本実施形態に係る半導体装置のモデルの応力解析の結果を、左側に従来例に係る半導体装置のモデルの応力解析の結果をそれぞれ示している。 In order to clarify the difference between the simulation results of these two models, the stress applied from the interposer to the internal connection terminal and the semiconductor element was analyzed for each model. FIG. 5 shows the result of the analysis. The result of the stress analysis of the model of the semiconductor device according to this embodiment is shown on the right side, and the result of the stress analysis of the model of the semiconductor device according to the conventional example is shown on the left side. Yes.
これらの応力解析の結果によれば、本実施形態に係る半導体装置のモデルでは、従来例に係る半導体装置のモデルと比較して、パッケージ側から内部接続端子に加わる等価応力は約87%低減し、また、半導体素子に加わる最大応力は約63%低減することが確認された。つまり、本インターポーザの介在により、外部から半導体素子に加わる応力の殆どが絶たれることが確認された。 According to the results of these stress analyses, the equivalent stress applied to the internal connection terminal from the package side is reduced by about 87% in the model of the semiconductor device according to the present embodiment compared to the model of the semiconductor device according to the conventional example. In addition, it was confirmed that the maximum stress applied to the semiconductor element was reduced by about 63%. That is, it was confirmed that most of the stress applied to the semiconductor element from the outside is removed by the interposer.
このように、本実施形態に係るインターポーザを用いた半導体装置では、従来例に係るインターポーザを用いた半導体装置よりも内部接続端子及び半導体素子に加わる応力が大幅に軽減されることがシミュレーションにより明らかになった。なお、少なくとも弾性シートより剛性シートの熱膨張係数の方が半導体素子の熱膨張係数に近ければ、従来例の半導体装置よりもある程度の応力の低減を図ることができる。 As described above, the simulation clearly shows that the stress applied to the internal connection terminals and the semiconductor element is significantly reduced in the semiconductor device using the interposer according to the present embodiment as compared with the semiconductor device using the interposer according to the conventional example. became. If at least the thermal expansion coefficient of the rigid sheet is closer to the thermal expansion coefficient of the semiconductor element than the elastic sheet, the stress can be reduced to some extent as compared with the conventional semiconductor device.
図6〜図8は、上述した実施形態に係るインターポーザ及び半導体装置(図3)の各種変形例を示したものである。 6 to 8 show various modifications of the interposer and the semiconductor device (FIG. 3) according to the above-described embodiment.
図6は、上述した実施形態の第1の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。 FIG. 6 shows the configuration of an interposer according to a first modification of the above-described embodiment and a semiconductor device using the same in the form of a cross-sectional view.
本変形例の半導体装置50aは、図3に示した半導体装置50と比較して、インターポーザ55aが複数の絶縁性の樹脂フィルム56aを積層して形成され、各々の樹脂フィルムに56aの厚さ方向に貫通して形成された導体柱を積み重ねて1本の導体柱57aを構成した点において異なる。このインターポーザ55aは、図3に示したインターポーザ55と同様に、各々の弾性フィルム又はシート56aの同じ位置に導体柱を形成し、弾性フィルム56aを重ねて熱圧着することにより得ることができる。本変形例の半導体装置50aについても、図3に示した半導体装置50と同様の効果を奏することが理解されるであろう。
Compared with the
図7は、第2の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。 FIG. 7 is a cross-sectional view showing the configuration of an interposer according to a second modification and a semiconductor device using the interposer.
本変形例の半導体装置50bは、第1の変形例の半導体装置50aと比較して、インターポーザ55bが複数の絶縁性の弾性フィルム56bを積層して形成されている点において同じであるが、導体柱57aではなく、半導体素子51の電極パッドの配置と半導体パッケージ60の電極パッドの配置とのずれを調整する配線層57bを設けた点において異なる。このインターポーザ55bは、各々の弾性フィルム56bの所望の位置に、導体柱と、インターポーザ55bに組み込まれた際に導体柱間を電気的に接続する導体パターンとを形成し、弾性フィルム56bを重ねて熱圧着することにより得ることができる。本変形例の半導体装置50bについても、図3に示した半導体装置50と同様の効果を奏することが理解されるであろう。
The
図8は、第3の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。 FIG. 8 shows the configuration of an interposer according to a third modification and a semiconductor device using the interposer in the form of a cross-sectional view.
本変形例の半導体装置50cは、図3に示した半導体装置50と比較して、インターポーザ55cの半導体素子51を搭載する側と反対側の面にも剛性シート71を設けた点において異なる。この場合、剛性シート71の材料としては半導体パッケージ60と同程度の熱膨張係数を有する材料を選択する。例えば、半導体パッケージ60のコア材が42合金(Fe−42重量%Ni)である場合、剛性シート71の材料もコア材と同様に42合金とすればよい。半導体パッケージのコア材としては、この他に36合金(Fe−36重量%Ni)が挙げられる。
The
このようにすれば、半導体素子51と剛性シート70との間だけでなく、剛性シート71と半導体パッケージ60との間も熱歪がほとんど生じなくなる。つまり、内部接続端子52,53及び導体柱57が一体化して内部接続端子52の基部と内部接続端子53の基部(即ち、内部接続端子53と半導体パッケージ60との接合部)を支点として動くことはなく、剛性シート70及び71との間の部分の導体柱57が、剛性シート70と弾性シート56との界面、及び弾性シート56と剛体シート71との界面を支点として動くことになる。これにより、半導体パッケージ60の半導体素子51が搭載された側の面に加わる応力も緩和され、半導体パッケージ60の内部の多層構造も損傷しにくくなるので、半導体装置50cの信頼性をさらに向上させることができる。
In this way, thermal distortion hardly occurs not only between the
50,50a,50b,50c…半導体装置、
51…半導体素子(チップ)、
52,53…内部接続端子(はんだバンプ)、
55,55a,55b,55c…インターポーザ、
56…弾性シート(板状絶縁体)、
56a,56b…樹脂フィルム、
57,57a…導体柱、
57b…配線層、
58,59…アンダーフィル樹脂、
60…半導体パッケージ、
61…外部接続端子、
70,71…剛性シート(シート状部材)。
50, 50a, 50b, 50c ... semiconductor device,
51. Semiconductor element (chip),
52, 53 ... internal connection terminals (solder bumps),
55, 55a, 55b, 55c ... interposer,
56 ... elastic sheet (plate-like insulator),
56a, 56b ... resin film,
57, 57a ... Conductor column,
57b ... wiring layer,
58, 59 ... Underfill resin,
60 ... Semiconductor package,
61 ... External connection terminal,
70, 71: Rigid sheet (sheet-like member).
Claims (6)
半導体パッケージと、
前記半導体素子と前記半導体パッケージとの間に介在されたインターポーザであって、弾性を有する板状絶縁体と、該板状絶縁体の厚さ方向に貫通して埋め込まれた複数の導体と、前記板状絶縁体の前記半導体素子を搭載する側の面に設けられ、該半導体素子と同程度の熱膨張係数を有する第1のシート状部材とを有する当該インターポーザとを備え、
前記半導体素子と前記半導体パッケージとが、前記複数の導体を介して電気的に接続されるとともに、前記半導体素子が第1の内部接続端子を介して当該導体の一端に接続されていることを特徴とする半導体装置。 A semiconductor element;
A semiconductor package;
An interposer interposed between the semiconductor element and the semiconductor package, having a plate-like insulator having elasticity, and a plurality of conductors embedded in the thickness direction of the plate-like insulator, The interposer having a first sheet-like member provided on the surface of the plate-like insulator on the side on which the semiconductor element is mounted and having a thermal expansion coefficient comparable to that of the semiconductor element;
The semiconductor element and the semiconductor package are electrically connected via the plurality of conductors, and the semiconductor element is connected to one end of the conductor via a first internal connection terminal. A semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004175836A JP4606783B2 (en) | 2003-07-25 | 2004-06-14 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003280189 | 2003-07-25 | ||
| JP2004175836A JP4606783B2 (en) | 2003-07-25 | 2004-06-14 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005064467A JP2005064467A (en) | 2005-03-10 |
| JP4606783B2 true JP4606783B2 (en) | 2011-01-05 |
Family
ID=34380100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004175836A Expired - Lifetime JP4606783B2 (en) | 2003-07-25 | 2004-06-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4606783B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269917A (en) * | 2005-03-25 | 2006-10-05 | Kyocera Corp | Multilayer wiring board and mounting method thereof |
| KR101172678B1 (en) * | 2010-08-23 | 2012-08-09 | 삼성전자주식회사 | Interconnection Structure Of Interposer With Low CTE And The Packaging Component Having The Same |
| JP5808586B2 (en) | 2011-06-21 | 2015-11-10 | 新光電気工業株式会社 | Manufacturing method of interposer |
| JP7276455B2 (en) * | 2019-07-05 | 2023-05-18 | 株式会社村田製作所 | transmission lines and electronics |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298255A (en) * | 1996-05-01 | 1997-11-18 | Shinko Electric Ind Co Ltd | Ceramic circuit board and semiconductor device using the board |
| JP2000260899A (en) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | Semiconductor device |
-
2004
- 2004-06-14 JP JP2004175836A patent/JP4606783B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005064467A (en) | 2005-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101376264B1 (en) | Stacked package and method for manufacturing the package | |
| US7586187B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
| KR100743342B1 (en) | A method of manufacturing a semiconductor device | |
| JPH10294423A (en) | Semiconductor device | |
| JP2011166051A (en) | Semiconductor device and method of manufacturing the same | |
| JP2009130362A (en) | Thin semiconductor device | |
| US20080274588A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| CN107342237B (en) | Method of manufacturing semiconductor package and method of manufacturing PoP semiconductor device | |
| US7994638B2 (en) | Semiconductor chip and semiconductor device | |
| JP4606783B2 (en) | Semiconductor device | |
| JP4417974B2 (en) | Manufacturing method of stacked semiconductor device | |
| CN102280430A (en) | Mounting structure, electronic component, circuit board, board assembly, electronic device, and stress relaxation member | |
| JP2011023709A (en) | Semiconductor device and method of manufacturing the same | |
| JP2005340393A (en) | Small-sized mount module and manufacturing method thereof | |
| US20110068467A1 (en) | Semiconductor device and method of manufacturing same | |
| TW201507097A (en) | Semiconductor chip and semiconductor device including semiconductor chip | |
| JP2006245076A (en) | Semiconductor device | |
| JP5000621B2 (en) | Semiconductor device | |
| WO2007055263A1 (en) | Semiconductor device | |
| JP4243077B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101178840B1 (en) | Substrate for semiconductor package and semiconductor package using the substrate and method of manufacturing semiconductor package using the same | |
| JP2009218390A (en) | Semiconductor device, and manufacturing method thereof | |
| CN223363156U (en) | Package structure | |
| JP2018207015A (en) | Electronic device, method for manufacturing electronic device, and electronic apparatus | |
| JP4894159B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4606783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |