[go: up one dir, main page]

JP4882229B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4882229B2
JP4882229B2 JP2004368114A JP2004368114A JP4882229B2 JP 4882229 B2 JP4882229 B2 JP 4882229B2 JP 2004368114 A JP2004368114 A JP 2004368114A JP 2004368114 A JP2004368114 A JP 2004368114A JP 4882229 B2 JP4882229 B2 JP 4882229B2
Authority
JP
Japan
Prior art keywords
metal
alloy
metal layer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004368114A
Other languages
English (en)
Other versions
JP2006108604A (ja
Inventor
君治 粥川
棚橋　　昭
千景 則武
昭二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004368114A priority Critical patent/JP4882229B2/ja
Priority to DE102005042780.4A priority patent/DE102005042780B4/de
Priority to US11/220,979 priority patent/US7361996B2/en
Publication of JP2006108604A publication Critical patent/JP2006108604A/ja
Priority to US11/707,961 priority patent/US7579212B2/en
Application granted granted Critical
Publication of JP4882229B2 publication Critical patent/JP4882229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/8482—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

本発明は、鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置およびその製造方法に関する。
従来、半導体素子が形成されたＩＣチップなどの半導体基板をヒートシンクやリードフレームなどの基材に接合するためのはんだとして、一般的に、鉛（Ｐｂ）を含有する鉛−錫合金（Ｐｂ−Ｓｎ）からなるはんだが使用されてきた。しかしながら、低有害、安全性等の環境対応への要求の高まりから、Ｐｂの含有量を低減したはんだもしくはＰｂを含有しないはんだに切り替えられつつある。このようなＰｂフリーはんだとして開発されているはんだ材料の一つに、Ｓｎ基はんだがある。
このＳｎ基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置が、例えば、特開２００３−３４７４８７号公報（特許文献１）に開示されている。
特許文献１に開示された半導体装置は、半導体基板側から、チタン（Ｔｉ）層、ニッケル（Ｎｉ）層、金（Ａｕ）又は銀（Ａｇ）の層を順次形成した裏面電極を有する半導体ぺレットを、金−錫合金（Ａｕ−Ｓｎ）からなる低融点はんだを用いて、基材である放熱体にマウントしたものである。
上記半導体装置は、例えば、以下のようにして製造する。半導体基板の裏面側を研削し、洗浄した後、研削面に上記裏面電極を形成する。しかる後、上記半導体ペレットに形成した裏面電極と基材との間に、上記金−錫合金（Ａｕ−Ｓｎ）からなる低融点はんだを介在させる。続いて、はんだの固相線温度以上に加熱し、はんだをリフローさせてはんだ付けする。これによって、半導体基板の裏面側が基材にはんだ付け接合された上記半導体装置が製造される。
特開２００３−３４７４８７号公報
上記特許文献１に開示された半導体装置における裏面電極の構造は、従来の（Ｐｂ−Ｓｎ）はんだを用いる半導体装置においても使用されてきた構造である。上記裏面電極の構造において、Ｔｉ層は、シリコン（Ｓｉ）からなる半導体基板との接着性およびオーミック接合性を確保する役割を有している。また、Ｎｉ層は、はんだ中のＳｎと合金化することで、はんだと接着する役割を有している。これによって、上記半導体ペレットと基材とが、はんだを介して電気的、熱的、機械的に接合されることになる。
一方、上記半導体基板との接着性およびオーミック接合性を確保するためのＴｉ層は、常温常圧の雰囲気中で強固な不動態皮膜（酸化膜）が形成され易く、一般的に、はんだ材料と直接接合することが困難である。このためＴｉ層上に形成するＮｉ層を十分に厚く形成する必要があり、またはんだ付けの条件管理を厳密に行う必要があるため、これらが製造コストの増大要因となっている。
そこで本発明は、低有害、安全性等の環境要求に対応した、鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだ用い、半導体基板の裏面側が基材にはんだ付け接合された半導体装置およびその製造方法であって、はんだ付け条件の管理が容易で、低コストで製造できる半導体装置およびその製造方法を提供することを目的としている。
請求項１〜９に記載の発明は、鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置に関する発明である。
請求項１に記載の半導体装置は、鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置であって、前記半導体基板の裏面側において、第１金属層、第１金属−Ｓｎ合金層およびＳｎ基はんだ層が、順次形成されてなり、前記第１金属が、チタン（Ｔｉ）であって、前記第１金属層が、真空容器内で成膜形成されたＴｉ層であり、前記第１金属−Ｓｎ合金層が、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかである第２金属を合金成分として含有し、前記第２金属が、前記真空容器内で前記第１金属層上に連続的に成膜形成された第２金属層の熱処理による前記Ｓｎ基はんだ中への拡散成分であって、前記第１金属−Ｓｎ合金層が、前記熱処理による前記第１金属層と前記Ｓｎ基はんだの反応によって形成されてなることを特徴としている。
上記の半導体装置は、半導体基板の裏面側に真空容器内で成膜形成した第１金属層とＳｎ基はんだを直接反応させて第１金属−Ｓｎ合金層を形成し、この第１金属−Ｓｎ合金層を接合層とするものである。第１金属層を構成する第１金属としては、シリコン（Ｓｉ）半導体基板との接着性やオーミック接合性に優れ、Ｓｎ基はんだのＳｎと合金を形成するＴｉが用いられる。Ｔｉは、半導体基板のメタライズ材料として一般的に用いられている材料であり、Ｓｉ基板との接着性とオーミック接合性に特に優れている。Ｔｉは常温常圧の雰囲気中で強固な不動態皮膜（酸化膜）が形成され易い材料であり、一般的にははんだ材料と直接接合することが困難な材料であるが、後述する当該半導体装置の製造方法を用いて、Ｓｎ基はんだ層との間にＴｉ−Ｓｎ合金層からなる十分な接合強度の接合層を形成することができる。尚、上記半導体装置の構成は、半導体基板のＳｉ上に第１金属層が直接形成されている場合に限らず、上記第１金属層を形成する半導体基板の裏面側には、金属層や絶縁層等の別の介在層が形成されていてもよい。
また、上記の半導体装置における第１金属−Ｓｎ合金層は、前記真空容器内で第１金属層上に連続的に成膜形成された第２金属層の熱処理によるＳｎ基はんだ中への拡散成分である、第２金属を合金成分として含有する。このように、第１金属−Ｓｎ合金層に第２金属を合金成分として含有させることで、高温環境下での第１金属層とＳｎ基はんだ層の反応を遅らせることができ、当該半導体装置の高温耐久性を高めることができる。該第２金属としては、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかが好ましい。
上記第２金属は、上記第１金属のＴｉもしくはＳｎと合金を形成する金属材料である。これら第２金属は、後述する当該半導体装置の製造方法においては、不動態皮膜を形成し易い第１金属層（Ｔｉ層）の表面酸化防止のために、第１金属層上に形成する層の材料である。上記第１金属層上に形成する第２金属の層は、はんだ付け等の熱処理によって、Ｓｎ基はんだ層中に拡散させることもできるし、上記半導体装置のように、第１金属−Ｓｎ合金層に合金成分として含有させることもできる。
上記半導体装置は、鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを用いて、第１金属層、第１金属−Ｓｎ合金層およびＳｎ基はんだ層からなる最小限の金属層数で、半導体基板の裏面側が基材に接続されたものである。このため、上記半導体装置は、製造が容易で安価な半導体装置とすることができる。
また、第２金属としては、特に請求項２に記載のように、ＮｉまたはＡｕが好ましい。
請求項３に記載のように、前記第１金属−Ｓｎ合金層の接合面における平均厚さは、３ｎｍ以上が好ましく、特に請求項４に記載のように、１０ｎｍ以上が好ましい。
第１金属−Ｓｎ合金層の接合面における厚さが３ｎｍより大きく、平均厚さが１０ｎｍ以上において、十分な接合強度を確保でき、それ以上の厚さの場合においてもほぼ一定の接合強度を得ることができる。
請求項５に記載のように、前記ＰｂフリーのＳｎ基はんだは、Ｓｎの含有率が９５ｗｔ％以上のものが好適である。また、請求項６に記載のように、前記Ｓｎの含有率が９５ｗｔ％以上のＳｎ基はんだとして、錫（Ｓｎ）、錫−銅合金（Ｓｎ− Ｃｕ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−銀−銅合金（Ｓｎ−Ａｇ− Ｃｕ）、錫−銅−ニッケル合金（Ｓｎ−Ｃｕ−Ｎｉ）、錫−アンチモン合金（Ｓｎ−Ｓｂ）、錫−インジウム合金（Ｓｎ−Ｉｎ）および錫−亜鉛合金（Ｓｎ−Ｚｎ）のいずれかを主成分とした材料組成が好適である。中でも特に、請求項７に記載のように、純Ｓｎ、Ｓｎ−（０．７ｗｔ％）Ｃｕ、Ｓｎ−（３．５ｗｔ％）Ａｇ、Ｓｎ−（１ｗｔ％以上、３．９ｗｔ％以下）Ａｇ−（０．３ｗｔ％以上、１．５ｗｔ％以下）Ｃｕ、Ｓｎ−（０．７ｗｔ％）Ｃｕ−（０．０６ｗｔ％）Ｎｉを主成分として組成とした材料が好適に用いることができる。これらの材料が主成分組成であれば、リン（Ｐ）、ゲルマニウム（Ｇｅ）などの微量の添加物を加えたものであっても同様な効果が得られる事を確認している。
尚、上記半導体基板は任意の半導体基板であってよいが、特にｐ導電型の半導体基板を用いる場合には、請求項８に記載のように、前記半導体基板の裏面側と前記第１金属層の間に、アルミニウムを主成分とする第３金属層が形成されてなることが好ましい。
これにより、半導体基板への接触抵抗を低減することができ、半導体基板と基材との間で、良好な導電性を得ることができる。
また、請求項９に記載のように、前記第３金属としては、純アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）のいずれかが好適に用いられる。
請求項１０〜１９に記載の発明は、上記した半導体装置の製造方法に関する発明である。
請求項１０に記載の発明は、鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置の製造方法であって、前記半導体基板の裏面側に、第１金属層を、真空容器内で成膜形成する第１金属層形成工程と、前記第１金属層上に、第２金属層を、前記真空容器内で連続的に成膜形成する第２金属層形成工程と、前記第２金属層と前記基材の間に前記Ｓｎ基はんだを介在させて、前記半導体基板を基材上に積層する積層工程と、前記積層体を熱処理することにより、前記第２金属層を前記Ｓｎ基はんだ中に拡散させると共に、前記第１金属層とＳｎ基はんだを反応させて、第１金属層上に第２金属を合金成分として含有する第１金属−Ｓｎ合金層を形成する熱処理工程とを有し、前記第１金属が、チタン（Ｔｉ）であって、前記第１金属層が、Ｔｉ層であり、前記第２金属が、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかであり、前記第２金属層の厚さが、５０ｎｍより大きく、７５０ｎｍ以下であることを特徴としている。
上記半導体装置の製造方法において、第１金属層を構成する第１金属としてＴｉを用いる理由、および第２金属層を構成する第２金属としてＮｉ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ａｇ−Ｐｔ、Ａｇ−ＰｄおよびＰｄのいずれかが好ましい理由は、前述したとおりである。上記製造方法によれば、第１金属層上に第２金属層を形成するために、第１金属層がＴｉの不動態皮膜を形成し易い材料であっても、製造途中での表面の酸化を抑制することができる。このように第２金属層は、第１金属層の表面酸化を抑制するために形成する薄い金属層であり、はんだ付けの熱処理によってＳｎ基はんだ層中に拡散して消滅する金属層であってよい。このため、第２金属層の膜厚やはんだ付け条件の管理が容易であり、低コストで製造できる半導体装置の製造方法となっている。
尚、第２金属層の厚さは５０ｎｍより大きく７５０ｎｍ以下とする必要があり、この場合において、第１金属層上に第１金属−Ｓｎ合金層を形成することができる。第２金属層の厚さが５０ｎｍ以下の場合には、以下に示す第１金属層の表面酸化の抑制効果が小さいために、熱処理時にＳｎ基はんだの濡れ性が悪くなり、低い接合強度しか得られない。第２金属層の厚さが５０ｎｍより大きくなると、ほぼ一定の接合強度が得られるようになる。また、第２金属層の厚さが７５０ｎｍより大きい場合には、熱処理後においても未反応の第２金属層が残り、不要な製造コストの増大要因となる。
請求項１１に記載のように、前記第１金属層と前記第２金属層は、真空蒸着法やスパッタ法等のＰＶＤ法物理蒸着法（ＰＶＤ）を用いて成膜形成することが好ましい。また、請求項１３に記載のように、前記成膜形成における成膜前の真空度を、５×１０−４Ｐａ以下にすることが好ましい。これによって、第１金属層の表面酸化を確実に抑制することができる。
請求項１４に記載の発明は、前記半導体装置の製造方法が、熱処理により前記第１金属層と第２金属層を反応させて、前記第１金属層と第２金属層の間に第１金属−第２金属合金層を形成する中間熱処理工程を有し、前記熱処理工程において、前記第２金属層を前記Ｓｎ基はんだ中に拡散させると共に、前記第１金属−第２金属合金層および第１金属層とＳｎ基はんだを反応させて、第１金属層上に、前記第２金属を合金成分として含有する前記第１金属−Ｓｎ合金層を形成することを特徴としている。
これにより、第２金属を合金成分として含有する前記第１金属−Ｓｎ合金層を形成することができる。
尚、請求項１２および請求項１５〜１９に記載の製造方法およびそれにより製造される半導体装置の作用効果は前述したとおりであり、その説明は省略する。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１は、本発明の半導体装置およびその製造方法を説明するための図で、はんだ付け前の積層配列とはんだ付け後の半導体装置を示す模式的な断面図である。
図１に示す半導体装置１００は、錫（Ｓｎ）基はんだＳを介して、パワートランジスタ等の素子が形成された半導体基板１の裏面側が、例えばヒートシンクやリードフレームあるいは配線基板などの基材２にはんだ付け接合された半導体装置である。図１の半導体装置１００は、以下のようにして製造する。
半導体基板１の表面側にトランジスタ等の素子が形成され、裏面側に第１金属層Ｍおよび第２金属層Ｎが順次形成されてなる半導体チップ１０を用い、第２金属層Ｎと基材２の間にＳｎ基はんだＳを介在させて、基材２上に積層する。この積層体を熱処理することにより、第２金属層ＮをＳｎ基はんだＳ中に拡散させると共に、第１金属層ＭとＳｎ基はんだＳを直接反応させて、第１金属層Ｍ上に第１金属−Ｓｎ合金層Ｔ１を形成する。はんだ付け終了後の半導体装置１００は、半導体基板１の裏面側から第１金属層Ｍ、第１金属−Ｓｎ合金層Ｔ１およびＳｎ基はんだ層Ｓが順次形成されてなり、第１金属−Ｓｎ合金層Ｔ１を接合層とするものである。尚、上記半導体装置１００の構成は、半導体基板１のＳｉ上に第１金属層Ｍが直接形成されている場合に限らず、上記第１金属層Ｍを形成する半導体基板１の裏面側には、金属層や絶縁層等の別の介在層が形成されていてもよい。
図１の半導体装置１００は、Ｓｎ基はんだＳを用いて、最小限の金属層数で、半導体基板１の裏面側が基材２に接続されたものである。このため、図１の半導体装置１００は、以下に示すように、製造が容易で安価な半導体装置とすることができる。
図１の半導体装置１００において、第１金属層Ｍを構成する第１金属としては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）および鉄−ニッケル−クロム合金（Ｆｅ−Ｎｉ−Ｃｒ）のいずれかが用いられる。これらの第１金属材料は、いずれもシリコン（Ｓｉ）半導体基板との接着性やオーミック接合性に優れ、Ｓｎ基はんだのＳｎと合金を形成することのできる材料である。
上記第１金属材料の中では、特にＴｉが好ましい。Ｔｉは、シリコン（Ｓｉ）からなる半導体基板１のメタライズ材料として一般的に用いられている材料であり、Ｓｉ基板１との接着性とオーミック接合性に特に優れている。一方、Ｔｉは常温常圧の雰囲気中で強固な不動態皮膜（酸化膜）が形成され易い材料であり、一般的にははんだ材料と直接接合することが困難な材料である。しかしながら、上記および以下で詳述するように、第２金属層Ｎを接合のための犠牲層として用いることで、Ｓｎ基はんだ層３との間にＴｉ−Ｓｎ合金層からなる十分な接合強度の接合層Ｔ１を形成することができる。
図１の半導体装置１００における第１金属−Ｓｎ合金層Ｔ１の接合面における平均厚さは、３ｎｍ以上が好ましく、特に１０ｎｍ以上が好ましい。第１金属−Ｓｎ合金層Ｔ１の接合面における厚さが３ｎｍより大きく、平均厚さが１０ｎｍ以上において、十分な接合強度を確保でき、それ以上の厚さの場合においてもほぼ一定の接合強度を得ることができる。
第２金属層Ｎは、Ｔｉ等の不動態皮膜を形成し易い第１金属層Ｍの表面酸化を抑制するために形成する薄い金属層である。第２金属層Ｎは、背景技術において説明した従来の半導体装置およびその製造方法と異なり、はんだ付けの熱処理によってＳｎ基はんだ層Ｓ中に拡散して消滅する金属層であってよい。このため、第２金属層Ｎの膜厚やはんだ付け条件の管理が容易であり、図１の半導体装置１００は低コストで製造できる半導体装置となっている。
第２金属層Ｎの厚さは、後の実験例で示すように、５０ｎｍより大きく、７５０ｎｍ以下であることが好ましい。第２金属層Ｎの厚さが５０ｎｍ以下の場合には、第１金属層Ｍの表面酸化の抑制効果が小さいために、熱処理時にＳｎ基はんだＳの濡れ性が悪くなり、低い接合強度しか得られない。第２金属層Ｎの厚さが５０ｎｍより大きくなると、ほぼ一定の接合強度が得られるようになる。また、第２金属層Ｎの厚さが７５０ｎｍより大きい場合には、熱処理後においても未反応の第２金属層Ｎが残ってくるため、不要な製造コストの増大要因となる。
第１金属層Ｍと第２金属層Ｎは、真空蒸着法やスパッタ法等のＰＶＤ法物理蒸着法（ＰＶＤ）を用いて、真空容器内で連続的に成膜形成することが好ましい。また、成膜形成における成膜前の真空度は、５×１０−４Ｐａ以下にすることが好ましい。これによって、第１金属層Ｍの表面酸化を確実に抑制することができる。
第２金属層Ｎを構成する第２金属は、任意の金属材料であってよいが、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかが好ましく、特にＮｉまたはＡｕが好ましい。これらの第２金属材料は、いずれも上記第１金属もしくはＳｎと合金を形成することのできる金属材料である。尚、第２金属層Ｎは、上記第２金属材料の積層膜として形成してもよい。また、上記第２金属は、はんだ付け等の熱処理によって、Ｓｎ基はんだ層中に拡散させることもできるし、後述する図６で示す第１金属−Ｓｎ合金層Ｔ２ように、図１の第１金属−Ｓｎ合金層Ｔ１に合金成分として含有させることもできる。
図１の半導体装置１００におけるＳｎ基はんだＳは、鉛（Ｐｂ）を含有しない、Ｐｂフリーはんだとすることができ、当該半導体装置を低有害、安全性等の環境要求に対応させることができる。このＰｂフリーのＳｎ基はんだＳとしては、Ｓｎの含有率が９５ｗｔ％以上のものが好適である。また、ＰｂフリーのＳｎ基はんだＳとして組成的には、錫（Ｓｎ）、錫−銅合金（Ｓｎ− Ｃｕ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−銀−銅合金（Ｓｎ−Ａｇ− Ｃｕ）、錫−銅−ニッケル合金（Ｓｎ−Ｃｕ−Ｎｉ）、錫−アンチモン合金（Ｓｎ−Ｓｂ）、錫−インジウム合金（Ｓｎ−Ｉｎ）および錫−亜鉛合金（Ｓｎ−Ｚｎ）のいずれかが好適である。中でも特に、純Ｓｎ、Ｓｎ−（０．７ｗｔ％）Ｃｕ、Ｓｎ−（３．５ｗｔ％）Ａｇ、Ｓｎ−（１ｗｔ％以上、３．９ｗｔ％以下）Ａｇ−（０．３ｗｔ％以上、１．５ｗｔ％以下）Ｃｕ、Ｓｎ−（０．７ｗｔ％）Ｃｕ−（０．０６ｗｔ％）Ｎｉを好適に用いることができる。
次に、上記図１に示す半導体装置１００の具体的な実施例を以下に示す。
Ｓｉ基板１の裏面側に膜厚２５０ｎｍのＴｉからなる第１金属層Ｍを形成し、その上に膜厚５０〜１０００ｎｍのＮｉ膜と膜厚５０ｎｍのＡｕ膜の積層膜からなる第２金属層Ｎを形成した、半導体チップ１０を準備した。次に、金属からなる基材２上に、（９９．２４ｗｔ％）Ｓｎ−（０．７ｗｔ％）Ｃｕ−（０．０６ｗｔ％）ＮｉからなるＳｎ基はんだＳを介在させて、半導体チップ１０を積層した。次に、上記積層体を水素還元雰囲気炉に入れ、上記Ｓｎ基はんだの固相線温度（約２２０℃）以上のピーク温度２７０℃で約２０秒間加熱して熱処理し、はんだをリフローさせてはんだ付けした。
はんだ付け後の半導体装置１００における断面を調べた結果、Ｎｉ膜厚が７５０ｎｍ以下のどの試料も、Ｎｉ膜とＡｕ膜の積層膜からなる第２金属層ＮがＳｎ基はんだ層Ｓに拡散し、Ｔｉ−Ｓｎ合金層Ｔ１が形成されていた。一方、Ｎｉ膜厚が７５０ｎｍより大きい試料では、接合に寄与していない未反応のＮｉ膜が残存した。従って、不要な製造コスト増大要因をなくすため、Ｎｉ膜厚は７５０ｎｍ以下であることが好ましい。
図２と図３は、それぞれ、上記Ｎｉ膜の膜厚を変えてはんだ付けした試料について、濡れ不良を発生した半導体チップの割合と引張強度を調査した結果である。
図２と図３の結果に示すように、Ｎｉ膜厚が５０ｎｍの試料では、はんだの濡れ不良が発生し、低い接合強度しか得られなかった。これは、Ｎｉ膜厚が薄いために、Ｔｉ層の表面酸化の抑制効果が小さく、Ｔｉ層の表面が酸化されたためと考えられる。従って、Ｔｉ層の表面酸化を防止するためには、Ｎｉ膜の厚さは５０ｎｍより大きくなければならない。
図４は、上記Ｎｉ膜を形成せずに第２金属層ＮをＡｕ膜のみの層として、上記と同様にはんだ付けした試料について、Ａｕ膜の膜厚と引張強度の関係を調査した結果である。この場合も図２，３とほぼ同様の結果が得られ、Ａｕ膜厚が５０ｎｍの試料でははんだの濡れ不良が発生したが、Ａｕ膜の膜厚が５０ｎｍより大きい場合には、ほぼ一定の接合強度が得られた。
図５は、図１における第１金属層Ｍとしてモリブデン（Ｍｏ）、第２金属層Ｎとしてニッケル（Ｎｉ）を用いた場合について、Ｓｎ基はんだＳとの接合層を厚さ方向に元素分析した結果である。図５より、第２金属層ＮのＮｉがＳｎ基はんだＳに拡散し、Ｍｏからなる第１金属層ＭのＭｏとＳｎ基はんだＳとの間に、Ｍｏ−Ｓｎ合金層Ｔ１が形成されていることが観測される。
図６は、本発明の別の半導体装置およびその製造方法を説明するための図で、はんだ付け前の積層配列とはんだ付け後の半導体装置を示す模式的な断面図である。
図６に示す半導体装置１０１も、錫（Ｓｎ）基はんだＳを介して、半導体基板１の裏面側が基材２にはんだ付け接合された半導体装置である。図６の半導体装置１０１は、以下のようにして製造する。
半導体基板１の裏面側から第１金属層Ｍおよび第２金属層Ｎが順次形成されてなる半導体チップ１０を用い、最初に熱処理して、第１金属層Ｍと第２金属層Ｎとの間に第１金属−第２金属合金層Ｏを形成し、半導体チップ１１とする。次に、半導体チップ１１と基材２間にＳｎ基はんだＳを介在させて、半導体チップ１１を基材２上に積層する。最後に、積層体を熱処理することにより、第２金属層ＮをＳｎ基はんだＳ中に拡散させると共に、第１金属−第２金属合金層ＯとＳｎ基はんだＳを反応させて、第１金属層Ｍ上に、第２金属層Ｎの第２金属を合金成分として含有する第１金属−Ｓｎ合金層Ｔ２を形成する。はんだ付け終了後の半導体装置１００は、半導体基板１の裏面側から第１金属層Ｍ、第１金属−Ｓｎ合金層Ｔ２およびＳｎ基はんだ層Ｓが順次形成されてなり、第１金属−Ｓｎ合金層Ｔ２を接合層とするものである。
図６の半導体装置１０１についても、図１の半導体装置１００と同様にして、Ｓｎ基はんだＳを用いて、最小限の金属層数で、半導体基板１の裏面側が基材２に接続されたものである。従って、図６の半導体装置１０１も、製造が容易で安価な半導体装置とすることができる。
尚、図６の半導体装置１０１の製造においても、第２金属層Ｎを構成する第２金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかが好ましく、特にＮｉまたはＡｕが好ましい。これらの第２金属材料は、例えば第１金属層ＭがＴｉからなる場合、Ｔｉと合金を形成することのできる金属材料である。
次に、上記図６に示す半導体装置１０１の具体的な実施例を以下に示す。
Ｓｉ基板１の裏面側に膜厚２５０ｎｍのＴｉからなる第１金属層Ｍを形成し、その上に膜厚５０〜６００ｎｍのＮｉ膜と膜厚５０ｎｍのＡｕ膜の積層膜からなる第２金属層Ｎを形成した、半導体チップ１０を準備した。次に、この半導体チップ１０を３８０℃で約３分間熱処理して断面を調べたところ、図６の半導体チップ１１における約２０ｎｍの厚さのＴｉ−Ｎｉ合金層Ｏが形成されていた。次に、金属からなる基材２上に、（９９．２４ｗｔ％）Ｓｎ−（０．７ｗｔ％）Ｃｕ−（０．０６ｗｔ％）ＮｉからなるＳｎ基はんだＳを介在させて、上記半導体チップ１１を積層した。次に、上記積層体を水素還元雰囲気炉に入れ、上記Ｓｎ基はんだの固相線温度（約２２０℃）以上のピーク温度２７０℃で約２０秒間加熱して熱処理し、はんだをリフローさせてはんだ付けした。はんだ付け後の図６に示す半導体装置１０１における断面を調べた結果、どの試料も、Ｔｉ−Ｓｎ−Ｎｉの３元系からなる図６の合金層Ｔ２が形成された。
図７（ａ），（ｂ）は、それぞれ、Ｔｉ−Ｓｎ合金層Ｔ１を形成した図１の半導体装置１００とＴｉ−Ｓｎ−Ｎｉ合金層Ｔ２を形成した図６の半導体装置１０１について、１５０℃での耐久試験後、第１金属層ＭのＴｉ膜厚の変化を調べた結果である。試験は、はんだ付け前のＮｉ膜厚をパラメータとし、１０００時間後と２０００時間後のＴｉ膜厚を調べた。
図７（ａ），（ｂ）の結果に示すように、Ｔｉ−Ｓｎ−Ｎｉ合金層Ｔ２を形成した図６の半導体装置１０１は、Ｔｉ−Ｓｎ合金層Ｔ１を形成した図１の半導体装置１００に対して、Ｔｉ膜厚の変化が小さい結果が得られた。このように、Ｔｉ−Ｓｎ−Ｎｉ合金層Ｔ２を形成した半導体装置１０１では、Ｔｉ−Ｓｎ合金層Ｔ１を形成した半導体装置１００に較べて、高温耐久試験時における第１金属層ＭのＴｉとＳｎ基はんだ層Ｓの反応を遅らせることができる。
尚、図１と図６に示す半導体基板１は任意の半導体基板であってよいが、特にｐ導電型の半導体基板１ｐを用いる場合には、図８と図９に示す半導体チップ１０ｐ，１１ｐのように、半導体基板１ｐの裏面側と第１金属層Ｍの間に、アルミニウムを主成分とする第３金属層Ｌを形成しておくことが好ましい。アルミニウムを主成分とする第３金属層Ｌとしては、純アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）のいずれかが好適に用いられる。
図１０は、アルミニウム（Ａｌ）とチタン（Ｔｉ）について、ｐ導電型の半導体基板１ｐへの接触抵抗を比較して示した図である。ｐ導電型の半導体基板１ｐを用いる場合には、半導体基板１ｐの裏面側と第１金属層Ｍの間に、アルミニウムを主成分とする第３金属層Ｌを形成しておくことで、図１０に示すように、ｐ導電型の半導体基板１ｐへの接触抵抗を３桁低減することができる。従って、はんだ付け後に得られる半導体装置１００ｐ，１０１ｐでは、ｐ導電型の半導体基板１ｐと基材２との間で、良好な導電性を得ることができる。
以上示したように、図１と図６および図８と図９に示す本発明の半導体装置１００，１０１，１００ｐ，１０１ｐおよびその製造方法は、低有害、安全性等の環境要求に対応したＳｎ基はんだ用い、半導体基板の裏面側が基材にはんだ付け接合された半導体装置およびその製造方法であって、はんだ付け条件の管理が容易で、低コストで製造できる半導体装置およびその製造方法となっている。尚、上記具体的な実施例においては、水素還元雰囲気炉を用いてＳｎ基はんだをリフローさせてはんだ付けする例を示したが、例えば線はんだ材を用いたソルダダイボンダやはんだペーストを使ったエアーまたは不活性ガス雰囲気リフロー等の別のはんだ付け方法にも適用可能である。
本発明の半導体装置およびその製造方法を説明するための図で、はんだ付け前の積層配列とはんだ付け後の半導体装置を示す模式的な断面図である。 第２金属層ＮのＮｉ膜の膜厚を変えてはんだ付けした試料について、濡れ不良を発生した半導体チップの割合を調査した結果である。 第２金属層ＮのＮｉ膜の膜厚を変えてはんだ付けした試料について、引張強度を調査した結果である。 Ｎｉ膜を形成せずに第２金属層ＮをＡｕ膜のみの層として、はんだ付けした試料について、Ａｕ膜の膜厚と引張強度の関係を調査した結果である。 第１金属層としてモリブデン（Ｍｏ）、第２金属層としてニッケル（Ｎｉ）を用いた場合について、Ｓｎ基はんだとの接合層を厚さ方向に元素分析した結果である。 本発明の別の半導体装置およびその製造方法を説明するための図で、はんだ付け前の積層配列とはんだ付け後の半導体装置を示す模式的な断面図である。 （ａ），（ｂ）は、それぞれ、Ｔｉ−Ｓｎ合金層Ｔ１を形成した図１の半導体装置１００とＴｉ−Ｓｎ−Ｎｉ合金層Ｔ２を形成した図６の半導体装置１０１について、耐久試験後のＴｉ膜厚の変化を調べた結果である。 ｐ導電型の半導体基板を用いる場合の好適な半導体装置およびその製造方法を説明する図である。 ｐ導電型の半導体基板を用いる場合の好適な半導体装置およびその製造方法を説明する図である。 ＡｌとＴｉについて、ｐ導電型のＳｉ基板への接触抵抗を比較して示した図である。
符号の説明
１００，１０１，１００ｐ，１０１ｐ 半導体装置
１０，１１，１０ｐ，１１ｐ 半導体チップ
１，１ｐ 半導体基板
２ 基材
Ｍ 第１金属層
Ｎ 第２金属層
Ｌ 第３金属層
Ｓ 錫（Ｓｎ）基はんだ（層）
Ｔ１ 第１金属−Ｓｎ合金層：（Ｍ−Ｓ合金）
Ｔ２ 第１金属−Ｓｎ合金層：（Ｍ−Ｓ−Ｎ合金）

Claims (19)

  1. 鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置であって、
    前記半導体基板の裏面側において、第１金属層、第１金属−Ｓｎ合金層およびＳｎ基はんだ層が、順次形成されてなり、
    前記第１金属が、チタン（Ｔｉ）であって、
    前記第１金属層が、真空容器内で成膜形成されたＴｉ層であり、
    前記第１金属−Ｓｎ合金層が、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかである第２金属を合金成分として含有し、
    前記第２金属が、前記真空容器内で前記第１金属層上に連続的に成膜形成された第２金属層の熱処理による前記Ｓｎ基はんだ中への拡散成分であって、
    前記第１金属−Ｓｎ合金層が、前記熱処理による前記第１金属層と前記Ｓｎ基はんだの反応によって形成されてなることを特徴とする半導体装置。
  2. 前記第２金属が、ＮｉまたはＡｕであることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１金属−Ｓｎ合金層の接合面における平均厚さが、３ｎｍ以上であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１金属−Ｓｎ合金層の接合面における平均厚さが、１０ｎｍ以上であることを特徴とする請求項３に記載の半導体装置。
  5. 前記Ｓｎ基はんだにおけるＳｎの含有率が、９５ｗｔ％以上であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記Ｓｎ基はんだが、錫（Ｓｎ）、錫−銅合金（Ｓｎ− Ｃｕ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−銀−銅合金（Ｓｎ−Ａｇ− Ｃｕ）、錫−銅−ニッケル合金（Ｓｎ−Ｃｕ−Ｎｉ）、錫−アンチモン合金（Ｓｎ−Ｓｂ）、錫−インジウム合金（Ｓｎ−Ｉｎ）および錫−亜鉛合金（Ｓｎ−Ｚｎ）のいずれかであることを特徴とする請求項５に記載の半導体装置。
  7. 前記Ｓｎ基はんだが、純Ｓｎ、Ｓｎ−（０．７ｗｔ％）Ｃｕ、Ｓｎ−（３．５ｗｔ％）Ａｇ、Ｓｎ−（１ｗｔ％以上、３．９ｗｔ％以下）Ａｇ−（０．３ｗｔ％以上、１．５ｗｔ％以下）Ｃｕ、Ｓｎ−（０．７ｗｔ％）Ｃｕ−（０．０６ｗｔ％）Ｎｉのいずれかであることを特徴とする請求項６に記載の半導体装置。
  8. 前記半導体基板の裏面側と前記第１金属層の間に、アルミニウムを主成分とする第３金属層が形成されてなることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 前記第３金属が、純アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）のいずれかであることを特徴とする請求項８に記載の半導体装置。
  10. 鉛（Ｐｂ）を含有しない錫（Ｓｎ）基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置の製造方法であって、
    前記半導体基板の裏面側に、第１金属層を、真空容器内で成膜形成する第１金属層形成工程と、
    前記第１金属層上に、第２金属層を、前記真空容器内で連続的に成膜形成する第２金属層形成工程と、
    前記第２金属層と前記基材の間に前記Ｓｎ基はんだを介在させて、前記半導体基板を基材上に積層する積層工程と、
    前記積層体を熱処理することにより、前記第２金属層を前記Ｓｎ基はんだ中に拡散させると共に、前記第１金属層とＳｎ基はんだを反応させて、第１金属層上に第２金属を合金成分として含有する第１金属−Ｓｎ合金層を形成する熱処理工程とを有し、
    前記第１金属が、チタン（Ｔｉ）であって、前記第１金属層が、Ｔｉ層であり、
    前記第２金属が、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、銀−白金合金（Ａｇ−Ｐｔ）、銀−パラジウム合金（Ａｇ−Ｐｄ）およびパラジウム（Ｐｄ）のいずれかであり、
    前記第２金属層の厚さが、５０ｎｍより大きく、７５０ｎｍ以下であることを特徴とする半導体装置の製造方法。
  11. 前記第１金属層と前記第２金属層を、物理蒸着法（ＰＶＤ）を用いて成膜形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第２金属が、ＮｉまたはＡｕであることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記成膜形成における成膜前の真空度を、５×１０ −４ Ｐａ以下にすることを特徴とする請求項１０乃至１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記半導体装置の製造方法が、
    熱処理により前記第１金属層と第２金属層を反応させて、前記第１金属層と第２金属層の間に第１金属−第２金属合金層を形成する中間熱処理工程を有し、
    前記熱処理工程において、前記第２金属層を前記Ｓｎ基はんだ中に拡散させると共に、前記第１金属−第２金属合金層および第１金属層とＳｎ基はんだを反応させて、第１金属層上に、前記第２金属を合金成分として含有する前記第１金属−Ｓｎ合金層を形成することを特徴とする請求項１０乃至１３のいずれか一項に記載の半導体装置の製造方法。
  15. 前記Ｓｎ基はんだにおけるＳｎの含有率が、９５ｗｔ％以上であることを特徴とする請求項１０乃至１４のいずれか一項に記載の半導体装置の製造方法。
  16. 前記Ｓｎ基はんだが、錫（Ｓｎ）、錫−銅合金（Ｓｎ− Ｃｕ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−銀−銅合金（Ｓｎ−Ａｇ− Ｃｕ）、錫−銅−ニッケル合金（Ｓｎ−Ｃｕ−Ｎｉ）、錫−アンチモン合金（Ｓｎ−Ｓｂ）、錫−インジウム合金（Ｓｎ−Ｉｎ）および錫−亜鉛合金（Ｓｎ−Ｚｎ）のいずれかであることを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記Ｓｎ基はんだが、純Ｓｎ、Ｓｎ−（０．７ｗｔ％）Ｃｕ、Ｓｎ−（３．５ｗｔ％）Ａｇ、Ｓｎ−（１ｗｔ％以上、３．９ｗｔ％以下）Ａｇ−（０．３ｗｔ％以上、１．５ｗｔ％以下）Ｃｕ、Ｓｎ−（０．７ｗｔ％）Ｃｕ−（０．０６ｗｔ％）Ｎｉのいずれかであることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記半導体基板の裏面側と前記第１金属層の間に、アルミニウムを主成分とする第３金属層を形成する第３金属層形成工程を有することを特徴とする請求項１０乃至１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記第３金属が、純アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）のいずれかであることを特徴とする請求項１８に記載の半導体装置の製造方法。
JP2004368114A 2004-09-08 2004-12-20 半導体装置およびその製造方法 Expired - Fee Related JP4882229B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004368114A JP4882229B2 (ja) 2004-09-08 2004-12-20 半導体装置およびその製造方法
DE102005042780.4A DE102005042780B4 (de) 2004-09-08 2005-09-08 Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben
US11/220,979 US7361996B2 (en) 2004-09-08 2005-09-08 Semiconductor device having tin-based solder layer and method for manufacturing the same
US11/707,961 US7579212B2 (en) 2004-09-08 2007-02-20 Semiconductor device having tin-based solder layer and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004261425 2004-09-08
JP2004261425 2004-09-08
JP2004368114A JP4882229B2 (ja) 2004-09-08 2004-12-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006108604A JP2006108604A (ja) 2006-04-20
JP4882229B2 true JP4882229B2 (ja) 2012-02-22

Family

ID=35852775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368114A Expired - Fee Related JP4882229B2 (ja) 2004-09-08 2004-12-20 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7361996B2 (ja)
JP (1) JP4882229B2 (ja)
DE (1) DE102005042780B4 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110016A (ja) * 2005-10-17 2007-04-26 Denso Corp 半導体装置およびその製造方法
US20070117475A1 (en) * 2005-11-23 2007-05-24 Regents Of The University Of California Prevention of Sn whisker growth for high reliability electronic devices
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
WO2008060447A2 (en) * 2006-11-09 2008-05-22 Quantum Leap Packaging, Inc. Microcircuit package having ductile layer
US8314500B2 (en) * 2006-12-28 2012-11-20 Ultratech, Inc. Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
KR100893567B1 (ko) * 2007-08-14 2009-04-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
JP5331322B2 (ja) * 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
JP2009010421A (ja) * 2008-10-01 2009-01-15 Toyota Motor Corp 半導体装置を回路基板に実装する方法
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8803452B2 (en) * 2010-10-08 2014-08-12 Soraa, Inc. High intensity light source
JP5772050B2 (ja) * 2011-02-22 2015-09-02 富士通株式会社 半導体装置及びその製造方法、電源装置
TW201250849A (en) * 2011-06-14 2012-12-16 3S Silicon Tech Inc Low-temperature chip bonding method for light-condensing type solar chip, power transistor and field effect transistor
JP5976379B2 (ja) * 2012-04-26 2016-08-23 株式会社東芝 電子機器及びその製造方法
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
JP6046010B2 (ja) * 2013-09-09 2016-12-14 株式会社東芝 半導体装置及びその製造方法
JP6424610B2 (ja) 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
JP6356478B2 (ja) * 2014-05-09 2018-07-11 新日本無線株式会社 半導体装置の製造方法
JP6639188B2 (ja) 2015-10-21 2020-02-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法
WO2018077798A1 (en) * 2016-10-24 2018-05-03 Jaguar Land Rover Limited Apparatus and method relating to electrochemical migration
ES2996907T3 (en) * 2017-10-31 2025-02-13 Senju Metal Industry Co Method of bonding an electronic component to a substrate by soldering using an sn-ag-cu-sb-ni or an sn-ag-cu-sb-ni-(co,fe) solder alloy and corresponding soldered assembly
JP2019102772A (ja) * 2017-12-08 2019-06-24 トヨタ自動車株式会社 半導体装置の製造方法
US11398447B2 (en) 2017-12-13 2022-07-26 Mitsubishi Electric Corporation Semiconductor device and method for producing semiconductor device
JP7610471B2 (ja) * 2021-06-09 2025-01-08 日立Astemo株式会社 半導体装置および半導体装置の製造方法
WO2023122125A1 (en) * 2021-12-21 2023-06-29 ColdQuanta, Inc. Method and system for providing multiple seals for a compact vacuum cell
WO2024241628A1 (ja) * 2023-05-25 2024-11-28 京セラ株式会社 装置、電気装置、基板および装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3741880A (en) * 1969-10-25 1973-06-26 Nippon Electric Co Method of forming electrical connections in a semiconductor integrated circuit
JPS52147064A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor device
JPS58182840A (ja) 1982-04-21 1983-10-25 Matsushita Electronics Corp 半導体装置
JPS61156823A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置
JPS61156825A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
JPS62163335A (ja) * 1986-01-14 1987-07-20 Toshiba Corp 半導体装置
JPH04352432A (ja) * 1991-05-30 1992-12-07 Toshiba Corp 半導体装置及びその製造方法
JPH05160533A (ja) 1991-12-06 1993-06-25 Hitachi Ltd 配線基板およびこれを用いた電子機器
DE9212486U1 (de) * 1992-09-16 1993-03-04 Siemens AG, 8000 München Halbleiterkörper mit verlöteter Trägerplatte
JP3033378B2 (ja) * 1993-02-19 2000-04-17 株式会社日立製作所 半導体装置及び半導体装置の製造方法
DE19527209A1 (de) * 1995-07-27 1997-01-30 Philips Patentverwaltung Halbleitervorrichtung
DE19603654C1 (de) * 1996-02-01 1997-07-03 Siemens Ag Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US20040232429A1 (en) * 1997-05-08 2004-11-25 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
JP3990046B2 (ja) 1998-09-17 2007-10-10 富士通株式会社 バンプ
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
JP2000353709A (ja) * 1999-06-14 2000-12-19 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2001077049A (ja) 1999-09-06 2001-03-23 Toshiba Corp 半導体素子、半導体装置、及び半導体装置の製造方法
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
JP3813497B2 (ja) 2001-11-12 2006-08-23 株式会社ルネサステクノロジ バンプ形成方法および半導体装置の実装構造体
US6805974B2 (en) * 2002-02-15 2004-10-19 International Business Machines Corporation Lead-free tin-silver-copper alloy solder composition
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置
JP2005026612A (ja) * 2003-07-02 2005-01-27 Denso Corp 半導体装置
JP2005037239A (ja) 2003-07-14 2005-02-10 Denso Corp センサ装置の取付け構造

Also Published As

Publication number Publication date
DE102005042780A1 (de) 2006-03-09
US7579212B2 (en) 2009-08-25
US20070176293A1 (en) 2007-08-02
JP2006108604A (ja) 2006-04-20
DE102005042780B4 (de) 2017-02-02
US20060049521A1 (en) 2006-03-09
US7361996B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
JP4882229B2 (ja) 半導体装置およびその製造方法
US20210167034A1 (en) Chip arrangements
CN102917835B (zh) 接合材料、接合材料的制造方法以及接合结构的制造方法
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP3899050B2 (ja) 基板上に無鉛はんだ合金を形成する方法
JPH0788680A (ja) 高温無鉛すずベースはんだの組成
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
CN103299406A (zh) 用于改善耐脆性断裂的焊接方法及相关器件
CN111344844B (zh) 钎焊接头和钎焊接头的形成方法
JP2008543035A (ja) Ｕｂｍパッド、はんだ接触子及びはんだ接合方法
CN102017107A (zh) 接合结构以及电子器件
WO2007097508A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
CN100452372C (zh) 具有锡基焊料层的半导体器件及其制造方法
US20090020871A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same
US9079272B2 (en) Solder joint with a multilayer intermetallic compound structure
JP5231727B2 (ja) 接合方法
US11424217B2 (en) Soldering a conductor to an aluminum layer
JP2008221290A (ja) 接合体および接合方法
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
JP2004186566A (ja) 熱電変換モジュールの組立方法
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP4890835B2 (ja) 半導体装置の製造方法
JP5533223B2 (ja) 接合材料およびその製造方法、半導体装置およびその製造方法
KR100572151B1 (ko) Ｓｎ-Ｉｎ계 솔더를 이용한 반도체 칩의 본딩 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4882229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees