JP4888341B2

JP4888341B2 - Silicon carbide semiconductor device

Info

Publication number: JP4888341B2
Application number: JP2007284061A
Authority: JP
Inventors: 光浩片岡; 正美内藤; 有一竹内; クマールラジェシュ; 弘之松波; 恒暢木本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-10-31
Filing date: 2007-10-31
Publication date: 2012-02-29
Anticipated expiration: 2022-08-09
Also published as: JP2008091934A

Description

本発明は、炭化珪素半導体装置に関するものである。 The present invention relates to a silicon carbide semiconductor device.

特許文献１には、図２８に示すように、ＳｉＣ基板２００に溝２０１が形成されるとともに当該溝２０１の内壁面にＳｉＣエピ層２０２を形成した炭化珪素半導体装置において、溝２０１の側面での電界集中を防止すべく、[０００１]面を主表面とし、溝２０１の側面を[１−１００]面とした構造が提案されている。 In Patent Document 1, as shown in FIG. 28, in a silicon carbide semiconductor device in which a groove 201 is formed in SiC substrate 200 and SiC epi layer 202 is formed on the inner wall surface of groove 201, In order to prevent electric field concentration, a structure has been proposed in which the [0001] plane is the main surface and the side surface of the groove 201 is the [1-100] plane.

実際の製造の際においては、図２９（ａ），（ｂ）に示すように、溝２０１の内面である[１−１００]面からエピ成長する際に表面近傍にファセット面が発生し、欠陥の発生は避けられない。つまり、＜１−１００＞オフのウエハで埋め込みエピ成長すると、＜１−１００＞方向の下流側に（０００１）ファセット面が発生する。これにより、トレンチ溝２０１内に配したエピ層２０２の断面形状が対称でなく、かつ、ファセット面の表面凹凸が大きく、ファセット面で欠陥が発生しやすい。そして、デバイスへの問題点として、トレンチＪＦＥＴ、トレンチＭＯＳＦＥＴに適用した場合、チャネル層にファセット面が発生する。これにより、移動度が低下しオン抵抗が増加したり、リーク電流が増加したり、しきい値が変動するといった問題がある。
特開平９−１７２１８７号公報 In actual manufacturing, as shown in FIGS. 29A and 29B, a facet surface is generated in the vicinity of the surface when the epitaxial growth is performed from the [1-100] plane which is the inner surface of the groove 201, and defects are generated. The occurrence of is inevitable. That is, when buried epitaxial growth is performed on a <1-100> off wafer, a (0001) facet plane is generated on the downstream side in the <1-100> direction. As a result, the cross-sectional shape of the epi layer 202 disposed in the trench groove 201 is not symmetric, the surface irregularities of the facet surface are large, and defects are likely to occur on the facet surface. As a problem to the device, when it is applied to a trench JFET and a trench MOSFET, a facet surface is generated in the channel layer. As a result, there is a problem that the mobility is lowered and the on-resistance is increased, the leakage current is increased, or the threshold value is fluctuated.
Japanese Patent Laid-Open No. 9-172187

本発明はこのような背景の下になされたものであり、その目的は、基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができるようにすることにある。 The present invention has been made under such a background, and an object of the present invention is to make it possible to suppress the formation of a facet surface during epitaxial growth on the inner wall surface of a trench groove formed in a substrate. .

請求項１に記載の発明は、ＳｉＣ基板として、｛１１−２０｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝として、断面形状において側壁面が｛０００１｝面から｛１１−２０｝面に向かって外側に１度以上傾いたものを用いたことを特徴とし、請求項２に記載の発明は、ＳｉＣ基板として、｛１−１００｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝として、断面形状において側壁面が｛０００１｝面から｛１−１００｝面に向かって外側に１度以上傾いたものを用いたことを特徴としている。 The invention according to claim 1 uses a hexagonal SiC substrate having a {11-20} plane as the main surface as the SiC substrate, and the trench groove has a side wall surface from the {0001} plane in the cross-sectional shape to the {11 } plane. characterized by using those tilted once more to the outside toward the -20} plane, the invention described in claim 2, as a SiC substrate, a hexagonal SiC whose main surface is a {1-100} plane A substrate is used, and the trench groove is characterized in that the side wall surface is inclined at least 1 degree outward from the { 0001} plane toward the {1-100} plane in the cross-sectional shape.

これら各請求項に記載の発明によれば、基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができる。
なお、本明細書においては、結晶学的な面や方向の表現方法として、数字の前に「−」を付けており、これは、数字の上に「−」を付ける表記方法と同じ意味である。 According to the inventions described in these claims, the facet surface can be prevented from being formed when epitaxially growing on the inner wall surface of the trench groove formed in the substrate.
In this specification, as a method of expressing crystallographic planes and directions, “−” is added in front of a number, and this has the same meaning as a notation method in which “−” is added above a number. is there.

（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
図１（ａ）にはＳｉＣ基板（ＳｉＣウエハ）１０の平面図を示し、図１（ａ）のＡ−Ａ線での縦断面図を図１（ｂ）に示す。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1A shows a plan view of a SiC substrate (SiC wafer) 10, and FIG. 1B shows a longitudinal sectional view taken along the line AA of FIG.

ＳｉＣ基板１０にトレンチ溝１１が形成されている。ＳｉＣ基板１０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝１１として、＜１１−２０＞方向に延びるストライプ構造のトレンチ溝を用いている。そして、図２に示すように、トレンチ溝１１の内壁面に、ＳｉＣエピ層１２が形成される。詳しくは、トレンチ溝１１内を含めたＳｉＣ基板１０上にＳｉＣエピ層１２が形成される。 A trench groove 11 is formed in SiC substrate 10. As the SiC substrate 10, a substrate having an off angle on the {0001} plane and an off direction of <11-20> is used. In addition, a trench groove having a stripe structure extending in the <11-20> direction is used as the trench groove 11. Then, as shown in FIG. 2, SiC epi layer 12 is formed on the inner wall surface of trench groove 11. Specifically, SiC epi layer 12 is formed on SiC substrate 10 including the inside of trench groove 11.

このようにして、＜１１−２０＞オフＳｉＣウエハ１０の上面において＜１１−２０＞方向に延びるストライプ構造のトレンチ溝１１が形成され、トレンチ溝１１の内部を含めたＳｉＣ基板１０の上面にＳｉＣ層１２が形成されている。 Thus, the trench groove 11 having a stripe structure extending in the <11-20> direction is formed on the upper surface of the <11-20> off SiC wafer 10, and the SiC substrate 10 including the inside of the trench groove 11 has an SiC surface formed on the upper surface thereof. Layer 12 is formed.

よって、トレンチ溝１１内にエピタキシャル成長したときにおいて、トレンチ溝１１の側壁面である（１−１００）面にファセット面が発生しない。このように、基板１０に形成したトレンチ溝１１の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができることから、（１−１００）面をチャネル層にすることができる。 Therefore, when epitaxial growth is performed in the trench groove 11, no facet surface is generated on the (1-100) plane which is the side wall surface of the trench groove 11. Thus, since the formation of the facet surface can be suppressed when epitaxially growing on the inner wall surface of the trench groove 11 formed in the substrate 10, the (1-100) plane can be used as the channel layer.

つまり、図３に示すようなトレンチＪＦＥＴとする場合に好ましいものとなる。詳しくは、図３において、ｎ⁺ＳｉＣ基板１３の上にｎ^-エピ層１４とゲートｐ⁺エピ層１５とソースｎ⁺エピ層１６が順に形成されている。その上面部にトレンチ溝１９が形成され、トレンチ溝１９はソースｎ⁺エピ層１６とゲートｐ⁺エピ層１５を貫通しｎ^-エピ層１４に達している。さらに、トレンチ溝１９内にはチャネルｎ^-エピ層１７およびゲートｐ⁺エピ層１８が形成されている。ｎ⁺ＳｉＣ基板１３には裏面電極としてのドレイン電極１３ａが形成されている。また、ゲートｐ⁺エピ層１８に第１ゲート電圧が印加されるとともにゲートｐ⁺エピ層１５に第２ゲート電圧が印加される。そして、ゲートｐ⁺エピ層１８とゲートｐ⁺エピ層１５との電圧を調整することにより、ゲートｐ⁺エピ層１８とゲートｐ⁺エピ層１５の間におけるチャネルｎ^-エピ層１７での空乏層の広がりを調整してソース・ドレイン間（ソースｎ⁺エピ層１６・ｎ⁺ＳｉＣ基板１３間）に流れる電流をコントロールすることができる。このとき、図１，２で説明したように、（１−１００）面をチャネル層にすることができることとなる。 That is, it is preferable when the trench JFET as shown in FIG. 3 is used. Specifically, in FIG. 3, an n ⁻ epi layer 14, a gate p ⁺ epi layer 15, and a source n ⁺ epi layer 16 are sequentially formed on an n ⁺ SiC substrate 13. A trench groove 19 is formed on the upper surface portion, and the trench groove 19 penetrates the source n ⁺ epi layer 16 and the gate p ⁺ epi layer 15 and reaches the n ⁻ epi layer 14. Further, a channel n ⁻ epi layer 17 and a gate p ⁺ epi layer 18 are formed in the trench 19. A drain electrode 13a is formed on the n ⁺ SiC substrate 13 as a back electrode. A first gate voltage is applied to the gate p ⁺ epi layer 18 and a second gate voltage is applied to the gate p ⁺ epi layer 15. The depletion layer in the channel n ⁻ epi layer 17 between the gate p ⁺ epi layer 18 and the gate p ⁺ epi layer 15 is adjusted by adjusting the voltage between the gate p ⁺ epi layer 18 and the gate p ⁺ epi layer 15. The current flowing between the source and drain (between the source n ⁺ epi layer 16 and n ⁺ SiC substrate 13) can be controlled by adjusting the spread of. At this time, as described with reference to FIGS. 1 and 2, the (1-100) plane can be a channel layer.

なお、図２に代わり、図４に示すように、トレンチ溝１１をエピ層１２で埋め込んでもよい（埋込エピ層１２としてもよい）。
以上のごとく、オフウエハ１０を用いてトレンチ溝１１をオフ方向に延長したストライプ構造にし、その上にエピ層１２を形成する。よって、エピ成長したときにファセット面が発生しないので、図１でのＬ１線に沿って延びるストライプ構造のトレンチ溝１１での側面をチャネル層の下地面に用いることができる。換言すれば、＜１１−２０＞方向をオフ方向に選択することにより、移動度の高い（１−１００）面にファセット面が発生しないようにすることができ、ＦＥＴのチャネル層を形成する上で好ましいものとなる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。 Instead of FIG. 2, as shown in FIG. 4, the trench groove 11 may be filled with an epi layer 12 (may be a buried epi layer 12).
As described above, the off-wafer 10 is used to form a trench structure in which the trench groove 11 is extended in the off direction, and the epi layer 12 is formed thereon. Therefore, since the facet plane does not occur during the epi growth, the side surface of the trench groove 11 having the stripe structure extending along the line L1 in FIG. 1 can be used as the lower ground of the channel layer. In other words, by selecting the <11-20> direction as the off direction, a facet surface can be prevented from being generated on the (1-100) surface with high mobility, and the channel layer of the FET is formed. Is preferable.
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.

図５（ａ），（ｂ）および図６を用いて第２の実施形態を説明していく。本実施形態は第１の実施形態に比べＳｉＣ基板のオフ方向およびトレンチ溝の延設方向が異なっている。詳しくは以下のとおりである。 The second embodiment will be described with reference to FIGS. 5A, 5B, and 6. FIG. This embodiment differs from the first embodiment in the off direction of the SiC substrate and the extending direction of the trench grooves. Details are as follows.

図５（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）２０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用いている。また、ストライプ構造のトレンチ溝２１は、＜１−１００＞方向に延びている。 As shown in FIGS. 5A and 5B, an SiC substrate (SiC wafer) 20 having an off angle on the {0001} plane and an off direction of <1-100> is used. The trench groove 21 having a stripe structure extends in the <1-100> direction.

このように、＜１−１００＞オフＳｉＣウエハ２０の上面において、＜１−１００＞方向に延びるストライプ構造のトレンチ溝２１を設け、図６に示すように、その上にＳｉＣエピ層２２を形成している。 As described above, the trench groove 21 having the stripe structure extending in the <1-100> direction is provided on the upper surface of the <1-100> off SiC wafer 20, and the SiC epi layer 22 is formed thereon as shown in FIG. is doing.

これにより、トレンチ溝２１内にエピタキシャル成長したときにトレンチ溝２１の側壁面である（１１−２０）面にファセット面が発生しない。よって、（１１−２０）面をチャネル層にすることができる。換言すれば、＜１−１００＞方向をオフ方向に選択することにより、移動度の高い（１１−２０）面にファセットが発生しないようにすることができ、ＦＥＴのチャネル層を形成する上で好ましいものとなる。 Thereby, when epitaxially growing in the trench groove 21, a facet surface is not generated on the (11-20) plane which is the side wall surface of the trench groove 21. Therefore, the (11-20) plane can be a channel layer. In other words, by selecting the <1-100> direction as the off direction, facets can be prevented from being generated on the (11-20) plane with high mobility, and in forming the channel layer of the FET. This is preferable.

なお、図６に代わり、図７に示すように、トレンチ溝２１をエピ層２２で埋め込んでもよい（埋込エピ層２２としてもよい）。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。 Instead of FIG. 6, as shown in FIG. 7, the trench groove 21 may be buried with an epi layer 22 (may be a buried epi layer 22).
(Third embodiment)
Next, the third embodiment will be described with a focus on differences from the first embodiment.

図８（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）３０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝３１として、（１−１００）面を側壁面としたものを用いている。詳しくは、図８（ａ）においてはトレンチ溝３１の平面形状は正六角形である。そして、図９に示すように、トレンチ溝３１内を含めたＳｉＣ基板３０上にＳｉＣエピ層３２を形成している。 As shown in FIGS. 8A and 8B, an SiC substrate (SiC wafer) 30 having an off angle on the {0001} plane and an off direction of <11-20> is used. Further, the trench groove 31 having a (1-100) plane as a side wall surface is used. Specifically, in FIG. 8A, the planar shape of the trench groove 31 is a regular hexagon. Then, as shown in FIG. 9, a SiC epi layer 32 is formed on the SiC substrate 30 including the inside of the trench groove 31.

よって、トレンチ溝３１内にエピ層３２を形成したときに（１−１００）面にファセット面が発生しない。これにより、（１−１００）面をチャネル層にすることができる。また、ストライプ構造のトレンチ溝とした場合における終端での（１−１００）面にもファセット面が発生しない。これにより、ストライプ構造のトレンチ溝の終端もチャネル層として使用することが可能となる。 Therefore, when the epi layer 32 is formed in the trench groove 31, no facet plane is generated on the (1-100) plane. Thereby, the (1-100) plane can be a channel layer. In addition, no facet is generated on the (1-100) plane at the end in the case of a trench groove having a stripe structure. As a result, the end of the trench groove having the stripe structure can also be used as the channel layer.

第１の変形例を、図１０（ａ），（ｂ）に示す。
図１０（ａ），（ｂ）において、＜１１−２０＞オフＳｉＣウエハ３０に（１−１００）面を側壁としたトレンチ溝３３が形成されており、同トレンチ溝３３の平面形状は正三角形である。そして、このトレンチ溝３３内を含めたＳｉＣ基板３０上にＳｉＣエピ層（図示略）が形成されている。これにより、トレンチ溝３３内にエピ成長したときに（１−１００）面にファセット面が発生せず、（１−１００）面をチャネル層にすることができる。 A first modification is shown in FIGS. 10 (a) and 10 (b).
10A and 10B, a trench groove 33 having a (1-100) plane as a side wall is formed in a <11-20> off SiC wafer 30, and the planar shape of the trench groove 33 is an equilateral triangle. It is. A SiC epi layer (not shown) is formed on the SiC substrate 30 including the inside of the trench 33. Thereby, when epi-growing in the trench 33, a facet plane is not generated on the (1-100) plane, and the (1-100) plane can be used as a channel layer.

第２の変形例を、図１１（ａ），（ｂ）に示す。
図１１（ａ），（ｂ）においては、図１０の基板（３０）と溝（３３）の関係を反転させたものである。つまり、＜１１−２０＞オフＳｉＣウエハ３０に、（１−１００）面で構成されたトレンチ溝３４が形成されており、詳しくは、正三角形の凸部の間においてトレンチ溝３４が位置している。そして、その上に、図１２に示すように、ＳｉＣエピ層３５が形成されている。よって、トレンチ溝３４内にエピ成長したときに（１−１００）面にファセット面が発生せず、（１−１００）面をチャネル層として使用することができる。 A second modification is shown in FIGS. 11 (a) and 11 (b).
11A and 11B, the relationship between the substrate (30) and the groove (33) in FIG. 10 is reversed. That is, the trench groove 34 constituted by the (1-100) plane is formed in the <11-20> off SiC wafer 30, and more specifically, the trench groove 34 is located between the convex portions of the equilateral triangle. Yes. And on that, as shown in FIG. 12, the SiC epi layer 35 is formed. Therefore, when the epitaxial growth is performed in the trench groove 34, no facet plane is generated on the (1-100) plane, and the (1-100) plane can be used as the channel layer.

あるいは、図１３（ａ），（ｂ）に示すように、図８の基板（３０）と溝（３１）の関係を反転させてもよい。つまり、正六角形の凸部の間においてトレンチ溝３６が位置するようにしてもよい。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。 Alternatively, as shown in FIGS. 13A and 13B, the relationship between the substrate (30) and the groove (31) in FIG. 8 may be reversed. That is, the trench groove 36 may be positioned between the regular hexagonal convex portions.
(Fourth embodiment)
Next, the fourth embodiment will be described with a focus on differences from the first embodiment.

図１４（ａ），（ｂ）および図１５を用いて第４の実施形態を説明していく。本実施形態は第３の実施形態（図８）に比べＳｉＣ基板のオフ方向およびトレンチ溝の側壁面の面指数が異なっている。詳しくは以下のとおりである。 The fourth embodiment will be described with reference to FIGS. 14A, 14B, and 15. FIG. This embodiment differs from the third embodiment (FIG. 8) in the surface index of the off-direction of the SiC substrate and the side wall surface of the trench groove. Details are as follows.

図１４（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）４０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用いている。また、トレンチ溝４１として、（１１−２０）面を側壁面としたものを用いている。詳しくは、図１４（ａ）においてはトレンチ溝４１の平面形状は正六角形である。そして、図１５に示すように、トレンチ溝４１内を含めたＳｉＣ基板４０上にＳｉＣエピ層４２が形成される。 As shown in FIGS. 14A and 14B, an SiC substrate (SiC wafer) 40 having an off angle on the {0001} plane and an off direction of <1-100> is used. Further, the trench groove 41 having a (11-20) plane as a side wall surface is used. Specifically, in FIG. 14A, the planar shape of the trench groove 41 is a regular hexagon. Then, as shown in FIG. 15, SiC epilayer 42 is formed on SiC substrate 40 including inside trench groove 41.

このように、＜１−１００＞オフＳｉＣウエハ４０の上面において（１１−２０）面で構成されたトレンチ溝４１が形成され、その上にＳｉＣエピ層４２が形成されている。
よって、トレンチ溝４１内にエピ成長したときに（１１−２０）面にファセット面が発生せず、（１１−２０）面をチャネル層にすることができる。また、ストライプ構造のトレンチ溝とした場合における終端での（１１−２０）面もファセット面が発生せず、終端もチャネル層として使用することが可能となる。 Thus, the trench groove 41 constituted by the (11-20) plane is formed on the upper surface of the <1-100> off-SiC wafer 40, and the SiC epi layer 42 is formed thereon.
Therefore, when the epitaxial growth is performed in the trench 41, no facet plane is generated on the (11-20) plane, and the (11-20) plane can be a channel layer. In addition, the (11-20) plane at the end in the case of a trench groove having a stripe structure does not generate a facet, and the end can also be used as a channel layer.

図１６（ａ），（ｂ）は変形例である。＜１−１００＞オフＳｉＣウエハ４０に（１１−２０）面で構成されたトレンチ溝４３が形成されており、同トレンチ溝４３の平面形状は正三角形である。そして、その上にＳｉＣエピ層（図示略）が形成されている。よって、トレンチ溝４３内にエピ成長したときに（１１−２０）面にファセット面が発生せず、（１１−２０）面をチャネル層にすることができる。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。 FIGS. 16A and 16B are modifications. A trench groove 43 having a (11-20) plane is formed in the <1-100> off SiC wafer 40, and the planar shape of the trench groove 43 is an equilateral triangle. A SiC epi layer (not shown) is formed thereon. Therefore, when the epitaxial growth is performed in the trench 43, no facet plane is generated on the (11-20) plane, and the (11-20) plane can be a channel layer.
(Fifth embodiment)
Next, the fifth embodiment will be described focusing on the differences from the first embodiment.

図１７（ａ），（ｂ）に示すように、ＳｉＣ基板（ＳｉＣウエハ）５０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用いている。また、トレンチ溝５１の平面構造として、各辺全てがＳｉＣ基板５０のオフ方向から８０度以下、望ましくは７５度以下であるトレンチ溝を用いている。詳しくは、トレンチ溝５１は長方形をなし、その長辺とオフ方向でなす角度θ₁（鋭角）と、短辺とオフ方向でなす角度θ₂（鋭角：θ₂＝９０−θ₁）とは、共に８０度以下、望ましくは７５度以下となっている。 As shown in FIGS. 17A and 17B, an SiC substrate (SiC wafer) 50 having an off angle on the {0001} plane and an off direction of <11-20> is used. Further, as the planar structure of the trench groove 51, a trench groove whose all sides are 80 degrees or less, preferably 75 degrees or less from the off direction of the SiC substrate 50 is used. Specifically, the trench 51 has a rectangular shape, and an angle θ ₁ (acute angle) formed between the long side and the off direction and an angle θ ₂ formed between the short side and the off direction (acute angle: θ ₂ = 90−θ ₁ ) Both are 80 degrees or less, preferably 75 degrees or less.

このように、オフウエハ５０の上面において各辺全てがオフ方向から８０度以下、望ましくは７５度以下であるトレンチ溝５１が形成され、その上に、図１８に示すように、ＳｉＣエピ層５２が形成されている。 As described above, the trench groove 51 whose all sides are 80 degrees or less, preferably 75 degrees or less from the off direction on the upper surface of the off-wafer 50 is formed. On the trench groove 51, as shown in FIG. Is formed.

よって、トレンチ溝５１内にエピ成長したときにオフ方向にファセット面が発生するが、これはオフ方向とトレンチ溝との角度に依存しており、オフ方向に対し側壁面が７５度以下であるトレンチ溝５１ではファセット面が発生しない。 Therefore, a facet surface is generated in the off direction when epitaxially growing in the trench groove 51. This depends on the angle between the off direction and the trench groove, and the side wall surface is 75 degrees or less with respect to the off direction. In the trench 51, no facet is generated.

図１９には、トレンチ溝の辺とオフ方向とでなすθ（前述のθ₁またはθ₂）に対するファセット面の発生確率の測定結果を示す。図１９において、θが９０度ではファセット面の発生確率が１００％であるが、θが７５度以下ではファセット面の発生確率はゼロである。 FIG. 19 shows the measurement results of the facet plane occurrence probability with respect to θ (θ ₁ or θ ₂ described above) formed between the sides of the trench groove and the off direction. In FIG. 19, when θ is 90 degrees, the probability of facet generation is 100%, but when θ is 75 degrees or less, the probability of facet generation is zero.

この図１９から、トレンチ溝５１の平面構造として各辺全てがＳｉＣ基板５０のオフ方向から８０度以下、特に、７５度以下とするとよいことが分かる。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。 From FIG. 19, it can be seen that as the planar structure of the trench groove 51, all sides should be 80 degrees or less, particularly 75 degrees or less from the off direction of the SiC substrate 50.
(Sixth embodiment)
Next, the sixth embodiment will be described with a focus on differences from the first embodiment.

図２０（ａ），（ｂ）に示すように、ＳｉＣ基板７０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１１−２０＞としたものを用い、また、トレンチ溝７１として、側壁面が（１１−２０）面になり、かつ、全ての（１１−２０）面がＳｉＣ基板７０のオフ方向とは垂直ではないものを用いている。トレンチ溝７１に関して、詳しくは、溝の延設方向において対向する溝側壁が互いに接近する箇所と互いに離間する箇所が交互に繰り返されている。 As shown in FIGS. 20A and 20B, a SiC substrate 70 having an off angle on the {0001} plane and an off direction of <11-20> is used, and as the trench groove 71, The side wall surface is a (11-20) plane, and all (11-20) planes are not perpendicular to the off direction of the SiC substrate 70. In detail, with respect to the trench groove 71, a portion where the groove sidewalls facing each other in the extending direction of the groove are close to each other and a portion where they are separated from each other are alternately repeated.

このように、＜１１−２０＞オフ基板７０を用いた場合の溝パターンとして、溝側壁の面が（１１−２０）面で形成され、しかも、オフ方向に垂直な（１−１００）面を使用していない構造となっている。この溝構造にＳｉＣ層（図示略）をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（１１−２０）面がチャネル層になるため、チャネル移動度が高い特性が得られる。 As described above, as a groove pattern when the <11-20> off-substrate 70 is used, the surface of the groove side wall is formed of the (11-20) plane, and the (1-100) plane perpendicular to the off direction is formed. The structure is not used. When a SiC layer (not shown) is epitaxially grown in this groove structure, a facet plane is not formed. Further, when the groove sidewall is applied to a device using the channel layer, the (11-20) plane of the groove sidewall becomes the channel layer, so that characteristics with high channel mobility can be obtained.

また、側壁面が直線的に延びるストライプ構造のトレンチ溝（例えば図１（ａ））に比較して、チャネル幅を長くでき、より多くの電流を流すことが可能となる。
変形例として、図２１に示すトレンチ溝の構成としてもよい。つまり、図２１のトレンチ溝７２は図２０（ａ）と同様に側壁面が（１１−２０）面のトレンチ溝であるが、溝の延設方向において溝幅は一定である。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。 In addition, the channel width can be made longer and more current can flow than a trench groove having a stripe structure in which the side wall surface extends linearly (for example, FIG. 1A).
As a modification, the trench groove shown in FIG. 21 may be configured. That is, the trench groove 72 of FIG. 21 is a trench groove having a side wall surface of (11-20) as in FIG. 20A, but the groove width is constant in the groove extending direction.
(Seventh embodiment)
Next, the seventh embodiment will be described with a focus on differences from the first embodiment.

図２２（ａ），（ｂ）を用いて第７の実施形態を説明していく。本実施形態は第６の実施形態に比べＳｉＣ基板のオフ方向およびトレンチ溝の側壁面の面指数が異なっている。詳しくは以下のとおりである。 The seventh embodiment will be described with reference to FIGS. 22 (a) and 22 (b). This embodiment differs from the sixth embodiment in the surface index of the off direction of the SiC substrate and the side wall surface of the trench groove. Details are as follows.

図２２（ａ），（ｂ）に示すように、ＳｉＣ基板８０として、｛０００１｝面にオフ角を設けるとともにオフ方向を＜１−１００＞としたものを用い、また、トレンチ溝８１として、側壁面が（１−１００）面になり、かつ、全ての（１−１００）面がＳｉＣ基板８０のオフ方向とは垂直ではないものを用いている。トレンチ溝８１に関して、詳しくは、溝の延設方向において対向する溝側壁が互いに接近する箇所と互いに離間する箇所が交互に繰り返されている。 As shown in FIGS. 22A and 22B, a SiC substrate 80 having an off angle on the {0001} plane and an off direction of <1-100> is used. The side wall surface is a (1-100) plane, and all (1-100) planes are not perpendicular to the off direction of the SiC substrate 80. In detail, with respect to the trench groove 81, a portion where the groove sidewalls facing each other in the groove extending direction are close to each other and a portion where they are separated from each other are alternately repeated.

このように、＜１−１００＞オフ基板８０を用いた場合の溝パターンとして、溝側壁の面が（１−１００）面で形成され、しかも、オフ方向に垂直な（１１−２０）面を使用していない構造となっている。この溝構造にＳｉＣ層（図示略）をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（１−１００）面がチャネル層になるため、チャネル移動度が高い特性が得られる。 Thus, as a groove pattern when the <1-100> off-substrate 80 is used, the surface of the groove sidewall is formed as a (1-100) plane, and the (11-20) plane perpendicular to the off direction is formed. The structure is not used. When a SiC layer (not shown) is epitaxially grown in this groove structure, a facet plane is not formed. Further, when the groove sidewall is applied to a device using the channel layer, the (1-100) plane of the groove sidewall becomes the channel layer, so that the characteristics with high channel mobility can be obtained.

また、側壁面が直線的に延びるストライプ構造のトレンチ溝（例えば図１（ａ））に比較して、チャネル幅を長くできるため、より多くの電流を流すことが可能となる。
変形例として、図２３に示すトレンチ溝の構成としてもよい。図２３のトレンチ溝８２は図２２（ａ）と同様に側壁面が（１−１００）面のトレンチ溝であるが、溝の延設方向において溝幅は一定である。
（第８の実施の形態）
次に、第８の実施の形態を、第１の実施の形態との相違点を中心に説明する。 In addition, since the channel width can be increased compared to a trench groove having a stripe structure in which the side wall surface extends linearly (for example, FIG. 1A), more current can flow.
As a modification, the trench groove shown in FIG. 23 may be configured. The trench groove 82 in FIG. 23 is a trench groove having a (1-100) side wall surface as in FIG. 22A, but the groove width is constant in the extending direction of the groove.
(Eighth embodiment)
Next, an eighth embodiment will be described focusing on differences from the first embodiment.

本実施形態ではこれまでの実施の形態とは異なり、オフ角を設けないＳｉＣ基板を用いている。
図２４（ａ），（ｂ）に示すように、ＳｉＣ基板９０として、｛１１−２０｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝９１として、断面形状において側壁面が（０００１）面から１度以上傾いたものを用いている。 Unlike the previous embodiments, this embodiment uses a SiC substrate that does not provide an off-angle.
As shown in FIGS. 24A and 24B, a hexagonal SiC substrate having a {11-20} plane as a main surface is used as the SiC substrate 90, and a sidewall surface is used as the trench groove 91 in the cross-sectional shape. A film tilted at least 1 degree from the (0001) plane is used.

つまり、（１１−２０）面基板９０を用意し、この基板９０の上面にトレンチ溝９１を形成する。この際、トレンチ溝９１の側壁を、（０００１）面から１度以上傾くように形成する。この溝構造に、図２５に示すように、ＳｉＣ層９２をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（０００１）面がチャネル層になるため、チャネル移動度が高い特性が得られる。
（第９の実施の形態）
次に、第９の実施の形態を、第１の実施の形態との相違点を中心に説明する。 That is, a (11-20) plane substrate 90 is prepared, and a trench groove 91 is formed on the upper surface of the substrate 90. At this time, the side wall of the trench groove 91 is formed so as to be inclined at least 1 degree from the (0001) plane. When the SiC layer 92 is epitaxially grown in this groove structure as shown in FIG. 25, the facet plane is not formed. In addition, when the groove sidewall is applied to a device using a channel layer, the (0001) plane of the groove sidewall serves as a channel layer, so that high channel mobility can be obtained.
(Ninth embodiment)
Next, a ninth embodiment will be described focusing on differences from the first embodiment.

図２６（ａ），（ｂ）および図２７を用いて第９の実施形態を説明していく。本実施形態は第８の実施形態に比べＳｉＣ基板の主表面の面指数が異なっている。詳しくは以下のとおりである。 The ninth embodiment will be described with reference to FIGS. 26A, 26B, and 27. FIG. In this embodiment, the surface index of the main surface of the SiC substrate is different from that in the eighth embodiment. Details are as follows.

図２６（ａ），（ｂ）に示すように、ＳｉＣ基板１００として、｛１−１００｝面を主表面とする六方晶ＳｉＣ基板を用い、また、トレンチ溝１０１として、断面形状において側壁面が（０００１）面から１度以上傾いたものを用いている。 As shown in FIGS. 26A and 26B, a hexagonal SiC substrate having a {1-100} plane as a main surface is used as the SiC substrate 100, and the trench groove 101 has a side wall surface in a cross-sectional shape. A film tilted at least 1 degree from the (0001) plane is used.

このように、（１−１００）面基板１００を用意し、この基板１００の表面に溝１０１を形成する。この際、この溝１０１の側壁を、（０００１）面から１度以上傾くように形成する。この溝構造に、図２７に示すように、ＳｉＣ層１０２をエピ成長すると、ファセット面が形成されない。また、溝側壁をチャネル層に用いるデバイスに適用する際、溝側壁の（０００１）面がチャネル層になるため、チャネル移動度が高い特性が得られる。 Thus, the (1-100) plane substrate 100 is prepared, and the groove 101 is formed on the surface of the substrate 100. At this time, the side wall of the groove 101 is formed so as to be inclined at least 1 degree from the (0001) plane. When the SiC layer 102 is epitaxially grown in this groove structure as shown in FIG. 27, the facet plane is not formed. In addition, when the groove sidewall is applied to a device using a channel layer, the (0001) plane of the groove sidewall serves as a channel layer, so that high channel mobility can be obtained.

（ａ）は第１の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 1st Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第１の実施の形態における半導体装置の縦断面図。1 is a longitudinal sectional view of a semiconductor device according to a first embodiment. トレンチＪＦＥＴの縦断面図。The longitudinal cross-sectional view of trench JFET. 第１の実施の形態における半導体装置の縦断面図。1 is a longitudinal sectional view of a semiconductor device according to a first embodiment. （ａ）は第２の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 2nd Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第２の実施の形態における半導体装置の縦断面図。The longitudinal cross-sectional view of the semiconductor device in 2nd Embodiment. 第２の実施の形態における半導体装置の縦断面図。The longitudinal cross-sectional view of the semiconductor device in 2nd Embodiment. （ａ）は第３の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 3rd Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第３の実施の形態における半導体装置の縦断面図。The longitudinal cross-sectional view of the semiconductor device in 3rd Embodiment. （ａ）は第１の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating a 1st modification, (b) is a longitudinal cross-sectional view in an AA line. （ａ）は第２の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating a 2nd modification, (b) is a longitudinal cross-sectional view in an AA line. 第２の変形例における半導体装置の縦断面図。The longitudinal cross-sectional view of the semiconductor device in a 2nd modification. （ａ）はその他の変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating another modification, (b) is a longitudinal cross-sectional view in an AA line. （ａ）は第４の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 4th Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第４の実施の形態における半導体装置の縦断面図。The longitudinal cross-sectional view of the semiconductor device in 4th Embodiment. （ａ）は変形例を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating a modification, (b) is a longitudinal cross-sectional view in the AA line. （ａ）は第５の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 5th Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第５の実施の形態における半導体装置の縦断面図。FIG. 10 is a longitudinal sectional view of a semiconductor device according to a fifth embodiment. ファセット面の発生確率を示す図。The figure which shows the generation probability of a facet surface. （ａ）は第６の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 6th Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 変形例を説明するための平面図。The top view for demonstrating a modification. （ａ）は第７の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 7th Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 変形例を説明するための平面図。The top view for demonstrating a modification. （ａ）は第８の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 8th Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第８の実施の形態における半導体装置の縦断面図。FIG. 16 is a longitudinal sectional view of a semiconductor device according to an eighth embodiment. （ａ）は第９の実施の形態を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating 9th Embodiment, (b) is a longitudinal cross-sectional view in the AA line. 第９の実施の形態における半導体装置の縦断面図。FIG. 20 is a longitudinal sectional view of a semiconductor device according to a ninth embodiment. 従来技術を説明するための縦断面図。The longitudinal cross-sectional view for demonstrating a prior art. （ａ）は従来技術を説明するための平面図、（ｂ）はＡ−Ａ線での縦断面図。(A) is a top view for demonstrating a prior art, (b) is a longitudinal cross-sectional view in the AA line.

Explanation of symbols

１０…ＳｉＣ基板、１１…トレンチ溝、１２…ＳｉＣエピ層、２０…ＳｉＣ基板、２１…トレンチ溝、２２…ＳｉＣエピ層、３０…ＳｉＣ基板、３１…トレンチ溝、３２…ＳｉＣエピ層、３３…トレンチ溝、３４…トレンチ溝、３５…ＳｉＣエピ層、３６…トレンチ溝、４０…ＳｉＣ基板、４１…トレンチ溝、４２…ＳｉＣエピ層、４３…トレンチ溝、５０…ＳｉＣ基板、５１…トレンチ溝、５２…ＳｉＣエピ層、７０…ＳｉＣ基板、７１…トレンチ溝、７２…トレンチ溝、８０…ＳｉＣ基板、８１…トレンチ溝、８２…トレンチ溝、９０…ＳｉＣ基板、９１…トレンチ溝、９２…ＳｉＣエピ層、１００…ＳｉＣ基板、１０１…トレンチ溝、１０２…ＳｉＣエピ層。 DESCRIPTION OF SYMBOLS 10 ... SiC substrate, 11 ... Trench groove, 12 ... SiC epi layer, 20 ... SiC substrate, 21 ... Trench groove, 22 ... SiC epi layer, 30 ... SiC substrate, 31 ... Trench groove, 32 ... SiC epi layer, 33 ... Trench groove, 34 ... trench groove, 35 ... SiC epi layer, 36 ... trench groove, 40 ... SiC substrate, 41 ... trench groove, 42 ... SiC epi layer, 43 ... trench groove, 50 ... SiC substrate, 51 ... trench groove, 52 ... SiC epilayer, 70 ... SiC substrate, 71 ... trench groove, 72 ... trench groove, 80 ... SiC substrate, 81 ... trench groove, 82 ... trench groove, 90 ... SiC substrate, 91 ... trench groove, 92 ... SiC epi Layer, 100 ... SiC substrate, 101 ... trench, 102 ... SiC epilayer.

Claims

A silicon carbide semiconductor device in which a trench groove is formed in an SiC substrate, and an SiC epilayer used as a channel layer is formed on the inner wall surface of the trench groove,
As the SiC substrate, a hexagonal SiC substrate having a {11-20} plane as a main surface is used, and as a trench groove, the side wall surface in the cross-sectional shape is outward from the { 0001} plane toward the {11-20} plane. A silicon carbide semiconductor device characterized by using a device tilted at least 1 degree.

A silicon carbide semiconductor device in which a trench groove is formed in an SiC substrate, and an SiC epilayer used as a channel layer is formed on the inner wall surface of the trench groove,
As the SiC substrate, a hexagonal SiC substrate having a {1-100} plane as a main surface is used, and as a trench groove, the side wall surface is outward from the { 0001} plane toward the {1-100} plane in the cross-sectional shape. A silicon carbide semiconductor device characterized by using a device tilted at least 1 degree.