JP4959139B2

JP4959139B2 - 半導体装置

Info

Publication number: JP4959139B2
Application number: JP2005019026A
Authority: JP
Inventors: 昌士由良; 将弘岩村
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2005-01-27
Filing date: 2005-01-27
Publication date: 2012-06-20
Anticipated expiration: 2025-01-27
Also published as: JP2006210539A

Description

本発明は誘電体分離半導体装置に係り、特に、信頼性の高い誘電体分離半導体装置に関する。

ＳＯＩ（Silicon-On-Insulator）ウエハ等を用いた誘電体分離半導体装置では、底面および側面を分離絶縁膜で囲まれた島状の素子領域が複数存在し、各々の素子領域部の間には素子を有さない半導体領域（非素子領域部）が存在している。

このような誘電体分離半導体装置では、特に、各素子領域部を分離する絶縁膜の信頼性が重要である。分離絶縁膜が欠損（ピンホール等）していたり、薄かったりして、抵抗的あるいは容量的に結合されてしまうと、動作している素子領域部から発せられるノイズが、非素子領域部に乗り、間接的にあるいは直接的に他の素子領域部に悪影響を及ぼし、半導体装置が誤動作して最悪の場合、それを組んだシステムが破壊に至る危険性がある。

分離絶縁膜の信頼性を向上させるには、プロセスのクリーン度の向上や絶縁膜厚の増加などが必要となる。プロセスのクリーン度向上は設備投資の増加，管理体制の強化が必要となり、製品の価格向上につながる。また、絶縁膜厚の増加は新たなプロセス開発が必要となり、開発には時間と費用を要する。

そのため半導体チップ完成段階における分離絶縁膜のチェックが重要であり、素子領域部に形成された電極と非素子領域部に形成された電極との間の電気特性のチェックにより十分な絶縁性を確認することが必要となる。このようにすると半導体チップを実装する際に、非素子領域部の電極の電位を何らかの電位に固定する必要が生ずる。非素子領域部の電極の電位を固定する具体的手段としては、例えばワイヤボンディングによって素子領域部の大地電位（ＧＮＤ）などの適当な電位に接続する方法がある。非素子領域は半導体装置の機能を分担していないため、仮にこのワイヤの接続が不良であっても機能試験等で発見し選別することは困難である。このように、非素子領域部の電位が製品完成段階にて確実に電位固定なされたかどうかのチェックは、半導体装置の電気特性チェックでは確認することができないため、独立のチェック項目を実施する必要がある。

例えば、特開２００４−２４１５７１号公報には、素子領域部と非素子領域部とに電極を設けた構造が開示されている。しかし、非素子領域部の電位を固定する工夫をしないとＩＣが誤動作するおそれがある。また、非素子領域部の電位を固定するために、非素子領域部のＩＣ上パッドをワイヤボンディングなどによってＧＮＤ等のある固定電位となる電極に接続したとしても、製品完成段階にてその接続ワイヤに不具合がないかチェックすることは難しい。

特開２００４−３４９４２０号公報には、フッ酸系のエッチング液により形成された
ＳＯＩ層のエッチピットを観察することにより、ＳＯＩ層の欠陥評価を行う方法が開示されている。また、特開２００３−３４７５２８号公報には、フォトリソグラフィによって一部のＳＯＩ層をエッチング除去し、ＳＯＩ層を挟む上下の各半導体層に電極を形成（スパッタリング）したサンプルを作製し、電極間に電圧を印加してＳＯＩ層の耐圧を評価する方法が開示されている。しかし、いずれの技術も製品完成段階での評価ではない。ロット抜き取り検査となり、全数検査は不可能である。

特開２００４−２４１５７１号公報特開２００４−３４９４２０号公報特開２００３−３４７５２８号公報

ＳＯＩ構造等の誘電体分離型半導体基板を用いた場合において、分離絶縁膜の信頼性を確認するには、素子領域部と非素子領域部とに独立に電極を設け、その間の絶縁性を電気的に確認する。しかし、その後非素子領域部の電位が確実に固定されていないと、ノイズの影響による誤動作，破壊の危険性が高くなる。

上記課題を解決するため、本発明の代表的な半導体装置の一は、半導体基板内部に設けられ、半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するＳＯＩウエハと、前記半導体基板内部で前記素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第１電極と、前記半導体基板内部で前記非素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第２電極と、前記第１電極と前記第２電極との間に互いに逆並列に接続された第１ダイオード及び第２ダイオードと、を備え、前記半導体基板の完成段階において、前記第１電極と前記第２電極との間を、前記第１ダイオード及び第２ダイオードの両方に流れる電流が微小な絶縁状態となる範囲内の電圧を印加して、前記分離絶縁膜の絶縁性を評価したことを特徴とする。

本発明によれば、非素子領域部の電位が確実に固定されていることを確認できるため、高信頼性を有する誘電体分離半導体装置を提供することができる。

以下、本発明を実施例毎に説明する。

本発明の実施例１の回路構成図を図１に示す。半導体基板を構成するＳＯＩウエハ１０は、酸化膜(ＳｉＯ₂) 等で形成された分離絶縁膜３を有する。分離絶縁膜３は、半導体領域を複数に分割して、それぞれの半導体領域間を電気的に絶縁するように機能する。この分割された半導体領域は、抵抗や容量，ＭＯＳＦＥＴやＩＧＢＴ等の半導体素子が形成される素子領域部１と、これらの素子を形成しない非素子領域部２とに分けられる。

また、半導体基板上には、素子領域部１に形成されている素子領域部の電極４１と、非素子領域部２に形成されている非素子領域部の電極４２が設けられている。素子領域部の電極４１は、実装基材上の電極５にワイヤボンディング等の接続配線６１により電気的に接続されている。また、非素子領域部の電極４２もまた、実装基材上の電極５にワイヤボンディング等の接続配線６２により電気的に接続されている。

半導体基板上には、ダイオード７及び８が設けられている。これらのダイオード７及び８は、素子領域部の電極４１に接続されているＡ点と非素子領域部の電極４２に接続されているＢ点との間において、ダイオード７及び８が並列に、また、ダイオード７及び８がそれぞれ逆極性になるように電気的に接続されている。

逆並列ダイオード７，８を構成するＡ−Ｂ間の電気特性（Ｉ_ab−Ｖ_ab）を図２に示す。ダイオードは、電圧を正方向に印加した場合に電流を流し、負方向に印加した場合には電流を流さないという性質を有する。また、正方向の印加電圧が０Ｖ〜０.７Ｖ程度である場合には電流が流れない。このため、Ａ点に対してＢ点の電位を高くした場合には、ダイオード７にのみ電流は流れ、ダイオード８には電流は流れない。一方、Ａ点に対してＢ点の電位を低くした場合には、ダイオード８にのみ電流は流れ、ダイオード７には電流は流れない。

したがって、Ａ−Ｂ間の電気特性（Ｉ_ab−Ｖ_ab）は、図２に示すように、正負で点対称のグラフとなる。また、電圧が−０.７Ｖ〜＋０.７Ｖの間では電流は微小で極めて絶縁状態に近く、電圧が−０.７Ｖ以下または０.７Ｖ以上の場合には、電圧の絶対値が上昇するにつれて電流の絶対値は急激に大きくなる。

このようなダイオード７，８で構成される逆並列ダイオードの電気特性を利用することにより、分離絶縁膜３が絶縁性を確保しているか否かの絶縁状態を評価することができる。すなわち、−０.７Ｖ〜＋０.７Ｖの間では、Ａ−Ｂ間の逆並列ダイオードには電流は流れない。このため、分離絶縁膜３の絶縁性が確保されていれば、その間では絶縁状態に相当する。一方、分離絶縁膜３の絶縁性が十分に確保できていない場合には、分離絶縁膜３を通じて電流が流れる。したがって、−０.７Ｖ〜＋０.７Ｖの範囲の電圧を印加することにより、分離絶縁膜３の絶縁状態を評価することができる。

仮に、ワイヤボンディング等の非素子領域部の接続配線６２に不具合があり、非素子領域部の電極４２の電位を固定できない場合でも、Ａ−Ｂ間の逆並列ダイオードの存在により、非素子領域部の電極４２の電位は、素子領域部の電極４１の電位に対して±０.７Ｖの電圧範囲内に制限されるため、ノイズの悪影響をも抑制することができる。

本発明の実施例２の回路構成図を図３に示す。本実施例の説明において、実施例１と同じ部分の説明は省略する。

実施例２において、実施例１と異なる部分は、逆並列ダイオードを構成するダイオード７１及び８１をそれぞれ複数個直列に接続した点である。すなわち、ｎ２個のダイオード７１を同方向に直列接続し、ダイオード７１とは逆極性となるように、ｎ１個のダイオード８１を同方向に直列接続している。

この接続状態における逆並列ダイオードのＡ−Ｂ間の電気特性（Ｉ_ab−Ｖ_ab）を図４に示す。Ａ点に対してＢ点の電位を高くした場合には、ダイオード７１にのみ電流は流れ、ダイオード８１には電流は流れない。一方、Ａ点に対してＢ点の電位を低くした場合には、ダイオード８１にのみ電流は流れ、ダイオード７１には電流は流れない。

したがって、Ａ−Ｂ間の電気特性は、図４に示すように、ダイオードの直列段数に応じて、−０.７Ｖ×ｎ２〜＋０.７Ｖ×ｎ１の電圧範囲にてほぼ絶縁状態となるため、その電圧範囲において分離絶縁膜３の絶縁状態の評価を行うことができる。

特に、半導体素子の性質によっては、例えば半導体チップが大きい場合、素子領域部の電極４１あるいは非素子領域部の電極４２から遠い位置の分離絶縁膜には、電圧降下により電極４１と電極４２との間に印加した電圧よりも低い電圧しか印加できないことが懸念され、−０.７Ｖ〜＋０.７Ｖの範囲で分離絶縁膜３の絶縁状態を十分に評価できない場合が考えられる。このような場合には、本実施例がより効果的である。

本発明の実施例３の回路構成図を図５に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。

実施例３では、Ａ−Ｂ間に２個のダイオード７２及び８２を逆方向に直列接続した点が、他の実施例とは異なる点である。

２個のツェナーダイオード７２及び８２を逆方向に直列接続した場合におけるＡ−Ｂ間の電気特性（Ｉ_ab−Ｖ_ab）を図６に示す。ダイオード７２の耐圧をＶｄ７２、ダイオード８２の耐圧をＶｄ８２とすると、素子領域部の電極４１の電位は、非素子領域部の電極
４２の電位に対して−Ｖｄ８２から＋Ｖｄ７２の電圧範囲において絶縁状態となる。

本実施例は、実施例２の場合と同様に、−０.７〜＋０.７の範囲で分離絶縁膜３の絶縁状態を十分に評価できない半導体素子を用いた場合に、特に効果的である。

本実施例の構成の場合には、ダイオード７２及び８２として、ツェナーダイオードを用いるのがより望ましい。ツェナーダイオードはｐｎ接合ダイオードに比べて耐圧が低いため、仮にワイヤボンディング等の非素子領域部の接続配線６２に不具合があり、非素子領域部の電極４２の電位を固定できない場合でも、Ａ−Ｂ間の逆直列ダイオードの存在により、非素子領域部の電極４２の電位に対する素子領域部の電極４１の電位は、ダイオード７２及び８２としてｐｎ接合ダイオードを用いた場合に比べて、−Ｖｄ８２から＋Ｖｄ72の狭い電圧範囲内に制限されるため、ノイズの悪影響を抑制することができる。

本発明の実施例２の回路構成図を図７に示す。本実施例の説明において、実施例３と同じ部分の説明は省略する。

実施例４において、実施例３と異なる部分は、逆直列ダイオードを構成するダイオード７３及び８３をそれぞれ複数個直列に接続した点である。すなわち、ｎ２個のダイオード７３を同方向に直列接続し、ダイオード７３とは逆極性となるように、ｎ１個のダイオード８３を同方向に直列接続している。

この接続状態における逆並列ダイオードのＡ−Ｂ間の電気特性（Ｉ_ab−Ｖ_ab）を図４に示す。Ａ点に対してＢ点の電位を高くした場合には、ダイオード７３にのみ電流は流れ、ダイオード８３には電流は流れない。一方、Ａ点に対してＢ点の電位を低くした場合には、ダイオード８３にのみ電流は流れ、ダイオード７３には電流は流れない。

したがって、Ａ−Ｂ間の電気特性は、図８に示すように、ダイオードの直列段数に応じて、−Ｖｄ８２×ｎ２〜＋Ｖｄ７２×ｎ１の電圧範囲にてほぼ絶縁状態となるため、その電圧範囲において分離絶縁膜３の絶縁状態の評価を行うことができる。

特に、半導体素子の性質によっては、例えば半導体チップが大きい場合、素子領域部の電極４１あるいは非素子領域部の電極４２から遠い位置の分離絶縁膜には、電圧降下により電極４１と電極４２との間に印加した電圧よりも低い電圧しか印加できないことが懸念され、−Ｖｄ８２〜＋Ｖｄ７２の範囲で分離絶縁膜３の絶縁状態を十分に評価できない場合が考えられる。このような場合には、本実施例がより効果的である。

本発明の実施例５の回路構成図を図９に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。

本実施例は、他の実施例におけるダイオードに代えて、Ａ−Ｂ間に抵抗９を接続した構成となっている。

本実施例では、分離絶縁膜３に欠陥がない場合には、検査電圧を印加したときにＡ−Ｂ間に挿入された抵抗９の抵抗値を確認することができる。一方、分離絶縁膜３に欠陥が存在する場合には、検査電圧を印加したときに抵抗９の抵抗値よりも低い抵抗値が現れ、不良品を選別することが可能となる。

非素子領域部の電極４２の接続配線６２（ワイヤ）に、万一不具合が生じた場合でも、非素子領域部２には電流が流れないためＡ−Ｂ間の抵抗９における電圧降下はなく、Ａ−Ｂ間の抵抗９により、非素子領域部の電極４２の電位は素子領域部の電極４１の電位に固定される。

本発明の実施例６の回路構成図を図１０に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。

他の実施例においては、半導体基板上にＡ−Ｂ間に挿入される回路を配置しているが、この回路の挿入位置は半導体基板の内部のみに限られるものではない。

本実施例は、実施例１におけるダイオード７及び８を半導体基板上に設けるのではなく、半導体基板の外部で接続したものである。例えば、半導体基板を実装するリードフレームやインターポーザ等の実装基材上に挿入することができる。特に、インターポーザを利用する場合には、マルチチップモジュール（ＭＣＭ）構成となる。また、本半導体装置を実装するマザーボード上に挿入することもできる。

本発明の実施例７の回路構成図を図１１に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。

本実施例では、非素子領域部２に接続される電極として、電極４２及び電極４３の２電極を設けた誘電体分離半導体基板を用いる。非素子領域部２の電極４２は、ワイヤボンディング等で素子領域部１の電極４１と同一電位の実装基材上の電極５１（パッド）に接続されている。一方、非素子領域部２の電極４３は、チェック用端子となる実装基材上の電極５３（パッド）にワイヤボンディング等で接続されている。

本実施例では、実装基板上の電極５１と、チェック用端子となる実装基板上の電極５３との間の電気的チェックが行われる。これにより、ワイヤ等の接続配線６２の接続が確実になされていれば短絡状態が示され、接続配線６２に不具合があればオープン状態または何らかの抵抗値が示されるため、接続配線６２の電気的チェックを確実に行うことが可能となる。非素子領域部２の電位は、ワイヤ等の接続配線６２によって確実に素子領域部１の電位に固定され、不具合品が市場に流出することはなくなる。他の実施例と組み合わせた構成とすればさらに信頼性を向上させることができる。

本発明の実施例８の回路構成図を図１２に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。

本実施例は、実施例３において、素子領域部の電極４１に接続される接続配線６１（ワイヤ）の本数を複数ｎ３本にしている。これによって素子領域部の電極４１側の寄生インダクタンスを低減することができ、実施例３の場合と比較して、ノイズマージンの低下を補うことができる。他の実施例と組み合わせた構成とすればさらに信頼性を向上させることができる。

本発明の実施例９の回路構成図を図１３に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。

本実施例は、他の実施例におけるＡ−Ｂ間には特にダイオードや抵抗を接続することなく、非素子領域部の電極４２に接続される接続配線６２（ワイヤ）の本数を複数ｎ４本にしている。これによって接続配線６２が完全断線する不良率は、１本の場合と比べて（１／ｎ４）乗に抑制することが可能となり、大幅に減少する。他の実施例と組み合わせた構成とすればさらに信頼性を向上させることができる。

実施例１の回路構成図。実施例１のＡ−Ｂ間の電気特性。実施例２の回路構成図。実施例２のＡ−Ｂ間の電気特性。実施例３の回路構成図。実施例３のＡ−Ｂ間の電気特性。実施例４の回路構成図。実施例４のＡ−Ｂ間の電気特性。実施例５の回路構成図。実施例６の回路構成図。実施例７の回路構成図。実施例８の回路構成図。実施例９の回路構成図。

符号の説明

１…素子領域部、２…非素子領域部、３…分離絶縁膜、５…実装基材上の電極、７,８…ダイオード、９…抵抗、４１…素子領域部の電極、４２…非素子領域部の電極、５１…素子領域部の電極と接続される実装基材上の電極、５２…非素子領域部の電極と接続される実装基材上の電極、５３…接続確認用端子の実装基材上の電極、６１…素子領域部の接続配線、６２…非素子領域部の接続配線。

Claims

半導体基板内部に設けられ、半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するＳＯＩウエハと、
前記半導体基板内部で前記素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第１電極と、
前記半導体基板内部で前記非素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第２電極と、
前記第１電極と前記第２電極との間に互いに逆並列に接続された第１ダイオード及び第２ダイオードと、を備え、
前記半導体基板の完成段階において、前記第１電極と前記第２電極との間を、前記第１ダイオード及び第２ダイオードの両方に流れる電流が微小な絶縁状態となる範囲内の電圧を印加して、前記分離絶縁膜の絶縁性を評価したことを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記半導体装置は、直列接続された複数の前記第１ダイオードと、直列接続された複数の前記第２ダイオードとを備えたことを特徴とする半導体装置。
半導体基板内部に設けられ、半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するＳＯＩウエハと、
前記半導体基板内部で前記素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第１電極と、
前記半導体基板内部で前記非素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第２電極と、
前記第１電極と前記第２電極との間に互いに逆直列に接続された第１のツェナーダイオードと、第２のツェナーダイオードと、を備え、
前記半導体基板の完成段階において、前記第１電極と前記第２電極との間を、前記第１のツェナーダイオード及び第２のツェナーダイオードの両方に流れる電流が微小な絶縁状態となる範囲内の電圧を印加して、前記分離絶縁膜の絶縁性を評価したことを特徴とする半導体装置。
請求項３記載の半導体装置において、
前記半導体装置は、直列接続された複数の前記第１のツェナーダイオードと、直列接続された複数の前記第２のツェナーダイオードとを備えたことを特徴とする半導体装置。
半導体基板内部に設けられ、半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するＳＯＩウエハと、
前記半導体基板内部で前記素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第１電極と、
前記半導体基板内部で前記非素子領域に接続され、前記半導体基板外部の接続配線によって前記半導体基板外の外部電極に接続される第２電極と、
前記第１電極と前記第２電極との間に電気的に接続された抵抗と、を有し、
前記半導体基板の完成段階において、前記第１電極と前記第２電極との間に検査電圧を印加して、前記抵抗の抵抗値を確認することで、前記分離絶縁膜の絶縁性を評価することを特徴とする半導体装置。
請求項１、２のいずれか一に記載の半導体装置において、
前記第１ダイオード及び前記第２ダイオードは、半導体基板の外部に設けられていることを特徴とする半導体装置。
請求項５に記載の半導体装置において、
前記抵抗は、半導体基板の外部に設けられていることを特徴とする半導体装置。
請求項１乃至７のいずれか一に記載の半導体装置において、
前記非素子領域に接続される第３電極を有していることを特徴とする半導体装置。
請求項８記載の半導体装置において、
前記第１電極及び前記第２電極は、第１外部電極と電気的に接続され、
前記第３電極は、第２外部電極と電気的に接続されていることを特徴とする半導体装置。
請求項１乃至９のいずれか一に記載の半導体装置において、
前記半導体装置は、前記接続配線の本数が複数であることを特徴とする半導体装置。