[go: up one dir, main page]

JP4961617B2 - 配線基板とその製造方法及び半導体装置 - Google Patents

配線基板とその製造方法及び半導体装置 Download PDF

Info

Publication number
JP4961617B2
JP4961617B2 JP2007257504A JP2007257504A JP4961617B2 JP 4961617 B2 JP4961617 B2 JP 4961617B2 JP 2007257504 A JP2007257504 A JP 2007257504A JP 2007257504 A JP2007257504 A JP 2007257504A JP 4961617 B2 JP4961617 B2 JP 4961617B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
diffusion layer
impurity diffusion
conductivity type
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007257504A
Other languages
English (en)
Other versions
JP2009088336A (ja
JP2009088336A5 (ja
Inventor
啓 村山
伸二 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007257504A priority Critical patent/JP4961617B2/ja
Priority to US12/241,238 priority patent/US8026576B2/en
Priority to EP08165654.8A priority patent/EP2045840B1/en
Priority to TW97137687A priority patent/TWI470755B/zh
Publication of JP2009088336A publication Critical patent/JP2009088336A/ja
Publication of JP2009088336A5 publication Critical patent/JP2009088336A5/ja
Application granted granted Critical
Publication of JP4961617B2 publication Critical patent/JP4961617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板を貫通すると共に、半導体基板と絶縁された貫通電極と、貫通電極の一方の端部と接続されると共に、電子部品と電気的に接続される配線と、を備えた配線基板とその製造方法及び半導体装置に関する。
従来、半導体チップとマザーボード等の実装基板とを電気的に接続する再配線基板（インターポーザ）として、図１に示すような配線基板２００が用いられていた。
図１は、従来の配線基板の断面図である。
図１を参照するに、従来の配線基板２００は、基材である半導体基板２０６と、絶縁膜２０７と、貫通電極２０８と、配線２１１、２１２とを有する。
ここで、半導体基板２０６は、貫通孔２１５を有する板状のシリコン基板である。具体的に、半導体基板２０６としては、Ｎ型シリコン基板、或いはＰ型シリコン基板が用いられる。絶縁膜２０７は、半導体基板２０６の上面２０６Ａ及び下面２０６Ｂと、貫通孔２１５に露出された部分の半導体基板２０６の面とを含む半導体基板２０６の略全面を覆うように設けられている。
貫通電極２０８は、配線２１１と配線２１２とを電気的に接続するための電極であり、絶縁膜２０７が形成された貫通孔２１５を充填するように設けられている。この貫通電極２０８の材料としては、例えば、Ｃｕが使用される。配線２１１は、貫通電極２０８の上端部から半導体基板２０６の上面２０６Ａに形成された絶縁膜２０７上に亘って設けられている。配線２１１は、電子部品２０１（例えば、半導体チップ）と電気的に接続される配線である。
配線２１２は、貫通電極２０８の下端部から半導体基板２０６の下面２０６Ｂに形成された絶縁膜２０７の下面に亘って設けられている。配線２１２は、実装基板２０２（例えば、マザーボード）のパッド２０３と電気的に接続される配線である（例えば、特許文献１参照）。
特開２００７−４２７４１号公報
上記構成とされた配線基板２００では、半導体基板２０６がシリコン等の半導体材料からなる場合、半導体基板２０６内にＰ型やＮ型の不純物拡散層を形成することにより、半導体基板２０６内にダイオードやトランジスタなどの素子を容易に形成できる。また、半導体基板２０６内に形成した不純物拡散層と電子部品２０１との間を電気的に接続することにより、半導体基板２０６内に形成された素子によって、電子部品２０１を保護することや電子部品２０１の特性を調整することが可能になる。
ここで、配線基板２００は、半導体基板２０６に貫通孔２１５及び貫通電極２０８が形成されている点において、一般的な半導体デバイスとは異なる。このため、従来の配線基板２００では、貫通孔２１５及び貫通電極２０８に起因して、半導体基板２０６内に形成された素子の特性が劣化する、具体的にはリーク電流が大きくなってしまうという問題があった。
具体的には、例えば、半導体基板２０６の不純物濃度が低い場合（例えば、１．０Ｅ１７ions／cm3未満の場合）、絶縁膜２０７が形成された貫通孔２１５の側面を構成する部分の半導体基板２０６（以下、「側壁」という）とその近傍に位置する部分の半導体基板２０６（以下、「側壁部分」という）に反転層が形成され易くなる。このため、半導体基板２０６と貫通電極２０８との間の電位差によって貫通電極２０８を囲む側壁部分に反転層が誘導形成された場合、この反転層が不純物拡散層と連結され、不純物拡散層と半導体基板２０６との間の等価的な接合面積を大きくするように作用し、素子のリーク電流を大きくしてしまうことがあった。
また、貫通孔２１５は、一般にＲＩＥなどのドライエッチング処理により形成される。ドライエッチングで貫通孔２１５を形成した場合、貫通孔２１５を囲む側壁部分に格子構造が破壊された層（プラズマダメージ層、或いはエッチングダメージ層等と呼ばれる層）が形成されることが知られている。また、ドライエッチング処理で貫通孔２１５を形成した場合、貫通孔２１５を囲む側壁にフロロカーボン等の副生成物が付着することも知られている。これらダメージ層及び副生成物は、ドライエッチング処理後に当然除去される。しかし、その除去が不十分な場合、その後形成される貫通孔２１５内の絶縁膜２０７の絶縁性が他の部分よりも低下してしまう。すると、貫通電極２０８からのＣｕの拡散侵入や外部からの汚染物質（例えば、Ｆｅ、Ｎａ、Ｋ等）の侵入等の要因が更に重なった場合、Ｃｕの拡散及び外部からの汚染物質（例えば、Ｆｅ、Ｎａ、Ｋ等）が侵入した部分の絶縁膜２０７において電流の漏洩を生じ、素子のリーク電流を大きくしてしまうこともあった。
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体基板内に形成される素子の特性の劣化を抑制することのできる配線基板とその製造方法及び半導体装置を提供することを目的とする。
本発明の一観点によれば、絶縁膜で覆われた貫通孔を有する半導体基板と、前記貫通孔内に形成された貫通電極と、前記貫通電極の一方の端部と接続されると共に、電子部品と電気的に接続される第１の配線と、前記貫通電極の他方の端部と接続されると共に、実装基板と電気的に接続される第２の配線と、を備えた配線基板において、前記半導体基板とは異なる導電型に形成された第１の導電型不純物拡散層と、前記第１の導電型不純物拡散層を構成要素として含み、前記第１の配線および前記第２の配線と電気的に接続される素子と、前記貫通孔を囲む第１のガードリングとを前記半導体基板の内部に設け、前記半導体基板内に、前記第１の導電型不純物拡散層、前記素子、前記貫通電極、及び前記第１のガードリングを囲む平面視額縁状の第２のガードリングを設け、前記第２のガードリングは、前記半導体基板の側面に沿うように配置されていることを特徴とする配線基板が提供される。
本発明によれば、半導体基板１７の不純物濃度が、通電した際に貫通電極と半導体基板１７との間で生じる電位差によって半導体基板内に反転層が形成されてしまう程度に低い場合、第１のガードリングを半導体基板と同じ導電型で形成する。この場合、貫通電極の側面を囲むように設けられた第１のガードリングにより、反転層の形成が防止されると共に、貫通電極の周囲に形成された反転層と第１の導電型不純物拡散層との間が電気的に連結されることが防止される。これにより、リーク電流の増加が抑制されるため、半導体基板の内部に形成される素子の特性の劣化を抑制できる。
一方、半導体基板１７の不純物濃度が、通電した際に貫通電極と半導体基板１７との間で生じる電位差によって半導体基板内に反転層が形成されない程度に高い場合、第１のガードリングは半導体基板と異なる導電型で形成する。この場合、貫通電極の側面を囲むように設けられた第１のガードリングが半導体基板との間にＰＮ接合を形成すると共に、貫通電極を囲む部分の半導体基板に空乏層が形成され易くなる。これにより、リーク電流の増加が抑制されるため、半導体基板１７の内部に形成される素子の特性の劣化を抑制することができる。
また、前記配線が設けられた側の前記半導体基板に、前記素子、前記貫通電極、及び前記第１のガードリングを囲む第２のガードリングを設けることにより、第２のガードリングが、配線基板の切断面から侵入してくる汚染物質をゲッタリングするように作用するため、リーク電流の増加が抑制されるので、半導体基板内に形成される素子の特性の劣化を抑制できる。
本発明の他の観点によれば、複数の配線基板領域を有する半導体基板を準備する工程と、前記半導体基板に、前記半導体基板と異なる導電型の第１の不純物拡散層を形成する工程と、前記半導体基板に、前記第１の不純物拡散層と同じ導電型の不純物を拡散注入して、貫通孔が設けられる領域を囲むように設けられた第１のガードリングを形成する第１のガードリング形成工程と、前記半導体基板に、前記第１の不純物拡散層と同じ導電型の不純物を拡散注入して、前記第１の不純物拡散層に囲まれる第１の導電型不純物拡散層を形成する第１の導電型不純物拡散層形成工程と、前記半導体基板に、前記第１の不純物拡散層と同じ導電型の不純物を拡散注入して、前記配線基板領域の上面側の側面に沿うように第２のガードリングを形成する第２のガードリング形成工程と、前記半導体基板に、前記第１のガードリングによって囲まれるように貫通孔を形成する工程と、前記半導体基板の全面と、前記貫通孔に露出された面とを覆うように絶縁膜を形成する工程と、前記絶縁膜で被覆された前記貫通孔に貫通電極を形成する工程と、前記絶縁膜に、前記第１の導電型不純物拡散層の一部が露出するように、かつ、前記第１の導電型不純物拡散層と対向する前記半導体基板の一部が露出するように、開口部を形成する工程と、前記半導体基板に、前記貫通電極の一方の端部と接続される第１の配線を形成する工程と、前記半導体基板に、前記貫通電極の他方の端部と接続される第２の配線を形成する工程とを有し、前記第１のガードリング形成工程と、前記第１の導電型不純物拡散層形成工程と、前記第２のガードリング形成工程とを同時に行うことを特徴とする配線基板の製造方法が提供される。
本発明によれば、第１のガードリングと、第１の導電型不純物拡散層と、第２のガードリングとを同時に形成することにより、配線基板の製造工程を増加させることなく、第１及び第２のガードリングを形成できる。
本発明によれば、半導体基板の内部に形成される素子の特性の劣化を抑制することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る配線基板の断面図である。
図２を参照するに、第１の実施の形態の配線基板１０は、半導体基板１７と、絶縁膜１８と、素子であるツェナーダイオード１９と、貫通電極２１、２２と、第１のガードリング２４、２５と、第１の配線である配線２６、２７と、第２の配線である２８、２９とを有する。
半導体基板１７は、シリコン等の半導体材料による略方形平板状の基板であり、所定位置に形成された貫通孔３２、３３を有する。半導体基板１７、半導体基板１７の内部に形成される不純物拡散層、及びガードリングの形成条件等については後述する。
絶縁膜１８は、後述する第１の導電型不純物拡散層３５の上面を露出する開口部１８Ａと、第１の導電型不純物拡散層３５の下方に配置された半導体基板１７の下面１７Ｂの一部を露出する開口部１８Ｂとを有する。絶縁膜１８は、半導体基板１７の上面１７Ａ及び下面１７Ｂ（但し、開口部１８Ａ、１８Ｂの形成領域は除く）と、貫通孔３２、３３の側面を構成する部分の半導体基板１７の面とを覆うように設けられている。絶縁膜１８としては、例えば、膜厚２μｍ程度の酸化膜（具体的には、熱酸化膜）を用いることができる。
ツェナーダイオード１９は、第１の導電型不純物拡散層３５と、第１の不純物拡散層である不純物拡散層３６と、第１の導電型不純物拡散層３５の下方に配置された半導体基板１７の一部を構成要素として、半導体基板１７内に形成されている。第１の導電型不純物拡散層３５は、例えば、貫通孔３２、３３から離れた半導体基板１７の所定位置に、半導体基板１７の上面１７Ａから所定の深さまで半導体基板１７と異なる導電型の不純物を拡散注入することで形成する。
不純物拡散層３６は、例えば、第１の導電型不純物拡散層３５の外周に沿って第１の導電型不純物拡散層３５を囲むように、半導体基板１７の上面１７Ａから所定の深さまで不純物を拡散注入することで形成する。第１の導電型不純物拡散層３５の上面は、開口部１８Ａにおいて配線２７の一部と接合されている。また、第１の導電型不純物拡散層３５の下方に配置された部分の半導体基板１７の下面１７Ｂは、開口部１８Ｂにおいて配線２８の一部と接合されている。
上記構成とされたツェナーダイオード１９は、電子部品１１（例えば、半導体チップ）に対して並列接続されている。
貫通電極２１は、絶縁膜１８で覆われた貫通孔３２内を充填している。貫通電極２１の上端部は、配線基板１７の上面１７Ａ側で絶縁膜１８と略面一となり、貫通電極２１の下端部は、配線基板１７の下面１７Ｂ側で絶縁膜１８と略面一となるように構成されている。貫通電極２１は、その上端部が配線２６の一部と接合され、下端部が配線２８の一部と接合されている。これにより、貫通電極２１は、配線２６と配線２８とを電気的に接続している。
貫通電極２２は、絶縁膜１８で覆われた貫通孔３３内を充填している。貫通電極２２の上端部は、配線基板１７の上面１７Ａ側で絶縁膜１８と略面一となり、その下端部が下面１７Ｂ側で絶縁膜１８と略面一となるように構成されている。貫通電極２２は、その上端部が配線２７の一部と接合され、下端部が配線２９の一部と接合されている。これにより、貫通電極２２は、配線２７と配線２９とを電気的に接続している。貫通電極２１、２２は、例えば、貫通孔３２と３３内にめっき法により析出成長させたＣｕを充填することで形成する。
第１のガードリング２４は、絶縁膜１８より内側の半導体基板１７の内部において貫通孔３２を囲むように、半導体基板１７の上面１７Ａから所定の深さまで不純物を拡散注入することで形成されている。
第１のガードリング２５は、絶縁膜１８より内側の半導体基板１７の内部において貫通孔３３を囲むように、半導体基板１７の上面１７Ａから所定の深さまで不純物を拡散注入することで形成されている。
配線２６は、貫通電極２１の上端から半導体基板１７の上面１７Ａ側の絶縁膜１８上に亘るように設けられている。絶縁膜１８上に配置された部分の配線２６は、少なくとも電子部品１１の端子の一つと接合可能な位置と、その接合位置と貫通電極２１の上端を結ぶ位置まで延在するように形成されている。これにより、配線２６は、貫通電極２１と電子部品１１の端子の一つを電気的に接続するための導体として機能する。
配線２７は、貫通電極２２の上端から開口部１８Ａの形成位置を含む半導体基板１７の上面１７Ａ側の絶縁膜１８上に亘るように設けられている。開口部１８Ａの形成位置に対応する部分の配線２７は、開口部１８Ａ内を充填すると共に第１の導電型不純物拡散層３５の上面と接合するように配置されている。絶縁膜１８上に配置された部分の配線２７は、少なくとも電子部品１１の別の端子の一つと接合可能な位置と、その接合可能位置と貫通電極２２の上端を結ぶ位置、およびその接合可能位置と開口部１８Ａとを結ぶ位置まで延在するように形成されている。これにより、配線２７は、貫通電極２２と第１の導電型不純物拡散層３５と電子部品１１の端子を電気的に接続するための導体として機能する。
配線２８は、貫通電極２１の下端から開口部１８Ｂの形成位置を含む下面１７Ｂ側の絶縁膜１８の下面に亘るように設けられている。開口部１８Ｂの形成位置に対応する部分の配線２８は、開口部１８Ｂ内を充填すると共に、半導体基板１７の下面１７Ｂと接合するように配置されている。絶縁膜１８の下面に配置された部分の配線２８は、少なくとも実装基板１２のパッド１３と接合可能な位置と、その接合可能位置と貫通電極２１の下端を結ぶ位置、およびその接合可能位置と開口部１８Ｂを結ぶ位置まで延在するように形成されている。これにより、配線２８は、貫通電極２１と半導体基板１７と実装基板１２のパッド１３を電気的に接続するための導体として機能する。
配線２９は、貫通電極２２の下端から半導体基板１７の下面１７Ｂ側の絶縁膜１８の下面に亘るように設けられている。絶縁膜１８の下面に配置された部分の配線２９は、少なくとも実装基板１２のパッド１４と接合可能な位置と、その接合位置と貫通電極２２の下端を結ぶ位置まで延在するように形成されている。これにより、配線２９は、貫通電極２２と電子部品１１の端子の一つを電気的に接続するための導体として機能する。
上記説明した配線２６〜２９は、Ｃｕ等の複数の導電性金属を積層した複合導体膜によって形成される。具体的には、配線２６〜２９を構成する複合導体膜としては、例えば、絶縁膜１８等の表面（絶縁膜１８の表面、開口部１８Ａ内の第１の導電型不純物拡散層３５の表面、および開口部１８Ｂ内の半導体基板１７の表面）に堆積されたＴｉ膜と、そのＴｉ膜の表面に堆積されたＣｕ膜と、Ｃｕ膜の表面を覆うＮｉ膜と、Ｎｉ膜の表面（Ｃｕ膜の表面）を覆う表面保護用のＡｕ膜とが積層されたＴｉ−Ｃｕ−Ｎｉ−Ａｕ積層膜を用いることができる。
図３は、電子部品が接続される配線の構成を説明するための図である。
図３を参照して、配線２７を例に挙げてＴｉ−Ｃｕ−Ｎｉ−Ａｕ積層膜の形成方法について説明する。
図３に示すように、絶縁膜１８の表面、貫通電極２２の上端、および開口部１８Ａ内の第１の導電型不純物拡散層３５の表面を含む配線２７の形成位置に、先ず、下地としてのＴｉ膜２７ａ（例えば、０．１μｍ程度の厚さ）をスパッタ法により堆積させる。次いで、スパッタ法により、Ｔｉ膜２７ａの表面にＣｕ膜２７ｂ（例えば、０．５μｍ程度の厚さ）を堆積させ、更にめっき法によりＣｕ膜２７ｂ上にＣｕ膜２７ｃ（例えば、５．０μｍ程度の厚さ）を厚く堆積させる。続いて、めっき法により、Ｃｕ膜２７ｃの表面にＮｉ膜２７ｄ（例えば、３．０μｍ程度の厚さ）を堆積させる。そして最後に、めっき法により、Ｎｉ膜２７ｄの表面に表面保護用のＡｕ膜２７ｅ（例えば、０．０５μｍ程度の厚さ）を堆積させることで、配線２７を形成する。配線２６、２８、２９についても、上記方法と同様な手法により形成する。
上記構成とされた配線基板１０において、半導体基板１７としてＰ型シリコン基板を用いた場合、第１の導電型不純物拡散層３５及び不純物拡散層３６は、半導体基板１７にＮ型不純物をドーパントすることで形成する。逆に、半導体基板１７としてＮ型シリコン基板を用いた場合、第１の導電型不純物拡散層３５及び不純物拡散層３６は、半導体基板１７にＰ型不純物をドーパントすることで形成する。この際、不純物拡散層３６は、第１の導電型不純物拡散層３５よりも低い不純物濃度にて形成する。これにより、第１の導電型不純物拡散層３５の角付近での局所的な降伏現象が発生することを防止できる。
具体的には、半導体基板１７がＰ型である場合、半導体基板１７としては、例えば、Ｐ型不純物濃度が１．０Ｅ１８〜１．０Ｅ２０ions／cm3となるようにＢ（ボロン）をドーパントしたシリコン基板を用いる。この場合、第１の導電型不純物拡散層３５は、Ｎ型不純物濃度が１．０Ｅ１８〜１．０Ｅ２０ions／cm3となるように、Ｐ（リン）、またはＡｓ（ヒ素）、或いはＳｂ（アンチモン）を半導体基板１７の上面１７Ａから深さ約２μｍ程度までドーパントすることにより形成する。また、不純物拡散層３６は、Ｎ型不純物濃度が１．０Ｅ１７〜１．０Ｅ１９ions／cm3となるように、Ｐ（リン）、またはＡｓ（ヒ素）、或いはＳｂ（アンチモン）を半導体基板１７の上面１７Ａから深さ約２μｍ程度までドーパントすることにより形成する。
逆に、半導体基板１７がＮ型である場合、半導体基板１７としては、例えば、Ｎ型不純物濃度が１．０Ｅ１８〜１．０Ｅ２０ions／cm3となるようにＰ（リン）、またはＡｓ（ヒ素）、或いはＳｂ（アンチモン）がドーパントされたシリコン基板を用いる。この場合、第１の導電型不純物拡散層３５は、Ｐ型不純物濃度が１．０Ｅ１８〜１．０Ｅ２０ions／cm3となるように、Ｂ（ボロン）を半導体基板１７の上面１７Ａから深さ約２μｍ程度までドーパントすることにより形成する。また、不純物拡散層３６は、Ｐ型不純物濃度が１．０Ｅ１７〜１．０Ｅ１９ions／cm3となるように、Ｂ（ボロン）を半導体基板１７の上面１７Ａから深さ約２μｍ程度までドーパントすることにより形成する。
半導体基板１７の不純物濃度と第１の導電型不純物拡散層３５の不純物濃度の具体的な数値は、半導体基板１７内に形成される素子がツェナーダイオードである場合、要求されるツェナー電圧Ｖz とその他の条件（例えば、製造装置の処理条件など）に応じて決定する。
なお、半導体基板１７は、どの領域においても不純物濃度が略一定とされたシリコン基板で無くてもよい。
図４は、半導体基板の不純物濃度分布の一例を模式的に示す断面図である。
例えば、図４に示すように、不純物濃度の高いベース層１７Ｄの上方に不純物濃度の低いエピ層１７Ｅが形成され、さらにエピ層１７Ｅの所定位置に高濃度不純物拡散領域１７Ｆが形成されたＮ型シリコン基板、或いはＰ型シリコン基板を半導体基板１７として用いることも可能である。ここで、ベース層１７Ｄとエピ層１７Ｅと高濃度不純物拡散領域１７Ｆとは同じ導電型であり、ベース層１７Ｄ及び高濃度不純物拡散領域１７Ｆの具体的な不純物濃度は１．０Ｅ１８〜１．０Ｅ２０ions／cm3、エピ層１７Ｅの具体的な不純物濃度は１．０Ｅ１７ions／cm3未満とすることができる。半導体基板１７の導電型としてＮ型を用いた場合には、ベース層１７Ｄ、エピ層１７Ｅ、及び高濃度不純物拡散領域１７Ｆの各部にＰまたはＡｓ、或いはＳｂのいずれかをドーパントする。また、半導体基板１７の導電型としてＰ型を用いた場合には、ベース層１７Ｄ、エピ層１７Ｅ、及び高濃度不純物拡散領域１７Ｆの各部にＢをドーパントする。ベース層１７Ｄの上にエピ層１７Ｅを形成する際には、例えば、エピタキシャル成長法を用いる。また、エピ層１７Ｅ中に高濃度不純物拡散領域１７Ｆを形成する際には、例えば、イオン打ち込み法を用いる。
図４に示すような構造を有する半導体基板１７を使用する場合、第１の導電型不純物拡散層３５は、高濃度不純物拡散領域１７Ｆの略真上に形成する。高濃度不純物拡散領域１７Ｆと第１の導電型不純物拡散層３５との接合面において、高濃度不純物拡散領域１７Ｆの面積が第１の導電型不純物拡散層３５の面積と略等しいか、或いはそれよりも小さい場合、不純物拡散層３６を形成しないこともある。
ガードリング２４、２５は、半導体基板１７の不純物濃度、具体的には、貫通電極２２の周囲や配線２７の真下の部分の不純物濃度によって形成条件が異なる。なお、不純物濃度が問題となる貫通電極２２の周囲及び配線２７の真下に対応する部分の半導体基板１７とは、図２に示す不純物濃度が略均一な半導体基板１７の場合は半導体基板１７そのものであり、図４に示す不純物濃度が均一でない半導体基板１７の場合はエピ層１７Ｅのことである。
貫通電極２２の周囲及び配線２７の真下に対応する部分の半導体基板１７の不純物濃度が低く、通電した際に半導体基板１７と貫通電極２２との間に生じる電位差によって半導体基板１７の貫通電極２２の周囲や配線２７の真下の部分に反転層が誘導形成され得るような場合（目安としては、不純物濃度が１．０Ｅ１７ions／cm3よりも低い場合）、第１のガードリング２４、２５は、半導体基板１７と同じ導電型で、半導体基板１７よりも高い不純物濃度となるように形成する。
このように形成された第１のガードリング２４、２５は、配線２７と対向する半導体基板１７の表層を介して、第１の導電型不純物拡散層３５と貫通電極２２の周囲の側壁部分に形成された反転層との間が連結されることを防止する。この第１のガードリング２４、２５の作用により、第１の導電型不純物拡散層３５と半導体基板１７との間の等価的な接合面積の増加が防止され、リーク電流の増加が防止される。なお、第１の導電型不純物拡散層３５と半導体基板１７との間の等価的な接合面積とは、より正確には、配線２７と電気的に接続された状態となる第１の導電型不純物拡散層３５及び反転層を含むＮ（Ｐ）型領域と、配線２８と電気的な接続状態となる半導体基板１７のＰ（Ｎ）型領域のＰＮ接合面積のことである。
具体的に、半導体基板１７がＢ（ボロン）のドーパントによるＰ型で、そのＰ型不純物濃度が１．０Ｅ１７ions／cm3以下である場合、第１のガードリング２４、２５は、同じＢ（ボロン）のドーパントによりＰ型不純物濃度が１．０Ｅ１８〜１．０Ｅ２０ions／cm3となるように形成する。半導体基板１７がＰ（リン）、またはＡｓ（ヒ素）、或いはＳｂ（アンチモン）のドーパントによるＮ型で、そのＮ型不純物濃度が１．０Ｅ１７ions／cm3以下である場合、第１のガードリング２４、２５は、同じ不純物のドーパントによりＮ型不純物濃度が１．０Ｅ１８〜１．０Ｅ２０ions／cm3となるように形成する。第１のガードリング２４、２５の深さは、第１の導電型不純物拡散層３５及び不純物拡散層３６と略等しい。具体的には、第１のガードリング２４、２５の深さは、例えば、２μｍとすることができる。
一方、貫通電極２２の周囲及び配線２７の真下に対応する部分の半導体基板１７の不純物濃度が高く、通電した際に半導体基板１７と貫通電極２２の間に生じる電位差程度では貫通電極２２の周囲及び配線２７の真下に対応する部分の半導体基板１７に反転層が誘導形成されない場合（目安としては、不純物濃度が１．０Ｅ１８ions／cm3よりも高い場合）、第１のガードリング２４、２５は、半導体基板１７と異なる導電型で形成する。
このように形成された第１のガードリング２４、２５は半導体基板１７との間にＰＮ接合を形成する。これに付随して第１のガードリング２４、２５は、その周囲の半導体基板１７における空乏層の形成を容易化する。
例えば、通電により貫通電極２２と半導体基板１７との間に電位差が生じると、空乏層の形成が容易化したガードリング２５の周囲及び絶縁膜１８を介して貫通電極２２に対向する半導体基板１７の面（側壁）周辺の半導体基板１７に空乏層が形成される。その際、ＰＮ接合や空乏層が、部分的あるいは全体的に半導体基板１７と絶縁膜１８との間に介在する形となる。
ここで、貫通孔３３内の絶縁膜１８において絶縁性が低下する可能性の最も高い箇所は、エッチング処理時に最も長くプラズマに曝される半導体基板１７の上面１７Ａ付近である。一方、ガードリング２５は、一般的な半導体装置の製造工程から、必然的に半導体基板１７の上面１７Ａ側に形成される。このため、ガードリング２５を設けると、それに起因するＰＮ接合や空乏層によって絶縁膜１８の絶縁性の低下した部分を介した貫通電極２２から半導体基板１７（あるいはその逆）への電流の漏洩が抑制され、素子１９のリーク電流の増加を防止できる。
具体的に、半導体基板１７がＢ（ボロン）のドーパントによるＰ型で、そのＰ型不純物濃度が１．０Ｅ１８ions／cm3以上である場合、第１のガードリング２４、２５は、Ｐ（リン）、またはＡｓ（ヒ素）、或いはＳｂ（アンチモン）のドーパントによりＮ型不純物濃度が１．０Ｅ１７〜１．０Ｅ２０ions／cm3となるように形成する。半導体基板１７がＰ（リン）、またはＡｓ（ヒ素）、或いはＳｂ（アンチモン）のドーパントによるＮ型である場合、第１のガードリング２４、２５はＢ（ボロン）のドーパントによりＰ型不純物濃度が１．０Ｅ１７〜１．０Ｅ２０ions／cm3となるように形成する。第１のガードリング２４、２５の深さは、第１の導電型不純物拡散層３５及び不純物拡散層３６と略等しい。具体的には、第１のガードリング２４、２５の深さは、例えば、２μｍとすることができる。
本実施の形態の配線基板によれば、半導体基板１７の不純物濃度が、通電した際に貫通電極２１，２２と半導体基板１７との間で生じる電位差によって半導体基板１７内に反転層が形成されてしまう程度に低い場合、第１のガードリング２４，２５を半導体基板１７と同じ導電型で形成する。この場合、貫通電極２１，２２の側面を囲むように設けられた第１のガードリング２４，２５により、反転層の形成が防止されると共に、貫通電極２１，２２の周囲に形成された反転層と第１の導電型不純物拡散層３５との間が電気的に連結されることが防止される。これにより、リーク電流の増加が抑制されるため、半導体基板１７の内部に形成される素子の特性の劣化を抑制できる。
一方、半導体基板１７の不純物濃度が、通電した際に貫通電極２１，２２と半導体基板１７との間で生じる電位差によって半導体基板１７内に反転層が形成されない程度に高い場合、第１のガードリング２４，２５は半導体基板１７と異なる導電型で形成する。この場合、貫通電極２１，２２の側面を囲むように設けられた第１のガードリング２４，２５が半導体基板１７との間にＰＮ接合を形成すると共に、貫通電極２１，２２を囲む部分の半導体基板１７に空乏層が形成され易くなる。これにより、リーク電流の増加が抑制されるため、半導体基板１７の内部に形成される素子の特性の劣化を抑制することができる。
なお、本実施の形態では、半導体基板１７に形成する素子として、電子部品１１の保護を行う素子（具体的には、ツェナーダイオード１９）を設けた場合を例に挙げて説明したが、電子部品の保護を行う素子の代わりに、電子部品１１の特性を調整する素子を半導体基板１７に設けてもよい。電子部品１１の特性を調整する素子としては、例えば、電子部品１１の電圧を調整するレギュレーターを用いることができる。
図５〜図１３は、本発明の第１の実施の形態に係る配線基板の製造工程を示す図である。図５〜図１３において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
始めに、図５に示す工程では、配線基板１０が形成される複数の配線基板形成領域Ａと、配線基板形成領域Ａを囲むように配置された切断領域Ｂとを有した半導体基板４１を準備する。切断領域Ｂは、配線基板形成領域Ａに配線基板１０に相当する構造体を形成後に、ダイシングブレードにより切断される領域である。半導体基板４１は、この後の工程で配線基板１０に相当する構造体が形成された後、切断領域Ｂにおいて切断されることにより、複数の半導体基板１７（図２参照）となる。半導体基板４１としては、Ｐ型シリコン基板又はＮ型シリコン基板が用いられる。ここでは、半導体基板４１として、単結晶シリコンにＮ型不純物濃度が１．０Ｅ１８ions／cm3となるようにＡｓをドーパントしたＮ型シリコン基板（厚さ２００μｍ）を使用する場合を例に挙げて以下の説明をする。
次いで、図６に示す工程では、半導体基板４１の上面４１Ａ側から半導体基板４１とは異なった導電型の不純物を半導体基板４１にドーパントすることで不純物拡散層３６を形成する。具体的には、半導体基板４１がＮ型シリコン基板である場合、半導体基板４１の上面４１Ａ側からＰ型不純物濃度が１．０Ｅ１７ions／cm3程度となるようにＢをドーパントすることにより、半導体基板４１に不純物拡散層３６を形成する。この時、不純物拡散層３６の深さは、例えば、２μｍとすることができる。
次いで、図７に示す工程では、半導体基板４１の上面４１Ａ側から不純物拡散層３６と同じ導電型の不純物をドーパントすることにより、不純物拡散層３６よりも不純物濃度の高い第１の導電型不純物拡散層３５と第１のガードリング２４、２５とを同時に形成する。これにより、第１の導電型不純物拡散層３５と、不純物拡散層３６と、第１の導電型不純物拡散層３５及び不純物拡散層３６の下方に配置された部分の半導体基板４１とにより構成されたツェナーダイオード１９が形成される。
具体的には、不純物拡散層３６がＰ型不純物濃度を１．０Ｅ１７ions／cm3程度とするように形成されている場合、第１の導電型不純物拡散層３５及び第１のガードリング２４、２５は、半導体基板４１の上面４１Ａ側からＰ型不純物濃度が１．０Ｅ１８ions／cm3程度となるようにＢをドーパントすることにより同時に形成する。このとき、第１の導電型不純物拡散層３５及び第１のガードリング２４、２５の具体的な深さは、例えば、２μｍとすることができる。
次いで、図８に示す工程では、平面視リング状の第１のガードリング２４に囲まれた部分の半導体基板４１に、半導体基板４１を貫通する貫通孔３２を形成する。また、平面視リング状の第１のガードリング２５に囲まれた部分の半導体基板４１にも、半導体基板４１を貫通する貫通孔３３を形成する。貫通孔３２、３３は、具体的には、ＲＩＥなどのドライエッチングにより同時に形成される。
次いで、図９に示す工程では、半導体基板４１の両面４１Ａ，４１Ｂ、及び貫通孔３２，３３に露出された部分の半導体基板４１の面を含む半導体基板４１の全面を覆うように絶縁膜１８を形成する。絶縁膜１８は、例えば、図８に示す半導体基板４１に熱酸化の処理を施すことによって形成する。なお、絶縁膜１８には、他の手段によって形成される酸化膜や窒化膜等を用いてもよい。
次いで、図１０に示す工程では、絶縁膜１８で被覆された半導体基板４１の貫通孔３２、３３内に貫通電極２１、２２を形成する。貫通電極２１、２２は、例えぱ、めっき法により形成する。めっき法を用いる場合、貫通電極２１、２２を構成する金属材料としては、例えば、Ｃｕを用いる。
次いで、図１１に示す工程では、半導体基板４１の上面４１Ａ側に形成された部分の絶縁膜１８に、第１の導電型不純物拡散層３５の一部を露出する開口部１８Ａを形成し、半導体基板４１の下面４１Ｂ側に形成された部分の絶縁膜１８に、半導体基板４１の下面４１Ｂの一部を露出する開口部１８Ｂを形成する。
次いで、図１２に示す工程では、半導体基板４１の上面４１Ａ側に形成された部分の絶縁膜１８上に配線２６、２７を形成し、半導体基板４１の下面４１Ｂ側に形成された絶縁膜１８の下面に配線２８、２９を形成する。これにより、半導体基板４１の配線基板形成領域Ａに図２に示す配線基板１０に相当する構造体が形成される。配線２６〜２９としては、例えば、具体的には、配線２６〜２９を構成する複合導体膜としては、例えば、絶縁膜１８等の表面（絶縁膜１８の表面、開口部１８Ａ内の第１の導電型不純物拡散層３５の表面、および開口部１８Ｂ内の半導体基板１７の表面）に堆積されたＴｉ膜と、そのＴｉ膜の表面に堆積されたＣｕ膜と、Ｃｕ膜の表面を覆うＮｉ膜と、Ｎｉ膜の表面（Ｃｕ膜の表面）を覆う表面保護用のＡｕ膜とが順次積層されたＴｉ−Ｃｕ−Ｎｉ−Ａｕ積層膜を用いることができる。
次いで、図１３に示す工程では、切断領域Ｂにおいて絶縁膜１８及び半導体基板４１を切断する。これにより、一つの半導体基板４１から複数の配線基板１０が取得される。絶縁膜１８及び半導体基板４１の切断には、例えば、ダイシングブレードを用いる。
本実施の形態の配線基板の製造方法によれば、第１の導電型不純物拡散層３５と第１のガードリング２４、２５とを同時に形成することにより、配線基板１０の製造工程を増加させることなく、第１のガードリング２４、２５を形成することができる。
本実施の形態では、半導体基板４１として、単結晶シリコンにＮ型不純物濃度が１．０Ｅ１８ions／cm3となるようにＡｓをドーパントしたＮ型シリコン基板（例えば、厚さ２００μｍ）を使用した場合を例に挙げて説明したが、半導体基板４１としては、ＰやＳｂをドーパントしたＮ型シリコン基板も使用することができる。
また、半導体基板４１としては、単結晶シリコンにＰ型不純物濃度が１．０Ｅ１８ions／cm3となるようにＢをドーパントしたＰ型シリコン基板を使用することも可能である。ただし、半導体基板４１がＰ型シリコン基板である場合、不純物拡散層３６は、図６に示す工程において、半導体基板４１の上面４１Ａ側からＮ型不純物濃度が１．０Ｅ１７ions／cm3程度となるようにＰまたはＡｓ、或いはＳｂをドーパントすることにより形成する。
第１の導電型不純物拡散層３５及び第１のガードリング２４、２５は、先に説明した図７に示す工程において、半導体基板４１の上面４１Ａ側から、不純物拡散層３６と同じ導電型の不純物を不純物拡散層３６よりも不純物濃度が高くなるようにドーパントすることで同時に形成する。具体的には、不純物拡散層３６のＮ型不純物濃度が１．０Ｅ１７ions／cm3程度の場合、第１の導電型不純物拡散層３５及び第１のガードリング２４、２５は、Ｎ型不純物濃度が１．０Ｅ１８ions／cm3程度となるようにＰまたはＡｓ、或いはＳｂをドーパントすることで同時に形成する。
なお、半導体基板４１としてＮ型シリコン基板を用いた場合、半導体基板４１としてＰ型シリコン基板を用いた場合のどちらの場合でも半導体基板４１の不純物濃度は１．０Ｅ１８ions／cm3より高くてもよい。
また、第１の導電型不純物拡散層３５と第１のガードリング２４、２５の不純物濃度も１．０Ｅ１８ions／cm3より高くてもよく、不純物拡散層３６の不純物濃度は、第１の導電型不純物拡散層３５よりも低ければ、１．０Ｅ１７ions／cm3より高くても構わない。
なお、半導体基板４１としてＮ型シリコン基板を用いた場合、半導体基板４１としてＰ型シリコン基板を用いた場合のどちらの場合でもドーパントする不純物が異なるだけで、先に説明した図５〜図１３に示す工程と同様な手法により、配線基板１０を製造することができる。
（第２の実施の形態）
図１４は、本発明の第２の実施の形態に係る配線基板の断面図である。図１４において、図２に示す構造体と同一構成部分には同一符号を付す。
図１４を参照するに、第２の実施の形態の配線基板５０は、第２のガードリング５１を設けた点を除き、第１の実施の形態の配線基板１０（図２参照）と略同様な構成とされている。
第２のガードリング５１は、半導体基板１７の上面１７Ａ側に、第１の導電型不純物拡散層３５、不純物拡散層３６、貫通電極２１、２２、及び第１のガードリング２４、２５を囲むような平面視額縁状の形状に形成されている。具体的に、第２のガードリング５１は、半導体基板１７の側面１７Ｃに沿って形成されることにより、第１の導電型不純物拡散層３５、不純物拡散層３６、貫通電極２１、２２、及び第１のガードリング２４、２５を囲むように配置されている。
第２のガードリング５１は、半導体基板１７の上面１７Ａ側からＰ型不純物又はＮ型不純物をドーパントすることにより形成する。第２のガードリング５１の導電型及び不純物濃度は、第１のガードリング２５或いは第１の導電型不純物拡散層３５と同時に形成可能なように、第１のガードリング２５または第１の導電型不純物拡散層３５と同じにすることが望ましい。第２のガードリング５１を第１のガードリング２５又は第１の導電型不純物拡散層３５と同時に形成した場合、第２のガードリング５１の深さは、第１のガードリング２５又は第１の導電型不純物拡散層３５の深さと略等しい。具体的には、第１のガードリング２５又は第１の導電型不純物拡散層３５の深さが２μｍの場合、第２のガードリング５１の深さは、２μｍとすることができる。
このような構成とされた第２のガードリング５１を設けることにより、外部から半導体基板１７の側面１７Ｃを介して、半導体基板１７内に浸入してくる汚染物質（例えば、Ｆｅ、Ｎａ、Ｋ、Ｃｕ等）の多くが第２のガードリング５１においてゲッタリングされる。このため、ダイシングプレードで配線基板５０を個片化したときに半導体基板１７の側面１７Ｃを介して半導体基板１７内に汚染物質（例えば、Ｎａ、Ｋ、Ｃｕ等）が侵入したとしても、ツェナーダイオード１９の形成領域への汚染物質の拡散は抑制され、ツェナーダイオード１９の特性の劣化が抑制できる。
本実施の形態の配線基板によれば、外部から半導体基板１７に侵入した汚染物質（例えば、Ｆｅ、Ｎａ、Ｋ、Ｃｕ等）に起因するツェナーダイオード１９の特性の劣化を抑制することができる。
図１５〜図１７は、本発明の第２の実施の形態に係る配線基板の製造工程を示す図である。図１５〜図１７において、本実施の形態の配線基板５０と同一構成部分には同一符号を付す。
始めに、図１５に示す工程では、第１の実施の形態で説明した図７に示す工程と同様な手法により、不純物拡散層３６を備えた半導体基板４１に不純物をドーパントして、第１のガードリング２４、２５と、第１の導電型不純物拡散層３５と、第２のガードリング５１とを同時に形成する。この際、第２のガードリング５１は、半導体基板４１上の配線基板形成領域Ａの境界に沿って、平面視額縁状に形成する。
このように、第１のガードリング２４、２５と、第１の導電型不純物拡散層３５と、第２のガードリング５１とを同時に形成することにより、配線基板５０の製造工程を増加させることなく、第１及び第２のガードリング２４、２５、５１を形成することが可能となるため、配線基板５０の製造コストを低減することができる。
次いで、図１６に示す工程では、第１の実施の形態で説明した図８〜図１２に示す工程と同じ処理を行うことにより、複数の配線基板形成領域Ａに配線基板５０に相当する構造体を形成する。
次いで、図１７に示す工程では、図１６に示す切断領域Ｂにおいて絶縁膜１８及び半導体基板４１を切断することにより、一つの半導体基板４１を複数の配線基板５０に個片化する。絶縁膜１８及び半導体基板４１の切断には、例えば、ダイシングブレードが用いる。
本実施の形態の配線基板の製造方法によれば、半導体基板４１の配線基板形成領域Ａの境界付近に平面視額縁状とされた第２のガードリング５１を形成することにより、半導体基板１７の切断面（側面１７Ｃ）から浸入する汚染物質（例えば、Ｆｅ、Ｎａ、Ｋ、Ｃｕ等）がツェナーダイオード１９の形成領域に到達することを防ぐことが可能となるため、汚染物質に起因するツェナーダイオード１９の特性の劣化を抑制できる。また、第１のガードリング２４、２５と、第１の導電型不純物拡散層３５と、第２のガードリング５１とを同時に形成することにより、配線基板５０の製造工程を増加させることなく、第１及び第２のガードリング２４、２５、５１を形成できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、半導体基板内に電子部品と電気的に接続される素子を備えた、実装基板（マザーボード）と電子部品とを電気的に接続するための再配線基板とその製造方法及び半導体装置に広く適用できる。
従来の配線基板の断面図である。 本発明の第１の実施の形態に係る配線基板の断面図である。 電子部品が接続される配線の構成を説明するための図である。 半導体基板の不純物濃度分布の一例を模式的に示す断面図である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その９）である。 本発明の第２の実施の形態に係る配線基板の断面図である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その３）である。
符号の説明
１０、５０ 配線基板
１１ 電子部品
１２ 実装基板
１３、１４ パッド
１５ 外部接続端子
１７、４１ 半導体基板
１７Ａ、４１Ａ 上面
１７Ｂ、４１Ｂ 下面
１７Ｃ 側面
１７Ｄ ベース層
１７Ｅ エピ層
１７Ｆ 高濃度不純物拡散領域
１８ 絶縁膜
１８Ａ、１８Ｂ 開口部
１９ ツェナーダイオード
２１、２２ 貫通電極
２４、２５ 第１のガードリング
２６〜２９ 配線
２７ａ Ｔｉ膜
２７ｂ，２７ｃ Ｃｕ膜
２７ｄ Ｎｉ膜
２７ｅ Ａｕ膜
３２、３３ 貫通孔
３５ 第１の導電型不純物拡散層
３６ 不純物拡散層
５１ 第２のガードリング
Ａ 配線基板形成領域
Ｂ 切断領域

Claims (8)

  1. 絶縁膜で覆われた貫通孔を有する半導体基板と、前記貫通孔内に形成された貫通電極と、
    前記貫通電極の一方の端部と接続されると共に、電子部品と電気的に接続される第１の配線と、前記貫通電極の他方の端部と接続されると共に、実装基板と電気的に接続される第２の配線と、を備えた配線基板において、
    前記半導体基板とは異なる導電型に形成された第１の導電型不純物拡散層と、前記第１の導電型不純物拡散層を構成要素として含み、前記第１の配線および前記第２の配線と電気的に接続される素子と、前記貫通孔を囲む第１のガードリングとを前記半導体基板の内部に設け、
    前記半導体基板内に、前記第１の導電型不純物拡散層、前記素子、前記貫通電極、及び前記第１のガードリングを囲む平面視額縁状の第２のガードリングを設け、
    前記第２のガードリングは、前記半導体基板の側面に沿うように配置されていることを特徴とする配線基板。
  2. 前記素子は、前記第１の導電型不純物拡散層と、前記第１の導電型不純物拡散層の外周に沿って前記第１の導電型不純物拡散層を囲むように形成されると共に、前記第１の導電型不純物拡散層と同じ導電型で、かつ前記第１の導電型不純物拡散層よりも不純物濃度の低い第１の不純物拡散層と、前記第１の導電型不純物拡散層の下方に位置する部分の前記半導体基板とを有するツェナーダイオードであることを特徴とする請求項１記載の配線基板。
  3. 前記半導体基板は、通電した際に前記貫通電極と前記半導体基板との間で生じる電位差により、前記半導体基板の内部に反転層が形成される不純物濃度の低いシリコン基板であり、
    前記第１のガードリングは、前記半導体基板と同じ導電型で、かつ前記半導体基板よりも不純物濃度の高い第２の不純物拡散層によって構成されていることを特徴とする請求項２に記載の配線基板。
  4. 前記半導体基板は、通電した際に前記貫通電極と前記半導体基板との間で生じる電位差により、前記半導体基板の内部に反転層が形成されることが困難な不純物濃度の高いシリコン基板であり、
    前記第１のガードリングは、前記半導体基板と異なる導電型の第２の不純物拡散層によって構成されていることを特徴とする請求項２に記載の配線基板。
  5. 前記第２の不純物拡散層は、前記第１の導電型不純物拡散層と同じ導電型で、かつ前記第１の導電型不純物拡散層と略同じ不純物濃度であることを特徴とする請求項４に記載の配線基板。
  6. 前記第２のガードリングは、前記第２の不純物拡散層と同じ導電型で、かつ前記第２の不純物拡散層と略同じ不純物濃度である第３の不純物拡散層によって構成されていることを特徴とする請求項１ないし５のうち、いずれか一項記載の配線基板。
  7. 請求項１ないし６のうち、いずれか一項記載の前記配線基板の前記第１の配線に、電子部品が電気的に接続された半導体装置。
  8. 複数の配線基板領域を有する半導体基板を準備する工程と、
    前記半導体基板に、前記半導体基板と異なる導電型の第１の不純物拡散層を形成する工程と、
    前記半導体基板に、前記第１の不純物拡散層と同じ導電型の不純物を拡散注入して、貫通孔が設けられる領域を囲むように設けられた第１のガードリングを形成する第１のガードリング形成工程と、
    前記半導体基板に、前記第１の不純物拡散層と同じ導電型の不純物を拡散注入して、前記第１の不純物拡散層に囲まれる第１の導電型不純物拡散層を形成する第１の導電型不純物拡散層形成工程と、
    前記半導体基板に、前記第１の不純物拡散層と同じ導電型の不純物を拡散注入して、前記配線基板領域の上面側の側面に沿うように第２のガードリングを形成する第２のガードリング形成工程と、
    前記半導体基板に、前記第１のガードリングによって囲まれるように貫通孔を形成する工程と、
    前記半導体基板の全面と、前記貫通孔に露出された面とを覆うように絶縁膜を形成する工程と、
    前記絶縁膜で被覆された前記貫通孔に貫通電極を形成する工程と、
    前記絶縁膜に、前記第１の導電型不純物拡散層の一部が露出するように、かつ、前記第１の導電型不純物拡散層と対向する前記半導体基板の一部が露出するように、開口部を形成する工程と、
    前記半導体基板に、前記貫通電極の一方の端部と接続される第１の配線を形成する工程と、
    前記半導体基板に、前記貫通電極の他方の端部と接続される第２の配線を形成する工程とを有し、
    前記第１のガードリング形成工程と、前記第１の導電型不純物拡散層形成工程と、前記第２のガードリング形成工程とを同時に行うことを特徴とする配線基板の製造方法。
JP2007257504A 2007-10-01 2007-10-01 配線基板とその製造方法及び半導体装置 Active JP4961617B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007257504A JP4961617B2 (ja) 2007-10-01 2007-10-01 配線基板とその製造方法及び半導体装置
US12/241,238 US8026576B2 (en) 2007-10-01 2008-09-30 Wiring board
EP08165654.8A EP2045840B1 (en) 2007-10-01 2008-10-01 Wiring board with guard ring
TW97137687A TWI470755B (zh) 2007-10-01 2008-10-01 佈線板及其製造方法，及具有佈線板之半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007257504A JP4961617B2 (ja) 2007-10-01 2007-10-01 配線基板とその製造方法及び半導体装置

Publications (3)

Publication Number Publication Date
JP2009088336A JP2009088336A (ja) 2009-04-23
JP2009088336A5 JP2009088336A5 (ja) 2010-09-24
JP4961617B2 true JP4961617B2 (ja) 2012-06-27

Family

ID=40125645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007257504A Active JP4961617B2 (ja) 2007-10-01 2007-10-01 配線基板とその製造方法及び半導体装置

Country Status (4)

Country Link
US (1) US8026576B2 (ja)
EP (1) EP2045840B1 (ja)
JP (1) JP4961617B2 (ja)
TW (1) TWI470755B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343245B2 (ja) * 2008-05-15 2013-11-13 新光電気工業株式会社 シリコンインターポーザの製造方法
US7910473B2 (en) * 2008-12-31 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
US8399354B2 (en) 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
KR101127237B1 (ko) 2010-04-27 2012-03-29 주식회사 하이닉스반도체 반도체 집적회로
EP2602818A1 (en) * 2011-12-09 2013-06-12 Ipdia An interposer device
US20130154109A1 (en) * 2011-12-16 2013-06-20 Lsi Corporation Method of lowering capacitances of conductive apertures and an interposer capable of being reverse biased to achieve reduced capacitance
JP5684157B2 (ja) * 2012-01-04 2015-03-11 株式会社東芝 半導体装置
US9576881B2 (en) 2013-02-18 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device
JP5834030B2 (ja) 2013-02-18 2015-12-16 株式会社東芝 半導体装置
JP5982312B2 (ja) 2013-03-22 2016-08-31 株式会社東芝 半導体装置
CN104425394B (zh) * 2013-08-29 2018-01-12 财团法人工业技术研究院 基板、其制造方法及其应用
JP2015072996A (ja) * 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置
JP2018044811A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 ピエゾ抵抗型センサ
US11430740B2 (en) 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2916114A1 (de) * 1978-04-21 1979-10-31 Hitachi Ltd Halbleitervorrichtung
JP2858383B2 (ja) 1991-10-14 1999-02-17 株式会社デンソー 半導体装置の製造方法
JPH07263452A (ja) 1994-03-25 1995-10-13 Sony Corp 半導体装置の製造方法
JPH08139302A (ja) * 1994-11-14 1996-05-31 Sharp Corp 光半導体ウェハおよび光半導体受光素子の製造方法
CN1097849C (zh) * 1996-06-07 2003-01-01 罗姆股份有限公司 半导体芯片及半导体芯片的制造方法
JPH11162990A (ja) 1997-11-26 1999-06-18 Nec Corp 半導体装置およびその製造方法
EP1151476B1 (en) * 1999-11-11 2008-04-16 Nxp B.V. Semiconductor device having a field effect transistor and a method of manufacturing such a device
JP2002134506A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP3704072B2 (ja) * 2001-09-05 2005-10-05 株式会社東芝 半導体装置及びその製造方法
JP4247017B2 (ja) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
JP4222092B2 (ja) * 2003-05-07 2009-02-12 富士電機デバイステクノロジー株式会社 半導体ウェハ、半導体装置および半導体装置の製造方法
JP2005038888A (ja) * 2003-07-15 2005-02-10 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7518158B2 (en) * 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Industrial Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
KR101314713B1 (ko) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판

Also Published As

Publication number Publication date
EP2045840B1 (en) 2017-06-28
EP2045840A2 (en) 2009-04-08
TWI470755B (zh) 2015-01-21
US20090085164A1 (en) 2009-04-02
US8026576B2 (en) 2011-09-27
JP2009088336A (ja) 2009-04-23
TW200917444A (en) 2009-04-16
EP2045840A3 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
JP4961617B2 (ja) 配線基板とその製造方法及び半導体装置
KR101264926B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7700405B2 (en) Microelectronic assembly with improved isolation voltage performance and a method for forming the same
CN103003941B (zh) 光电子器件
US8237192B2 (en) Light emitting diode chip with overvoltage protection
CN103219360B (zh) 半导体装置
JP2010114320A (ja) 半導体装置
JP2007067012A (ja) 半導体装置
JP2012243930A (ja) 半導体装置、半導体パッケージ、および半導体装置の製造方法
US9048104B2 (en) Multi-chip package module and a doped polysilicon trench for isolation and connection
US20190006527A1 (en) Semiconductor device and semiconductor module
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2020013902A (ja) 半導体装置及びその製造方法
JP4222092B2 (ja) 半導体ウェハ、半導体装置および半導体装置の製造方法
JP6314295B1 (ja) 半導体デバイス及びその製造方法
JP2007305906A (ja) ダイオード
JP2018029121A (ja) チップダイオードおよび回路モジュール
JP2009087980A (ja) 半導体装置及び半導体装置の製造方法
CN111162008B (zh) 半导体装置及其制造方法
JP2025072987A (ja) 半導体装置および半導体装置の製造方法
JP4549071B2 (ja) 半導体装置
JP5265932B2 (ja) 半導体装置
JP2009170731A (ja) 半導体装置
KR20040098591A (ko) 단일 반도체 소자 및 그의 제조 방법
JP5562628B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120306

R150 Certificate of patent or registration of utility model

Ref document number: 4961617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3