JP4907908B2 - 駆動回路及び表示装置 - Google Patents

Description

本発明は、表示装置駆動回路と不揮発性メモリとを有する駆動回路及びこの駆動回路を使用した表示装置に関し、特に、その駆動回路における制御信号のレベルシフト手法に関する。

近年、高度な映像・情報化社会の進展やマルチメディアシステムの普及に伴い、表示装置の重要性はますます増大している。液晶表示装置などのフラットパネルディスプレイは、低消費電力・薄型・軽量などの利点を有することから、携帯端末機器などの表示装置として幅広く応用されている。

図６は、従来の表示装置の構成を示すブロック図である。図６に示すように、表示装置は、表示パネル１０、コントローラ回路１１、ゲートドライバ用レベルシフタ回路１２、ゲートドライバ用デコーダ回路１３、ゲートドライバ回路１４、不揮発性メモリ用レベルシフタ回路１５、不揮発性メモリ用デコーダ回路１６、不揮発性メモリ駆動回路１７、不揮発性メモリ回路１８を備える。

表示パネル１０及び不揮発性メモリ回路１８を駆動するために必要な電源電圧は、外部から供給される電源電圧をそれぞれの電圧レベルに合わせる昇圧回路によって生成される。一般的に、不揮発性メモリ回路１８の駆動に必要な昇圧回路の能力は、表示パネル１０の駆動に必要な昇圧回路の能力よりも大きい。表示パネル１０駆動用の昇圧回路は、表示パネル１０駆動時の消費電力を抑えるために、その駆動能力が小さい設計となっている。このため、表示パネル１０駆動用の昇圧回路と不揮発性メモリ回路１８の駆動用の昇圧回路とを兼用することができない。したがって、表示パネル１０駆動用昇圧回路と不揮発性メモリ回路１８駆動用昇圧回路をそれぞれ別々に設けなければならず、回路規模が大きくなるという問題があった。そこで、このような問題を解決するために、様々な技術が提案されている（例えば、特許文献１参照）。

図６に示すように、表示パネル１０を駆動する場合、コントローラ回路１１は、ｎビットのゲートドライバ制御信号＜ＧＣＮＴ（ｎ：１）＞をゲートドライバ用レベルシフタ回路１２に供給する。ゲートドライバ用レベルシフタ回路１２は、供給されたゲートドライバ制御信号＜ＧＣＮＴ（ｎ：１）＞を、ゲートドライバ回路１４の電源レベルに合わせてレベルシフトされたゲートドライバ制御信号＜ＨＧＣＮＴ（ｎ：１）＞に変換し、ゲートドライバ用デコーダ回路１３に供給する。ゲートドライバ用デコーダ回路１３は、レベルシフトされたｎビットのゲートドライバ制御信号＜ＨＧＣＮＴ（ｎ：１）＞を、Ｎビットのゲート選択信号＜ＧＳＥＬ（Ｎ：１）＞にデコードする。ゲートドライバ回路１４は、Ｎビットのゲート選択信号＜ＧＳＥＬ（Ｎ：１)＞をＮビットのゲート駆動信号＜ＧＯ（Ｎ：１)＞にバッファリングし、表示パネル１０を駆動する。

一方、上述の表示装置において不揮発性メモリ回路を駆動する場合、コントローラ回路１１は、ｍビットの不揮発性メモリ制御信号＜ＭＣＮＴ（ｍ：１）＞を不揮発性メモリ用レベルシフタ回路１５に供給する。不揮発性メモリ用レベルシフタ回路１５は、供給された不揮発性メモリ制御信号＜ＭＣＮＴ（ｍ：１）＞を、不揮発性メモリ駆動回路１７の電源レベルに合わせてレベルシフトされたｍビットの不揮発性メモリ制御信号＜ＨＭＣＮＴ（ｍ：１）＞に変換し、不揮発性メモリ用デコーダ回路１６に供給する。不揮発性メモリ用デコーダ回路１６は、ｍビットの不揮発性メモリ制御信号＜ＨＭＣＮＴ（ｍ：１）＞をＭビットのメモリセル選択信号＜ＭＳＥＬ（Ｍ：１）＞にデコードする。不揮発性メモリ駆動回路１７は、Ｍビットのメモリセル選択信号＜ＭＳＥＬ（Ｍ：１）＞をＭビットの不揮発性メモリ駆動信号＜ＭＯ（Ｍ：１）＞にバッファリングし、不揮発性メモリ回路１８の駆動を行う。
特開平１０−５００８５号公報

ところで、上述の表示装置において、表示パネル１０のゲート線を選択するためのゲート制御信号はｎビットであるため、ｎビットのゲートドライバ用レベルシフタ回路１２が必要である。また、不揮発性メモリ回路１８の書き込み／消去動作を行うためにメモリセルを選択するメモリセル制御信号は、ゲート制御信号のビット数とは異なるｍビットであるため、ｍビットの不揮発性メモリ用レベルシフタ回路１５が必要となる。したがって、従来の表示装置では、異なるビット数の２つのレベルシフタ回路が必要であった。レベルシフタ回路は、耐圧の高い素子からなっている。トランジスタサイズは、耐圧が高い素子ほど大きくなる。このため、従来の駆動回路では、その回路面積が大きくなり、表示装置全体の面積・規模が増大してしまうという問題がある。このように、駆動回路及び表示装置全体の面積・規模の縮小が望まれている。

本発明にかかる駆動回路の一態様は、入力をレベルシフトして出力するレベルシフタ回路と、前記レベルシフタ回路によってレベルシフトされた信号を入力する不揮発性メモリ駆動回路と、前記レベルシフタ回路によってレベルシフトされた信号を入力する表示装置駆動回路と、前記不揮発性メモリ駆動回路と前記表示装置駆動回路とから、前記レベルシフタ回路からの出力信号を入力する回路を選択する制御回路とを備えるものである。このような構成を有することによって、ゲートドライバ回路及び不揮発性メモリ回路の駆動に必要な駆動電圧を出力するレベルシフタを兼用することができ、駆動回路の面積・規模を縮小することができる。

本発明によれば、駆動回路の面積・規模を縮小することができる。

図１を参照して、本発明の実施の形態にかかる表示装置について説明する。ここでは、表示装置の一例として、液晶表示装置について説明する。図１は、本実施の形態にかかる液晶表示装置の構成を示すブロック図である。液晶表示装置は、アクティブタイプの液晶パネル１００と、駆動回路１０１とを備える。駆動回路１０１は、コントローラ回路１０２、レベルシフタ回路１０３、ゲートドライバ用デコーダ回路１０４、ゲートドライバ回路１０５、セレクタ用レベルシフタ回路１０６、不揮発性メモリ用デコーダ回路１０７、不揮発性メモリ駆動回路１０８、不揮発性メモリ回路１０９を備える。なお、液晶パネル１００を駆動するため、駆動回路１０１はソース線に階調電圧を供給するソースドライバ回路を備えるが、本形態の説明においては省略されている。

液晶パネル１００は、入力される表示データに基づいて画像表示を行う。液晶パネル１００は、スイッチ素子の一例としてのＴＦＴ（Thin Film Transistor）が各画素に対応して形成されたアレイ基板（不図示）と、それと対向配置される対向基板（不図示）との間に、液晶を挟持した構成を有している。ＴＦＴアレイ基板には、図１の紙面における水平方向にゲート線（走査線）、垂直方向にソース線（信号線）がそれぞれ形成されている。ゲート線とソース線の交差点付近にはＴＦＴが設けられている。また、ゲート線とソース線との間にマトリクス状に形成された複数の画素電極を有している。ＴＦＴのゲートがゲート線に、ソース／ドレインの一方の電極がソース線に、他方の電極が画素電極に、それぞれ接続される。

一方、対向基板上にはコモン電極及びＲ（赤）、Ｇ（緑）Ｂ（青）のカラーフィルタが形成されている。コモン電極は、実際には画素電極と対向するように対向基板の略全面に形成される透明電極である。それぞれの外側表面には、偏光板が貼着される。液晶パネル１００の背面には、バックライトユニット（不図示）が備えられている。バックライトユニットは、液晶パネル１０１の反視認側から液晶パネル１０１に対して光を照射する。

駆動回路１０１は、電気的に液晶パネル１００に接続され、外部から入力される表示データに基づいて、画像の表示に必要な走査信号及び階調電圧を出力する。駆動回路１０１については、後に詳述する。なお、本実施の形態においては、駆動回路１０１内に、ゲート線に走査信号を供給するゲートドライバ回路１０５、ソースドライバ回路（不図示）及び不揮発性メモリ回路１０９などを１つのチップとして形成する構成としたが、これに限定されず、別々に構成することも可能である。また、図１では、液晶パネル１００と駆動回路１０１とを別々に設ける構成について図示したが、ＳＯＧ（system on glass）技術を用いて、駆動回路１０１を液晶パネル１００の基板上に形成することも可能である。

ここで、上述の液晶表示装置の駆動について説明する。駆動回路１０１は、各ゲート線に選択信号としての走査信号を供給する。各走査信号によって選択された１つのゲート線に接続されているすべてのＴＦＴが同時にオンとなる。そして、ソースドライバ回路から各ソース線に表示データに応じた階調電圧が選択された各画素に供給され、画素電極に電荷が蓄積される。電荷が蓄積された画素電極とコモン電極との電位差に応じて、画素電極−コモン電極間の液晶の配列が変化する。反視認側の偏光板を透過した直線偏光は、液晶によって偏光方向が制御され、視認側偏光板を透過する光の透過率が制御される。液晶パネル１０１の各画素は、透過する光量に応じた色の濃淡とＲ、Ｇ、Ｂいずれかの色表示によりさまざまな色合いの表示を行う。

以下、駆動回路１０１について詳細に説明する。上述のように、駆動回路１０１は、コントローラ回路１０２、レベルシフタ回路１０３、ゲートドライバ用デコーダ回路１０４、ゲートドライバ回路１０５、セレクタ用レベルシフタ回路１０６、不揮発性メモリ用デコーダ回路１０７、不揮発性メモリ駆動回路１０８、不揮発性メモリ回路１０９を備える。本発明において注目すべき点は、複数の回路間でレベルシフタ回路１０３を共有し、レベルシフタ回路１０３から出力される出力信号（レベルシフト信号）を複数の回路に選択的に入力する点である。本形態においては、ゲートドライバ回路１０５の耐圧が４０Ｖであり、ソースドライバ回路の耐圧が６Ｖである。また、不揮発性メモリ駆動回路１０８を駆動する電圧は、１２Ｖである。したがって、ゲートドライバ駆動回路１０５と不揮発性メモリ駆動回路１０８との間で、レベルシフタ回路１０３を共有した場合について説明する。

コントローラ回路１０２は、ＰＣなどの外部から入力される表示データ及び各種の制御信号から表示信号、ソース制御信号、ゲート制御信号を生成する。また、コントローラ回路１０２には、後述する不揮発性メモリ回路１０９の書き込み／消去を行うデータが入力される。レベルシフタ回路１０３は、入力される各種の信号の電圧を所定の電圧レベルに変換（レベルシフト）する。レベルシフタ回路１０３は、ＰＭＯＳ型のスイッチを介して１２Ｖの電源に、また、ＮＭＯＳ型のスイッチを介して４０Ｖの電源に接続されており、これらのうち一方を選択可能となっている。なお、ここではＰＭＯＳ型及びＮＭＯＳ型のスイッチを用いた例を示したが、これに限定されず、アナログスイッチなど他のスイッチを用いてもよい。ゲートドライバ用デコーダ回路１０４は、ゲート制御信号をデコードし、これに対応するゲート選択信号を生成する。ゲートドライバ回路１０５はゲート駆動信号を出力し、液晶パネル１００のゲート線のうちの１つを選択し、そのゲート線に接続されたすべてのＴＦＴをオン状態とする。ゲート駆動信号は走査信号であり、選択電圧のときはＴＦＴがオン状態となり、非選択電圧のときはＴＦＴがオフ状態となる。

セレクタ用レベルシフタ回路１０６は、レベルシフトされたセレクタ信号を出力する。不揮発性メモリ用デコーダ回路１０７は、不揮発性メモリ制御信号をデコードし、これに対応するメモリセル選択信号を生成する。不揮発性メモリ駆動回路１０８、後述する不揮発性メモリ回路１０９を駆動するための不揮発性メモリ駆動信号を出力する。不揮発性メモリ回路１０９には、液晶パネル１００の動作に必要な設定値が書き込まれている。例えば、不揮発性メモリ回路１０９には、不揮発性メモリのコントロール線への供給電圧の立ち上げシーケンス、ＶＣＯＭ（共通電極電圧）などが記憶される。ここでは図示していないが、これらの設定値は読み出されてＣＰＵやコントロール回路１０２に伝送される。なお、液晶パネル１００の表示動作中に不揮発性メモリ回路１０９の書き込み／消去動作は行われない。

コントローラ回路１０２は、レベルシフタ回路１０３及びセレクタ用レベルシフタ回路１０６に接続されている。レベルシフタ回路１０３及びセレクタ用レベルシフタ回路１０６は、それぞれゲートドライバ用デコーダ回路１０４及び不揮発性メモリ用デコーダ回路１０７に接続されている。ゲートドライバ用デコーダ回路１０４はゲートドライバ回路１０５に接続され、ゲートドライバ回路１０５は、液晶パネル１００に接続される。一方、不揮発性メモリ用デコーダ回路１０７は不揮発性メモリ駆動回路１０８に接続され、不揮発性メモリ駆動回路１０８は不揮発性メモリ回路１０９に接続されている。

レベルシフタ回路１０３の出力信号線は、ゲートドライバ用デコーダ回路１０４と不揮発性メモリ用デコーダ回路１０７との間で共用されている。つまり、ゲートドライバ回路１０５と不揮発性メモリ駆動回路１０８のそれぞれの制御信号伝送のために共有された信号線が使用される。図１では、不揮発性メモリ駆動回路１０８から出力される信号は、不揮発性メモリ１０９のコントロールゲート（ロウ系）を駆動する信号である。なお、不揮発性メモリ１０９を駆動するため、駆動回路１０１は不揮発性メモリ１０９のビット線及びデータ線（カラム系）を駆動する信号が入力されているが、本形態の説明においては省略されている。

本形態の駆動回路１０１は、ゲートドライバ駆動モードと、不揮発性メモリ駆動モードとを備えている。各動作モードは、コントローラ回路１０２からのセレクタ信号＜ＳＥＬＥＣＴ＞によって制御される。ゲートドライバ駆動モードにおいてはゲートドライバ回路１０５が通常動作状態にあり、不揮発性メモリ駆動回路１０８は待機状態となる。不揮発性メモリ駆動モードにおいては、その反対である。

具体的には、ゲートドライバ駆動モードにおいては、ゲートドライバ用デコーダ回路１０４がレベルシフタ回路１０３からの制御信号をデコード処理して出力し、不揮発性メモリ用デコーダ回路１０７はデコード処理を行わない。反対に、不揮発性メモリ駆動モードにおいては、不揮発性メモリ用デコーダ回路１０７がレベルシフタ回路１０３からの制御信号をデコード処理して出力し、ゲートドライバ用デコーダ回路１０４はデコード処理を行わない。

ゲートドライバ用デコーダ回路１０４と不揮発性メモリ用デコーダ回路１０７とは、それぞれ、セレクタ信号＜ＳＥＬＥＣＴ＞に従って、レベルシフタ回路１０３からの制御信号の入力／非入力の入力選択を行う。セレクタ信号＜ＳＥＬＥＣＴ＞を使用してこれらを切り替えることによって、各デコーダ回路における制御信号入力及びそのデコード処理を制御することができる。

上述した駆動回路１０１の動作について、図１及び図２を参照して詳細に説明する。図２において、各信号は図１と同様の符号で表されており、各符号内の数字は各信号のビット位置を示している。まず、ゲートドライバ回路１０５を駆動する場合の動作について説明する。コントローラ回路１０２は、動作モードを示すセレクタ信号＜ＳＥＬＥＣＴ＞をセレクタ用レベルシフタ回路１０６に入力する。１ビットのセレクタ信号＜ＳＥＬＥＣＴ＞がＬレベル又はＨレベルのときに、ゲートドライバ駆動モード又は不揮発性メモリ駆動モードのいずれかのモードとなるように切り替える。本実施の形態においては、セレクタ信号＜ＳＥＬＥＣＴ＞がＬレベルのときにゲートドライバ駆動モードとし、Ｈレベルのときに不揮発性メモリ駆動モードとする。

図２に示すように、表示パネルに１００に表示動作を行わせる場合、コントローラ回路１０２は、ゲートドライバ駆動モードを示すＬレベルのセレクタ信号＜ＳＥＬＥＣＴ＞をセレクタ用レベルシフタ回路１０６に入力する。セレクタ用レベルシフタ回路１０６は、Ｌレベルのセレクタ信号＜ＳＥＬＥＣＴ＞をゲートドライバ回路１０５の電源レベルの出力信号＜ＨＳＥＬＥＣＴ＞に変換する。そして、出力信号＜ＨＳＥＬＥＣＴ＞をゲートドライバ用デコーダ回路１０４及び不揮発性メモリ用デコーダ回路１０７に入力する。

また、コントローラ回路１０２は、ｎビットの制御信号＜ＣＮＴ（ｎ：１）＞をレベルシフタ回路１０３に供給する。制御信号＜ＣＮＴ（ｎ：１）＞は、ゲートドライバ駆動モードにおいては、液晶パネル１００中のどのゲート線に選択電圧を供給するかを示すアドレス信号である。ゲートドライバ駆動モードにおいては、レベルシフタ回路１０３は、ｎビットの制御信号＜ＣＮＴ(ｎ：１)＞を、ｎビットのゲート制御信号としての＜ＨＣＮＴ(ｎ：１)＞に電圧変換する。＜ＨＣＮＴ(ｎ：１)＞は、ゲートドライバ回路１０５の電源レベルである。

そして、ｎビットのゲート制御信号＜ＨＣＮＴ(ｎ：１)＞は、ゲートドライバ用デコーダ回路１０４に入力される。ゲートドライバ用デコーダ回路１０４は、セレクタ信号＜ＨＳＥＬＥＣＴ＞がゲートドライバ駆動モードを示すＬレベルであるため、ｎビットの信号＜ＨＣＮＴ(ｎ：１)＞をＮビットのゲート選択信号＜ＧＳＥＬ（Ｎ：１)＞にデコードする。ゲートドライバ回路１０５は、Ｎビットのゲート選択信号＜ＧＳＥＬ（Ｎ：１)＞をＮビットのゲート駆動信号＜ＧＯ（Ｎ：１)＞にバッファリングし、液晶パネル１００にゲート駆動信号＜ＧＯ（Ｎ：１）＞を出力する。

ゲートドライバ駆動モードのとき、入力信号＜ＨＳＥＬＥＣＴ＞は不揮発性メモリ回路１０９を駆動させないＬレベルである。すなわち、ゲートドライバ駆動モードの時、不揮発性メモリ回路１０９は書き込み／消去動作を行わない。セレクタ用レベルシフタ回路１０６から不揮発性メモリ用デコーダ回路１０７にＬレベルのセレクタ信号＜ＳＥＬＥＣＴ＞が入力されると、不揮発性メモリ用デコーダ回路１０７は、入力信号のデコード処理を行うことなく、不揮発性メモリ駆動回路１０８に停止信号を入力する。つまり、レベルシフタ回路１０２からゲート制御信号（の一部）が不揮発性メモリ用デコーダ回路１０７にも伝送されるが、不揮発性メモリ用デコーダ回路１０７はそのデコード処理を行わず、不揮発性メモリ駆動回路１０８には停止信号が入力されているため、不揮発性メモリ回路１０９は駆動されない。

次に、不揮発性メモリ回路１０９を駆動する場合（不揮発性メモリ駆動モード）の駆動回路１０１の動作について説明する。コントローラ回路１０２は、不揮発性メモリ駆動モードを示すＨレベルのセレクタ信号＜ＳＥＬＥＣＴ＞をセレクタ用レベルシフタ回路１０６に入力する。セレクタ用レベルシフタ回路１０６は、Ｈレベルのセレクタ信号＜ＳＥＬＥＣＴ＞を不揮発性メモリ駆動回路１０８の電源レベルの出力信号＜ＨＳＥＬＥＣＴ＞に変換する。本形態においては、不揮発性メモリ駆動モードとゲートドライバ駆動モードにおいて、セレクタ用レベルシフタ回路１０６のシフト電圧は同一である。そして、セレクタ信号＜ＨＳＥＬＥＣＴ＞を不揮発性メモリ用デコーダ回路１０７及びゲートドライバ用デコーダ回路１０４に入力する。

また、コントローラ回路１０２は、ｎビットの制御信号＜ＣＮＴ（ｎ：１）＞をレベルシフタ回路１０３に供給する。不揮発性メモリ駆動モードにおいて、ｎビットの制御信号＜ＣＮＴ（ｎ：１）＞は、書き込み／消去を行う不揮発性メモリ回路１０９のメモリセルのアドレスを示すアドレス信号である。レベルシフタ回路１０３では、制御信号＜ＣＮＴ(ｎ：１)＞を不揮発性メモリ駆動回路１０８の電源レベルにレベル変換し、ｎビットの制御信号＜ＨＣＮＴ(ｎ：１)＞を出力する。ｎビットの制御信号＜ＨＣＮＴ(ｎ：１)＞内、ｍビット・データが、不揮発性メモリ制御信号＜ＨＣＮＴ(ｍ：１)＞として不揮発性メモリ駆動回路１０８に伝送される。ここでは、ｎ＞ｍが成り立つものとする。つまり、ゲートドライバ回路１０５のためのｎビット信号線の内、ｍビットが不揮発性メモリ駆動回路１０８と共有されている。なお、本形態においては、不揮発性メモリ駆動モードとゲートドライバ駆動モードにおいて、レベルシフタ回路１０３のシフト電圧は同一である。これが異なる例については、実施形態２において説明する。

ｍビットの不揮発性メモリ制御信号＜ＨＣＮＴ(ｍ：１)＞は、不揮発性メモリ用デコーダ回路１０７に入力される。不揮発性メモリ用デコーダ回路１０７では、セレクタ信号＜ＨＳＥＬＥＣＴ＞が不揮発性メモリ駆動モードを示すＨレベルであるため、ｍビットの不揮発性メモリ制御信号＜ＨＣＮＴ(ｍ：１)＞を入力し、Ｍビットのメモリセル選択信号＜ＧＳＥＬ（Ｍ：１)＞にデコードする。不揮発性メモリ駆動回路１０８は、Ｍビットのメモリセル選択信号＜ＭＳＥＬ（Ｍ：１)＞をＭビットの不揮発性メモリ駆動信号＜ＭＯ（Ｍ：１)＞にバッファリングし、不揮発性メモリ回路１０９に不揮発性メモリ駆動信号＜ＭＯ（Ｍ：１）＞を出力する。不揮発性メモリ駆動信号＜ＭＯ（Ｍ：１）＞により選択されたメモリセルに書き込み／消去動作を行う。

不揮発性メモリ駆動モードのとき、つまり、セレクタ用レベルシフタ回路１０６から不揮発性メモリ用デコーダ回路１０７にＨレベルのセレクタ信号＜ＳＥＬＥＣＴ＞が入力されると、ゲートドライバ用デコーダ回路１０４は、入力信号のデコード処理を行うことなく、ゲートドライバ回路１０５に表示停止信号を入力する。つまり、不揮発性メモリ制御信号＜ＨＣＮＴ（ｎ：１）＞がゲートドライバ用デコーダ回路１０４に向けて伝送されたとしても、ゲートドライバ用デコーダ回路１０４は、その信号を入力・デコード処理することなく、ゲートドライバ回路１０５には停止信号を出力し、ゲートドライバ回路１０５は、液晶パネル１００に対して通常の表示駆動を行わない。このとき、好ましくは、ゲートドライバ回路１０５は液晶パネル１００の全てのゲート線に対しゲート非選択電圧を出力し、各画素電極への書き込み、あるいはその電位変動が起きないようにする。

このように、本実施の形態においては、レベルシフタ回路をゲートドライバ駆動回路と不揮発性駆動回路とで共用し、ゲートドライバ駆動モードと不揮発性駆動モードとを選択するセレクタ信号＜ＳＥＬＥＣＴ＞を用意することによって、ゲートドライバ用と不揮発性メモリ用のレベルシフレベルシフタの数を減らすことができる。これにより、駆動回路１０１の面積・規模の縮小を可能とする。

レベルシフタ回路１０３としては、上述の例のように、ゲートドライバ回路１０５の駆動に必要な入力信号のビット数ｎが、不揮発性メモリ回路１０９の駆動に必要な入力信号のビット数ｍよりも大きい場合、ｎ＋１ビット分のレベルシフタを用意すればよい。ここで、１ビットは、セレクタ用レベルシフタ１０６で使用されるレベルシフタに相当する
あるいは、ゲートドライバ回路１０５の駆動に必要な入力信号のビット数ｎが、不揮発性メモリ回路１０９の駆動に必要な入力信号のビット数ｍよりも小さい場合、ｍ＋１ビット分のレベルシフタを用意すればよい。図１においては、ｎ＞ｍの場合を示しており、ｎ＜ｍの場合にはコントローラ回路１０２から供給される制御信号は、ｍビットの制御信号＜ＣＮＴ（ｍ：１）＞となる。

本発明の具体的な例を、図３を参照して説明する。図３は、本例にかかる液晶表示装置の構成を示すブロック図である。本例では、実施の形態１の駆動回路１０１において、ゲートドライバ回路１０５の駆動に必要な入力信号のビット数ｎと、不揮発性メモリ回路１０９の駆動に必要な入力信号のビット数ｍとを１とし、ゲートドライバ回路１０５及び不揮発性メモリ駆動回路１０８からの出力数Ｎ及びＭを２とした。図３において、図１と同一の構成要素には同一の符号を付し、その説明を省略する。

図３に示すように、実施の形態２にかかる液晶表示装置は、実施の形態１と同様に液晶パネル１００と、駆動回路１０１とを備える。駆動回路１０１は、コントローラ回路１０２、レベルシフタ回路１０３、ゲートドライバ用デコーダ回路１０４、ゲートドライバ回路１０５、セレクタ用レベルシフタ回路１０６、不揮発性メモリ用デコーダ回路１０７、不揮発性メモリ駆動回路１０８、不揮発性メモリ回路１０９を備える。レベルシフタ回路１０３としては、２ビットのレベルシフタを用意する。

本実施の形態にかかる駆動回路１０１の動作について図４を参照して説明する。まず、ゲートドライバ回路１０５を駆動する場合の動作について説明する。実施の形態１において説明したように、セレクタ信号＜ＳＥＬＥＣＴ＞がＬレベルのときにゲートドライバ駆動モードとし、Ｈレベルのときに不揮発性メモリ駆動モードとする。コントローラ回路１０２は、ゲートドライバ駆動モードを示すＬレベルのセレクタ信号＜ＳＥＬＥＣＴ＞をセレクタ用レベルシフタ回路１０６に入力する。セレクタ用レベルシフタ回路１０６は、Ｌレベルのセレクタ信号＜ＳＥＬＥＣＴ＞をゲートドライバ回路１０５の電源レベルの出力信号＜ＨＳＥＬＥＣＴ＞に変換する。そして、セレクタ信号＜ＨＳＥＬＥＣＴ＞をゲートドライバ用デコーダ回路１０４に入力する。

また、コントローラ回路１０２は、１ビットの制御信号＜ＣＮＴ＞をレベルシフタ回路１０３に供給する。レベルシフタ回路１０３では、制御信号＜ＣＮＴ＞をゲートドライバ回路１０５の電源レベルの信号＜ＨＣＮＴ＞変換する。そして、制御信号＜ＨＣＮＴ＞をゲートドライバ用デコーダ回路１０４及び不揮発性メモリ用デコーダ回路１０７に伝送する。

ゲートドライバ用デコーダ回路１０４では、セレクタ信号＜ＨＳＥＬＥＣＴ＞がゲートドライバ駆動モードを示すＬレベルであるため、１ビットの制御信号＜ＨＣＮＴ＞を２ビットのゲート選択信号＜ＧＳＥＬ（２：１)＞にデコードする。ゲートドライバ回路１０５は、２ビットのゲート選択信号＜ＧＳＥＬ（２：１)＞を２ビットのゲート駆動信号＜ＧＯ（２：１)＞にバッファリングし、液晶パネル１００に出力する。

上述のゲートドライバ駆動モードのとき、入力信号＜ＨＳＥＬＥＣＴ＞は不揮発性メモリ回路１０９を駆動させないＬレベルである。すなわち、ゲートドライバ駆動モードの時、不揮発性メモリ回路１０９は書き込みおよび消去動作を行わない。つまり、セレクタ用レベルシフタ回路１０６から不揮発性メモリ用デコーダ回路１０７にＬレベルのセレクタ信号＜ＳＥＬＥＣＴ＞が入力されると、不揮発性メモリ用デコーダ回路１０７は不揮発性メモリ駆動回路１０８に停止信号を入力する。したがって、レベルシフタ回路１０２から制御が伝送されたとしても、不揮発性メモリ駆動回路１０８には停止信号が入力されており、不揮発性メモリ回路１０９に書き込み／消去動作を行わない。

次に、不揮発性メモリ回路１０９を駆動する場合の駆動回路１０１の動作について説明する。コントローラ回路１０２は、不揮発性メモリ駆動モードを示すＨレベルのセレクタ信号＜ＳＥＬＥＣＴ＞をセレクタ用レベルシフタ回路１０６に入力する。セレクタ用レベルシフタ回路１０６は、Ｈレベルのセレクタ信号＜ＳＥＬＥＣＴ＞を不揮発性メモリ駆動回路１０８の電源レベルのセレクタ信号＜ＨＳＥＬＥＣＴ＞に変換する。そして、セレクタ信号＜ＨＳＥＬＥＣＴ＞を不揮発性メモリ用デコーダ回路１０７及びゲートドライバ用デコーダ回路１０４に入力する。

また、コントローラ回路１０２は、１ビットの制御信号＜ＣＮＴ＞をレベルシフタ回路１０３に供給する。レベルシフタ回路１０３では、制御信号＜ＣＮＴ＞を不揮発性メモリ駆動回路１０８の電源レベル（）の１ビットの制御信号＜ＨＣＮＴ＞に変換する。そして、制御信号＜ＨＣＮＴ＞を不揮発性メモリ用デコーダ回路１０７に入力する。不揮発性メモリ用デコーダ回路１０７では、セレクタ信号＜ＨＳＥＬＥＣＴ＞が不揮発性メモリ駆動モードを示すＨレベルであるため、１ビットの制御信号＜ＨＣＮＴ＞を２ビットのメモリセル選択信号＜ＭＳＥＬ（２：１)＞にデコードする。不揮発性メモリ駆動回路１０８は、２ビットのメモリセル選択信号＜ＭＳＥＬ（２：１)＞を２ビットのメモリセル駆動信号＜ＭＯ（２：１)＞にバッファリングし、不揮発性メモリ回路１０９にメモリセル駆動信号＜ＭＯ（２：１）＞を出力する。

上述のゲートドライバ駆動モードのとき、セレクタ信号＜ＨＳＥＬＥＣＴ＞は不揮発性メモリ回路１０９を駆動させないＬレベルである。すなわち、不揮発性メモリ駆動モード（不揮発性メモリ回路１０９への書き込み／消去動作を行うとき）においては、ゲートドライバ回路１０５は駆動しないこととなる。つまり、セレクタ用レベルシフタ回路１０６から不揮発性メモリ用デコーダ回路１０７にＨレベルのセレクタ信号＜ＳＥＬＥＣＴ＞が入力されると、不揮発性メモリ用デコーダ回路１０７はゲートドライバ回路１０５に停止信号を入力する。レベルシフタ回路１０２から制御信号＜ＨＣＮＴ＞が伝送されたとしても、ゲートドライバ回路１０５には停止信号が入力されおり、液晶パネル１００を駆動しない。ゲートドライバ回路１０５は液晶パネル１００の全てのゲート線に対しゲート非選択電圧を出力し、不揮発性メモリ駆動モード時にゲート線に選択電圧が印加されないようにする。

なお、本形態においては、図４に示すように、ゲートドライバ駆動モードと不揮発性メモリ駆動モードとが連続して選択される場合について説明したが、連続して選択されなくてもよい。

実施の形態２．
本発明の実施の形態２について、図５を参照して説明する。図５は、本実施の形態にかかる液晶表示装置の構成を示すブロック図である。本実施の形態において、実施の形態１と異なる点は、駆動回路１０１内に昇圧回路１１０を備える点である。なお、図５において、図１と同一の構成要素には同一の符号を付し、説明を省略する。

実施の形態２にかかる液晶表示装置は、実施の形態１と同様に液晶パネル１００と、駆動回路１０１とを備える。駆動回路１０１は、コントローラ回路１０２、レベルシフタ回路１０３、ゲートドライバ用デコーダ回路１０４、ゲートドライバ回路１０５、セレクタ用レベルシフタ回路１０６、不揮発性メモリ用デコーダ回路１０７、不揮発性メモリ駆動回路１０８、不揮発性メモリ回路１０９、昇圧回路１１０を備える。ここで、レベルシフタ回路１０３及びセレクタ用レベルシフタ回路１０６をレベルシフタブロック１１１とする。また、ゲートドライバ用デコーダ回路１０４及び不揮発性メモリ用デコーダ回路１０７をデコーダブロック１１２とし、ゲートドライバ回路１０５及び不揮発性メモリ駆動回路１０８をドライバブロック１１３とする。

昇圧回路１１０は、電圧を異なる電圧へと変換する。昇圧回路１１０の入力側はコントローラ回路１０２に接続され、その出力側はレベルシフタブロック１１１、デコーダブロック１１２、ドライバブロック１１３にそれぞれ接続されている。

ここで、本実施の形態の駆動回路１０１の動作について説明する。まず、ゲートドライバ駆動モードにおける動作について説明する。コントローラ回路１０２は、ゲートドライバ駆動モードを示すセレクタ信号＜ＳＥＬＥＣＴ＞を昇圧回路１１０に入力する。昇圧回路１１０は、当該セレクタ信号＜ＳＥＬＥＣＴ＞に応じて、液晶パネル１００のゲート線の駆動に用いられるレベルシフタ回路１０３、ゲートドライバ用デコーダ回路１０４、ゲートドライバ回路１０５の駆動に必要なロジック電源電圧を生成し、レベルシフタブロック１１１、デコーダブロック１１２、ドライバブロック１１３に供給する。ゲートドライバ駆動モードにおいては、上述したように不揮発性メモリ回路１０９は非動作状態となっている。したがって、昇圧回路１１０からレベルシフタブロック１１１、デコーダブロック１１２、ドライバブロック１１３にそれぞれ供給された所定のロジック電源電圧は、レベルシフタ回路１０３、ゲートドライバ用デコーダ回路１０４、ゲートドライバ回路１０５、セレクタ用レベルシフタ回路１０６において用いられる。

一方、不揮発性メモリ駆動モードでは、コントローラ回路１０２は、不揮発性メモリ駆動モードを示すセレクタ信号＜ＳＥＬＥＣＴ＞を昇圧回路１１０に入力する。昇圧回路１１０は、当該セレクタ信号＜ＳＥＬＥＣＴ＞に応じて不揮発性メモリ回路１０９の駆動に必要な電圧を生成し、レベルシフタブロック１１１、デコーダブロック１１２、ドライバブロック１１３に供給する。不揮発性メモリ駆動モードにおいては、上述したようにゲートドライバ回路１０５は非動作状態となっている。したがって、昇圧回路１１０からレベルシフタブロック１１１、デコーダブロック１１２、ドライバブロック１１３にそれぞれ供給された所定の電圧は、不揮発性メモリ回路１０９の動作に必要な不揮発性メモリ用デコーダ回路１０７、不揮発性メモリ駆動回路１０８において用いられる。

ゲートドライバ回路１０５の駆動と不揮発性メモリ回路１０９の駆動に必要な電圧が同じであれば、異なるロジック電源電圧を供給する昇圧回路１１０を兼用することは容易である。しかし、ゲートドライバ回路１０５の駆動電圧と不揮発性メモリ回路１０９の駆動に必要な電圧は必ずしも一致するとは限らない。このような場合、従来は、ゲートドライバ用の昇圧回路と不揮発性メモリ用昇圧回路とをそれぞれ用意する必要があった。

しかしながら、本発明においては、ゲートドライバ回路１０５の駆動と不揮発性メモリ駆動回路１０８の駆動は同時には行われないように、セレクタ信号＜ＳＥＬＥＣＴ＞を用いて、ゲートドライバ駆動モードと不揮発性メモリ駆動モードを制御している。したがって、上述のように、このセレクタ信号＜ＳＥＬＥＣＴ＞を利用して、昇圧回路１１０の昇圧倍率を変更することができる。すなわち、ゲートドライバの駆動と不揮発性メモリの駆動に必要な電圧が一致しない場合でも昇圧回路をゲートドライバ用および不揮発性メモリ用と兼用することができる。このため、昇圧回路１１０の回路規模を小さくすることができ、表示装置全体の面積及び規模を小さくすることが可能である。

このように、ゲートドライバ駆動モードと不揮発性メモリ駆動（書き込み／消去動作）モードを区別するセレクタ信号＜ＳＥＬＥＣＴ＞を用意する。このセレクタ信号＜ＳＥＬＥＣＴ＞信号により、ゲートドライバ駆動モード時にはゲートドライバ用デコーダ回路は有効になり、不揮発性メモリ用デコーダ回路は無効にする事ができる。逆に、不揮発性メモリ駆動モード時には、ゲートドライバ用デコーダ回路は無効になり、不揮発性メモリ用デコーダ回路は有効とすることができる。これにより、レベルシフタ回路を共用化することができ、表示装置全体規模を小さくすることが可能である。

なお、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。例えば、上述の駆動回路は、ゲートドライバと不揮発性メモリ駆動との間でレベルシフタを共有している。画素の輝度に直接寄与しないゲートドライバの電圧は調整が比較的容易であることなどから、これら２つの回路間でレベルシフタを共有することが好ましい。しかし、設計上可能であれば、駆動回路は、不揮発性メモリ駆動回路とソース駆動回路など、他の表示駆動回路と不揮発性メモリ駆動回路との間でレベルシフタを共有することができる。あるいは、二つの回路間に限らず、表示駆動回路と不揮発性メモリ駆動回路を含む、３以上の複数回路間でレベルシフタを共有することができる。あるいは、上述の例においてはアクティブタイプの液晶表示装置を例として説明したが、本発明の駆動回路は、パッシブタイプの液晶表示装置、ＰＤＰ、有機ＥＬ表示装置などさまざまな画像表示装置に利用することが可能である。

実施の形態１にかかる液晶表示装置の構成の一例を示すブロック図である。 実施の形態１にかかる駆動回路の動作を説明するタイミングチャートである。 実施例にかかる液晶表示装置の構成を示すブロック図である。 実施例にかかる駆動回路の動作を説明するタイミングチャートである。 実施の形態２にかかる液晶表示装置の構成の一例を示すブロック図である。 従来の液晶表示装置の構成を示すブロック図である。

符号の説明

１００ 液晶パネル
１０１ 駆動回路
１０２ コントロール回路
１０３ レベルシフタ回路
１０４ ゲートドライバ用デコーダ回路
１０５ ゲートドライバ回路
１０６ セレクタ用レベルシフタ回路
１０７ 不揮発性メモリ用デコーダ回路
１０８ 不揮発性メモリ駆動回路
１０９ 不揮発性メモリ
１１０ 昇圧回路
１１１ レベルシフタブロック
１１２ デコーダ回路ブロック
１１３ ドライバブロック

Claims (8)

1. 第１電圧で駆動される、表示パネルを駆動する表示装置駆動回路と、
   前記第１電圧と異なる第２電圧で駆動される、不揮発性メモリを駆動する不揮発性メモリ駆動回路と、
   前記表示装置駆動回路と前記不揮発性メモリ駆動回路のいずれかを選択的に動作状態とする制御回路と、
   前記表示装置駆動回路と前記不揮発性メモリに共有されるレベルシフタ回路であって、前記表示装置駆動回路が動作状態の場合に、前記第１電圧が当該レベルシフタ回路の電源として供給され、入力された制御信号を前記表示装置駆動回路の電源レベルに変換して前記表示装置駆動回路に出力し、前記不揮発性メモリ駆動回路が動作状態の場合に、前記第２電圧が当該レベルシフタ回路の電源として供給され、入力された制御信号を前記不揮発性メモリ駆動回路の電源レベルに変換して前記不揮発性メモリ駆動回路に出力するレベルシフタ回路と、
   を備える駆動回路。
2. 前記表示装置駆動回路は、動作状態の場合には、前記レベルシフタ回路から前記表示装置駆動回路に出力される制御信号に基づき、前記表示パネルのゲート線を選択する選択電圧を出力し、非動作状態の場合には、非選択電圧を出力する、請求項１に記載の駆動回路。
3. 前記レベルシフタ回路からの出力信号線は、前記不揮発性メモリ駆動回路と前記表示装置駆動回路との間で共用され、
   前記出力信号線に接続され、前記表示装置駆動回路に対応して設けられた表示装置用デコーダ回路と、前記不揮発性メモリ駆動回路に対応して設けられた不揮発性メモリ用デコーダ回路をさらに備え、
   前記表示装置用デコーダ回路は、前記表示装置駆動回路への前記レベルシフタ回路からの制御信号の入力／非入力を制御し、
   前記不揮発性メモリ用デコーダ回路は、前記不揮発性メモリ駆動回路への前記レベルシフタ回路からの制御信号の入力／非入力を制御する、請求項１または２に記載の駆動回路。
4. 前記レベルシフタ回路に対し、前記表示装置駆動回路が動作状態の場合に前記第１電圧を供給し、前記不揮発性メモリ駆動回路が動作状態の場合に前記第２電圧を供給する昇圧回路をさらに備える、請求項１〜３のいずれかに記載の駆動回路。
5. 表示パネルと、
   表示設定データを記憶する不揮発性メモリと、
   第１電圧で駆動される、前記表示パネルを駆動する表示装置駆動回路と、
   前記第１電圧と異なる第２電圧で駆動される、前記不揮発性メモリを駆動する不揮発性メモリ駆動回路と、
   前記表示装置駆動回路と前記不揮発性メモリ駆動回路のいずれかを選択的に動作状態とする制御回路と、
   前記表示装置駆動回路と前記不揮発性メモリに共有されるレベルシフタ回路であって、前記表示装置駆動回路が動作状態の場合に、前記第１電圧が当該レベルシフタ回路の電源として供給され、入力された制御信号を前記表示装置駆動回路の電源レベルに変換して前記表示装置駆動回路に出力し、前記不揮発性メモリ駆動回路が動作状態の場合に、前記第２電圧が当該レベルシフタ回路の電源として供給され、入力された制御信号を前記不揮発性メモリ駆動回路の電源レベルに変換して前記不揮発性メモリ駆動回路に出力するレベルシフタ回路と、
   を備える表示装置。
6. 第１電圧で駆動される、表示パネルを駆動する表示装置駆動回路と、
   前記第１電圧と異なる第２電圧で駆動される、不揮発性メモリを駆動する不揮発性メモリ駆動回路と、
   前記表示装置駆動回路と前記不揮発性メモリに共有されるレベルシフタ回路であって、当該レベルシフタ回路の電源として前記第１電圧又は前記第２電圧が供給され、入力された制御信号を、前記表示装置駆動回路の電源レベル又は前記不揮発性メモリ駆動回路の電源レベルに変換したレベルシフト信号を出力するレベルシフタ回路と、
   前記レベルシフト信号を入力する回路として、変換された当該レベルシフト信号の前記電源レベルに対応する前記表示装置駆動回路又は前記不揮発性メモリ駆動回路のいずれかを選択する制御回路と、
   を備える駆動回路。
7. 前記第１電圧を出力する第１電源と、
   前記第２電圧を出力する第２電源と、
   前記制御回路が前記表示装置駆動回路を選択した場合に前記第１電源を前記レベルシフタ回路に接続し、前記制御回路が前記不揮発性メモリ駆動回路を選択した場合に前記第２電源を前記レベルシフタ回路に接続するスイッチ回路と、
   をさらに備える、請求項６に記載の駆動回路。
8. 前記第１電圧及び前記第２電圧を出力する昇圧回路を備え、
   前記昇圧回路は、前記制御回路が前記表示装置駆動回路を選択した場合に前記第１電圧を前記レベルシフタ回路の電源として出力し、前記制御回路が前記不揮発性メモリ駆動回路を選択した場合に前記第２電圧を前記レベルシフタ回路の電源として出力する請求項６に記載の駆動回路。

Images