JP4936709B2 - Plasma etching method and semiconductor device manufacturing method - Google Patents
Plasma etching method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP4936709B2 JP4936709B2 JP2005340542A JP2005340542A JP4936709B2 JP 4936709 B2 JP4936709 B2 JP 4936709B2 JP 2005340542 A JP2005340542 A JP 2005340542A JP 2005340542 A JP2005340542 A JP 2005340542A JP 4936709 B2 JP4936709 B2 JP 4936709B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- plasma etching
- gas
- etching method
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 62
- 238000001020 plasma etching Methods 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000010408 film Substances 0.000 claims description 87
- 238000005530 etching Methods 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 25
- 239000003870 refractory metal Substances 0.000 claims description 22
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 239000007789 gas Substances 0.000 description 67
- 239000011521 glass Substances 0.000 description 25
- 238000002161 passivation Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、フラットパネルディスプレイ(FPD)製造用のガラス基板などの被処理体を、処理ガスのプラズマを用いてエッチング処理するプラズマエッチング方法および半導体装置の製造方法に関する。 The present invention relates to a plasma etching method and a semiconductor device manufacturing method in which an object to be processed such as a glass substrate for manufacturing a flat panel display (FPD) is etched using plasma of a processing gas.
液晶表示装置(LCD)に代表されるFPD(フラットパネルディスプレイ)に使用される薄膜トランジスタ(TFT)を製造するに際しては、ガラス基板上にゲート電極が形成され、その上に窒化ケイ素などからなるゲート絶縁膜が形成される。そして、その上に半導体層ならびにソース電極およびドレイン電極を形成するための膜が順次形成され、エッチングによりソース電極およびドレイン電極ならびにチャネル部が形成される。 When manufacturing a thin film transistor (TFT) used in an FPD (flat panel display) typified by a liquid crystal display (LCD), a gate electrode is formed on a glass substrate, and gate insulation made of silicon nitride or the like is formed on the gate electrode. A film is formed. Then, a film for forming the semiconductor layer and the source and drain electrodes is sequentially formed thereon, and the source and drain electrodes and the channel portion are formed by etching.
そして、上記のようにゲート電極やソース・ドレイン電極を形成した後では、配線接続用のコンタクトホールを形成する目的でゲート絶縁膜や表面保護膜(パッシベーション膜)のエッチングが行なわれる。この際、マスク消費削減と製造工程の削減を図る目的から、深さの異なる複数のコンタクトホール、つまり、ゲート電極に接続するコンタクトホールと、ソース・ドレイン電極に接続するコンタクトホールを、1回のフォトリソグラフィー工程により得られたマスクパターンによって形成することが行なわれている(例えば、特許文献1)。 After the gate electrode and the source / drain electrode are formed as described above, the gate insulating film and the surface protective film (passivation film) are etched for the purpose of forming a contact hole for wiring connection. At this time, for the purpose of reducing mask consumption and manufacturing process, a plurality of contact holes having different depths, that is, contact holes connected to the gate electrode and contact holes connected to the source / drain electrodes are formed once. Forming with a mask pattern obtained by a photolithography process is performed (for example, Patent Document 1).
ところで、ソース・ドレイン電極は、低抵抗な配線材料であるAlや、AlNdを母材とし、さらにバリアメタルとしてモリブデン(Mo)またはその合金を積層した構造として、例えばMo/Al/Mo構造や、Mo/AlNd/Mo構造が採用される。この場合、上層のMoは窒化ケイ素膜中へのスパイク防止、およびテーパー制御のため、下層Moは、配線層の下地となるSiとの相互拡散を防止するために用いられる。そして、上層のMoは、ウエットエッチングの際の形状制御性を確保するため、通常50nm程度に薄膜形成される。
上記のように、1回のフォトリソグラフィー工程により得られたマスクパターンによって、ゲート電極に接続するコンタクトホールと、ソース・ドレイン電極に接続するコンタクトホールという深さの異なる2種類のコンタクトホールを形成するエッチング処理においては、被エッチング膜である窒化ケイ素膜をエッチングする際に、ソース・ドレイン電極上層のバリアメタルであるMoに対して十分なエッチング選択比が得られないと、Mo層がエッチングされて消失してしまい、TFT特性や表示特性に悪影響を与えるおそれがある。このため、従来はSF6とO2、SF6とO2とHe、SF6とN2などの処理ガスを用いて、高エッチングレート、高エッチング選択比でのエッチングが実施されてきた。 As described above, two types of contact holes having different depths, that is, a contact hole connected to the gate electrode and a contact hole connected to the source / drain electrode, are formed by the mask pattern obtained by one photolithography process. In the etching process, when a silicon nitride film as an etching target film is etched, a Mo layer is etched unless a sufficient etching selectivity is obtained with respect to Mo as a barrier metal on the upper layer of the source / drain electrode. It may disappear and adversely affect TFT characteristics and display characteristics. For this reason, conventionally, etching with a high etching rate and a high etching selectivity has been performed using a processing gas such as SF 6 and O 2 , SF 6 and O 2 and He, and SF 6 and N 2 .
しかし、近年ではFPD用ガラス基板が益々大型化する傾向にあり、長辺が2mを超えるものまで登場している。基板サイズが大きくなるに伴い、基板面内全てで十分なエッチング選択性を確保することは困難になる。図6は、SF6/O2/Heガスを用いて、サイズの異なる基板Gに対してプラズマエッチング処理を行なった場合の基板面積と、Mo膜に対する窒化ケイ素膜のエッチング選択比、およびMo膜のエッチングレートの関係を示している。この図6から、基板面積が大きくなるに従い、Mo膜のエッチングレートが上昇し、逆に窒化ケイ素膜のエッチング選択比(窒化ケイ素膜のエッチングレート/Mo膜のエッチングレート)は低下していく傾向が読み取れる。特に、基板面積が27000cm2(1500mm×1800mm)になると、窒化ケイ素膜/Mo膜のエッチング選択比が10を下回り、Mo膜が高エッチングレートでエッチングされてしまうことから、TFT特性に悪影響を与えることが懸念される。 However, in recent years, glass substrates for FPDs tend to increase in size, and those with long sides exceeding 2 m have appeared. As the substrate size increases, it becomes difficult to ensure sufficient etching selectivity throughout the substrate surface. FIG. 6 shows the substrate area when the plasma etching process is performed on the substrate G having a different size using SF 6 / O 2 / He gas, the etching selectivity of the silicon nitride film to the Mo film, and the Mo film. The relationship of the etching rate is shown. From FIG. 6, the etching rate of the Mo film increases as the substrate area increases, and conversely, the etching selectivity of the silicon nitride film (the etching rate of the silicon nitride film / the etching rate of the Mo film) tends to decrease. Can be read. In particular, when the substrate area is 27000 cm 2 (1500 mm × 1800 mm), the etching selectivity of silicon nitride film / Mo film is less than 10 and the Mo film is etched at a high etching rate, which adversely affects the TFT characteristics. There is concern.
従って、本発明は、大型ガラス基板を処理する場合でも、Moなどの高融点金属材料膜を含むソース・ドレイン電極に対して窒化ケイ素膜のエッチング選択比が十分に得られるエッチング方法を提供することを目的とする。 Accordingly, the present invention provides an etching method capable of sufficiently obtaining an etching selectivity of a silicon nitride film with respect to a source / drain electrode including a refractory metal material film such as Mo even when processing a large glass substrate. With the goal.
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理室内で、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CF4とO2とを含む処理ガスのプラズマを用いてエッチング処理を行い、前記ゲート電極および前記ソース・ドレイン電極より上層の窒化ケイ素膜をエッチングして、前記ゲート電極および前記ソース・ドレイン電極にそれぞれ到達する複数の深さの異なるコンタクトホールを一度に形成するプラズマエッチング方法であって、前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、前記CF 4 ガスと前記O 2 ガスの流量比率は、
0%< [O 2 /(CF 4 +O 2 )]×100 ≦30%
を満たすことを特徴とする、プラズマエッチング方法を提供する。
In order to solve the above problems, a first aspect of the present invention is to provide a thin film transistor having a gate electrode including a refractory metal material film and a source / drain electrode including a refractory metal material film in a processing chamber of a plasma processing apparatus. The object to be processed is etched using plasma of a processing gas containing CF 4 and O 2, and the silicon nitride film above the gate electrode and the source / drain electrodes is etched, A plasma etching method for forming a plurality of contact holes having different depths reaching the gate electrode and the source / drain electrodes at a time , wherein the refractory metal material film is a film made of molybdenum or a molybdenum alloy, The flow rate ratio between the CF 4 gas and the O 2 gas is
0% <[O 2 / (CF 4 + O 2 )] × 100 ≦ 30%
The plasma etching method is characterized by satisfying the above.
上記第1の観点において、前記CF 4 ガスと前記O 2 ガスの流量比率は、
2%≦ [O 2 /(CF 4 +O 2 )]×100 ≦20%
を満たすことが好ましい。
また、前記ゲート電極上には、窒化ケイ素からなるゲート絶縁膜および窒化ケイ素からなる表面保護膜が積層形成され、前記ソース・ドレイン電極上には、窒化ケイ素からなる表面保護膜が形成されていてもよく、
前記深さの異なるコンタクトホールにおいて、前記ゲート電極に到達するコンタクトホールの深さD1と、前記ソース・ドレイン電極に到達するコンタクトホールの深さD2との比は、D1:D2=1.8〜3.0:1であってもよい。
また、前記ソース・ドレイン電極に対する前記ゲート絶縁膜のエッチング選択比が、10以上であることが好ましい。
また、前記CF4ガスの流量が、2L/min以上であることが好ましい。
In the first aspect, the flow rate ratio between the CF 4 gas and the O 2 gas is:
2% ≦ [O 2 / (CF 4 + O 2 )] × 100 ≦ 20%
It is preferable to satisfy.
Further, a gate insulating film made of silicon nitride and a surface protective film made of silicon nitride are laminated on the gate electrode, and a surface protective film made of silicon nitride is formed on the source / drain electrodes. Well,
In the contact holes having different depths, the ratio of the depth D 1 of the contact hole reaching the gate electrode and the depth D 2 of the contact hole reaching the source / drain electrode is D 1 : D 2 = 1.8-3.0: 1 may be sufficient.
Further, the etching selectivity of the gate insulating film with respect to the source / drain electrodes is preferably 10 or more.
The flow rate of the CF 4 gas, is preferably 2L / min or more.
また、メインエッチング時間に対して、10〜50%のオーバーエッチングを行なうことが好ましい。
また、処理圧力が2〜66.7Paの範囲であることが好ましい。
また、前記プラズマ処理装置は平行平板型プラズマ処理装置であり、被処理体面積1cm2当り0.1〜1.5Wの高周波を供給してプラズマ処理を行なうものであることが好ましい。
Moreover, it is preferable to perform 10 to 50% overetching with respect to the main etching time.
Moreover, it is preferable that processing pressure is the range of 2-66.7Pa.
Further, the plasma processing apparatus is a parallel plate type plasma processing apparatus, and it is preferable that the plasma processing is performed by supplying a high frequency of 0.1 to 1.5 W per 1 cm 2 of an object to be processed.
また、前記被処理体は、フラットパネルディスプレイ用基板であることが好ましい。この場合、被処理体の面積が27000cm2以上であることが好ましい。 The object to be processed is preferably a flat panel display substrate. In this case, the area of the object to be processed is preferably 27000 cm 2 or more.
本発明の第2の観点は、コンピュータ上で動作し、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、制御プログラムを提供する。 According to a second aspect of the present invention, there is provided a control program which operates on a computer and controls the plasma processing apparatus so that the plasma etching method according to the first aspect is performed at the time of execution. .
本発明の第3の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御するものであることを特徴とする、コンピュータ読み取り可能な記憶媒体を提供する。
A third aspect of the present invention is a computer-readable storage medium storing a control program that runs on a computer,
The control program provides a computer-readable storage medium that controls the plasma processing apparatus so that the plasma etching method of the first aspect is performed at the time of execution.
本発明の第4の観点は、被処理体に対しプラズマエッチング処理を行なうための処理室と、
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内にCF4とO2とを含む処理ガスを供給するためのガス供給手段と、
前記処理室内で上記第1の観点のプラズマエッチング方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置を提供する。
According to a fourth aspect of the present invention, there is provided a processing chamber for performing a plasma etching process on an object to be processed;
A support for placing the object to be processed in the processing chamber;
Exhaust means for depressurizing the processing chamber;
Gas supply means for supplying a processing gas containing CF 4 and O 2 into the processing chamber;
A controller for controlling the plasma etching method of the first aspect to be performed in the processing chamber;
A plasma processing apparatus is provided.
本発明の第5の観点は、プラズマ処理装置の処理室内で、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CF4とO2とを含む処理ガスのプラズマを用いてエッチング処理を行い、前記ゲート電極および前記ソース・ドレイン電極より上層の窒化ケイ素膜をエッチングして、前記ゲート電極および前記ソース・ドレイン電極にそれぞれ到達する複数の深さの異なるコンタクトホールを一度に形成する工程を含み、前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、前記CF 4 ガスと前記O 2 ガスの流量比率は、
0%< [O 2 /(CF 4 +O 2 )]×100 ≦30%
を満たすことを特徴とする、半導体装置の製造方法を提供する。
A fifth aspect of the present invention is an object to be processed in which a thin film transistor having a gate electrode including a refractory metal material film and a source / drain electrode including a refractory metal material film is formed in a processing chamber of a plasma processing apparatus. In contrast, an etching process is performed using plasma of a processing gas containing CF 4 and O 2, and the silicon nitride film above the gate electrode and the source / drain electrodes is etched. look including the step of forming a plurality of depth reaching to the drain electrode of different contact hole at a time, the high a melting point metal material film is made of molybdenum or molybdenum alloy layer, the said CF 4 gas O 2 gas The flow rate ratio is
0% <[O 2 / (CF 4 + O 2 )] × 100 ≦ 30%
A method for manufacturing a semiconductor device is provided.
本発明によれば、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CF4とO2とを含む処理ガスのプラズマを用いてエッチング処理を行うことにより、ソース・ドレイン電極表面の高融点金属材料膜のエッチングを抑制しながら、高いエッチング選択比で上層の窒化ケイ素膜をエッチングすることができる。このため、FPD用ガラス基板などの大型の被処理体上においても、エッチングの面内均一性を確保しながら、下地のゲート電極およびソース・ドレイン電極にそれぞれ到達する複数のコンタクトホールを一度のエッチング処理で形成することが可能になる。 According to the present invention, CF 4 and O 2 are included for an object to be processed on which a thin film transistor having a gate electrode including a refractory metal material film and a source / drain electrode including a refractory metal material film is formed. By performing the etching process using the plasma of the processing gas, the upper silicon nitride film can be etched with a high etching selectivity while suppressing the etching of the refractory metal material film on the surface of the source / drain electrode. Therefore, even on a large object to be processed such as an FPD glass substrate, a plurality of contact holes respectively reaching the underlying gate electrode and source / drain electrodes are etched once while ensuring in-plane uniformity of etching. It can be formed by processing.
また、CF4とO2とを含む処理ガスは、高融点金属材料膜に対する窒化ケイ素膜のエッチング選択比が高いことから、ソース・ドレイン電極表面の高融点金属材料膜だけでなく、ゲート電極表面の高融点金属材料膜が露出した状態でも、該高融点金属材料膜のエッチングを抑制できる。従って、被処理体に対して十分なオーバーエッチングを実施することが可能であり、特に大型の被処理体において実現困難であったエッチングの面内均一性を確保できる。 Further, since the processing gas containing CF 4 and O 2 has a high etching selectivity of the silicon nitride film to the refractory metal material film, not only the refractory metal material film on the source / drain electrode surface but also the gate electrode surface Even when the refractory metal material film is exposed, etching of the refractory metal material film can be suppressed. Therefore, it is possible to perform sufficient over-etching on the object to be processed, and it is possible to ensure in-plane uniformity of etching, which has been difficult to realize particularly in a large-sized object to be processed.
以下、図面を参照しながら、本発明の好ましい実施の形態について説明する。
図1は本発明の一実施形態に係るエッチング方法を実施するためのプラズマエッチング装置を示す断面図である。このプラズマエッチング装置1は、FPD用ガラス基板(以下、「基板」と記す)Gにエッチングを行う容量結合型平行平板プラズマエッチング装置として構成されている。ここで、FPDとしては、液晶ディスプレイ(LCD)、発光ダイオード(LED)ディスプレイ、エレクトロルミネセンス(Electro Luminescence;EL)ディスプレイ、蛍光表示管(Vacuum Fluorescent Display;VFD)、プラズマディスプレイパネル(PDP)等が例示される。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a plasma etching apparatus for performing an etching method according to an embodiment of the present invention. The plasma etching apparatus 1 is configured as a capacitively coupled parallel plate plasma etching apparatus that performs etching on an FPD glass substrate (hereinafter referred to as “substrate”) G. Here, as the FPD, a liquid crystal display (LCD), a light emitting diode (LED) display, an electro luminescence (EL) display, a fluorescent display tube (VFD), a plasma display panel (PDP), and the like. Illustrated.
このプラズマエッチング装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる角筒形状に成形されたチャンバー2を有している。前記チャンバー2内の底部には絶縁材からなる角柱状のサセプタ支持台3が設けられており、さらにこのサセプタ支持台3の上には、被処理基板である基板Gを載置するためのサセプタ5が設けられている。このサセプタ5はアルマイト処理(陽極酸化処理)されたアルミニウムからなり、下部電極として機能する。また、サセプタ5の外周および上面周縁には絶縁部材4が設けられている。
This plasma etching apparatus 1 has a chamber 2 formed into a rectangular tube shape made of aluminum, for example, whose surface is anodized (anodized). A
また、サセプタ5には、基板Gを静電吸着するための静電吸着機構と、基板Gの裏面に熱媒体ガスを供給するガス流路が設けられている(いずれも図示せず)。
Further, the
サセプタ5には、高周波電力を供給するための給電線12が接続されており、この給電線12には整合器13aおよび第1の高周波電源14aが接続されている。第1の高周波電源14aからは例えば13.56MHzの高周波電力がサセプタ5に供給される。この第1の高周波電源14aからの給電により、処理ガスがプラズマ化されるとともに、下部電極であるサセプタ5にバイアスパワーが供給される。また、第1の高周波電源14aの給電線12には、整合器13bを介して第2の高周波電源14bが接続されている。第2の高周波電源14bは、第1の高周波電源14aの周波数よりも低い周波数例えば3.2MHzの高周波電力を供給し、プラズマ形成用の高周波電力に重畳されるようになっている。
A
前記サセプタ5の上方には、このサセプタ5と平行に対向して上部電極として機能するシャワーヘッド15が設けられている。このシャワーヘッド15は、チャンバー2の上部に支持されており、内部に空間17を有するとともに、サセプタ5との対向面に処理ガスを吐出する多数の吐出孔18が形成されている。このシャワーヘッド15は接地されており、サセプタ5とともに一対の平行平板電極を構成している。
A
シャワーヘッド15の上面にはガス導入口19が設けられ、このガス導入口19には、ガス供給管20が接続されており、このガス供給管20には、処理ガス供給機構21が接続されている。処理ガス供給機構21は、CF4ガスを供給するCF4供給源22と、O2ガスを供給するO2供給源23と、を有している。処理ガスとして、CF4とO2を用いることにより、放電安定領域が広くなるため(具体的には、高圧力、低パワー条件でのエッチングが可能になる)、安定的なエッチング処理が実現する。
A
CF4供給源22およびO2供給源23には、それぞれガスライン22a,23aが接続されている。これらガスラインはガス供給管20に繋がっており、各供給源からのガスが各ガスライン、ガス供給管20を経てシャワーヘッド15に至り、シャワーヘッドの吐出孔18から吐出されるようになっている。各ガスラインにはバルブ32とマスフローコントローラ33とが設けられている。
前記チャンバー2の側壁底部には排気管34が接続されており、この排気管34には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気まで真空引き可能なように構成されている。また、チャンバー2の側壁には基板搬入出口36と、この基板搬入出口36を開閉するゲートバルブ37が設けられており、このゲートバルブ37を開にした状態で基板Gが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
An
プラズマエッチング装置1の各構成部は、CPUを備えたプロセスコントローラ50に接続されて制御される構成となっている。プロセスコントローラ50には、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース51が接続されている。
Each component of the plasma etching apparatus 1 is connected to and controlled by a
また、プロセスコントローラ50には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ50の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部52が接続されている。
The
そして、必要に応じて、ユーザーインターフェース51からの指示を受けて、任意のレシピを記憶部52から呼び出してプロセスコントローラ50に実行させることで、プロセスコントローラ50の制御下で、プラズマエッチング処理装置1での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
Then, if necessary, in response to an instruction from the
次に、上記プラズマエッチング装置1により本発明の一実施形態を実施する際の処理動作について説明する。
図2に示すように、TFTが形成された基板Gを準備する。この基板Gは、ガラスパネル(基板)101上に部分的にゲート電極102が形成されている。このゲート電極102は、高融点金属材料を含み、下から順に、Mo層102a、Al層102b、Mo層102cが積層された構造をなしている。そして、ゲート電極102およびガラスパネル101の表面の全面に窒化ケイ素(Si3N4)からなるゲート絶縁膜103が形成されている。ゲート絶縁膜103上にはトランジスタを形成するためのSi系膜としてa−Si(アモルファスシリコン)膜104が形成されており、かつゲート電極の上部にはチャンネル部105が形成されている。a−Si膜104の上には、高融点金属材料としてMoを含むソース電極106およびドレイン電極107が形成されている。このソース電極106およびドレイン電極107は、下から順に、Mo層106aおよび107a、Al層106bおよび107b、Mo層106cおよび107cが積層された構造をなしている。そして、ソース電極106およびドレイン電極107の上には、窒化ケイ素(Si3N4)からなるパッシベーション膜108が形成され、TFTの表面保護がなされている。なお、高融点金属材料としては、モリブデン以外に、例えばモリブデン合金、タングステン、タングステン合金などを用いることもできる。ここで、モリブデン合金としては、窒化モリブデンやチタンとモリブデンの合金が例示され、タングステン合金としては、チタン・タングステン合金、タングステンシリサイド、窒化タングステンなどが例示される。
Next, a processing operation when carrying out an embodiment of the present invention by the plasma etching apparatus 1 will be described.
As shown in FIG. 2, a substrate G on which a TFT is formed is prepared. In this substrate G, a
まず、ゲートバルブ37を開放した後、上記構造の基板Gを図示しないロードロック室から基板搬入出口36を介してチャンバー2内へと搬入し、サセプタ5上に載置する。この場合に、基板Gの受け渡しはサセプタ5の内部を挿通しサセプタ5から突出可能に設けられたリフターピン(図示せず)によって行われる。その後、ゲートバルブ37を閉じ、排気装置35によって、チャンバー2内が所定の真空度まで真空引きされ、エッチング処理が開始される。
First, after opening the
エッチング処理は、例えば図3に示すように、予めパターニングされたフォトレジスト膜PRをマスクとして行なわれ、複数の深さの異なるコンタクトホールを一度に形成する目的で行なわれる。
すなわち、1回のフォトリソグラフィー工程により得られたフォトレジスト膜PRのマスクパターンを用いたエッチング処理によって、ゲート電極102に接続するコンタクトホールと、ソース・ドレイン電極106・107に接続するコンタクトホールとの、深さの異なる2種類のコンタクトホールを形成する。
For example, as shown in FIG. 3, the etching process is performed with the use of a pre-patterned photoresist film PR as a mask to form a plurality of contact holes having different depths at a time.
That is, a contact hole connected to the
まず、チャンバー2内に処理ガスとしてCF4ガスおよびO2ガスを所定流量で導入する。すなわち、CF4供給源22およびO2供給源23のバルブ32を開き、マスフローコントローラ33により流量を所定量に制御しつつ、CF4ガスおよびO2ガスをガス供給管20、ガス導入口19を介してシャワーヘッド15の空間17へ導入する。処理ガスは、この空間17から、吐出孔18を介して、基板Gに対して均一に吐出される。これによりチャンバー2内は所定圧力に制御される。
First, CF 4 gas and O 2 gas are introduced into the chamber 2 as processing gases at a predetermined flow rate. That is, the
CF4ガスの流量は、十分なエッチング選択比を得る観点から、例えば、基板Gのサイズが3300〜3900cm2(より具体的には3600cm2程度)であるときは、0.2〜0.4L/min(sccm)とすることが好ましく、基板Gのサイズが25000〜30000cm2(より具体的には、27000cm2程度)であるときは、2〜3L/min(sccm)とすることが好ましい。さらに基板Gのサイズが40000〜45000cm2(より具体的には42000cm2程度)であるときは、3〜4L/min(sccm)とすることが好ましい。また、チャンバー2内の圧力は、エッチングにおける高選択性並びに形状制御性および面内均一性を確保する観点から、2〜66.7Paが好ましく、6.7〜46.7Paがより好ましい。 From the viewpoint of obtaining a sufficient etching selectivity, the flow rate of the CF 4 gas is, for example, 0.2 to 0.4 L when the size of the substrate G is 3300 to 3900 cm 2 (more specifically, about 3600 cm 2 ). / Min (sccm), and preferably 2 to 3 L / min (sccm) when the size of the substrate G is 25000 to 30000 cm 2 (more specifically, about 27000 cm 2 ). Further, when the size of the substrate G is 40000-45000 cm 2 (more specifically, about 42000 cm 2 ), it is preferably 3-4 L / min (sccm). Moreover, the pressure in the chamber 2 is preferably 2 to 66.7 Pa, more preferably 6.7 to 46.7 Pa, from the viewpoint of ensuring high selectivity in etching, shape controllability, and in-plane uniformity.
この状態で第1の高周波電源14a(および必要により、第2の高周波電源14b)から高周波電力が整合器13a(整合器13b)を介して下部電極としてのサセプタ5に印加され、これにより、下部電極としてのサセプタ5と上部電極としてのシャワーヘッド15との間に高周波電界が生じ、処理ガスが解離してプラズマ化し、これにより基板Gにエッチング処理が施される。高周波電力は、エッチングレートの確保と形状制御性および面内均一性を確保する観点から、基板Gの面積1cm2当り0.1〜1.5Wとすることが好ましい。
In this state, high-frequency power is applied from the first high-
エッチング処理によって、基板Gには、図4に示すようにパッシベーション膜108とゲート絶縁膜103を貫通し、ゲート電極102に到達するホール111と、パッシベーション膜108を貫通して例えばドレイン電極107(あるいはソース電極106)に到達するホール112とが一度に形成される。
通常、パッシベーション膜108の膜厚を1とした場合、ゲート絶縁膜103の膜厚は0.8〜2.0程度であるため、深さの異なる2種類のホール111,112において、ゲート電極102に到達するホール111の深さD1と、ドレイン電極107(あるいはソース電極106)に到達するホール112の深さD2との比は、例えばD1:D2=1.8〜3.0:1である。
By the etching process, the substrate G penetrates the
Usually, when the thickness of the
このようにしてエッチング処理を施した後、第1の高周波電源14a(および第2の高周波電源14b)からの高周波電力の印加を停止し、ガス導入を停止した後、チャンバー2内の圧力を所定の圧力まで減圧する。そして、ゲートバルブ37が開放され、基板Gが基板搬入出口36を介してチャンバー2内から図示しないロードロック室へ搬出されることにより基板Gのエッチング処理が終了する。
After performing the etching process in this manner, the application of the high frequency power from the first high
図4に示すように、ホール111はパッシベーション膜108とゲート絶縁膜103とをエッチングすることによって形成され、ホール112は、パッシベーション膜108のみをエッチングすることにより形成される。従って、ホール111とホール112を一括エッチングにより形成するには、パッシベーション膜108がエッチオフし、ホール112が形成された後、つまり、ドレイン電極107のMo層107cが露出した後でもエッチング処理を継続することが必要である。このため、露出したドレイン電極107のMo層107cは、ゲート絶縁膜103がエッチオフし、ホール111が形成されるまでの間、引き続きプラズマに曝されることになる。
As shown in FIG. 4, the hole 111 is formed by etching the
また、基板サイズの大型化が進展し、特に27000cm2以上の大型基板では、基板面内でのエッチングの均一性を確保することが難しくなりつつあるため、基板面内でのエッチングむらの発生を回避するために、十分なオーバーエッチングが行なわれる。このオーバーエッチングは、ゲート絶縁膜103がエッチオフし、ホール111が露出するまでを基準に定められるメインエッチング時間に対して、例えば10〜50%程度の時間で実施される。このようにメインエッチングに加えてオーバーエッチングを行なうことにより、露出したドレイン電極107(あるいはソース電極106)は、さらに所定時間に亘りプラズマに曝されることになる。
In addition, as the size of the substrate has been increased, it is becoming difficult to ensure the uniformity of etching within the substrate surface, particularly with a large substrate of 27000 cm 2 or more. In order to avoid this, sufficient over-etching is performed. This overetching is performed in a time of, for example, about 10 to 50% with respect to the main etching time determined based on the time until the
以上の理由から、図4に例示するようなTFT構造を有する基板Gに対して、ホール111とホール112とをエッチングによって同時に形成するには、ドレイン電極107の表面のMo層107cに対し、ゲート絶縁膜103を構成する窒化ケイ素(Si3N4)のエッチングレートを十分に高くすること、すなわちエッチング選択性を高めることが必要である。
For the above reasons, in order to simultaneously form the hole 111 and the
そのため、本実施形態では、処理ガスとしてCF4とO2を用い、プラズマエッチング処理の条件を制御することにより、1500mm×1800mmサイズ以上の大型基板に対しても、ソース電極106やドレイン電極107の材料であるMoに対して、窒化ケイ素を10以上の高い選択比でエッチングを行なうことが可能である。
Therefore, in this embodiment, CF 4 and O 2 are used as process gases and the conditions of the plasma etching process are controlled, so that the
図5は、図2と同様の構造のTFT構造を有するガラス基板に対して、図1に示すものと同様の構成のプラズマエッチング装置1を使用し、処理ガスの流量比を変化させてプラズマエッチング処理を行なった場合のエッチングレートと、エッチング選択比を示している。なお、図中の括弧内の数値は、流量比と、そのときのエッチングレートまたは選択比を示している。また、各プロットの意味は以下のとおりである。
S−SiN E/R:ガラス基板Sの窒化ケイ素膜(ゲート絶縁膜103)に対するエッチングレート。
S−Mo E/R:ガラス基板SのMo(Mo層107c)に対するエッチングレート。
L−SiN E/R:ガラス基板Lの窒化ケイ素膜(ゲート絶縁膜103)に対するエッチングレート。
L−Mo E/R:ガラス基板LのMo(Mo層107c)に対するエッチングレート。
S−Sel(SiN/Mo):ガラス基板SにおけるMoに対する窒化ケイ素膜のエッチング選択比。
L−Sel(SiN/Mo):ガラス基板LにおけるMoに対する窒化ケイ素膜のエッチング選択比。
5 uses a plasma etching apparatus 1 having a configuration similar to that shown in FIG. 1 on a glass substrate having a TFT structure having the same structure as FIG. 2, and changes the flow rate ratio of the processing gas to perform plasma etching. The etching rate and the etching selectivity when processing is performed are shown. The numerical values in parentheses in the figure indicate the flow rate ratio and the etching rate or selection ratio at that time. The meaning of each plot is as follows.
S-SiN E / R: etching rate of the glass substrate S with respect to the silicon nitride film (gate insulating film 103).
S-Mo E / R: Etching rate for Mo (
L-SiN E / R: Etching rate with respect to the silicon nitride film (gate insulating film 103) of the glass substrate L.
L-Mo E / R: Etching rate for Mo (
S-Sel (SiN / Mo): etching selectivity of the silicon nitride film to Mo in the glass substrate S.
L-Sel (SiN / Mo): etching selectivity of the silicon nitride film to Mo in the glass substrate L.
この試験では、サイズの異なる二種類のガラス基板(S,L)を使用した。各ガラス基板に対するプラズマエッチング処理条件は、以下のとおりである。なお、この試験では、メインエッチングの後に、メインエッチング時間に対して20%のオーバーエッチングを実施した。
<ガラス基板S;サイズ550mm×650mm>
上下部電極間ギャップ:210mm
高周波パワー:1560W(13.56MHz)
処理圧力:20Pa(150mTorr)
処理ガス流量:CF4流量を300mL/min(sccm)に固定し、O2流量を変化させた。
下部電極温度:25℃
In this test, two types of glass substrates (S, L) having different sizes were used. The plasma etching process conditions for each glass substrate are as follows. In this test, overetching of 20% with respect to the main etching time was performed after the main etching.
<Glass substrate S; size 550 mm × 650 mm>
Gap between upper and lower electrodes: 210mm
High frequency power: 1560W (13.56MHz)
Processing pressure: 20 Pa (150 mTorr)
Process gas flow rate: CF 4 flow rate was fixed at 300 mL / min (sccm), and O 2 flow rate was changed.
Lower electrode temperature: 25 ° C
<ガラス基板L;サイズ1500mm×1800mm>
上下部電極間ギャップ:210mm
高周波パワー(下部電極に2周波印加):6000W(13.56MHz)/1500W(3.2MHz)
処理圧力:33.3Pa(250mTorr)
処理ガス流量:CF4流量を2400mL/min(sccm)に固定し、O2流量を変化させた。
下部電極温度:25℃
<Glass substrate L; size 1500 mm × 1800 mm>
Gap between upper and lower electrodes: 210mm
High frequency power (2 frequency applied to the lower electrode): 6000 W (13.56 MHz) / 1500 W (3.2 MHz)
Processing pressure: 33.3 Pa (250 mTorr)
Process gas flow rate: CF 4 flow rate was fixed at 2400 mL / min (sccm), and O 2 flow rate was changed.
Lower electrode temperature: 25 ° C
図5より、ガラス基板Sの場合には、処理ガスの流量比O2/(CF4+O2)の百分率が2%〜10%の範囲であれば、選択比が10以上となることが読み取れる。また、ガラス基板Lの場合には、処理ガスの流量比O2/(CF4+O2)の百分率が20%以下であれば、選択比が10以上となることが読み取れる。
従って、処理ガスの流量比としては、
0%< [O2/(CF4+O2)]×100 ≦30%
とすることが好ましく、
2%≦ [O2/(CF4+O2)]×100 ≦20%
とすることがより好ましい。また、27000cm2以上のサイズの大型の基板Gを処理する場合には、前記CF4ガスの流量が、2L/min以上であることが好ましい。
From FIG. 5, it can be seen that in the case of the glass substrate S, if the percentage of the flow rate ratio O 2 / (CF 4 + O 2 ) of the processing gas is in the range of 2% to 10%, the selection ratio is 10 or more. . Further, in the case of the glass substrate L, it can be read that the selection ratio is 10 or more when the percentage of the process gas flow rate ratio O 2 / (CF 4 + O 2 ) is 20% or less.
Therefore, as a flow rate ratio of the processing gas,
0% <[O 2 / (CF 4 + O 2 )] × 100 ≦ 30%
Preferably,
2% ≦ [O 2 / (CF 4 + O 2 )] × 100 ≦ 20%
More preferably. When processing a large substrate G having a size of 27000 cm 2 or more, the flow rate of the CF 4 gas is preferably 2 L / min or more.
次に、処理ガスとして、SF6/O2/HeまたはCF4/O2を用い、図2と同様の構造のTFT構造を有するガラス基板(サイズ;1500mm×1800mm)に対して、図1に示すものと同様の構成のプラズマエッチング装置1を使用し、表1に示す条件でエッチングを実施した。ゲート絶縁膜のエッチングレートおよびMoのエッチングレートを測定し、エッチング選択比(ゲート絶縁膜のエッチングレート/Moのエッチングレート)を求めた。その結果を併せて表1に示した。 Next, SF 6 / O 2 / He or CF 4 / O 2 is used as a processing gas, and a glass substrate (size: 1500 mm × 1800 mm) having a TFT structure similar to that in FIG. 2 is shown in FIG. Etching was performed under the conditions shown in Table 1 using a plasma etching apparatus 1 having the same configuration as shown. The etching rate of the gate insulating film and the etching rate of Mo were measured, and the etching selectivity (the etching rate of the gate insulating film / the etching rate of Mo) was obtained. The results are also shown in Table 1.
表1から、処理ガスとしてCF4とO2を[O2/(CF4+O2)]×100=約14%の流量比で使用することによって、26.5〜41.3という良好なエッチング選択比が得られることが示された。これに対し、SF6系の処理ガスを用いた場合には、エッチング選択比は10程度であり、これ以上の基板の大型化には対応できないと考えられた。 From Table 1, good etching of 26.5 to 41.3 by using CF 4 and O 2 as processing gases at a flow rate ratio of [O 2 / (CF 4 + O 2 )] × 100 = about 14% It has been shown that selectivity can be obtained. On the other hand, when SF 6 type processing gas was used, the etching selectivity was about 10, and it was considered that it could not cope with the further increase in the size of the substrate.
さらに、上記試験と同様に、処理ガスとして、SF6/O2/HeまたはCF4/O2を用い、図2と同様の構造のTFT構造を有する、より大型のガラス基板(サイズ;1870mm×2200mm)に対して、図1に示すものと同様の構成のプラズマエッチング装置1を使用し、以下に示す条件でエッチングを実施した。 Further, as in the above test, SF 6 / O 2 / He or CF 4 / O 2 was used as the processing gas, and a larger glass substrate having a TFT structure similar to that shown in FIG. 2 (size: 1870 mm × 2200 mm), the plasma etching apparatus 1 having the same configuration as that shown in FIG. 1 was used, and etching was performed under the following conditions.
<実施例4>
高周波パワー:12kW(13.56MHz)
処理圧力:26.7Pa(200mTorr)
処理ガス流量:CF4流量3600mL/min(sccm)、O2流量600mL/min(sccm)
<Example 4>
High frequency power: 12kW (13.56MHz)
Processing pressure: 26.7 Pa (200 mTorr)
Process gas flow rate: CF 4 flow rate 3600 mL / min (sccm), O 2 flow rate 600 mL / min (sccm)
<比較例4>
高周波パワー:12kW(13.56MHz)
処理圧力:20Pa(150mTorr)
処理ガス流量:SF6流量1500mL/min(sccm)、O2流量1500mL/min(sccm)、He流量3000mL/min(sccm)
<Comparative example 4>
High frequency power: 12kW (13.56MHz)
Processing pressure: 20 Pa (150 mTorr)
Process gas flow rate: SF 6 flow rate 1500 mL / min (sccm), O 2 flow rate 1500 mL / min (sccm), He flow rate 3000 mL / min (sccm)
この試験におけるエッチング選択比は、比較例4が10、実施例4が23であった。この結果から、大型のガラス基板(サイズ;1870mm×2200mm)に対しては、CF4/O2ガスを用いることにより、高い選択比が得られるが、SF6/O2/Heガスでは十分な選択比が得られないことが確認された。 The etching selectivity in this test was 10 for Comparative Example 4 and 23 for Example 4. From this result, for a large glass substrate (size: 1870 mm × 2200 mm), a high selection ratio can be obtained by using CF 4 / O 2 gas, but SF 6 / O 2 / He gas is sufficient. It was confirmed that the selectivity was not obtained.
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では容量結合型の平行平板エッチング装置を用いたが、本発明のガス種でプラズマを形成することができれば装置は問わず、例えば、誘導結合型等の種々のプラズマ処理装置を用いることができる。
As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible.
For example, in the above embodiment, a capacitively coupled parallel plate etching apparatus is used. However, any apparatus can be used as long as it can form plasma with the gas species of the present invention. Can be used.
本発明は、例えばFPDなどの製造過程で好適に利用できる。 The present invention can be suitably used in the manufacturing process of, for example, FPD.
1;プラズマエッチング装置
2;チャンバー
5;サセプタ
14a;第1の高周波電源
14b;第2の高周波電源
15;シャワーヘッド
21;処理ガス供給機構
22;CF4供給源
23;O2供給源
50;プロセスコントローラ
101;ガラスパネル
102;ゲート電極
102a;Mo層
102b;Al層
102c;Mo層
103;ゲート絶縁膜
104;a−Si膜
105;チャンネル部
106;ソース電極
106a;Mo層
106b;Al層
106c;Mo層
107;ドレイン電極
107a;Mo層
107b;Al層
107c;Mo層
108;パッシベーション膜
1; plasma etching apparatus 2;
Claims (14)
前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、
前記CF 4 ガスと前記O 2 ガスの流量比率は、
0%< [O 2 /(CF 4 +O 2 )]×100 ≦30%
を満たすことを特徴とする、プラズマエッチング方法。 CF 4 and O 2 for a target object on which a thin film transistor having a gate electrode including a refractory metal material film and source / drain electrodes including a refractory metal material film is formed in a processing chamber of the plasma processing apparatus. A plurality of depths reaching each of the gate electrode and the source / drain electrodes by etching the silicon nitride film above the gate electrode and the source / drain electrodes. A plasma etching method for forming different contact holes at a time ,
The refractory metal material film is a film made of molybdenum or a molybdenum alloy;
The flow rate ratio between the CF 4 gas and the O 2 gas is
0% <[O 2 / (CF 4 + O 2 )] × 100 ≦ 30%
The plasma etching method characterized by satisfy | filling .
2%≦ [O2% ≦ [O 22 /(CF/ (CF 44 +O+ O 22 )]×100 ≦20%)] × 100 ≦ 20%
を満たすことを特徴とする、請求項1に記載のプラズマエッチング方法。The plasma etching method according to claim 1, wherein:
前記深さの異なるコンタクトホールにおいて、前記ゲート電極に到達するコンタクトホールの深さD1と、前記ソース・ドレイン電極に到達するコンタクトホールの深さD2との比は、D1:D2=1.8〜3.0:1であることを特徴とする、請求項1または請求項2に記載のプラズマエッチング方法。 A gate insulating film made of silicon nitride and a surface protective film made of silicon nitride are laminated on the gate electrode, and a surface protective film made of silicon nitride is formed on the source / drain electrodes,
In the contact holes having different depths, the ratio of the depth D 1 of the contact hole reaching the gate electrode and the depth D 2 of the contact hole reaching the source / drain electrode is D 1 : D 2 = The plasma etching method according to claim 1 or 2 , wherein the ratio is 1.8 to 3.0: 1.
前記制御プログラムは、実行時に、請求項1ないし請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御するものであることを特徴とする、コンピュータ読み取り可能な記憶媒体。 A computer-readable storage medium storing a control program that runs on a computer,
The computer-readable program is characterized in that, when executed, the control program controls the plasma processing apparatus so that the plasma etching method according to any one of claims 1 to 10 is performed. Possible storage medium.
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内にCF4とO2とを含む処理ガスを供給するためのガス供給手段と、
前記処理室内で請求項1から請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置。 A processing chamber for performing a plasma etching process on an object to be processed;
A support for placing the object to be processed in the processing chamber;
Exhaust means for depressurizing the processing chamber;
Gas supply means for supplying a processing gas containing CF 4 and O 2 into the processing chamber;
A control unit for controlling the plasma etching method according to any one of claims 1 to 10 to be performed in the processing chamber;
A plasma processing apparatus comprising:
前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、
前記CF 4 ガスと前記O 2 ガスの流量比率は、
0%< [O 2 /(CF 4 +O 2 )]×100 ≦30%
を満たすことを特徴とする、半導体装置の製造方法。 CF 4 and O 2 for a target object on which a thin film transistor having a gate electrode including a refractory metal material film and source / drain electrodes including a refractory metal material film is formed in a processing chamber of the plasma processing apparatus. A plurality of depths reaching each of the gate electrode and the source / drain electrodes by etching the silicon nitride film above the gate electrode and the source / drain electrodes. viewing including the step of forming a different contact hole at a time of of,
The refractory metal material film is a film made of molybdenum or a molybdenum alloy;
The flow rate ratio between the CF 4 gas and the O 2 gas is
0% <[O 2 / (CF 4 + O 2 )] × 100 ≦ 30%
The manufacturing method of the semiconductor device characterized by satisfying these .
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005340542A JP4936709B2 (en) | 2005-11-25 | 2005-11-25 | Plasma etching method and semiconductor device manufacturing method |
| KR1020060116447A KR100835023B1 (en) | 2005-11-25 | 2006-11-23 | Plasma etching method and method for manufacturing semiconductor device |
| CNB2006101468156A CN100492601C (en) | 2005-11-25 | 2006-11-24 | Plasma etching method and semiconductor device manufacturing method |
| TW095143594A TWI412075B (en) | 2005-11-25 | 2006-11-24 | Plasma etching method and manufacturing method of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005340542A JP4936709B2 (en) | 2005-11-25 | 2005-11-25 | Plasma etching method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007149852A JP2007149852A (en) | 2007-06-14 |
| JP4936709B2 true JP4936709B2 (en) | 2012-05-23 |
Family
ID=38112583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005340542A Active JP4936709B2 (en) | 2005-11-25 | 2005-11-25 | Plasma etching method and semiconductor device manufacturing method |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4936709B2 (en) |
| KR (1) | KR100835023B1 (en) |
| CN (1) | CN100492601C (en) |
| TW (1) | TWI412075B (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866876B (en) * | 2009-04-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | Process for manufacturing contact hole |
| JP5310409B2 (en) * | 2009-09-04 | 2013-10-09 | 東京エレクトロン株式会社 | Plasma etching method |
| JP5299245B2 (en) * | 2009-12-03 | 2013-09-25 | カシオ計算機株式会社 | Method for dry etching insulating film on molybdenum metal film and method for manufacturing thin film transistor panel |
| US8940647B2 (en) | 2011-12-28 | 2015-01-27 | Boe Technology Group Co., Ltd. | Method for surface treatment on a metal oxide and method for preparing a thin film transistor |
| CN102651317B (en) * | 2011-12-28 | 2015-06-03 | 京东方科技集团股份有限公司 | Surface treatment method of metal oxide and preparation method of thin film transistor |
| CN102751241B (en) * | 2012-06-29 | 2014-05-21 | 京东方科技集团股份有限公司 | Method for manufacturing array substrate via hole and array substrate manufacturing process |
| CN103489786B (en) * | 2013-09-18 | 2015-11-25 | 京东方科技集团股份有限公司 | A kind of manufacture method of array base palte |
| JP6207947B2 (en) * | 2013-09-24 | 2017-10-04 | 東京エレクトロン株式会社 | Method for plasma processing a workpiece |
| KR102188067B1 (en) * | 2014-05-27 | 2020-12-07 | 엘지디스플레이 주식회사 | Thin Film Transistor Array Substrate and Method for Manufacturing the Same |
| KR102635447B1 (en) | 2018-06-25 | 2024-02-08 | 삼성디스플레이 주식회사 | Method for manufacturing organic light emitting display |
| JP7061941B2 (en) * | 2018-08-06 | 2022-05-02 | 東京エレクトロン株式会社 | Etching method and manufacturing method of semiconductor device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2003A (en) * | 1841-03-12 | Improvement in horizontal windivhlls | ||
| DE2658448C3 (en) * | 1976-12-23 | 1979-09-20 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Process for etching a layer of silicon nitride applied to a semiconductor body in a gas plasma |
| JPH01187872A (en) * | 1988-01-14 | 1989-07-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH09148429A (en) * | 1995-11-17 | 1997-06-06 | Sony Corp | Manufacture of semiconductor device |
| JP3362093B2 (en) * | 1995-12-11 | 2003-01-07 | 株式会社日立製作所 | How to remove etching damage |
| WO1997026585A1 (en) * | 1996-01-18 | 1997-07-24 | Hitachi, Ltd. | Liquid crystal display device and method for manufacturing the same |
| US6303045B1 (en) * | 1997-03-20 | 2001-10-16 | Lam Research Corporation | Methods and apparatus for etching a nitride layer in a variable-gap plasma processing chamber |
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| JP3587683B2 (en) * | 1997-05-27 | 2004-11-10 | 三菱電機株式会社 | Active matrix substrate, method for forming contact hole in the substrate, and liquid crystal display device using the substrate |
| KR19990021368A (en) * | 1997-08-30 | 1999-03-25 | 김영환 | Method of manufacturing fine contact of semiconductor device |
| JPH11176809A (en) * | 1997-12-10 | 1999-07-02 | Matsushita Electric Ind Co Ltd | Dry etching method and semiconductor device manufacturing method |
| US6060400A (en) * | 1998-03-26 | 2000-05-09 | The Research Foundation Of State University Of New York | Highly selective chemical dry etching of silicon nitride over silicon and silicon dioxide |
| KR100300866B1 (en) | 1999-06-28 | 2001-11-01 | 박종섭 | Method for forming bottom electrode of semiconductor memory device |
| JP4780818B2 (en) * | 2000-03-03 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| JP2002296609A (en) * | 2001-03-29 | 2002-10-09 | Nec Corp | Liquid crystal display device and its manufacturing method |
| KR100421480B1 (en) * | 2001-06-01 | 2004-03-12 | 엘지.필립스 엘시디 주식회사 | Method for Processing Surface of Organic Isolation Film and Method of Fabricating Thin Film Transistor Substate using the same |
| JP4060125B2 (en) * | 2002-05-30 | 2008-03-12 | シャープ株式会社 | Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof |
| KR100469914B1 (en) * | 2002-12-30 | 2005-02-02 | 주식회사 하이닉스반도체 | A method for forming a semiconductor device |
| JP4668530B2 (en) * | 2003-12-15 | 2011-04-13 | シチズンホールディングス株式会社 | Manufacturing method of semiconductor device |
| US7358192B2 (en) * | 2004-04-08 | 2008-04-15 | Applied Materials, Inc. | Method and apparatus for in-situ film stack processing |
| JP4772456B2 (en) * | 2005-11-04 | 2011-09-14 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium |
-
2005
- 2005-11-25 JP JP2005340542A patent/JP4936709B2/en active Active
-
2006
- 2006-11-23 KR KR1020060116447A patent/KR100835023B1/en active Active
- 2006-11-24 TW TW095143594A patent/TWI412075B/en active
- 2006-11-24 CN CNB2006101468156A patent/CN100492601C/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN100492601C (en) | 2009-05-27 |
| JP2007149852A (en) | 2007-06-14 |
| KR100835023B1 (en) | 2008-06-03 |
| CN1971856A (en) | 2007-05-30 |
| KR20070055384A (en) | 2007-05-30 |
| TW200725734A (en) | 2007-07-01 |
| TWI412075B (en) | 2013-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412075B (en) | Plasma etching method and manufacturing method of semiconductor | |
| JP4877747B2 (en) | Plasma etching method | |
| CN100514570C (en) | Plasma etching method | |
| JP5154140B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050233093A1 (en) | Film formation method and apparatus utilizing plasma CVD | |
| US20090221148A1 (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
| TWI608516B (en) | Plasma processing apparatus, plasma processing method and memory media | |
| US9177781B2 (en) | Plasma processing method and manufacturing method of semiconductor device | |
| KR101068014B1 (en) | Plasma Etching Methods, Plasma Etching Devices and Computer Storage Media | |
| KR100880746B1 (en) | Plasma etching method, plasma etching apparatus, computer storage medium and storage medium storing processing recipe | |
| TW201721713A (en) | Method of processing object to be processed | |
| JP2006156486A (en) | Substrate processing method and method of manufacturing semiconductor device | |
| JPWO2007125836A1 (en) | Method for forming Ti film | |
| JP5004432B2 (en) | Method for forming metal silicide film, pretreatment method, film forming system, control program, and computer storage medium | |
| TWI699455B (en) | Method of etching multilayer film | |
| CN101114589A (en) | Method and apparatus for manufacturing semiconductor device, computer storage medium, and storage medium storing processing recipe | |
| CN107808824A (en) | plasma etching method | |
| JP5047644B2 (en) | Plasma etching method, plasma etching apparatus, control program, and computer storage medium | |
| JPWO2007123211A1 (en) | Method for forming Ti film | |
| JP4754380B2 (en) | Plasma etching method, control program, storage medium, and plasma processing apparatus | |
| KR100886989B1 (en) | Method for forming ti film and computer readable storage medium | |
| JP2006156992A (en) | Plasma processing method | |
| JP2008181996A (en) | Method of manufacturing semiconductor device, apparatus of manufacturing semiconductor device, control program, and computer storage medium | |
| JPWO2007125837A1 (en) | Method for forming Ti film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4936709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |