[go: up one dir, main page]

JP5029299B2 - キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 - Google Patents

キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 Download PDF

Info

Publication number
JP5029299B2
JP5029299B2 JP2007290691A JP2007290691A JP5029299B2 JP 5029299 B2 JP5029299 B2 JP 5029299B2 JP 2007290691 A JP2007290691 A JP 2007290691A JP 2007290691 A JP2007290691 A JP 2007290691A JP 5029299 B2 JP5029299 B2 JP 5029299B2
Authority
JP
Japan
Prior art keywords
film
oxide film
hole
anode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007290691A
Other languages
English (en)
Other versions
JP2009117698A (ja
Inventor
健司 塩賀
和明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007290691A priority Critical patent/JP5029299B2/ja
Publication of JP2009117698A publication Critical patent/JP2009117698A/ja
Application granted granted Critical
Publication of JP5029299B2 publication Critical patent/JP5029299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、半導体集積回路素子の近傍に実装され、半導体集積回路素子の高周波領域での安定動作に寄与するデカップリングキャパシタに適したキャパシタ、及びそのキャパシタを含む半導体装置、及びキャパシタの製造方法に関する。
マイクロプロセッサをはじめとする半導体集積回路素子において、動作速度の高速化と低消費電力化が進んでいる。GHz帯の周波数領域で、しかも低電圧で半導体集積回路素子を安定して動作させるために、負荷インピーダンスの急激な変動に起因して生ずる電源電圧変動を抑制すると共に、電源の高周波ノイズを除去することが極めて重要である。
一般に、電源電圧の変動や高周波ノイズによる誤動作を防止するために、実装基板上の半導体集積回路素子の近傍に、デカップリングキャパシタが実装される。このデカップリングキャパシタには、大容量化と、高周波領域における低インダクタンス化との両立が求められる。
下記の特許文献1〜3に、誘電体膜として酸化物誘電体材料を用いた薄膜キャパシタが開示されている。下記の特許文献4〜8に、誘電体膜に弁金属の陽極酸化皮膜を用いた電解コンデンサが開示されている。「弁金属」とは、陽極酸化により表面に酸化物の皮膜が形成される金属を意味する。
特開2003−197463号公報 特開2004−79801号公報 特開2004−214589号公報 特開2005−108872号公報 特開2001−307955号公報 特開2005−12084号公報 特開2004−172154号公報 特開平11−87182号公報
特許文献1〜3に開示されているキャパシタでは、電極材料として酸化され難いPtやAuを使用することが一般的である。また、薄膜形成のためにスパッタリング装置等の真空装置を導入しなければならない。このため、製造コストの低減を図ることが困難である。
引用文献4〜8に開示された電解コンデンサは、陽極酸化皮膜を薄くし、かつその表面積を大きくすることができるため、静電容量を大きくすることが可能である。ところが、陽極酸化皮膜の厚さと耐電圧との間には特定の関係があるため、静電容量を高めるために陽極酸化皮膜を無条件に薄くすることはできない。このため、電解コンデンサの外形寸法を大きくすることなく、耐電圧を維持したまま、静電容量を大きくすることは困難である。 また、実装基板に、種々の電圧が印加される複数の電源配線が設けられている場合がある。この場合、電源配線ごとにデカップリングキャパシタを配置しなければならない。このため、実装基板上で、デカップリングキャパシタの占める面積が大きくなる。
本発明の目的は、省スペース化、及び製造コストの低減を図ることが可能なキャパシタ、及びその製造方法を提供することである。本発明の他の目的は、このキャパシタが実装された半導体装置を提供することである。
本発明の一観点によると、陽極酸化により表面に酸化物の皮膜が形成される金属からなる第1の陽極膜と、前記第1の陽極膜の一方の表面を覆う絶縁性の第1の酸化皮膜と、陽極酸化により表面に酸化物の皮膜が形成される金属からなる第2の陽極膜と、前記第2の陽極膜の一方の表面を覆う絶縁性の第2の酸化皮膜と、前記第1の酸化皮膜と前記第2の酸化皮膜とを接着する導電性の陰極接着層と、前記第2の陽極膜及び第2の酸化皮膜を貫通し、該第2の陽極膜からは電気的に絶縁され、前記陰極接着層に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された引出陰電極と、前記第2の陽極膜、第2の酸化皮膜、導電性接着層、及び第1の酸化皮膜を貫通し、該第2の陽極膜、及び導電性接着層からは電気的に絶縁され、前記第1の陽極膜に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された第1の引出陽電極と、前記第2の陽極膜に電気的に接続された第2の引出陽電極と、を有することを特徴とするキャパシタが提供される。
本発明の他の観点によると、
第1の電源線、該第1の電源線に印加される電源電圧とは異なる電源電圧が印加される第2の電源線、及び接地線を有する実装基板と、
前記実装基板に実装され、それぞれ前記第1の電源線、第2の電源線、及び接地線に接続された第1の電源端子、第2の電源端子、及び接地端子を有する半導体集積回路素子と、
上記キャパシタであって、前記第1の引出陽電極、第2の引出陽電極、及び引出陰電極が、それぞれ前記第1の電源線、第2の電源線及び接地線に接続されたキャパシタと
を有する半導体装置が提供される。
本発明のさらに他の観点によると、
(a)陽極酸化により表面に酸化物の皮膜が形成される金属からなる陽極膜、該陽極膜の表面を覆う絶縁性の酸化皮膜、及び該酸化皮膜の表面を覆う導電性高分子材料からなる陰極層が積層された第1及び第2の積層構造物を準備する工程と、
(b)前記第1の積層構造物と第2の積層構造物とを、前記陰極層同士を対向させて、導電性の接着剤で両者を相互に接着する工程と、
(c)前記第1の積層構造物の陽極膜を台座基板の主表面に接着する工程と、
(d)前記第2の積層構造物側から、前記第1の積層構造物の陽極膜と酸化皮膜との界面よりも深い位置まで達する第1の穴を形成する工程と、
(e)前記第2の積層構造物側から、前記第2の積層構造物の酸化皮膜と陰極層との界面よりも深い位置まで達し、かつ前記第1の積層構造物の酸化皮膜までは達しない第2の穴を形成する工程と、
(f)前記台座基板の主表面、前記第1の穴及び第2の穴の内面、及び前記第1及び第2の積層構造物の表面を、絶縁性の保護膜で覆う工程と、
(g)前記第1の穴の底面が露出し、該第1の穴の側面は露出しないように、前記保護膜に第3の穴を形成する工程と、
(h)前記第2の穴の底面が露出し、該第2の穴の側面は露出しないように、前記保護膜に第4の穴を形成する工程と、
(f)前記保護膜に、前記第2の積層構造物の陽極膜を露出させる第5の穴を形成する工程と、
(g)前記第3〜第5の穴内に導電性材料を充填して、それぞれ第1の積層構造物の陽極膜、第1及び第2の積層構造物の陰極膜、及び第2の積層構造物の陽極膜に電気的に接続された第1の引出陽電極、引出陰電極、及び第2の引出陽電極を形成する工程と
を有するキャパシタの製造方法が提供される。
2つの電解コンデンサが積層され、電極が一方の表面に引き出されているため、1つ分のスペースに、2つの電解コンデンサを実装することができる。この2つの電解コンデンサを並列接続すると、静電容量を約2倍にすることができる。製造に、Pt等の高価な材料を用いる必要がないため、製造コストの低減を図ることができる。
図1A〜図1Hを参照して、第1の実施例によるキャパシタの製造方法について説明する。
図1Aに示すように、例えば厚さ0.08mm、平面寸法30cm×30cmのアルミニウム箔の表面を塩酸と燐酸とを用いた電解エッチング処理により多孔質化して第1の陽極膜10Aを準備する。表面が多孔質化された第1の陽極膜10Aを、フッ硝酸及び蒸留水で順番に洗浄する。洗浄後、陽極化成を行うことにより、表面に第1の酸化皮膜11Aを形成する。陽極化成には、純水1000mlに対してアジピン酸アンモニウムを150g溶解させた水溶液を用いる。陽極化成時の水溶液の温度を85℃、化成電圧を100V、電圧印加時間を20分とした。電流は0.3Aであった。これにより、厚さ約35nmの第1の酸化皮膜11Aが形成される。
図1Aでは、便宜上、第1の陽極膜10Aと第1の酸化皮膜11Aとの界面を平坦面のように表しているが、実際には、第1の陽極膜10Aの表面が多孔質になっており、第1の酸化皮膜11Aは、多孔質化された凹凸を有する表面に倣うように形成される。このため、第1の酸化皮膜11Aの表面にも、第1の陽極膜10Aの表面の凹凸を反映した凹凸が現れる。
第1の陽極膜10Aには、表面に酸化皮膜が形成されて不動態となる弁金属を用いてもよい。
第1の酸化皮膜11Aの表面に、厚さ15μmの第1の陰極層12Aを形成する。第1の陰極層12Aは、例えばポリエチレンジオキシチオフェンとスチレンスルホン酸とを含む溶液の塗布、及び乾燥を2回繰り返すことにより形成される。この溶液は、第1の酸化皮膜11Aの表面の凹部内に含浸する。その結果、第1の酸化皮膜11Aの表面を覆い、かつ表面の凹部内を埋め込む第1の陰極層12Aが形成される。第1の陰極層12Aには、その他の導電性高分子材料、例えばポリピロール等を用いてもよい。
ここまでの工程により、第1の陽極膜10A、第1の酸化皮膜11A、及び第1の陰極層12Aがこの順番に積層された第1の積層構造物13Aが得られる。
図1Bに示すように、第2の陽極膜10B、第2の酸化皮膜11B、及び第2の陰極層12Bからなる第2の積層構造物13Bを作製する。第2の積層構造物13Bは、第1の積層構造物13Aと同一の方法で作製され、同一の積層構造を有する。
第1の積層構造物13Aと第2の積層構造物13Bとを、第1の陰極層12Aと第2の陰極層12Bとが対向するように配置し、両者を、導電性接着剤で接着する。導電性接着剤として、例えばエポキシ系銀ペーストを用いることができる。エポキシ系銀ペーストの硬化条件は、例えば温度130℃、加熱時間1時間である。これにより、第1の陰極層12Aと第2の陰極層12Bとの間に、導電性の陰極接着層15が形成される。陰極接着層15の厚さは、例えば40μmである。
第1の積層構造物13Aと第2の積層構造物13Bとを接着した後、例えば一辺の長さが4〜5mmの正方形状の小片に分割する。
図1Cに示すように、ガラス等からなる台座基板20の主表面に、第1の陽極膜10Aを対向させ、両者を導電性接着剤、例えばエポキシ系銀ペーストで接着する。台座基板20と第1の陽極膜10Aとの間に、導電性接着層18が形成される。導電性接着層18の厚さは、例えば40μmである。台座基板20に、PETフィルム、シリコン基板、プリント配線基板等を用いてもよい。
図1Dに示すように、第2の陽極膜10Bの表面から、第1の陽極膜10Aまで達する第1の穴22を、ドリルを用いたミーリング加工により形成する。さらに、第1の穴22とは異なる位置に、第2の陽極膜10Bの表面から、陰極接着層15まで達する第2の穴23を同様の方法で形成する。第1の穴22及び第2の穴23の平面形状は、例えば直径150〜200μmの円形である。
台座基板20の厚さ、導電性接着層18の厚さ、その上に接着されている第1の積層構造物13A、第2の積層構造物13Bの各層の厚さ、及び両者を接着する陰極接着層15の厚さが決まっているため、第1の穴22及び第2の穴23の深さを高精度に制御することが可能である。
図1Eに示すように、真空ラミネート法を用いて、台座基板20の主表面、第1の穴22の内面、第2の穴23の内面、第1の積層構造物13A及び第2の積層構造物13Bの表面に、絶縁性の保護膜28を密着させる。保護膜28として、例えばエポキシ樹脂にシリカを含有させた樹脂膜を用いることができる。この樹脂膜は、例えば、減圧雰囲気中において、ゴムローラ等で加圧することにより密着させることができる。例えば、加圧時の温度は150℃、圧力は0.6MPaとする。
厚さ35μmの樹脂膜を密着させた後、その上に、同じ条件で厚さ35μmの樹脂膜を密着させることにより、第1の穴22及び第2の穴23の内部が保護膜28で埋め尽くされ、保護膜28の上面がほぼ平坦になる。なお、この樹脂膜を密着させた後、約180℃で約1時間の熱硬化処理を行う。
保護膜28として、エポキシ樹脂にシリカを含有させた樹脂膜に代えて、その他の絶縁性の樹脂膜を用いてもよい。
図1Fに示すように、第1の穴22内に充填されている保護膜28に、第1の穴22の底面を露出させる第3の穴32を形成する。同様に、第2の穴23の底面を露出させる第4の穴33を形成する。第3の穴32及び第4の穴33の直径は約100μmであり、第1の穴22及び第2の穴23よりも細い。このため、第1の穴22及び第2の穴23の側面は、保護膜28で覆われたままである。
さらに、第1の穴22及び第2の穴23とは異なる位置に、第2の陽極膜10Bを露出させる第5の穴34を形成する。第5の穴34の直径は約100μmである。第3〜第5の穴32〜34の形成は、ドリルを用いたミーリング加工により行う。
図1Gに示すように、第3の穴32の内面、及び内面に連続する保護膜28の上面の環状領域を、バンプ下地金属膜37で覆う。同様に、第4の穴33の内面、及び内面に連続する保護膜28の上面の環状領域を、バンプ下地金属膜38で覆い、第5の穴34の内面、及び内面に連続する保護膜28の上面の環状領域を、バンプ下地金属膜39で覆う。バンプ下地金属膜37〜39は、例えばNi膜、Cu膜、及びTi膜がこの順番に積層された3層構造を有する。バンプ下地金属膜37〜39の形成は、スパッタリングによる成膜、及びフォトリソグラフィを利用したパターニングにより行うことができる。
図1Hに示すように、Sn−Ag−Cuのはんだペーストを、印刷法を用いて第3〜第5の穴32〜34内に充填する。これにより、第1〜第3のバンプ42〜44が形成される。第1のバンプ42は、第3の穴32内に充填され、第1の陽極膜10Aに接続される。第2のバンプ43は、第4の穴33内に充填され、陰極接着層15に接続される。第3のバンプ44は、第5の穴34内に充填され、第2の陽極膜10Bに接続される。
第1の陽極膜10Aを陽極とし、第1の陰極層12Aを陰極とし、第1の酸化皮膜11Aを誘電体膜とする第1の電解コンデンサC1、及び第2の陽極膜10Bを陽極とし、第2の陰極層12Bを陰極とし、第2の酸化皮膜11Bを誘電体膜とする第2の電解コンデンサC2が構成される。第1の電解コンデンサC1の陰極12Aと第2の電解コンデンサC2の陰極12Bとは、陰極接着層15により電気的に接続される。
第1のバンプ42は、第1の電解コンデンサC1の陽極10Aを、保護膜28の表面まで引き出す第1の引出陽電極V1としての機能を持ち、第3のバンプ44は、第2の電解コンデンサC2の陽極10Bを、保護膜28の表面まで引き出す第2の引出陽電極V2としての機能を持つ。第2のバンプ43は、第1及び第2の電解コンデンサC1及びC2の陰極12A及び12Bを、保護膜28の表面まで引き出す引出陰電極Gとしての機能を持つ。第1の引出陽電極V1は、第1の穴22の側面を覆う保護膜28により、第2の陽極膜10B、第2の陰極層12B、陰極接着層15、及び第1の陰極層12Aから電気的に絶縁されている。引出陰電極Gは、第2の穴23の側面を覆う保護膜28により、第2の陽極膜10Bから電気的に絶縁されている。
図2に、保護膜28側から見たキャパシタの平面図を示す。台座基板20の外周よりもやや内側に、第1及び第2の電解コンデンサC1及びC2の外周が位置する。第1及び第2の電解コンデンサC1及びC2の外周よりも内側に、複数の第1の引出陽電極V1、第2の引出陽電極V2、及び引出陰電極Gが配置されている。一例として、これらの電極は、正方格子の格子点に相当する位置に配置される。
正方格子の1つの行または1つの列に着目すると、引出陽電極V1またはV2と、引出陰電極Gとが交互に配置されている。引出陽電極V1またはV2を厚さ方向に流れる電流と、引出陰電極Gを厚さ方向に流れる電流とは、相互に反対向きである。引出陽電極V1またはV2と、引出陰電極Gとを交互に配置すると、これらを流れる電流によって発生する磁界が相互に弱め合うため、インダクタンスを減少させることができる。特に、引出陽電極V1とV2とに印加される電圧が同電位である場合、これらを流れる同じ大きさの電流によって発生する磁界が打ち消し合うため、インダクタンス減少の効果が顕著である。
第1の実施例においては、バンプ下地金属膜37〜39の成膜を除き、真空装置を用いることなく、陽極化成、塗布法、印刷法、真空ラミネート法等により各膜が形成される。このため、製造コストの低減を図ることが可能になる。
また、第1の穴22、第2の穴23、第3の〜第5の穴32〜34を、ミーリング加工により形成するため、フォトリソグラフィとエッチングを用いて穴を形成する場合に比べて、製造コストの低減を図ることが可能である。なお、これらの穴の形成には、レーザドリルを用いたレーザ加工を採用してもよい。
さらに、第1の実施例によるキャパシタでは、第1の電解コンデンサC1と第2の電解コンデンサC2とが積層されており、第2の陽極膜10Bの外側の表面(保護膜28が形成されている面)に全ての電極が引き出されている。このため、電極が引き出されている面を実装基板に対向させて実装することが可能である。すなわち、1つ分の電解コンデンサの領域内に、2つの電解コンデンサC1及びC2を実装することができる。これにより、省スペース化を図ることが可能になる。
また、第1の引出陽電極V1と第2の引出陽電極V2とを接続して1つのキャパシタとして利用する場合には、単位面積当たりの静電容量を約2倍にすることができる。
図3に、第2の実施例によるキャパシタの断面図を示す。以下、第1の実施例によるキャパシタとの相違点に着目して説明する。
第2の実施例では、第1の穴22及び第3の穴32が、導電性接着層18まで達している。この場合、第1の引出陽電極V1は、導電性接着層18を介して第1の陽極膜10Aに電気的に接続される。第1の陽極膜18と台座基板20とを接着する接着剤として、導電性のものを使用すると、第1の穴22及び第3の穴32が第1の陽極膜10Aを貫通して導電性接着層18まで達しても、電気的接続を確保することができる。第1の陽極膜10Aの、台座基板20に対向する表面に酸化皮膜が形成されていてもよい。この酸化皮膜は、第1の陽極膜10Aの表面にエポキシ系銀ペースト等の導電性接着剤を、スキージを用いて印刷法により塗布する際に破壊される。
なお、第1の実施例のように、第1の穴22及び第3の穴32の底面に第1の陽極膜10Aが露出する場合には、第1の陽極膜10Aと台座基板20とを接着する接着剤として導電性のものを用いる必要はない。
第2の穴23及び第4の穴33の底面に、陰極接着層15ではなく、第2の陰極層12Bが露出している。この場合も、引出陰電極Gは、第1及び第2の電解コンデンサC1及びC2の陰極層12A及び12Bに電気的に接続される。なお、第2の穴23及び第4の穴33の底面に、第1の陰極層12Aを露出させてもよい。いずれの場合にも、第2の穴23及び第3の穴33は、第2の陰極層12Bと第2の酸化皮膜11Bとの界面よりも深い位置まで達し、第1の酸化皮膜11Aまでは達しない。
次に、第3の実施例について説明する。第1の実施例では、陽極膜10A及び10Bにアルミニウム箔を用いたが、第3の実施例では、アルミニウム箔に代えてニオブ箔を用いる。ニオブ箔の厚さは、例えば0.1mmとする。
ニオブ箔を酸及び蒸留水で順番に洗浄した後、リン酸溶液中で陽極化成を行うことにより、ニオブ箔の表面にニオブ酸化皮膜を形成する。陽極化成時の液温は90℃、化成電圧は150V、電圧印加時間は10分とする。電流は0.6Aである。酸化皮膜を形成した後の工程は、第1の実施例の場合と同様である。
ニオブ酸化皮膜の比誘電率は約42であり、アルミニウム酸化皮膜の比誘電率8に比べて大きい。このため、キャパシタの大容量化に適している。
陽極膜に用いることができる弁金属として、アルミニウム(Al)、ニオブ(Nb)の他に、例えばチタン(Ti)、錫(Sn)、ハフニウム(Hf)、タンタル(Ta)等が挙げられる。
次に、第4の実施例について説明する。第1の実施例では、第1の積層構造物13Aの作製と、第2の積層構造物13Bの作製とを、同一の条件で行ったが、第4の実施例では、相互に異なる条件で行う。
例えば、第1の陽極膜10Aの表面を多孔質化するための電解エッチング条件と、第2の陽極膜10Bの表面を多孔質化するための電解エッチング条件とを異ならせる。これにより、第1の陽極膜10Aの実効表面積と、第2の陽極膜10Bの実効表面積とを異ならせることができる。
また、第1の陽極膜10Aの陽極化成条件と、第2の陽極膜10Bの陽極化成条件とを相互に異ならせる。例えば、第1の陽極膜10Aの陽極化成は、液温85℃、電圧100V、電圧印加時間20分の条件で行う。電流は、0.3Aになる。第2の陽極膜10Bの陽極化成は、液温85℃、電圧75V、電圧印加時間40分の条件で行う。電流は、0.2Aになる。これにより、第1の陽極膜10Aの表面を覆う第1の酸化皮膜11Aと、第2の陽極膜10Bの表面を覆う第2の酸化皮膜11Bとは、厚さが異なることになる。
第1の酸化皮膜11Aの表面に、ポリピロールを含む溶液を塗布し、乾燥させる。塗布と乾燥とを3回繰り返すことにより、厚さ30μmの第1の陰極層12Aを形成する。同様に、第2の酸化皮膜11Bの表面上に、厚さ30μmの第2の陰極層12Bを形成する。その後の工程は、第1の実施例の場合と同様である。
第4の実施例では、図1Hに示した第1の電解コンデンサC1と第2の電解コンデンサC2との静電容量が異なる。このように、第4の実施例によると、静電容量の異なる2つの電解コンデンサを積層することができる。このため、実装基板上に確保すべき領域の面積を小さくすることができる。
図4Aに、上記実施例によるキャパシタを実装した電子回路装置の概略断面図を示し、図4Bに、その等価回路図を示す。実装基板55内に、第1の電源線LV1、第2の電源線LV2、及び接地線LGが埋め込まれている。第2の電源線LV2には、第1の電源線LV1に印加される電源電圧とは異なる電源電圧が印加される。接地線LGには、接地電圧が印加される。実装基板55の表面に、半導体集積回路素子51及びキャパシタ50が、フリップチップボンディングにより実装されている。
半導体集積回路素子51の第1の電源端子、第2の電源端子、及び接地端子が、それぞれ第1の電源線LV1、第2の電源線LV2、及び接地線LGに接続されている。キャパシタ50の第1の引出陽電極V1、第2の引出陽電極V2、及び引出陰電極Gが、それぞれ第1の電源線LV1、第2の電源線LV2、及び接地線LGに接続されている。
第1の電解コンデンサC1と第2の電解コンデンサC2とが、異なる電源線に接続され、別々のキャパシタとして機能する。第1の電解コンデンサC1及び第2の電解コンデンサC2に、相互に異なる静電容量が要求される場合には、第4の実施例によるキャパシタを用いればよい。この場合、通常は1つのキャパシタしか実装できない領域に、2つのキャパシタを実装することができる。これにより、デカップリングキャパシタの省スペース化を測ることが可能になる。
図4Cに示すように、キャパシタ50の第1の引出陽電極V1と第2の引出陽電極V2とを、1つの電源線LVに接続し、キャパシタ50を、第1の電解コンデンサC1と第2の電解コンデンサC2との並列接続からなる1つのキャパシタとして用いてもよい。実装基板上に1つの平面状電解コンデンサを配置する場合に比べて、同一面積の領域内に、2倍の静電容量を持つキャパシタを配置することができる。この構成は、大きな静電容量が要求される場合に適している。
上記実施例では、導電性高分子材料からなる陰極層を配置した電解コンデンサについて示したが、陰極層に導電性高分子材料を用いることは必須ではない。例えば、陰極接着層15を、酸化皮膜11A及び11Bの表面に直接配置してもよい。この場合、陰極接着層15が陰極層として機能する。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
以上の各実施例に関し、さらに以下の付記を開示する。
(付記1)
陽極酸化により表面に酸化物の皮膜が形成される金属からなる第1の陽極膜と、
前記第1の陽極膜の一方の表面を覆う絶縁性の第1の酸化皮膜と、
陽極酸化により表面に酸化物の皮膜が形成される金属からなる第2の陽極膜と、
前記第2の陽極膜の一方の表面を覆う絶縁性の第2の酸化皮膜と、
前記第1の酸化皮膜と前記第2の酸化皮膜とを接着する導電性の陰極接着層と、
前記陰極接着層に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された引出陰電極と、
前記第1の陽極膜に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された第1の引出陽電極と
を有することを特徴とするキャパシタ。
(付記2)
前記第1の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第1の陰極層と、
前記第2の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第2の陰極層と
をさらに有することを特徴とする付記1に記載のキャパシタ。
(付記3)
前記第1の引出陽電極は、前記第2の陽極膜、第2の酸化皮膜、第2の陰極層、導電性接着層、第1の陰極層、及び第1の酸化皮膜を貫通し、該第2の陽極膜、第2の陰極層、導電性接着層、及び第1の陰極層からは電気的に絶縁され、前記第1の陽極膜に電気的に接続されており、
前記引出陰電極は、前記第2の陽極膜及び第2の酸化皮膜を貫通し、該第2の陽極膜からは電気的に絶縁され、前記第2の陰極層に電気的に接続されており、
さらに、
前記第2の陽極膜に電気的に接続された第2の引出陽電極を有する付記2に記載のキャパシタ
(付記4)
前記第1の陽極膜における前記第1の酸化皮膜が形成されている表面、及び、前記第2の陽極膜における前記第2の酸化皮膜が形成されている表面は、多孔質構造であり、前記第1の陽極膜における前記第1の酸化皮膜が形成されている表面の実効表面積と、前記第2の陽極膜における前記第2の酸化皮膜が形成されている表面の実効表面積とが異なる付記1乃至3のいずれか1項に記載のキャパシタ。
(付記5)
さらに、
前記第1の陽極膜が接着された台座基板と、
前記台座基板の表面と、前記第1の陽極膜から前記第2の陽極膜までの積層構造体の表面とを被覆する絶縁性の保護膜と
を有し、
前記第1の引出陽電極、前記引出陰電極、及び前記第2の引出陽電極は、前記保護膜を貫通して、該保護膜の表面に露出している付記3または4に記載のキャパシタ。
(付記6)
第1の電源線、該第1の電源線に印加される電源電圧とは異なる電源電圧が印加される第2の電源線、及び接地線を有する実装基板と、
前記実装基板に実装され、それぞれ前記第1の電源線、第2の電源線、及び接地線に接続された第1の電源端子、第2の電源端子、及び接地端子を有する半導体集積回路素子と、
付記1乃至5のいずれかに記載のキャパシタであって、前記第1の引出陽電極、第2の引出陽電極、及び引出陰電極が、それぞれ前記第1の電源線、第2の電源線及び接地線に接続されたキャパシタと
を有する半導体装置。
(付記7)
(a)陽極酸化により表面に酸化物の皮膜が形成される金属からなる陽極膜、該陽極膜の表面を覆う絶縁性の酸化皮膜、及び該酸化皮膜の表面を覆う導電性高分子材料からなる陰極層が積層された第1及び第2の積層構造物を準備する工程と、
(b)前記第1の積層構造物と第2の積層構造物とを、前記陰極層同士を対向させて、導電性の接着剤で両者を相互に接着する工程と、
(c)前記第1の積層構造物の陽極膜を台座基板の主表面に接着する工程と、
(d)前記第2の積層構造物側から、前記第1の積層構造物の陽極膜と酸化皮膜との界面よりも深い位置まで達する第1の穴を形成する工程と、
(e)前記第2の積層構造物側から、前記第2の積層構造物の酸化皮膜と陰極層との界面よりも深い位置まで達し、かつ前記第1の積層構造物の酸化皮膜までは達しない第2の穴を形成する工程と、
(f)前記台座基板の主表面、前記第1の穴及び第2の穴の内面、及び前記第1及び第2の積層構造物の表面を、絶縁性の保護膜で覆う工程と、
(g)前記第1の穴の底面が露出し、該第1の穴の側面は露出しないように、前記保護膜に第3の穴を形成する工程と、
(h)前記第2の穴の底面が露出し、該第2の穴の側面は露出しないように、前記保護膜に第4の穴を形成する工程と、
(f)前記保護膜に、前記第2の積層構造物の陽極膜を露出させる第5の穴を形成する工程と、
(g)前記第3〜第5の穴内に導電性材料を充填して、それぞれ第1の積層構造物の陽極膜、第1及び第2の積層構造物の陰極膜、及び第2の積層構造物の陽極膜に電気的に接続された第1の引出陽電極、引出陰電極、及び第2の引出陽電極を形成する工程と
を有するキャパシタの製造方法。
(付記8)
前記第1〜第5の穴は、ドリルを用いたミーリング加工により行う付記7に記載のキャパシタの製造方法。
(付記9)
前記保護膜は、真空ラミネート法を用いて、絶縁性の樹脂膜を、前記台座基板の表面、前記第1及び第2の積層構造物の表面に密着させることにより形成する付記7または8に記載のキャパシタの製造方法。
第1の実施例によるキャパシタの製造途中段階における断面図(その1)である。 第1の実施例によるキャパシタの製造途中段階における断面図(その2)である。 第1の実施例によるキャパシタの製造途中段階における断面図(その3)及びキャパシタの断面図である。 第1の実施例によるキャパシタの平面図である。 第2の実施例によるキャパシタの断面図である。 (4A)は、第1〜第4の実施例によるキャパシタを実装した電子回路装置の概略図であり、(4B)及び(4C)はその等価回路図である。
符号の説明
10A 第1の陽極膜
10B 第2の陽極膜
11A 第1の酸化皮膜
11B 第2の酸化皮膜
12A 第1の陰極層
12B 第2の陰極層
13A 第1の積層構造物
13B 第2の積層構造物
15 陰極接着層
18 導電性接着層
20 台座基板
22 第1の穴
23 第2の穴
28 保護膜
32 第3の穴
33 第4の穴
34 第5の穴
37、38、39 ダンプ下地金属膜
42 第1のバンプ
43 第2のバンプ
44 第3のバンプ
50 キャパシタ
51 半導体集積回路素子
55 実装基板
LV1 第1の電源線
LV2 第2の電源線
LV 電源線
LG 接地線
V1 第1の引出陽電極
V2 第2の引出陽電極
G 引出陰電極
C1 第1の電解コンデンサ
C2 第2の電解コンデンサ

Claims (4)

  1. 陽極酸化により表面に酸化物の皮膜が形成される金属からなる第1の陽極膜と、
    前記第1の陽極膜の一方の表面を覆う絶縁性の第1の酸化皮膜と、
    陽極酸化により表面に酸化物の皮膜が形成される金属からなる第2の陽極膜と、
    前記第2の陽極膜の一方の表面を覆う絶縁性の第2の酸化皮膜と、
    前記第1の酸化皮膜と前記第2の酸化皮膜とを接着する導電性の陰極接着層と、
    前記第2の陽極膜及び第2の酸化皮膜を貫通し、該第2の陽極膜からは電気的に絶縁され、前記陰極接着層に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された引出陰電極と、
    前記第2の陽極膜、第2の酸化皮膜、導電性接着層、及び第1の酸化皮膜を貫通し、該第2の陽極膜、及び導電性接着層からは電気的に絶縁され、前記第1の陽極膜に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された第1の引出陽電極と、
    前記第2の陽極膜に電気的に接続された第2の引出陽電極と、
    を有することを特徴とするキャパシタ。
  2. 前記第1の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第1の陰極層と、
    前記第2の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第2の陰極層と、
    をさらに有することを特徴とする請求項1に記載のキャパシタ。
  3. 第1の電源線、該第1の電源線に印加される電源電圧とは異なる電源電圧が印加される第2の電源線、及び接地線を有する実装基板と、
    前記実装基板に実装され、それぞれ前記第1の電源線、第2の電源線、及び接地線に接続された第1の電源端子、第2の電源端子、及び接地端子を有する半導体集積回路素子と、
    請求項1または2に記載のキャパシタであって、前記第1の引出陽電極、第2の引出陽電極、及び引出陰電極が、それぞれ前記第1の電源線、第2の電源線及び接地線に接続されたキャパシタと、
    を有する半導体装置。
  4. (a)陽極酸化により表面に酸化物の皮膜が形成される金属からなる陽極膜、該陽極膜の表面を覆う絶縁性の酸化皮膜、及び該酸化皮膜の表面を覆う導電性高分子材料からなる陰極層が積層された第1及び第2の積層構造物を準備する工程と、
    (b)前記第1の積層構造物と第2の積層構造物とを、前記陰極層同士を対向させて、導電性の接着剤で両者を相互に接着する工程と、
    (c)前記第1の積層構造物の陽極膜を台座基板の主表面に接着する工程と、
    (d)前記第2の積層構造物側から、前記第1の積層構造物の陽極膜と酸化皮膜との界面よりも深い位置まで達する第1の穴を形成する工程と、
    (e)前記第2の積層構造物側から、前記第2の積層構造物の酸化皮膜と陰極層との界面よりも深い位置まで達し、かつ前記第1の積層構造物の酸化皮膜までは達しない第2の穴を形成する工程と、
    (f)前記台座基板の主表面、前記第1の穴及び第2の穴の内面、及び前記第1及び第2の積層構造物の表面を、絶縁性の保護膜で覆う工程と、
    (g)前記第1の穴の底面が露出し、該第1の穴の側面は露出しないように、前記保護膜に第3の穴を形成する工程と、
    (h)前記第2の穴の底面が露出し、該第2の穴の側面は露出しないように、前記保護膜に第4の穴を形成する工程と、
    (f)前記保護膜に、前記第2の積層構造物の陽極膜を露出させる第5の穴を形成する工程と、
    (g)前記第3〜第5の穴内に導電性材料を充填して、それぞれ第1の積層構造物の陽極膜、第1及び第2の積層構造物の陰極膜、及び第2の積層構造物の陽極膜に電気的に接続された第1の引出陽電極、引出陰電極、及び第2の引出陽電極を形成する工程と、
    を有するキャパシタの製造方法。
JP2007290691A 2007-11-08 2007-11-08 キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 Expired - Fee Related JP5029299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007290691A JP5029299B2 (ja) 2007-11-08 2007-11-08 キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007290691A JP5029299B2 (ja) 2007-11-08 2007-11-08 キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2009117698A JP2009117698A (ja) 2009-05-28
JP5029299B2 true JP5029299B2 (ja) 2012-09-19

Family

ID=40784469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290691A Expired - Fee Related JP5029299B2 (ja) 2007-11-08 2007-11-08 キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法

Country Status (1)

Country Link
JP (1) JP5029299B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479050B2 (ja) * 2000-04-20 2010-06-09 パナソニック株式会社 固体電解コンデンサ
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
WO2003107365A1 (ja) * 2002-06-18 2003-12-24 ティーディーケイ株式会社 固体電解コンデンサおよびその製造方法
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
JP3966208B2 (ja) * 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP2004172154A (ja) * 2002-11-15 2004-06-17 Fujitsu Media Device Kk 高周波キャパシタ
JP4337423B2 (ja) * 2003-06-20 2009-09-30 パナソニック株式会社 回路モジュール
JP4138621B2 (ja) * 2003-09-26 2008-08-27 Tdk株式会社 固体電解コンデンサ
US7149072B2 (en) * 2004-11-04 2006-12-12 Samsung Electro-Mechanics Co., Ltd. Multilayered chip capacitor array

Also Published As

Publication number Publication date
JP2009117698A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
JP4999083B2 (ja) 固体電解コンデンサ
JP2009059822A (ja) キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
JP4478695B2 (ja) 固体電解コンデンサ素子およびそれを備えた固体電解コンデンサ
US20120281338A1 (en) Aluminum electrolytic capacitor and method of manfacturing the same
JP4869991B2 (ja) キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP4801687B2 (ja) キャパシタ内蔵基板及びその製造方法
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JP4899114B2 (ja) 固体電解コンデンサ
US8018713B2 (en) Solid electrolytic capacitor having dual cathode plates surrounded by an anode body and a plurality of through holes
JP4962339B2 (ja) キャパシタの製造方法
JP2002237431A (ja) 固体電解コンデンサ及びその製造方法
JP5029299B2 (ja) キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法
JP4910747B2 (ja) キャパシタの製造方法
US20050152097A1 (en) Capacitor, circuit board with built-in capacitor and method of manufacturing the same
JP2008198912A (ja) キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法
JP5210672B2 (ja) コンデンサ部品
JP5411047B2 (ja) 積層固体電解コンデンサ及びその製造方法
JP2010050218A (ja) 積層三端子型固体電解コンデンサおよびその製造方法
JP4341676B2 (ja) コンデンサ
JP2001307956A (ja) シートコンデンサ
JP2006005243A (ja) 固体電解キャパシタ及びその製造方法
JP5279019B2 (ja) 固体電解コンデンサ
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP5505358B2 (ja) キャパシタ内蔵インターポーザモジュール
JP5167958B2 (ja) 固体電解コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees