JP5029299B2 - キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 - Google Patents
キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 Download PDFInfo
- Publication number
- JP5029299B2 JP5029299B2 JP2007290691A JP2007290691A JP5029299B2 JP 5029299 B2 JP5029299 B2 JP 5029299B2 JP 2007290691 A JP2007290691 A JP 2007290691A JP 2007290691 A JP2007290691 A JP 2007290691A JP 5029299 B2 JP5029299 B2 JP 5029299B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- hole
- anode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
第1の電源線、該第1の電源線に印加される電源電圧とは異なる電源電圧が印加される第2の電源線、及び接地線を有する実装基板と、
前記実装基板に実装され、それぞれ前記第1の電源線、第2の電源線、及び接地線に接続された第1の電源端子、第2の電源端子、及び接地端子を有する半導体集積回路素子と、
上記キャパシタであって、前記第1の引出陽電極、第2の引出陽電極、及び引出陰電極が、それぞれ前記第1の電源線、第2の電源線及び接地線に接続されたキャパシタと
を有する半導体装置が提供される。
(a)陽極酸化により表面に酸化物の皮膜が形成される金属からなる陽極膜、該陽極膜の表面を覆う絶縁性の酸化皮膜、及び該酸化皮膜の表面を覆う導電性高分子材料からなる陰極層が積層された第1及び第2の積層構造物を準備する工程と、
(b)前記第1の積層構造物と第2の積層構造物とを、前記陰極層同士を対向させて、導電性の接着剤で両者を相互に接着する工程と、
(c)前記第1の積層構造物の陽極膜を台座基板の主表面に接着する工程と、
(d)前記第2の積層構造物側から、前記第1の積層構造物の陽極膜と酸化皮膜との界面よりも深い位置まで達する第1の穴を形成する工程と、
(e)前記第2の積層構造物側から、前記第2の積層構造物の酸化皮膜と陰極層との界面よりも深い位置まで達し、かつ前記第1の積層構造物の酸化皮膜までは達しない第2の穴を形成する工程と、
(f)前記台座基板の主表面、前記第1の穴及び第2の穴の内面、及び前記第1及び第2の積層構造物の表面を、絶縁性の保護膜で覆う工程と、
(g)前記第1の穴の底面が露出し、該第1の穴の側面は露出しないように、前記保護膜に第3の穴を形成する工程と、
(h)前記第2の穴の底面が露出し、該第2の穴の側面は露出しないように、前記保護膜に第4の穴を形成する工程と、
(f)前記保護膜に、前記第2の積層構造物の陽極膜を露出させる第5の穴を形成する工程と、
(g)前記第3〜第5の穴内に導電性材料を充填して、それぞれ第1の積層構造物の陽極膜、第1及び第2の積層構造物の陰極膜、及び第2の積層構造物の陽極膜に電気的に接続された第1の引出陽電極、引出陰電極、及び第2の引出陽電極を形成する工程と
を有するキャパシタの製造方法が提供される。
陽極酸化により表面に酸化物の皮膜が形成される金属からなる第1の陽極膜と、
前記第1の陽極膜の一方の表面を覆う絶縁性の第1の酸化皮膜と、
陽極酸化により表面に酸化物の皮膜が形成される金属からなる第2の陽極膜と、
前記第2の陽極膜の一方の表面を覆う絶縁性の第2の酸化皮膜と、
前記第1の酸化皮膜と前記第2の酸化皮膜とを接着する導電性の陰極接着層と、
前記陰極接着層に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された引出陰電極と、
前記第1の陽極膜に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された第1の引出陽電極と
を有することを特徴とするキャパシタ。
前記第1の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第1の陰極層と、
前記第2の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第2の陰極層と
をさらに有することを特徴とする付記1に記載のキャパシタ。
前記第1の引出陽電極は、前記第2の陽極膜、第2の酸化皮膜、第2の陰極層、導電性接着層、第1の陰極層、及び第1の酸化皮膜を貫通し、該第2の陽極膜、第2の陰極層、導電性接着層、及び第1の陰極層からは電気的に絶縁され、前記第1の陽極膜に電気的に接続されており、
前記引出陰電極は、前記第2の陽極膜及び第2の酸化皮膜を貫通し、該第2の陽極膜からは電気的に絶縁され、前記第2の陰極層に電気的に接続されており、
さらに、
前記第2の陽極膜に電気的に接続された第2の引出陽電極を有する付記2に記載のキャパシタ
(付記4)
前記第1の陽極膜における前記第1の酸化皮膜が形成されている表面、及び、前記第2の陽極膜における前記第2の酸化皮膜が形成されている表面は、多孔質構造であり、前記第1の陽極膜における前記第1の酸化皮膜が形成されている表面の実効表面積と、前記第2の陽極膜における前記第2の酸化皮膜が形成されている表面の実効表面積とが異なる付記1乃至3のいずれか1項に記載のキャパシタ。
さらに、
前記第1の陽極膜が接着された台座基板と、
前記台座基板の表面と、前記第1の陽極膜から前記第2の陽極膜までの積層構造体の表面とを被覆する絶縁性の保護膜と
を有し、
前記第1の引出陽電極、前記引出陰電極、及び前記第2の引出陽電極は、前記保護膜を貫通して、該保護膜の表面に露出している付記3または4に記載のキャパシタ。
第1の電源線、該第1の電源線に印加される電源電圧とは異なる電源電圧が印加される第2の電源線、及び接地線を有する実装基板と、
前記実装基板に実装され、それぞれ前記第1の電源線、第2の電源線、及び接地線に接続された第1の電源端子、第2の電源端子、及び接地端子を有する半導体集積回路素子と、
付記1乃至5のいずれかに記載のキャパシタであって、前記第1の引出陽電極、第2の引出陽電極、及び引出陰電極が、それぞれ前記第1の電源線、第2の電源線及び接地線に接続されたキャパシタと
を有する半導体装置。
(a)陽極酸化により表面に酸化物の皮膜が形成される金属からなる陽極膜、該陽極膜の表面を覆う絶縁性の酸化皮膜、及び該酸化皮膜の表面を覆う導電性高分子材料からなる陰極層が積層された第1及び第2の積層構造物を準備する工程と、
(b)前記第1の積層構造物と第2の積層構造物とを、前記陰極層同士を対向させて、導電性の接着剤で両者を相互に接着する工程と、
(c)前記第1の積層構造物の陽極膜を台座基板の主表面に接着する工程と、
(d)前記第2の積層構造物側から、前記第1の積層構造物の陽極膜と酸化皮膜との界面よりも深い位置まで達する第1の穴を形成する工程と、
(e)前記第2の積層構造物側から、前記第2の積層構造物の酸化皮膜と陰極層との界面よりも深い位置まで達し、かつ前記第1の積層構造物の酸化皮膜までは達しない第2の穴を形成する工程と、
(f)前記台座基板の主表面、前記第1の穴及び第2の穴の内面、及び前記第1及び第2の積層構造物の表面を、絶縁性の保護膜で覆う工程と、
(g)前記第1の穴の底面が露出し、該第1の穴の側面は露出しないように、前記保護膜に第3の穴を形成する工程と、
(h)前記第2の穴の底面が露出し、該第2の穴の側面は露出しないように、前記保護膜に第4の穴を形成する工程と、
(f)前記保護膜に、前記第2の積層構造物の陽極膜を露出させる第5の穴を形成する工程と、
(g)前記第3〜第5の穴内に導電性材料を充填して、それぞれ第1の積層構造物の陽極膜、第1及び第2の積層構造物の陰極膜、及び第2の積層構造物の陽極膜に電気的に接続された第1の引出陽電極、引出陰電極、及び第2の引出陽電極を形成する工程と
を有するキャパシタの製造方法。
前記第1〜第5の穴は、ドリルを用いたミーリング加工により行う付記7に記載のキャパシタの製造方法。
前記保護膜は、真空ラミネート法を用いて、絶縁性の樹脂膜を、前記台座基板の表面、前記第1及び第2の積層構造物の表面に密着させることにより形成する付記7または8に記載のキャパシタの製造方法。
10B 第2の陽極膜
11A 第1の酸化皮膜
11B 第2の酸化皮膜
12A 第1の陰極層
12B 第2の陰極層
13A 第1の積層構造物
13B 第2の積層構造物
15 陰極接着層
18 導電性接着層
20 台座基板
22 第1の穴
23 第2の穴
28 保護膜
32 第3の穴
33 第4の穴
34 第5の穴
37、38、39 ダンプ下地金属膜
42 第1のバンプ
43 第2のバンプ
44 第3のバンプ
50 キャパシタ
51 半導体集積回路素子
55 実装基板
LV1 第1の電源線
LV2 第2の電源線
LV 電源線
LG 接地線
V1 第1の引出陽電極
V2 第2の引出陽電極
G 引出陰電極
C1 第1の電解コンデンサ
C2 第2の電解コンデンサ
Claims (4)
- 陽極酸化により表面に酸化物の皮膜が形成される金属からなる第1の陽極膜と、
前記第1の陽極膜の一方の表面を覆う絶縁性の第1の酸化皮膜と、
陽極酸化により表面に酸化物の皮膜が形成される金属からなる第2の陽極膜と、
前記第2の陽極膜の一方の表面を覆う絶縁性の第2の酸化皮膜と、
前記第1の酸化皮膜と前記第2の酸化皮膜とを接着する導電性の陰極接着層と、
前記第2の陽極膜及び第2の酸化皮膜を貫通し、該第2の陽極膜からは電気的に絶縁され、前記陰極接着層に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された引出陰電極と、
前記第2の陽極膜、第2の酸化皮膜、導電性接着層、及び第1の酸化皮膜を貫通し、該第2の陽極膜、及び導電性接着層からは電気的に絶縁され、前記第1の陽極膜に電気的に接続され、前記第2の陽極膜の外側の表面まで引出された第1の引出陽電極と、
前記第2の陽極膜に電気的に接続された第2の引出陽電極と、
を有することを特徴とするキャパシタ。 - 前記第1の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第1の陰極層と、
前記第2の酸化皮膜と前記陰極接着層との間に配置され、導電性高分子材料からなる第2の陰極層と、
をさらに有することを特徴とする請求項1に記載のキャパシタ。 - 第1の電源線、該第1の電源線に印加される電源電圧とは異なる電源電圧が印加される第2の電源線、及び接地線を有する実装基板と、
前記実装基板に実装され、それぞれ前記第1の電源線、第2の電源線、及び接地線に接続された第1の電源端子、第2の電源端子、及び接地端子を有する半導体集積回路素子と、
請求項1または2に記載のキャパシタであって、前記第1の引出陽電極、第2の引出陽電極、及び引出陰電極が、それぞれ前記第1の電源線、第2の電源線及び接地線に接続されたキャパシタと、
を有する半導体装置。 - (a)陽極酸化により表面に酸化物の皮膜が形成される金属からなる陽極膜、該陽極膜の表面を覆う絶縁性の酸化皮膜、及び該酸化皮膜の表面を覆う導電性高分子材料からなる陰極層が積層された第1及び第2の積層構造物を準備する工程と、
(b)前記第1の積層構造物と第2の積層構造物とを、前記陰極層同士を対向させて、導電性の接着剤で両者を相互に接着する工程と、
(c)前記第1の積層構造物の陽極膜を台座基板の主表面に接着する工程と、
(d)前記第2の積層構造物側から、前記第1の積層構造物の陽極膜と酸化皮膜との界面よりも深い位置まで達する第1の穴を形成する工程と、
(e)前記第2の積層構造物側から、前記第2の積層構造物の酸化皮膜と陰極層との界面よりも深い位置まで達し、かつ前記第1の積層構造物の酸化皮膜までは達しない第2の穴を形成する工程と、
(f)前記台座基板の主表面、前記第1の穴及び第2の穴の内面、及び前記第1及び第2の積層構造物の表面を、絶縁性の保護膜で覆う工程と、
(g)前記第1の穴の底面が露出し、該第1の穴の側面は露出しないように、前記保護膜に第3の穴を形成する工程と、
(h)前記第2の穴の底面が露出し、該第2の穴の側面は露出しないように、前記保護膜に第4の穴を形成する工程と、
(f)前記保護膜に、前記第2の積層構造物の陽極膜を露出させる第5の穴を形成する工程と、
(g)前記第3〜第5の穴内に導電性材料を充填して、それぞれ第1の積層構造物の陽極膜、第1及び第2の積層構造物の陰極膜、及び第2の積層構造物の陽極膜に電気的に接続された第1の引出陽電極、引出陰電極、及び第2の引出陽電極を形成する工程と、
を有するキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007290691A JP5029299B2 (ja) | 2007-11-08 | 2007-11-08 | キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007290691A JP5029299B2 (ja) | 2007-11-08 | 2007-11-08 | キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009117698A JP2009117698A (ja) | 2009-05-28 |
| JP5029299B2 true JP5029299B2 (ja) | 2012-09-19 |
Family
ID=40784469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007290691A Expired - Fee Related JP5029299B2 (ja) | 2007-11-08 | 2007-11-08 | キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5029299B2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4479050B2 (ja) * | 2000-04-20 | 2010-06-09 | パナソニック株式会社 | 固体電解コンデンサ |
| JP4166013B2 (ja) * | 2001-12-26 | 2008-10-15 | 富士通株式会社 | 薄膜キャパシタ製造方法 |
| WO2003107365A1 (ja) * | 2002-06-18 | 2003-12-24 | ティーディーケイ株式会社 | 固体電解コンデンサおよびその製造方法 |
| JP2004079801A (ja) * | 2002-08-19 | 2004-03-11 | Fujitsu Ltd | コンデンサ装置及びその製造方法 |
| JP3966208B2 (ja) * | 2002-11-14 | 2007-08-29 | 富士通株式会社 | 薄膜キャパシタおよびその製造方法 |
| JP2004172154A (ja) * | 2002-11-15 | 2004-06-17 | Fujitsu Media Device Kk | 高周波キャパシタ |
| JP4337423B2 (ja) * | 2003-06-20 | 2009-09-30 | パナソニック株式会社 | 回路モジュール |
| JP4138621B2 (ja) * | 2003-09-26 | 2008-08-27 | Tdk株式会社 | 固体電解コンデンサ |
| US7149072B2 (en) * | 2004-11-04 | 2006-12-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayered chip capacitor array |
-
2007
- 2007-11-08 JP JP2007290691A patent/JP5029299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009117698A (ja) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4999083B2 (ja) | 固体電解コンデンサ | |
| JP2009059822A (ja) | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 | |
| JP4478695B2 (ja) | 固体電解コンデンサ素子およびそれを備えた固体電解コンデンサ | |
| US20120281338A1 (en) | Aluminum electrolytic capacitor and method of manfacturing the same | |
| JP4869991B2 (ja) | キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 | |
| JP4801687B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
| JP2006237520A (ja) | 薄型多端子コンデンサおよびその製造方法 | |
| JP4899114B2 (ja) | 固体電解コンデンサ | |
| US8018713B2 (en) | Solid electrolytic capacitor having dual cathode plates surrounded by an anode body and a plurality of through holes | |
| JP4962339B2 (ja) | キャパシタの製造方法 | |
| JP2002237431A (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP5029299B2 (ja) | キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 | |
| JP4910747B2 (ja) | キャパシタの製造方法 | |
| US20050152097A1 (en) | Capacitor, circuit board with built-in capacitor and method of manufacturing the same | |
| JP2008198912A (ja) | キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法 | |
| JP5210672B2 (ja) | コンデンサ部品 | |
| JP5411047B2 (ja) | 積層固体電解コンデンサ及びその製造方法 | |
| JP2010050218A (ja) | 積層三端子型固体電解コンデンサおよびその製造方法 | |
| JP4341676B2 (ja) | コンデンサ | |
| JP2001307956A (ja) | シートコンデンサ | |
| JP2006005243A (ja) | 固体電解キャパシタ及びその製造方法 | |
| JP5279019B2 (ja) | 固体電解コンデンサ | |
| JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 | |
| JP5505358B2 (ja) | キャパシタ内蔵インターポーザモジュール | |
| JP5167958B2 (ja) | 固体電解コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |