[go: up one dir, main page]

JP5183708B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5183708B2
JP5183708B2 JP2010211078A JP2010211078A JP5183708B2 JP 5183708 B2 JP5183708 B2 JP 5183708B2 JP 2010211078 A JP2010211078 A JP 2010211078A JP 2010211078 A JP2010211078 A JP 2010211078A JP 5183708 B2 JP5183708 B2 JP 5183708B2
Authority
JP
Japan
Prior art keywords
insulating film
substrate
semiconductor device
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010211078A
Other languages
English (en)
Other versions
JP2012069585A (ja
Inventor
真由 青木
健一 武田
一幸 朴澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010211078A priority Critical patent/JP5183708B2/ja
Priority to US13/178,470 priority patent/US8410615B2/en
Publication of JP2012069585A publication Critical patent/JP2012069585A/ja
Application granted granted Critical
Publication of JP5183708B2 publication Critical patent/JP5183708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、バンプ電極を介して複数枚の半導体基板同士を電気的に接続する半導体装置およびその製造に適用して有効な技術に関するものである。
近年、半導体装置の小型化、高性能化を達成する方法の一つとして、単結晶シリコンからなる半導体基板（以下、シリコン基板という）を積層し、微細な電極配線を使ってシリコン基板同士を電気的に接続する実装技術が発展している。
上記した実装技術のうち、最近注目されている手法として、バンプ電極と呼ばれるシリコン基板同士を接続する微細な電極、およびシリコン貫通電極(Through Silicon Via)と呼ばれるシリコン基板を貫通する電極を使用して、複数枚のシリコン基板に形成された集積回路同士を電気的に接続する手法がある。
上記の手法を採用した半導体装置の場合、シリコン基板に加わる熱や衝撃による応力によって、シリコン基板同士を接続するバンプ電極の接続信頼性が劣化する。そのため、バンプ電極の周囲を樹脂などの絶縁体で封止することによってバンプ電極を保護し、バンプ電極の接続信頼性を確保する技術が必要不可欠となっている。
バンプ電極の周囲を樹脂で封止する方法の一つに先塗布方式がある。これは、バンプ電極を形成した２枚のシリコン基板（例えばシリコンウエハ）同士を接着する工程に先立って、各シリコン基板上にエポキシ樹脂に代表される熱硬化性樹脂を塗布し、その後、２枚のシリコン基板同士を加熱圧着することにより、バンプ電極同士を電気的に接続する方式である。
しかし、バンプ電極を形成したシリコン基板上に樹脂を塗布した後、シリコン基板同士を加熱圧着してバンプ電極同士を接続する上記の先塗布方式の場合、バンプ電極の接続面に付着した樹脂が加熱圧着時にバンプ電極同士の隙間に入り込むことがある。これにより、バンプ電極間の接触抵抗が高くなったり、さらにはバンプ電極間が非接触になるなど、バンプ電極の接続信頼性が低下するという問題が生じる。
そこで、バンプ電極の接続面に樹脂が入り込む不具合をなくすため、バンプ電極を覆う樹脂の一部を除去して接続面を露出させ、バンプ電極同士の接続と樹脂同士の接着とを同時に行う手法がいくつか提案されている。
例えば、特許文献１（特開２００３−１８８３４３号公報）には、バンプ電極を形成したＬＳＩチップの主面にバンプ電極の高さよりも厚い樹脂を塗布した後、バンプ電極の頭部が露出するまで樹脂を研磨する手法が開示されている。これにより、バンプ電極の接続面に樹脂が介在することなく、２枚のＬＳＩチップ同士の接続（バンプ電極同士の接続および樹脂同士の接着）が可能となる。以下、特許文献１に記載された手法を従来例１と呼ぶ。
しかし、上記従来例１の場合、樹脂の接着面を平坦に研磨することが困難であることから、ＬＳＩチップ同士の接続工程において、樹脂同士の接着面にエアーが閉じ込められ、ボイドになるという問題がある。
そこで、特許文献２（特開２００８−０７８４１９号公報）では、各バンプ電極の周囲の樹脂に溝を形成し、この溝同士を互いに連結してシリコン基板の端部まで繋ぐことにより、２枚のシリコン基板の間に閉じ込められたエアーを溝を通じて外部に逃がす手法を提案している。以下、特許文献２に記載された手法を従来例２と呼ぶことにする。
図２２は、上記従来技術２における接着工程前のシリコンウエハ３０Ａの主面を示す要部平面図である。図２２において、破線で示すスクライブラインＳＬは、シリコンウエハ３０Ａをダイシングして複数枚のシリコンチップに個片化する位置を示している。この構造は、シリコンウエハ３０Ａの主面に柱状のバンプ電極３１を形成した後、樹脂３２を塗布し、フォトリソグラフィおよびエッチング技術を用いてバンプ電極３１の周辺の樹脂３２を除去することにより形成される。バンプ電極３１の周辺の樹脂３２を除去して形成した溝３３は互いに繋がっており、溝３３の端部はシリコンウエハ３０Ａの外周部まで延在している。
図２３は、上記従来例２における接着工程後の構造を示す要部断面図である。第１のシリコンウエハ３０Ａの主面には、バンプ電極３１とその周囲を囲む樹脂３２とが形成されており、両者の間には溝３３が形成されている。同様に、第２のシリコンウエハ３０Ｂの主面には、バンプ電極３１とその周囲を囲む樹脂３２とが形成されており、両者の間には溝３３が形成されている。従って、第１のシリコンウエハ３０Ａの主面と第２のシリコンウエハ３０Ｂの主面とを対向させて両者を接着すると、バンプ電極３１の周囲にはエアー抜き用の空洞３４が形成される。
特開２００３−１８８３４３号公報 特開２００８−０７８４１９号公報
２枚のシリコンウエハのそれぞれに形成されたバンプ電極同士の接続と樹脂同士の接着とを同時に行う際、あらかじめバンプ電極周辺の樹脂を除去して溝を形成する上記従来例２は、次のような課題を有している。
第１に、バンプ電極の周囲がシリコンウエハの端部まで繋がった溝で囲まれているため、シリコンウエハの接着後の洗浄工程において、溝の内部に薬液が浸入する。そのため、バンプ電極が薬液に接触して腐食を引き起こし、バンプ電極同士の接触抵抗が上昇してしまう。また、溝の内部に入り込んだエアーによってバンプ電極の表面が酸化されるため、バンプ電極同士の接触抵抗がさらに上昇する。
第２に、シリコンウエハの主面にバンプ電極を形成した後、樹脂を塗布し、フォトリソグラフィおよびエッチング技術を用いてバンプ電極の周囲の樹脂を除去することによって溝を形成するので、工程数が多くなり、生産性が悪い。
本発明は、従来技術が有していた上記課題を解決しようとするものであり、シリコン基板間のボイドを抑制する効果を発揮しながら、生産性良くバンプ電極および封止用樹脂を形成し、信頼性の高いシリコン基板同士の接着を実現することを目的とする。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明の一態様である半導体装置は、主面に集積回路および前記集積回路に電気的に接続された第１電極が形成された第１基板と、主面に第２電極が形成された第２基板とを積層し、前記第１基板の前記主面と前記第２基板の前記主面とを接着することによって、前記第１電極と前記第２電極とを電気的に接続した半導体装置であって、
前記第１基板の前記主面に第１絶縁膜が形成され、
前記第１絶縁膜の第１領域に形成された第１バンプ開口部の内部に前記第１電極が形成され、
前記第１絶縁膜の第２領域に形成された第１溝開口部の内部に、前記第１電極と同一の材料で構成された第１導電膜が形成され、
前記第１電極の表面の高さは、前記第１絶縁膜の表面の高さと同一であり、
前記第１導電膜の表面には、その表面の高さが前記第１絶縁膜の表面の高さよりも低い窪みが形成され、
前記第１溝開口部の端部は、前記第１基板の外周部まで延在しているものである。
（２）本発明の他の態様である半導体装置は、半導体基板の一面に第１絶縁膜が形成され、前記第１絶縁膜の第１領域に形成された第１バンプ開口部の内部に前記第１電極が形成され、前記第１絶縁膜の第２領域に形成された第１溝開口部の内部に、前記第１電極と同一の材料で構成された第１導電膜が形成され、前記第１電極の表面の高さは、前記第１絶縁膜の表面の高さと同一であり、前記第１導電膜の表面には、その表面の高さが前記第１絶縁膜の表面の高さよりも低い窪みが形成され、前記第１溝開口部の端部は、前記第１基板の外周部まで延在しているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
（１）上記した本発明の一態様によれば、第１基板と第２基板の接着面には、第１溝開口部に埋め込まれた第１導電膜の表面の窪みに起因する空洞が形成される。これにより、上記接着面に閉じ込められたエアーが空洞を通じて外部に抜けるので、ボイドの発生を抑制することができる。
（２）上記した本発明の他の態様によれば、この半導体基板の一面と他の基板の一面とを対向させて両者を接着した場合、両者の接着面には、半導体基板の第１溝開口部に埋め込まれた第１導電膜の表面の窪みに起因する空洞が形成される。これにより、上記接着面に閉じ込められたエアーが空洞を通じて外部に抜けるので、ボイドの発生を抑制することができる。
本発明の実施の形態による半導体装置の製造方法を示す要部断面図である。 図１に続く半導体装置の製造方法を示す要部断面図である。 感光性樹脂膜に形成されたバンプ開口部および溝開口部の平面レイアウトを示すシリコンウエハの平面図である。 図３の一部を示す拡大平面図である。 図２に続く半導体装置の製造方法を示す要部断面図である。 図５に続く半導体装置の製造方法を示す要部断面図である。 図６に続く半導体装置の製造方法を示す要部断面図である。 図７に続く半導体装置の製造方法を示す要部断面図である。 図８に続く半導体装置の製造方法を示す要部断面図である。 図９に続く半導体装置の製造方法を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 （ａ）は、本発明の半導体装置の超音波深傷写真、（ｂ）は、比較例１の超音波深傷写真である。 本発明の半導体装置の別例を示す拡大平面図である。 本発明の半導体装置の別例を示す拡大平面図である。 本発明の半導体装置の別例を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 本発明の半導体装置の別例を示す要部断面図である。 従来技術における接着工程前のシリコンウエハの主面を示す要部平面図である。 従来技術における接着工程後の構造を示す要部断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
本実施の形態の半導体装置は、主面に複数のバンプ電極およびそれらの周囲を囲む樹脂を形成した２枚のシリコンウエハを接着し、それぞれのシリコンウエハに形成された集積回路同士をバンプ電極を介して電気的に接続した積層型の半導体装置である。
以下、図１〜図１０を参照しながら、本実施の形態の半導体装置の製造方法を工程順に説明する。
まず、図１に示すように、第１のシリコンウエハ１０Ａの主面にスピンコータを用いて感光性樹脂膜１１を塗布した後、感光性樹脂膜１１をプリベークする。感光性樹脂膜１１は、例えばポリベンゾオキサゾール（ＰＢＯ）前駆体を主成分とする絶縁材料からなる。また、シリコンウエハ１０Ａは、いわゆる前工程が完了したウエハであり、その所定の領域には半導体素子およびそれらを接続する配線などからなる集積回路が形成されている。なお、図１には、シリコンウエハ１０Ａに形成された配線の一部（配線１２）のみを示し、半導体素子や層間絶縁膜などの図示は省略する。
次に、上記感光性樹脂膜１１をｉ線ステッパなどにより露光し、続いてアルカリ現像液などで現像する。これにより、図２に示すように、配線１２の上部の感光性樹脂膜１１にバンプ開口部１３を形成する。また、バンプ開口部１３から所定の距離だけ離れた領域の感光性樹脂膜１１に溝開口部１４を形成する。ここで、溝開口部１４の幅は、バンプ開口部１３の直径よりも大きい。本実施の形態では、例えばバンプ開口部１３の直径を５μｍとし、溝開口部１４の幅を５０μｍとした。その後、感光性樹脂膜１１をポストベークすることによって完全硬化させる。硬化後の感光性樹脂膜１１の厚さは、例えば５μｍである。
図３は、感光性樹脂膜１１に形成されたバンプ開口部１３および溝開口部１４の平面レイアウトを示すシリコンウエハ１０Ａの平面図、図４は、図３の一部（二点鎖線で囲んだ矩形の領域）を示す拡大平面図である。
図３および図４に示すように、溝開口部１４は、シリコンウエハ１０ＡのスクライブラインＳＬに沿って格子状に形成されている。また、溝開口部１４は、互いに連結されており、かつそれらの端部は、シリコンウエハ１０Ａの外周部まで延在している。一方、バンプ開口部１３は、溝開口部１４によって囲まれた矩形の領域内においてアレイ状に形成されている。
次に、図５に示すように、感光性樹脂膜１１の上面と、バンプ開口部１３および溝開口部１４のそれぞれの内部とにスパッタリング法で膜厚７０ｎｍ程度のＴｉＮ（窒化チタン）膜からなるバリア金属膜１５を堆積する。バリア金属膜１５は、後の工程でバンプ開口部１３および溝開口部１４の内部に埋め込むＣｕ膜が感光性樹脂膜１１内に拡散するのを防ぐために形成する。
次に、図６に示すように、バリア金属膜１５の上部にスパッタリング法で膜厚１００ｎｍ程度のＣｕシード膜１６を堆積した後、図７に示すように、Ｃｕシード膜１６の上部に電解メッキ法でＣｕ膜１７を堆積する。このとき、Ｃｕ膜１７の膜厚は、バンプ開口部１３の内部を完全に埋め込み、かつ溝開口部１４の内部を完全に埋め込まないような膜厚とする。本実施の形態では、Ｃｕ膜１７の膜厚を約３μｍとした。
次に、図８に示すように、化学的機械研磨(Chemical Mechanical Polishing：ＣＭＰ)法を用いて感光性樹脂膜１１の上部のＣｕ膜１７、Ｃｕシード膜１６およびバリア金属膜１５をこの順に研磨し、感光性樹脂膜１１の上面を露出させる。このとき、Ｃｕ膜１７とＣｕシード膜１６の研磨にはＣｕスラリーを用い、バリア金属膜１５の研磨にはバリアスラリーを用いる。そして、バンプ開口部１３に埋め込まれたＣｕ膜１７の上面と感光性樹脂膜１１の上面との間に段差がなくなるまで研磨を行い、平坦な接着面を形成する。
ここまでの工程により、バンプ開口部１３の内部には、Ｃｕ膜１７、Ｃｕシード膜１６およびバリア金属膜１５からなるバンプ電極２０が形成される。また、溝開口部１４の内部には、Ｃｕ膜１７、Ｃｕシード膜１６およびバリア金属膜１５からなる埋め込み導電膜２１が形成される。
前述したように、溝開口部１４の内部のＣｕ膜１７は、溝開口部１４の内部を完全に埋め込まないような膜厚で堆積されている。そのため、溝開口部１４の内部に形成された埋め込み導電膜２１の表面には、感光性樹脂膜１１の表面よりも低い窪み２２が形成される。
また、前述したように、感光性樹脂膜１１に形成された溝開口部１４は、互いに連結されており、かつそれらの端部は、シリコンウエハ１０Ａの外周部まで延在している。従って、埋め込み導電膜２１の表面に形成された窪み２２も互いに連結されており、かつそれらの端部は、シリコンウエハ１０Ａの外周部まで延在している。
次に、図９に示すように、所定の領域に集積回路が形成された第２のシリコンウエハ１０Ｂを用意し、このシリコンウエハ１０Ｂに対して上記図１〜図８と同様の処理を施す。すなわち、第２のシリコンウエハ１０Ｂ上の感光性樹脂膜１１にバンプ開口部１３および溝開口部１４を形成した後、バンプ開口部１３内にバンプ電極２０を形成する。また、溝開口部１４内には、表面に窪み２２を有する埋め込み導電膜２１を形成する。
次に、図１０に示すように、上記２枚のシリコンウエハ１０Ａ、１０Ｂを重ね合わせて加熱・圧着し、２枚のシリコンウエハ１０Ａ、１０Ｂのそれぞれに形成されたバンプ電極２０同士の電気的接続と、感光性樹脂膜１１同士の接着とを同時に行うことにより、本実施の形態の半導体装置が完成する。
上記のようにして製造された半導体装置において、シリコンウエハ１０Ａとシリコンウエハ１０Ｂとの接着面には、埋め込み導電膜２１の表面に形成された窪み２２に起因する空洞２３が形成される。前述したように、埋め込み導電膜２１の表面に形成された窪み２２は、互いに連結されており、かつそれらの端部は、シリコンウエハ１０Ａ、１０Ｂの外周部まで延在している。従って、２枚のシリコンウエハ１０Ａ、１０Ｂの接着面に形成された空洞２３も互いに連結されており、かつそれらの端部は、シリコンウエハ１０Ａ、１０Ｂの接着面の外周部まで延在している。
なお、図１０は、２枚のシリコンウエハ１０Ａ、１０Ｂの間に合わせずれがないときの例を示している。しかし、埋め込み導電膜２１の幅はバンプ電極２０の直径よりも十分に大きいため、図１１に示すように、シリコンウエハ１０Ａのバンプ電極２０とシリコンウエハ１０Ｂのバンプ電極２０とが接触する範囲内の合わせずれであれば、接着面に空洞２３を形成することができる。
上記した本実施の形態の半導体装置と、感光性樹脂膜１１に溝開口部１４を形成しないことを除いては、製造工程およびレイアウトに差異のない半導体装置（比較例１）につき、超音波深傷装置を用いて２枚のシリコンウエハ１０Ａ、１０Ｂの接着面のボイド評価を行った。
図１２（ａ）は、直径２００ｍｍのシリコンウエハ１０Ａ、１０Ｂを接着した本実施の形態の半導体装置の超音波深傷写真である。また、図１２（ｂ）は、直径２００ｍｍのシリコンウエハ１０Ａ、１０Ｂを接着した比較例１の超音波深傷写真である。図１２（ａ）、（ｂ）において、接着面の白くムラになっている領域がボイドの発生した領域を示している。
上記ボイド評価によれば、シリコンウエハ１０Ａ、１０Ｂの接着面に空洞２３を有しない比較例１では、接着面の４８パーセントの領域にボイドが発生した。これに対し、接着面に空洞２３を有する本実施の形態では、１０パーセント未満の領域にしかボイドが発生しなかった。
これにより、２枚のシリコンウエハ１０Ａ、１０Ｂの接着面に空洞２３を形成した場合には、接着面に閉じ込められたエアーが空洞２３を通じて外部に抜けるので、ボイドの発生を抑制できることが判明した。
次に、本実施の形態の半導体装置、およびバンプ電極３１の周囲にエアー抜き用の空洞３４を形成した従来例２（図２２、図２３参照）について電気特性を評価した。その結果、本実施の形態の半導体装置は、従来例２に比べて、バンプ電極２０同士の接触抵抗が１５パーセント程度低いことが判明した。
これは、バンプ電極３１の周囲に空洞３４を形成した従来例２の場合、外部から空洞３４内に入り込んだエアーや薬液によってバンプ電極３１の表面が酸化されたり、腐食したりするのに対し、バンプ電極２０の周囲が感光性樹脂膜１１で覆われ、バンプ電極２０と空洞２３とが分離されている本実施の形態では、このような恐れがないためである。
このように、本実施の形態によれば、２枚のシリコンウエハ１０Ａ、１０Ｂを重ね合わせて接着し、２枚のシリコンウエハ１０Ａ、１０Ｂのそれぞれに形成されたバンプ電極２０同士を電気的に接続する半導体装置の信頼性を向上させることができる。
また、従来例２では、シリコンウエハ３０Ａの主面にバンプ電極３１を形成した後、樹脂３２を塗布し、さらにバンプ電極３１の周囲の樹脂３２を除去することによってエアー抜き用の空洞３４を形成する。これに対し、本実施の形態では、シリコンウエハ１０Ａの主面に感光性樹脂膜１１を塗布し、続いて感光性樹脂膜１１に形成したバンプ開口部１３内にバンプ電極２０を形成する工程で同時に窪み２２が形成されるので、従来例２に比べて工程数が少ないという利点がある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、２枚のシリコンウエハ１０Ａ、１０Ｂを接着した積層型の半導体装置について説明したが、２枚のシリコンウエハ１０Ａ、１０Ｂを接着した後、スクライブラインＳＬ（図４参照）に沿ってシリコンウエハ１０Ａ、１０Ｂを同時にダイシングすることにより、２枚のシリコンチップが接着された積層型の半導体装置とすることもできる。
前記実施の形態では、シリコンウエハ１０Ａ、１０ＢのスクライブラインＳＬに沿って溝開口部１４を配置したが、溝開口部１４の数やレイアウトは適宜変更することができる。また、溝開口部１４の平面形状は格子形状に限定されるものではなく、例えば曲線や四角形以外の多角形であってもよい。さらに、溝開口部１４の幅も適宜変更することができる。シリコンウエハ１０Ａ、１０ＢのスクライブラインＳＬに沿って溝開口部１４を配置した場合は、バンプ電極２０のレイアウトが溝開口部１４によって制約されないという利点がある。
例えば図１３は、スクライブラインＳＬだけでなく、他の領域にも溝開口部１４を配置した例であり、図１４は、スクライブラインＳＬの両側に溝開口部１４を配置した例である。
図１３に示す例では、前記実施の形態に比べて溝開口部１４の数が増えるので、２枚のシリコンウエハ１０Ａ、１０Ｂの接着面に閉じ込められたエアーをより確実に外部に逃がすことができる。また、図１４に示す例では、シリコンウエハ１０Ａ、１０Ｂをダイシングしてシリコンチップに個片化した場合、バンプ電極２０が溝開口部１４内の埋め込み導電膜２１によって囲まれた構造になる。従って、外部からシリコンチップ内部への水分の浸入をより確実に抑制することができる。
前記実施の形態では、２枚のシリコンウエハ１０Ａ、１０Ｂに同一のレイアウトで溝開口部１４を形成したが、例えば図１５および図１６に示すように、溝開口部１４の位置や幅がシリコンウエハ１０Ａとシリコンウエハ１０Ｂとで異なっていてもよい。ただし、２枚のシリコンウエハ１０Ａ、１０Ｂに形成する溝開口部１４の幅は、いずれもバンプ開口部１３の直径より大きくする。
また、図１７に示すように、溝開口部１４内に形成された埋め込み導電膜２１の窪み２２の深さがシリコンウエハ１０Ａとシリコンウエハ１０Ｂとで異なっていてもよい。さらに、図１８に示すように、シリコンウエハ１０Ａ、１０Ｂのいずれか一方のみに溝開口部１４を形成し、他方には溝開口部１４を形成しなくてもよい。
前記実施の形態では、２枚のシリコンウエハ１０Ａ、１０Ｂのそれぞれの主面に感光性樹脂膜１１、バンプ電極２０および埋め込み導電膜２１を形成したが、例えば図１９に示すように、一方のシリコンウエハ１０Ｂには感光性樹脂膜１１、バンプ電極２０および埋め込み導電膜２１を形成せず、もう一方のシリコンウエハ１０Ａのバンプ電極２０とシリコンウエハ１０Ｂの配線１２とを直接接続してもよい。また、図２０に示すように、貫通電極２４を形成したシリコンウエハ１０Ｃを用意し、シリコンウエハ１０Ａのバンプ電極２０とシリコンウエハ１０Ｃの貫通電極２４とを直接接続してもよい。
図１９および図２０に示す例では、一方のシリコンウエハ１０Ａのみに感光性樹脂膜１１、バンプ電極２０および埋め込み導電膜２１を形成するので、半導体装置の工程数を大幅に削減することができる。
また、図１９に示す例では、シリコンウエハ１０Ｂに代えて配線基板を使用してもよく、図２０に示す例では、シリコンウエハ１０Ｃに代えて配線基板を使用してもよい。
前記実施の形態では、２枚のシリコンウエハ１０Ａ、１０Ｂを接着した半導体装置について説明したが、３枚以上のシリコンウエハを接着した半導体装置に適用することもできる。例えば、図２１は、貫通電極２４を形成したシリコンウエハ１０Ｃの一方の面にシリコンウエハ１０Ａを接着し、他方の面にシリコンウエハ１０Ｂを接着した半導体装置の例である。この場合も、シリコンウエハ１０Ｃに代えて配線基板を使用することができる。
前記実施の形態では、シリコンウエハ１０Ａの主面に塗布した感光性樹脂膜１１にバンプ開口部１３および溝開口部１４を形成したが、感光性樹脂膜１１に代えて、他の絶縁膜、例えば非感光性樹脂膜や酸化シリコン膜を使用することもできる。
本発明は、バンプ電極を介して複数の半導体基板同士を電気的に接続する半導体装置に利用することができる。
１０Ａ、１０Ｂ、１０Ｃ シリコンウエハ
１１ 感光性樹脂膜
１２ 配線
１３ バンプ開口部
１４ 溝開口部
１５ バリア金属膜
１６ Ｃｕシード膜
１７ Ｃｕ膜
２０ バンプ電極
２１ 埋め込み導電膜
２２ 窪み
２３ 空洞
２４ 貫通電極
３０Ａ、３０Ｂ シリコンウエハ
３１ バンプ電極
３２ 樹脂
３３ 溝
３４ 空洞

Claims (23)

  1. 一面に第１電極が形成された第１基板と、一面に第２電極が形成された第２基板とを積層し、前記第１基板の前記一面と前記第２基板の前記一面とを接着することによって、前記第１電極と前記第２電極とを電気的に接続した半導体装置であって、
    前記第１基板の前記一面に第１絶縁膜が形成され、
    前記第１絶縁膜の第１領域に形成された第１バンプ開口部の内部に前記第１電極が形成され、
    前記第１絶縁膜の第２領域に形成された第１溝開口部の内部に、前記第１電極と同一の材料で構成された第１導電膜が形成され、
    前記第１電極の表面の高さは、前記第１絶縁膜の表面の高さと同一であり、
    前記第１導電膜の表面には、その表面の高さが前記第１絶縁膜の表面の高さよりも低い窪みが形成され、
    前記第１溝開口部の端部は、前記第１基板の外周部まで延在していることを特徴とする半導体装置。
  2. 前記第１基板は、半導体ウエハまたは半導体チップであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１溝開口部は、前記半導体ウエハのスクライブラインに沿って格子状に形成されていることを特徴とする請求項２記載の半導体装置。
  4. 前記第１溝開口部の幅は、前記第１バンプ開口部の直径よりも大きいことを特徴とする請求項１記載の半導体装置。
  5. 前記第１絶縁膜は、感光性樹脂からなることを特徴とする請求項１記載の半導体装置。
  6. 前記第２基板の前記一面に第２絶縁膜が形成され、
    前記第２絶縁膜の第１領域に形成された第２バンプ開口部の内部に前記第２電極が形成され、
    前記第２絶縁膜の第２領域に形成された第２溝開口部の内部に、前記第２電極と同一の材料で構成された第２導電膜が形成され、
    前記第２電極の表面の高さは、前記第２絶縁膜の表面の高さと同一であり、
    前記第２導電膜の表面には、その表面の高さが前記第２絶縁膜の表面の高さよりも低い窪みが形成され、
    前記第２溝開口部の端部は、前記第２基板の外周部まで延在していることを特徴とする請求項１記載の半導体装置。
  7. 前記第２溝開口部の幅は、前記第２バンプ開口部の直径よりも大きいことを特徴とする請求項６記載の半導体装置。
  8. 前記第２絶縁膜は、感光性樹脂からなることを特徴とする請求項６記載の半導体装置。
  9. 前記第２基板の前記第２電極は、前記第２基板の前記一面から他面に貫通する貫通電極であることを特徴とする請求項１記載の半導体装置。
  10. 前記第２基板は、配線基板であることを特徴とする請求項１記載の半導体装置。
  11. 一面に第１電極が形成された第１基板と、一面に第２電極が形成された第２基板とを積層し、前記第１基板の前記一面と前記第２基板の前記一面とを接着することによって、前記第１電極と前記第２電極とを電気的に接続する半導体装置の製造方法であって、
    前記第１基板の前記一面に前記第１電極を形成する工程は、
    （ａ）前記第１基板の前記一面に第１絶縁膜を形成する工程、
    （ｂ）前記第１絶縁膜の第１領域に第１バンプ開口部を形成し、前記第１絶縁膜の第２領域に、その端部が前記第１基板の外周部まで延在する第１溝開口部を形成する工程、
    （ｃ）前記第１絶縁膜の上面と、前記第１バンプ開口部および前記第１溝開口部のそれぞれ内部とに、前記第１バンプ開口部の内部を完全に埋め込み、かつ前記第１溝開口部の内部を完全に埋め込まないような膜厚を有する第１導電膜を形成する工程、
    （ｄ）化学的機械研磨法を用い、前記第１バンプ開口部に埋め込まれた前記第１導電膜の上面と、前記第１絶縁膜の上面との間に段差がなくなるまで前記第１導電膜を研磨することによって、前記第１バンプ開口部の内部に前記第１導電膜からなる前記第１電極を形成する工程、
    を含み、
    前記（ｄ）工程では、前記第１溝開口部に埋め込まれた前記第１導電膜の表面に、その表面の高さが前記第１絶縁膜の表面の高さよりも低い窪みが形成されることを特徴とする半導体装置の製造方法。
  12. 前記第１基板は、半導体ウエハまたは半導体チップであることを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記第１溝開口部は、前記半導体ウエハのスクライブラインに沿って格子状に形成されていることを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記第１溝開口部の幅は、前記第１バンプ開口部の直径よりも大きいことを特徴とする請求項１１記載の半導体装置の製造方法。
  15. 前記第１絶縁膜は、感光性樹脂からなることを特徴とする請求項１１記載の半導体装置の製造方法。
  16. 前記第２基板の前記一面に前記第２電極を形成する工程は、
    （ａ）前記第２基板の前記一面に第２絶縁膜を形成する工程、
    （ｂ）前記第２絶縁膜の第１領域に第２バンプ開口部を形成し、前記第２絶縁膜の第２領域に、その端部が前記第２基板の外周部まで延在する第２溝開口部を形成する工程、
    （ｃ）前記第２絶縁膜の上面と、前記第２バンプ開口部および前記第２溝開口部のそれぞれ内部とに、前記第２バンプ開口部の内部を完全に埋め込み、かつ前記第２溝開口部の内部を完全に埋め込まないような膜厚を有する第２導電膜を形成する工程、
    （ｄ）化学的機械研磨法を用い、前記第２バンプ開口部に埋め込まれた前記第２導電膜の上面と、前記第２絶縁膜の上面との間に段差がなくなるまで前記第２導電膜を研磨することによって、前記第２バンプ開口部の内部に前記第２導電膜からなる前記第２電極を形成する工程、
    を含み、
    前記（ｄ）工程では、前記第２溝開口部に埋め込まれた前記第２導電膜の表面に、その表面の高さが前記第２絶縁膜の表面の高さよりも低い窪みが形成されることを特徴とする請求項１１記載の半導体装置の製造方法。
  17. 前記第２溝開口部の幅は、前記第２バンプ開口部の直径よりも大きいことを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 前記第２絶縁膜は、感光性樹脂からなることを特徴とする請求項１６記載の半導体装置の製造方法。
  19. 半導体基板の一面に第１絶縁膜が形成され、
    前記第１絶縁膜の第１領域に形成された第１バンプ開口部の内部に第１電極が形成され、
    前記第１絶縁膜の第２領域に形成された第１溝開口部の内部に、前記第１電極と同一の材料で構成された第１導電膜が形成され、
    前記第１電極の表面の高さは、前記第１絶縁膜の表面の高さと同一であり、
    前記第１導電膜の表面には、その表面の高さが前記第１絶縁膜の表面の高さよりも低い窪みが形成され、
    前記第１溝開口部の端部は、前記半導体基板の外周部まで延在していることを特徴とする半導体装置。
  20. 前記第１溝開口部の幅は、前記第１バンプ開口部の直径よりも大きいことを特徴とする請求項１９記載の半導体装置。
  21. （ａ）半導体基板の一面に第１絶縁膜を形成する工程、
    （ｂ）前記第１絶縁膜の第１領域に第１バンプ開口部を形成し、前記第１絶縁膜の第２領域に、その端部が前記半導体基板の外周部まで延在する第１溝開口部を形成する工程、
    （ｃ）前記第１絶縁膜の上面と、前記第１バンプ開口部および前記第１溝開口部のそれぞれ内部とに、前記第１バンプ開口部の内部を完全に埋め込み、かつ前記第１溝開口部の内部を完全に埋め込まないような膜厚を有する第１導電膜を形成する工程、
    （ｄ）化学的機械研磨法を用い、前記第１バンプ開口部に埋め込まれた前記第１導電膜の上面と、前記第１絶縁膜の上面との間に段差がなくなるまで前記第１導電膜を研磨することによって、前記第１バンプ開口部の内部に前記第１導電膜からなる第１電極を形成する工程、
    を含み、
    前記（ｄ）工程では、前記第１溝開口部に埋め込まれた前記第１導電膜の表面に、その表面の高さが前記第１絶縁膜の表面の高さよりも低い窪みが形成されることを特徴とする半導体装置の製造方法。
  22. 前記第１溝開口部の幅は、前記第１バンプ開口部の直径よりも大きいことを特徴とする請求項２１記載の半導体装置の製造方法。
  23. 前記第１絶縁膜は、感光性樹脂からなることを特徴とする請求項２１記載の半導体装置の製造方法。
JP2010211078A 2010-09-21 2010-09-21 半導体装置およびその製造方法 Expired - Fee Related JP5183708B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010211078A JP5183708B2 (ja) 2010-09-21 2010-09-21 半導体装置およびその製造方法
US13/178,470 US8410615B2 (en) 2010-09-21 2011-07-07 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010211078A JP5183708B2 (ja) 2010-09-21 2010-09-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012069585A JP2012069585A (ja) 2012-04-05
JP5183708B2 true JP5183708B2 (ja) 2013-04-17

Family

ID=45817031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010211078A Expired - Fee Related JP5183708B2 (ja) 2010-09-21 2010-09-21 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8410615B2 (ja)
JP (1) JP5183708B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP6021386B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 配線基板の製造方法、並びに半導体装置の製造方法
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP6136101B2 (ja) * 2012-04-10 2017-05-31 日立化成株式会社 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US9412629B2 (en) 2012-10-24 2016-08-09 Globalfoundries Inc. Wafer bonding for 3D device packaging fabrication
JP6330151B2 (ja) 2013-09-17 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6335099B2 (ja) 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US10319701B2 (en) 2015-01-07 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded 3D integrated circuit (3DIC) structure
CN105845663B (zh) * 2015-01-12 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US10355036B2 (en) * 2015-03-03 2019-07-16 Sony Corporation Semiconductor device and electronic apparatus
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10453832B2 (en) * 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
DE102017118899B4 (de) 2016-12-15 2020-06-18 Taiwan Semiconductor Manufacturing Co. Ltd. Dichtungsringstrukturen und Verfahren zu ihrer Herstellung
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10163974B2 (en) 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US10438980B2 (en) 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10559563B2 (en) 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11056348B2 (en) * 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US12406959B2 (en) 2018-07-26 2025-09-02 Adeia Semiconductor Bonding Technologies Inc. Post CMP processing for hybrid bonding
US20200075533A1 (en) * 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11158573B2 (en) * 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11088076B2 (en) * 2019-12-27 2021-08-10 Sandisk Technologies Llc Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners
US11616023B2 (en) * 2020-01-23 2023-03-28 Nvidia Corporation Face-to-face dies with a void for enhanced inductor performance
US11699662B2 (en) 2020-01-23 2023-07-11 Nvidia Corporation Face-to-face dies with probe pads for pre-assembly testing
US11127719B2 (en) 2020-01-23 2021-09-21 Nvidia Corporation Face-to-face dies with enhanced power delivery using extended TSVS
WO2022201530A1 (ja) 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
WO2022201497A1 (ja) 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
WO2023015492A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 芯片封装结构和芯片封装结构的制备方法
JP2023034974A (ja) * 2021-08-31 2023-03-13 キオクシア株式会社 半導体装置および基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918445U (ja) * 1983-05-19 1984-02-04 富士通株式会社 多層構造半導体装置
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
JP2003188343A (ja) 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4826408B2 (ja) 2006-09-21 2011-11-30 富士通株式会社 接合用基板と半導体装置
JP4345808B2 (ja) * 2006-12-15 2009-10-14 エルピーダメモリ株式会社 半導体装置の製造方法
GB2446184B (en) * 2007-01-31 2011-07-27 Microsaic Systems Ltd High performance micro-fabricated quadrupole lens
US8455349B2 (en) * 2010-04-28 2013-06-04 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US9183960B2 (en) * 2010-05-28 2015-11-10 Medtronic, Inc. Betavoltaic power converter die stacking

Also Published As

Publication number Publication date
US8410615B2 (en) 2013-04-02
JP2012069585A (ja) 2012-04-05
US20120068355A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP5183708B2 (ja) 半導体装置およびその製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
CN105428265B (zh) 半导体装置的制造方法
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
JP4003780B2 (ja) 半導体装置及びその製造方法
KR101191492B1 (ko) 반도체 장치 및 그 제조 방법
JP4934053B2 (ja) 半導体装置およびその製造方法
CN116705737A (zh) 半导体封装
JP5486878B2 (ja) 半導体基板および半導体プレート
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
CN101937894A (zh) 具有贯通电极的半导体器件及其制造方法
JP7140530B2 (ja) 電子部品およびその製造方法
WO2012107971A1 (ja) 半導体装置及びその製造方法
CN105702664A (zh) 半导体封装构造及其制造方法
CN107591375A (zh) 晶片封装体及其制作方法
TWI771758B (zh) 半導體封裝件及其製作方法
US20100155908A1 (en) Passivation structure and fabricating method thereof
JP4334397B2 (ja) 半導体装置及びその製造方法
TW201628150A (zh) 半導體裝置
TWI431750B (zh) 半導體裝置及其製造方法
JP5006026B2 (ja) 半導体装置
US8018057B2 (en) Semiconductor device with resin layers and wirings and method for manufacturing the same
TW201528463A (zh) 晶片接合結構及其接合方法
CN108695266A (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Ref document number: 5183708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees