JP5103084B2 - チャージポンプ回路ならびにその制御回路 - Google Patents

Description

本発明は、チャージポンプ回路に関する。

近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などの電子機器には、液晶のバックライトに用いられるＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）のように、電池電圧よりも高い駆動電圧を必要とするデバイスが搭載される。たとえばこれらの小型情報端末では、Ｌｉイオン電池が多く用いられ、その出力電圧は通常３．５Ｖ程度であり、満充電時においても４．２Ｖ程度であるところ、ＬＥＤはその駆動電圧として電池電圧よりも高い電圧を必要とする。このように、電池電圧よりも高い電圧が必要とされる場合、チャージポンプ回路やスイッチングレギュレータを用いて電池電圧を昇圧し、ＬＥＤを駆動するために必要な電圧を得ている。

チャージポンプ回路は、入力電圧に所定の昇圧率を乗じた出力電圧を生成する。たとえば電池電圧が３Ｖ、昇圧率が２倍の場合、出力電圧は６Ｖに固定される。したがって、負荷回路が６Ｖより低い駆動電圧を必要とする場合、チャージポンプ回路の入力側または出力側にパワートランジスタを挿入し、そのオン抵抗を調節することにより、出力電圧を調節する必要があった。たとえば特許文献１には関連技術が記載される。

特開２０００−２６２０４３号公報

特許文献１に記載の技術を用いた場合、パワートランジスタが必要とされるため、回路の部品点数および回路面積が増加する。

本発明はこうした課題に鑑みてなされたものであり、その目的は、回路規模の増大を抑制しつつ、出力電圧を所望の値に調節可能なチャージポンプ回路の提供にある。

本発明のある態様は、少なくともひとつのフライングキャパシタと、少なくともひとつの出力キャパシタと、を有するチャージポンプ回路の制御回路に関する。この制御回路は、入力電圧を利用してフライングキャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第１スイッチ群と、フライングキャパシタに蓄えられた電荷を利用して出力キャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第２スイッチ群と、デューティ比が、チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するように調節されるパルス信号を生成するパルス変調器と、パルス変調器からパルス信号を受け、パルス信号のハイ期間に応じた期間、第１、第２スイッチ群のいずれか一方をオンし、そのロー期間に応じた期間、他方をオンするドライバと、を備え、パルス変調器は、パルス信号のデューティ比を所定の範囲に制限する。

この態様によると、フライングキャパシタに対する充電時間と、出力キャパシタに対する充電期間が、パルス信号のデューティ比に応じてフィードバックにより調節される。その結果、チャージポンプ回路の前後にレギュレータを設けずに、チャージポンプ回路の出力電圧を所望の値に安定化できる。

パルス変調器は、周期が一定でパルス幅が変化するパルス幅変調を行ってもよい。

（１）パルス変調器は、帰還電圧が低いほどハイ期間が長くなるようにパルス信号を変調し、かつパルス信号のデューティ比に上限値を設定し、パルス信号のデューティ比が上限値以下の範囲で変化するように変調してもよい。「デューティ比」とは、パルス信号の周期時間に対するハイ期間の比率をいう。

このとき、ドライバは、パルス信号のハイ期間に応じた期間、第１スイッチ群をオンし、ロー期間に応じた期間、第２スイッチ群をオンしてもよい。
この場合、第２スイッチ群がオンする時間の方が、第１スイッチ群がオンする状態より長くなるため、出力電圧のリップルを低減できる。

また、上限値は、０％より大きく、チャージポンプ回路の負荷に対する電流供給能力が最大となるときのデューティ比以下に設定してもよい。
出力キャパシタに供給される電荷は、デューティ比が０％から大きくなるに従って増加し、デューティ比がある所定値のとき最大となる。デューティ比が所定値を超えて大きくなると、逆に出力キャパシタに供給される電荷が減少していく。したがって、パルス信号のデューティ比の上限値を所定値以下の値に設定することにより、回路を安定動作させることができる。

パルス変調器はさらに、パルス信号のデューティ比を所定の下限値と比較し、パルス信号のデューティ比が下限値より小さいとき、パルス信号のレベルを固定してもよい。
軽負荷時において負荷電流が減少するに従い、帰還電圧が高くなりデューティ比が小さくなっていく。デューティ比が下限値より小さくなったときに、パルス信号のデューティ比を固定することにより、チャージポンプ回路のスイッチング動作を一時的に停止して間欠動作させることができる。その結果、チャージポンプ回路の消費電流を低減することができる。

パルス変調器は、パルス信号のデューティ比が下限値より小さいとき、第２スイッチ群がオンするように、パルス信号のレベルを固定することが望ましい。
この場合、負荷に接続される容量が大きな状態で、スイッチング動作が停止するため、出力電圧Ｖｏｕｔのリップルを低減できる。

（２）パルス変調器は、帰還電圧が低いほどロー期間が長くなるようにパルス信号を変調し、かつパルス信号のデューティ比に下限値を設定し、パルス信号のデューティ比が下限値以上の範囲で変化するように変調してもよい。

ドライバは、パルス信号のロー期間に応じた期間、第１スイッチ群をオンし、ハイ期間に応じた期間、第２スイッチ群をオンしてもよい。
この場合、第２スイッチ群がオンする時間の方が、第１スイッチ群がオンする状態より長くなるため、出力電圧のリップルを低減できる。

下限値は、１００％より小さく、チャージポンプ回路の負荷に対する電流供給能力が最大となるときのデューティ比以上の値に設定してもよい。
出力キャパシタに供給される電荷は、デューティ比が１００％から小さくなるに従って増加し、デューティ比が所定値のとき最大となる。デューティ比が所定値を跨いで小さくなると、逆に出力キャパシタに供給される電荷が減少していく。したがって、パルス信号のデューティ比の下限値を所定値以下の値に設定することにより、回路を安定動作させることができる。

パルス変調器はさらに、パルス信号のデューティ比に上限値を設定し、パルス信号のデューティ比が上限値より大きいとき、パルス信号のレベルを固定してもよい。
この場合、軽負荷時に間欠動作させることができ、消費電流を低減できる。

パルス変調器は、パルス信号のデューティ比が上限値より大きいとき、第２スイッチ群がオンするように、パルス信号のレベルを固定することが望ましい。
この場合、負荷に接続される容量が大きな状態で、スイッチング動作が停止するため、出力電圧のリップルを低減できる。

本発明の別の態様は、チャージポンプ回路に関する。このチャージポンプ回路は、フライングキャパシタと、出力キャパシタと、フライングキャパシタおよび出力キャパシタの充放電状態を制御する上述の制御回路と、を備える。

本発明のさらに別の態様は、少なくともひとつのフライングキャパシタと、少なくともひとつの出力キャパシタと、を有するチャージポンプ回路の制御方法に関する。この制御方法は、入力電圧を利用してフライングキャパシタを充電するステップと、フライングキャパシタに蓄えられた電荷を利用して出力キャパシタを充電するステップと、チャージポンプ回路の出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅した誤差電圧を生成するステップと、誤差電圧を所定の周期の三角波信号でスライスし、パルス幅変調されたパルス信号を生成するステップと、パルス信号のパルス幅を、所定の範囲に制限するステップと、パルス信号のハイ期間に応じた時間、第１、第２スイッチ群の一方をオンし、ロー期間に応じた時間、他方のスイッチ群をオンするステップと、を備える。

パルス信号のロー期間とハイ期間のうち、時間が長い方に第２スイッチ群のオンを割り当て、短い方に第１スイッチ群のオンを割り当ててもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、回路規模の増大を抑制しつつ、出力電圧を所望の値に調節可能なチャージポンプ回路を提供できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るチャージポンプ回路１２０の構成を示す回路図である。チャージポンプ回路１２０は、入力端子１２２に入力された入力電圧Ｖｉｎを昇圧し、出力端子１２４から出力電圧Ｖｏｕｔを出力する。入力電圧Ｖｉｎとして、図示しない電池から出力される電池電圧や、電源回路から供給される電源電圧Ｖｄｄが利用される。本発明は、任意の昇圧率のチャージポンプ回路に適用可能であるが、以下、理解を容易とするため、２倍のチャージポンプ回路について説明する。

チャージポンプ回路１２０は、制御回路１００、フライングキャパシタＣｆ１、出力キャパシタＣｏ１、帰還抵抗Ｒ１、Ｒ２を備える。図１のチャージポンプ回路は、昇圧率が２倍であるため、ひとつのフライングキャパシタＣｆ１とひとつの出力キャパシタＣｏ１を備えるが、別の昇圧率の場合や、複数の出力電圧を生成する場合、フライングキャパシタや出力キャパシタは複数であってもよい。

制御回路１００は、第１スイッチ群１０、第２スイッチ群１２、パルス変調器２０、ドライバ４０、を備え、ひとつの半導体基板上に集積化された機能回路である。入力端子１０２には、外部からの入力電圧Ｖｉｎが印加される。キャパシタ端子１０４、キャパシタ端子１０６の間には、フライングキャパシタＣｆ１が接続され、出力端子１０８と接地間には出力キャパシタＣｏ１が接続される。接地端子１１０は接地されており、帰還端子１１２には出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが入力される。帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔを帰還抵抗Ｒ１、帰還抵抗Ｒ２によって分圧された電圧である。

一般に、チャージポンプ回路は、フライングキャパシタを充電する充電期間φ１と、フライングキャパシタに蓄えられた電荷を利用して出力キャパシタの充電する放電期間φ２と、を繰り返すことにより、昇圧された電圧を生成する。

第１スイッチ群１０は、入力電圧Ｖｉｎを利用してフライングキャパシタＣｆ１を充電する経路に設けられた少なくともひとつのスイッチを含む。第１スイッチ群１０およびフライングキャパシタＣｆ１は、入力端子１２２と接地間に直列な経路を形成している。本実施の形態では、第１スイッチ群１０は、第１スイッチＳＷ１、第２スイッチＳＷ２を含んでいる。具体的には、第１スイッチＳＷ１は、入力端子１０２とキャパシタ端子１０４の間に設けられ、第２スイッチＳＷ２は、キャパシタ端子１０６と接地端子１１０の間に設けられる。第１スイッチＳＷ１はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第２スイッチＳＷ２はＮチャンネルＭＯＳＦＥＴである。

第２スイッチ群１２は、充電期間φ１においてフライングキャパシタＣｆ１に蓄えられた電荷を利用して出力キャパシタＣｏ１を充電する経路に設けられた少なくともひとつのスイッチを含む。本実施の形態では、第２スイッチ群１２は第３スイッチＳＷ３、第４スイッチＳＷ４を含んでおり、具体的には、第３スイッチＳＷ３は入力端子１０２とキャパシタ端子１０６の間に設けられており、第４スイッチＳＷ４はキャパシタ端子１０４と出力端子１０８の間に設けられている。第３スイッチＳＷ３、第４スイッチＳＷ４はともにＰチャンネルＭＯＳＦＥＴである。

ドライバ４０は、レベルシフト回路を含んでおり、第１スイッチＳＷ１〜第４スイッチＳＷ４のゲート電圧を切り換えて、オン、オフを制御する。

充電期間φ１において、第１スイッチＳＷ１、第２スイッチＳＷ２がともにオンすると、フライングキャパシタＣｆ１の一端に入力電圧Ｖｉｎが印加され、他端が接地され、その結果、フライングキャパシタＣｆ１が入力電圧Ｖｉｎで充電される。フライングキャパシタＣｆ１の両端の電位差をΔＶとする。

放電期間φ２において、第３スイッチＳＷ３、第４スイッチＳＷ４がともにオンすると、キャパシタ端子１０６の電位は、入力電圧Ｖｉｎと等しくなり、キャパシタ端子１０４の電位は、Ｖｉｎ＋ΔＶとなる。キャパシタ端子１０４の電位が、第４スイッチＳＷ４を介して出力キャパシタＣｏ１に印加されることにより、出力キャパシタＣｏ１が充電される。

ドライバ４０は、充電期間φ１と放電期間φ２を交互に繰り返し、入力電圧Ｖｉｎを昇圧する。従来のチャージポンプ回路は、デューティ比が５０％のクロック信号のハイレベルとローレベルに、充電期間φ１と放電期間φ２を割り当てていたため、充電期間φ１と放電期間φ２は固定されていた。これに対して、本実施の形態に係るチャージポンプ回路１２０では、充電期間φ１と放電期間φ２をフィードバックによって調節することを特徴としている。

パルス変調器２０は、パルス信号Ｓｐｗｍ３を生成し、ドライバ４０に供給する。ドライバ４０は、パルス信号Ｓｐｗｍ３のハイ期間ＴＨを、充電期間φ１または放電期間φ２のいずれか割り当て、ロー期間ＴＬを他方に割り当て、第１スイッチ群１０と第２スイッチ群１２を交互にオンさせる。

パルス変調器２０には、チャージポンプ回路１２０の出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが入力されている。パルス変調器２０は、帰還電圧Ｖｆｂが所定の基準電圧Ｖｒｅｆと一致するようにパルス信号Ｓｐｗｍ３のデューティ比を調節する。デューティ比とは、ハイ期間ＴＨに対する周期時間Ｔｐ（＝ＴＨ＋ＴＬ）の比率である。本実施の形態では、パルス変調器２０はパルス幅変調を行う。

ドライバ４０は、第１スイッチ群１０と第２スイッチ群１２とが同時にオンしないように、デッドタイムを設けて、パルス信号Ｓｐｗｍ３のポジティブエッジとネガティブエッジの付近において、第１スイッチ群１０と第２スイッチ群１２が両方オフとなるデッドタイムを設定することが好ましい。デッドタイムの設定方法は、公知の技術を利用すればよい。

パルス変調器２０は、パルス信号Ｓｐｗｍ１のデューティ比を、所定の範囲に制限して調節する。以下、この理由を説明する。

パルス信号Ｓｐｗｍ３のデューティ比が０％の場合、第１スイッチ群１０がオンしないため、入力電圧ＶｉｎによるフライングキャパシタＣｆ１の充電が行われない。したがって、出力キャパシタＣｏ１に対する電荷転送が行われず、出力端子１２４に接続される負荷（不図示）に対する電流供給能力（駆動能力）が低い状態（実質的に０）となる。

パルス信号Ｓｐｗｍ３のデューティ比がある範囲で増大していくと、フライングキャパシタＣｆ１に対する充電期間φ１が長くなっていく。それに応じて、充電期間φ１にフライングキャパシタＣｆ１に蓄えられる電荷量が増加し、充電期間φ１直後のフライングキャパシタＣｆ１の電位差ΔＶが大きくなっていく。

上述のように、放電期間φ２において出力キャパシタＣｏ１は、Ｖｉｎ＋ΔＶの電圧で充電される。したがって、フライングキャパシタＣｆ１の電位差ΔＶが大きくなると、放電期間φ２において出力キャパシタＣｏ１に供給される電荷量が増加する。つまり、パルス信号Ｓｐｗｍ３のデューティ比の増大にともない、負荷に対する電流供給能力が増加していく。

パルス信号Ｓｐｗｍ３のデューティ比を大きくしていくと、フライングキャパシタＣｆ１に対する充電期間φ１は長くなる。ところが、充電期間φ１直後の電位差ΔＶの上限値は、入力電圧Ｖｉｎである。いま、電位差ΔＶが上限値に達したときのデューティ比をα％と書く。パルス信号Ｓｐｗｍ３のデューティ比がα％を超えて増大していくと、充電期間φ１にフライングキャパシタＣｆ１に供給される電荷量が一定の状態で、放電期間φ２が短くなっていく。その結果、デューティ比の増大にともない、放電期間φ２において出力キャパシタＣｏ１に供給される電荷量が減少していく。つまり、パルス信号Ｓｐｗｍ３のデューティ比がα％を超えて増大するにしたがい、負荷に対する電流供給能力は低下していく。

パルス信号Ｓｐｗｍ３のデューティ比が１００％となると、フライングキャパシタＣｆ１から出力キャパシタＣｏ１に対する電荷転送が行われず、負荷に対する電流供給能力は実質的に０となる。

つまり、チャージポンプ回路１２０の電流供給能力は、デューティ比が０％と１００％で最低となり、ある値α％のときに最大となる。言い換えれば、デューティ比には、チャージポンプ回路の電流供給能力に最大値を与える値が存在する。

したがって、出力電圧Ｖｏｕｔをモニタしておき、出力電圧Ｖｏｕｔが低下するとき、すなわち負荷電流が増加するときに、チャージポンプ回路１２０の電流供給能力を増大させ、反対に出力電圧Ｖｏｕｔが増大するとき、すなわち負荷電流が減少するときに、チャージポンプ回路１２０の電流供給能力を減少させるようにフィードバックを行うことにより、出力電圧Ｖｏｕｔを一定値に保つことができる。

もし、パルス信号Ｓｐｗｍ３のデューティ比がα％を跨いで変化すると、出力電圧Ｖｏｕｔが目標値から離れる方向にフィードバックが係るため、出力電圧Ｖｏｕｔが不安定となる。そこで、本実施の形態に係るチャージポンプ回路１２０は、パルス信号Ｓｐｗｍ３のデューティ比を所定の範囲に制限する。

このように、本実施の形態に係るチャージポンプ回路１２０では、デューティ比の範囲が制限されたパルス信号Ｓｐｗｍ３にもとづいて第１スイッチ群１０、第２スイッチ群１２を制御することにより、出力電圧Ｖｏｕｔを安定化することができる。

従来のチャージポンプ回路は、入力電圧が２Ｖの場合、４Ｖの出力電圧Ｖｏｕｔのみ出力可能であった。したがって、４Ｖ以下の所望の電圧を得たい場合、チャージポンプ回路の前段または後段にリニアレギュレータを設ける必要があり、回路面積が増大していた。これに対して、本実施の形態に係るチャージポンプ回路１２０によれば、レギュレータを設けなくても、出力電圧Ｖｏｕｔを所望の値に安定化することができるため、回路面積を小さくできる。

また、従来のようにレギュレータを設ける場合、入力電圧が供給される入力端子から負荷に至る経路上に、パワートランジスタが挿入されるため、パワートランジスタの電力損失によって、効率が低下していた。これに対して本実施の形態に係るチャージポンプ回路１２０はパワートランジスタが不要となるため、回路の効率を改善できる。

αの値は、フライングキャパシタＣｆ１、出力キャパシタＣｏ１の容量値や、パルス信号Ｓｐｗｍ３の周波数（周期時間Ｔｐ）に依存するが、典型的には５０％である。以下、α＝５０％の場合について説明する。

所定の範囲は、
（１）０％〜βｍａｘ％
（２）γｍｉｎ％〜１００％
のいずれかに設定することができる。以下、それぞれの範囲におけるフィードバック制御について説明する。

（１）第１の制御方法
パルス変調器２０は、帰還電圧Ｖｆｂが低いほどハイ期間ＴＨが長くなるようにパルス信号Ｓｐｗｍ３を変調する。このとき、パルス信号Ｓｐｗｍ３のデューティ比に上限値βｍａｘを設定し、パルス信号Ｓｐｗｍ３のデューティ比が０％から上限値βｍａｘ％の範囲で変化するように変調する。

βｍａｘ≦αに設定することが望ましい。この場合、デューティ比のαを跨いだ変化を防止できるため、出力電圧Ｖｏｕｔを安定化できる。ただし、出力電圧Ｖｏｕｔにリップルが生ずることが許容できる場合、βｍａｘをαより大きく設定してもよい。チャージポンプ回路の効率が最も高くするためには、βｍａｘ＝αとすることが好ましい。α＝５０の場合、βｍａｘは０％〜５０％の間でなるべく大きな値に設定する。

βｍａｘ＝４５％の場合、ハイ期間ＴＨは、Ｔｐ×（０〜０．４５）の範囲で変化し、ロー期間ＴＬは、Ｔｐ×（１〜０．５５）の範囲で変化する。すなわち、ロー期間ＴＬの方が、ハイ期間ＴＨよりも長くなるよう制限される。このときドライバ４０は、パルス信号Ｓｐｗｍ３のハイ期間ＴＨに応じた期間、第１スイッチ群１０をオンし、ロー期間ＴＬに応じた期間、第２スイッチ群１２をオンすることが好ましい。つまり、第２スイッチ群１２がオンする時間が長くなるようにすることが好ましい。この理由を説明する。

いま、出力端子１２４から制御回路１００側の望んだ容量について考察する。充電期間φ１では、第４スイッチＳＷ４がオフするため、出力端子１２４に接続される容量は出力キャパシタＣｏ１のみである。放電期間φ２では、出力キャパシタＣｏ１に加えて、フライングキャパシタＣｆ１が接続される。負荷電流が一定の場合、出力端子１２４に接続される容量が大きい方が、出力電圧Ｖｏｕｔの変動は小さくなる。
したがって、パルス信号Ｓｐｗｍ３のハイ期間ＴＨに応じた時間を、充電期間φ１に割り当てることにより、放電期間φ２の方が充電期間φ１より長くなるため、出力電圧Ｖｏｕｔのリップルを小さくできる。

放電期間φ２が長い方が出力電圧Ｖｏｕｔのリップルを小さくできるという利点があるが、出力キャパシタＣｏ１の容量が大きい場合や、リップルが許容できる場合、ハイ期間ＴＨを放電期間φ２に割り当ててもよい。

図１の制御回路１００は、第１の制御方法を実行する構成を示している。パルス変調器２０は、誤差増幅器２２、オシレータ２４、ＰＷＭ(Pulse Width Modulation)コンパレータ２６、ＡＮＤゲート３０、最小デューティコンパレータ３２、ＰＦＭ（Pulse Frequency Modulation）コントローラ３４、最大デューティコンパレータ２８を備える。

誤差増幅器２２は、帰還電圧Ｖｆｂを反転入力端子に、基準電圧Ｖｒｅｆを非反転入力端子に受け、２つの電圧の誤差を増幅する。誤差増幅器２２の出力を誤差電圧Ｖｅｒｒという。オシレータ２４は、三角波またはのこぎり波の周期電圧Ｖｏｓｃを出力する。ＰＷＭコンパレータ２６は、誤差電圧Ｖｅｒｒを非反転入力端子に、周期電圧Ｖｏｓｃを反転入力端子に受ける。ＰＷＭコンパレータ２６は周期電圧Ｖｏｓｃを誤差電圧Ｖｅｒｒでスライスし、交点でレベルが変化するパルス信号Ｓｐｗｍ１を出力する。パルス信号Ｓｐｗｍ１のパルス幅は、出力電圧Ｖｏｕｔが目標値に近づくように変調されている。

最大デューティコンパレータ２８は、周期電圧Ｖｏｓｃと最大電圧Ｖｍａｘを受ける。最大デューティコンパレータ２８は、周期電圧Ｖｏｓｃを最大電圧Ｖｍａｘでスライスし、所定のデューティ比を有する最大パルス信号Ｓｍａｘを生成する。最大電圧Ｖｍａｘの値は、最大パルス信号Ｓｍａｘのデューティ比が、上述したβの値と一致するように設定される。

ＡＮＤゲート３０は、ＰＦＭコントローラ３４から出力されるパルス信号Ｓｐｗｍ２と、最大パルス信号Ｓｍａｘを受け、２つの信号の論理積を出力する。ＡＮＤゲート３０の出力、すなわちパルス信号Ｓｐｗｍ３のデューティ比は、パルス信号Ｓｐｗｍ１のデューティ比がβｍａｘ％以下のとき、パルス信号Ｓｐｗｍ１のデューティ比と一致し、パルス信号Ｓｐｗｍ１のデューティ比がβｍａｘ％以上のとき、βｍａｘ％となる。なお、パルス信号Ｓｐｗｍ３のデューティ比を制限するために、別の回路構成を利用してもよく、その形式は限定されない。

パルス変調器２０は、パルス信号Ｓｐｗｍ１のデューティ比を、所定の下限値βｍｉｎと比較し、パルス信号Ｓｐｗｍ１のデューティ比が下限値βｍｉｎより小さいとき、パルス信号Ｓｐｗｍ１のレベルを固定し、第１スイッチ群１０、第２スイッチ群１２のスイッチングを停止させる。つまりパルス変調器２０からはパルスが出力されなくなる。このために、最小デューティコンパレータ３２、ＰＦＭコントローラ３４が設けられている。

パルス変調器２０は、パルス信号Ｓｐｗｍ３のデューティ比が下限値βｍｉｎより小さいとき、第２スイッチ群１２がオンするように、パルス信号Ｓｐｗｍ３のレベルを固定することが望ましい。理由は後述する。

最小デューティコンパレータ３２は、周期電圧Ｖｏｓｃと最小電圧Ｖｍｉｎを受ける。最小デューティコンパレータ３２は、周期電圧Ｖｏｓｃを最小電圧Ｖｍｉｎでスライスし、所定のデューティ比を有する最小パルス信号Ｓｍｉｎを生成する。最小電圧Ｖｍｉｎの値は、最小パルス信号Ｓｍｉｎのデューティ比が２０％程度となるよう設定する。

ＰＦＭコントローラ３４は、パルス信号Ｓｐｗｍ１と最小パルス信号Ｓｍｉｎを受け、２つの信号のデューティ比を比較する。そして、パルス信号Ｓｐｗｍ１のデューティ比が最小パルス信号Ｓｍｉｎのデューティ比より小さくなると、パルス信号Ｓｐｗｍ２のデューティ比をローレベルに固定する。パルス信号Ｓｐｗｍ１のデューティ比が最小パルス信号Ｓｍｉｎのデューティ比より大きい場合、パルス信号Ｓｐｗｍ２はパルス信号Ｓｐｗｍ１と等しくなる。

なお、ＡＮＤゲート３０とＰＦＭコントローラ３４の順序は逆としてもよい。

以上のように構成されたチャージポンプ回路１２０の動作を説明する。図２は、図１のチャージポンプ回路１２０の信号波形図である。本明細書に示される波形図は、説明を簡潔にするため、あるいは理解を容易とするために、縦軸および横軸が適宜拡大、縮小されている。

負荷電流が増大するにしたがい、出力キャパシタＣｏ１から負荷に対して電荷が多く供給されるため、出力電圧Ｖｏｕｔが低下し、誤差電圧Ｖｅｒｒが上昇していく。出力電圧Ｖｏｕｔが低いほど、パルス信号Ｓｐｗｍ１のデューティ比は増加していく。ただし、パルス信号Ｓｐｗｍ３のデューティ比は、最大パルス信号Ｓｍａｘのデューティ比βｍａｘ以下に制限される。また、パルス信号Ｓｐｗｍ１のデューティ比が最小パルス信号Ｓｍｉｎのデューティ比βｍｉｎより小さくなると、パルス信号Ｓｐｗｍ３がローレベルに固定され、パルスがカットされる。

図３（ａ）、（ｂ）はそれぞれ、通常の負荷時および軽負荷時におけるチャージポンプ回路１２０の動作波形図である。
図３(a)に示すように、負荷電流がある程度大きく一定値の場合、フィードバックによってパルス信号Ｓｐｗｍ１のデューティ比が調節される。第１スイッチ群１０は、パルス信号Ｓｐｗｍ３がハイレベルとなる充電期間φ１にオンとなり、第２スイッチ群１２は、パルス信号Ｓｐｗｍ１がローレベルとなる放電期間φ２にオンとなる。充電期間φ１においては、出力キャパシタＣｏ１から負荷電流が流れ出るため、出力電圧Ｖｏｕｔは低下する。放電期間φ２においては、出力キャパシタＣｏ１がフライングキャパシタＣｆ１を用いて充電されるため、出力電圧Ｖｏｕｔが上昇する。充電期間φ１と放電期間φ２を繰り返すことにより、出力電圧Ｖｏｕｔはわずかに変動しながら目標値付近に安定化される。

図３（ｂ）は、軽負荷時の動作を示す。軽負荷状態では、パルス信号Ｓｐｗｍ１のデューティ比が最小デューティ比βｍｉｎより小さくなる。その結果、第１スイッチ群１０、第２スイッチ群１２のスイッチングが停止するため、出力キャパシタＣｏ１の充電動作が停止する。この間、出力キャパシタＣｏ１は、小さな負荷電流によって放電されるため、出力電圧Ｖｏｕｔは緩やかに低下していく。出力電圧Ｖｏｕｔの低下にともなって、誤差電圧Ｖｅｒｒが上昇していき、時刻ｔ１にパルス信号Ｓｐｗｍ１のデューティ比が最小デューティ比βｍｉｎを超えると、パルス信号Ｓｐｗｍ３がハイレベルとなり、充電期間φ１となる。その直後の放電期間φ２において、出力キャパシタＣｏ１が充電され、出力電圧Ｖｏｕｔが上昇する。出力電圧Ｖｏｕｔが上昇すると、再び誤差電圧Ｖｅｒｒが低下し、デューティ比が最小デューティ比βｍｉｎより小さくなり、スイッチングが停止する。

このように、本実施の形態に係るチャージポンプ回路１２０では、パルス信号Ｓｐｗｍ３のデューティ比をモニタし、下限値βｍｉｎより小さなパルスをカットすることにより、軽負荷状態において、間欠モードで動作させることができる。第１スイッチ群１０、第２スイッチ群１２のオン、オフを切り換えるためには、各トランジスタのゲート容量を充放電するための駆動電流が必要であるが、間欠モードで動作させることにより、駆動電流が低減されるため、チャージポンプ回路１２０の消費電流を低減することができる。

さらに、軽負荷時において、パルス信号Ｓｐｗｍ３はローレベルに固定する場合、第２スイッチ群１２がオンとなる状態で回路が停止する。したがって、出力端子１２４には、フライングキャパシタＣｆ１と出力キャパシタＣｏ１の合成容量が接続されるため、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
ただし、本発明はこれに限定されず、軽負荷時にパルス信号Ｓｐｗｍ３をハイレベルに固定してもよい。

なお、図３（ｂ）に示される出力電圧Ｖｏｕｔのリップルは図３（ａ）のそれより大きいが、実際には同程度かそれより小さい。なぜなら、負荷電流が小さい軽負荷時、出力キャパシタＣｏ１から放電量は小さく、出力電圧Ｖｏｕｔの低下量も小さいからである。

以上が、本実施の形態に係るチャージポンプ回路１２０の動作である。なお、チャージポンプ回路１２０のパルス変調技術は、スイッチングレギュレータのパルス変調技術とは思想が異なっている点に注目すべきである。すなわち、昇圧型のスイッチングレギュレータにおいてパルス幅変調を行う場合、生成されるパルス信号のデューティ比Ｄｓｒは、
Ｄｓｒ＝１−Ｖｉｎ／Ｖｏｕｔ
で与えられる。すなわち、パルス信号のデューティ比が入力電圧Ｖｉｎと出力電圧の目標値Ｖｏｕｔに応じて調節される。

これに対して、本実施の形態に係るチャージポンプ回路１２０のパルス変調では、パルス信号Ｓｐｗｍ３のデューティ比は、負荷電流に応じて決定される点でスイッチングレギュレータのパルス変調とは異なっている。

また、スイッチングレギュレータでは、デューティ比を増加させるほど、出力電圧Ｖｏｕｔが増大する方向にフィードバックがかかるが、チャージポンプ回路では、デューティ比がある境界値を跨ぐと、フィードバックの方向が反転する。このため、本実施の形態に係るチャージポンプ回路１２０では、パルス信号Ｓｐｗｍ３のデューティ比の範囲に制限を設けている。

（２）第２の制御方法
第１の制御方法では、帰還電圧Ｖｆｂが低いほどハイ期間ＴＨが長くなるようにパルス信号を変調した。これに対して、第２の制御方法では、帰還電圧Ｖｆｂが低いほどロー期間ＴＬが長くなるようにパルス信号Ｓｐｗｍ３を変調する。さらに、パルス信号Ｓｐｗｍ３のデューティ比に下限値γｍｉｎを設定し、パルス信号Ｓｐｗｍ３のデューティ比が下限値γｍｉｎ％から１００％の範囲で変化するように変調する。

このとき、γｍｉｎ≧αに設定することが望ましい。この場合、αを跨いだ変化を防止できるため、出力電圧Ｖｏｕｔを安定化できる。ただし、出力電圧Ｖｏｕｔにリップルが生ずることが許容できる場合、γｍｉｎをαより小さくしてもよい。

チャージポンプ回路の効率が最も高くするためには、γｍｉｎ＝αとすることが好ましい。α＝５０の場合、γｍｉｎは５０％〜１００％の間でなるべく小さな値に設定する。

γｍｉｎ＝５５％の場合、ハイ期間ＴＨは、Ｔｐ×（０．５５〜１）の範囲で変化し、ロー期間ＴＬは、Ｔｐ×（０．４５〜０）の範囲で変化する。すなわち、ハイ期間ＴＨの方が、ロー期間ＴＬよりも長くなるように制限される。このときドライバ４０は、パルス信号Ｓｐｗｍ３のロー期間ＴＬに応じた期間、第１スイッチ群１０をオンし、ハイ期間ＴＨに応じた期間、第２スイッチ群１２をオンすることが好ましい。つまり、第２スイッチ群１２がオンする時間が長くなるようにすることが好ましい。これにより出力電圧Ｖｏｕｔのリップルを小さくできる。

第２の制御方法を実現するためには、図１の制御回路１００を変形すればよい。たとえば、誤差増幅器２２の反転入力端子に基準電圧Ｖｒｅｆを、非反転入力端子に帰還電圧Ｖｆｂを入力してもよい。この場合、負荷電流が小さいほど、すなわち出力電圧Ｖｏｕｔが大きいほど、誤差電圧Ｖｅｒｒは大きくなり、パルス信号Ｓｐｗｍ１のデューティ比は１００％に近づく。その結果、負荷に対する電流供給能力が減少し、適切なフィードバックをかけることができる。負荷電流が増加すると、デューティ比がαに近づいていき、電流供給能力が増加する。

この場合、最大デューティコンパレータ２８によって、デューティ比がγｍｉｎとなるパルス信号を生成し、パルス信号Ｓｐｗｍ３のデューティ比がγｍｉｎ以上となるように制限をかければよい。

第２の制御方法で、軽負荷時に間欠モードを実現するために、パルス信号Ｓｐｗｍ３のデューティ比に上限値γｍａｘを設定し、パルス信号Ｓｐｗｍ３のデューティ比が上限値γｍａｘより大きいとき、パルス信号Ｓｐｗｍ３のレベルを固定する。この場合、最小デューティコンパレータ３２によってデューティ比がγｍａｘのパルス信号を生成すればよい。

第２の制御方式においても、第１の制御方式と同様の効果を得ることが可能である。

以上、実施の形態にかかるチャージポンプ回路１２０について説明した。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

チャージポンプ回路の構成は図１のトポロジーに限定されない。たとえば、トランジスタのスイッチに代えてダイオードを用いてもよい。また、実施の形態では、昇圧率２倍のチャージポンプ回路を説明したが、２つの入力電圧を加算する加算型チャージポンプ回路であってもよい。この場合、第１スイッチＳＷ１と第３スイッチＳＷ３の共通接続される端子を分離し、第１入力端子と第２入力端子を設ければよい。そして、第１スイッチＳＷ１の一端を第１入力端子と接続し、第３スイッチＳＷ３の一旦を第２入力端子と接続する。

また、昇圧率が１．５倍、あるいは４倍のチャージポンプ回路であってもよく、あるいは複数の昇圧率が切り換え可能なチャージポンプ回路であってもよい。さらに、負電圧を生成するための電圧反転型のチャージポンプ回路にも本発明は適用可能である。

実施の形態では、第１スイッチＳＷ１〜第４スイッチＳＷ４が制御回路１００に内蔵される場合を説明したが、ディスクリート素子を用いて、制御回路１００の外部に設けてもよい。

実施の形態では、パルス変調器２０が三角波やのこぎり波をスライスしてパルス信号を生成するパルス幅変調を行う場合について説明したが、変調方法はこれに限定されない。たとえば、パルス周波数変調やパルス密度変調を行ってもよい。すなわち、出力電圧Ｖｏｕｔが目標電圧に近づくようにパルス信号のデューティ比を調節し、かつデューティ比を所定の範囲に制限すればよい。

各信号の論理レベルは実施の形態のそれに限定されず、適宜反転することができる。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

本発明の実施の形態に係るチャージポンプ回路の構成を示す回路図である。 図１のチャージポンプ回路の信号波形図である。 図３（ａ）、（ｂ）はそれぞれ、通常の負荷時および軽負荷時における図１のチャージポンプ回路の動作波形図である。

符号の説明

１００…制御回路、１０２…入力端子、１０４…キャパシタ端子、１０６…キャパシタ端子、１０８…出力端子、１１０…接地端子、１１２…帰還端子、１２０…チャージポンプ回路、１２２…入力端子、１２４…出力端子、Ｃｆ１…フライングキャパシタ、Ｃｏ１…出力キャパシタ、Ｒ１…帰還抵抗、Ｒ２…帰還抵抗、１０…第１スイッチ群、１２…第２スイッチ群、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、２０…パルス変調器、２２…誤差増幅器、２４…オシレータ、２６…ＰＷＭコンパレータ、２８…最大デューティコンパレータ、３０…ＡＮＤゲート、３２…最小デューティコンパレータ、３４…ＰＦＭコントローラ、４０…ドライバ、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧。

Claims (11)

1. 少なくともひとつのフライングキャパシタと、少なくともひとつの出力キャパシタと、を有するチャージポンプ回路の制御回路であって、
   入力電圧を利用して前記フライングキャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第１スイッチ群と、
   前記フライングキャパシタに蓄えられた電荷を利用して前記出力キャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第２スイッチ群と、
   デューティ比が、前記チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するように調節されるパルス信号を生成するパルス変調器と、
   前記パルス変調器から前記パルス信号を受け、前記パルス信号のハイ期間に応じた期間、前記第１、第２スイッチ群のいずれか一方をオンし、そのロー期間に応じた期間、他方をオンするドライバと、
   を備え、
   前記パルス変調器は、周期が一定でパルス幅が変化するパルス幅変調を行い、前記帰還電圧が低いほどハイ期間が長くなるように前記パルス信号を変調し、かつ前記パルス信号のデューティ比を所定の範囲に制限し、
   前記パルス変調器は、前記パルス信号のデューティ比が所定の下限値より小さいとき、前記パルス信号のレベルを固定することを特徴とする制御回路。
2. 前記パルス変調器は、前記パルス信号のデューティ比に上限値を設定し、前記パルス信号のデューティ比が前記上限値以下の範囲で変化するように変調することを特徴とする請求項１に記載の制御回路。
3. 前記ドライバは、前記パルス信号のハイ期間に応じた期間、前記第１スイッチ群をオンし、ロー期間に応じた期間、前記第２スイッチ群をオンすることを特徴とする請求項２に記載の制御回路。
4. 前記上限値は、０％より大きく、チャージポンプ回路の負荷に対する電流供給能力が最大となるときのデューティ比以下の値に設定されることを特徴とする請求項２に記載の制御回路。
5. 前記パルス変調器は、前記パルス信号のデューティ比が前記下限値より小さいとき、前記第２スイッチ群がオンするように、前記パルス信号のレベルを固定することを特徴とする請求項１に記載の制御回路。
6. 少なくともひとつのフライングキャパシタと、少なくともひとつの出力キャパシタと、を有するチャージポンプ回路の制御回路であって、
   入力電圧を利用して前記フライングキャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第１スイッチ群と、
   前記フライングキャパシタに蓄えられた電荷を利用して前記出力キャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第２スイッチ群と、
   デューティ比が、前記チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するように調節されるパルス信号を生成するパルス変調器と、
   前記パルス変調器から前記パルス信号を受け、前記パルス信号のハイ期間に応じた期間、前記第１、第２スイッチ群のいずれか一方をオンし、そのロー期間に応じた期間、他方をオンするドライバと、
   を備え、
   前記パルス変調器は、周期が一定でパルス幅が変化するパルス幅変調を行い、前記帰還電圧が低いほどロー期間が長くなるように前記パルス信号を変調し、かつ前記パルス信号のデューティ比を所定の範囲に制限し、
   前記パルス変調器は、前記パルス信号のデューティ比が所定の上限値より大きいとき、前記パルス信号のレベルを固定することを特徴とする制御回路。
7. 前記パルス変調器は、前記パルス信号のデューティ比に下限値を設定し、前記パルス信号のデューティ比が前記下限値以上の範囲で変化するように変調することを特徴とする請求項６に記載の制御回路。
8. 前記ドライバは、前記パルス信号のロー期間に応じた期間、前記第１スイッチ群をオンし、ハイ期間に応じた期間、前記第２スイッチ群をオンすることを特徴とする請求項６に記載の制御回路。
9. 前記下限値は、１００％より小さく、チャージポンプ回路の負荷に対する電流供給能力が最大となるときのデューティ比以上の値に設定されることを特徴とする請求項７に記載の制御回路。
10. 前記パルス変調器は、前記パルス信号のデューティ比が前記上限値より大きいとき、前記第２スイッチ群がオンするように、前記パルス信号のレベルを固定することを特徴とする請求項６に記載の制御回路。
11. フライングキャパシタと、
    出力キャパシタと、
    前記フライングキャパシタおよび前記出力キャパシタの充放電状態を制御する請求項１から１０のいずれかに記載の制御回路と、
    を備えることを特徴とするチャージポンプ回路。

Images