JP5121734B2 - Power supply voltage forming apparatus and polar modulation transmitting apparatus - Google Patents
Power supply voltage forming apparatus and polar modulation transmitting apparatus Download PDFInfo
- Publication number
- JP5121734B2 JP5121734B2 JP2008556102A JP2008556102A JP5121734B2 JP 5121734 B2 JP5121734 B2 JP 5121734B2 JP 2008556102 A JP2008556102 A JP 2008556102A JP 2008556102 A JP2008556102 A JP 2008556102A JP 5121734 B2 JP5121734 B2 JP 5121734B2
- Authority
- JP
- Japan
- Prior art keywords
- addition
- offset
- analog
- power supply
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/324—An amplitude modulator or demodulator being used in the amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
本発明は、入力データに応じて高周波電力増幅器に供給する電源電圧を形成する電源電圧形成装置、及びこのような電源電圧形成装置を有するポーラ変調送信装置に関する。 The present invention relates to a power supply voltage forming device that forms a power supply voltage to be supplied to a high-frequency power amplifier according to input data, and a polar modulation transmission device having such a power supply voltage forming device.
送信装置の設計は、一般に、効率と線形性との間にトレードオフの関係がある。しかし、最近では、例えばポーラ変調送信技術のように、高効率と線形性とを両立可能とした技術が提案されている。 Transmitter design generally has a trade-off between efficiency and linearity. However, recently, a technology that can achieve both high efficiency and linearity, such as a polar modulation transmission technology, has been proposed.
図1に、ポーラ変調送信装置の構成例を示す。ポーラ変調送信装置10は、振幅/位相データ形成部11と、位相変調器12と、高周波電力増幅器(いわゆるパワーアンプ)14と、高周波電力増幅器14の電源電圧VCCを形成する電源電圧形成装置13とを有する。
FIG. 1 shows a configuration example of a polar modulation transmission apparatus. The polar
振幅/位相データ形成部11は、入力された送信信号から、ベースバンド振幅信号S1及びベースバンド位相信号S2を形成する。ここで、ベースバンド振幅信号S1とは、送信信号の同相成分をI、直交成分をQで表した場合、√(I2+Q2)で表される信号である。ベースバンド位相信号S2とは、送信信号の位相成分(例えば、変調シンボルとI軸のなす角度)である。
The amplitude / phase
位相変調器12は、ベースバンド位相信号S2によってキャリア周波数信号を変調することで、高周波位相変調信号S3を形成し、これを高周波電力増幅器14の信号入力端子に出力する。
The
電源電圧形成装置13は、ベースバンド振幅信号S1に基づいて、高周波電力増幅器14の電源端子に供給する電源電圧VCCを形成する。
The power supply
これにより、高周波電力増幅器14からは、電源電圧値VCCと高周波位相変調信号S3とを掛け合わされた信号が、高周波電力増幅器14の利得分だけ増幅され、その結果として送信出力信号が出力される。送信出力信号はアンテナ(図示せず)から送信される。
Thus, from the high-
このようなポーラ変調送信技術を用いると、高周波電力増幅器14に入力される高周波位相変調信号S3を、振幅方向の変動成分をもたない定包絡線信号とすることができるため、高周波電力増幅器14として高効率の非線形増幅器を用いることができるようになる。
By using such a polar modulation transmission technique, the high frequency phase modulation signal S3 input to the high
ところで、このようなポーラ変調送信装置10においては、ベースバンド振幅信号S1に基づいて形成された電源電圧値VCCと高周波電力増幅器14の出力電圧(一般的に、図中の送信出力信号を50Ωにかかる電圧に換算して求めたもの)とが比例関係になることが要求される。
By the way, in such a polar
ここで、高周波電力増幅器14に使用される素子としては、FET(Field effect transistor)系デバイスよりも高いゲインが得られ、小型化が容易なHBT(Hetero-junction Bipolar Transistor)系デバイスが使用されることが多い。ところが、HBT系デバイスには、電源電圧値と出力電圧との間にオフセット電圧という特有のパラメータが存在する。
Here, as an element used for the high
図2に、高周波電力増幅器14を、HBT系デバイスを使用して構成した場合の、電源電圧値VCCと出力電圧との関係を示す。図中実線が、HBT系デバイスを使用した場合の電源電圧値VCCと出力電圧との関係を示すもので、電源電圧値VCCと出力電圧は直線的に変化しているが、その直線は原点を通過していないため、比例関係にはなっていないことが分かる。オフセット電圧は出力が立ち上がるときの電源電圧値であり、図2においては、電源電圧値VCCと出力電圧との関係を直線近似して、その直線とx軸との交点をオフセット電圧と定義している。
FIG. 2 shows the relationship between the power supply voltage value VCC and the output voltage when the high-
従来、ポーラ変調送信装置10では、高周波電力増幅器14の出力パワー(すなわち送信出力信号のパワー)を制御するために、電源電圧形成装置13によって、ベースバンド振幅信号S1のレベルを調整することにあわせて、図2に示したオフセット電圧をレベル調整後のベースバンド振幅信号に加えることで、電源電圧値VCCと出力電圧とが比例関係になるように補正するものが提案されている(例えば特許文献1参照)。このようにすることで、オフセットに起因した歪みの発生を回避することができる。
Conventionally, in the polar
この構成について、図3を用いて簡単に説明する。図3の電源電圧形成装置13は、レベル調整部21にベースバンド振幅信号S1を入力する。レベル調整部21は、例えば送信電力制御部(図示せず)からのスケーリング係数に応じてベースバンド振幅信号S1のレベルを調整し、レベル調整後のベースバンド振幅信号をオフセット加算部23に送出する。オフセット加算部23は、レベル調整後のベースバンド振幅信号に、オフセット電圧生成部22によって生成されたオフセット電圧を加算することで、高周波電力増幅器14の電源電圧VCCを形成し、これを高周波電力増幅器14の電源端子に供給する。
しかしながら、図3のように、ベースバンド振幅信号S1のレベルを制御した後で、オフセット電圧を加算する方法は、通常、アナログ信号処理となるため、ベースバンド振幅信号S1を処理する経路から見ると、オフセット電圧生成部22が負荷となる。この結果、特に、レベル調整後の信号レベルが大きいとき、すなわち高出力時に、高周波電力増幅器14から出力される送信出力信号に歪が生じやすくなるという問題がある。
However, as shown in FIG. 3, since the method of adding the offset voltage after controlling the level of the baseband amplitude signal S1 is usually analog signal processing, when viewed from the path for processing the baseband amplitude signal S1. The
本発明の目的は、高周波電力増幅器の歪み特性を劣化させずに、高周波電力増幅器のオフセット電圧を補正することができる電源電圧形成装置及びポーラ変調送信装置を提供することである。 An object of the present invention is to provide a power supply voltage forming device and a polar modulation transmission device capable of correcting an offset voltage of a high frequency power amplifier without degrading the distortion characteristics of the high frequency power amplifier.
本発明の電源電圧形成装置は、入力データに基づいて高周波電力増幅器に供給する電源電圧を形成する電源電圧形成装置であって、前記入力データをディジタルアナログ変換する第1のディジタルアナログ変換器と、アナログ変換された前記入力データのレベルを、前記高周波電力増幅器の出力レベルを制御するための出力レベル制御値に基づいて調整するレベル調整部と、オフセットデータをディジタルアナログ変換する第2のディジタルアナログ変換器と、アナログ変換されたオフセットデータを、前記レベル調整後の信号にアナログ加算するアナログオフセット加算部と、アナログ変換前の前記入力データに、前記オフセットデータをディジタル加算するディジタルオフセット加算部と、前記アナログオフセット加算部による加算を選択する第1の加算選択モードと、前記ディジタルオフセット加算部による加算を選択する第2の加算選択モードとを有し、前記出力レベル制御値が高出力時を示す場合は前記第2の加算選択モードを、前記出力レベル制御値が低出力時を示す場合は前記第1の加算選択モードを選択する選択部と、を具備する構成を採る。
A power supply voltage forming apparatus according to the present invention is a power supply voltage forming apparatus that forms a power supply voltage to be supplied to a high-frequency power amplifier based on input data, the first digital-analog converter converting the input data into digital-analog, A level adjusting unit for adjusting the level of the input data after analog conversion based on an output level control value for controlling the output level of the high-frequency power amplifier; and a second digital / analog conversion for converting the offset data into digital analog An analog offset addition unit that analog-adds the analog-converted offset data to the level-adjusted signal, a digital offset addition unit that digitally adds the offset data to the input data before analog conversion, Select addition by analog offset adder First an addition selection mode, and a second addition selecting mode for selecting the addition by the digital offset adding section, when the output level control value indicates a time of high output said second summing selection mode And a selection unit that selects the first addition selection mode when the output level control value indicates a low output .
本発明によれば、出力レベル制御値に基づいて、オフセット値をディジタル加算するか又はアナログ加算するかを切り換えるようにしたので、高出力時には、オフセットをアナログ加算するモードからディジタル加算するモードに切り換えることができるようになる。この結果、高周波電力増幅器の歪み特性を劣化させずに、高周波電力増幅器のオフセット電圧を補正することができる。 According to the present invention, since the offset value is switched between digital addition and analog addition based on the output level control value, the mode is switched from the analog addition mode to the digital addition mode at the time of high output. Will be able to. As a result, the offset voltage of the high frequency power amplifier can be corrected without degrading the distortion characteristics of the high frequency power amplifier.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施の形態1)
図4に、本発明の実施の形態に係る電源電圧形成装置の基本構成を示す。電源電圧形成装置100は、高周波電力増幅器200の電源端子に供給する電源電圧VCCを形成するものである。なお、高周波電力増幅器200は、HBT系デバイスによって構成されている。
(Embodiment 1)
FIG. 4 shows a basic configuration of the power supply voltage forming apparatus according to the embodiment of the present invention. The power supply voltage forming apparatus 100 forms a power supply voltage VCC supplied to the power supply terminal of the high
電源電圧形成装置100は、入力データをディジタル加算器101に入力する。この入力データは、電源電圧形成装置100をポーラ変調送信装置に用いる場合には、ベースバンド振幅信号に相当するものである。
The power supply voltage forming apparatus 100 inputs input data to the
ディジタル加算器101は、入力データにオフセットデータを加算する。オフセットデータとは、図2に示したオフセット電圧に相当するデータであり、図示しないメモリ等に予め格納されている。ディジタル加算器101の出力は、ディジタルアナログ変換器(D/A)102を介してレベル調整部103に送出される。
The
レベル調整部103は、高周波電力増幅器200の出力レベルを制御するための出力レベル制御値に応じて、ディジタルアナログ変換器102の出力信号レベルを調整する。ここで出力レベル制御値は、図示しない送信電力制御部により形成された信号である。レベル調整部103によりレベルが調整された信号は、アナログ加算器104に送出される。
The
アナログ加算器104には、レベル調整部103からの信号に加えて、オフセットデータがディジタルアナログ変換器(D/A)105を介して入力される。これにより、アナログ加算器104は、レベル調整部103から出力されたアナログ信号に、アナログ変換されたオフセット電圧をアナログ加算する。
In addition to the signal from the
かかる構成に加えて、電源電圧形成装置100は、ディジタル加算器101によってオフセットデータを加算するか、又はアナログ加算器104によってオフセット電圧を加算するかを選択する選択部106を有する。選択部106は、出力レベル制御値に基づいて、上記選択を行う。
In addition to such a configuration, the power supply voltage forming apparatus 100 includes a
具体的には、選択部106は、出力レベル制御値が所定値以上の場合(すなわち、高出力時)には、スイッチ107をON制御することでディジタル加算器101によってオフセットデータを加算させると共に、スイッチ108をOFF制御することでアナログ加算器104での加算を行わせない。ここでいう出力レベル制御値が所定値以上の場合とは、高周波電力増幅器200の出力レベルが大きく、アナログ加算器104でオフセット電圧をアナログ加算すると、送信出力信号に歪が生じやすい場合をさす。
Specifically, when the output level control value is greater than or equal to a predetermined value (that is, during high output), the
これに対して、選択部106は、出力レベル制御値が所定値未満の場合(すなわち、低出力時)には、スイッチ107をOFF制御することでディジタル加算器101の加算を行わせないと共に、スイッチ108をON制御することでアナログ加算器104によってオフセット電圧を加算させる。ここでいう出力レベル制御値が所定値未満の場合とは、高周波電力増幅器200の出力レベルが小さく、アナログ加算器104でオフセット電圧をアナログ加算しても、送信出力信号に与える影響が少ない場合をさす。
On the other hand, when the output level control value is less than the predetermined value (that is, at the time of low output), the
このように、高出力時(レベル調整部103の出力レベルが高い場合、換言すれば高周波電力増幅器200の出力レベルが高い場合)には、オフセットデータをディジタル加算し、それ以外はアナログ加算するようにしたことにより、高周波電力増幅器200の歪み特性を劣化させずに、高周波電力増幅器200のオフセットを補正することができる。
As described above, when the output is high (when the output level of the
ここで、高出力時には、レベル調整部103から高周波電力増幅器200への信号経路から見ると、オフセット電圧発生回路(図4の場合には、ディジタルアナログ変換器105)が負荷となるので、高周波電力増幅器200に供給する電源電圧VCCに歪みが生じ、その結果、高周波電力増幅器200の出力信号の歪み特性も劣化する。
Here, at the time of high output, when viewed from the signal path from the
しかしながら、本実施の形態の電源電圧形成装置100においては、高出力時には、アナログ加算器104とディジタルアナログ変換器105との経路をスイッチ108により遮断するので、歪みは生じない。また、オフセットは、ディジタル加算器101によるディジタル加算によって補正されるので、オフセットによる歪みも生じない。
However, in the power supply voltage forming apparatus 100 of the present embodiment, at the time of high output, the path between the
一方、低出力時には、ディジタルアナログ変換器102による変換前に、ディジタル加算器101によりオフセットデータをディジタル加算すると、レベル調整部103の減衰量を見越したオフセットデータをディジタル加算しなければならない。例えば、レベル調整部103によって信号レベルを20dB減衰させる場合には、ディジタル加算器101によってその10倍の電圧に相当するオフセットデータを加算する必要があり、現実的でない。
On the other hand, when the output is low, if the offset data is digitally added by the
しかしながら、本実施の形態の電源電圧形成装置100においては、低出力時には、ディジタル加算器101によるオフセットデータの加算を行わずに、アナログ加算器104によるオフセット電圧の加算を行うので、大きな桁数のオフセットデータをディジタル加算することなく、オフセットを補正できる。
However, in the power supply voltage forming apparatus 100 of the present embodiment, at the time of low output, the offset voltage is added by the
以上説明したように、本実施の形態によれば、入力データをディジタルアナログ変換する第1のディジタルアナログ変換器102と、アナログ変換された入力データのレベルを、高周波電力増幅器200の出力レベルを制御するための出力レベル制御値に基づいて調整するレベル調整部103と、オフセットデータをディジタルアナログ変換する第2のデ
ィジタルアナログ変換器105と、アナログ変換されたオフセットデータを、前記レベル調整後の信号にアナログ加算するアナログ加算器104と、アナログ変換前の前記入力データに、オフセットデータをディジタル加算するディジタル加算器101と、出力レベル制御値に基づいて、アナログ加算器104による加算を行うか又はディジタル加算器101による加算を行うかを選択する選択部106と、を設けたことにより、入力データ及び出力レベル制御値に応じた電源電圧を形成する場合に、アナログ加算に起因する歪みの発生を回避しつつ、高周波電力増幅器200のオフセットを補正できる電源電圧VCCを形成できる。
As described above, according to the present embodiment, the first digital-
また、実際上アナログ加算による歪みの小さい低出力時(出力レベル制御値が小さい場合)には、オフセットデータをディジタル加算せずに、アナログ加算したことにより、大きな桁数のオフセットデータをディジタル加算しなくて済むので、ディジタル加算器101の構成を簡単化できる。
In addition, in the case of low output with low distortion due to analog addition (when the output level control value is small), the offset data with a large number of digits is digitally added by analog addition without digital addition of offset data. Since it is not necessary, the configuration of the
(実施の形態2)
図5に、実施の形態2の電源電圧形成装置の構成を示す。本実施の形態の電源電圧形成装置300は、基本的には電源電圧形成装置100と同様の動作を行うものであるが、構成上いくつかの工夫が加えられている。
(Embodiment 2)
FIG. 5 shows the configuration of the power supply voltage forming apparatus according to the second embodiment. The power supply voltage forming apparatus 300 according to the present embodiment basically performs the same operation as that of the power supply voltage forming apparatus 100, but some devices are added to the configuration.
ディジタル加算器301は、入力データが入力されると共に、選択部306からオフセットスケーリング部307の出力データ又は全て“0”のデータが選択的に入力され、入力データに、オフセットスケーリング後のデータ又は全て“0”のデータを加算する。ディジタル加算器301の出力は、ディジタルアナログ変換器(D/A)302を介して可変アッテネータ(ATT)303に送出される。
The
可変アッテネータ303は、図4のレベル調整部103に相当するもので、スケーリング係数に応じて、ディジタルアナログ変換器302の出力信号を減衰させる。なお、スケーリング係数は、図4の出力レベル制御値に相当するもので、例えば送信電力制御部により形成された信号である。可変アッテネータ303によりレベルが調整された信号は、アナログ加算器304に送出される。
The
アナログ加算器304には、可変アッテネータ303からの信号に加えて、選択部308から、ディジタルアナログ変換器(D/A)305によってアナログ変換されたオフセット電圧又は0[V]の電圧値が選択的に入力される。これにより、アナログ加算器304は、可変アッテネータ303からの信号に、オフセット電圧又は0[V]をアナログ加算する。
In addition to the signal from the
ここで、オフセットスケーリング部307は、オフセットデータ及びスケーリング係数を入力し、出力レベル制御値に基づいて、オフセットデータを、レベル調整部(本実施の形態の場合、可変アッテネータ303)によるレベル調整量の逆数倍するようになっている。換言すれば、オフセットスケーリング部307は、オフセットデータを可変アッテネータ303の減衰量で割った値を、オフセットスケーリング後のディジタルデータとして出力する。これにより、ディジタル加算後のオフセット電圧が可変アッテネータ303によって減衰されたときに、この減衰後のオフセット電圧値をオフセットデータに相当する所望のオフセット電圧とすることができる。
Here, the offset scaling
選択部306は、スケーリング係数が所定値以上の場合(すなわち高出力時)には、オフセットスケーリング部307の出力を選択して、ディジタル加算器301に供給する。また、選択部308は、スケーリング係数が所定値以上の場合、接地電圧(GND)を選択して、アナログ加算器304に供給する。これにより、高出力時には、オフセット電圧
は、実質上、ディジタル加算器301によってディジタル加算され、アナログ加算器304によるアナログ加算は行われない。この結果、高出力時に、アナログ加算による歪みを生じさせずに、ディジタル加算によってオフセット電圧を補正できる。
The
一方、選択部306は、スケーリング係数が所定値未満の場合(すなわち低出力時)には、ディジタル加算器301に全て“0”のディジタルデータを供給する。また、選択部308は、スケーリング係数が所定値未満の場合、ディジタルアナログ変換器305から出力されるオフセット電圧を選択して、アナログ加算器304に供給する。これにより、低出力時には、オフセット電圧は、実質上、アナログ加算器304によってアナログ加算され、ディジタル加算器301によるディジタル加算は行われない。この結果、大きな桁数のオフセットデータをディジタル加算することなく、アナログ加算によってオフセット電圧を補正できる。
On the other hand, the
図6を用いて、上述したディジタル加算とアナログ加算の切り換えについて、具体的に説明する。図6は、入力データがポーラ変調におけるベースバンド振幅信号(図中の振幅信号)である場合の例である。また、図6は、振幅信号の最大ダイナミックレンジが1[Vpp]、オフセット電圧の最大調整レンジが0.2[V]、ディジタルアナログ変換器302の最大ダイナミックレンジが0〜1.4[V]の場合の例を示している。また、図6において、振幅信号レンジとは、オフセット電圧を除いた範囲とする。また、図6では、全てアナログ値に換算して示している。
The above-described switching between digital addition and analog addition will be specifically described with reference to FIG. FIG. 6 shows an example when the input data is a baseband amplitude signal (amplitude signal in the figure) in polar modulation. 6 shows that the maximum dynamic range of the amplitude signal is 1 [Vpp], the maximum adjustment range of the offset voltage is 0.2 [V], and the maximum dynamic range of the digital-
図6は、振幅信号(入力データ)に0.2[V]のオフセット電圧をディジタル加算する場合に、スケーリング前後の各信号のダイナミックレンジが可変アッテネータのスケーリング量に応じて、どのように変化するかを示したものである。 FIG. 6 shows how the dynamic range of each signal before and after scaling changes according to the scaling amount of the variable attenuator when digitally adding an offset voltage of 0.2 [V] to the amplitude signal (input data). It is shown.
オフセットデータをディジタル加算する場合の限界は、ディジタル加算後のトータル信号レンジが、ディジタルアナログ変換器302の最大ダイナミックレンジを超えないことである。この例の場合、スケーリング量(ATT303の設定値)が−6[dB]程度までなら、ディジタル加算後のトータル信号レンジがディジタルアナログ変換器302の最大ダイナミックレンジ1.4[V]を超えない。そこで、スケーリング量が−6[dB]以上の場合にはディジタル加算を行い、スケーリング量がそれ未満の場合にはアナログ加算を行う。
The limit in digitally adding offset data is that the total signal range after digital addition does not exceed the maximum dynamic range of the digital-
つまり、本実施の形態によれば、実施の形態1と同様の構成により、実施の形態1と同様の効果を得ることができる。 That is, according to the present embodiment, the same effect as in the first embodiment can be obtained with the same configuration as in the first embodiment.
加えて、スケーリング係数(実施の形態1の出力レベル制御値に相当する)を閾値判定し、判定結果に応じてオフセットデータをディジタル加算するか又はオフセット電圧をアナログ加算するかを切り換える場合に、ディジタルアナログ変換器302のダイナミックレンジを加味した閾値設定を行うことにより、ディジタルアナログ変換器302での信号劣化を抑制することができる。
In addition, a threshold value is determined for the scaling coefficient (corresponding to the output level control value in the first embodiment), and digital data is added when the offset data is digitally added or the offset voltage is analogly added according to the determination result. By performing threshold setting in consideration of the dynamic range of the
さらに、スケーリング係数に基づいて、オフセットデータを、可変アッテネータ303によるレベル調整量の逆数倍したデータに相当するようにスケーリングするオフセットスケーリング部307を設けたことにより、可変アッテネータ303を通過した後のオフセット電圧値を、オフセットデータに相当する所望のオフセット電圧とすることができる。
Further, by providing an offset
(実施の形態3)
図5との対応部分に同一符号を付して示す図7に、実施の形態3の電源電圧形成装置の構成を示す。
(Embodiment 3)
FIG. 7 in which parts corresponding to those in FIG. 5 are assigned the same reference numerals shows the configuration of the power supply voltage forming apparatus according to the third embodiment.
電源電圧形成装置400は、選択部401,402に、スケーリング係数に加えて、オフセットデータを入力する。選択部401,402は、スケーリング係数とオフセットデータの両方に基づいて、オフセットデータをディジタル加算するか又はオフセット電圧をアナログ加算するかを切り換えるようになっている。
The power supply voltage forming apparatus 400 inputs offset data to the
具体的には、第1のオフセットデータの場合には、第1のスケーリング係数を切り換え閾値として設定し、第1のオフセットデータと異なる第2のオフセットデータの場合には、第1のスケーリング係数と異なる第2のスケーリング係数を切り換え閾値として設定する。 Specifically, in the case of the first offset data, the first scaling coefficient is set as the switching threshold, and in the case of the second offset data different from the first offset data, the first scaling coefficient and A different second scaling factor is set as the switching threshold.
すなわち、実施の形態2では、図6を用いて、最大のオフセットデータ(0.2[V])に対応するスケーリング量(−6[dB])を切り換え閾値とする例を述べたが、本実施の形態では、オフセットデータに応じて閾値として用いるスケーリング量も変更するようになっている。 That is, in the second embodiment, the example in which the scaling amount (−6 [dB]) corresponding to the maximum offset data (0.2 [V]) is used as the switching threshold is described with reference to FIG. In the embodiment, the scaling amount used as the threshold value is also changed according to the offset data.
これにより、単純にオフセットデータの最大値に合わせてディジタル加算とアナログ加算を切り換える場合と比較して、オフセットの大きさに応じて、ディジタル加算する領域を無理なく広げることができる。 Thereby, compared with the case where digital addition and analog addition are simply switched according to the maximum value of the offset data, the area for digital addition can be expanded without difficulty according to the magnitude of the offset.
図8に、オフセットデータの値(図中“ATT通過後のオフセット電圧)が0.1[V]の場合における、ディジタル加算とアナログ加算の切り換えの様子を示す。図8は、基本的には図6と同様の条件下での動作を示すものである。 8 shows how digital addition and analog addition are switched when the value of the offset data (“offset voltage after passing ATT” in the figure) is 0.1 [V]. The operation | movement on the conditions similar to FIG. 6 is shown.
図8に示すように、オフセット電圧(オフセットデータが示す値)が0.1[V]の場合、スケーリング量(ATTの設定値)が−12[dB]程度までなら、ディジタル加算後のトータル信号レンジがディジタルアナログ変換器302の最大ダイナミックレンジ1.4[V]を超えない。そこで、本実施の形態の電源電圧形成装置400は、スケーリング量が−12[dB]以上の場合にはディジタル加算を行い、スケーリング量がそれ未満の場合にはアナログ加算を行う。
As shown in FIG. 8, when the offset voltage (value indicated by the offset data) is 0.1 [V] and the scaling amount (ATT set value) is up to about −12 [dB], the total signal after the digital addition is performed. The range does not exceed the maximum dynamic range 1.4 [V] of the digital-
なお、電源電圧形成装置400は、設定するオフセット電圧が0.2[V]のときには、図6に示したように、スケーリング量が−6[dB]以上の場合にはディジタル加算を行い、スケーリング量がそれ未満の場合にはアナログ加算を行う。 When the offset voltage to be set is 0.2 [V], the power supply voltage forming apparatus 400 performs digital addition when the scaling amount is −6 [dB] or more as shown in FIG. If the amount is less than that, an analog addition is performed.
このように、本実施の形態によれば、スケーリング量を閾値判定し判定結果に基づいて、オフセット電圧をアナログ加算器304によって加算するか又はオフセットデータをディジタル加算器301によって加算するかを切り換えると共に、前記閾値をオフセットデータに応じて変更するようにしたことにより、実施の形態1及び実施の形態2の効果に加えて、ディジタル加算の領域を最大限に広げることができるようになる。
As described above, according to the present embodiment, the scaling amount is threshold-determined, and whether the offset voltage is added by the
(実施の形態4)
図5との対応部分に同一符号を付して示す図9に、実施の形態4の電源電圧形成装置の構成を示す。
(Embodiment 4)
FIG. 9 in which the same reference numerals are assigned to the parts corresponding to those in FIG. 5 shows the configuration of the power supply voltage forming apparatus according to the fourth embodiment.
図5を用いて説明した実施の形態2の電源電圧形成装置300は、選択部306,308がアナログ加算器304による加算を選択する第1の加算選択モードと、ディジタル加算器301による加算を選択する第2の加算選択モードとを有し、スケーリング係数(つまり出力レベル制御値)に基づいて第1又は第2の加算選択モードのいずれかを選択するものであった。
The power supply voltage generation apparatus 300 according to the second embodiment described with reference to FIG. 5 selects the first addition selection mode in which the
本実施の形態の電源電圧形成装置600は、選択部601,602が、上記第1及び第2の加算選択モードに加えて、アナログ加算器304とディジタル加算器301との両方による加算を選択する第3の加算選択モードを、さらに有し、スケーリング係数(つまり出力レベル制御値)に基づいて第1から第3の加算選択モードのいずれかを選択するようになされている。
In power supply voltage generating apparatus 600 of the present embodiment,
また、本実施の形態の電源電圧形成装置600は、オフセットデータ変換部603を有する。オフセットデータ変換部603は、スケーリング係数に基づいて、オフセットデータを、ディジタルアナログ変換器(D/A)305に入力されるアナログ加算用オフセットデータと、オフセットスケーリング部307に入力されるディジタル加算用オフセットデータとに変換する。
In addition, the power supply voltage generation apparatus 600 according to the present embodiment includes an offset
選択部601は、スケーリング係数が第1の所定値以上の場合(すなわち高出力時)には、オフセットスケーリング部307の出力を選択して、ディジタル加算器301に供給する。また、選択部602は、スケーリング係数が第1の所定値以上の場合、接地電圧(GND)を選択して、アナログ加算器304に供給する。これにより、高出力時には、オフセット電圧は、実質上、ディジタル加算器301によってディジタル加算され、アナログ加算器304によるアナログ加算は行われない。この結果、高出力時に、アナログ加算による歪みを生じさせずに、ディジタル加算によってオフセット電圧を補正できる。
The
また、選択部601は、スケーリング係数が第1の所定値未満かつ第2の所定値以上の場合(すなわち中出力時)には、オフセットスケーリング部307の出力を選択して、ディジタル加算器301に供給する。また、選択部602は、スケーリング係数が第1の所定値未満かつ第2の所定値以上の場合、ディジタルアナログ変換器305から出力されるオフセット電圧を選択して、アナログ加算器304に供給する。これにより、中出力時には、ディジタル加算器301とアナログ加算器304との両方によって加算が行われる。つまり、オフセット電圧は、実質上、ディジタル加算器301によってディジタル加算され、さらにアナログ加算器304によってもアナログ加算される。
In addition, the
さらに、選択部601は、スケーリング係数が第2の所定値未満の場合(すなわち低出力時)には、ディジタル加算器301に全て“0”のディジタルデータを供給する。また、選択部602は、スケーリング係数が第2の所定値未満の場合、ディジタルアナログ変換器305から出力されるオフセット電圧を選択して、アナログ加算器304に供給する。これにより、低出力時には、オフセット電圧は、実質上、アナログ加算器304によってアナログ加算され、ディジタル加算器301によるディジタル加算は行われない。この結果、大きな桁数のオフセットデータをディジタル加算することなく、アナログ加算によってオフセット電圧を補正できる。
Further, the
オフセットデータ変換部603は、スケーリング係数が第1の所定値以上の場合(すなわち高出力時)には、オフセットデータをそのままオフセットスケーリング部307に供給する。同様に、オフセットデータ変換部603は、スケーリング係数が第2の所定値未満の場合(すなわち低出力時)には、オフセットデータをそのままディジタルアナログ変換器(D/A)305に出力する。
The offset
これに対して、オフセットデータ変換部603は、スケーリング係数が第1の所定値未満かつ第2の所定値以上の場合(すなわち中出力時)には、オフセットデータを、アナログ加算用オフセットデータに変換してディジタルアナログ変換器(D/A)305に出力すると共に、ディジタル加算用オフセットデータに変換してオフセットスケーリング部307に出力供給する。
On the other hand, the offset
図10を用いて、上述したディジタル加算とアナログ加算の切り換えについて、具体的に説明する。図10は、入力データがポーラ変調におけるベースバンド振幅信号(図中の振幅信号)である場合の例である。また、図10は、振幅信号の最大ダイナミックレンジが1[Vpp]、オフセット電圧の最大調整レンジが0.2[V]、ディジタルアナログ変換器302の最大ダイナミックレンジが0〜1.4[V]の場合の例を示している。また、図10において、振幅信号レンジとは、オフセット電圧を除いた範囲とする。また、図10では、全てアナログ値に換算して示している。
The above-described switching between digital addition and analog addition will be specifically described with reference to FIG. FIG. 10 shows an example when the input data is a baseband amplitude signal (amplitude signal in the figure) in polar modulation. FIG. 10 shows that the maximum dynamic range of the amplitude signal is 1 [Vpp], the maximum adjustment range of the offset voltage is 0.2 [V], and the maximum dynamic range of the digital-
図10では、振幅信号(入力データ)にスケーリング量(ATT303の設定値)が−6[dB]より大きい範囲では、0.2[V]のオフセット電圧をディジタル加算する場合が示されている。また図10では、スケーリング量(ATT303の設定値)が−6[dB]から−12[dB]の範囲では、0.1[V]のオフセット電圧をディジタル加算すると共に、0.1[V]のオフセット電圧をアナログ加算する場合が示されている。また図10では、スケーリング量(ATT303の設定値)が−12[dB]より小さい範囲では、0.2[V]のオフセット電圧をアナログ加算する場合が示されている。さらに図10では、ディジタル加算のみを行った場合、ディジタル加算とアナログ加算との両方を行った場合、アナログ加算のみを行った場合の各場合において、スケーリング前後の各信号のダイナミックレンジがATT303のスケーリング量に応じて、どのように変化するかが示されている。
FIG. 10 shows a case where an offset voltage of 0.2 [V] is digitally added to the amplitude signal (input data) in a range where the scaling amount (set value of ATT 303) is larger than −6 [dB]. In FIG. 10, when the scaling amount (set value of ATT 303) is in the range of −6 [dB] to −12 [dB], the offset voltage of 0.1 [V] is digitally added and 0.1 [V] is added. A case is shown in which the offset voltage is added in an analog manner. FIG. 10 shows a case where an offset voltage of 0.2 [V] is added in an analog manner when the scaling amount (set value of ATT 303) is smaller than −12 [dB]. Furthermore, in FIG. 10, the dynamic range of each signal before and after scaling is the scaling of
オフセットデータをディジタル加算する場合の限界は、ディジタル加算後のトータル信号レンジが、ディジタルアナログ変換器302の最大ダイナミックレンジを超えないことである。図10の例の場合、スケーリング量(ATT303の設定値)全域で、ディジタル加算後のトータル信号レンジがディジタルアナログ変換器302の最大ダイナミックレンジ1.4[V]を超えない。
The limit when digitally adding offset data is that the total signal range after digital addition does not exceed the maximum dynamic range of the digital-
さらに、実施の形態2では、−6[dB]のスケーリング量を境に、アナログ加算されるオフセット電圧が0[V]から0.2[V]まで変化するのに対して、本実施の形態では、アナログ加算されるオフセット電圧が[0]Vから0.1[V]までの変化となり、オフセット電圧の変化が実施の形態2と比較して半減していることがわかる。 Further, in the second embodiment, the offset voltage to be analog-added changes from 0 [V] to 0.2 [V] with a scaling amount of −6 [dB] as a boundary. Thus, it can be seen that the offset voltage to be analog-added changes from [0] V to 0.1 [V], and the change in the offset voltage is halved compared to the second embodiment.
電圧変化が急峻であるほど、収束までの応答時間が長くなることは明らかであり、本実施例ではこのような過渡応答の影響を低減することができる。 It is clear that the more rapid the voltage change, the longer the response time until convergence. In this embodiment, the influence of such a transient response can be reduced.
なお、本実施の形態では、説明を簡略化するため、スケーリング量の閾値を−6[dB]と−12[dB]の2箇所にしているが、オフセット電圧のディジタル加算分とアナログ加算分の配分を細かく変えることで、閾値の数をさらに増やすことも可能である。つまり、図10では、ディジタル加算用オフセットデータと、アナログ加算用オフセットデータを、共に0.1[V]に設定した場合が示されているが、ディジタル加算用オフセットデータの値と、アナログ加算用オフセットデータの値とを等しくする必要はなく、配分を変えてもよい。要は、ディジタル加算用オフセットデータとアナログ加算用オフセットデータとの合計が、オフセットデータ変換部603に入力されるオフセットデータに等しくなればよい。
In this embodiment, the threshold of the scaling amount is set to two locations of −6 [dB] and −12 [dB] in order to simplify the description. However, the digital addition amount and the analog addition amount of the offset voltage are used. It is possible to further increase the number of thresholds by finely changing the distribution. That is, FIG. 10 shows the case where both the digital addition offset data and the analog addition offset data are set to 0.1 [V], but the value of the digital addition offset data and the analog addition offset data are shown. It is not necessary to make the value of the offset data equal, and the distribution may be changed. In short, the sum of the digital addition offset data and the analog addition offset data may be equal to the offset data input to the offset
このように、本実施の形態によれば、アナログ加算器304による加算を選択する第1の加算選択モードと、ディジタル加算器301による加算を選択する第2の加算選択モードとに加えて、アナログ加算器304とディジタル加算器301との両方による加算を選択する第3の加算選択モードを設けたことにより、モード切り換え時に、アナログ加算される電圧が変化することで発生する過渡応答の影響を緩和することができる。
As described above, according to the present embodiment, in addition to the first addition selection mode in which the addition by the
なお、本実施の形態に実施の形態3の内容を加えて構成することにより、ディジタル加算の領域を最大限に広げることができるようになることは言うまでもない。 Needless to say, by adding the contents of the third embodiment to the present embodiment, the area of digital addition can be maximized.
(他の実施の形態)
図11に、上述した実施の形態1〜4の電源電圧形成装置100(300,400,600)を搭載したポーラ変調送信装置の構成を示す。ポーラ変調送信装置500は、振幅/位相データ形成部501と、位相変調器502と、送信電力制御部503と、高周波電力増幅器(いわゆるパワーアンプ)200と、実施の形態1〜4で説明した電源電圧形成装置100(300,400,600)とを有する。
(Other embodiments)
FIG. 11 shows a configuration of a polar modulation transmission apparatus on which power supply voltage forming apparatus 100 (300, 400, 600) according to
振幅/位相データ形成部501は、入力された送信信号から、ベースバンド振幅信号及びベースバンド位相信号を形成する。位相変調器502は、ベースバンド位相信号によってキャリア周波数信号を変調することで、高周波位相変調信号を形成し、これを高周波電力増幅器200の信号入力端子に出力する。
The amplitude / phase
電源電圧形成装置100(300,400,600)は、ベースバンド振幅信号に基づいて、高周波電力増幅器200の電源端子に供給する電源電圧VCCを形成する。ここで、ベースバンド振幅信号は、図4、図5,図7及び図9におけるディジタル加算器101(301)への入力データに相当する。また、電源電圧形成装置100(300,400,600)には、図4の出力レベル制御値、図5、図7及び図9のスケーリング係数に相当する、送信電力制御部503からの送信電力制御信号が入力される。
Supply voltage forming apparatus 100 (300,400,600) based on the baseband amplitude signal to form a power supply voltage V CC supplied to the power supply terminal of the
実施の形態1〜4の電源電圧形成装置100(300,400,600)を搭載したポーラ変調送信装置500においては、高周波電力増幅器200の歪み特性を劣化させずに、高周波電力増幅器200のオフセットを補正することができるので、高品質の送信出力信号を得ることができる。
In polar modulation transmission apparatus 500 equipped with power supply voltage generation apparatus 100 (300, 400, 600) of
なお、本発明は、上述した実施の形態に限定されず、その主旨を逸脱しない範囲で変更して実施可能である。 In addition, this invention is not limited to embodiment mentioned above, It can change and implement in the range which does not deviate from the main point.
2007年1月31日出願の特願2007−022000の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。 The disclosure of the specification, drawings and abstract contained in the Japanese application of Japanese Patent Application No. 2007-022000 filed on Jan. 31, 2007 is incorporated herein by reference.
本発明は、高周波電力増幅器をHBT系デバイスを使用して構成した場合でも、歪み特性を劣化させずに、オフセットを補正することができ、例えば携帯電話機等の高周波電力増幅器を用いる種々の無線機器に広く適用可能である。 The present invention can correct an offset without degrading distortion characteristics even when a high-frequency power amplifier is configured using an HBT-based device. For example, various wireless devices using a high-frequency power amplifier such as a mobile phone Widely applicable to.
Claims (7)
前記入力データをディジタルアナログ変換する第1のディジタルアナログ変換器と、
アナログ変換された前記入力データのレベルを、前記高周波電力増幅器の出力レベルを制御するための出力レベル制御値に基づいて調整するレベル調整部と、
オフセットデータをディジタルアナログ変換する第2のディジタルアナログ変換器と、
アナログ変換されたオフセットデータを、前記レベル調整後の信号にアナログ加算するアナログオフセット加算部と、
アナログ変換前の前記入力データに、前記オフセットデータをディジタル加算するディジタルオフセット加算部と、
前記アナログオフセット加算部による加算を選択する第1の加算選択モードと、前記ディジタルオフセット加算部による加算を選択する第2の加算選択モードとを有し、前記出力レベル制御値が高出力時を示す場合は前記第2の加算選択モードを、前記出力レベル制御値が低出力時を示す場合は前記第1の加算選択モードを選択する選択部と、
を具備する電源電圧形成装置。A power supply voltage forming device for forming a power supply voltage to be supplied to a high frequency power amplifier based on input data,
A first digital-to-analog converter for digital-to-analog conversion of the input data;
A level adjusting unit that adjusts the level of the input data that has been analog-converted based on an output level control value for controlling the output level of the high-frequency power amplifier;
A second digital-to-analog converter for converting the offset data from digital to analog;
An analog offset addition unit that analog-adds the analog-converted offset data to the level-adjusted signal;
A digital offset adder for digitally adding the offset data to the input data before analog conversion;
A first addition selection mode for selecting addition by the analog offset addition unit; and a second addition selection mode for selecting addition by the digital offset addition unit, wherein the output level control value indicates a high output level. A selection unit that selects the second addition selection mode in the case, and the first addition selection mode when the output level control value indicates a low output ;
A power supply voltage forming apparatus comprising:
請求項1に記載の電源電圧形成装置。The selection unit further includes a third addition selection mode for selecting addition by both the analog offset addition unit and the digital offset addition unit, and when the output level control value indicates a medium output time, The power supply voltage generation device according to claim 1, wherein the third addition selection mode is selected.
請求項2に記載の電源電圧形成装置。The power supply voltage forming apparatus according to claim 2, further comprising an offset data conversion unit that converts the offset data into digital addition offset data and analog addition offset data based on the output level control value.
請求項1に記載の電源電圧形成装置。The power supply according to claim 1, further comprising: an offset scaling unit that multiplies the offset data input to the digital offset adder by a reciprocal of a level adjustment amount by the level adjustment unit based on the output level control value. Voltage forming device.
請求項1に記載の電源電圧形成装置。The selection unit determines a threshold value for the output level control value, selects either the first or the second addition selection mode based on the determination result, and changes the threshold value according to offset data. The power supply voltage forming apparatus according to claim 1.
請求項2に記載の電源電圧形成装置。The selection unit determines a threshold value for the output level control value, selects one of the first to third addition selection modes based on the determination result, and changes the threshold value according to offset data. The power supply voltage forming apparatus according to claim 2.
電源端子に前記電源電圧形成により形成された電源電圧を入力すると共に、信号入力端子に高周波位相変調信号を入力する高周波電力増幅器と、
を具備するポーラ変調送信装置。The power supply voltage forming device according to claim 1, wherein a baseband amplitude signal is input as the input data;
A high-frequency power amplifier that inputs a power supply voltage formed by the power supply voltage formation to a power supply terminal and inputs a high-frequency phase modulation signal to a signal input terminal;
A polar modulation transmission apparatus comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008556102A JP5121734B2 (en) | 2007-01-31 | 2008-01-29 | Power supply voltage forming apparatus and polar modulation transmitting apparatus |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007022000 | 2007-01-31 | ||
| JP2007022000 | 2007-01-31 | ||
| PCT/JP2008/051277 WO2008093665A1 (en) | 2007-01-31 | 2008-01-29 | Power voltage forming device and polar modulation transmission device |
| JP2008556102A JP5121734B2 (en) | 2007-01-31 | 2008-01-29 | Power supply voltage forming apparatus and polar modulation transmitting apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008093665A1 JPWO2008093665A1 (en) | 2010-05-20 |
| JP5121734B2 true JP5121734B2 (en) | 2013-01-16 |
Family
ID=39673975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008556102A Expired - Fee Related JP5121734B2 (en) | 2007-01-31 | 2008-01-29 | Power supply voltage forming apparatus and polar modulation transmitting apparatus |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7956667B2 (en) |
| EP (1) | EP2120335B1 (en) |
| JP (1) | JP5121734B2 (en) |
| CN (1) | CN101601184B (en) |
| WO (1) | WO2008093665A1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010044346A1 (en) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | Power amplifier |
| JP5532968B2 (en) * | 2010-01-29 | 2014-06-25 | 住友電気工業株式会社 | Signal processing circuit and communication apparatus having this circuit |
| JP5725027B2 (en) * | 2010-08-03 | 2015-05-27 | 日本電気株式会社 | Transmitting apparatus and control method thereof |
| US8681026B2 (en) * | 2012-02-29 | 2014-03-25 | Silicon Laboratories Inc. | Digital to analog converter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050088237A1 (en) * | 2003-10-22 | 2005-04-28 | Rf Micro Devices, Inc. | Temperature compensated power amplifier power control |
| WO2005104352A1 (en) * | 2004-04-27 | 2005-11-03 | Matsushita Electric Industrial Co., Ltd. | Amplifier, information communication device and amplifying method |
| JP2006333445A (en) * | 2005-04-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Polar modulation circuit, integrated circuit, and wireless device |
| WO2007135961A1 (en) * | 2006-05-22 | 2007-11-29 | Panasonic Corporation | Transmission modulating device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7551688B2 (en) | 2002-04-18 | 2009-06-23 | Nokia Corporation | Waveforms for envelope tracking transmitter |
| US7801244B2 (en) * | 2002-05-16 | 2010-09-21 | Rf Micro Devices, Inc. | Am to AM correction system for polar modulator |
| CN1826726A (en) * | 2003-07-25 | 2006-08-30 | 松下电器产业株式会社 | Amplifying device |
| JP2007022000A (en) | 2005-07-20 | 2007-02-01 | Honda Motor Co Ltd | Object surface structure |
| US7599418B2 (en) * | 2006-02-16 | 2009-10-06 | Pine Valley Investments, Inc. | Method and apparatus for a frequency hopper |
| JPWO2007148753A1 (en) * | 2006-06-23 | 2009-11-19 | パナソニック株式会社 | Transmission circuit and communication device |
| US7778352B2 (en) * | 2006-12-21 | 2010-08-17 | Broadcom Corporation | Digital compensation for nonlinearities in a polar transmitter |
-
2008
- 2008-01-29 CN CN2008800035450A patent/CN101601184B/en not_active Expired - Fee Related
- 2008-01-29 JP JP2008556102A patent/JP5121734B2/en not_active Expired - Fee Related
- 2008-01-29 WO PCT/JP2008/051277 patent/WO2008093665A1/en not_active Ceased
- 2008-01-29 EP EP08710604.3A patent/EP2120335B1/en not_active Not-in-force
- 2008-01-29 US US12/524,671 patent/US7956667B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050088237A1 (en) * | 2003-10-22 | 2005-04-28 | Rf Micro Devices, Inc. | Temperature compensated power amplifier power control |
| WO2005104352A1 (en) * | 2004-04-27 | 2005-11-03 | Matsushita Electric Industrial Co., Ltd. | Amplifier, information communication device and amplifying method |
| JP2006333445A (en) * | 2005-04-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Polar modulation circuit, integrated circuit, and wireless device |
| WO2007135961A1 (en) * | 2006-05-22 | 2007-11-29 | Panasonic Corporation | Transmission modulating device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2120335B1 (en) | 2015-06-10 |
| CN101601184B (en) | 2011-12-28 |
| EP2120335A4 (en) | 2010-02-03 |
| US20100066429A1 (en) | 2010-03-18 |
| CN101601184A (en) | 2009-12-09 |
| EP2120335A1 (en) | 2009-11-18 |
| JPWO2008093665A1 (en) | 2010-05-20 |
| WO2008093665A1 (en) | 2008-08-07 |
| US7956667B2 (en) | 2011-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985033B1 (en) | Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same | |
| US9450622B2 (en) | Circuit and method for providing a radio frequency signal | |
| JP3841416B2 (en) | Transmission device, transmission output control method, and wireless communication device | |
| US9680434B2 (en) | Method and apparatus for calibrating an envelope tracking system | |
| JP5742186B2 (en) | Amplifier | |
| JP4951238B2 (en) | Polar coordinate modulation transmission apparatus, adaptive distortion compensation processing system, polar modulation transmission method, and adaptive distortion compensation processing method | |
| US7688156B2 (en) | Polar modulation transmission circuit and communication device | |
| US8417199B2 (en) | Method and apparatus for improving efficiency in a power supply modulated system | |
| JP5176692B2 (en) | Distortion compensation circuit and distortion compensation method | |
| JP4199185B2 (en) | Transmitting apparatus and wireless communication apparatus | |
| US20080068191A1 (en) | Amplifier failure detection apparatus | |
| KR20060054194A (en) | Controlling Output Power of Switched-Mode Power Amplifiers | |
| US8284860B2 (en) | Error signal processing systems for generating a digital error signal from an analog error signal | |
| CN101331728A (en) | Transmission circuit and communication device using the transmission circuit | |
| JP5121734B2 (en) | Power supply voltage forming apparatus and polar modulation transmitting apparatus | |
| KR100963213B1 (en) | Pole modulation method and system with discontinuous phase for RF transceivers with power control | |
| JP2006237866A (en) | High frequency power amplifier and output power adjustment method thereof | |
| US12424993B2 (en) | Amplifier and amplification method | |
| JP2009194576A (en) | Transmitting apparatus and distortion compensation method | |
| JP2017188734A (en) | Amplifier device | |
| JPWO2020110298A1 (en) | Transmitter | |
| JP2009225337A (en) | Polar modulation transmitter | |
| JP5803512B2 (en) | High frequency power amplification device, high frequency power amplification method, and transmission device | |
| US8014740B2 (en) | Method and system for amplitude calibration for polar modulation with discontinuous phase | |
| JP2008277908A (en) | Digital predistorter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5121734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |