JP5132524B2 - 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 - Google Patents
窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 Download PDFInfo
- Publication number
- JP5132524B2 JP5132524B2 JP2008282794A JP2008282794A JP5132524B2 JP 5132524 B2 JP5132524 B2 JP 5132524B2 JP 2008282794 A JP2008282794 A JP 2008282794A JP 2008282794 A JP2008282794 A JP 2008282794A JP 5132524 B2 JP5132524 B2 JP 5132524B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- compound semiconductor
- gallium nitride
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/018—Bonding of wafers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
- Led Device Packages (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
第1の基板上に、主として酸化ケイ素から成る第1の層を形成する工程。
第1の層を部分的に除去して第1の基板の露出部を形成する工程。
露出部を持つ第1の基板上に、非晶質窒化ガリウム系化合物半導体を堆積する工程。
第1の層上の非晶質窒化ガリウム系化合物半導体を蒸発させ、第1の基板の露出部上に非晶質窒化ガリウム系化合物半導体の核を形成する工程。
非晶質窒化ガリウム系化合物半導体の核のサイズ増大、合体、結晶成長、ファセット形成、転移線の屈曲、第1の層上への横方向結晶成長、隣接する結晶粒同士の衝突、合体、転移網の形成、平坦表面形成を経て、第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成する工程。
第1の基板の露出部上の窒化ガリウム系化合物半導体のエピタキシャル層を除去して分離溝を形成する工程。
前記第1の基板上の第1の層の端部を表出させる工程。
処理により分離可能状態となる分離層を表面に有し貫通溝が存在する第2の基板を用意する工程。
分離層を介して第1の基板と第2の基板を貼り合わせる工程。
前記貼り合わせた第1の基板と第2の基板をHF溶液などのエッチング液に浸潤してエッチング液を貫通溝と分離溝を通して第1の層と接触させることにより、第1の層を選択的にエッチングして第1の基板上のエピタキシャル層を第2の基板に移設する工程。
第2の基板に移設されたエピタキシャル層の少なくとも一部を第3の基板に接合し、第2の基板とエピタキシャル層を分離層で分離してエピタキシャル層を第2の基板から第3の基板に移設する工程。
本発明の窒化ガリウム系化合物半導体層の形成方法において重要なことは、次の点である。前記第1の基板上の前記第1の層以外の露出部上に形成した非晶質窒化ガリウム系化合物半導体の核を出発点として、第1の層への横方向結晶成長を利用し、第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成すること。
前記第1の基板の露出部上の窒化ガリウム系化合物半導体のエピタキシャル層を除去すること。
前記形成方法で形成した第1の基板上の窒化ガリウム系化合物半導体のエピタキシャル層を、前記第1の層をエッチング犠牲層として、高い選択性エッチング特性を元に、選択的にエッチングして前記エピタキシャル層を他の基板に移設すること。
前記他の基板とエピタキシャル層との間に設けた分離層での分離を用いて、前記エピタキシャル層の全て或いは一部をシリコン基板、金属基板、サファイア基板、ガラス基板などの透光性基板等の更なる他の基板に移設すること。
前記第1の基板上に、主として酸化ケイ素から成る第1の層を形成する第1の工程。
前記第1の層を部分的に除去して前記第1の基板のストライプ状などの露出部を形成する第2の工程。
前記露出部を持つ第1の基板上に、非晶質窒化ガリウム系化合物半導体を堆積する第3の工程。
前記第1の層上の非晶質窒化ガリウム系化合物半導体を蒸発させ、前記第1の基板の露出部上に非晶質窒化ガリウム系化合物半導体の核を形成する第4の工程。
前記非晶質窒化ガリウム系化合物半導体の核のサイズ増大、前記第1の層上への横方向結晶成長、平坦表面形成などを経て、前記第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成する第5の工程。
前記第1の基板の露出部上の前記窒化ガリウム系化合物半導体のエピタキシャル層を除去して分離溝を形成する第6の工程。
前記第1の基板上の第1の層の端部を表出させる第7の工程処理により分離可能状態となる分離層を表面に有し貫通溝が存在する第2の基板を用意する第8の工程。
分離層を介して第1の基板と第2の基板を貼り合わせる第9の工程。
貼り合わせた第1及び第2の基板をエッチング液(HF溶液)に浸潤してエッチング液を前記貫通溝と前記分離溝を通して第1の層と接触させることにより、第1の層を選択的にエッチングして第1の基板上のエピタキシャル層を第2の基板に移設する第10の工程。
第2の基板に移設されたエピタキシャル層の少なくとも一部を第3の基板に接合し、第2の基板とエピタキシャル層を前記分離層で分離してエピタキシャル層を第2の基板から第3の基板に移設する第11の工程。
前記第7の工程は、図4を用いて説明した前記第6の工程と実質的に同じものである。次に、前記第8の工程において、第2の基板である例えば転写ウェーハ(Si)100を用意し、図6と図7に示す様に、これに貫通溝(エッチング流路)150を形成する。また、転写ウェーハ100の一面に、前記分離層である例えば両面接着シート115を設置し、図6(b)に示す様に、これにも孔を形成して貫通溝150と連結させる。貫通溝150は、サンドブラスト(ウェーハ100の厚さが50μm以上の場合に適する)、レーザ・スクライバー(同じく40μm以上の場合に適する)、RIE(ボッシュプロセス)(同じく40μm以下の場合に適する)などで形成できる。両面接着シート115の孔は、レーザ加工などで形成できる。両面接着シート115は、例えば熱剥離粘着層、光剥離粘着層などを含む。ここで、光剥離粘着層は、光の照射により分解又は結合強度が低下する材料を含む層であり、熱剥離粘着層は、加熱又は冷却により分解又は結合強度が低下する材料を含む層である。
第1の実施例は、本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層20を用いたデバイスである青色(蛍光白色)縦型・固体照明LEDに関する。このLEDの素子構造は、図16の断面図に示す如く次の様になっている。デバイス表面より、ITO透明電極410、p型GaNコンタクト層412、InGaN多重量子井戸型活性層414、n型GaNコンタクト層416、n+−低抵抗Si基板200、裏面Al電極418が配されている。
基板裏面電極418が形成可能となり、表面側電極410の数が半減するので、デバイスの発光領域を拡大することができる。
取り出し効率向上のために、貼り合わせ技術により、屈折率変化を目的にしたSiO2や、反射ミラー(Al、Ag等)を基板200界面に挿入することが可能である。
機械的、熱的に安定なサファイア基板(第1の基板10)を再利用できることから、大きな製造コスト減が期待される。
第2の実施例は、本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層20を用いたデバイスである電子写真用などの青色LED固体スキャナーである。素子構造(LED/CMOSドライバ回路)は、図17に示す如く、次の様になっている。デバイス表面より、Au/Niのp側電極510、p型GaNコンタクト層512、InGaN量子井戸型活性層514、n型GaNコンタクト層516、Au/Niのn側電極518、CMOSドライバ回路内蔵のSi基板200が配されている。
従来、赤外領域の波長(750nm)の電子写真用の光源として、レーザやLEDが使用されているが、波長が半減する青色領域の光源を用いると、スポットサイズが半減する。すなわち、波長450nm程度とすれば、True2400dpiに相当する10μmφのスポットサイズを実現することができる。
LEDアレイの駆動回路が下地シリコンに内蔵されているため、ボンディングワイヤ数が大幅に減少し、ヘッドユニット全体のコストは大きく削減される。
機械的、熱的に安定なサファイア基板を再利用できることから、大きな製造コスト減が期待される。また、移設後の基板上の窒化ガリウム系化合物半導体層の密度と高密度に第2の基板上に配置した窒化ガリウム系化合物半導体層の密度の比を1:nとする選択的な移設方法を用いれば、成長基板を有効に使用できて、更なるコスト減が期待できる。このコスト減は、基板の再利用と併せて、一枚の基板から複数の活性層を移設することができる相乗効果からも期待できる。
第3の実施例は、本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層20を用いたデバイスであるGaNトランジスタ(HEMT、MIS)である。素子構造は、図18に示す如く、次の様になっている。表面より、Alゲート電極610、SiO2絶縁層612、無添加AlGaN活性層614、Ti/Alソース電極616、N+ソース領域618(Siイオン注入)618、i−GaN層620、n+低抵抗Si基板200、裏面Al電極622が配されている。
基板裏面電極622が形成可能となり、デバイス層の電位が浮遊せずに、確定、制御でき、素子動作の安定性、信頼性が向上する。
下地Si基板200に作製したシリコン回路(CMOS、バイポーラ、高耐圧FETなど)を内蔵、接続することができる。
機械的、熱的に安定なサファイア基板を再利用できることから、大きなコスト減が期待される。
Si上の直接成長GaN/Siよりも、欠陥密度を低減できて、デバイスの特性、信頼性、均一性、収率が向上できる。GaN−HEMTは従来のGaAs−HEMTに比較して、数ギガヘルツのC帯域において、高い出力の増幅器を実現でき、携帯電話基地局や衛星通信、レーダ送信機の小型化、省電力化に貢献できる。
前述の窒化ガリウム系化合物半導体層の形成方法及び移設方法を用いて製造されるLEDアレイの実施例を説明する。前記実施形態において説明した形成方法及び移設方法を用いることにより、図19に示す様なLEDアレイが提供される。図19は、プリント基板5000上に駆動回路とLEDアレイ4000とが接続・配置された一構成例を示す斜視図である。駆動回路とLEDアレイは、前述した窒化ガリウム系化合物半導体層の移設方法で図13等に示す様にシリコン基板上に複数のLED素子を形成し、シリコン基板をダイシングにより分割して得たものを複数並べることで得られる。各LED素子と駆動回路の断面構成は、図17のLED発光領域を含むLED素子と駆動回路と同じ様なものである。
第4の実施例で説明したLEDプリンタヘッドを用いて、LEDプリンタを構成した例を図21(a)に示す。このLEDプリンタは、前記LEDプリンタヘッドと、感光ドラムと、帯電器とを備え、LEDプリンタヘッドを光源として、感光ドラムに静電潜像を書き込む作像ユニットを含む。
13 第1の層(SiO2層、エッチング犠牲層)
15 非晶質窒化ガリウム系化合物半導体
16 非晶質窒化ガリウム系化合物半導体の核
20 窒化ガリウム系化合物半導体層(エピタキシャル層)
25 分離溝
100 第2の基板
101 第1の機能性領域
102 第2の機能性領域
115 分離層
150 貫通溝
200 第3の基板
205、305 接合層
3000 ロッドレンズアレイ
4000、8105 LEDアレイ
8104、9005、9006、9007、9008 LEDプリンタヘッド
Claims (10)
- サファイア基板又はSiC基板である第1の基板上に窒化ガリウム系化合物半導体をエピタキシャル成長させて層を形成する窒化ガリウム系化合物半導体層の形成方法であって、前記第1の基板上に、主として酸化ケイ素から成る第1の層を形成する工程と、前記第1の層を部分的に除去して前記第1の基板の露出部を形成する工程と、前記露出部を持つ第1の基板上に、非晶質窒化ガリウム系化合物半導体を堆積する工程と、前記第1の層上の前記非晶質窒化ガリウム系化合物半導体を蒸発させ、前記第1の基板の露出部上に前記非晶質窒化ガリウム系化合物半導体の核を形成する工程と、前記非晶質窒化ガリウム系化合物半導体の核から、前記第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成する工程と、前記第1の基板の露出部上の前記窒化ガリウム系化合物半導体のエピタキシャル層を除去して分離溝を形成する工程と、を含む窒化ガリウム系化合物半導体層の形成方法で得られた第1の基板上の窒化ガリウム系化合物半導体層を他の基板へ移設する移設方法であって、
前記第1の基板上の第1の層の端部を表出させる工程と、
処理により分離可能状態となる分離層を表面に有し貫通溝が存在する第2の基板を用意する工程と、
前記分離層を介して前記第1の基板と前記第2の基板を貼り合わせる工程と、
前記貼り合わせた第1の基板と第2の基板をエッチング液に浸潤してエッチング液を前記貫通溝と前記分離溝を通して前記第1の層と接触させることにより、前記第1の層を選択的にエッチングして前記第1の基板上の前記エピタキシャル層を前記第2の基板に移設する工程と、
前記第2の基板に移設された前記エピタキシャル層の少なくとも一部を第3の基板に接合し、前記第2の基板と前記エピタキシャル層を前記分離層で分離して前記エピタキシャル層を前記第2の基板から前記第3の基板に移設する工程と、
を含むことを特徴とする移設方法。 - 前記窒化ガリウム系化合物半導体は、GaNとAlGaNとGaInNのうちの少なくとも1つを含むことを特徴とする請求項1に記載の移設方法。
- 前記第3の基板は、シリコン基板または金属基板であることを特徴とする請求項1または2に記載の移設方法。
- 前記エピタキシャル層の一部と、前記第3の基板上の前記エピタキシャル層の一部が移設される領域との、少なくとも一方に所定の厚さの接合層を設け、前記エピタキシャル層の一部と前記第3の基板とを前記接合層により接合し、前記第2の基板から、前記第3の基板に前記接合層で接合された前記エピタキシャル層の一部のみを前記分離層で分離することを特徴とする請求項1から3のいずれか1項に記載の移設方法。
- 前記第2の基板は透光性を有し、
前記分離層は、光の照射により分解又は結合強度が低下する材料を含み、
前記移設されるエピタキシャル層と前記第2の基板との間の前記分離層に光の照射を行って前記移設されるエピタキシャル層と前記第2の基板を前記分離層で分離することを特徴とする請求項1から4のいずれか1項に記載の移設方法。 - 前記分離層は、加熱又は冷却により分解又は結合強度が低下する材料を含み、
前記移設されるエピタキシャル層と前記第2の基板との間の前記分離層を加熱又は冷却して前記移設されるエピタキシャル層と前記第2の基板を前記分離層で分離することを特徴とする請求項1から4のいずれか1項に記載の移設方法。 - 請求項1から6のいずれか1項に記載の移設方法で移設された窒化ガリウム系化合物半導体層が接合されたシリコン基板または金属基板から成ることを特徴とする基板。
- 請求項7に記載のシリコン基板または金属基板上の窒化ガリウム系化合物半導体層を加工して作製されたことを特徴とするLEDアレイ。
- 請求項8に記載のLEDアレイに、ロッドレンズアレイまたはマイクロレンズアレイが実装されていることを特徴とするLEDプリンタヘッド。
- 請求項8に記載のLEDアレイを含むLEDプリンタヘッド又は請求項9に記載のLEDプリンタヘッドと、感光ドラムと、帯電器とを含み、
前記LEDプリンタヘッドを光源として、前記感光ドラムに静電潜像を書き込む作像ユニットを備えることを特徴とするLEDプリンタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008282794A JP5132524B2 (ja) | 2008-11-04 | 2008-11-04 | 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 |
| EP09013630A EP2182547A2 (en) | 2008-11-04 | 2009-10-29 | Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto |
| KR1020090104802A KR101200804B1 (ko) | 2008-11-04 | 2009-11-02 | 질화 갈륨계 화합물 반도체층의 형성방법, 이설방법, 및 질화 갈륨계 화합물 반도체층이 접합된 기판 구조체 |
| US12/611,791 US8053335B2 (en) | 2008-11-04 | 2009-11-03 | Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto |
| CN200910211516XA CN101740697B (zh) | 2008-11-04 | 2009-11-04 | 氮化镓系化合物半导体层的形成和转移方法及基板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008282794A JP5132524B2 (ja) | 2008-11-04 | 2008-11-04 | 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010114112A JP2010114112A (ja) | 2010-05-20 |
| JP2010114112A5 JP2010114112A5 (ja) | 2011-12-22 |
| JP5132524B2 true JP5132524B2 (ja) | 2013-01-30 |
Family
ID=41479123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008282794A Expired - Fee Related JP5132524B2 (ja) | 2008-11-04 | 2008-11-04 | 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8053335B2 (ja) |
| EP (1) | EP2182547A2 (ja) |
| JP (1) | JP5132524B2 (ja) |
| KR (1) | KR101200804B1 (ja) |
| CN (1) | CN101740697B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8860183B2 (en) | 2009-06-10 | 2014-10-14 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| US8481411B2 (en) * | 2009-06-10 | 2013-07-09 | Seoul Opto Device Co., Ltd. | Method of manufacturing a semiconductor substrate having a cavity |
| BR112012030470B1 (pt) | 2010-05-31 | 2020-05-05 | Nichia Corp | dispositivo emissor de luz e método para fabricar dispositivo emissor de luz |
| KR101702943B1 (ko) * | 2010-10-29 | 2017-02-22 | 엘지이노텍 주식회사 | 발광소자의 제조방법 |
| CN102468318B (zh) * | 2010-11-04 | 2014-12-24 | 上海蓝光科技有限公司 | 一种高压直流发光二极管芯片结构及其制造方法 |
| US8841207B2 (en) | 2011-04-08 | 2014-09-23 | Lux Material Co., Ltd. | Reusable substrates for electronic device fabrication and methods thereof |
| US9306117B2 (en) | 2011-07-25 | 2016-04-05 | Industrial Technology Research Institute | Transfer-bonding method for light emitting devices |
| CN103378236B (zh) * | 2012-04-25 | 2017-04-05 | 清华大学 | 具有微构造的外延结构体 |
| US9196606B2 (en) * | 2013-01-09 | 2015-11-24 | Nthdegree Technologies Worldwide Inc. | Bonding transistor wafer to LED wafer to form active LED modules |
| US9705029B2 (en) * | 2013-06-26 | 2017-07-11 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| US10032911B2 (en) | 2013-12-23 | 2018-07-24 | Intel Corporation | Wide band gap transistor on non-native semiconductor substrate |
| KR101574267B1 (ko) | 2013-12-23 | 2015-12-04 | 주식회사 글로벌식스 | 반도체 발광소자용 지지 기판 및 이를 이용하는 반도체 발광소자를 제조하는 방법 |
| US9660085B2 (en) * | 2013-12-23 | 2017-05-23 | Intel Coporation | Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof |
| KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
| US9508545B2 (en) | 2015-02-09 | 2016-11-29 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| JP6799007B2 (ja) * | 2015-05-21 | 2020-12-09 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | シード層上に成長層を施す方法 |
| KR101787435B1 (ko) * | 2016-02-29 | 2017-10-19 | 피에스아이 주식회사 | 나노 로드 제조방법 |
| US10797027B2 (en) * | 2017-12-05 | 2020-10-06 | Seoul Semiconductor Co., Ltd. | Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device |
| US11749790B2 (en) * | 2017-12-20 | 2023-09-05 | Lumileds Llc | Segmented LED with embedded transistors |
| US20200119085A1 (en) | 2018-10-10 | 2020-04-16 | Glo Ab | Vertical stacks of light emitting diodes and control transistors and method of making thereof |
| JP7276221B2 (ja) * | 2020-03-25 | 2023-05-18 | 信越半導体株式会社 | 接合ウェーハの製造方法及び接合ウェーハ |
| US11552710B2 (en) * | 2020-08-17 | 2023-01-10 | Acacia Communications, Inc. | Resistivity engineered substrate for RF common-mode suppression |
| JP7699925B2 (ja) * | 2020-12-18 | 2025-06-30 | キヤノン株式会社 | 画像形成装置 |
| JP7508697B2 (ja) * | 2021-03-31 | 2024-07-01 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5433169A (en) | 1990-10-25 | 1995-07-18 | Nichia Chemical Industries, Ltd. | Method of depositing a gallium nitride-based III-V group compound semiconductor crystal layer |
| US5334277A (en) | 1990-10-25 | 1994-08-02 | Nichia Kagaky Kogyo K.K. | Method of vapor-growing semiconductor crystal and apparatus for vapor-growing the same |
| JP2628404B2 (ja) | 1990-10-25 | 1997-07-09 | 日亜化学工業株式会社 | 半導体結晶膜の成長方法 |
| US6071795A (en) | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| JP3510479B2 (ja) * | 1998-04-27 | 2004-03-29 | シャープ株式会社 | 光入出力素子アレイ装置の製造法 |
| JP2002270516A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子 |
| JP2003077940A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| WO2003038957A1 (en) * | 2001-10-29 | 2003-05-08 | Sharp Kabushiki Kaisha | Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus |
| CN1242091C (zh) * | 2002-12-20 | 2006-02-15 | 上海北大蓝光科技有限公司 | Mocvd生长氮化物发光二极管结构外延片的方法 |
| JP4056481B2 (ja) * | 2003-02-07 | 2008-03-05 | 三洋電機株式会社 | 半導体素子およびその製造方法 |
| TWI328837B (en) * | 2003-02-28 | 2010-08-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6986693B2 (en) * | 2003-03-26 | 2006-01-17 | Lucent Technologies Inc. | Group III-nitride layers with patterned surfaces |
| WO2005076358A1 (en) * | 2004-02-06 | 2005-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| JP2006156802A (ja) * | 2004-11-30 | 2006-06-15 | Showa Denko Kk | Iii族窒化物半導体素子 |
| JP4848638B2 (ja) * | 2005-01-13 | 2011-12-28 | ソニー株式会社 | 半導体素子の形成方法および半導体素子のマウント方法 |
| JP2006222402A (ja) | 2005-02-14 | 2006-08-24 | Toshiba Ceramics Co Ltd | 窒化ガリウム系化合物半導体および製造方法 |
| JP4462249B2 (ja) * | 2005-09-22 | 2010-05-12 | ソニー株式会社 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 |
| JP4910608B2 (ja) * | 2006-10-02 | 2012-04-04 | ソニー株式会社 | 発光ダイオードの製造方法および電子装置の製造方法 |
| JP5171016B2 (ja) * | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ |
-
2008
- 2008-11-04 JP JP2008282794A patent/JP5132524B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-29 EP EP09013630A patent/EP2182547A2/en not_active Withdrawn
- 2009-11-02 KR KR1020090104802A patent/KR101200804B1/ko not_active Expired - Fee Related
- 2009-11-03 US US12/611,791 patent/US8053335B2/en not_active Expired - Fee Related
- 2009-11-04 CN CN200910211516XA patent/CN101740697B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010114112A (ja) | 2010-05-20 |
| KR20100050409A (ko) | 2010-05-13 |
| KR101200804B1 (ko) | 2012-11-13 |
| CN101740697A (zh) | 2010-06-16 |
| US20100109019A1 (en) | 2010-05-06 |
| EP2182547A2 (en) | 2010-05-05 |
| CN101740697B (zh) | 2013-05-01 |
| US8053335B2 (en) | 2011-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5132524B2 (ja) | 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 | |
| US11923401B2 (en) | III-nitride multi-wavelength LED arrays | |
| US7244628B2 (en) | Method for fabricating semiconductor devices | |
| JP5243256B2 (ja) | モノリシックに集積化された半導体材料およびデバイス | |
| KR101168881B1 (ko) | 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터 | |
| KR101182181B1 (ko) | 기능성 영역의 이설 방법, led어레이, led프린터 헤드 및 led프린터 | |
| JP7448994B2 (ja) | 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法 | |
| US20100110157A1 (en) | Transfer method of functional region, led array, led printer head, and led printer | |
| KR20100079843A (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| JPWO2020157811A1 (ja) | マイクロledデバイスおよびその製造方法 | |
| CN102017196A (zh) | 半导体发光器件 | |
| US7408566B2 (en) | Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device | |
| US11923398B2 (en) | III-nitride multi-wavelength LED arrays | |
| CN101651179A (zh) | 发光二极管装置及其制造方法 | |
| JP2004179641A (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
| KR102483533B1 (ko) | 반도체 소자 어레이 및 그 제조방법 | |
| CN110600589B (zh) | 微发光二极管显示器及其制作方法 | |
| KR100889569B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| JP4731949B2 (ja) | 半導体装置、ledヘッド、及びこれを用いた画像形成装置 | |
| KR20180091277A (ko) | 반도체 소자 및 이를 포함하는 디스플레이 장치 | |
| KR100705225B1 (ko) | 수직형 발광소자의 제조방법 | |
| KR100889568B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| CN117678081A (zh) | 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置 | |
| US20080224170A1 (en) | Semiconductor wafer, light emitting diode print head, image forming apparatus, and method of producing semiconductor device | |
| KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |