[go: up one dir, main page]

JP5132524B2 - 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 - Google Patents

窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 Download PDF

Info

Publication number
JP5132524B2
JP5132524B2 JP2008282794A JP2008282794A JP5132524B2 JP 5132524 B2 JP5132524 B2 JP 5132524B2 JP 2008282794 A JP2008282794 A JP 2008282794A JP 2008282794 A JP2008282794 A JP 2008282794A JP 5132524 B2 JP5132524 B2 JP 5132524B2
Authority
JP
Japan
Prior art keywords
substrate
layer
compound semiconductor
gallium nitride
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008282794A
Other languages
English (en)
Other versions
JP2010114112A (ja
JP2010114112A5 (ja
Inventor
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008282794A priority Critical patent/JP5132524B2/ja
Priority to EP09013630A priority patent/EP2182547A2/en
Priority to KR1020090104802A priority patent/KR101200804B1/ko
Priority to US12/611,791 priority patent/US8053335B2/en
Priority to CN200910211516XA priority patent/CN101740697B/zh
Publication of JP2010114112A publication Critical patent/JP2010114112A/ja
Publication of JP2010114112A5 publication Critical patent/JP2010114112A5/ja
Application granted granted Critical
Publication of JP5132524B2 publication Critical patent/JP5132524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Device Packages (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体部材、半導体物品、半導体素子などを製造するためのGaNなどの窒化ガリウム系化合物半導体層を形成する方法、窒化ガリウム系化合物半導体層を移設する方法、窒化ガリウム系化合物半導体層が接合されたシリコン基板、金属基板または透光性基板に関する。また、本発明は、前記方法ないしシリコン基板、金属基板または透光性基板を用いて作製された発光素子、電子デバイス、LEDアレイ、LEDプリンタヘッド、LEDプリンタなどに関する。
従来、青色発光ダイオードやレーザの主材料であるGaNエピタキシャル層は、サファイアやシリコンカーバイド(SiC)の単結晶基板上にMOCVD法によって形成され、それを用いたデバイスが市販されている。しかし、デバイスのコストの半分以上は、基板とエピタキシャル層のコストで占められている。この様に、白熱球や蛍光灯に代わって、この技術の固体照明への応用を実現するには、大きなコスト的障害が存在する。例えば、市販品は、90Wの白熱球の十分の一の消費電力で照明することが可能で、その寿命は5万時間を越え、白熱球を大きく超える性能に達したが、その価格は白熱球の数十倍から百倍に近いことが報じられている。
サファイア基板は、最も一般に使用されているGaNエピタキシャル層成長用下地単結晶ウェーハである(特許文献1参照)。本来、この基板は、1960年代から、SOS(シリコン・オン・サファイア)というSOI構造用のシリコン・ヘテロエピタキシャル成長用の下地基板として8インチの大口径ウェーハまで開発が進んでいる。そして、これに関する技術は、最も成熟したヘテロエピタキシャル成長用のウェーハ技術の一つである。しかしながら、最も安価で高品質、大口径化が進んでいるシリコンウェーハに比較すると、GaAsウェーハと同様に十倍以上の価格差が存在し、その応用範囲を限定的なものとしてきた。また、8インチ径のサファイア基板はGaN系のエピタキシャル成長に最適な結晶面が6インチサファイアウェーハのように実現されていない。そのため、8インチサファイア基板は良質な結晶品質の半導体層の成長には、最適とは言えず、他の小口径基板上の活性層およびそのデバイス特性は劣化する。
また、シリコン基板上へのGaN単結晶エピタキシャル成長も試みられている(特許文献2参照)。しかし、この技術は、格子定数の差異から導入される結晶欠陥のために、電子デバイス(トランジスタ)への応用開発例は見られるが、より結晶欠陥に影響を受け易いLEDやレーザなどの発光素子への応用は困難である。
一方、次の様な技術も報告されている(特許文献3参照)。すなわち、サファイア基板上に成長させたGaNエピタキシャル層をサファイア基板裏面から短波長レーザで加熱し、GaNの基板界面近傍のみ溶融させ、金属Gaと気体窒素に分解し、素子或いは素子領域を異種基板上へリフトオフする技術が報告されている。しかし、素子領域を逐次移設する技術の通例にもれず、その生産性は大面積基板化する上で大きなハードルとなり、実用化が遅れている。
日本国特許第2628404号公報 特開2006−222402号公報 米国特許第6,420,242号明細書
上述した様に、GaNエピタキシャル層をサファイア基板上に形成する技術にはコストに係る課題があり、GaNエピタキシャル層をシリコン基板等の格子定数の大きく異なる基板上に形成する技術には結晶欠陥に係る課題がある。また、サファイア基板上に成長させたGaNエピタキシャル層を異種基板に移設する技術には、生産性に係る課題がある。
上記課題に鑑み、サファイア基板又はSiC基板である第1の基板上に窒化ガリウム系化合物半導体をエピタキシャル成長させて層を形成する本発明の窒化ガリウム系化合物半導体層の形成方法は、次の工程を含むことを特徴とする。
第1の基板上に、主として酸化ケイ素から成る第1の層を形成する工程。
第1の層を部分的に除去して第1の基板の露出部を形成する工程。
露出部を持つ第1の基板上に、非晶質窒化ガリウム系化合物半導体を堆積する工程。
第1の層上の非晶質窒化ガリウム系化合物半導体を蒸発させ、第1の基板の露出部上に非晶質窒化ガリウム系化合物半導体の核を形成する工程。
非晶質窒化ガリウム系化合物半導体の核のサイズ増大、合体、結晶成長、ファセット形成、転移線の屈曲、第1の層上への横方向結晶成長、隣接する結晶粒同士の衝突、合体、転移網の形成、平坦表面形成を経て、第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成する工程。
第1の基板の露出部上の窒化ガリウム系化合物半導体のエピタキシャル層を除去して分離溝を形成する工程。
ここにおいて、前記窒化ガリウム系化合物半導体は、典型的には、GaNとAlGaNとGaInNのうちの少なくとも1つを含むものである。
また、上記課題に鑑み、前記窒化ガリウム系化合物半導体層の形成方法で得られた第1の基板上の窒化ガリウム系化合物半導体層を他の基板へ移設する本発明の移設方法は、次の工程を含むことを特徴とする。
前記第1の基板上の第1の層の端部を表出させる工程。
処理により分離可能状態となる分離層を表面に有し貫通溝が存在する第2の基板を用意する工程。
分離層を介して第1の基板と第2の基板を貼り合わせる工程。
前記貼り合わせた第1の基板と第2の基板をHF溶液などのエッチング液に浸潤してエッチング液を貫通溝と分離溝を通して第1の層と接触させることにより、第1の層を選択的にエッチングして第1の基板上のエピタキシャル層を第2の基板に移設する工程。
第2の基板に移設されたエピタキシャル層の少なくとも一部を第3の基板に接合し、第2の基板とエピタキシャル層を分離層で分離してエピタキシャル層を第2の基板から第3の基板に移設する工程。
ここにおいて、前記第3の基板は、シリコン基板、金属基板、サファイア基板、ガラス基板などの透明基板等である。前記エピタキシャル層は第2の基板から第3の基板にウェーハスケールで移設されたり、一部のみが移設されたりする。
また、上記課題に鑑み、本発明の基板は、前記窒化ガリウム系化合物半導体層の形成方法で得られた窒化ガリウム系化合物半導体層が接合されたシリコン基板、金属基板、サファイア基板、ガラス基板などの透明基板から成ることを特徴とする。
本発明の窒化ガリウム系化合物半導体層の形成方法では、サファイア基板又はSiC基板である第1の基板上の主として酸化ケイ素から成る層への横方向結晶成長を利用し、第1の基板の露出部上の窒化ガリウム系化合物半導体のエピタキシャル層を除去する。よって、比較的結晶欠陥の少ない窒化ガリウム系化合物半導体のエピタキシャル層を得ることができる。
また、本発明の移設方法では、前記形成方法で形成したサファイア基板又はSiC基板上の窒化ガリウム系化合物半導体のエピタキシャル層を、主として酸化ケイ素から成る層をエッチング犠牲層としてエッチングして前記エピタキシャル層を他の基板に移設する。そして、前記他の基板とエピタキシャル層との間に設けた分離層での分離を用いて、前記エピタキシャル層の全て或いは一部をシリコン基板、金属基板などの更なる他の基板に移設する。よって、エピタキシャル成長させたGaN層などの窒化ガリウム系化合物半導体層を、生産性良く、高い収率で移設することができる。また、サファイア基板又はSiC基板や、前記他の基板は、脆弱なGaAs基板と比較して、その融点(二千℃以上)が物語るように、非常に堅牢な性質を有するため、再利用することができるので、ウェーハコストを著しく軽減することができる。
また、前記形成方法で得られた窒化ガリウム系化合物半導体層が接合された本発明のシリコン基板、金属基板、サファイア基板、ガラス基板等の透光性基板を用いて、比較的低価格で、このシリコン基板上、金属基板上、サファイア基板、ガラス基板等の透光性基板上のGaNなどの窒化ガリウム系化合物半導体をベースに発光素子や電子デバイスなどを作製することができる。高輝度、大面積、低価格の固体照明用のLED素子、高性能なLEDアレイ、電子写真用の高解像・固体スキャナー、LEDプリンタヘッド、LEDプリンタ等を提供することもできる。
以下、本発明の実施の形態について図面を用いて説明する。
本発明の窒化ガリウム系化合物半導体層の形成方法において重要なことは、次の点である。前記第1の基板上の前記第1の層以外の露出部上に形成した非晶質窒化ガリウム系化合物半導体の核を出発点として、第1の層への横方向結晶成長を利用し、第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成すること。
前記第1の基板の露出部上の窒化ガリウム系化合物半導体のエピタキシャル層を除去すること。
また、本発明の窒化ガリウム系化合物半導体層の移設方法において重要なことは、次の点である。
前記形成方法で形成した第1の基板上の窒化ガリウム系化合物半導体のエピタキシャル層を、前記第1の層をエッチング犠牲層として、高い選択性エッチング特性を元に、選択的にエッチングして前記エピタキシャル層を他の基板に移設すること。
前記他の基板とエピタキシャル層との間に設けた分離層での分離を用いて、前記エピタキシャル層の全て或いは一部をシリコン基板、金属基板、サファイア基板、ガラス基板などの透光性基板等の更なる他の基板に移設すること。
上記の考え方に基づき、サファイア基板又はSiC基板である第1の基板上に窒化ガリウム系化合物半導体をエピタキシャル成長させて層を形成する本発明の窒化ガリウム系化合物半導体層の形成方法の基本的な実施形態は、次の工程を少なくとも含む。
前記第1の基板上に、主として酸化ケイ素から成る第1の層を形成する第1の工程。
前記第1の層を部分的に除去して前記第1の基板のストライプ状などの露出部を形成する第2の工程。
前記露出部を持つ第1の基板上に、非晶質窒化ガリウム系化合物半導体を堆積する第3の工程。
前記第1の層上の非晶質窒化ガリウム系化合物半導体を蒸発させ、前記第1の基板の露出部上に非晶質窒化ガリウム系化合物半導体の核を形成する第4の工程。
前記非晶質窒化ガリウム系化合物半導体の核のサイズ増大、前記第1の層上への横方向結晶成長、平坦表面形成などを経て、前記第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成する第5の工程。
前記第1の基板の露出部上の前記窒化ガリウム系化合物半導体のエピタキシャル層を除去して分離溝を形成する第6の工程。
前記第1乃至第6の工程について、詳しく説明する。前記窒化ガリウム系化合物半導体は、GaN、AlGaN、GaInNなどであるが、以下ではGaNとして説明し、前記第1の基板はサファイア基板として説明する。また、主として酸化ケイ素から成る前記第1の層は、微量の窒化ケイ素などを含むこともあるが、SiO層として説明する。
まず、前記第1及び第2の工程において、図1に示す様に、2乃至8インチのサファイア基板10を準備し、ストライプ状などのSiO層13を形成する。図1(a)は断面図であり、図1(b)は上面図である。SiO層13は、スパッタやCVD(SiHを用いる)などで形成することができ、ここでは、これをストライプ状にエッチングする。例えば、SiO層13のストライプの幅は数十μm、厚みは1μm以下、ストライプの間隔は数μmとする。これにより、サファイア基板10のストライプ状の露出部が形成される。同幅、同厚のストライプ状のSiO層13を等間隔で形成することは、後述する窒化ガリウム系化合物半導体の平坦表面を形成するために重要である。
次に、前記第3及び第4の工程において、断面図である図2(a)に示す様に、露出部を持つサファイア基板10上に、例えば、470℃の低温で厚み25nmの非晶質GaN15をMOCVD成長で堆積する。これは、例えば、サファイア基板10を支持するサセプター、ヒータ、反応ガス噴射管などを備える周知の反応容器内で行われる。Gaソースガスとしてトリメチルガリウム(TMG)を用い、水素ガスをキャリアとしてN源のアンモニアを反応ガス噴射管から基板表面に噴射する。続いて、断面図である図2(b)に示す様に、例えば、1100℃に昇温して非晶質GaN15を分断し、SiO層13上の非晶質GaN15を蒸発させて、サファイア基板10の露出部上に非晶質GaNの核16を形成する。
次に、前記第5の工程において、TMGとアンモニアのソースガスを前記反応容器内に再導入する。そして、サファイア基板10上の核16のサイズ増大、合体、結晶成長、ファセット形成、転移線の屈曲(図3(a)参照)、SiO層13上への横方向結晶成長、隣接する結晶粒同士の衝突、合体、転移網の形成、平坦表面形成(図3(b)参照)を行う。こうして、これらの過程を経て、サファイア基板10上に窒化ガリウム系化合物半導体のMOCVDエピタキシャル層20が形成される。エピタキシャル層20の膜厚は、SiO層13のストライプの幅に一致し、ここでは、ほぼ数十μmである。窒化ガリウム系化合物半導体のエピタキシャル層は、MOCVDなどの気相成長法の他に、MBE法を利用して成長させることもできる。
次に、前記第6の工程において、図4の断面図に示す様に、サファイア基板10の露出部上の窒化ガリウム系化合物半導体のエピタキシャル層20を除去してトレンチすなわち分離溝25を形成する。分離溝25は、例えば、パターニングされたレジスト107のマスクを用いて、RIE(塩素系ガス)或いはレーザ・スクライバーによるトレンチ形成により形成することができる。この際、SiO層13の端が露出される。このトレンチは、後述する選択エッチングのときのエッチング液の流路となる。通常の機械的なダイシング装置を用いてもこのトレンチは形成できるが、ウェーハ状態での移設は不可能である。しかし、このセグメントに分割された第2の基板からなるキャリアを多数個用意すれば、サファイア基板よりも大口径のシリコン基板、例えば、12インチ径基板への移設も、フリップチップボンダーを利用すれば可能となり、有用となる。
分離溝25を形成する目的を説明する。1つは上述のエッチング液流路の形成のためであるが、他の1つは、比較的欠陥密度の大きい部分を除くためである。GaNエピタキシャル層20における欠陥密度分布とLED効率の比較を示す図5を用いて説明する。図5(a)は本実施形態のGaNエピタキシャル層20を示し、図5(b)はサファイア基板上に全面的に成長させた従来のGaNエピタキシャル層を示す。また、図5(c)は、図5(a)、(b)において図示する各ゾーンA、B、C、Dの面積、欠陥密度、LED内部量子効率、LED外部効率、LED全体効率を比較して示す。図5(c)の表から分かる様に、図5(a)に示すゾーンCは結晶品質的に比較的劣るので、本発明ではこれを除いてゾーンA、Bをデバイス作製に使用するのである。これに伴い、前記分離溝25ができるので、これを利用してSiO層13をエッチング犠牲層として用いてGaNエピタキシャル層を他の基板に移設する。このことで、高価なサファイア基板が再利用できる様になって、コストが抑制される。これと比較して、図5(b)に示す従来のものでは、本実施形態のゾーンBとほぼ等しい結晶品質のGaNエピタキシャル層が得られるが、サファイア基板を再利用できないので、コスト的には高価にならざるを得ない。
次に、前記窒化ガリウム系化合物半導体層の形成方法で得られた第1の基板(サファイア基板など)上の窒化ガリウム系化合物半導体層を他の基板へ移設する本発明の移設方法の基本的な実施形態について説明する。この基本的な実施形態は、次の工程を少なくとも含む。
前記第1の基板上の第1の層の端部を表出させる第7の工程処理により分離可能状態となる分離層を表面に有し貫通溝が存在する第2の基板を用意する第8の工程。
分離層を介して第1の基板と第2の基板を貼り合わせる第9の工程。
貼り合わせた第1及び第2の基板をエッチング液(HF溶液)に浸潤してエッチング液を前記貫通溝と前記分離溝を通して第1の層と接触させることにより、第1の層を選択的にエッチングして第1の基板上のエピタキシャル層を第2の基板に移設する第10の工程。
第2の基板に移設されたエピタキシャル層の少なくとも一部を第3の基板に接合し、第2の基板とエピタキシャル層を前記分離層で分離してエピタキシャル層を第2の基板から第3の基板に移設する第11の工程。
前記第3の基板は、典型的には、シリコン基板であり、前記エピタキシャル層は第2の基板から第3の基板にウェーハスケールで、或いは部分的に移設される。また、本発明においては、上記シリコン基板以外の基板として金属基板を用いることもできる。以下に本発明において金属基板を用いる際の注意すべき点について説明する。電子デバイス、高周波トランジスタ、レーダ用、通信用の高出力アンプなどに使用するGaN系のHEMT(高電子移動度トランジスタ(High Electron Mobility Transistor))等は、大きな発熱がその素子特性を劣化させる。その為に、より高い熱伝導度が要求されるデバイスへの応用には、サファイアやシリコンよりも熱伝導度が高いSiCが使用される。そこで、本発明において上記基板に代替する安価な基板として、金属基板が考えられる。最も有効なのが、Cuであるが、GaNとの熱膨張係数を合わせこむ(熱膨張係数の差を一定の範囲内とする)ことが大切なので、W/Cuの合金が有効である。他の使用可能な金属材料としてはAl、W、Tiなどが挙げられる。しかし、熱伝導度については良好であっても、熱膨張係数の違いにより、デバイス製造時の熱処理工程やデバイスの発熱時にストレスが発生し、基板から剥離、離脱する場合がある。そのため、基板として用いるデバイスの製造時及び使用時を考慮して、熱膨張係数の整合と耐熱性との関係から最適な金属材料を選定することが重要となる。
前記第8乃至第11の工程について、詳しく説明する。
前記第7の工程は、図4を用いて説明した前記第6の工程と実質的に同じものである。次に、前記第8の工程において、第2の基板である例えば転写ウェーハ(Si)100を用意し、図6と図7に示す様に、これに貫通溝(エッチング流路)150を形成する。また、転写ウェーハ100の一面に、前記分離層である例えば両面接着シート115を設置し、図6(b)に示す様に、これにも孔を形成して貫通溝150と連結させる。貫通溝150は、サンドブラスト(ウェーハ100の厚さが50μm以上の場合に適する)、レーザ・スクライバー(同じく40μm以上の場合に適する)、RIE(ボッシュプロセス)(同じく40μm以下の場合に適する)などで形成できる。両面接着シート115の孔は、レーザ加工などで形成できる。両面接着シート115は、例えば熱剥離粘着層、光剥離粘着層などを含む。ここで、光剥離粘着層は、光の照射により分解又は結合強度が低下する材料を含む層であり、熱剥離粘着層は、加熱又は冷却により分解又は結合強度が低下する材料を含む層である。
次に、前記第9の工程において、両面接着シート115を介して、レジスト107でカバーされたストライプ状のGaNエピタキシャル層20を持つ第1の基板(サファイア基板10)と第2の基板(転写ウェーハ100)を貼り合わせる。この状態における転写ウェーハ100の貫通溝150とストライプ状のGaNエピタキシャル層20の配置関係が図7に示されている。また、断面の様子が図8に示されている。
前記第10の工程において、こうして貼り合わせた第1の基板(サファイア基板10)と第2の基板(転写ウェーハ100)をエッチング液(HF溶液)に浸潤し、エッチング液を貫通溝150と分離溝(トレンチ)25を通して第1の層13と接触させる。このことにより、図9に示す様に、第1の層(SiO層)13が選択的にエッチングされ、サファイア基板10上のエピタキシャル層20が転写ウェーハ100に移設される。このとき、HF溶液に関して、GaNなどの窒化ガリウム系化合物半導体はSiOに対して無限大のエッチング選択性を持つので、SiO層13が完全に、選択的にエッチングされる。エッチング液の濡れ性向上のために、エッチング液に界面活性剤を混入するとエッチング速度を増加させるために、効果的である。分離されたサファイア基板10は、成長基板として再使用することができる。これにより、高価なサファイアウェーハが再利用できて、窒化ガリウム系化合物半導体層の製造コストが下げられることになる。サファイア基板は、Si基板やGaAs基板などよりも堅牢で耐熱性も高く、安定であるので、リサイクルに耐えることができる。サファイア(Al)の融点が2050℃であるのに対して、Siの融点とGaAsの融点は夫々1420℃、1238℃である。また、アルミニウムと酸素原子の結合は強固で、GaAsのように、Asが選択的に抜けたりはせず、極めて熱的にも堅牢で、又、腕時計の窓ガラスに使用されることからも判るように、機械的にも堅牢である。
次に、前記第11の工程を説明する。ここでは、第2の基板(転写ウェーハ100)に移設されたエピタキシャル層20を第3の基板(Siウェーハ200)に接合し、第2の基板とエピタキシャル層を分離層115で分離してエピタキシャル層を第2の基板から第3の基板に移設する。エピタキシャル層20は、ウェーハスケールで移設することもできるし、その一部を選択的に移設することもできる。まず、ウェーハスケールで移設する場合について説明する。
図10は、分子間力(ファンデル・ワールス力)接合でエピタキシャル層20をシリコンウェーハ(第3の基板)200に直接接合する例を示す。この場合、シリコンウェーハ200に対してアルゴン、酸素、窒素などのプラズマ活性種を用いて、表面プラズマ活性化処理を施すことが、接合力を高める上で有効である。エピタキシャル層20をLEDに応用する場合には、光取り出し効率向上のために、例えば、シリコン基板200とGaN−LED層の界面にSiO(これは屈折力を変化させる)や反射層を挿入すると効果的である。この場合、タック性(粘着性・密着性)の制御が容易な有機絶縁層(スピンオンポリマー:Spin−on Polymer)が有効に働く上、500℃以下の低温で十分に強固な接合を実現できる。エピタキシャル層20をシリコンウェーハ200へ直接接合する場合に、500℃以上の熱処理により共有結合を形成して接合力をより高めることができる。
分離層115が熱剥離粘着層を含む場合、第2の基板100とエピタキシャル層20を分離層で分離することは、図11に示す様に、分離層115を100℃以上に加熱して行う。これにより、熱剥離粘着層内の発泡で転写Siウェーハ100が分離される。アッシャー等でレジスト107を剥離して第2の基板100とエピタキシャル層20を分離することもできる。こうして分離された貫通溝150を持つSiウェーハ100は、サファイア基板10と同様に、残留した分離層(両面シート)115を剥離後に転写ウェーハとして再利用することができる。このことも、窒化ガリウム系化合物半導体層の製造コストを下げることに寄与する。
以上の様にして、前記窒化ガリウム系化合物半導体層の形成方法で得られた窒化ガリウム系化合物半導体層が接合されたシリコン基板を得ることができる。得られた窒化ガリウム系化合物半導体のエピタキシャル層20は、青色(蛍光白色)縦型・固体照明LEDなどを作製するのに用いることができる。エピタキシャル層20を何の作製に用いるかに応じて、図3に示す結晶作成過程の適宜の時間において、ソースガスが適宜変更されたり適切な不純物が導入されたりする。これらについては後で詳しく述べる。
前述した様に、前記第11の工程において、エピタキシャル層20の一部を選択的に移設することもできる。この場合は、前記エピタキシャル層20の一部と、第3の基板200上のエピタキシャル層が移設される領域との、少なくとも一方に所定の厚さの有機絶縁層などの接合層を設け、エピタキシャル層の一部と第3の基板とを接合層により接合する。そして、第3の基板200に接合層で接合されたエピタキシャル層20の一部のみを、第2の基板100から分離層115で分離する。
これらの工程の例について説明する。選択的に移設される第1の機能性領域101(以下の説明では、前記エピタキシャル層20の一部をこの様にも呼ぶ)と、第3の基板200上の第1の機能性領域101が移設される領域との、少なくとも一方に所定の厚さの接合層205を設ける。本例では、図12に示す様に、駆動回路を備えるシリコン基板である第3の基板200上に接合層205を設ける。設け方としては、まず、図12(a)に示す様に第3の基板200上に、所定の厚さの接合層(有機絶縁層)205を形成し、その上の第1の機能性領域101の移設予定領域のみに対してレジスト206でマスキングを行う。化学的なウェットエッチング或いはRIEでドライエッチングを行い、図12(b)に示す様に所望の領域のみに接合層205を設け、レジスト206をアッシャーなどで剥離する。ここでは、接合層205の厚さは2.0μm程度とし(図12等では1.97μmと表示している)、その表面は充分に滑らかにする。この程度の厚さがあれば、第1の機能性領域101と接合層205を接合するときに、別の第2の機能性領域102が基板200の表面に強く押し付けられることは防止できる。この接合層の厚さとしては1.0μm〜10μm程度が好ましい。1.0μm以下の厚さになると前記効果が小さくなり、また10μm以上になると、機能性領域を移設した後に、当該機能性領域と基板に形成された回路等とを金属配線で、電気的に結合する際に段切れ等の問題が起こる可能性が高くなる。この際、図12(b)に示す様に、第1の機能性領域101以外の領域に対応する第3の基板200上の領域の表面に所定の凹凸208を形成してもよい。こうすれば、第2の機能性領域102と基板200の表面との接合がより確実に防止できる。凹凸208は、接合層(有機絶縁層)205を形成するときにオーバーエッチングなどを行うことで形成できる。凹凸208の面は、接合層205の表面より充分に粗いものである。例えば、接合層205の表面の滑らかさは、Rpv(凹凸のピークと谷の差の最大値)が2nm程度以下であり、R(凹凸のピークと谷の差の平均値)が0.2nm程度以下とする。一方、凹凸208の面の粗さは、Rpv(凹凸のピークと谷の差の最大値)が2nm程度以上であり、R(凹凸のピークと谷の差の平均値)が0.2nm程度以上とする。
この様に、分離層115を有する第2の基板100の前記分離層の上には、島状ないしストライプ状に複数の前記エピタキシャル層20があり、これは、第1の機能性領域101以外に第2の機能性領域102を含んでいる。そして、本例では、少なくとも、第2の基板100上に残存することになる第1の機能性領域以外の第2の機能性領域102に対応する第3の基板200上の領域の表面に、所定の凹凸208を形成する。
本例において、接合層205は、例えば有機材料からなる膜である。有機材料からなる膜としては、ポリイミドなどの有機絶縁膜がある。ポリイミド以外にも、エポキシ系接着層などを使用することもできる。また、絶縁膜としては、上述の有機材料膜のみならず、酸化シリコン膜などの無機系の絶縁性の酸化膜を用いることもできる。例えば、第3の基板200としてのシリコン基板上及び/または内部を利用して回路領域を設ける場合には、次の様にしてもよい。スピンオングラス(SOG)を利用して、前記回路領域上の平坦性を上げるための酸化シリコン絶縁膜(これは粘着性を有する)を所定の厚さで第3の基板200上に形成し、これをパターニングしてもよい。有機絶縁層は可塑性が付与されるため、数ミクロンまで厚く塗布することができ、無機SOGよりもプロセス自由度が増加する。無機、有機SOGのタック性(粘着性)は、そのプリベーク温度を調節することにより、シラノール基やアルコキシ基などの加水分解性基の作用を制御することで、付与することが可能である。その後に硬化熱処理を施すと、比較的低温(五百℃以下)で強固な接合を実現できる。
上述した様に、第3の基板200は、例えば、半導体基板やシリコン基板、表面に酸化層が形成されているシリコンウェーハ、所望の電気回路(例えば、ドライバ回路)が設けられているシリコンウェーハなどである。ここでいうドライバ回路とは、例えば、発光ダイオード(LED)が前記化合物半導体多層膜を含み構成される場合に、当該LEDを1つまたは複数個のアレイ状に形成されたLEDアレイを駆動・制御するための回路のことである。シリコン基板は、いわゆるCZウェーハは勿論、表面にエピタキシャルシリコン層を有する基板であってもよく、またシリコン基板の代替としてSOI基板を用いることもできる。
次に、第1の機能性領域101と第3の基板200とを接合層205により接合する工程と、第2の基板100と第1の機能性領域101とを分離層115で分離する工程について説明する。図13(a)に示す様に、第2の基板100の分離層115上の第1の機能性領域101と接合層205をアライメントして接合し、図13(b)に示す様に、第2の基板100と第1の機能性領域101とを分離層115で分離する。ここでは、分離層115としては、シート基材115cの一面にUV剥離粘着層115aを持ち他面に熱剥離粘着層115bを持つ両面接着シートを用いるとする。また、後の工程のために、第2の機能性領域102が存在する領域に対応する第2の基板100の表面には、遮光層117が設けられる。遮光層117は蒸着などで形成することができるが、容易に剥がせるステンシルマスクを用いることもできる。
分離層115で分離するために、透明基板100の側からUV光を照射して分離層115のUV剥離粘着層の分解或いは結合強度の弱化をもたらす。このことで、第2の基板100と第1の機能性領域101とを分離する。遮光層117があるので、第2の機能性領域102の部分の分離層115にはUV光が照射されず、これはそのままで、図13(b)に示す様に、第2の機能性領域102は第2の基板100側に残って移設されない。この様に、本例では、第2の基板100は透光層117を有し、分離層115は光の照射により分解又は結合強度が低下する材料からなるUV剥離粘着層を含む。そして、少なくとも第1の機能性領域101と第2の基板100との間の分離層115に光の照射を行って、第2の基板100と第1の機能性領域101を分離層115で分離する。
全体的に光の照射を行って、第2の基板100と第1の機能性領域101を分離層115で分離することもできる。全体的に光の照射をすれば、分離層115のUV剥離粘着層は全体的に分解或いは結合強度が弱化して、接合層205と接合した第1の機能性領域101はその接合力で第2の基板100から分離される。このとき、第3の基板200と接合していない第2の機能性領域102の部分でも、分離層115のUV剥離粘着層の粘着力は低下している。しかし、第2の機能性領域102の部分には第3の基板200側から引き剥がし力が働かないので、第2の機能性領域102は第2の基板100側に残ることになる。この方法は、多少確実性が低下するが、遮光層を設けなくてもよく、光の照射も単純に行えばよいので、簡易に行うことができる。この場合も、分離層115の弱った粘着力のUV剥離粘着層により第2の基板100側に残った第2の機能性領域102の部分を、次に説明する様に更に他の基板に移設することができる。
分離層115は、前記構成のものに限られない。分離層115は、一層のUV又は熱の剥離粘着層などであってもよいし、UV剥離粘着層115aと熱剥離粘着層115bの配置が図示例とは逆転したシートであってもよい。また、図15に示す様に、第1及び第2の機能性領域101、102に夫々対応して異なる特性を持つ分離層120、121を第2の基板100上に設けることもできる。例えば、一方がUV剥離粘着層で、他方が熱剥離粘着層という組み合わせがある。また、一方が第1の光剥離粘着層で、他方が第2の光剥離粘着層(これは第1の光剥離粘着層とは異なる波長の光で分解或いは結合強度が弱化する粘着層)という組み合わせがある。更には、一方が第1の熱剥離粘着層で、他方が第2の熱剥離粘着層(これは第1の熱剥離粘着層とは異なる温度で分解或いは結合強度が弱化する粘着層)という組み合わせもある。分離層115は、シートではなく、第2の基板100上に塗布、蒸着などで形成することもできる。具体的な材料としては、リバアルファ(日東電工製の商品名)がある。また、UV剥離粘着材料としては、ダイシングテープに用いられているものがあり、熱剥離粘着材料としては、熱発泡カプセルを含有するものがある。
第2の機能性領域102を更に他の基板に移設する場合は、第1の機能性領域101の移設とほぼ同様のことを行えばよい。すなわち、図14(a)に示す様に、第4の基板300上に接合層(有機絶縁層)305を形成し、その上の第2の機能性領域102の移設予定領域のみにレジストでマスキングを行う。そして、化学的なエッチング或いはRIEでエッチングを行い、所望の領域のみに接合層305を設ける。次に、図14(a)に示す様に、第2の機能性領域102と接合層305をアライメントして接合し、図14(b)に示す様に、第2の基板100と第2の機能性領域102とを分離層115で分離する。ここでは、図14(b)に示す様に、170℃程度に加熱して分離層115の熱剥離粘着層115bの分解或いは結合強度の弱化をもたらすことで、第2の基板100と第2の機能性領域102とを分離している。
ここで、図14の工程が最後の移設工程である場合、この工程では、第1及び第2の機能性領域101、102を形成するときに用いたレジスト107をアッシャーなどで剥離して、第2の基板100と第2の機能性領域102とを分離することもできる。また、本例において、熱剥離粘着層のみを有する分離層115を用いた場合、遮光層117は不必要で、図13の工程では、第1の機能性領域101に対応する部分の分離層115を局所的に加熱することになる。分離温度の差が一定以上ある熱剥離粘着層を面内に図15で示す様にパターニングして設ければ、より精度良く選択的に分離できる。
前述した様に、分離層115のUV剥離粘着層115aと熱剥離粘着層115bの配置を図13に示すものとは反対にすることもできる。こうしたとき、例えば、遮光層117は不必要で、図13の工程では、第1の機能性領域101に対応する部分の分離層115を局所的に加熱する。そして、図14の工程では、透明基板100の側からUVを照射して分離層115のUV剥離粘着層の分解或いは結合強度の弱化をもたらすことで、第2の基板100と第2の機能性領域102とを分離する。
この様に、第2の機能性領域102を更に他の基板に移設したい場合は、第2の基板に残存する第2の機能性領域と、第4の基板上の第2の機能性領域が移設される領域との、少なくとも一方に所定の厚さの接合層を設ける。そして、第2の機能性領域102と第4の基板300とを接合層305により接合する工程と、第2の基板100と第2の機能性領域102とを分離層115で分離する工程を更に実行する。この場合も、図14に示す様に、第4の基板300上の、少なくとも、第2の基板100上の第2の機能性領域102に対応する領域以外の領域の表面に、所定の凹凸308を形成してもよい。
本例によれば、前述の如き所定の厚さの接合層を用いるので、1つの基板に設けられた複数の窒化ガリウム系化合物半導体層のうち、任意の領域を選択的に別の基板に確実に移設することができる。例えば、第2の基板に高密度に配置した窒化ガリウム系化合物半導体層の一部を、歩留まりを低下させること無く他の基板に移設することができる。
以下、シリコン基板上の窒化ガリウム系化合物半導体層を加工して作製されるLEDなどのデバイスに係る実施例、LEDアレイに係る実施例、LEDプリンタヘッドに係る実施例、及びLEDプリンタに係る実施例を詳細に説明する。
(第1の実施例)
第1の実施例は、本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層20を用いたデバイスである青色(蛍光白色)縦型・固体照明LEDに関する。このLEDの素子構造は、図16の断面図に示す如く次の様になっている。デバイス表面より、ITO透明電極410、p型GaNコンタクト層412、InGaN多重量子井戸型活性層414、n型GaNコンタクト層416、n−低抵抗Si基板200、裏面Al電極418が配されている。
こうしたエピタキシャル層20の構造は、前述の図3の形成工程において適宜に反応容器内の温度、ソースガスなどを変化させて作製される。例えば、多重量子井戸型活性層414とp型GaNコンタクト層412は次の様な工程で第1の基板10上に作製される。まず、成長温度840℃でIn0.02Ga0.98N障壁層を形成し、続けて3nm厚のIn0.15Ga0.85N井戸層、9nm厚のIn0.02Ga0.98N障壁層を交互に5層ずつ形成する。次に、成長温度を1000℃として、200nm厚のMgドープのp型GaN層412を形成する。図16の構造は、こうして作製されたエピタキシャル層20がSi基板200に移設された状態を示す。ソースガスとしては、GaNを形成するときにはトリメチルガリウム(TMG)を用い、InGaNを形成するときにはトリメチルインジウム(TMIn)をも用いる。また、GaAlNを形成する必要があるときには、トリメチルアルミニウム(TMAl)をも用いればよい。
本実施例のLEDの素子構造は、従来のサファイア基板上のLEDと比較して、次の様な特徴を有する。
基板裏面電極418が形成可能となり、表面側電極410の数が半減するので、デバイスの発光領域を拡大することができる。
取り出し効率向上のために、貼り合わせ技術により、屈折率変化を目的にしたSiOや、反射ミラー(Al、Ag等)を基板200界面に挿入することが可能である。
機械的、熱的に安定なサファイア基板(第1の基板10)を再利用できることから、大きな製造コスト減が期待される。
(第2の実施例)
第2の実施例は、本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層20を用いたデバイスである電子写真用などの青色LED固体スキャナーである。素子構造(LED/CMOSドライバ回路)は、図17に示す如く、次の様になっている。デバイス表面より、Au/Niのp側電極510、p型GaNコンタクト層512、InGaN量子井戸型活性層514、n型GaNコンタクト層516、Au/Niのn側電極518、CMOSドライバ回路内蔵のSi基板200が配されている。
ここでは、ドライバIC(駆動回路)とLED素子とが接続されている。図17の構成において、ドライバICを構成するMOSトランジスタ560を含むシリコン基板200上に、有機材料からなる絶縁膜520(図13等の接合層205参照)が設けられている。そして、絶縁膜520上に、窒化ガリウム系化合物半導体多層膜からなるLED発光領域570が設けられている。また、図17において、580は絶縁膜、550は、MOSトランジスタ560のソース又はドレイン領域となるワイヤボンディングパッドである。こうした構成は、例えば、図13の第3の基板200の構成から作製することができる
本実施例のLEDの素子構造は、従来のGaAs基板上の赤外LED(波長760nm)と比較して、次の様な特徴を有する。
従来、赤外領域の波長(750nm)の電子写真用の光源として、レーザやLEDが使用されているが、波長が半減する青色領域の光源を用いると、スポットサイズが半減する。すなわち、波長450nm程度とすれば、True2400dpiに相当する10μmφのスポットサイズを実現することができる。
LEDアレイの駆動回路が下地シリコンに内蔵されているため、ボンディングワイヤ数が大幅に減少し、ヘッドユニット全体のコストは大きく削減される。
機械的、熱的に安定なサファイア基板を再利用できることから、大きな製造コスト減が期待される。また、移設後の基板上の窒化ガリウム系化合物半導体層の密度と高密度に第2の基板上に配置した窒化ガリウム系化合物半導体層の密度の比を1:nとする選択的な移設方法を用いれば、成長基板を有効に使用できて、更なるコスト減が期待できる。このコスト減は、基板の再利用と併せて、一枚の基板から複数の活性層を移設することができる相乗効果からも期待できる。
(第3の実施例)
第3の実施例は、本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層20を用いたデバイスであるGaNトランジスタ(HEMT、MIS)である。素子構造は、図18に示す如く、次の様になっている。表面より、Alゲート電極610、SiO絶縁層612、無添加AlGaN活性層614、Ti/Alソース電極616、Nソース領域618(Siイオン注入)618、i−GaN層620、n低抵抗Si基板200、裏面Al電極622が配されている。
本実施例の素子構造は、従来のサファイア基板上のLEDと比較して、次の様な特徴を有する。
基板裏面電極622が形成可能となり、デバイス層の電位が浮遊せずに、確定、制御でき、素子動作の安定性、信頼性が向上する。
下地Si基板200に作製したシリコン回路(CMOS、バイポーラ、高耐圧FETなど)を内蔵、接続することができる。
機械的、熱的に安定なサファイア基板を再利用できることから、大きなコスト減が期待される。
Si上の直接成長GaN/Siよりも、欠陥密度を低減できて、デバイスの特性、信頼性、均一性、収率が向上できる。GaN−HEMTは従来のGaAs−HEMTに比較して、数ギガヘルツのC帯域において、高い出力の増幅器を実現でき、携帯電話基地局や衛星通信、レーダ送信機の小型化、省電力化に貢献できる。
(第4の実施例)
前述の窒化ガリウム系化合物半導体層の形成方法及び移設方法を用いて製造されるLEDアレイの実施例を説明する。前記実施形態において説明した形成方法及び移設方法を用いることにより、図19に示す様なLEDアレイが提供される。図19は、プリント基板5000上に駆動回路とLEDアレイ4000とが接続・配置された一構成例を示す斜視図である。駆動回路とLEDアレイは、前述した窒化ガリウム系化合物半導体層の移設方法で図13等に示す様にシリコン基板上に複数のLED素子を形成し、シリコン基板をダイシングにより分割して得たものを複数並べることで得られる。各LED素子と駆動回路の断面構成は、図17のLED発光領域を含むLED素子と駆動回路と同じ様なものである。
図19の構成では、複数のLEDアレイ/駆動回路4000をプリント基板5000上にライン状に並べている。LEDアレイ/駆動回路4000の各LED素子とドライバICの駆動素子は図17に示す様に電気的に接続されている。必要に応じて、ライン状に配されたLEDアレイ4000に、ロッドレンズアレイ(例えば、SLA:セルフォックレンズアレイ)3000を実装することにより、LEDプリンタヘッドとすることができる。ライン状に配されたLEDアレイ4000から放出された光はロッドレンズアレイ3000で集光され、LEDアレイ結像が得られる。本発明においては前記ロッドレンズアレイに替えてマイクロレンズアレイを用いることもできる。
シリコン基板上に金属膜かDBRミラーを介してLED素子構成層が設けられている場合には、その指向性の向上により、更に微細なスポットサイズが実現される。従って、ロッドレンズアレイは省略して、LEDプリンタヘッドとすることもできる。
マトリックス駆動する際の一例を、図20に示す。図20は、電極数を減らすための時分割駆動可能な発光素子アレイ回路8500を示す図である。図20において、8011はn側電極、8017はp側電極、8021はn型GaN上の絶縁膜、8022はp型GaNコンタクト層上の絶縁膜、8023は発光領域である。
本発明の窒化ガリウム系化合物半導体層の形成方法及び移設方法を用いることで、低コストで高性能な上記の如きLEDアレイ、LEDプリンタヘッドを提供することができる。
(第5の実施例)
第4の実施例で説明したLEDプリンタヘッドを用いて、LEDプリンタを構成した例を図21(a)に示す。このLEDプリンタは、前記LEDプリンタヘッドと、感光ドラムと、帯電器とを備え、LEDプリンタヘッドを光源として、感光ドラムに静電潜像を書き込む作像ユニットを含む。
LEDプリンタの構成例を示す概略断面図である図21(a)において、プリンタ本体8100の内部には、時計廻りに回転する感光ドラム8106が収納されている。感光ドラム8106の上方には、感光ドラムを露光するためのLEDプリンタヘッド8104が設けられている。LEDプリンタヘッド8104は、画像信号に応じて発光する複数の発光ダイオードが配列されたLEDアレイ8105と、各々の発光ダイオードの発光パターンを感光ドラム8106上に結像させるロッドレンズアレイ8101とから構成される。ここで、ロッドレンズアレイ8101は、先に説明した実施例に示す構成を有している。ロッドレンズアレイ8101により、発光ダイオードの結像面と感光ドラム8106の位置は一致する様になっている。つまり、発光ダイオードの発光面と感光ドラムの感光面とは、ロッドレンズアレイによって光学的に共役関係とされている。
感光ドラム8106の周囲には、感光ドラム106の表面を一様に帯電させる帯電器8103、及びプリンタヘッド8104による露光パターンに応じて感光ドラム8106にトナーを付着させてトナー像を形成する現像器8102が設けられている。また、感光ドラム8106上に形成されたトナー像をコピー用紙等の不図示の被転写材上に転写する転写帯電器8107、及び転写後に感光ドラム8106上に残留しているトナーを回収するクリーニング手段8108も設けられている。
更に、プリンタ本体8100には、前記被転写材を積載する用紙カセット8109、用紙カセット8109内の被転写材を感光ドラム8106と転写帯電器8107との間に供給する給紙手段8110が設けられている。また、転写されたトナー像を被転写材に定着させるための定着器8112、被転写材を定着器8112に導く搬送手段8111、及び定着後に排出された被転写材を保持する排紙トレイ8113が設けられている。
次に、前記LEDプリンタヘッドと、感光ドラムと、帯電器と、LEDプリンタヘッドを光源として感光ドラムに静電潜像を書き込む作像ユニットとを複数備えるカラーLEDプリンタを説明する。図21(b)に、カラーLEDプリンタの一構成例の機構部の概略構成図を示す。図21(b)において、9001、9002、9003、9004はそれぞれマゼンタ(M)、シアン(C)、イエロー(Y)、ブラック(K)の各感光体ドラム、9005、9006、9007、9008は各LEDプリンタヘッドである。9009は、転写紙を搬送すると共に各感光体ドラム9001、9002、9003、9004に接触するための搬送ベルトである。9010は給紙用のレジストローラ、9011は定着ローラである。また、9012は、搬送ベルト9009に転写紙を吸着保持するためのチャージャー、9013は除電チャージャー、9014は転写紙の先端検出用センサである。
本発明の窒化ガリウム系化合物半導体層の形成方法及び移設方法を用いることで、低コストで高性能な上記の如きLEDプリンタを提供することができる。
本発明は、半導体基板上にアレイ状に窒化ガリウム系化合物の半導体素子を配置したアレイ素子に適用することができる。特に、半導体基板上に配置された窒化ガリウム系化合物半導体層を含むLED素子を用いたLEDプリンタやディスプレイなどの表示装置、或いは、光送受信用素子や受光素子などに適用することができる。受光素子に適用すれば、スキャナーを構成することもできる。
本発明の窒化ガリウム系化合物半導体層の形成方法に係わる実施形態における第1の基板を示す図である。 本発明の窒化ガリウム系化合物半導体層の形成方法に係わる実施形態における第1の基板を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の形成方法に係わる実施形態において窒化ガリウム系化合物半導体層が形成された第1の基板を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の形成方法に係わる実施形態において窒化ガリウム系化合物半導体層に分離溝が形成された第1の基板を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の形成方法に係わる実施形態における窒化ガリウム系化合物半導体層と比較例を示す図である。 本発明の窒化ガリウム系化合物半導体層の移設方法に係わる実施形態において貫通溝が形成された第2の基板を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の移設方法に係わる実施形態において貫通溝とストライプ状の窒化ガリウム系化合物半導体層の配置関係を示す上面図である。 本発明の窒化ガリウム系化合物半導体層の移設方法に係わる実施形態において接合された第1の基板と第2の基板を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の移設方法に係わる実施形態において第1の基板から移設される第2の基板上の窒化ガリウム系化合物半導体層を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の移設方法に係わる実施形態において接合された第2の基板と第3の基板を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の移設方法に係わる実施形態において第2の基板から移設される第3の基板上の窒化ガリウム系化合物半導体層を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の選択的な移設方法に係わる実施形態において第3の基板に接合層を形成する工程を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の選択的な移設方法に係わる実施形態において第2の基板上の窒化ガリウム系化合物半導体層を選択的に第3の基板に移設する工程を示す断面図である。 本発明の窒化ガリウム系化合物半導体層の選択的な移設方法に係わる実施形態において第2の基板上の窒化ガリウム系化合物半導体層を選択的に第4の基板に移設する工程を示す断面図である。 第2の基板の面内にパターニングされた分離層の組み合わせを示す断面図である。 本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層を用いたデバイスであるLEDの素子構造を示す断面図である。 本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層を用いたデバイスである青色LED固体スキャナーの素子構造を示す断面図である。 本発明の移設方法によりSi基板上に移設された窒化ガリウム系化合物半導体のエピタキシャル層を用いたデバイスであるGaNトランジスタ(HEMT、MIS)の素子構造を示す断面図である。 本発明のLEDプリンタヘッドに係わる実施例を示す斜視図である。 電極数を減らすための時分割駆動可能な発光素子アレイ回路を示す図である。 (a)はLEDプリンタに係わる実施例の一構成例を示す概念図、(b)はカラープリンタに係わる実施例の一構成例を示す概念図である。
符号の説明
10 第1の基板(サファイア基板、SiC基板)
13 第1の層(SiO層、エッチング犠牲層)
15 非晶質窒化ガリウム系化合物半導体
16 非晶質窒化ガリウム系化合物半導体の核
20 窒化ガリウム系化合物半導体層(エピタキシャル層)
25 分離溝
100 第2の基板
101 第1の機能性領域
102 第2の機能性領域
115 分離層
150 貫通溝
200 第3の基板
205、305 接合層
3000 ロッドレンズアレイ
4000、8105 LEDアレイ
8104、9005、9006、9007、9008 LEDプリンタヘッド

Claims (10)

  1. サファイア基板又はSiC基板である第1の基板上に窒化ガリウム系化合物半導体をエピタキシャル成長させて層を形成する窒化ガリウム系化合物半導体層の形成方法であって、前記第1の基板上に、主として酸化ケイ素から成る第1の層を形成する工程と、前記第1の層を部分的に除去して前記第1の基板の露出部を形成する工程と、前記露出部を持つ第1の基板上に、非晶質窒化ガリウム系化合物半導体を堆積する工程と、前記第1の層上の前記非晶質窒化ガリウム系化合物半導体を蒸発させ、前記第1の基板の露出部上に前記非晶質窒化ガリウム系化合物半導体の核を形成する工程と、前記非晶質窒化ガリウム系化合物半導体の核から、前記第1の基板上に窒化ガリウム系化合物半導体のエピタキシャル層を形成する工程と、前記第1の基板の露出部上の前記窒化ガリウム系化合物半導体のエピタキシャル層を除去して分離溝を形成する工程と、を含む窒化ガリウム系化合物半導体層の形成方法で得られた第1の基板上の窒化ガリウム系化合物半導体層を他の基板へ移設する移設方法であって、
    前記第1の基板上の第1の層の端部を表出させる工程と、
    処理により分離可能状態となる分離層を表面に有し貫通溝が存在する第2の基板を用意する工程と、
    前記分離層を介して前記第1の基板と前記第2の基板を貼り合わせる工程と、
    前記貼り合わせた第1の基板と第2の基板をエッチング液に浸潤してエッチング液を前記貫通溝と前記分離溝を通して前記第1の層と接触させることにより、前記第1の層を選択的にエッチングして前記第1の基板上の前記エピタキシャル層を前記第2の基板に移設する工程と、
    前記第2の基板に移設された前記エピタキシャル層の少なくとも一部を第3の基板に接合し、前記第2の基板と前記エピタキシャル層を前記分離層で分離して前記エピタキシャル層を前記第2の基板から前記第3の基板に移設する工程と、
    を含むことを特徴とする移設方法。
  2. 前記窒化ガリウム系化合物半導体は、GaNとAlGaNとGaInNのうちの少なくとも1つを含むことを特徴とする請求項1に記載の移設方法。
  3. 前記第3の基板は、シリコン基板または金属基板であることを特徴とする請求項1または2に記載の移設方法。
  4. 前記エピタキシャル層の一部と、前記第3の基板上の前記エピタキシャル層の一部が移設される領域との、少なくとも一方に所定の厚さの接合層を設け、前記エピタキシャル層の一部と前記第3の基板とを前記接合層により接合し、前記第2の基板から、前記第3の基板に前記接合層で接合された前記エピタキシャル層の一部のみを前記分離層で分離することを特徴とする請求項1から3のいずれか1項に記載の移設方法。
  5. 前記第2の基板は透光性を有し、
    前記分離層は、光の照射により分解又は結合強度が低下する材料を含み、
    前記移設されるエピタキシャル層と前記第2の基板との間の前記分離層に光の照射を行って前記移設されるエピタキシャル層と前記第2の基板を前記分離層で分離することを特徴とする請求項からのいずれか1項に記載の移設方法。
  6. 前記分離層は、加熱又は冷却により分解又は結合強度が低下する材料を含み、
    前記移設されるエピタキシャル層と前記第2の基板との間の前記分離層を加熱又は冷却して前記移設されるエピタキシャル層と前記第2の基板を前記分離層で分離することを特徴とする請求項からのいずれか1項に記載の移設方法。
  7. 請求項1から6のいずれか1項に記載の移設方法で移設された窒化ガリウム系化合物半導体層が接合されたシリコン基板または金属基板から成ることを特徴とする基板。
  8. 請求項に記載のシリコン基板または金属基板上の窒化ガリウム系化合物半導体層を加工して作製されたことを特徴とするLEDアレイ。
  9. 請求項に記載のLEDアレイに、ロッドレンズアレイまたはマイクロレンズアレイが実装されていることを特徴とするLEDプリンタヘッド。
  10. 請求項に記載のLEDアレイを含むLEDプリンタヘッド又は請求項に記載のLEDプリンタヘッドと、感光ドラムと、帯電器とを含み、
    前記LEDプリンタヘッドを光源として、前記感光ドラムに静電潜像を書き込む作像ユニットを備えることを特徴とするLEDプリンタ。
JP2008282794A 2008-11-04 2008-11-04 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 Expired - Fee Related JP5132524B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008282794A JP5132524B2 (ja) 2008-11-04 2008-11-04 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
EP09013630A EP2182547A2 (en) 2008-11-04 2009-10-29 Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto
KR1020090104802A KR101200804B1 (ko) 2008-11-04 2009-11-02 질화 갈륨계 화합물 반도체층의 형성방법, 이설방법, 및 질화 갈륨계 화합물 반도체층이 접합된 기판 구조체
US12/611,791 US8053335B2 (en) 2008-11-04 2009-11-03 Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto
CN200910211516XA CN101740697B (zh) 2008-11-04 2009-11-04 氮化镓系化合物半导体层的形成和转移方法及基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008282794A JP5132524B2 (ja) 2008-11-04 2008-11-04 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板

Publications (3)

Publication Number Publication Date
JP2010114112A JP2010114112A (ja) 2010-05-20
JP2010114112A5 JP2010114112A5 (ja) 2011-12-22
JP5132524B2 true JP5132524B2 (ja) 2013-01-30

Family

ID=41479123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008282794A Expired - Fee Related JP5132524B2 (ja) 2008-11-04 2008-11-04 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板

Country Status (5)

Country Link
US (1) US8053335B2 (ja)
EP (1) EP2182547A2 (ja)
JP (1) JP5132524B2 (ja)
KR (1) KR101200804B1 (ja)
CN (1) CN101740697B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
BR112012030470B1 (pt) 2010-05-31 2020-05-05 Nichia Corp dispositivo emissor de luz e método para fabricar dispositivo emissor de luz
KR101702943B1 (ko) * 2010-10-29 2017-02-22 엘지이노텍 주식회사 발광소자의 제조방법
CN102468318B (zh) * 2010-11-04 2014-12-24 上海蓝光科技有限公司 一种高压直流发光二极管芯片结构及其制造方法
US8841207B2 (en) 2011-04-08 2014-09-23 Lux Material Co., Ltd. Reusable substrates for electronic device fabrication and methods thereof
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体
US9196606B2 (en) * 2013-01-09 2015-11-24 Nthdegree Technologies Worldwide Inc. Bonding transistor wafer to LED wafer to form active LED modules
US9705029B2 (en) * 2013-06-26 2017-07-11 Epistar Corporation Light-emitting device and manufacturing method thereof
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
KR101574267B1 (ko) 2013-12-23 2015-12-04 주식회사 글로벌식스 반도체 발광소자용 지지 기판 및 이를 이용하는 반도체 발광소자를 제조하는 방법
US9660085B2 (en) * 2013-12-23 2017-05-23 Intel Coporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
US9508545B2 (en) 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
JP6799007B2 (ja) * 2015-05-21 2020-12-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー シード層上に成長層を施す方法
KR101787435B1 (ko) * 2016-02-29 2017-10-19 피에스아이 주식회사 나노 로드 제조방법
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US20200119085A1 (en) 2018-10-10 2020-04-16 Glo Ab Vertical stacks of light emitting diodes and control transistors and method of making thereof
JP7276221B2 (ja) * 2020-03-25 2023-05-18 信越半導体株式会社 接合ウェーハの製造方法及び接合ウェーハ
US11552710B2 (en) * 2020-08-17 2023-01-10 Acacia Communications, Inc. Resistivity engineered substrate for RF common-mode suppression
JP7699925B2 (ja) * 2020-12-18 2025-06-30 キヤノン株式会社 画像形成装置
JP7508697B2 (ja) * 2021-03-31 2024-07-01 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433169A (en) 1990-10-25 1995-07-18 Nichia Chemical Industries, Ltd. Method of depositing a gallium nitride-based III-V group compound semiconductor crystal layer
US5334277A (en) 1990-10-25 1994-08-02 Nichia Kagaky Kogyo K.K. Method of vapor-growing semiconductor crystal and apparatus for vapor-growing the same
JP2628404B2 (ja) 1990-10-25 1997-07-09 日亜化学工業株式会社 半導体結晶膜の成長方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3510479B2 (ja) * 1998-04-27 2004-03-29 シャープ株式会社 光入出力素子アレイ装置の製造法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
WO2003038957A1 (en) * 2001-10-29 2003-05-08 Sharp Kabushiki Kaisha Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
CN1242091C (zh) * 2002-12-20 2006-02-15 上海北大蓝光科技有限公司 Mocvd生长氮化物发光二极管结构外延片的方法
JP4056481B2 (ja) * 2003-02-07 2008-03-05 三洋電機株式会社 半導体素子およびその製造方法
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
WO2005076358A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2006156802A (ja) * 2004-11-30 2006-06-15 Showa Denko Kk Iii族窒化物半導体素子
JP4848638B2 (ja) * 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
JP2006222402A (ja) 2005-02-14 2006-08-24 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体および製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP4910608B2 (ja) * 2006-10-02 2012-04-04 ソニー株式会社 発光ダイオードの製造方法および電子装置の製造方法
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ

Also Published As

Publication number Publication date
JP2010114112A (ja) 2010-05-20
KR20100050409A (ko) 2010-05-13
KR101200804B1 (ko) 2012-11-13
CN101740697A (zh) 2010-06-16
US20100109019A1 (en) 2010-05-06
EP2182547A2 (en) 2010-05-05
CN101740697B (zh) 2013-05-01
US8053335B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
JP5132524B2 (ja) 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
US11923401B2 (en) III-nitride multi-wavelength LED arrays
US7244628B2 (en) Method for fabricating semiconductor devices
JP5243256B2 (ja) モノリシックに集積化された半導体材料およびデバイス
KR101168881B1 (ko) 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터
KR101182181B1 (ko) 기능성 영역의 이설 방법, led어레이, led프린터 헤드 및 led프린터
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
US20100110157A1 (en) Transfer method of functional region, led array, led printer head, and led printer
KR20100079843A (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JPWO2020157811A1 (ja) マイクロledデバイスおよびその製造方法
CN102017196A (zh) 半导体发光器件
US7408566B2 (en) Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
US11923398B2 (en) III-nitride multi-wavelength LED arrays
CN101651179A (zh) 发光二极管装置及其制造方法
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
KR102483533B1 (ko) 반도체 소자 어레이 및 그 제조방법
CN110600589B (zh) 微发光二极管显示器及其制作方法
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
JP4731949B2 (ja) 半導体装置、ledヘッド、及びこれを用いた画像形成装置
KR20180091277A (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
KR100705225B1 (ko) 수직형 발광소자의 제조방법
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법
CN117678081A (zh) 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置
US20080224170A1 (en) Semiconductor wafer, light emitting diode print head, image forming apparatus, and method of producing semiconductor device
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees