JP5137690B2 - Electro-optical device and electronic apparatus equipped with the same - Google Patents
Electro-optical device and electronic apparatus equipped with the same Download PDFInfo
- Publication number
- JP5137690B2 JP5137690B2 JP2008137642A JP2008137642A JP5137690B2 JP 5137690 B2 JP5137690 B2 JP 5137690B2 JP 2008137642 A JP2008137642 A JP 2008137642A JP 2008137642 A JP2008137642 A JP 2008137642A JP 5137690 B2 JP5137690 B2 JP 5137690B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting terminal
- reference potential
- potential
- electro
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は例えば、電気光学装置、およびこれを搭載した電子機器に関する。 The present invention may, for example, electrical-optical device, and relates to electronic equipment equipped with this.
一般的に表示装置等の電気光学装置と電子機器本体の間の映像信号I/Fはデジタル信号が用いられており、このため表示装置には外部から入力されたデジタル映像信号をアナログ電位に変換するDAC(Digital Analogue Converter)回路が必要となる。このDAC回路はアクティブマトリクス基板に実装される駆動IC上に構成するのが一般的である。DAC回路をアクティブマトリクス基板上に半導体製造プロセスにより一体形成する場合もある(例えば特許文献1)が、表示装置の周縁部幅(額縁)の増大、消費電力の増大等の課題がある。 In general, a digital signal is used as an image signal I / F between an electro-optical device such as a display device and an electronic device body. For this reason, a digital image signal input from the outside is converted into an analog potential in the display device. A DAC (Digital Analogue Converter) circuit is required. This DAC circuit is generally configured on a driving IC mounted on an active matrix substrate. Although the DAC circuit may be integrally formed on the active matrix substrate by a semiconductor manufacturing process (for example, Patent Document 1), there are problems such as an increase in the peripheral width (frame) of the display device and an increase in power consumption.
駆動ICに内蔵するにせよ、アクティブマトリクス基板上に一体形成するにせよ、DAC回路は通常、デジタル信号をラッチするメモリ回路、複数のアナログ電位を発生する基準電位発生回路、メモリ回路でラッチしたデジタルデータに応じて複数のアナログ回路から一つのアナログ電位を選択するセレクタ回路、選択されたアナログ電位をデータ線に書き込むアンプ回路などから構成され、基準電位発生回路としては複数の抵抗を直列に並べたラダー抵抗が一般的に使用される。このラダー抵抗の設定によって、入力デジタル信号と出力アナログ電位の関係は決定される。 A DAC circuit is usually a memory circuit that latches a digital signal, a reference potential generation circuit that generates a plurality of analog potentials, or a digital that is latched by a memory circuit, whether it is built in a drive IC or integrally formed on an active matrix substrate. It consists of a selector circuit that selects one analog potential from a plurality of analog circuits according to data, an amplifier circuit that writes the selected analog potential to the data line, etc., and a plurality of resistors arranged in series as a reference potential generation circuit Ladder resistors are commonly used. The relationship between the input digital signal and the output analog potential is determined by the setting of the ladder resistance.
入力デジタル信号と出力アナログ電位の関係、すなわちラダー抵抗の設定は使用する液晶素子の種類、液晶層の厚み(セルギャップ)などによって決定され、製品の特性によって様々な設定が必要になる。前述のとおり、額縁や消費電力の増大を抑えるため、DAC回路はアクティブマトリクス基板に実装される駆動IC上に構成することが好ましいが、ラダー抵抗を駆動IC内に内蔵すると、製品毎にラダー抵抗の設定を変えられるような仕様にする必要があり、駆動ICのサイズ増加・コスト上昇・消費電力の増大・精度の低下をまねく。 The relationship between the input digital signal and the output analog potential, that is, the ladder resistance, is determined by the type of liquid crystal element used, the thickness of the liquid crystal layer (cell gap), etc., and various settings are required depending on the characteristics of the product. As described above, in order to suppress an increase in the frame and power consumption, the DAC circuit is preferably configured on the driving IC mounted on the active matrix substrate. However, if the ladder resistance is built in the driving IC, the ladder resistance is provided for each product. It is necessary to make the specifications so that the setting of the driver can be changed, resulting in an increase in the size of the driving IC, an increase in cost, an increase in power consumption, and a decrease in accuracy.
本発明に係る電気光学装置は、走査線とデータ線と、走査線とデータ線の交差に対応して設けられた薄膜トランジスタと、薄膜トランジスタに対応して設けられた画素電極と、が形成される表示領域の外側の領域の基板上に、データ線を介して、画素電極に印加されるアナログ電位が供給される第1の実装端子と、アナログ電位に対応する複数の基準電位を出力する基準電位回路と、第1の実装端子と電気的に絶縁され、基準電位回路から複数の基準電位を出力する第2の実装端子と、が形成されるとともに、映像信号をデジタル信号として入力し、デジタル信号に対応するアナログ電位を出力する駆動ICが、基準電位回路と少なくとも一部が重なった位置に実装され、当該駆動ICは、第1の実装端子と第2の実装端子とに接続され、第2の実装端子からデジタル信号に対応する基準電位を入力し、入力した基準電位をデジタル信号に対応するアナログ電位として第1の実装端子に出力する。 Display an electro-optical device according to the present invention, the scan lines and the data lines, a thin film transistor provided corresponding to intersections of scanning lines and data lines, and pixel electrodes provided corresponding to the thin film transistor, is formed on the substrate outside the area of the region, through a data line, a first mounting terminal the analog potential is supplied to be applied to the picture element electrodes, a reference potential to output a plurality of reference potential corresponding to the analog potential and circuitry, insulated first mounting terminal electrically, with the second mounting terminal for outputting the reference potential of criteria potential circuit or al multiple, is formed, and inputs a video signal as a digital signal The driving IC that outputs an analog potential corresponding to the digital signal is mounted at a position at least partially overlapping the reference potential circuit, and the driving IC is connected to the first mounting terminal and the second mounting terminal. The second Implementation receives a reference potential corresponding to the digital signal from the terminal, and outputs a reference potential which is input to the first mounting terminal as an analog potential corresponding to the digital signal.
このような構成を用いるとデジタル信号に基づき電気光学パネルに印加するアナログ電位を、基板上に形成する基準電位回路(例えば、ラダー抵抗)によって定めることができるため、液晶素子の種類・液晶層の厚みが変わっても、設計値の変更が比較的容易な基板上の基準電位回路を変更することで、いちいち駆動ICを変更する必要がないため、駆動ICの種類を少なくすることができ、駆動ICのコストを下げることが出来る。また、駆動ICから基準電位回路(例えば、ラダー抵抗)を除くことができるので、駆動ICのサイズを小さくすることができ、一層のコスト低減を実現できる。一方、DAC回路を構成するデジタル信号のラッチ(メモリ回路)、基準電位の選択、駆動能力増幅などを行う回路は、集積率の高い駆動ICに配置するため、電気光学パネルの周縁部幅(額縁)の増大、消費電力の増大といった問題の発生を回避できる。さらに、駆動ICは、基準電位回路と少なくとも一部が重なっているので、基準電位回路(例えば、ラダー抵抗)をガラス基板上に設けても表示装置のサイズの増大を抑えることができる。また、基準電位回路(例えば、ラダー抵抗)から駆動ICまでの配線インピーダンスを最小限度に抑えることができるので、基準電位の精度がよい。 The analog potential applied to the electro-optical panel based on the use a digital signal such a configuration, the reference voltage circuit formed on the substrate (e.g., a ladder resistance) because it can be defined by the type-liquid crystal layer of the liquid crystal element Even if the thickness of the IC changes, it is not necessary to change the driving ICs one by one by changing the reference potential circuit on the substrate, which is relatively easy to change the design value. The cost of the driving IC can be reduced. In addition, since the reference potential circuit (for example, ladder resistor) can be removed from the drive IC, the size of the drive IC can be reduced, and further cost reduction can be realized. On the other hand, a circuit that performs latching of a digital signal (memory circuit), selection of a reference potential, amplification of driving capability, and the like that constitute a DAC circuit is arranged in a driving IC having a high integration rate. ) And an increase in power consumption can be avoided. Further, since the driver IC at least partially overlaps the reference potential circuit, an increase in the size of the display device can be suppressed even if a reference potential circuit (for example, a ladder resistor) is provided over the glass substrate. Also, since the wiring impedance from the reference potential circuit (for example, ladder resistor) to the driving IC can be minimized, the accuracy of the reference potential is good.
また、本発明は、基準電位回路を基板上に複数形成し、基準電位回路のそれぞれは、画素電極の色毎に対応する基準電位を、若しくは、画素電極にアナログ電位を書き込む際の書き込み極性毎に対応する基準電位を、出力するように構成されている電気光学装置を提案する。 Further, the present invention is to form a plurality of criteria potential circuit on a base plate, each of the criteria potential circuits, a reference potential corresponding to each color of image pixel electrode, or analog potential picture element electrode the reference potential corresponds to each write polarity for writing, proposes that consists electrical-optical device so as to output.
このように構成すると、電位−透過率特性が色の波長別に異なっている液晶モードや、書き込み極性の切替の速度が早いドット反転駆動などの駆動法にも対応できる。 With this configuration, it is possible to cope with a driving method such as a liquid crystal mode in which the potential-transmittance characteristics are different for each color wavelength, or a dot inversion driving with a fast switching speed of the writing polarity.
また、本発明は、複数の基準電位回路を、色毎に、若しくは、書き込み極性毎に、切り替えるための切替スイッチと、切替スイッチを制御する制御信号が供給される第3の実装端子と、が基板上に形成され、駆動ICは、第3の実装端子に接続され、制御信号を出力する、電気光学装置を提案する。 Further, the present invention is that the reference potential circuit of multiple, for each color, or the third mounting pin for each polarity inclusive can write a switching switch for switching a control signal for controlling the selector switch is supplied And an electro-optical device in which a driving IC is connected to a third mounting terminal and outputs a control signal .
このように構成すると、基板上に複数の基準電位回路を設ける際も実装端子の数を減らすことができるため、額縁が大きくなって電気光学パネルのサイズの拡大を防止でき、実装歩留りも向上することからコストを抑えることができる。 With this configuration, the number of mounting terminals can be reduced even when a plurality of reference potential circuits are provided on the substrate. Therefore, the frame can be enlarged to prevent the electro-optical panel from being enlarged, and the mounting yield can be improved. Therefore, the cost can be suppressed.
また、駆動ICから切替スイッチを制御することができるので、余分な回路構成が不要になり、額縁が大きくなって電気光学パネルのサイズの拡大を防止でき、実装歩留りも向上することからコストを抑えることができる。 Further , since the changeover switch can be controlled from the drive IC, an extra circuit configuration is not required, the frame is enlarged, the enlargement of the size of the electro-optical panel can be prevented, and the mounting yield is also improved, thereby suppressing the cost. be able to.
また、本発明は、上記の電気光学装置を備えた電子機器を提案する。これらの電子機器は表示性能がアプリケーションによって最適に設定されていて表示品位が高い上に製造コストを抑えて安価に製造することが可能になる。 The present invention also proposes an electronic apparatus provided with the above electro-optical device. These electronic devices have display performance that is optimally set according to the application, have high display quality, and can be manufactured at low cost while suppressing manufacturing costs.
以下、本発明を具体化した実施形態について図面に基づいて説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings.
[第1の実施形態]
図1は本実施例に係る液晶表示装置910の斜視構成図(一部断面図)である。液晶表示装置910は、基板としてのアクティブマトリクス基板101と対向基板912とをシール材923により一定の間隔で貼り合わせ、電気光学物質としてネマティック相液晶材料922を挟持してなる。アクティブマトリクス基板101上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板912は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスと、アクティブマトリクス基板101上の対向導通部330と短絡される透明な対向電極930が形成される。ネマティック相液晶材料922と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板101の配向膜ラビング処理方向と直交する方向にラビング処理されている。
[First Embodiment]
FIG. 1 is a perspective configuration diagram (partially sectional view) of a liquid
さらに対向基板912の外側には、上偏光板924を、アクティブマトリクス基板101の外側には、下偏光板925を各々配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏光板925下には、バックライトユニット926と導光板927が配置され、バックライトユニット926から導光板927に向かって光が照射され、導光板927はバックライトユニット926からの光をアクティブマトリクス基板101に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置910の光源として機能する。バックライトユニット926は、本実施例ではLEDユニットであるが、冷陰極管(CCFL)であってもよい。バックライトユニット926はコネクタ929を通じて電子機器本体の外部電源回路784(図1では図示していない)に接続され、電源を供給される。
Further, an upper polarizing
図示しないが、さらに必要に応じて、液晶表示装置910の周囲を外殻で覆っても良いし、あるいは上偏光板924のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。また、導光板927と下偏光板925の間に輝度均一性向上のためのプリズムシートや輝度向上のための光学シートなどを配置しても良い。
Although not shown, if necessary, the periphery of the liquid
また、アクティブマトリクス基板101は、対向基板912から外側に張り出す張り出し部110が設けられ、その張り出し部110にはFPC(可撓性基板)928及び駆動IC921がACF(Anisotropic Conductive Film)を介して実装され電気的に接続されている。またFPC(可撓性基板)928は電子機器本体に接続され、外部電源回路784及び映像処理回路780(いずれも図1では図示していない)から必要なら信号と電源を駆動IC921及びアクティブマトリクス基板101に供給する。
Further, the
図2はアクティブマトリクス基板101のブロック図である。アクティブマトリクス基板101上には480本の走査線201(201−1〜201−480)と1920本のデータ線202(202−1〜202−1920)が直交して形成されており、480本の容量線203(203−1〜203−480)は走査線201−1〜201−480と並行に配置されている。容量線203−1〜203−480は相互に短絡されて共通電位配線335と接続され、さらに対向導通部330とも接続される。共通電位配線335は張り出し部110の点線枠A部に引き出されて駆動IC921から共通電位(COM)を与えられる。本実施例ではいわゆる共通電位反転駆動を用いるので、共通電位(COM)は一定期間で反転する反転信号となる。走査線201−1〜201−480は走査線駆動回路301に接続され、またデータ線202−1〜202−1920はデータ線駆動回路302に接続され、それぞれ適切に駆動される。
FIG. 2 is a block diagram of the
走査線駆動回路301、データ線駆動回路302はアクティブマトリクス基板101上にポリシリコン薄膜トランジスタを集積する、所謂、システム・オン・グラス(SOG)技術を用いて形成されており、後述する画素スイッチング素子401−n−mと同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。走査線駆動回路301、データ線駆動回路302はその駆動のために必要な信号の配線が張り出し部110の点線枠A部に引き出される。張り出し部110の点線枠A部の破線枠Bは駆動IC921が実装される領域であり、破線枠Cは同様にFPC(可撓性基板)928が実装される領域を示している。点線枠A部内の詳細な構成については後述する。
The scanning
図3は表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図である。走査線201−nとデータ線202−mの各交点にはnチャネル型電界効果ポリシリコン薄膜トランジスタよりなる画素スイッチング素子401−n−mが形成されており、そのゲート電極は走査線201−nに、ソース・ドレイン電極はそれぞれデータ線202−mと画素電極402−n−mに接続されている。画素電極402−n−m及び同一電位に短絡される電極は容量線203−nと補助容量コンデンサー403−n−mを形成し、また液晶表示装置として組み立てられた際にはネマティック相液晶材料922をはさんで対向電極930とやはりコンデンサーを形成する。
FIG. 3 is a circuit diagram in the vicinity of the intersection of the mth data line 202-m and the nth scanning line 201-n in the
図4は本実施例での電子機器の具体的な構成を示すブロック図である。液晶表示装置910は図1で説明した液晶表示装置であって、外部電源回路784、映像処理回路780がFPC(可撓性基板)928およびコネクタ929を通じて必要な信号と電源を液晶表示装置910に供給する。中央演算回路781は外部I/F回路782を介して入出力機器783からの入力データを取得する。ここで入出力機器783とは例えばキーボード、マウス、トラックボール、LED、スピーカー、アンテナなどである。中央演算回路781は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路780あるいは外部I/F回路782へ転送する。映像処理回路780は中央演算回路781からのコマンドに基づき映像情報を更新し、液晶表示装置910への信号を変更することで、液晶表示装置910の表示映像が変化する。本実施例では映像処理回路780から液晶表示装置910へ送られる映像信号はいわゆるデジタルRGB信号であって、各画素情報をRGB各6Bitのデジタル信号として送信する。ここで電子機器1000とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレヤーなどである。
FIG. 4 is a block diagram showing a specific configuration of the electronic apparatus in this embodiment. The liquid
図5は図2で説明した張り出し部110における点線枠A部の拡大図である。破線枠Bは駆動IC921が実装される領域を示しており、該破線枠B内には、複数の実装端子501Aが配置され、該実装端子501Aには、走査線駆動回路301に駆動に必要な電源や信号(例えばクロック信号、スタートパルス信号、エネーブル信号など)が駆動IC921から供給される。同様に複数の実装端子501Bが配置され、該実装端子501Bには、データ線駆動回路302に駆動に必要な電源や信号(例えばビデオ映像信号(デジタル信号に対応するアナログ電位)、エネーブル信号など)が駆動IC921から供給される。また実装端子501Cが配置され、該実装端子501Cには、共通電位配線335に共通電位(COM)が駆動IC921から供給される。
FIG. 5 is an enlarged view of a dotted line frame A portion in the
また複数のOLB(Outer Lead Bonding)端子504はFPC(可撓性基板)928に接続され、FPC928を介して、映像処理回路780や外部電源回路784からの電源電位あるいは信号が、OLB端子504に入力される。複数のOLB端子504は、複数の実装端子503にそれぞれ接続され、実装端子503には、駆動IC921が実装される。このようにして、映像処理回路780や外部電源回路784からの電源電位あるいは信号が駆動IC921に入力される。
Further, a plurality of OLB (Outer Lead Bonding)
さらに破線枠B内には第1のラダー抵抗511、第2のラダー抵抗512、第3のラダー抵抗513が配置される。
Further, a
第1のラダー抵抗511は66個の実装端子521−1〜521−66を備え、これらの実装端子521−1〜521−66は全て駆動IC921側に設けられた接続端子に接続される。実装端子521−nと実装端子521−n+1の間は抵抗522(522−1〜522−65)によって電気的に接続される。抵抗522−n(n=1〜65)は金属配線(例えばモリブデン)の幅及び長さを適切に調整することによって所望の抵抗値を有するように形成された抵抗素子であって、抵抗522−n(n=1〜65)は互いに必ずしも同一の抵抗値ではない(すなわち、異なる幅・長さを有する)。駆動IC921は実装端子521−1と実装端子521−66に一定電圧に制御された定電圧を印加する。本実施の形態ではあるタイミングで実装端子521−1が0Vであり、実装端子521−66は+5Vである。このように電圧を印加すると、実装端子521−2〜521−65には抵抗522−n(n=1〜65)の抵抗分割によって定まる電圧が印加されることになる。例えば、抵抗522−1と抵抗522−65が150Ω、抵抗522−2と抵抗522−64が35Ω、抵抗522−3と抵抗522−63が20Ω、残りの抵抗522−4から抵抗522−62が10Ωであれば、実装端子521−2には0.15Vが印加され、実装端子521−3には0.185Vが印加され、実装端子521−4には0.205Vが印加され、実装端子521−65には4.85Vが印加される。
The
駆動IC921はこの実装端子521−2〜521−65の電位を基準電位として、6Bitデジタル信号を実装端子521−2〜521−65のアナログ電位に変換するアナログ回路を備える。すなわち、6Bitデジタル信号が”000000”であれば実装端子521−2の電位(上記の例であれば0.15V)を出力電位として選択してアンプで電流増幅して出力し、”111111”であれば実装端子521−65の電位(上記の例であれば4.85V)を出力電位として選択し、この電位をアンプで増幅して出力すればよい。また、液晶素子の信頼性を確保するため書き込み極性を反転する駆動を行うので、一定時間に一回、実装端子521−1と実装端子521−66にかける電位は反転する。本実施例では34.6マイクロ秒毎に実装端子521−1と実装端子521−66にかける電位を入れ替える。つまり、先ほどの状態から34.6マイクロ秒には実装端子521−1が+5V、実装端子521−66が0Vとなるように電位を印加する。このようにすると、同じ映像信号に対する出力電位が1H(水平選択期間)毎に極性が反転する、1H反転駆動が実現できる。
The
あるいは別の構成例として、さらに基板上のラダー抵抗の数を倍の6個にし、書き込み極性に応じて2つのラダー抵抗のどちらかの電位を使用するようにしてもよい。このような構成はドット反転駆動のように書き込み極性の切替周期が短い場合には有効な手段であるが、ラダー抵抗が増える分、消費電力が増えるというデメリットもある。 Alternatively, as another configuration example, the number of ladder resistors on the substrate may be doubled, and the potential of one of the two ladder resistors may be used according to the writing polarity. Such a configuration is an effective means when the switching period of the writing polarity is short as in the case of dot inversion driving, but has a demerit that the power consumption increases as the ladder resistance increases.
このようにして、映像処理回路780から液晶表示装置910へ送られてきた6Bitのデジタル信号は駆動IC921によって映像信号として適切なアナログ電位として変換されてアクティブマトリクス基板101上の複数の実装端子501Bに出力され、データ線駆動回路302を介して適切なタイミングでデータ線202−1〜202−1920を通じて最終的に画素電極402−n−mに書き込まれ、ネマティック相液晶材料922に対向電極930との電位差による電界がかかり、配向状態が変化して透過率が変化することで、映像信号による表示が行われる。
In this manner, the 6-bit digital signal sent from the
第2のラダー抵抗512、第3のラダー抵抗513も第1のラダー抵抗511とその各抵抗素子の抵抗値が異なる以外は第1のラダー抵抗511と全く同じ構成をとるので構成の説明は省略する。第1のラダー抵抗と同様に第2のラダー抵抗512、第3のラダー抵抗513からも64個のアナログ電位が駆動IC921に入力される。本実施例ではレッド(R)に相当する画素電極402−n−mに印加するデジタル信号のアナログ電位変換には第1のラダー抵抗511が、グリーン(G)に相当する画素電極402−n−mに印加するデジタル信号のアナログ電位変換には第2のラダー抵抗512が、ブルー(B)に相当する画素電極402−n−mに印加するデジタル信号のアナログ電位変換には第3のラダー抵抗513が、それぞれ対応して用いられる。すなわち、RGBの色別にデジタル信号とアナログ電位の関係を定義できるため、光の波長によって液晶への印加電圧と透過率の関係が変動するような液晶素子を用いる場合でも、各抵抗素子の抵抗値を色毎に適当に変えることで、対応可能な構成になっている。なお、このような問題のない液晶素子を用いる場合は第2のラダー抵抗512、第3のラダー抵抗513は省略しても構わない。
Since the
ネマティック相液晶材料922に印加する電位と透過率の関係は液晶材料の選択や厚み(ギャップ)の設定などによって変化する。これらのパラメーターは信頼性や応答速度、視野角によって変わるため、アプリケーションによって変えていく必要がある。一例をあげれば動画表示用の電子機器1000では応答速度をあげるために比較的大きな電位差をかけたときに透過率がほぼ0(黒)になる液晶材料を用いるが、携帯通話用の電子機器1000では消費電力が重要になるため応答速度はある程度犠牲にして、より小さな電位差で黒になる液晶材料を用いるなどする。このため、従来は映像処理回路780から送られてきたデジタル信号と透過率(あるいは反射率)の関係を適切に保つためには駆動IC921をアプリケーション別に設計をかえて用意するか、駆動IC921側で複数のラダー抵抗を有する必要があり、駆動IC921のコストが高くなるあるいはサイズが大きくなるという問題があったが、本実施例ではラダー抵抗をアクティブマトリクス基板101上に形成することでこのような問題が生じない。また、駆動IC921を実装する領域(破線枠B)に第1のラダー抵抗511、第2のラダー抵抗512、第3のラダー抵抗513が配置されているため、ラダー抵抗を設けたことによってアクティブマトリクス基板101のサイズが大きくなることが無く、また引き回し配線のインピーダンスによる過渡応答特性の劣化が少なく高周波数で使用しても精度が高い。
The relationship between the potential applied to the nematic phase
このように本実施の形態に基づけばアプリケーションの異なる複数種類の表示装置間で駆動ICを共用でき、かつその駆動ICのサイズを小さく出来るためコストが安くなり、その上にサイズが小さい表示装置を実現できる。また、表示の階調精度も高く、画質面でも優れる。このような表示装置を電子機器1000に搭載すれば、外形が小さく、コストが安く、高画質なディスプレイを有した電子機器1000が実現できる。
As described above, based on this embodiment, a driving IC can be shared among a plurality of types of display devices with different applications, and the size of the driving IC can be reduced, so that the cost is reduced, and a display device with a small size is additionally provided. realizable. In addition, the display has high gradation accuracy and is excellent in image quality. When such a display device is mounted on the
[第2の実施形態]
図6は第1の実施形態で説明した図5にかわる図2の張り出し部110の点線枠A部の拡大図である。本実施形態におけるアクティブマトリクス基板は点線枠A部内の構成を除いて第1の実施形態で説明したアクティブマトリクス基板101と同一の構成であるので、その他の説明は省略する。また、液晶表示装置910、電子機器1000の実施形態に関しても図6で説明する内容を除き第1の実施形態と何ら差異がないので説明は省略する。図6において、破線枠B、複数の実装端子501A、複数の実装端子501B、実装端子501C、複数のOLB端子504、複数の実装端子503は第1の実施形態で図5を用いて説明した構成と差異はないので同じ番号を付与することで説明は省略する。
[Second Embodiment]
FIG. 6 is an enlarged view of a dotted line frame A portion of the projecting
本実施形態では第1の実施形態の図5で説明した第1のラダー抵抗511、第2のラダー抵抗512、第3のラダー抵抗513にかわり、切替機能付きラダー抵抗514を配置してなる。切替機能付きラダー抵抗514は、第4のラダー抵抗514Aと第5のラダー抵抗514Bと66個の実装端子531−1〜531−66と66個の第1の切替スイッチ534(534−1〜534−66)と66個の第2の切替スイッチ535(535−1〜535−66)よりなる。第4のラダー抵抗514Aは65個の第1の抵抗素子532(532−1〜532−65)を直列に接続することで構成され、第5のラダー抵抗514Bは65個の第2の抵抗素子533(533−1〜533−65)を直列に接続して構成される。第1の抵抗素子532−1〜532−65と第2の抵抗素子533−1〜533−65はいずれも金属配線(例えばモリブデン)の幅及び長さを適切に調整することによって所望の抵抗値を有するように形成された抵抗素子であって、互いに必ずしも同一の抵抗値ではない(すなわち、異なる幅・長さを有する)。
In the present embodiment, a
n番目の実装端子531−n(n=1〜66)にはn番目の第1の切替スイッチ534−nの一端とn番目の第2の切替スイッチ535−nの一端が接続される。n番目の第1の切替スイッチ534−n(n=1〜65)の他端はn番目の第1の抵抗素子532−nの一端に接続され、n番目の第1の抵抗素子532−nの他端はn+1番目の第1の切替スイッチ534−n+1に接続される。n番目の第2の切替スイッチ535−n(n=1〜65)の他端はn番目の第2の抵抗素子533−nの一端に接続され、n番目の第2の抵抗素子533−nの他端はn+1番目の第2の切替スイッチ535−n+1に接続される。 One end of the nth first changeover switch 534-n and one end of the nth second changeover switch 535-n are connected to the nth mounting terminal 531-n (n = 1 to 66). The other end of the nth first changeover switch 534-n (n = 1 to 65) is connected to one end of the nth first resistance element 532-n, and the nth first resistance element 532-n. Is connected to the (n + 1) th first changeover switch 534-n + 1. The other end of the nth second changeover switch 535-n (n = 1 to 65) is connected to one end of the nth second resistance element 533-n, and the nth second resistance element 533-n. Is connected to the (n + 1) th second changeover switch 535-n + 1.
ここで第1の切替スイッチ534−1〜534−66と第2の切替スイッチ535−1〜535−66はいずれもCMOS型伝送ゲートであり、一つのnチャネル型薄膜トランジスタと一つのpチャネル型薄膜トランジスタを並列に接続して構成される。ここでnチャネル型薄膜トランジスタのゲート電極は正の制御信号端子であり、pチャネル型薄膜トランジスタのゲート電極は負の制御信号端子であって、互いに極性の反転した信号を与えられることでスイッチ素子として機能する。 Here, each of the first changeover switches 534-1 to 534-66 and the second changeover switches 535-1 to 535-66 is a CMOS type transmission gate, and includes one n-channel thin film transistor and one p-channel thin film transistor. Are connected in parallel. Here, the gate electrode of the n-channel type thin film transistor is a positive control signal terminal, and the gate electrode of the p-channel type thin film transistor is a negative control signal terminal. To do.
第1の切替スイッチ534−1〜534−66の正の制御信号端子と第2の切替スイッチ535−1〜535−66の負の制御信号端子は実装端子515に接続され、第1の切替スイッチ534−1〜534−66の負の制御信号端子と第2の切替スイッチ535−1〜535−66の正の制御信号端子は実装端子516に接続される。実装端子515と実装端子516は駆動IC921側の接続端子と接続され、該実装端子515と実装端子516には、駆動IC921から制御用の電位が制御信号として印加される。このように構成すると実装端子515にHigh電位(本実施形態では+5V)、実装端子516にLow電位(本実施形態では0V)を与えると第1の切替スイッチ534−1〜534−66は全てONし、第2の切替スイッチ535−1〜535−66は全てOFFする。したがってn番目の実装端子531−n(n=1〜65)と実装端子531−n+1は第1の抵抗素子532−n及び第1の切替スイッチ534−nと第1の切替スイッチ534−n+1のON抵抗をはさんで接続されることになる。一方、実装端子515にLow電位(=0V)、実装端子516にHigh電位(=5V)を与えると第1の切替スイッチ534−1〜534−66は全てOFFし、第2の切替スイッチ535−1〜535−66は全てOFFする。したがってn番目の実装端子531−n(n=1〜65)と実装端子531−n+1は第2の抵抗素子533−n及び第2の切替スイッチ535−nと第2の切替スイッチ535−n+1のON抵抗をはさんで接続されることになる。すなわち、各実装端子531−1〜531−66間の抵抗を2系統、すなわち第4のラダー抵抗514Aの系列と、第5のラダー抵抗514Bの系列に切替ることが可能な構成になっている。ここで第1の切替スイッチ534−1〜534−66と第2の切替スイッチ535−1〜535−66を構成するトランジスタは走査線駆動回路301及びデータ線駆動回路302を構成するトランジスタや画素スイッチング素子401−n−mと同一工程で製造されるのでコストの上昇は生じない。
The positive control signal terminals of the first selector switches 534-1 to 534-66 and the negative control signal terminals of the second selector switches 535-1 to 535-66 are connected to the mounting
本実施例では実装端子531−1に定電位0V、実装端子531−66に定電位5Vを常に印加する。これによって実装端子531−2〜531−65には所望のアナログ電位が抵抗分割によって印加されるのは第1の実施形態で説明した実装端子521−2〜521−65と同じであり、この電位を用いて駆動IC921がデジタル信号をアナログ電位に変換して出力するのも同じであるので説明は省略する。本実施の形態では実装端子515と実装端子516に印加される電位レベルによって実装端子531−2〜531−65に印加されるアナログ電位は2種類に変化する。なお、本実施の形態では実装端子531−1と実装端子531−66に印加される電位は一定であって反転駆動されない。一方、実装端子515と実装端子516は34.6マイクロ秒毎に印加する電位を互いに逆極性を保ちながら0V/5V電位間で反転駆動させる。このようにすると、同じ映像信号に対する出力電位が1H(水平選択期間)毎に極性が反転する、1H反転駆動が実現できる。
In this embodiment, a constant potential of 0 V is always applied to the mounting terminal 531-1 and a constant potential of 5 V is applied to the mounting terminal 531-66. As a result, a desired analog potential is applied to the mounting terminals 531-2 to 531-65 by resistance division in the same manner as the mounting terminals 521-2 to 521-65 described in the first embodiment. Since the
このように本実施の形態では複数の系統のラダー抵抗を有しているが、それらを切り替える切替スイッチをアクティブマトリクス基板上に内蔵することで実装端子数を削減できる。このため、駆動IC921のサイズが実装端子パットによって増大することがない。また、使用していないラダー抵抗の系統には電流が流れないため、消費電流が低減できる。切替スイッチは駆動IC921の実装領域内に配置しているので、液晶表示装置910のサイズが増大してしまうこともない。
As described above, in this embodiment, a plurality of ladder resistors are provided, but the number of mounting terminals can be reduced by incorporating a changeover switch for switching between them in the active matrix substrate. For this reason, the size of the driving
本実施の形態では反転駆動の正負極性用に2系統のラダー抵抗を有する構成としたが、第1の実施形態のようにRGB各色に対応した3系統のラダー抵抗を有し、それらを時間的に切り替える構成としてもよいし、6系統のラダー抵抗を有してRGB各色及び正負極性に応じて切り替える構成としても良い。更には、RGBW(赤、緑、青、白)等の4色以上の対応して、4系統のラダー抵抗を有する構成としてもよい。 In this embodiment, the configuration has two systems of ladder resistance for positive and negative polarity of inversion drive. However, as in the first embodiment, it has three systems of ladder resistance corresponding to each color of RGB, and these are temporally connected. It is good also as a structure which has 6 ladder resistances, and it is good also as a structure switched according to each RGB color and positive / negative polarity. Furthermore, it is good also as a structure which has four ladder resistances corresponding to four or more colors, such as RGBW (red, green, blue, white).
本発明は実施例の形態に限定されるものではなく、TNモードではなく垂直配向モード(VAモード)、横電界を利用したIPSモード、フリンジ電界を利用したFFSモードなどの液晶表示装置に利用しても構わないし、有機ELを用いたディスプレイ装置(OLED)に用いてもよい。またディスプレイ装置でなく、アクティブマトリクス基板を用いた画像センサーなどに用いてもよい。 The present invention is not limited to the embodiments, and is used for liquid crystal display devices such as a vertical alignment mode (VA mode) instead of the TN mode, an IPS mode using a lateral electric field, and an FFS mode using a fringe electric field. It may also be used for a display device (OLED) using organic EL. Further, not only a display device but also an image sensor using an active matrix substrate may be used.
また、アクティブ素子として多結晶ポリシリコン薄膜トランジスタでなく、アモルファスシリコン薄膜トランジスタを用い、データ線駆動回路や走査線駆動回路をガラス基板上でなく駆動IC側に構成しても良い。 Further, an amorphous silicon thin film transistor may be used as an active element instead of a polycrystalline polysilicon thin film transistor, and the data line driving circuit and the scanning line driving circuit may be configured on the driving IC side instead of on the glass substrate.
101…基板としてのアクティブマトリクス基板、110…張り出し部、201…走査線、202…データ線、203…容量線、301…走査線駆動回路、302…データ線駆動回路、401…画素スイッチング素子、402…画素電極、501A,501B,501C,503…実装端子、504…OLB端子、511…第1のラダー抵抗、512…第2のラダー抵抗、513…第3のラダー抵抗、514…切替機能付きラダー抵抗、514A…第4のラダー抵抗、514B…第5のラダー抵抗、521,531…実装端子、522…抵抗、532…第1の抵抗素子、533…第2の抵抗素子、534…第1の切替スイッチ、535…第2の切替スイッチ、910…液晶表示装置、921…駆動IC。
DESCRIPTION OF
Claims (6)
前記データ線を介して、前記画素電極に印加されるアナログ電位が供給される第1の実装端子と、
前記アナログ電位に対応する複数の基準電位を出力する基準電位回路と、
前記第1の実装端子と絶縁され、前記基準電位回路から前記複数の基準電位を出力する第2の実装端子と、
が形成されるとともに、
映像信号をデジタル信号として入力し、前記デジタル信号に対応するアナログ電位を出力する駆動ICが、前記基準電位回路と少なくとも一部が重なった位置に実装され、
当該駆動ICは、前記第1の実装端子と前記第2の実装端子とに接続され、前記第2の実装端子から前記デジタル信号に対応する基準電位を入力し、前記入力した基準電位を前記デジタル信号に対応するアナログ電位として前記第1の実装端子に出力する、
電気光学装置。 A substrate in a region outside a display region in which a scanning line and a data line, a thin film transistor provided corresponding to the intersection of the scanning line and the data line, and a pixel electrode provided corresponding to the thin film transistor are formed above,
A first mounting terminal to which an analog potential applied to the pixel electrode is supplied via the data line ;
A reference potential circuit that outputs a plurality of reference potentials corresponding to the analog potential;
A second mounting terminal that is insulated from the first mounting terminal and outputs the plurality of reference potentials from the reference potential circuit;
Is formed,
A driving IC that inputs a video signal as a digital signal and outputs an analog potential corresponding to the digital signal is mounted at a position at least partially overlapping the reference potential circuit,
The driving IC is connected to the first mounting terminal and the second mounting terminal, receives a reference potential corresponding to the digital signal from the second mounting terminal, and uses the input reference potential as the digital signal. Outputting an analog potential corresponding to the signal to the first mounting terminal;
Electro-optic device.
それぞれが所定の抵抗値を有するように形成された複数の抵抗素子が直列に接続され、A plurality of resistive elements each formed to have a predetermined resistance value are connected in series,
それぞれの前記抵抗素子は、前記複数の基準電位に対応して設けられる複数の前記第2の実装端子の端子間を電気的に接続する、Each of the resistance elements electrically connects terminals of the plurality of second mounting terminals provided corresponding to the plurality of reference potentials.
請求項1に記載の電気光学装置。The electro-optical device according to claim 1.
前記切替スイッチを制御する制御信号が供給される第3の実装端子と、A third mounting terminal to which a control signal for controlling the changeover switch is supplied;
が前記基板上に形成され、Is formed on the substrate,
前記駆動ICは、前記第3の実装端子に接続され、前記制御信号を出力する、The driving IC is connected to the third mounting terminal and outputs the control signal.
請求項3に記載の電気光学装置。The electro-optical device according to claim 3.
電気光学物質を挟んで対向配置される一対の基板のうちの一方の基板を他方の基板より外側に張り出して設けられる張り出し部上の、外部機器と接続する可撓性基板の実装領域と、前記表示領域との間に形成される、A mounting region of a flexible substrate connected to an external device on a projecting portion provided by projecting one substrate out of a pair of substrates opposed to each other with an electro-optic material sandwiched therebetween; Formed between the display area and
請求項1乃至請求項4のいずれか一項に記載の電気光学装置。The electro-optical device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008137642A JP5137690B2 (en) | 2008-05-27 | 2008-05-27 | Electro-optical device and electronic apparatus equipped with the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008137642A JP5137690B2 (en) | 2008-05-27 | 2008-05-27 | Electro-optical device and electronic apparatus equipped with the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009288273A JP2009288273A (en) | 2009-12-10 |
| JP5137690B2 true JP5137690B2 (en) | 2013-02-06 |
Family
ID=41457598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008137642A Active JP5137690B2 (en) | 2008-05-27 | 2008-05-27 | Electro-optical device and electronic apparatus equipped with the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5137690B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5743198B2 (en) | 2011-04-28 | 2015-07-01 | 株式会社ワコム | Multi-touch multi-user detection device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685609B2 (en) * | 1989-12-06 | 1997-12-03 | シャープ株式会社 | Display device drive circuit |
| JP4144603B2 (en) * | 1997-04-21 | 2008-09-03 | セイコーエプソン株式会社 | Manufacturing method of liquid crystal display device |
| JP4352598B2 (en) * | 2000-08-24 | 2009-10-28 | ソニー株式会社 | Liquid crystal display device and portable terminal |
| JP2002214582A (en) * | 2001-01-23 | 2002-07-31 | Hitachi Ltd | Liquid crystal display |
| JP4550334B2 (en) * | 2001-09-27 | 2010-09-22 | 株式会社日立製作所 | Liquid crystal display device and method of manufacturing liquid crystal display device |
-
2008
- 2008-05-27 JP JP2008137642A patent/JP5137690B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009288273A (en) | 2009-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8169568B2 (en) | Liquid crystal display device | |
| US7995052B2 (en) | Electro-optical device, driving circuit and electronic apparatus | |
| US20070097052A1 (en) | Liquid crystal display device | |
| US8395573B2 (en) | Liquid crystal display having sub-pixels provided with three different voltage levels | |
| US10847109B2 (en) | Active matrix substrate and display panel | |
| JP4367506B2 (en) | Electro-optical device driving method, electro-optical device, and electronic apparatus | |
| US7414694B2 (en) | Liquid crystal display device | |
| US8179512B2 (en) | Liquid crystal display device having particular pixel structure to decrease parasitic capacitance | |
| US7557880B2 (en) | Transflective LCD having a dual common-electrode structure | |
| JP4708303B2 (en) | OCB mode birefringence optical compensation liquid crystal display panel | |
| KR100700645B1 (en) | LCD and its driving method | |
| US20060132425A1 (en) | Display device | |
| JP5137690B2 (en) | Electro-optical device and electronic apparatus equipped with the same | |
| JPH1010556A (en) | Liquid crystal display device | |
| JP2005070541A (en) | Liquid crystal display device and portable electronic device | |
| US10885857B2 (en) | Liquid crystal display device | |
| CN113296317A (en) | Display device | |
| KR101108296B1 (en) | LCD and its driving method | |
| US7791699B2 (en) | Thin film transistor array panel with directional control electrode and liquid crystal display including the same | |
| KR20050003233A (en) | generating apparatus of gamma voltage of LCD and method thereof | |
| US20120320027A1 (en) | Liquid crystal display device | |
| JPH10213808A (en) | Liquid crystal display | |
| JP2001183998A (en) | Display device | |
| JP4828907B2 (en) | Liquid crystal display | |
| CN100462828C (en) | Active element array substrate, pixel structure thereof and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5137690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |