[go: up one dir, main page]

JP5246235B2 - Group III nitride semiconductor light emitting device manufacturing method - Google Patents

Group III nitride semiconductor light emitting device manufacturing method Download PDF

Info

Publication number
JP5246235B2
JP5246235B2 JP2010220462A JP2010220462A JP5246235B2 JP 5246235 B2 JP5246235 B2 JP 5246235B2 JP 2010220462 A JP2010220462 A JP 2010220462A JP 2010220462 A JP2010220462 A JP 2010220462A JP 5246235 B2 JP5246235 B2 JP 5246235B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
nitride semiconductor
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010220462A
Other languages
Japanese (ja)
Other versions
JP2012079721A (en
Inventor
義樹 齋藤
州吾 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010220462A priority Critical patent/JP5246235B2/en
Priority to US13/137,997 priority patent/US8765509B2/en
Priority to CN201110302936.6A priority patent/CN102447023B/en
Publication of JP2012079721A publication Critical patent/JP2012079721A/en
Application granted granted Critical
Publication of JP5246235B2 publication Critical patent/JP5246235B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、凹凸加工されたサファイア基板を用いて光取り出し効率を向上させたIII 族窒化物半導体発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a group III nitride semiconductor light-emitting device in which light extraction efficiency is improved by using a sapphire substrate that has been processed to be uneven.

近年、III 族窒化物半導体発光素子は一般照明用途に利用され始めており、光取り出し効率の改善が強く求められている。光取り出し効率を向上させる方法の1つとして、c面サファイア基板に凹凸加工を施す方法が知られている(特許文献1、2)。凹凸を設けずに平坦とした場合、素子内部においてサファイア基板に水平な方向へ伝搬する光は、半導体層内に閉じ込められ、多重反射を繰り返すなどして減衰していたが、サファイア基板に凹凸を設けることでこの水平方向に伝搬する光を垂直な方向に反射・散乱させて外部に取り出すことができ、光取り出し効率を向上させることができる。   In recent years, group III nitride semiconductor light-emitting devices have begun to be used for general lighting applications, and improvement in light extraction efficiency is strongly demanded. As one of the methods for improving the light extraction efficiency, there is known a method of performing uneven processing on a c-plane sapphire substrate (Patent Documents 1 and 2). When flattened without unevenness, the light propagating in the horizontal direction to the sapphire substrate inside the element was confined in the semiconductor layer and attenuated by repeated multiple reflections. By providing the light, the light propagating in the horizontal direction can be reflected and scattered in the vertical direction and extracted to the outside, and the light extraction efficiency can be improved.

特開2003−318441JP 2003-318441 A 特開2007−19318JP2007-19318

光取り出し効率を十分に高めるためには、サファイア基板の凹凸の深さを深くし、凹凸側面の傾斜角度(凹部側面ないし凸部側面がサファイア基板の主面に対して成す角度)を40〜80°とするのがよい。しかし、このように凹凸の深さを大きくして凹凸側面に傾斜を設けると、サファイア基板にc面でない領域が増え、結晶表面にピットが生じてしまったり、結晶性にむらが生じてしまう。その結果、静電耐圧の低下など素子の電気的特性が劣化してしまう。   In order to sufficiently increase the light extraction efficiency, the depth of the unevenness of the sapphire substrate is increased, and the inclination angle of the uneven side surface (the angle formed by the concave side surface or the convex side surface with respect to the main surface of the sapphire substrate) is 40-80. It should be °. However, if the depth of the unevenness is increased and the uneven side surface is inclined as described above, the sapphire substrate is increased in the area that is not the c-plane, resulting in pits on the crystal surface and unevenness in crystallinity. As a result, the electrical characteristics of the element such as a decrease in electrostatic withstand voltage are deteriorated.

発明者らがその原因について検討したところ、バッファ層のマストランスポートが原因であることがわかった。サファイア基板上にバッファ層を形成した後、nコンタクト層の形成温度まで昇温すると、バッファ層がマストランスポートしてサファイア基板のc面上に移動してしまい、サファイア基板上にバッファ層がない領域が生じてしまう。そして、結晶成長の核となるバッファ層がある領域とない領域とが存在してしまうことで、結晶欠陥が局所的に集中し、その部分にピットが生じてしまい、静電耐圧の低下など電気的特性が劣化してしまうのである。   When the inventors examined the cause, it was found that the cause was the mass transport of the buffer layer. After the buffer layer is formed on the sapphire substrate, when the temperature is raised to the n contact layer formation temperature, the buffer layer is mass transported and moves onto the c-plane of the sapphire substrate, and there is no buffer layer on the sapphire substrate. An area will be created. Then, the existence of a region with and without a buffer layer that is the nucleus of crystal growth causes local concentration of crystal defects, resulting in the formation of pits in that region, and the reduction of electrostatic withstand voltage. The characteristic will be deteriorated.

本発明は、上記課題を解決することで完成に至ったものであり、その目的は、凹凸加工されたc面サファイア基板を用いたIII 族窒化物半導体発光素子の製造方法において、凹凸側面の傾斜を40〜80°とした場合に、結晶にピットが発生するのを抑制することである。   The present invention has been completed by solving the above-mentioned problems, and its object is to provide a method for manufacturing a group III nitride semiconductor light-emitting device using an unevenly processed c-plane sapphire substrate. Is to suppress the generation of pits in the crystal.

第1の発明は、凹凸加工されたc面を主面とするサファイア基板上に、バッファ層を介してIII 族窒化物半導体からなるn型層、発光層、p型層を順に積層するIII 族窒化物半導体発光素子の製造方法において、サファイア基板の凹凸は、主面上に形成された凸部であって、高さが1〜2μm、側面の傾斜角度が40〜80°、間隔が2〜8μmの周期的に配列されたドット状の凸部を有し、サファイア基板上に形成された凹凸に沿って、300〜600℃の温度で、バッファ層を形成し、バッファ層上に、そのバッファ層のマストランスポートを防止するGaNからなる厚さ20〜1000nmの防止層を、600〜1050℃の温度で、凹凸に沿ってバッファ層の全面を被覆するように形成し、その後、防止層上にn型層を1050〜1200℃の温度で形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。 In the first invention, an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p-type layer are sequentially laminated on a sapphire substrate having a concavo-convex processed c-plane as a main surface through a buffer layer. In the method for manufacturing a nitride semiconductor light emitting device, the unevenness of the sapphire substrate is a protrusion formed on the main surface, the height is 1 to 2 μm, the side surface inclination angle is 40 to 80 °, and the interval is 2 to 2. A buffer layer is formed at a temperature of 300 to 600 ° C. along the irregularities formed on the sapphire substrate, having dot-shaped convex portions periodically arranged at 8 μm, and the buffer layer is formed on the buffer layer. A prevention layer having a thickness of 20 to 1000 nm made of GaN for preventing mass transport of the layer is formed so as to cover the entire surface of the buffer layer along the unevenness at a temperature of 600 to 1050 ° C., and then on the prevention layer N-type layer at 1050-120 ℃ to formation temperature, it is a manufacturing method of a group III nitride semiconductor light emitting device characterized.

ここでIII 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第13族元素であるBやTlで置換したもの、Nの一部を他の第15族元素であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。 Here, the group III nitride semiconductor is a semiconductor represented by the general formula Al x Ga y In z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), and a part of Al, Ga, and In Are substituted with other group 13 elements B and Tl, and part of N is substituted with other group 15 elements P, As, Sb, Bi. More generally, GaN, InGaN, AlGaN, or AlGaInN containing at least Ga is shown. Usually, Si is used as an n-type impurity and Mg is used as a p-type impurity.

サファイア基板に設けられる凹凸のパターンは、ドット状の凸部をマトリクス状など周期的に配列したパターンである。ドット状の凸部は、たとえば、角錐台、円錐台、角錐、円錐などの形状である。凸部の高さを1〜2μmとするのは、1μmよりも低いと光取り出し効率向上の効果が十分でなく、2μmよりも高いと埋め込み層によって平坦化することが難しくなるためである。より望ましくは1.4〜1.8μmである。また、凹凸側面の傾斜角度(凸部の側面がサファイア基板主面に対して成す角度)を40〜80°とするのは、この範囲であればより光取り出し効率を向上させることができるためである。さらに望ましいのは50〜70°である。 The concavo-convex pattern provided on the sapphire substrate is a pattern in which dot-shaped convex portions are periodically arranged such as a matrix . Dot-like protrusions, for example, truncated pyramids, truncated cones, pyramids, a circle cone of any shape. The reason why the height of the convex portion is 1 to 2 μm is that if it is lower than 1 μm, the effect of improving the light extraction efficiency is not sufficient, and if it is higher than 2 μm, it is difficult to flatten by the buried layer. More desirably, the thickness is 1.4 to 1.8 μm. In addition, the reason why the inclination angle of the uneven side surface (the angle formed by the side surface of the convex portion with respect to the main surface of the sapphire substrate) is 40 to 80 ° is that light extraction efficiency can be further improved within this range. is there. More desirable is 50 to 70 °.

防止層を600〜1050℃の温度で成長させるのは、バッファ層がマストランスポートしないようにバッファ層の全面を被覆する必要があるためである。また、防止層の厚さは20〜1000nmとする。20nmよりも薄いと、n型層形成時のバッファ層のマストランスポート抑止効果が十分でなく、1000nmよりも厚いと、結晶性を悪化させてしまう。より望ましい防止層の厚さは、50〜500nmである。また、防止層にはSiをドープしてもよいし、しなくてもよい。 The reason why the prevention layer is grown at a temperature of 600 to 1050 ° C. is that it is necessary to cover the entire surface of the buffer layer so that the buffer layer does not mass transport. The thickness of the prevention layer is 20 to 1000 nm . If it is thinner than 20 nm, the effect of suppressing the mass transport of the buffer layer when forming the n-type layer is not sufficient, and if it is thicker than 1000 nm, the crystallinity is deteriorated. A more desirable prevention layer thickness is 50 to 500 nm. Further, the prevention layer may or may not be doped with Si.

バッファ層にはAlNを用いるのが好ましい。GaNを用いた場合に比べてピットの発生を抑制することができ、結晶性を向上させることができる。バッファ層としてAlNを用いる場合には、防止層の成長温度は900〜1050℃とすることが望ましい。防止層の形成時にバッファ層がマストランスポートしてしまうのをより効果的に抑制することができる。また、バッファ層としてGaNを用いる場合には、n型層を形成するために昇温する際、キャリアガスとして窒素を用いるのがよい。昇温時にバッファ層がマストランスポートしてしまうのを効果的に抑制することができる。   AlN is preferably used for the buffer layer. Compared with the case of using GaN, the generation of pits can be suppressed and the crystallinity can be improved. When AlN is used as the buffer layer, the growth temperature of the prevention layer is desirably 900 to 1050 ° C. It is possible to more effectively suppress the buffer layer from being mass transported when the prevention layer is formed. Further, when GaN is used as the buffer layer, nitrogen is preferably used as a carrier gas when the temperature is increased to form the n-type layer. It is possible to effectively suppress the mass transport of the buffer layer when the temperature is increased.

第2の発明は、第1の発明において、バッファ層はAlNであり、防止層は、900〜1050℃で形成することを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A second invention is a method for producing a group III nitride semiconductor light emitting device according to the first invention, wherein the buffer layer is made of AlN and the prevention layer is formed at 900 to 1050 ° C.

第3の発明は、第1の発明において、バッファ層は、GaNであり、n型層を形成するために昇温する際、キャリアガスとして窒素を用いる、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A third invention is a group III nitride semiconductor according to the first invention, wherein the buffer layer is GaN, and nitrogen is used as a carrier gas when the temperature is increased to form an n-type layer. It is a manufacturing method of a light emitting element.

なお、本発明とは別に、下記の特徴が明細書に記載されている。
サファイア基板に設けられる凹凸のパターンは、ドット状の凸部または凹部をマトリクス状など周期的に配列したパターンや、ストライプ状のパターンなどである。ドット状の凸部または凹部は、たとえば、角錐台、円錐台、角錐、円錐、半球状、などの形状である。ただし、半球状の場合、サファイア基板と接触する部分の接線の角度を40〜80°とする。凹凸の深さ(凹部の深さまたは凸部の高さ)を1〜2μmとするのは、1μmよりも浅いと光取り出し効率向上の効果が十分でなく、2μmよりも深いと埋め込み層によって平坦化することが難しくなるためである。より望ましくは1.4〜1.8μmである。また、凹凸側面の傾斜角度(凹部の側面あるいは凸部の側面がサファイア基板主面に対して成す角度)を40〜80°とするのは、この範囲であればより光取り出し効率を向上させることができるためである。さらに望ましいのは50〜70°である。
Apart from the present invention, the following features are described in the specification.
The concavo-convex pattern provided on the sapphire substrate is a pattern in which dot-like convex portions or concave portions are periodically arranged such as a matrix, or a stripe-like pattern. The dot-like convex part or concave part has a shape such as a truncated pyramid, a truncated cone, a truncated pyramid, a cone, or a hemisphere. However, in the case of a hemispherical shape, the angle of the tangent of the portion that contacts the sapphire substrate is set to 40 to 80 °. The depth of the unevenness (the depth of the concave portion or the height of the convex portion) is set to 1 to 2 μm. If the depth is less than 1 μm, the effect of improving the light extraction efficiency is not sufficient. This is because it becomes difficult to make it. More desirably, the thickness is 1.4 to 1.8 μm. Further, the inclination angle of the uneven side surface (the angle formed by the side surface of the concave portion or the side surface of the convex portion with respect to the main surface of the sapphire substrate) is set to 40 to 80 °, so that the light extraction efficiency is further improved within this range. It is because it can do. More desirable is 50 to 70 °.

第1の発明によると、バッファ層全面を被覆する防止層することで、n型層形成時の昇温でバッファ層がマストランスポートしてしまうことが防止される。その結果、ピットが発生してしまうのを抑制することができ、素子の静電耐圧を低下させずに光取り出し効率を向上させることができる。   According to the first invention, by providing the prevention layer covering the entire surface of the buffer layer, it is possible to prevent the buffer layer from being mass transported due to the temperature rise during the formation of the n-type layer. As a result, the generation of pits can be suppressed, and the light extraction efficiency can be improved without reducing the electrostatic withstand voltage of the element.

また、第2の発明によれば、防止層形成時にバッファ層がマストランスポートしてしまうのをより効果的に抑制することができる。また、バッファ層としてAlNを用いることで、ピットの発生をより抑制することができる。   According to the second invention, it is possible to more effectively suppress the buffer layer from being mass transported when the prevention layer is formed. In addition, the use of AlN as the buffer layer can further suppress the generation of pits.

また、第3の発明によれば、バッファ層としてGaNを用いた場合に、n型層形成時の昇温の際にバッファ層がマストランスポートしてしまうのを効果的に抑制することができる。   Further, according to the third invention, when GaN is used as the buffer layer, it is possible to effectively suppress the mass transport of the buffer layer at the time of the temperature rise during the formation of the n-type layer. .

また、防止層の厚さを、20〜1000nmとしたので、n型層形成時のバッファ層のマストランスポートをより効果的に抑制することができる。 Further, since the thickness of the prevention layer is 20 to 1000 nm, it is possible to more effectively suppress the mass transport of the buffer layer when forming the n-type layer.

実施例1のIII 族窒化物半導体発光素子の製造工程について示した図。The figure shown about the manufacturing process of the group III nitride semiconductor light-emitting device of Example 1. 実施例1のIII 族窒化物半導体発光素子の構成について示した図。FIG. 3 is a diagram showing a configuration of a group III nitride semiconductor light-emitting element of Example 1.

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.

図2は、実施例1のIII 族窒化物半導体発光素子の構成について示した図である。実施例1のIII 族窒化物半導体発光素子は、凹凸加工されたサファイア基板10を用いることで、光取り出し効率を向上させた構造である。サファイア基板10は主面をc面とし、サファイア基板10上には、バッファ層11を介してGaNからなる防止層12が形成されている。サファイア基板10に設けられた凹凸は、高さ1.6μm、直径3μmのドット状(正六角推台)の凸部19を、5μm間隔で周期的に配列したパターンである。凸部19側面19aの、サファイア基板10の主面に対する傾斜角度θは、40〜80°である。この範囲であれば光取り出し効率をより向上させることができる。   FIG. 2 is a diagram showing the configuration of the group III nitride semiconductor light emitting device of Example 1. The group III nitride semiconductor light-emitting device of Example 1 has a structure in which light extraction efficiency is improved by using a sapphire substrate 10 that has been processed to be uneven. The sapphire substrate 10 has a c-plane main surface, and a prevention layer 12 made of GaN is formed on the sapphire substrate 10 via a buffer layer 11. The unevenness provided on the sapphire substrate 10 is a pattern in which convex portions 19 having a height of 1.6 μm and a diameter of 3 μm are arranged periodically at intervals of 5 μm. The inclination angle θ of the protrusion 19 side surface 19a with respect to the main surface of the sapphire substrate 10 is 40 to 80 °. Within this range, the light extraction efficiency can be further improved.

バッファ層11にはAlN、GaNなど任意のIII 族窒化物半導体を用いることができるが、結晶にピットが発生するのを抑制するためにAlNを用いることが望ましい。   Although any group III nitride semiconductor such as AlN or GaN can be used for the buffer layer 11, it is desirable to use AlN in order to suppress the generation of pits in the crystal.

防止層12は、凹凸に沿ってバッファ層11全面を被覆するように形成されている。防止層12の厚さは、20〜1000nmであることが望ましい。20nmよりも薄いと、n型層形成時のバッファ層のマストランスポート抑止効果が十分でなく、1000nmよりも厚いと、結晶性を悪化させてしまう。より望ましい防止層の厚さは、50〜500nmである。また、防止層にはSiをドープしてもよいし、しなくてもよい。   The prevention layer 12 is formed so as to cover the entire surface of the buffer layer 11 along the unevenness. The thickness of the prevention layer 12 is desirably 20 to 1000 nm. If it is thinner than 20 nm, the effect of suppressing the mass transport of the buffer layer when forming the n-type layer is not sufficient, and if it is thicker than 1000 nm, the crystallinity is deteriorated. A more desirable prevention layer thickness is 50 to 500 nm. Further, the prevention layer may or may not be doped with Si.

サファイア基板10に設ける凹凸のパターンは、上記のようなドット状の凸部19を周期的に配列したパターンに限るものではなく、凹凸の深さ(凹部の深さまたは凸部の高さ)が1〜2μmであって、凹凸側面の傾斜角度(凹部側面ないし凸部側面がサファイア基板主面に対して成す角度)θが40〜80°であれば任意のパターンでよい。たとえば、ドット状の凹部を周期的に配列したパターンや、凹部または凸部をストライプ状に配列したパターンでもよい。また、必ずしも周期的なパターンである必要はない。ドット状の凸部または凹部は、角錐台、円錐台、角錐、円錐、半球状などである。ただし、半球状の場合、サファイア基板と接触する部分の接線の角度が40〜80°とする。凹凸の深さを1〜2μmとするのは、凹凸の深さが1μmよりも小さいと、その凹凸による光取り出し効率向上効果が十分でなく、2μmよりも大きいと、凹凸を埋め込んで結晶表面を平坦化することが難しくなるためである。より望ましい凹凸の深さは、1.4〜2μmである。凸部の間隔は、光取り出し効率向上のために8μm以下、埋め込みを容易とするために2μm以上とするのが好ましい。   The concavo-convex pattern provided on the sapphire substrate 10 is not limited to the pattern in which the dot-shaped convex portions 19 are periodically arranged as described above, and the depth of the concavo-convex (the depth of the concave portion or the height of the convex portion). Any pattern may be used as long as it is 1 to 2 μm and the inclination angle of the uneven side surface (the angle formed by the concave side surface or the convex side surface with respect to the main surface of the sapphire substrate) θ is 40 to 80 °. For example, a pattern in which dot-shaped concave portions are periodically arranged, or a pattern in which concave portions or convex portions are arranged in a stripe shape may be used. Moreover, it is not necessarily a periodic pattern. The dot-like convex part or concave part is a truncated pyramid, a truncated cone, a truncated pyramid, a cone, a hemisphere, or the like. However, in the case of a hemispherical shape, the angle of the tangent of the portion that contacts the sapphire substrate is 40 to 80 °. The unevenness depth is 1 to 2 μm. If the unevenness depth is less than 1 μm, the effect of improving the light extraction efficiency due to the unevenness is not sufficient. This is because it becomes difficult to flatten. A more preferable depth of the unevenness is 1.4 to 2 μm. The interval between the convex portions is preferably 8 μm or less for improving light extraction efficiency and 2 μm or more for easy embedding.

防止層12上には、III 族窒化物半導体からなるn型層13、発光層14、p型層15が順に積層されており、p型層15上の一部領域にITOからなる透明電極16が形成されている。また、発光層14、p型層15の一部は除去されてn型層13が露出している。その露出したn型層13上にはn電極17、透明電極16上にはp電極18が形成されている。   On the prevention layer 12, an n-type layer 13 made of a group III nitride semiconductor, a light emitting layer 14, and a p-type layer 15 are laminated in order, and a transparent electrode 16 made of ITO is formed in a partial region on the p-type layer 15. Is formed. Further, part of the light emitting layer 14 and the p-type layer 15 is removed, and the n-type layer 13 is exposed. An n electrode 17 is formed on the exposed n-type layer 13, and a p electrode 18 is formed on the transparent electrode 16.

n型層13、発光層14、p型層15は、従来より知られる任意の構造でよい。たとえばn型層13は、防止層12側から順に、GaNからなる高濃度にSiがドープされたn型コンタクト層、GaNからなるnクラッド層が順に積層された構造である。また、たとえば発光層14は、GaNからなる障壁層とInGaNからなる井戸層が繰り返し積層されたMQW構造である。また、たとえばp型層15は、発光層14側から順に、AlGaNからなるMgがドープされたpクラッド層、GaNからなるMgがドープされたpコンタクト層が積層された構造である。 The n-type layer 13, the light emitting layer 14, and the p-type layer 15 may have an arbitrary structure conventionally known. For example, the n-type layer 13 has a structure in which an n-type contact layer made of GaN and doped with Si at a high concentration and an n-clad layer made of GaN are sequentially laminated from the prevention layer 12 side. For example, the light emitting layer 14 has an MQW structure in which a barrier layer made of GaN and a well layer made of InGaN are repeatedly stacked. For example, the p-type layer 15 has a structure in which a p-clad layer doped with Mg made of AlGaN and a p-contact layer doped with Mg made of GaN are stacked in this order from the light emitting layer 14 side.

また、防止層12とn型層13との間に、凹凸を埋め込んで結晶表面を平坦化するための埋め込み層を設けてもよい。GaNからなる埋め込み層を形成する場合、成長温度はn型層13の成長温度(1050〜1200℃)よりも30〜70℃低い温度がよい。ピットの発生を抑制することができる。また、埋め込み層にSiをドープすることで、より凹凸の埋め込みが容易となる。   Further, a buried layer for embedding irregularities and planarizing the crystal surface may be provided between the prevention layer 12 and the n-type layer 13. When forming the buried layer made of GaN, the growth temperature is preferably 30 to 70 ° C. lower than the growth temperature (1050 to 1200 ° C.) of the n-type layer 13. Generation of pits can be suppressed. Further, by embedding Si in the buried layer, it becomes easier to bury the unevenness.

次に、実施例1のIII 族窒化物半導体発光素子の製造工程について図1を参照に説明する。   Next, the manufacturing process of the group III nitride semiconductor light emitting device of Example 1 will be described with reference to FIG.

まず、フォトリソグラフィとドライエッチングによって、サファイア基板10表面に所定のパターンの凹凸加工を施す(図1(a))。凹凸は、上記のようにドット状の凸部19を周期的に配列したパターンであり、凸部19の高さは1.6μm、凸部19側面19aの傾斜角度θは40〜80°である。凸部19の高さはエッチング時間によって制御することができ、凸部19側面19aの傾斜角度θは、レジストマスクの形状などによって制御可能である。   First, a concavo-convex pattern having a predetermined pattern is applied to the surface of the sapphire substrate 10 by photolithography and dry etching (FIG. 1A). The unevenness is a pattern in which the dot-shaped protrusions 19 are periodically arranged as described above, the height of the protrusions 19 is 1.6 μm, and the inclination angle θ of the side surface 19a of the protrusions 19 is 40 to 80 °. . The height of the convex portion 19 can be controlled by the etching time, and the inclination angle θ of the side surface 19a of the convex portion 19 can be controlled by the shape of the resist mask.

次に、凹凸加工されたサファイア基板10上に、その凹凸に沿ってバッファ層11を300〜600℃でMOCVD法によって形成する(図1(b))。   Next, the buffer layer 11 is formed on the sapphire substrate 10 that has been subjected to the unevenness process by MOCVD at 300 to 600 ° C. along the unevenness (FIG. 1B).

なお、バッファ層11の形成前に、サファイア基板10表面のサーマルクリーニングを行い、不純物の除去等をしておくことが望ましい。サーマルクリーニングは、たとえば水素雰囲気中、1000〜1200℃の温度で行う。   Before forming the buffer layer 11, it is desirable to perform thermal cleaning of the surface of the sapphire substrate 10 to remove impurities. Thermal cleaning is performed at a temperature of 1000 to 1200 ° C. in a hydrogen atmosphere, for example.

次に、バッファ層11上に、凹凸に沿ってGaNからなる防止層12を、600〜1050℃でMOCVD法によって形成し、バッファ層11の全面を被覆する(図1(c))。防止層12を600〜1050℃の温度で成長させるのは、バッファ層11がマストランスポートしないようにバッファ層11の全面を被覆する必要があるためである。バッファ層11としてAlNを用いる場合には、防止層12の成長温度は900〜1050℃とすることが望ましい。防止層12形成時のバッファ層11のマストランスポートをより効果的に抑制することができる。   Next, the prevention layer 12 made of GaN is formed on the buffer layer 11 along the unevenness by the MOCVD method at 600 to 1050 ° C. to cover the entire surface of the buffer layer 11 (FIG. 1C). The reason why the prevention layer 12 is grown at a temperature of 600 to 1050 ° C. is because it is necessary to cover the entire surface of the buffer layer 11 so that the buffer layer 11 is not mass transported. When AlN is used as the buffer layer 11, the growth temperature of the prevention layer 12 is desirably 900 to 1050 ° C. The mass transport of the buffer layer 11 when forming the prevention layer 12 can be more effectively suppressed.

なお、防止層はGaNが好ましいが、Gaの一部をAlやInなどで置換したAlGaN、InGaN、AlGaInNなどのIII 族窒化物半導体を用いることもできる。   The prevention layer is preferably GaN, but a group III nitride semiconductor such as AlGaN, InGaN, or AlGaInN in which a part of Ga is replaced with Al or In can also be used.

次に、防止層12上に、1050〜1200℃でn型層13をMOCVD法によって形成する。このとき、バッファ層11の全面が防止層12に覆われているため、バッファ層11のマストランスポートが抑制される。なお、バッファ層11としてGaNを用いる場合には、n型層13形成のための昇温の際に、キャリアガスとして窒素を用いることが望ましい。その昇温の際にバッファ層11がマストランスポートしてしまうのを効果的に抑制することができる。続いてn型層13上に、発光層14、p型層15を順にMOCVD法によって形成する(図1(d))。   Next, the n-type layer 13 is formed on the prevention layer 12 at 1050 to 1200 ° C. by the MOCVD method. At this time, since the entire surface of the buffer layer 11 is covered with the prevention layer 12, mass transport of the buffer layer 11 is suppressed. When GaN is used as the buffer layer 11, it is desirable to use nitrogen as a carrier gas when raising the temperature for forming the n-type layer 13. It is possible to effectively suppress the mass transport of the buffer layer 11 during the temperature increase. Subsequently, the light emitting layer 14 and the p-type layer 15 are sequentially formed on the n-type layer 13 by MOCVD (FIG. 1D).

次に、p型層15上の一部領域にITOからなる透明電極16を形成する。そして、発光層14とp型層15を一部エッチングし、n型層13を露出させる。露出させたn型層13上にはn電極17、透明電極16上にはp電極18を形成する。   Next, a transparent electrode 16 made of ITO is formed in a partial region on the p-type layer 15. Then, the light emitting layer 14 and the p-type layer 15 are partially etched to expose the n-type layer 13. An n electrode 17 is formed on the exposed n-type layer 13, and a p electrode 18 is formed on the transparent electrode 16.

以上に述べた実施例1のIII 族窒化物半導体発光素子の製造方法によると、防止層12によってバッファ層11のマストランスポートが抑制される。そのため、サファイア基板10の凹凸を1〜2μmと深くし、凹凸側面の傾斜角度を40〜80°としてさらなる光取り出し効率の向上を図った場合であっても、結晶にピットが発生するのを抑制することができ、静電耐圧の低下など素子の電気的特性の劣化を抑制することができる。   According to the group III nitride semiconductor light-emitting device manufacturing method of Example 1 described above, the mass transport of the buffer layer 11 is suppressed by the prevention layer 12. Therefore, even if the unevenness of the sapphire substrate 10 is deepened to 1 to 2 μm and the inclination angle of the uneven surface is 40 to 80 ° to further improve the light extraction efficiency, the generation of pits in the crystal is suppressed. It is possible to suppress deterioration of the electrical characteristics of the element such as a decrease in electrostatic withstand voltage.

なお、実施例1のIII 族窒化物半導体発光素子はフェイスアップ型であるが、本発明はフリップチップ型にも採用することができる。   The group III nitride semiconductor light emitting device of Example 1 is a face-up type, but the present invention can also be applied to a flip chip type.

本発明によるIII 族窒化物半導体発光素子は、照明装置などに利用することができる。   The group III nitride semiconductor light-emitting device according to the present invention can be used in lighting devices and the like.

10:サファイア基板
11:バッファ層
12:防止層
13:n型層
14:発光層
15:p型層
16:透明電極
17:n電極
18:p電極
19:凸部
10: sapphire substrate 11: buffer layer 12: prevention layer 13: n-type layer 14: light-emitting layer 15: p-type layer 16: transparent electrode 17: n-electrode 18: p-electrode 19: convex portion

Claims (3)

凹凸加工されたc面を主面とするサファイア基板上に、バッファ層を介してIII 族窒化物半導体からなるn型層、発光層、p型層を順に積層するIII 族窒化物半導体発光素子の製造方法において、
前記サファイア基板の前記凹凸は、前記主面上に形成された凸部であって、高さが1〜2μm、側面の傾斜角度が40〜80°、間隔が2〜8μmの周期的に配列されたドット状の凸部を有し、
前記サファイア基板上に形成された前記凹凸に沿って、300〜600℃の温度で、前記バッファ層を形成し、
前記バッファ層上に、そのバッファ層のマストランスポートを防止するGaNからなる厚さ20〜1000nmの防止層を、600〜1050℃の温度で、前記凹凸に沿って前記バッファ層の全面を被覆するように形成し、
その後、前記防止層上に前記n型層を1050〜1200℃の温度で形成する、
ことを特徴とするIII 族窒化物半導体発光素子の製造方法。
An III-type nitride semiconductor light-emitting device in which an n-type layer, a light-emitting layer, and a p-type layer made of a group III nitride semiconductor are sequentially stacked on a sapphire substrate having an irregularly-processed c-plane as a main surface through a buffer layer In the manufacturing method,
The unevenness of the sapphire substrate is a convex portion formed on the main surface, and is periodically arranged with a height of 1 to 2 μm, a side surface inclination angle of 40 to 80 °, and an interval of 2 to 8 μm. Having a dot-shaped convex part,
The buffer layer is formed at a temperature of 300 to 600 ° C. along the irregularities formed on the sapphire substrate,
On the buffer layer, a 20-1000 nm thick prevention layer made of GaN that prevents mass transport of the buffer layer is coated on the entire surface of the buffer layer along the irregularities at a temperature of 600-1050 ° C. Formed as
Thereafter, the n-type layer is formed on the prevention layer at a temperature of 1050 to 1200 ° C.
A method for producing a Group III nitride semiconductor light-emitting device.
前記バッファ層は、AlNであり、前記防止層は、900〜1050℃で形成することを特徴とする請求項1に記載のIII 族窒化物半導体発光素子の製造方法。   2. The method of manufacturing a group III nitride semiconductor light emitting device according to claim 1, wherein the buffer layer is made of AlN, and the prevention layer is formed at 900 to 1050 ° C. 3. 前記バッファ層は、GaNであり、前記n型層を形成するために昇温する際、キャリアガスとして窒素を用いる、ことを特徴とする請求項1に記載のIII 族窒化物半導体発光素子の製造方法。   2. The group III nitride semiconductor light emitting device according to claim 1, wherein the buffer layer is made of GaN, and nitrogen is used as a carrier gas when the temperature is increased to form the n-type layer. 3. Method.
JP2010220462A 2010-09-30 2010-09-30 Group III nitride semiconductor light emitting device manufacturing method Active JP5246235B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010220462A JP5246235B2 (en) 2010-09-30 2010-09-30 Group III nitride semiconductor light emitting device manufacturing method
US13/137,997 US8765509B2 (en) 2010-09-30 2011-09-23 Method for producing group III nitride semiconductor light-emitting device
CN201110302936.6A CN102447023B (en) 2010-09-30 2011-09-28 The method of production III nitride semiconductor luminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010220462A JP5246235B2 (en) 2010-09-30 2010-09-30 Group III nitride semiconductor light emitting device manufacturing method

Publications (2)

Publication Number Publication Date
JP2012079721A JP2012079721A (en) 2012-04-19
JP5246235B2 true JP5246235B2 (en) 2013-07-24

Family

ID=46239666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010220462A Active JP5246235B2 (en) 2010-09-30 2010-09-30 Group III nitride semiconductor light emitting device manufacturing method

Country Status (1)

Country Link
JP (1) JP5246235B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477677B1 (en) * 2018-02-07 2022-12-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (en) * 2001-07-24 2008-03-05 日亜化学工業株式会社 Semiconductor light emitting device
JP4201079B2 (en) * 2002-12-20 2008-12-24 昭和電工株式会社 LIGHT EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND LED LAMP
JP4626306B2 (en) * 2005-01-11 2011-02-09 三菱化学株式会社 Nitride semiconductor light emitting device and manufacturing method thereof
EP1976031A3 (en) * 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
US20100308357A1 (en) * 2007-10-29 2010-12-09 Mitsubishi Chemical Corporation Semiconductor light emitting element and method for manufacturing the same
WO2009102033A1 (en) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation Substrate for epitaxial growth, process for producing gan-base semiconductor film, gan-base semiconductor film, process for producing gan-base semiconductor luminescent element, and gan-base semiconductor luminescent element

Also Published As

Publication number Publication date
JP2012079721A (en) 2012-04-19

Similar Documents

Publication Publication Date Title
US8765509B2 (en) Method for producing group III nitride semiconductor light-emitting device
US9385266B2 (en) Method of manufacturing a nanostructure light emitting device by planarizing a surface of the device
CN106505133A (en) Ultraviolet light-emitting device and its manufacturing method
JP6227134B2 (en) Nitride semiconductor light emitting device
US10361339B2 (en) Light emitting device and manufacturing method therefor
CN102637795A (en) Group iii nitride semiconductor light-emitting device and production method therefor
CN102842657B (en) For the manufacture of the method for III nitride semiconductor luminescent device
JP2012114204A (en) Group iii nitride semiconductor light-emitting element and method of manufacturing the same
JP2012114204A5 (en)
US8680564B2 (en) Group III nitride semiconductor light-emitting device
JP2016063176A (en) Semiconductor light emitting element
US8314436B2 (en) Light emitting device and manufacturing method thereof
JP5229048B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP5082672B2 (en) Group III nitride compound semiconductor manufacturing method and light emitting device
KR101382801B1 (en) Semiconductor light emitting device and fabrication method thereof
JP5246236B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP5434872B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP6505248B2 (en) UV light emitting element
JP5246235B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP6124740B2 (en) Nitride semiconductor light emitting device manufacturing method, nitride semiconductor light emitting device, and base substrate for nitride semiconductor light emitting device
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2007251168A (en) Light emitting device and manufacturing method thereof
KR101072199B1 (en) Light emitting device and method for fabricating the same
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP5685617B2 (en) Method for manufacturing light emitting diode device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5246235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3