JP5248762B2 - 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム - Google Patents
設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム Download PDFInfo
- Publication number
- JP5248762B2 JP5248762B2 JP2006291868A JP2006291868A JP5248762B2 JP 5248762 B2 JP5248762 B2 JP 5248762B2 JP 2006291868 A JP2006291868 A JP 2006291868A JP 2006291868 A JP2006291868 A JP 2006291868A JP 5248762 B2 JP5248762 B2 JP 5248762B2
- Authority
- JP
- Japan
- Prior art keywords
- design
- data
- dependency
- design data
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/02—CAD in a network environment, e.g. collaborative CAD or distributed simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
また特許文献2では、設計者に判断や作業を行わせること無く、最適な実行順序を自動的に決定できるようにしたもので、アプリケーションプログラムのデータベースへのアクセス記録から読み込み関連情報を生成し、この読み込み関連情報からアプリケーションプログラム間の依存関係を求め、この依存関係からアプリケーションプログラムの実行順序を決定している。
従来、後から設計処理を行う設計者は、使用する設計データについて、既に処理を行っている設計者達と連絡を密に行ない、間違えないように設計データを収集する必要があった。
この方法では、設計データの利用者は、その一箇所の集積されたデータのみを参照するため、誤った版数のデータを用いてしまう等の間違いは生じにくいが、1つの版数の処理に取り掛かるとその版数の全ての処理が完全に終了するまで、次の版数の設計データによる設計作業には取り掛かることができない。
この方法の場合、設計者は、版数別になっている設計データを選択する。
この場合には、独立した設計データの数によって多くの分散型設計データを管理することになる。また、この版数管理の独立した設計データは、お互い依存関係を有していることが多い。設計者は、この依存関係を覚えておき、間違えることなく整合性のある設計データを選択して入力する必要がある。この作業は、設計者にとって負担となり、誤りが生じる要因の1つとなっている。
入出力データ記憶部は、設計の入出力となる入出力データと他の設計入出力データとの依存関係を示す依存情報と関連付けて記憶する。
また前記設計データ依存情報に示されている依存関係のある版数の前記設計入出力データへの入力データパスを設定する設計実行環境移行部を更に備えるようにしてもよい。
また設計実行環境構築部は、依存関係が整合性の取れた範囲内で、設計処理を行う際に必要となる全ての前記設計入出力データの最新の版数を依存関係として前記設計データ依存情報に記録する構成とすることが出来る。
前記設計実行環境構築部は、一定の設計実行環境情報を前記設計データ依存情報に含めることが可能となり、各設計者に統一された設計環境を提供することが出来る。
また前記設計入出力データは、ツールを含む構成とすることが出来る。
この構成により、ツールやセルライブラリに対しても他の設計入出力データと同様、依存関係について整合性の取れた使用が行える。
また設計者に統一した環境を提供することができ、設計者へのサポート効率が向上する。
更には、一度環境を構築すれば、入力データが更新されても影響を受けないので、先に設計を始めている設計者は後から始める設計者と同期を取るなど特別意識をする必要が無くなるので、間違いが減少し効率向上となる。
本実施形態の設計データ依存関係管理装置は、入出力データ記憶部11、設計実行環境構築部12、設計実行環境移行部13及び出力データ書き込み部14を有している。
なおこの設計入力データ21には、LSIの物理設計(具体的には配置配線など)に用いる回路の論理データのみならず、設計ツールやセルライブラリも含まれる。
同図において入出力データ記憶部11には、設計入力データとして入力データ1の01〜03版、入力データ2の01版及び02版、ツール1の01〜03版、ツール2の01版及び02版がその設計入力データ依存情報と共に記憶されているものとする。そして入力データ1の03版の設計入力データ依存情報には入力データ2の02版に依存していることが、入力データ2の02版の依存情報にはツール1の02に依存していることが記録されているものとする。
本例では、設計データ依存関係管理装置への入力データはLSIを構成する部分回路の論理データである。
この設計実行環境1には、各ブロックA、B、Cの01版の物理データへの依存と論理データ01版への依存を示す設計データ依存情報26が存在する。
この設計実行環境1でLSI物理設計を実行し、これを用いてタイミングやデザインルール等のLSI物理検証を行なう。そしてこのLSI物理検証の結果に基づいて必要があれば補正を加えたものをLSI物理データ01版として入出力データ記憶部11に書き込む。
論理データ02版を用いて各ブロックのブロック物理設計を行うため、設計データ依存関係管理装置では、それぞれの設計実行環境A2、B2、C2を構築する。
また論理データ02版依存したデータによる設計実行環境4、5が構築された後であっても新たに論理データ01版に依存したデータによる新たな設計実行環境を構築するようにも出来る。それは、前記設計実行環境構築手段に対して論理データ01版に依存するように指定できるようにすることによって可能である。
同図において、入出力データ記憶部11には、各データ31a〜47aはその依存情報31b〜47bと共に記憶されている。この依存情報31b〜47bは対応するデータが他のどのデータと依存関係にあるかを示している。例えば論理データ01版31aは、他のどのデータにも依存関係が無いので、依存情報31bには依存関係無しを示す情報が記憶されている。またブロックAのブロック物理データ01版入力データ32aの依存情報32b及びブロックAのブロック物理データ02版入力データ33aの依存情報33bには、論理データ01版に依存していることが記録されている。
まず図5を用いて、論理データ1からブロックAのブロック物理設計を行ない、結果を出力データとして記憶する場合を説明する。
この状態において、LSI物理検証を行うためチップ全体のLSI物理データ(物理チップ)を生成するLSI物理設計をする。
同図において、設計データ依存関係管理装置ではまず設計実行環境構築部12が初期情報や入出力データ記憶部11内の最新版のブロック物理データの依存情報から設計データ依存情報26を生成して設計実行環境25(設計実行環境1)を生成する。このときの設計データ依存情報26には、論理データ01版、ブロックAのブロック物理データ01版、ブロックBのブロック物理データ01版、及びブロックCブロック物理データ01版に依存していることが示されている。
図7は、このときの処理を示す図である。
同図では図5に示した処理と同様、まず設計実行環境構築部12が、初期情報や入出力データ記憶部11内に記憶されている入力データの依存情報から、設計データ依存情報を生成して設計実行環境を構築する。次に設計データ依存関係管理装置では、設計実行環境移行部13が、ブロックAのブロック物理設計用の設計実行環境内の設計データ依存情報を用いてブロックAのブロック物理設計に必要な論理データ01版の入力データパスを設定し、設計者はこれを用いて論理データ01版を参照してブロック物理設計の作業を行なう。
次にブロックA、Cの02版、ブロックBの01版のブロック物理データが入出力データ記憶部11に保存されている状態で、LSI物理データを生成する場合について説明する。
同図では、これまでと同様、設計実行環境構築部12が初期情報や入出力データ記憶部11内の対象となる最新のブロック物理データの依存情報から設計データ依存情報26を生成して設計実行環境25(設計実行環境2)を構築する。なお本例の場合には、ブロックA及びブロックCには、ブロック物理データ02版が存在しているので、ブロックA、B、Cのブロック物理データの最新のものはブロックAの02版、ブロックBの01版及びブロックCの02版となる。従って設計データ依存情報26は、論理データの01版、ブロック物理データのブロックAの02版、ブロックBの01版及びブロックCの02版に依存していることが記録されている。
図9は、このときの処理を説明した図である。
図10は、このときの処理を説明した図である。
同図において、設計実行環境構築部12が起動すると、まずステップS1として設計実行環境が依存すべき全ての設計入力データの内、設計者が版数を指定した設計入力データの版数を設計実行環境の設計データ依存情報26に記録する。このステップは設計者が意図的に古い版数に依存した環境を構築したい場合のためのものである。
同図において、Valid−Checkが開始されると、まずステップS11として対象の版数の設計入力データが入出力データ記憶部11内に存在するかどうかを調べ、存在すれば(ステップS11,Y)、ステップS12に遷移し、存在しなければ(ステップS11,Y)、Not Validを出力して処理をステップS4に戻す。
ステップS16では、選択された依存関係の版数の設計入力データについて有効かどうかのチェック(Valid−Check)を行ない、無効の場合(ステップS16、NotValid)、NotValidを出力して処理をステップS4に戻し、有効の場合(ステップS16、Valid)、ステップS17として、対象の版数の設計入力データの依存情報の中の依存関係全てについて、依存関係が設計データ依存情報26に記録されたかどうかを調べ、記録されていなければ(ステップS17、N)、処理をステップS13に戻し、全ての依存関係に対してステップS13〜S17の処理を繰り返す。また全ての依存関係が設計データ依存情報26に記録されていれば(ステップS17、Y)、Validを出力して処理をステップS4に戻す。
図13は、設計実行環境移行部13の動作処理を示すフローチャートである。
設計実行環境移行部13による処理が開始されると、まずステップS21として設計実行環境25内に存在する設計データ依存情報26内から依存関係を1つ選択する。
ツール51aは、入出力データ記憶部11に依存情報51bと関連付けられて記憶されており、設計実行環境構築部12は、これまでの説明してきたものと同様、これらの依存情報から設計データ依存情報26を生成し、設計実行環境25を構築する。
このような設計実行環境において、設計者は所望の論理データ、物理データ及びツールを入出力データ記憶部11から参照して設計を行ない、結果を出力データ書き込み部14を用いて、依存情報と関連付けて入出力データ記憶部11に保存する。
図15は、本実施形態における設計データ依存関係管理装置のシステム構成を示す図である。
またファイルサーバ62−1〜62−mは、入出力データ記憶部11に対応するものであり、また設計実行環境構築部12及び設計実行環境移行部13を実現する設計実行環境構築プログラム65及び設計実行環境移行プログラム66を記憶している。実行処理部61が、この設計実行環境構築プログラム65及び設計実行環境移行プログラム66をファイルサーバ62−1〜62−mから読み出し自己のCPUによって実行することにより、設計実行環境構築部12及び設計実行環境移行部13は実現される。
同図の実行処理装置61は、CPU71、RAM等の主記憶装置72、ハードディスク等の補助記憶装置73、ディスプレイ、キーボード、ポインティングデバイス等の入出力装置(I/O)74、モデム等のネットワーク接続装置75、及びディスク、磁気テープなどの可搬記憶媒体から記憶内容を読み出す媒体読み取り装置76を有し、これらが互いにバス78により接続される構成を備えている。そして各構成要素は、バス78を介して互いにデータのやり取りを行う。
設計の入出力となる設計入出力データと他の設計入出力データとの依存関係を示す設計入出力依存情報を設計入出力データと関連付けて記憶する入出力データ記憶部と、
前記設計入出力依存情報を用いて、設計に必要な前記設計入出力データのどの版数と依存関係にあるかを示す設計データ依存情報を生成し、設計実行環境を構築する設計実行環境構築部と
を備えることを特徴とする設計データ依存関係管理装置。
(付記2)
前記設計データ依存情報に示されている依存関係の版数の前記設計入出力データへの入力データパスを設定する設計実行環境移行部を更に備えることを特徴とする付記1に記載の設計データ依存関係管理装置。
(付記3)
前記設計実行環境移行部は、前記入力データパスの設定を行う前に当該入力データパスを設定しようとしている版数の前記入出力データが入出力データ記憶部に記憶されているかどうかのチェックを行うことを特徴とする付記2に記載の設計データ依存関係管理装置。
(付記4)
前記設計実行環境構築部は、常に一定の設計実行環境情報を設計データ依存情報に追加し、前記設計実行環境移行部が、これを参照することによって常に一定の環境で設計を可能にすることを特徴とする請求項2または3に記載の設計データ依存関係管理装置。
(付記5)
前記設計実行環境において、前記入力データパスを用いて設計に必要な前記設計入出力データが参照されることを特徴とする付記2又は3または4に記載の設計データ依存関係管理装置。
(付記6)
設計実行環境構築部は、依存関係が整合性の取れた範囲内で、設計処理を行う際に必要となる全ての前記設計入出力データの最新の版数を依存関係として前記設計データ依存情報に記録することを特徴とする付記1乃至5のいずれか1つに記載の設計データ依存関係管理装置。
(付記7)
前記設計実行環境構築部は、最新の版数の前記設計入出力データについて整合性が取れない場合、当該最新の版数より古い版数の前記設計入出力データの依存関係を調べ、依存関係が整合性の取れた範囲内で、設計処理を行う際に必要となる全ての前記設計入出力データの最新の版数を依存関係として前記設計データ依存情報に記録することを特徴とする付記6に記載の設計データ依存関係管理装置。
(付記8)
前記設計実行環境構築部は、設計者による指定によってある特定の版数の設計入出力データに依存するように前記設計データ依存情報を構築し、指定されたもの以外の設計入出力データは、設計者指定版数の設計入出力データを含むすべてにおいて依存関係の整合性の取れた範囲内で最新の版数の依存情報を前記設計データ依存情報として構築することを特徴とする付記1乃至7のいずれかの1つに記載の設計データ依存関係管理装置。
(付記9)
前記設計実行環境は、前記設計データ依存情報を保持することを特徴とする付記1乃至8のいずれか1つに記載の設計データ依存関係管理装置。
(付記10)
前記設計実行環境において、前記設計データ依存情報を元にして生成された依存情報を、設計者が設計を行なった設計結果と対応付けて前記入出力データ記憶部に記憶する出力データ書き込み部を更に備えることを特徴とする付記1乃至9のいずれか1つに記載の設計データ依存関係管理装置。
(付記11)
前記設計実行環境構築部は、前記設計データ依存情報を生成する際に、当該設計データ依存情報に依存関係が記録されている版数の前記設計入出力データが前記入出力データ記憶部内に記憶されているかどうかのチェックを行うことを特徴とする付記1乃至10のいずれか1つに記載の設計データ依存関係管理装置。
(付記12)
前記設計入出力データは、ツールを含むことを特徴とする付記1乃至11に記載の設計データ依存関係管理装置。
(付記13)
前記設計入出力データは、タイミングセルライブラリや物理セルライブラリを含むことを特徴とする付記1乃至12に記載の設計データ依存関係管理装置。
(付記14)
設計に用いる設計入出力データと関連付けて記憶されており、他の設計入出力データとの依存関係を示す依存情報を用いて、設計に必要な前記設計入出力データのどの版数と依存関係にあるかを示す設計データ依存情報を生成し、
前記設計データ依存情報を保持し、設計者が設計を行う設計実行環境を構築する
ことを特徴とする設計データ依存関係管理方法。
(付記15)
情報処理装置に、
設計に用いる設計入出力データと関連付けて記憶されており、他の設計入出力データとの依存関係を示す依存情報を用いて、設計に必要な前記設計入出力データのどの版数と依存関係にあるかを示す設計データ依存情報を生成するステップと、
前記設計データ依存情報を保持し、設計者が設計を行う設計実行環境を構築するステップと
を実行させるためのプログラム。
12 設計実行環境構築部
13 設計実行環境移行部
14 出力データ書き込み部
21 設計入力データ
22 設計入力データ依存情報
23 設計出力データ
24 設計出力データ依存情報
25 設計実行環境
26 設計データ依存情報
31a〜47a 入出力データ
31b〜47b 入出力依存情報
61 実行処理装置
62 ファイルサーバ
63 設計端末
64 ネットワーク
65 設計実行環境移行プログラム
66 設計実行環境構築部プログラム
71 CPU
72 主記憶装置
73 補助記憶装置
74 入出力装置
75 ネットワーク接続装置
76 媒体読取装置
77 可搬記憶媒体
78 バス
81 情報処理装置
82 記憶部
83 ネットワーク回線
84 情報処理装置本体
85 メモリ
86 可搬記憶媒体
87 媒体駆動装置
Claims (12)
- 回路の設計に用いる設計データである第1の設計データの版数と、前記第1の設計データ以外の他の設計データである第2の設計データの版数と、の依存関係を示す第1の依存情報を記憶する記憶部と、
前記第1の依存情報を用いて、所望の回路の設計に必要な第3の設計データと前記第1および第2の設計データの版数との依存関係を示す第2の依存情報を生成し、設計実行環境を構築する環境構築部と、
前記第2の依存情報を前記第3の設計データの版数と関連付けて第1の依存情報として前記記憶部に記憶する書き込み部と、
を備える設計データ依存関係管理装置。 - 前記第2の依存情報に示されている依存関係の版数の前記第1および第2の設計データへのデータパスを設定する設計実行環境移行部を更に備えることを特徴とする請求項1に記載の設計データ依存関係管理装置。
- 前記設計実行環境移行部は、前記データパスの設定を行う前に該データパスを設定しようとしている前記第1および第2の設計データが前記記憶部に記憶されているかどうかのチェックを行うことを特徴とする請求項2に記載の設計データ依存関係管理装置。
- 前記環境構築部は、一定の設計実行環境情報を前記第2の依存情報に追加し、前記設計実行環境移行部が、前記設計実行環境情報を参照することによって一定の環境で設計を可能にすることを特徴とする請求項2又は3に記載の設計データ依存関係管理装置。
- 前記設計実行環境において、前記データパスを用いて設計に必要な前記第1および第2の設計データが参照されることを特徴とする請求項2又は3又は4に記載の設計データ依存関係管理装置。
- 前記環境構築部は、依存関係が整合性の取れた範囲内で、設計処理を行う際に必要となる全ての前記第1および第2の設計データの最新の版数を依存関係として前記第2の依存情報に記録することを特徴とする請求項1乃至5のいずれか1つに記載の設計データ依存関係管理装置。
- 前記環境構築部は、設計者による指定によって特定の版数の設計データに依存するように前記第2の依存情報を構築し、指定されたもの以外の設計データについては、設計者指定版数の設計データを含む全てにおいて依存関係の整合性の取れた範囲内で最新の版数の依存情報を前記第2の依存情報として構築することを特徴とする請求項1乃至6のいずれかの1つに記載の設計データ依存関係管理装置。
- 前記設計実行環境は、前記第2の依存情報を保持することを特徴とする請求項1乃至7のいずれか1つに記載の設計データ依存関係管理装置。
- 前記第1又は第2の設計データに、ツールを含むことを特徴とする請求項1乃至8のいずれか1つに記載の設計データ依存関係管理装置。
- 前記第1又は第2の設計データに、タイミングセルライブラリや物理セルライブラリを含むことを特徴とする請求項1乃至9のいずれか1つに記載の設計データ依存関係管理装置。
- 回路の設計に用いる設計データである第1の設計データの版数と、前記第1の設計データ以外の他の設計データである第2の設計データの版数と、の依存関係を示す第1の依存情報を記憶手段に記憶し、
前記第1の依存情報を用いて、所望の回路の設計に必要な第3の設計データと前記第1および第2の設計データの版数との依存関係を示す第2の依存情報を生成することにより、設計者が設計を行う設計実行環境を構築し、前記第2の依存情報を前記第3の設計データの版数と関連付けて第1の依存情報として前記記憶手段に記憶する、
処理を情報処理装置が行なう設計データ依存関係管理方法。 - 情報処理装置に、
回路の設計に用いる設計データである第1の設計データの版数と、前記第1の設計データ以外の他の設計データである第2の設計データの版数と、の依存関係を示す第1の依存情報を記憶手段に記憶し、
前記第1の依存情報を用いて、所望の回路の設計に必要な第3の設計データと前記第1および第2の設計データの版数との依存関係を示す第2の依存情報を生成することにより、設計者が設計を行う設計実行環境を構築し、前記第2の依存情報を前記第3の設計データの版数と関連付けて第1の依存情報として前記記憶手段に記憶する、
処理を実行させるためのプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006291868A JP5248762B2 (ja) | 2006-10-27 | 2006-10-27 | 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム |
| US11/844,756 US8566758B2 (en) | 2006-10-27 | 2007-08-24 | Data dependency managing apparatus, design data dependency managing method and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006291868A JP5248762B2 (ja) | 2006-10-27 | 2006-10-27 | 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008108149A JP2008108149A (ja) | 2008-05-08 |
| JP5248762B2 true JP5248762B2 (ja) | 2013-07-31 |
Family
ID=39331909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006291868A Expired - Fee Related JP5248762B2 (ja) | 2006-10-27 | 2006-10-27 | 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8566758B2 (ja) |
| JP (1) | JP5248762B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10331843B1 (en) * | 2016-09-27 | 2019-06-25 | Altera Corporation | System and method for visualization and analysis of a chip view including multiple circuit design revisions |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077555A1 (ja) * | 1992-03-31 | 2004-09-10 | Yasuo Jimbo | Lsi設計部品データの管理装置 |
| JP3231461B2 (ja) * | 1993-03-16 | 2001-11-19 | 大日本印刷株式会社 | Lsi設計データ管理装置 |
| JPH07182404A (ja) | 1993-12-24 | 1995-07-21 | Matsushita Electric Ind Co Ltd | 設計支援装置 |
| JPH0896018A (ja) | 1994-09-26 | 1996-04-12 | Matsushita Electric Ind Co Ltd | Cadツール管理方法および回路の自動設計システム |
| JPH1097562A (ja) | 1996-09-24 | 1998-04-14 | Babcock Hitachi Kk | 設計支援システム |
| US6088693A (en) * | 1996-12-06 | 2000-07-11 | International Business Machines Corporation | Data management system for file and database management |
| US5826265A (en) * | 1996-12-06 | 1998-10-20 | International Business Machines Corporation | Data management system having shared libraries |
| US5920867A (en) * | 1996-12-06 | 1999-07-06 | International Business Machines Corporation | Data management system having data management configuration |
| US6035297A (en) * | 1996-12-06 | 2000-03-07 | International Business Machines Machine | Data management system for concurrent engineering |
| US6145117A (en) * | 1998-01-30 | 2000-11-07 | Tera Systems Incorporated | Creating optimized physical implementations from high-level descriptions of electronic design using placement based information |
| US6574788B1 (en) * | 2000-11-13 | 2003-06-03 | Reshape, Inc. | Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages |
| US7146586B2 (en) * | 2002-11-19 | 2006-12-05 | Prophicy Semiconductor , Inc. | System and method for automated electronic device design |
| JP2004280811A (ja) * | 2003-02-28 | 2004-10-07 | Ntt Docomo Inc | データ管理装置、データ管理制御方法及びプログラム |
| US7278122B2 (en) * | 2004-06-24 | 2007-10-02 | Ftl Systems, Inc. | Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization |
| US20060101368A1 (en) * | 2004-09-08 | 2006-05-11 | Mentor Graphics Corporation | Distributed electronic design automation environment |
-
2006
- 2006-10-27 JP JP2006291868A patent/JP5248762B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-24 US US11/844,756 patent/US8566758B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8566758B2 (en) | 2013-10-22 |
| JP2008108149A (ja) | 2008-05-08 |
| US20080104565A1 (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102929786B (zh) | 非易失性存储设备集合的易失性存储器表示 | |
| US7971178B1 (en) | System to merge custom and synthesized digital integrated circuit design data | |
| JP2006031687A (ja) | 外部メタデータの処理 | |
| JP5540887B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
| US11630647B2 (en) | Method and system for configuring processes of software applications using activity fragments | |
| JP2011013792A (ja) | プログラムモデル検査におけるデータベース制御装置、データベース制御方法、データベース制御プログラム | |
| JP2008217651A (ja) | 設計支援装置、設計支援方法、およびプログラム | |
| JP2011165166A (ja) | 設計検証装置および設計検証プログラム | |
| CN114091383A (zh) | 测试序列生成方法、装置、系统及相关设备 | |
| JP5248762B2 (ja) | 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム | |
| JP6260339B2 (ja) | 情報処理装置,データ変換プログラム,及びデータ変換方法 | |
| US7949509B2 (en) | Method and tool for generating simulation case for IC device | |
| JP6684233B2 (ja) | テスト入力情報検索装置及び方法 | |
| JP6708943B1 (ja) | 情報処理装置、プログラムおよび情報処理システム | |
| JP3464159B2 (ja) | テスト仕様書作成装置およびそのプログラムを格納した記憶媒体 | |
| CN114218032A (zh) | 一种硬件设计验证方法、装置及电子设备和存储介质 | |
| JP7702890B2 (ja) | ネットワーク工程表作成システム、ネットワーク工程表作成方法及びプログラム | |
| CN114036346B (zh) | 一种电力系统三维可视化模型的数据库维护方法及装置 | |
| US20230057746A1 (en) | User constrained process mining | |
| JP2012048604A (ja) | 設計支援装置、設計支援方法および設計支援プログラム | |
| JP6699433B2 (ja) | データ管理プログラム、装置、及び方法 | |
| JP4413810B2 (ja) | 製品構成管理プログラム、製品構成管理方法および製品構成管理装置 | |
| JP2006343928A (ja) | 情報処理装置およびプログラム | |
| JP2004038507A (ja) | プログラムソースコード生成方法、プログラムソースコード生成プログラム | |
| JP2746770B2 (ja) | 光デイスク検証システムのファイル処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |