JP5206248B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関する。

回路素子が作り込まれている中心領域と、その中心領域の外側を囲んでいる周辺領域に区画されている第１導電型の半導体基板を備えている半導体装置が開発されている。このような半導体装置の周辺領域に複数のトレンチを形成し、トレンチの底部を囲む範囲に第２導電型の拡散領域を形成する技術が知られている。この技術では、回路素子の非導通時に、トレンチ底部の拡散領域によって空乏層を中心領域から周辺領域まで伸ばすことができる。これによって、半導体装置の耐圧を向上させることができる。

図７は、この種の半導体装置５００の要部断面図を示している。図７に示すように、半導体装置５００は、回路素子が形成されている中心領域９８Ａと、中心領域９８Ａの外側を囲んでいる周辺領域９８Ｂに区画されているｎ型の半導体基板９５を備えている。
半導体装置５００は、パワーＭＯＳ（Metal Oxide Semiconductor）である。周辺領域９８Ｂの表面の一部には、絶縁膜８８ｂが形成されている。半導体基板９５の内部には、ｎ型のドリフト領域８４が形成されている。半導体基板９５の裏面に臨む範囲には、ｎ^＋型のドレイン領域８２が形成されている。半導体基板９５の表面に臨む範囲には、中心領域９８Ａから周辺領域９８Ｂの一部に亘ってｐ型のボディ領域９４が形成されている。中心領域９８Ａには、半導体基板９５の表面からボディ領域９４を貫通してドリフト領域８４まで伸びているメイントレンチ９０が形成されている。メイントレンチ９０の内部には、絶縁材料８８ａで被覆されているゲート電極８９が充填されている。半導体基板９５の裏面には、ドレイン電極９６が形成されている。中心領域９８Ａの半導体基板９５の表面に臨む範囲であって図示しない範囲には、ボディコンタクト領域およびソース領域が形成されている。中心領域９８Ａの半導体基板９５の表面であって図示しない範囲には、ソース領域と接しているソース電極が形成されている。中心領域９０には、パワーＭＯＳを構成する回路素子が作り込まれている。

周辺領域９８Ｂには、半導体基板９５の表面からボディ領域９４を貫通してドリフト領域８４まで伸びている複数の終端トレンチ９２ａ〜９２ｃが形成されている。終端トレンチ９２ａ〜９２ｃの内部には、絶縁材料８８ｃが充填されている。終端トレンチ９２ａ〜９２ｃは周辺領域９８Ｂを一巡している。メイントレンチ９０と終端トレンチ９２ａ〜９２ｃの各トレンチの底部を囲む範囲には、ｐ型の拡散領域８６、８６ａ〜８６ｃが形成されている。

半導体装置５００によると、拡散領域８６、８６ａ〜８６ｃが形成されていることによって、回路素子の非導通時に、空乏層が中心領域９８Ａから周辺領域９８Ｂまで伸展する。その結果、半導体装置５００の耐圧を向上させることができる。
この種の半導体装置の従来例としては、特許文献１〜３のものが知られている。

特開２００８−１０３５３０号公報 特開２００６−１２８５０７号公報 特開平９−２３８７５４号公報

半導体装置５００のようなトレンチゲート型の半導体装置では、通常、終端トレンチ９２ａ〜９２ｃより内側の範囲にボディ領域９４を形成する。そのため、製造過程においてボディ領域９４を形成する際には、半導体基板９５の表面の一部をフォトマスク等で遮蔽して不純物の注入領域を制限する。しかしながら、例えば高加速で不純物を注入したときに、不純物がフォトマスク等を貫通して半導体基板９５内に注入されることがある。その結果、意図していない範囲にボディ領域９４が形成されてしまい、半導体基板９５の端部にまで達するボディ領域９４が形成されてしまうことがある。

図８は、図７に示す半導体装置５００において、半導体基板９５の端部にまで達するボディ領域９４ａが形成された場合で、回路素子の非導通時の状態を示している。図８に示すように、半導体装置５００では、回路素子の非導通時には、拡散領域８６、８６ａ〜８６ｃによって空乏層９９が中心領域９８Ａから周辺領域９８Ｂまで伸展し、拡散領域８６ｃの外側のボディ領域９４ａとつながる。ボディ領域９４ａは半導体装置５００の端部９５ａにまで達しているため、半導体基板９５の端部９５ａからリーク電流が発生し（参照符号Ｂ）、半導体装置５００の耐圧が低下する。

上記の課題に鑑み、本発明は、周辺領域に複数の耐圧保持用のトレンチが形成されている半導体装置において、非導通時のリーク電流の発生を防止することで耐圧の低下を防止することができる半導体装置を提供することを目的とする。

本発明は、回路素子が作り込まれている中心領域と、中心領域の外側を囲んでいる周辺領域に区画されている第１導電型の半導体基板を備えている半導体装置に関する。
本発明の半導体装置は、半導体基板内の表面に臨む範囲に形成されている第２導電型のボディ領域を備えている。ボディ領域は、中心領域から周辺領域に亘って連続して形成されている。

本発明の半導体装置は、周辺領域に形成されている複数の第１のトレンチを備えている。第１のトレンチは、半導体基板の表面からボディ領域を貫通するまで伸びている。
本発明の半導体装置は、周辺領域のうち最も外側に位置する第１のトレンチより外側に形成されている１又は複数の第２のトレンチを備えている。第２のトレンチは、半導体基板の表面からボディ領域を貫通するまで伸びている。

本発明の半導体装置では、第１のトレンチの底部を囲む範囲には第２導電型の拡散領域が形成されている。複数の第１のトレンチは、中心領域側から外側に向かって、回路素子の非導通時に空乏層がつながる間隔を隔てて配置されている。最も外側に位置する第１のトレンチとその第１のトレンチと隣接する第２のトレンチとの間隔は、回路素子の非導通時に空乏層がつながらない間隔とされている。

本発明の半導体装置によると、回路素子の非導通時において、第１のトレンチ間では空乏層がつながる一方で、最も外側に位置する第１のトレンチとその第１のトレンチと隣接する第２のトレンチとの間では空乏層がつながらない。第２のトレンチは、半導体基板の表面からボディ領域を貫通するまで伸びているので、空乏層が第２のトレンチを越えて第２のトレンチの外側まで伸展することがない。このため、半導体装置の端部にまでボディ領域が形成されてしまった場合でも、半導体装置の端部にまで達しているボディ領域と、非導通時に伸展する空乏層とがつながることはない。このため、リーク電流の発生が抑制され、半導体装置の耐圧低下が防止される。一方、第１のトレンチ間では、回路素子の非導通時に空乏層がつながる。その結果、中心領域から周辺領域まで空乏層が伸展し、高い耐圧特性が維持される。

本発明の半導体装置では、第２のトレンチの底部を囲む範囲に、第２導電型の拡散領域が形成されていることが好ましい。この場合、第１のトレンチと第２のトレンチの両方の底部を囲む範囲に拡散領域が形成されるため、第１のトレンチと第２のトレンチを同一の製造工程で形成することができる。そのため製造工程を短縮することができる。

本発明の半導体装置は、第２のトレンチを複数備えており、複数の第２のトレンチが、中心領域側から外側に向かって回路素子の非導通時に空乏層がつながらない間隔を隔てて配置されていることが好ましい。第２のトレンチを複数備えることで、リーク電流の発生がより確実に防止される。これによって、半導体装置の耐圧低下をより確実に防止することができる。

本発明の他の態様は、回路素子が作り込まれている中心領域と、中心領域の外側を囲んでいる周辺領域に区画されている第１導電型の半導体基板を備えている半導体装置に関する。
本発明の他の態様の半導体装置は、半導体基板内の表面に臨む範囲に形成されている第２導電型のボディ領域を備えている。ボディ領域は、中心領域から周辺領域に亘って連続して形成されている。

本発明の他の態様の半導体装置は、周辺領域に形成されている複数の第１のトレンチを備えている。第１のトレンチは、半導体基板の表面からボディ領域を貫通するまで伸びている。
本発明の他の態様の半導体装置は、周辺領域のうち最も外側に位置する第１のトレンチより外側に形成されている１又は複数の第２のトレンチを備えている。第２のトレンチは、半導体基板の表面からボディ領域を貫通するまで伸びている。

本発明の他の態様の半導体装置では、第１のトレンチの底部を囲む範囲に第２導電型の拡散領域が形成されており、複数の第１のトレンチは、中心領域側から外側に向かって、回路素子の非導通時に空乏層がつながる間隔を隔てて配置されている。一方、第２のトレンチの底部を囲む範囲には第２導電型の拡散領域が形成されていない。また、最も外側に位置する第１のトレンチとその第１のトレンチに隣接する第２のトレンチとの間隔は、回路素子の非導通時に、空乏層が第２のトレンチを越えて第２のトレンチの外側のボディ領域につながることが防止される間隔とされている。

回路素子の非導通時には、第１のトレンチの底部に形成された拡散領域によって空乏層が伸展する。本発明の他の態様の半導体装置によると、第２のトレンチの底部には拡散領域が形成されていないため、第１のトレンチと第２のトレンチとの間で空乏層がつながることが防止される。従って、非導通時に伸展する空乏層が第２のトレンチを越えて外側に伸展することが防止される。このため、半導体装置の端部にまでボディ領域が形成されてしまった場合でも、空乏層と半導体装置の端部にまで達しているボディ領域とがつながることが防止され、リーク電流の発生が抑制される。その結果、半導体装置の耐圧低下が防止される。一方、第１のトレンチの間では、回路素子の非導通時に空乏層がつながるため、高い耐圧特性が維持される。

本発明によると、周辺領域に複数のトレンチが形成されており、トレンチの底部を囲む範囲に拡散領域が形成されている半導体装置において、リーク電流による耐圧の低下を防止することができる。

下記に説明する実施例の好ましい特徴を列記する。
（第１特徴） 最も外側に位置する第１のトレンチとその第１のトレンチに隣接する第２のトレンチとの間隔は、回路素子の非導通時に、中心領域から周辺領域に向かって伸びる空乏層が第２のトレンチの底部に形成されている拡散領域に達しないような間隔とされている。
（第２特徴） 第２のトレンチの底部に拡散領域が形成されていない場合は、最も外側に位置する第１のトレンチとその第１のトレンチに隣接する第２のトレンチとの間隔が、回路素子の非導通時に、中心領域から周辺領域に向かって伸びる空乏層が第２のトレンチの幅方向の中間位置に達しないような間隔とされている。
（第３特徴） 第１のトレンチの外側に複数の第２のトレンチが形成されている。
（第４特徴） 最も内側に位置する第１のトレンチの内部に、絶縁材料で被覆されているトレンチゲート電極が充填されている。
（第５特徴） メイントレンチの側面と対向する範囲に、ボディ領域と拡散領域にまたがる第２導電型の側面拡散領域が形成されている。

（第１実施例）
図３は、本発明の第１実施例に係る半導体装置１００の平面図である。図３では、後で詳述する分断トレンチ１２ｄの内側の領域のみを示している。
図３に示すように、半導体装置１００の中心領域１８Ａには、４本のメイントレンチ１０が形成されている。周辺領域１８Ｂには、メイントレンチ１０の外側を囲む３本の終端トレンチ１２ａ〜１２ｃと分断トレンチ１２ｄが形成されている。終端トレンチ１２ａ〜１２ｃと分断トレンチ１２ｄは周辺領域１８Ｂを一巡している。

図１は図３のI−I線断面図であり、半導体装置１００の要部を示している。なお、図１では、周辺領域１８Ｂに半導体装置１００の端部にまで達するボディ領域が形成された場合を示している。
半導体装置１００は、パワーＭＯＳである。半導体装置１００は、中心領域１８Ａと、中心領域１８Ａの外側を囲んでいる周辺領域１８Ｂに区画されているｎ型の半導体基板１５を備えている。周辺領域１８Ｂの半導体基板１５の表面には絶縁膜８ｂが形成されている。半導体基板１５の内部には、ｎ型のドリフト領域４が形成されている。半導体基板１５の裏面に臨む範囲には、ｎ^＋型のドレイン領域２が形成されている。半導体基板１５の表面に臨む範囲には、中心領域１８Ａから周辺領域１８Ｂに亘ってｐ型のボディ領域１４が形成されている。ボディ領域１４は、半導体基板１５の端部１５ａにまで達している。中心領域１８Ａには、半導体基板１５の表面からボディ領域１４を貫通してドリフト領域４まで伸びている複数のメイントレンチ１０が形成されている。メイントレンチ１０の内部には、絶縁材料８ａで被覆されているゲート電極９が充填されている。半導体基板１５の裏面には、ドレイン電極１６が形成されている。中心領域１８Ａの半導体基板１５の表面に臨む範囲であって図示しない範囲には、ボディコンタクト領域およびソース領域が形成されている。中心領域１８Ａの半導体基板１５の表面であって図示しない範囲には、ソース領域と接しているソース電極が形成されている。中心領域１０には、パワーＭＯＳを構成する回路素子が作り込まれている。

周辺領域１８Ｂには、半導体基板１５の表面からボディ領域１５ａを貫通してドリフト領域４まで伸びている複数の終端トレンチ（第１のトレンチ）１２ａ〜１２ｃが形成されている。終端トレンチ１２ａ〜１２ｃの内部には、絶縁材料８ｃが充填されている。周辺領域１８Ｂには、最も外側に位置する終端トレンチ１２ｃのさらに外側に分断トレンチ（第２のトレンチ）１２ｄが形成されている。メイントレンチ１０と終端トレンチ１２ａ〜１２ｃと分断トレンチ１２ｄの各トレンチの底部を囲む範囲には、ｐ型の拡散領域６、６ａ〜６ｄが形成されている。終端トレンチ１２ａ〜１２ｃは、中心領域１８Ａから外側に向かって、回路素子の非導通時に空乏層がつながる間隔Ｗ２、Ｗ３を隔てて配置されている。最も外側に位置する終端トレンチ１２ｃと分断トレンチ１２ｄとの間隔Ｗ１は、回路素子の非導通時に空乏層がつながらない間隔とされている。

半導体装置１００では、３本の終端トレンチ１２ａ〜１２ｃが形成されているが、終端トレンチの本数は限定されない。また分断トレンチ１２ｄは１本に限定されない。分断トレンチが複数配置されていてもよい。

回路素子の非導通時に伸展する空乏層の幅Ｗは、下記の式によって求めることができる。
Ｗ＝｛２ε（Ｖ_ｂｉ−Ｖ）／ｑＮ｝^１／２
ここでεは誘電率、Ｖ_ｂｉは内蔵電位、Ｖは素子に印加した電圧（素子耐圧）、ｑは電荷量、Ｎはドリフト領域の濃度を示す。ここで内蔵電位は、ドリフト領域の濃度と拡散領域の濃度により決定される物理量である。
例えば、７０Ｖ耐圧製品で空乏層の幅Ｗが約０．４μｍとなるように、上記の式からドリフト領域の濃度等の各値を決定することができる。

図２は、半導体装置１００において、回路素子の非導通時に形成される空乏層１９の状態を示している。図２に示すように、回路素子の非導通時には、空乏層１９が中心領域１８Ａから周辺領域１８Ｂに伸展し、終端トレンチ１２ｃと分断トレンチ１２ｄの間に形成されているボディ領域１４とつながる。一方、終端トレンチ１２ｃと分断トレンチ１２ｄの間隔は非導通時に空乏層１９がつながらない間隔Ｗ１とされているため、終端トレンチ１２ｃの底部に形成されている拡散領域６ｃと分断トレンチ１２ｄの底部に形成されている拡散領域６ｄとの間で空乏層１９がつながることが防止される。このため、分断トレンチ１２ｄによって、リーク電流の発生が抑制される（参照符号Ａ）。その結果、半導体装置１００の耐圧低下が防止される。一方、終端トレンチ１２ｄの内側に位置する終端トレンチ１２ａ〜１２ｃでは、隣接するトレンチの間で空乏層がつながる。このため、非導通時に空乏層１９が中心領域１８Ａから周辺領域１８Ｂまで伸展し、高い耐圧特性を維持することができる。

本実施例の半導体装置１００では、最も外側に位置する終端トレンチ１２ｄと分断トレンチ１２ｄとの間隔が、回路素子の非導通時に空乏層１９が分断トレンチ１２ｄの底部に形成されている拡散領域６ｄに達しない間隔とされている。このため、半導体装置１００の非導通時に、空乏層１９が分断トレンチ１２ｄを越えて、分断トレンチ１２ｄの外側のボディ領域１４につながることが防止される。そのため、リーク電流の発生を防止することができる。

以下に、各トレンチ１０、１２ａ〜１２ｄと拡散領域６、６ａ〜６ｄを形成する方法を示す。なお、絶縁材料８ａ〜８ｃを充填する方法およびゲート電極１６等の各電極群を形成する方法は、従来の方法を用いることができるため、ここではその詳細な説明を省略する。
まず、半導体基板１５内にドレイン領域２、ボディ領域１４、ソース領域、ボディコンタクト領域を形成する。次に、半導体基板１５上にフォトマスクを形成し、そのフォトマスク上にレジストを形成する。次に、メイントレンチ１０と終端トレンチ１２ａ〜１２ｃと分断トレンチ１２ｄのパターニングを行う。次に、パターニングに従ってエッチングによって各トレンチ１０、１２ａ〜１２ｄを形成する。次に、各トレンチ１０、１２ａ〜１２ｄの底部に例えばボロン等の不純物を注入して、拡散領域６、６ａ〜６ｄを形成する。

上記のように、半導体装置１００では、終端トレンチ１２ａ〜１２ｃと分断トレンチ１２ｄを同一の工程でパターニングすることができ、同一の工程で製造することができる。また、同一の工程で拡散領域６、６ａ〜６ｄを形成することができる。このため、製造工程を短縮することができる。

（第２実施例）
図４に、本発明の第２実施例に係る半導体装置２００の要部断面図を示す。なお図４において、図１の参照符号に数字２０を加えた部材は、図１で説明した部材と同一であるため、その重複説明を省略する。図４に示すように、半導体装置２００では、第１実施例と異なり、分断トレンチ３２ｄの底部に拡散領域が形成されていない。

本実施例では、分断トレンチ３２ｄの底部に拡散領域が形成されていないため、最も外側に位置する終端トレンチ３２ｃと分断トレンチ３２ｄとの間で空乏層がつながり難い。そのため、終端トレンチ３２ｃと分断トレンチ３２ｄの間の間隔Ｗ４が、図１に示す間隔Ｗ１より狭い間隔で形成されていても、非導通時の空乏層が分断トレンチ３２ｄを超えて分断トレンチ３２ｄの外側のボディ領域３４につながることが防止できる。また、終端トレンチ３２ｃと分断トレンチ３２ｄの間隔を短くできるため、半導体装置２００を小型化することができる。このため、リーク電流の発生が抑制され、半導体装置２００の耐圧低下が防止される。一方、終端トレンチ３２ａ〜３２ｃでは、隣接するトレンチの間で空乏層がつながる。このため、非導通時に空乏層が中心領域３８Ａから周辺領域３８Ｂまで伸展し、高い耐圧特性を維持することができる。

本実施例の半導体装置２００では、最も外側に位置する終端トレンチ３２ｃと終端トレンチ３２ｃに隣接する分断トレンチ３２ｄとの間隔が、回路素子の非導通時に、中心領域３８Ａから周辺領域３８Ｂに向かって伸びる空乏層が第２のトレンチの幅方向の中間位置に達しないような間隔とされている。このため、半導体装置２００の非導通時に、空乏層が分断トレンチ３２ｄを越えて、分断トレンチ３２ｄの外側のボディ領域３４につながることが防止される。そのため、リーク電流の発生を防止することができる。

（第３実施例）
図５に、本発明の第３実施例に係る半導体装置３００の要部断面図を示す。なお図５において、図１の参照符号に４０を加えた部材は、図１で説明した部材と同一であるため、その重複説明を省略する。図５に示すように、半導体装置３００は、第１実施例と異なり、分断トレンチ５２ｄの深さが終端トレンチ５２ａ〜５２ｃの深さよりも深い位置まで形成されている。分断トレンチ５２ｄが深く形成されているため、分断トレンチ５２ｄと終端トレンチ５２ｃの間が狭い間隔で配置されていても、回路素子の非導通時に空乏層がつながりにくい。そのため、半導体装置３００の小型化を図ることができる。

（第４実施例）
図６に、本発明の第４実施例に係る半導体装置４００の要部断面図を示す。なお図６において、図１の参照符号に６０を加えた部材は、図１で説明した部材と同一であるため、重複説明を省略する。図６に示すように、半導体装置４００では、第１実施例と異なり、分断トレンチ７２ｄの幅が他の終端トレンチ７２ａ〜７２ｃの幅よりも大きい幅で形成されている。このような構成によっても、分断トレンチ７２ｄによって、空乏層が分断トレンチ７２ｄの外側にあるボディ領域７４とつながるのを防止することができる。その結果、半導体装置４００の耐圧低下が防止される。

なお、上述した各実施例では、終端トレンチの外側に分断トレンチを１本だけ形成したが、分断トレンチを複数本設けるようにしてもよい。特に、半導体装置の製造過程において複数のトレンチを同時に形成する場合、最も外側に位置するトレンチの深さが他のトレンチの深さよりも浅く形成されてしまうことがある。このため、分断トレンチを１本のみとすると、その分断トレンチの深さが他のトレンチの深さよりも浅く形成されてしまうことがある。したがって、回路素子の非導通時に空乏層が分断トレンチを越えて、分断トレンチの外側のボディ領域とつながりやすくなってしまう。終端トレンチの外側に複数の分断トレンチが形成されていると、最も外側の分断トレンチの深さは浅くなっても、その内側にある分断トレンチの深さは深く形成される。このため、空乏層が分断トレンチを越えてボディ領域とつながることが防止され、リーク電流の発生が抑制される。

また、上述した各実施例では、終端トレンチの内部に絶縁材料を充填したが、最も内側に位置する終端トレンチの内部には、絶縁材料で被覆されているトレンチゲート電極が充填されていてもよい。このような構成によると、中心領域と周辺領域とで空乏層の広がり方を等しくすることができ、周辺領域の空乏化を確実に図ることができる。

また、上述した各実施例では、メイントレンチの側面と対向する範囲に、ボディ領域とメイントレンチ底部の拡散領域にまたがって第２導電型の側面拡散領域が形成されていてもよい。このような構成によると、回路素子の導通時に、側面拡散領域を経由してボディ領域から拡散領域にキャリアが供給されるため、拡散領域の近傍に伸展した空乏層が急速に狭められる。その結果、オン抵抗の低減を図ることができる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本発明の第１実施例である半導体装置１００の要部断面図を示す。 半導体装置１００において形成される空乏層の状態を示す。 半導体装置１００の平面図を示す。 本発明の第２実施例である半導体装置２００の要部断面図を示す。 本発明の第３実施例である半導体装置３００の要部断面図を示す。 本発明の第４実施例である半導体装置４００の要部断面図を示す。 従来の半導体装置５００の要部断面図を示す。 半導体装置５００において形成される空乏層の状態を示す。

符号の説明

２、２２、４２、６２、８２：ドレイン領域
４、２４、４４、６４、８４：ドリフト領域
６ａ〜６ｄ、２６ａ〜２６ｄ、４６ａ〜４６ｄ、６６ａ〜６６ｄ：拡散領域
８ｂ、２８ｂ、４８ｂ、６８ｂ、８８ｂ：絶縁膜
８ａ、８ｃ、２８ａ、２８ｃ、４８ａ、４８ｃ、６８ａ、６８ｃ、８８ａ、８８ｃ：絶縁材料
９、２９、４９、６９、８９：ゲート電極
１０、３０、５０、７０、９０：メイントレンチ
１２ａ〜１２ｃ、３２ａ〜３２ｃ、５２ａ〜５２ｃ、７２ａ〜７２ｃ：終端トレンチ（第１のトレンチ）
１２ｄ、３２ｄ、５２ｄ、７２ｄ：分断トレンチ（第２のトレンチ）
１４、３４、５４、７４、９４、９４ａ：ボディ領域
１５、３５、５５、７５、９５：半導体基板
１６、３６、５６、７６、９６：ドレイン電極
１９、９９：空乏層
１００、２００、３００、４００、５００：半導体装置

Claims (4)

1. 回路素子が作り込まれている中心領域と、その中心領域の外側を囲んでいる周辺領域に区画されている第１導電型の半導体基板を備えている半導体装置であり、
   前記半導体基板内の表面に臨む範囲に形成されており、前記中心領域から前記周辺領域に亘って連続して形成されている第２導電型のボディ領域と、
   前記周辺領域に形成されており、前記半導体基板の表面から前記ボディ領域を貫通するまで伸びている複数の第１のトレンチと、
   前記周辺領域のうち最も外側に位置する第１のトレンチより外側に形成されており、前記半導体基板の表面から前記ボディ領域を貫通するまで伸びている１又は複数の第２のトレンチを備えており、
   第１のトレンチの底部を囲む範囲には第２導電型の拡散領域が形成されており、
   複数の第１のトレンチは、中心領域側から外側に向かって、回路素子の非導通時に空乏層がつながる間隔を隔てて配置されており、
   最も外側に位置する第１のトレンチとその第１のトレンチと隣接する第２のトレンチとの間隔が、回路素子の非導通時に空乏層がつながらない間隔であることを特徴とする半導体装置。
2. 前記第２のトレンチの底部を囲む範囲には、第２導電型の拡散領域が形成されていることを特徴とする請求項１の半導体装置。
3. 前記第２のトレンチを複数備えており、それら複数の第２のトレンチが、中心領域側から外側に向かって回路素子の非導通時に空乏層がつながらない間隔を隔てて配置されていることを特徴とする請求項２の半導体装置。
4. 回路素子が作り込まれている中心領域と、その中心領域の外側を囲んでいる周辺領域に区画されている第１導電型の半導体基板を備えている半導体装置であり、
   前記半導体基板内の表面に臨む範囲に形成されており、前記中心領域から前記周辺領域に亘って連続して形成されている第２導電型のボディ領域と、
   前記周辺領域に形成されており、前記半導体基板の表面から前記ボディ領域を貫通するまで伸びている複数の第１のトレンチと、
   前記周辺領域のうち最も外側に位置する第１のトレンチより外側に形成されており、前記半導体基板の表面から前記ボディ領域を貫通するまで伸びている１又は複数の第２のトレンチを備えており、
   第１のトレンチの底部を囲む範囲に第２導電型の拡散領域が形成されており、
   複数の第１のトレンチは、中心領域側から外側に向かって、回路素子の非導通時に空乏層がつながる間隔を隔てて配置されており、
   第２のトレンチの底部を囲む範囲には第２導電型の拡散領域が形成されておらず、
   最も外側に位置する第１のトレンチとその第１のトレンチに隣接する第２のトレンチとの間隔は、回路素子の非導通時に、空乏層が第２のトレンチを越えて第２のトレンチの外側のボディ領域につながることが防止される間隔とされていることを特徴とする半導体装置。
   

Images