JP5316701B2 - Electrochemical display element - Google Patents
Electrochemical display element Download PDFInfo
- Publication number
- JP5316701B2 JP5316701B2 JP2012506895A JP2012506895A JP5316701B2 JP 5316701 B2 JP5316701 B2 JP 5316701B2 JP 2012506895 A JP2012506895 A JP 2012506895A JP 2012506895 A JP2012506895 A JP 2012506895A JP 5316701 B2 JP5316701 B2 JP 5316701B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pixel electrode
- display element
- electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/1506—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect caused by electrodeposition, e.g. electrolytic deposition of an inorganic material on or close to an electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
- G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、一対の基板間に電解液を封入し、電解液中のデポジション材料を酸化還元反応させることにより、表示を行う電気化学表示素子に関するものである。 The present invention relates to an electrochemical display element that performs display by enclosing an electrolyte solution between a pair of substrates and causing a redox material in the electrolyte solution to undergo an oxidation-reduction reaction.
近年、視認性に優れ、低消費電力な表示素子が求められている。現在、CRTやPDPに代表される自発光型の表示素子や、LCDのように発光体(バックライト)からの光を変調する表示素子が一般に用いられているが、これらの表示素子では、表示画像は明るくて見やすいが、その分、消費電力が大きい。 In recent years, display devices having excellent visibility and low power consumption have been demanded. At present, a self-luminous display element represented by CRT and PDP and a display element that modulates light from a light emitter (backlight) such as an LCD are generally used. The image is bright and easy to see, but it consumes more power.
低消費電力という観点からは、表示素子は、一旦表示した画像を無電力状態でも保持し続けるメモリー特性を有することが望ましく、さらには駆動電圧が低いことが望まれる。このような特性を備える表示素子として、近年、エレクトロクロミック表示素子(以下、ECDとも称する)やエレクトロデポジション表示素子(以下、EDとも称する)といった電気化学表示素子の開発が盛んに行われている。ECDおよびEDは、ともに、電極上での酸化還元反応による反応物質単独での光吸収状態の変化により表示を行うものである。つまり、ECDでは、酸化還元反応によるエレクトロクロミック材料の光吸収状態の可逆変化(色の変化)により表示を行っている。一方、EDでは、例えば、銀または銀を化学構造中に有する化合物を含む電解質から電極上への銀の析出と、電解質への銀の溶解とを利用して表示を行っている。これらの電気化学表示素子は、LCDに比べて、偏光板やバックライトなどの追加部材が不要であり、低コスト化、省プロセス化(製造のしやすさ)の点で非常に有利なものとなっている。 From the viewpoint of low power consumption, it is desirable that the display element has a memory characteristic that keeps an image once displayed even in a non-powered state, and further, a low driving voltage is desirable. In recent years, electrochemical display elements such as an electrochromic display element (hereinafter also referred to as ECD) and an electrodeposition display element (hereinafter also referred to as ED) have been actively developed as display elements having such characteristics. . Both ECD and ED display by changing the light absorption state of the reactant alone due to the oxidation-reduction reaction on the electrode. That is, in ECD, display is performed by a reversible change (color change) of the light absorption state of the electrochromic material due to an oxidation-reduction reaction. On the other hand, in the ED, for example, display is performed by using silver deposition on an electrode from an electrolyte containing silver or a compound having silver in a chemical structure, and dissolution of silver in the electrolyte. These electrochemical display elements do not require additional members such as polarizing plates and backlights compared to LCDs, and are extremely advantageous in terms of cost reduction and process saving (ease of manufacturing). It has become.
ところで、EDにおいて、各画素をマトリクス状に配置して表示を行う構成では、電解質(電解液)を挟持する一対の基板のうち、非観察側に配置される基板の各画素に対応して設けられる画素電極に、電源バスからの電流が駆動トランジスタ(例えばTFT)を介して供給される。この構成においては、例えば、画素電極と駆動トランジスタとを別レイヤーで形成することにより、画素電極による開口率をある程度確保することができる。つまり、例えば、駆動トランジスタおよびこの駆動トランジスタと接続される金属配線を絶縁膜で覆うとともに、その絶縁膜上に画素電極を設け、絶縁膜に設けられるコンタクトホールを介して画素電極と金属配線とを接続することにより、ある程度の開口率を確保することができる。このように、画素電極とその下層の金属配線とをコンタクトホールを介して接続する例としては、例えば特許文献1に開示されている。 By the way, in the configuration in which each pixel is arranged in a matrix form in the ED, it is provided corresponding to each pixel of the substrate arranged on the non-observation side among the pair of substrates sandwiching the electrolyte (electrolytic solution). A current from a power supply bus is supplied to a pixel electrode to be connected via a driving transistor (for example, TFT). In this configuration, for example, by forming the pixel electrode and the driving transistor in different layers, it is possible to secure a certain aperture ratio due to the pixel electrode. In other words, for example, the driving transistor and the metal wiring connected to the driving transistor are covered with an insulating film, a pixel electrode is provided on the insulating film, and the pixel electrode and the metal wiring are connected via a contact hole provided in the insulating film. A certain degree of aperture ratio can be secured by the connection. As described above, for example, Patent Document 1 discloses an example in which a pixel electrode and a metal wiring thereunder are connected via a contact hole.
上記のように、画素電極と駆動トランジスタおよび金属配線とを絶縁膜を介して別レイヤーとする構成では、絶縁膜に設けられるコンタクトホールが孔であるがゆえに、コンタクトホールの内部と外部とで、画素電極に凹凸が生じる。このように画素電極に凹凸が生じると、繰り返し駆動を行ったときに画素電極の凹凸部分でデポジション材料が異常析出し、表示素子としての性能が劣化するという問題が生ずる。なお、上記の異常析出は、以下の理由によるものと考えられる。 As described above, in the configuration in which the pixel electrode, the driving transistor, and the metal wiring are separated from each other through the insulating film, the contact hole provided in the insulating film is a hole. Unevenness occurs in the pixel electrode. When the pixel electrode is uneven as described above, there is a problem that the deposition material is abnormally deposited on the uneven portion of the pixel electrode when it is repeatedly driven, and the performance as a display element deteriorates. The abnormal precipitation is considered to be due to the following reason.
つまり、画素電極の凹凸部分では、黒表示時に、観察側でのデポジション材料の析出反応が他の部分(例えば画素電極の平坦な部分)に比べて起こりにくくなり、非観察側である画素電極側に、析出していたデポジション材料が溶解せずに残ってしまう。一方、白表示時には、観察側に析出していたデポジション材料を十分に溶解させて非観察側に析出させるだけの酸化還元反応が行われる。このため、黒/白の駆動を繰り返すごとに、非観察側で析出するデポジション材料が次第に大きくなり、異常析出となる。なお、用いる電解液、駆動条件により、異常析出が起こる駆動回数は異なるが、画素電極の凹凸の大きい部分で異常析出が起こりやすいことに変わりはない。 That is, in the uneven portion of the pixel electrode, during black display, the deposition reaction of the deposition material on the observation side is less likely to occur than other portions (for example, the flat portion of the pixel electrode), and the pixel electrode on the non-observation side On the side, the deposited deposition material remains undissolved. On the other hand, during white display, an oxidation-reduction reaction is performed in which the deposition material deposited on the observation side is sufficiently dissolved and deposited on the non-observation side. For this reason, every time the black / white driving is repeated, the deposition material deposited on the non-observation side gradually increases, resulting in abnormal deposition. Note that the number of times that abnormal deposition occurs depends on the electrolyte used and the driving conditions, but abnormal deposition is likely to occur in the portion where the unevenness of the pixel electrode is large.
本発明は、上記の問題点を解決するためになされたもので、その目的は、コンタクトホールによって画素電極に凹凸が生じる場合でも、その凹凸部分でのデポジション材料の異常析出を回避して表示素子の性能劣化を回避できる電気化学表示素子を提供することにある。 The present invention has been made to solve the above-described problems, and its purpose is to avoid an abnormal deposition of deposition material on the uneven portion even when the unevenness occurs in the pixel electrode due to the contact hole. An object of the present invention is to provide an electrochemical display element capable of avoiding the performance deterioration of the element.
本発明の電気化学表示素子は、共通電極を有する観察側の基板と、画素電極を有する非観察側の基板との間に電解液を封入し、前記各電極間の電位に応じて前記電解液中のデポジション材料を酸化還元反応させることにより、表示を行う電気化学表示素子であって、前記非観察側の基板は、電源バスからの電流を駆動トランジスタを介して前記画素電極に供給するための金属配線と、前記駆動トランジスタおよび前記金属配線を覆うように形成される第1の絶縁膜とを有しており、前記画素電極は、前記第1の絶縁膜上に形成されているとともに、前記第1の絶縁膜に設けられるコンタクトホールを介して前記金属配線と接続されており、前記非観察側の基板は、さらに、前記コンタクトホールを覆うように前記画素電極上に形成される第2の絶縁膜を有していることを特徴としている。 In the electrochemical display element of the present invention, an electrolytic solution is sealed between an observation-side substrate having a common electrode and a non-observation-side substrate having a pixel electrode, and the electrolytic solution according to the potential between the electrodes. An electrochemical display element that performs display by oxidation-reduction reaction of the deposition material therein, the substrate on the non-observation side supplying current from a power supply bus to the pixel electrode through a driving transistor And a first insulating film formed so as to cover the driving transistor and the metal wiring, and the pixel electrode is formed on the first insulating film, The substrate is connected to the metal wiring through a contact hole provided in the first insulating film, and the non-observation side substrate is further formed on the pixel electrode so as to cover the contact hole. It is characterized by having an insulating film.
本発明によれば、第1の絶縁膜に設けられたコンタクトホールを覆うように画素電極上に第2の絶縁膜が形成されているので、画素電極のうちでコンタクトホールによる凹凸が生じている部分と観察側の共通電極との間では、第2の絶縁膜の存在によって電解液に電流が流れなくなり、デポジション材料の析出/溶解自体が行われなくなる。したがって、繰り返し駆動における、画素電極の上記凹凸部分でのデポジション材料の異常析出を回避することができ、表示素子の性能劣化を回避することができる。 According to the present invention, since the second insulating film is formed on the pixel electrode so as to cover the contact hole provided in the first insulating film, unevenness due to the contact hole occurs in the pixel electrode. Between the portion and the common electrode on the observation side, the current does not flow in the electrolyte due to the presence of the second insulating film, and the deposition / dissolution of the deposition material itself is not performed. Therefore, it is possible to avoid abnormal deposition of the deposition material at the uneven portions of the pixel electrode in repeated driving, and to avoid performance deterioration of the display element.
本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。 An embodiment of the present invention will be described below with reference to the drawings.
〔表示素子の基本構成〕
図1(a)(b)は、本実施形態の表示素子1の1画素の概略の構成を模式的に示す説明図である。ただし、図1(a)は黒表示状態での画素を示し、図1(b)は白表示状態での画素を示している。表示素子1は、EDと呼ばれる電気化学表示素子で構成されており、観察側の基板10と非観察側の基板20との間に電解液30を封入して構成されている。電解液30には、デポジション材料としての銀が溶解しており、銀イオン31が存在している。なお、電解液30の詳細については後述する。[Basic structure of display element]
FIGS. 1A and 1B are explanatory diagrams schematically showing a schematic configuration of one pixel of the display element 1 of the present embodiment. However, FIG. 1A shows a pixel in a black display state, and FIG. 1B shows a pixel in a white display state. The display element 1 is configured by an electrochemical display element called ED, and is configured by sealing an electrolytic solution 30 between an observation side substrate 10 and a non-observation side substrate 20. In the electrolytic solution 30, silver as a deposition material is dissolved, and silver ions 31 are present. The details of the electrolytic solution 30 will be described later.
観察側の基板10は、例えば透明なガラス基板で構成されるコモン基板11を有している。そして、コモン基板11上には、各画素1aに共通のコモン電極12(共通電極)が形成されている。一方、非観察側の基板20は、例えば透明なガラス基板で構成される駆動基板21を有している。なお、駆動基板21は非観察側に配置されるため、透明でなくてもよい。この駆動基板21上には、各画素1aに対応する画素電極25が形成されている。各基板10・20は、コモン電極12および画素電極25が内側となるように(電解液30を介して対向するように)貼り合わされている。 The observation-side substrate 10 includes a common substrate 11 made of, for example, a transparent glass substrate. A common electrode 12 (common electrode) common to the pixels 1a is formed on the common substrate 11. On the other hand, the non-observation side substrate 20 has a drive substrate 21 made of, for example, a transparent glass substrate. In addition, since the drive board | substrate 21 is arrange | positioned at the non-observation side, it does not need to be transparent. On the driving substrate 21, pixel electrodes 25 corresponding to the respective pixels 1a are formed. The substrates 10 and 20 are bonded to each other so that the common electrode 12 and the pixel electrode 25 are on the inner side (so as to face each other with the electrolytic solution 30 therebetween).
コモン電極12は、観察側の電極であるため、透明であることが必要である。このため、コモン電極12としては、通常、酸化インジウムスズ(以下、ITOと言う)などの透明電極が用いられる。ここで、ITOは、電解液30によるエッチング耐性を高めるため、結晶性のものが望ましい。アモルファスのITOを用いる場合は、300℃以上の温度でアニールして結晶化させる必要があるが、観察側の基板10側には、熱によるダメージを受ける材料が形成されていないので、アモルファスITOを用いてコモン電極12を形成することが可能である。 Since the common electrode 12 is an observation side electrode, it is necessary to be transparent. For this reason, as the common electrode 12, a transparent electrode such as indium tin oxide (hereinafter referred to as ITO) is usually used. Here, in order to increase the etching resistance by the electrolytic solution 30, ITO is desirably crystalline. In the case of using amorphous ITO, it is necessary to anneal and crystallize at a temperature of 300 ° C. or higher. However, since no material that is damaged by heat is formed on the substrate 10 side on the observation side, the amorphous ITO is used. Thus, the common electrode 12 can be formed.
一方、画素電極25は、電解液30中のデポジション材料よりもイオン化傾向の大きい材料で構成されている。例えば、デポジション材料として銀を用いた場合、画素電極25としては、金属酸化物であるアモルファス状のITOを用いる場合が多い。これは、非観察側の駆動基板21上に形成されるトランジスタ(例えばTFT)やそれを覆う絶縁膜にダメージを与えることなく、上記絶縁膜上に約200℃程度で低温成膜(通常はスパッタ)することができ、また、同じく上記トランジスタ等にダメージを与えることなくフォトリソグラフィ技術によるパターニングが可能だからである。このように、アモルファスITOは、画素電極25の成膜プロセスの観点から有利であり、汎用装置で画素電極25を容易に形成することができる。 On the other hand, the pixel electrode 25 is made of a material having a larger ionization tendency than the deposition material in the electrolytic solution 30. For example, when silver is used as the deposition material, the pixel electrode 25 is often made of amorphous ITO, which is a metal oxide. This is because the transistor (for example, TFT) formed on the non-observation side drive substrate 21 and the insulating film covering the transistor are damaged at a low temperature (usually sputtered) at about 200 ° C. on the insulating film. This is because patterning by photolithography is possible without damaging the transistor or the like. Thus, amorphous ITO is advantageous from the viewpoint of the film formation process of the pixel electrode 25, and the pixel electrode 25 can be easily formed by a general-purpose apparatus.
次に、表示素子1の表示原理について説明する。
図1(a)において、スイッチSW1が閉じられると、コモン電極12のコモン電圧Vcomとして、画素電極25に対して閾値以上の負の電圧Vbが印加され、コモン電極12から電解液30に電子が注入されてコモン電流Icomが流れ、コモン電極12の画素電極25に対向する位置に、銀イオン31が還元されて銀の層32が析出する。これをコモン電極12側から見ると、黒く見える。Next, the display principle of the display element 1 will be described.
In FIG. 1A, when the switch SW1 is closed, a negative voltage Vb equal to or higher than the threshold is applied to the pixel electrode 25 as the common voltage Vcom of the common electrode 12, and electrons are supplied from the common electrode 12 to the electrolyte 30. The common current Icom flows by being injected, and the silver ions 31 are reduced and the silver layer 32 is deposited at the position of the common electrode 12 facing the pixel electrode 25. When viewed from the common electrode 12 side, it looks black.
一方、図1(b)において、同様にスイッチSW1が閉じられ、コモン電極12のコモン電圧Vcomとして、画素電極25に対して閾値以上の正の電圧Vwが印加されると、図1(a)で析出した銀の層32が酸化されて銀イオン31となり、電解液30の内部に分散される。銀の層32が銀イオン31に変化した状態は、コモン電極12側から見ると透明であるため、電解液30を白く着色しておく、あるいは画素電極25の上に拡散層を設ける等により、白く見える。このようにして白と黒の表示を切り替えることができる。 On the other hand, in FIG. 1B, when the switch SW1 is similarly closed and a positive voltage Vw equal to or higher than the threshold is applied to the pixel electrode 25 as the common voltage Vcom of the common electrode 12, FIG. The silver layer 32 deposited in step 1 is oxidized into silver ions 31 and dispersed in the electrolyte 30. The state in which the silver layer 32 is changed to the silver ion 31 is transparent when viewed from the common electrode 12 side. Therefore, the electrolyte solution 30 is colored white, or a diffusion layer is provided on the pixel electrode 25. Looks white. In this way, it is possible to switch between white and black display.
図1(a)(b)では、スイッチSW1を用いて表示素子1の画素1aに電圧を印加しているが、スイッチSW1として1画素当たり2個の薄膜トランジスタ(TFT)を用いれば、各画素1aをマトリクス状に配置して、各画素1aごとに電圧を印加して表示を行う、いわゆるアクティブマトリクス方式の表示素子1を構成することができる。 In FIGS. 1A and 1B, a voltage is applied to the pixel 1a of the display element 1 using the switch SW1, but if two thin film transistors (TFTs) are used per pixel as the switch SW1, each pixel 1a. Can be arranged in a matrix, and a so-called active matrix type display element 1 can be configured in which a voltage is applied to each pixel 1a to perform display.
〔画素の詳細な構成〕
次に、表示素子1の1画素の詳細な構成について説明する。
図2(a)は、表示素子1の画素1aの等価回路を示す説明図であり、図2(b)は、表示素子1の非観察側の基板20における画素1aの一構成例を示す平面図である。なお、図2(b)では、便宜上、後述する図3に示すゲート絶縁膜22、層間絶縁膜24および画素電極25の図示を省略している(これらを図示すると層の上下関係が複雑化するため)。[Detailed pixel configuration]
Next, a detailed configuration of one pixel of the display element 1 will be described.
2A is an explanatory diagram illustrating an equivalent circuit of the pixel 1a of the display element 1, and FIG. 2B is a plan view illustrating a configuration example of the pixel 1a on the non-observation side substrate 20 of the display element 1. FIG. FIG. In FIG. 2B, for the sake of convenience, illustration of a gate insulating film 22, an interlayer insulating film 24, and a pixel electrode 25 shown in FIG. 3 to be described later is omitted. For).
画素1aには、2個の薄膜トランジスタQ1・Q2が形成されている。薄膜トランジスタQ1は、駆動する画素1aを選択するための選択トランジスタ(スイッチングトランジスタ)であり、薄膜トランジスタQ2は、画素1aを駆動する駆動トランジスタである。 In the pixel 1a, two thin film transistors Q1 and Q2 are formed. The thin film transistor Q1 is a selection transistor (switching transistor) for selecting the pixel 1a to be driven, and the thin film transistor Q2 is a drive transistor for driving the pixel 1a.
薄膜トランジスタQ1は、ゲートバスGmの信号により駆動され、オンされたときのソースバスSnの信号を薄膜トランジスタQ2のゲート電極に印加する。薄膜トランジスタQ2は、薄膜トランジスタQ1によってゲート電位が高電位にされたときに、コモン電位Vcomと電源バスVDDによる駆動電位Vddとの差の電位、すなわち図1(a)(b)で説明した電圧VbまたはVwを、コモン電極12と画素電極25との間に印加して、電解液30に電流を流す。コモン電極12と画素電極25との間の電位に応じて、電解液30中のデポジション材料である銀が酸化還元反応を起こし、これによって、画素1aを黒化させたり白化させたりすることができる。 The thin film transistor Q1 is driven by the signal of the gate bus Gm and applies the signal of the source bus Sn when turned on to the gate electrode of the thin film transistor Q2. The thin film transistor Q2 has a potential difference between the common potential Vcom and the drive potential Vdd by the power supply bus VDD when the gate potential is raised by the thin film transistor Q1, that is, the voltage Vb described with reference to FIGS. Vw is applied between the common electrode 12 and the pixel electrode 25 to pass a current through the electrolytic solution 30. Depending on the potential between the common electrode 12 and the pixel electrode 25, silver as a deposition material in the electrolytic solution 30 causes an oxidation-reduction reaction, and thereby the pixel 1a may be blackened or whitened. it can.
このように、EDとしての表示素子1は、電流駆動型の表示素子であるので、各画素1aには駆動時に瞬間的に比較的大きな電流が流れる。この際の電圧降下を防止するために、電源バスVDDは太くする必要がある。ただ、画素サイズとの兼ね合いから、電源バスVDDはむやみに幅方向に太くすることはできないので、電源バスVDDを厚く形成することで対応するのが一般的である。 Thus, since the display element 1 as the ED is a current-driven display element, a relatively large current instantaneously flows through each pixel 1a during driving. In order to prevent a voltage drop at this time, the power supply bus VDD needs to be thick. However, since the power supply bus VDD cannot be unnecessarily thickened in the width direction due to the balance with the pixel size, it is general that the power supply bus VDD is formed thicker.
次に、画素1aにおける非観察側の基板20の構成について、さらに詳しく説明する。図3は、画素1aの詳細な構成を示す断面図である。なお、図3では、説明の理解をしやすくするために、互いに折れ曲がった複数の切断面を一方向につなげて模式的に示しており、単一の面で切断されたときの断面図ではないことを先に断わっておく。この点は、以下で登場する断面図でも同様である。 Next, the configuration of the non-observation side substrate 20 in the pixel 1a will be described in more detail. FIG. 3 is a cross-sectional view showing a detailed configuration of the pixel 1a. In FIG. 3, in order to facilitate the understanding of the description, a plurality of cut surfaces that are bent with respect to each other are schematically shown connected in one direction, and are not cross-sectional views when cut by a single surface. I refuse that first. This also applies to the sectional views appearing below.
駆動基板21上には、走査バスGmと、薄膜トランジスタQ1・Q2のゲート電極とが形成されている。薄膜トランジスタQ1のゲート電極は、走査バスGmと接続されている。そして、走査バスGmおよび各ゲート電極を覆うように、ゲート絶縁膜22が駆動基板21上に形成されている。 On the drive substrate 21, a scanning bus Gm and gate electrodes of the thin film transistors Q1 and Q2 are formed. The gate electrode of the thin film transistor Q1 is connected to the scanning bus Gm. A gate insulating film 22 is formed on the drive substrate 21 so as to cover the scanning bus Gm and each gate electrode.
ゲート絶縁膜22上には、薄膜トランジスタQ1・Q2の半導体がパターニング形成されているとともに、ソースバスSn、電源バスVDD、薄膜トランジスタQ1・Q2のソース/ドレイン電極および金属配線23が形成されている。薄膜トランジスタQ1のソース/ドレイン電極の一方の電極は、ソースバスSnと接続されており、他方の電極は、ゲート絶縁膜22に設けられるコンタクトホール22aを介して、薄膜トランジスタQ2のゲート電極と接続されている。また、薄膜トランジスタQ2のソース/ドレイン電極の一方の電極は、電源バスVDDと接続されており、他方の電極は、金属配線23と接続されている。なお、上記他方の電極は、金属配線23と一体形成されていてもよい。 On the gate insulating film 22, the semiconductors of the thin film transistors Q1 and Q2 are formed by patterning, and the source bus Sn, the power supply bus VDD, the source / drain electrodes of the thin film transistors Q1 and Q2, and the metal wiring 23 are formed. One electrode of the source / drain electrodes of the thin film transistor Q1 is connected to the source bus Sn, and the other electrode is connected to the gate electrode of the thin film transistor Q2 through a contact hole 22a provided in the gate insulating film 22. Yes. One electrode of the source / drain electrodes of the thin film transistor Q2 is connected to the power supply bus VDD, and the other electrode is connected to the metal wiring 23. The other electrode may be formed integrally with the metal wiring 23.
そして、薄膜トランジスタQ1・Q2の半導体、ソースバスSn、電源バスVDD、薄膜トランジスタQ1・Q2のソース/ドレイン電極および金属配線23を覆うように、層間絶縁膜24(第1の絶縁膜)が形成されており、この層間絶縁膜24上に画素電極25(第1の画素電極)が形成されている。画素電極25は、層間絶縁膜24に設けられるコンタクトホール24aを介して、金属配線23と接続されている。したがって、薄膜トランジスタQ2がオンされたときには、電源バスVDDからの電流が薄膜トランジスタQ2および金属配線23を介して画素電極25に供給されることになる。 Then, an interlayer insulating film 24 (first insulating film) is formed so as to cover the semiconductors of the thin film transistors Q1 and Q2, the source bus Sn, the power supply bus VDD, the source / drain electrodes of the thin film transistors Q1 and Q2, and the metal wiring 23. A pixel electrode 25 (first pixel electrode) is formed on the interlayer insulating film 24. The pixel electrode 25 is connected to the metal wiring 23 through a contact hole 24 a provided in the interlayer insulating film 24. Therefore, when the thin film transistor Q2 is turned on, the current from the power supply bus VDD is supplied to the pixel electrode 25 via the thin film transistor Q2 and the metal wiring 23.
画素電極25上には、コンタクトホール24aを覆うように(コンタクトホール24aよりも大きいサイズで)、絶縁膜26(第2の絶縁膜)が形成されている。そして、画素電極25と絶縁膜26の非形成領域25aで導通するように、多孔質金属酸化物電極27(第2の画素電極)が形成されている。なお、絶縁膜26および多孔質金属酸化物電極27の詳細(材料、形成方法)については後述する。なお、多孔質金属酸化物電極27の代わりに、画素電極25と同じ金属材料(アモルファスITO)からなる電極を第2の画素電極として形成してもよい。 An insulating film 26 (second insulating film) is formed on the pixel electrode 25 so as to cover the contact hole 24a (with a size larger than the contact hole 24a). A porous metal oxide electrode 27 (second pixel electrode) is formed so as to conduct in the pixel electrode 25 and the non-formation region 25a of the insulating film 26. Details (materials and formation method) of the insulating film 26 and the porous metal oxide electrode 27 will be described later. Instead of the porous metal oxide electrode 27, an electrode made of the same metal material (amorphous ITO) as the pixel electrode 25 may be formed as the second pixel electrode.
層間絶縁膜24に設けられたコンタクトホール24aは孔であるため、コンタクトホール24aの内部と外部とで画素電極25に凹凸が生じている。しかし、コンタクトホール24aを覆うように少なくとも画素電極25上に絶縁膜26が形成されているので、画素電極25のうちでコンタクトホール24aによる凹凸が生じている部分と観察側のコモン電極12との間では、絶縁膜26の存在によって電解液30に電流が流れなくなり、デポジション材料である銀の析出/溶解自体が行われなくなる。したがって、繰り返し駆動における、画素電極25の上記凹凸部分での銀の異常析出を回避することができ、表示素子1の性能劣化を回避することができる。 Since the contact hole 24a provided in the interlayer insulating film 24 is a hole, the pixel electrode 25 has irregularities inside and outside the contact hole 24a. However, since the insulating film 26 is formed on at least the pixel electrode 25 so as to cover the contact hole 24a, the portion of the pixel electrode 25 where the irregularities due to the contact hole 24a are generated and the common electrode 12 on the observation side In the meantime, due to the presence of the insulating film 26, no current flows through the electrolytic solution 30, and silver deposition / dissolution itself is not performed. Therefore, it is possible to avoid abnormal precipitation of silver on the uneven portions of the pixel electrode 25 in repeated driving, and to avoid performance deterioration of the display element 1.
また、コンタクトホール24aを覆うように絶縁膜26が形成されているので、本実施形態のように、画素電極25が電解液30中のデポジション材料である銀よりもイオン化傾向の大きいアモルファスITOで構成されている場合でも、コンタクトホール24a内およびコンタクトホール24a上に位置する画素電極25が電解液30によって溶解するのを抑えることができる。したがって、コンタクトホール24aの画素電極25の溶解により、電源バスVDDからの電流が画素1aに供給されなくなって欠陥画素となり、表示不良が生じるのを低減することもできる。 In addition, since the insulating film 26 is formed so as to cover the contact hole 24a, the pixel electrode 25 is made of amorphous ITO having a higher ionization tendency than silver which is a deposition material in the electrolytic solution 30 as in the present embodiment. Even when configured, it is possible to prevent the pixel electrode 25 located in the contact hole 24 a and on the contact hole 24 a from being dissolved by the electrolytic solution 30. Therefore, by dissolving the pixel electrode 25 in the contact hole 24a, the current from the power supply bus VDD is not supplied to the pixel 1a, resulting in a defective pixel, which can reduce display defects.
〔画素の他の構成〕
図4は、画素1aの他の構成を示す断面図である。同図に示すように、絶縁膜26は、開口部26pを有し、かつ、1つの画素1a内で層構成が同一の領域T以外の部分を覆うように形成されていてもよい。なお、層構成が同一とは、各層の材料、厚さ、層数などが同一であることを指す。例えば、図4では、開口部26pの内側では、ゲート絶縁膜22、電源バスVDD、層間絶縁膜24、画素電極25の各層が、各層ともに同一厚さでこの順で積層されており、層構成が同一であると言える。[Other pixel configurations]
FIG. 4 is a cross-sectional view showing another configuration of the pixel 1a. As shown in the figure, the insulating film 26 may have an opening 26p and may be formed so as to cover a portion other than the region T having the same layer configuration in one pixel 1a. Note that the same layer structure means that the material, thickness, number of layers, and the like of each layer are the same. For example, in FIG. 4, each layer of the gate insulating film 22, the power supply bus VDD, the interlayer insulating film 24, and the pixel electrode 25 is laminated in this order with the same thickness inside the opening 26 p. Can be said to be the same.
同図に示すように、層構成が同一の領域Tでは、画素電極25に凹凸が生じないので、1画素内で領域T以外の部分、すなわち、凹凸が生じている部分を覆うように絶縁膜26を形成することにより、凹凸部分での銀の異常析出を回避することができる。また、開口部26pの存在により、領域Tは絶縁膜26で覆われず、画素電極25が開口部26pを介してコモン電極12と対向するため、上記画素電極25を銀の析出/溶解による表示に寄与させて開口率を確保することができる。 As shown in the figure, in the region T having the same layer structure, the pixel electrode 25 does not have irregularities, so that the insulating film covers the portion other than the region T in one pixel, that is, the portion where the irregularities occur. By forming 26, it is possible to avoid abnormal precipitation of silver in the uneven portion. Further, the region T is not covered with the insulating film 26 due to the presence of the opening 26p, and the pixel electrode 25 faces the common electrode 12 through the opening 26p. Therefore, the pixel electrode 25 is displayed by deposition / dissolution of silver. The aperture ratio can be ensured by contributing to the above.
また、上記した多孔質金属酸化物電極27は、後述する実施例5のように、例えばインクジェット法により多孔質ITO材料を画素電極25上に塗布して形成されるが、絶縁膜26が開口部26pを有して形成される場合、絶縁膜26は、開口部26p内に多孔質金属酸化物電極27を形成する際の隔壁を兼ねていてもよい。この場合、表示素子1の作製時に、多孔質金属酸化物電極27の形成専用の隔壁を別途設けなくても済み、また、多孔質金属酸化物電極27の画素1aごとのパターニングも不要となるので、製造プロセスを簡略化することができる。 The porous metal oxide electrode 27 is formed by applying a porous ITO material on the pixel electrode 25 by, for example, an inkjet method, as in Example 5 described later. In the case of being formed with 26p, the insulating film 26 may also serve as a partition wall when the porous metal oxide electrode 27 is formed in the opening 26p. In this case, it is not necessary to separately provide a partition dedicated to the formation of the porous metal oxide electrode 27 when the display element 1 is manufactured, and patterning of the porous metal oxide electrode 27 for each pixel 1a is not necessary. The manufacturing process can be simplified.
また、図4の構成では、画素電極25は、駆動トランジスタである薄膜トランジスタQ2を覆うように層間絶縁膜24上に形成されており、絶縁膜26は、同じく薄膜トランジスタQ2を覆うように画素電極25上に形成されている。薄膜トランジスタQ2の形成領域は、ゲート、ソース、ドレインの各電極、半導体およびゲート絶縁膜22が積層された構造であるため、薄膜トランジスタQ2の上層の画素電極25に凹凸が生じやすい。しかし、コンタクトホール24aを覆うことに加えて、薄膜トランジスタQ2によって生じる画素電極25の凹凸部分を絶縁膜26で覆うことにより、繰り返し駆動における該凹凸部分での銀の異常析出を回避して、表示素子1の性能劣化をさらに回避することができる。 In the configuration of FIG. 4, the pixel electrode 25 is formed on the interlayer insulating film 24 so as to cover the thin film transistor Q2, which is a driving transistor, and the insulating film 26 is also formed on the pixel electrode 25 so as to cover the thin film transistor Q2. Is formed. The formation region of the thin film transistor Q2 has a structure in which the gate, source, and drain electrodes, the semiconductor, and the gate insulating film 22 are stacked. Therefore, the pixel electrode 25 in the upper layer of the thin film transistor Q2 is likely to be uneven. However, in addition to covering the contact hole 24a, the uneven portion of the pixel electrode 25 generated by the thin film transistor Q2 is covered with the insulating film 26, thereby avoiding abnormal precipitation of silver on the uneven portion in repeated driving, thereby preventing the display element. 1 performance degradation can be further avoided.
ところで、図5(a)〜図5(c)は、画素電極25および絶縁膜26の形成例を示す断面図である。なお、図5(a)および図5(c)は、前述した図3および図4の構成にそれぞれ対応している。これらの図に示すように、画素電極25は、1画素1a内で、層間絶縁膜24の表面の一部に形成され、絶縁膜26は、画素電極25および層間絶縁膜24の両方に形成されていてもよい。そして、絶縁膜26は、同図(a)に示すように、コンタクトホール24aの形成部分だけを覆うように形成されていてもよいし、同図(b)に示すように、開口部26pを形成して、凹凸の比較的大きな領域(例えばコンタクトホール24aおよび薄膜トランジスタQ1の形成領域)のみを覆うように形成されていてもよいし、同図(c)に示すように、開口部26pを形成して、層構成が同一の領域T以外の領域を覆うように形成されていてもよい(さらに薄膜トランジスタQ2を覆うように形成されてもよい)。 Incidentally, FIGS. 5A to 5C are cross-sectional views showing examples of forming the pixel electrode 25 and the insulating film 26. 5A and 5C correspond to the configurations of FIGS. 3 and 4 described above, respectively. As shown in these drawings, the pixel electrode 25 is formed on a part of the surface of the interlayer insulating film 24 in one pixel 1a, and the insulating film 26 is formed on both the pixel electrode 25 and the interlayer insulating film 24. It may be. The insulating film 26 may be formed so as to cover only the portion where the contact hole 24a is formed, as shown in FIG. 5A, or the opening 26p may be formed as shown in FIG. It may be formed so as to cover only a relatively uneven region (for example, a region where the contact hole 24a and the thin film transistor Q1 are formed), or an opening 26p is formed as shown in FIG. The layer structure may be formed so as to cover a region other than the same region T (and may be formed so as to cover the thin film transistor Q2).
また、図6(a)〜図6(c)は、画素電極25および絶縁膜26のさらなる形成例を示す断面図である。これらの図に示すように、画素電極25は、1画素1a内で、層間絶縁膜24の表面のほぼ全体に形成されていてもよい。この場合でも、画素電極25上に形成される絶縁膜26は、同図(a)に示すように、コンタクトホール24aの形成部分だけを覆うように形成されていてもよいし、同図(b)に示すように、開口部26pを形成して、凹凸の比較的大きな領域(例えばコンタクトホール24aおよび薄膜トランジスタQ1の形成領域)を覆うように形成されていてもよいし、同図(c)に示すように、開口部26pを形成して、層構成が同一の領域T以外の領域を覆うように形成されていてもよい(さらに薄膜トランジスタQ2を覆うように形成されてもよい)。 FIGS. 6A to 6C are cross-sectional views showing further examples of forming the pixel electrode 25 and the insulating film 26. As shown in these drawings, the pixel electrode 25 may be formed on almost the entire surface of the interlayer insulating film 24 in one pixel 1a. Even in this case, the insulating film 26 formed on the pixel electrode 25 may be formed so as to cover only the portion where the contact hole 24a is formed, as shown in FIG. ), The opening 26p may be formed so as to cover a relatively large uneven area (for example, the formation area of the contact hole 24a and the thin film transistor Q1), as shown in FIG. As shown, the opening 26p may be formed so as to cover a region other than the region T having the same layer configuration (and may be formed so as to cover the thin film transistor Q2).
つまり、図5(a)〜図5(c)のように、1画素に対して画素電極25を小さく形成する場合でも、図6(a)〜図6(c)のように、1画素に対して画素電極25を大きく形成する場合でも、その上層に形成される絶縁膜26の形成範囲を調整することで、画素電極25において実質的に電極として機能する領域(コモン電極12と対向する領域)を小さくし、その領域での平坦性を高めることができる。 That is, even when the pixel electrode 25 is formed smaller than one pixel as shown in FIGS. 5A to 5C, one pixel is used as shown in FIGS. 6A to 6C. On the other hand, even when the pixel electrode 25 is formed to be large, by adjusting the formation range of the insulating film 26 formed on the upper layer, a region that substantially functions as an electrode in the pixel electrode 25 (a region facing the common electrode 12). ) Can be reduced, and the flatness in that region can be improved.
〔電解液〕
次に、上述した電解液30の詳細について説明する。
電解液30は、銀または銀を化学構造中に含む化合物を含んでおり、電解液30に銀イオンが存在している。ここで、銀または銀を化学構造中に含む化合物とは、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物の総称である。このとき、固体状態や液体への可溶化状態や気体状態等の相の状態種、中性、アニオン性、カチオン性等の荷電状態種は、特に問わない。[Electrolyte]
Next, the detail of the electrolyte solution 30 mentioned above is demonstrated.
The electrolytic solution 30 contains silver or a compound containing silver in the chemical structure, and silver ions are present in the electrolytic solution 30. Here, silver or a compound containing silver in the chemical structure is a general term for compounds such as silver oxide, silver sulfide, metallic silver, silver colloidal particles, silver halide, silver complex compounds, and silver ions. At this time, any state state species such as a solid state, a solubilized state in a liquid, or a gas state, and a charged state species such as neutral, anionic, and cationic are not particularly limited.
電解液30に含まれる銀イオン濃度は、0.2モル/kg≦[Ag]≦2.0モル/kgが好ましい。銀イオン濃度が0.2モル/kgよりも少ないと、希薄な銀溶液となって駆動速度が遅延し、逆に、2モル/kgよりも大きいと、溶解性が劣化し、低温保存時に析出が起きやすくなる傾向にあり、不利である。 The silver ion concentration contained in the electrolytic solution 30 is preferably 0.2 mol / kg ≦ [Ag] ≦ 2.0 mol / kg. When the silver ion concentration is less than 0.2 mol / kg, the driving speed is delayed due to a dilute silver solution. Conversely, when the silver ion concentration is greater than 2 mol / kg, the solubility deteriorates and precipitates during low-temperature storage. Tends to occur, which is disadvantageous.
また、電解液30は、25℃における粘度が、0.1mPa・s以上100mPa・s未満であることが好ましく、溶媒に対する高分子バインダーの量が、重量比で10%未満であることが好ましい。さらに、電解液30は、有機溶媒、イオン性液体、酸化還元活性物質、支持電解質、錯化剤、白色散乱物、高分子バインダー等を必要に応じて選択して構成されてもよい。 The electrolyte solution 30 preferably has a viscosity at 25 ° C. of 0.1 mPa · s or more and less than 100 mPa · s, and the amount of the polymer binder with respect to the solvent is preferably less than 10% by weight. Furthermore, the electrolytic solution 30 may be configured by selecting an organic solvent, an ionic liquid, a redox active substance, a supporting electrolyte, a complexing agent, a white scattering material, a polymer binder, and the like as necessary.
〔第2の絶縁膜〕
次に、第2の絶縁膜としての絶縁膜26の詳細について説明する。
絶縁膜26の材料としては、良好な絶縁性を有し、成膜時に、スイッチング素子(薄膜トランジスタQ1・Q2)の半導体材料を劣化させないものが適用可能である。例えば、絶縁膜26として、酸化ケイ素等の無機酸化物や、窒化ケイ素等の無機窒化物、あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、パリレン等の有機化合物が適用可能である。さらには、有機材料と無機材料の複数層の重ね合わせで絶縁膜26を構成してもよい。[Second insulating film]
Next, details of the insulating film 26 as the second insulating film will be described.
As the material of the insulating film 26, a material having good insulating properties and not deteriorating the semiconductor material of the switching elements (thin film transistors Q1 and Q2) at the time of film formation can be used. For example, as the insulating film 26, inorganic oxides such as silicon oxide, inorganic nitrides such as silicon nitride, or polyimide, polyamide, polyester, polyacrylate, photo radical polymerization type, photo cation polymerization type photo curable resin, An organic compound such as a copolymer containing an acrylonitrile component, polyvinylphenol, polyvinyl alcohol, a novolac resin, cyanoethyl pullulan, or parylene is applicable. Further, the insulating film 26 may be formed by superposing a plurality of layers of an organic material and an inorganic material.
絶縁膜26の形成方法としては、例えば、全面塗布後、所定形状にパターニングする方法と、ダイレクトに所定形状でパターニング形成する方法とがある。前者の方法の場合、上記光硬化性樹脂を用いてスピンコート成膜し、パターン露光、現像の各工程を経て、コンタクトホール24aの形状よりも少し大きめにパターンを残すのが望ましい。なお、絶縁膜26の形成パターンが大きすぎると、多孔質金属酸化物電極27と画素電極25との接触面積が小さくなって導通時の抵抗が大きくなり、逆に小さすぎると、コンタクトホール24aの保護機能および銀の異常析出を防止する機能が失われる。なお、成膜材料の塗布方法は、上記のスピンコートに限定されるわけではなく、スプレーコート、スリットコート、ディッピングコート等でもよい。また、ドライフィルムレジストをラミネートして用いることもできる。一方、後者の方法の場合、インクジェット法、ディスペンサ法、スクリーン印刷、などの塗布方法を適用することが可能である。 As a method of forming the insulating film 26, for example, there are a method of patterning into a predetermined shape after coating the entire surface, and a method of patterning and forming directly in a predetermined shape. In the case of the former method, it is desirable to form a spin coat film using the above-mentioned photocurable resin, leave the pattern slightly larger than the shape of the contact hole 24a through the steps of pattern exposure and development. If the formation pattern of the insulating film 26 is too large, the contact area between the porous metal oxide electrode 27 and the pixel electrode 25 is reduced and the resistance during conduction is increased. Conversely, if the formation pattern is too small, the contact hole 24 a The protective function and the function of preventing abnormal precipitation of silver are lost. Note that the coating method of the film forming material is not limited to the above-described spin coating, and may be spray coating, slit coating, dipping coating, or the like. Also, a dry film resist can be laminated and used. On the other hand, in the case of the latter method, it is possible to apply coating methods, such as an inkjet method, a dispenser method, and screen printing.
〔多孔質金属酸化物電極〕
次に、多孔質金属酸化物電極27の詳細について説明する。
一般に、多孔質構造の電極を構成する微粒子の主成分としては、Cu、Al、Ag、Pd等の金属や、ITO、SnO2、TiO2、ZnO等の金属酸化物、カーボンナノチューブ、グラッシーカーボン、ダイヤモンドライクカーボン、窒素含有カーボン等の炭素電極等があげられるが、画素電極25の耐久性の面から、多孔質金属酸化物電極27としては、特に、ITO、SnO2およびZnO等の金属酸化物から選択されることが好ましい。[Porous metal oxide electrode]
Next, details of the porous metal oxide electrode 27 will be described.
In general, as the main component of the fine particles constituting the electrode having a porous structure, metals such as Cu, Al, Ag and Pd, metal oxides such as ITO, SnO 2 , TiO 2 and ZnO, carbon nanotubes, glassy carbon, Examples of the carbon electrode include diamond-like carbon and nitrogen-containing carbon. From the viewpoint of durability of the pixel electrode 25, the porous metal oxide electrode 27 is particularly preferably a metal oxide such as ITO, SnO 2 and ZnO. Is preferably selected from.
ここで、「多孔質構造」とは、電極中にナノメートルサイズの孔が無数に存在する、いわゆるナノ多孔質構造の内部を、電解液中に含まれるイオン種が移動可能な構造を有することを言う。そのため、多孔質金属酸化物電極27を構成する微粒子の平均粒子径は、5nmから30nm程度が好ましい。上記微粒子としては、不定形、針状、球形等、任意の形状のものを用いることができる。 Here, the “porous structure” has a structure in which ionic species contained in the electrolytic solution can move inside a so-called nanoporous structure in which an infinite number of nanometer-sized pores exist in the electrode. Say. Therefore, the average particle diameter of the fine particles constituting the porous metal oxide electrode 27 is preferably about 5 nm to 30 nm. As the fine particles, those having an arbitrary shape such as an indeterminate shape, a needle shape, a spherical shape and the like can be used.
このような多孔質構造を有する多孔質金属酸化物電極27を設けることにより、多孔質金属酸化物電極27中にデポジション材料である銀が担持され、この部分に電源バスVDDからの電流が画素電極25を介して供給されるので、電流供給時の酸化還元反応速度(駆動速度)を速めることができる。 By providing the porous metal oxide electrode 27 having such a porous structure, silver as a deposition material is supported in the porous metal oxide electrode 27, and current from the power supply bus VDD is supplied to the pixel in this portion. Since it is supplied via the electrode 25, the oxidation-reduction reaction speed (driving speed) at the time of current supply can be increased.
多孔質金属酸化物電極27の形成方法としては、絶縁膜26の場合と同様に、全面塗布後、所定形状にパターニングする方法と、ダイレクトに所定形状でパターニング形成する方法とがあるが、本実施形態では、特に後者の方法を採用している。後者の方法としては、インクジェット法、ディスペンサ法など、基板20に非接触で材料を飛翔させる方式が望ましい。この場合、バンクとなる絶縁膜26をセパレーターとして利用し、絶縁膜26に撥液処理を施すことで、多孔質状の金属酸化物を各画素ごとに良好にパターニングすることが可能となる。 As the method for forming the porous metal oxide electrode 27, there are a method of patterning into a predetermined shape after coating the entire surface, and a method of patterning and forming directly in a predetermined shape, as in the case of the insulating film 26. In the embodiment, the latter method is particularly employed. As the latter method, a method of flying a material without contact with the substrate 20 such as an ink jet method or a dispenser method is desirable. In this case, the insulating film 26 serving as a bank is used as a separator, and the insulating film 26 is subjected to a liquid repellent treatment, whereby the porous metal oxide can be satisfactorily patterned for each pixel.
〔実施例〕
次に、本実施形態の表示素子1の実施例について、図3等を参照しながら、実施例1〜7として説明する。また、実施例1〜7との比較のため、比較例1も併せて示す。〔Example〕
Next, examples of the display element 1 of the present embodiment will be described as Examples 1 to 7 with reference to FIG. Moreover, Comparative Example 1 is also shown for comparison with Examples 1-7.
(実施例1)
<電解液の作製>
ジメチルスルホキシド(以下、DMSOと言う)2.5g中に、ヨウ化ナトリウム90mg、ヨウ化銀75mgを加えて完全に溶解させた後に、平均分子量約15000のポリビニルピロリドン150mgを加えて、120℃に加熱しながら1時間攪拌し、溶液化した。この溶液に、さらに平均分子量が約10万のポリエチレングリコール(以下、PEGと言う)と、酸化チタンの粉末とを加えて混合し、ゲル状の白色の電解液30を作製した。このとき、PEGは電解液30の5wt%とし、酸化チタンの粉末は電解液30の30wt%とした。Example 1
<Preparation of electrolyte>
In 2.5 g of dimethyl sulfoxide (hereinafter referred to as DMSO), 90 mg of sodium iodide and 75 mg of silver iodide were added and completely dissolved. The solution was stirred for 1 hour to form a solution. To this solution, polyethylene glycol having an average molecular weight of about 100,000 (hereinafter referred to as PEG) and titanium oxide powder were added and mixed to prepare a gel-like white electrolytic solution 30. At this time, PEG was 5 wt% of the electrolytic solution 30, and the titanium oxide powder was 30 wt% of the electrolytic solution 30.
<観察側の基板の作製>
コモン基板11としてガラス基板を用いた。そして、コモン基板11上に、透明導電膜である結晶性ITOをスパッタ法にて150nmの膜厚となるように成膜し、全面に(各画素1aに共通の)コモン電極12を形成し、観察側の基板10を作製した。<Preparation of the substrate on the observation side>
A glass substrate was used as the common substrate 11. Then, on the common substrate 11, a crystalline ITO that is a transparent conductive film is formed to a thickness of 150 nm by a sputtering method, and a common electrode 12 (common to each pixel 1a) is formed on the entire surface. The substrate 10 on the observation side was produced.
<非観察側の基板の作製>
[工程1:ベースの形成]
駆動基板21としてガラス基板を用い、この駆動基板21上に、2次元マトリクス状に、1画素当たり2個のTFT(薄膜トランジスタQ1・Q2)を有するTFTアレイを形成し、そのTFTアレイを覆うように層間絶縁層24を形成し、さらに層間絶縁膜24上に、アモルファスITOを用いて薄い画素電極25を各画素1aに対応して形成した。駆動基板21上に画素電極25まで形成したものを、ここでは、基板20のベースと呼ぶことにする。<Preparation of non-observation side substrate>
[Step 1: Formation of base]
A glass substrate is used as the driving substrate 21, and a TFT array having two TFTs (thin film transistors Q 1 and Q 2) per pixel is formed on the driving substrate 21 in a two-dimensional matrix form so as to cover the TFT array. An interlayer insulating layer 24 was formed, and a thin pixel electrode 25 was formed on the interlayer insulating film 24 using amorphous ITO corresponding to each pixel 1a. The substrate formed up to the pixel electrode 25 on the drive substrate 21 is referred to as the base of the substrate 20 here.
なお、ベースの作製まで、すなわち画素電極25の形成までは、周知の技術により行うことができる。例えば、表示素子1と同じ電流駆動型素子であるECDや、有機EL表示素子等で広く公知となっている技術により、画素電極25までの形成が可能である。 Note that the process up to the production of the base, that is, the formation of the pixel electrode 25 can be performed by a known technique. For example, it is possible to form up to the pixel electrode 25 by a technique widely known for ECD, which is the same current drive type element as the display element 1, an organic EL display element, and the like.
ここで、後述する絶縁膜26と、その下層の電極パターンや配線パターンとの位置関係を明確にする目的で、画素電極25までの形成について図面を用いて説明を補足しておく。図7(a)〜図7(f)は、駆動基板21上に画素電極25を形成するまでの各工程を示す平面図である。 Here, for the purpose of clarifying the positional relationship between an insulating film 26, which will be described later, and the electrode pattern and wiring pattern below it, the description up to the formation of the pixel electrode 25 will be supplemented with reference to the drawings. FIG. 7A to FIG. 7F are plan views showing each process until the pixel electrode 25 is formed on the drive substrate 21.
まず、駆動基板21上に、走査バスGmおよび薄膜トランジスタQ1・Q2の各ゲート電極G1・G2を形成する(図7(a)参照)。次に、走査バスGmおよび各ゲート電極G1・G2を覆うように、駆動基板21のほぼ全面にゲート絶縁膜22を形成するとともに、ゲート絶縁膜22にコンタクトホール22aを形成する(図7(b)参照)。なお、図7(b)では、ゲート絶縁膜22を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜22の図示を省略し、コンタクトホール22aの外縁のみを破線で示している。 First, the scanning bus Gm and the gate electrodes G1 and G2 of the thin film transistors Q1 and Q2 are formed on the driving substrate 21 (see FIG. 7A). Next, a gate insulating film 22 is formed on almost the entire surface of the drive substrate 21 so as to cover the scanning bus Gm and the gate electrodes G1 and G2, and a contact hole 22a is formed in the gate insulating film 22 (FIG. 7B). )reference). In FIG. 7B, when the gate insulating film 22 is illustrated, the vertical relationship between layers is complicated. For convenience, the gate insulating film 22 is not illustrated and only the outer edge of the contact hole 22a is indicated by a broken line. Is shown.
続いて、ゲート絶縁膜22上の所定の位置に、薄膜トランジスタQ1・Q2の半導体A1・A2をパターニング形成し(図7(c)参照)、さらに、ソースバスSn、薄膜トランジスタQ1のソース/ドレイン電極の一方として機能する電極E11および他方として機能する電極E12、薄膜トランジスタQ2のソース/ドレイン電極の一方として機能する電極E21および他方として機能する電極E22、金属配線23、電源バスVDDを形成する(図7(d)参照)。このとき、薄膜トランジスタQ1の電極E11をソースバスSnと接続して形成し、薄膜トランジスタQ1の電極E12を、ゲート絶縁膜22のコンタクトホール22aを介して薄膜トランジスタQ2のゲート電極G2と接続して形成する。また、薄膜トランジスタQ2の電極E21を電源バスVDDと接続して形成し、薄膜トランジスタQ2の電極E22を金属配線23と接続して形成する。なお、電極E22と金属配線23とを一体的に形成してもよい。 Subsequently, the semiconductors A1 and A2 of the thin film transistors Q1 and Q2 are patterned and formed at predetermined positions on the gate insulating film 22 (see FIG. 7C), and further the source bus Sn and the source / drain electrodes of the thin film transistor Q1 are formed. The electrode E11 functioning as one and the electrode E12 functioning as the other, the electrode E21 functioning as one of the source / drain electrodes of the thin film transistor Q2, the electrode E22 functioning as the other, the metal wiring 23, and the power supply bus VDD are formed (FIG. 7 ( d)). At this time, the electrode E11 of the thin film transistor Q1 is formed connected to the source bus Sn, and the electrode E12 of the thin film transistor Q1 is formed connected to the gate electrode G2 of the thin film transistor Q2 through the contact hole 22a of the gate insulating film 22. Further, the electrode E21 of the thin film transistor Q2 is formed connected to the power supply bus VDD, and the electrode E22 of the thin film transistor Q2 is formed connected to the metal wiring 23. The electrode E22 and the metal wiring 23 may be integrally formed.
次に、図7(d)で形成した電極パターンおよび配線パターンを覆うように、層間絶縁膜24を形成するとともに、層間絶縁膜24にコンタクトホール24aを形成する(図7(e)参照)。なお、図7(e)では、層間絶縁膜24を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、層間絶縁膜24の図示を省略し、コンタクトホール24aの外縁のみを破線で示している。 Next, an interlayer insulating film 24 is formed so as to cover the electrode pattern and the wiring pattern formed in FIG. 7D, and a contact hole 24a is formed in the interlayer insulating film 24 (see FIG. 7E). In FIG. 7E, when the interlayer insulating film 24 is illustrated, the illustration of the vertical relationship of the layers is complicated. For convenience, the interlayer insulating film 24 is omitted and only the outer edge of the contact hole 24a is indicated by a broken line. Is shown.
そして、層間絶縁膜24上およびコンタクトホール24aの内部に画素電極25を形成する(図7(f)参照)。これにより、画素電極25は、コンタクトホール24aを介して金属配線23と接続される。また、このとき、画素電極25は、図7(e)で示した薄膜トランジスタQ1・Q2や段差部Cを覆うように、1画素全体に形成される。 Then, the pixel electrode 25 is formed on the interlayer insulating film 24 and inside the contact hole 24a (see FIG. 7F). Thus, the pixel electrode 25 is connected to the metal wiring 23 through the contact hole 24a. At this time, the pixel electrode 25 is formed over the entire pixel so as to cover the thin film transistors Q1 and Q2 and the stepped portion C shown in FIG.
ここで、上記の段差部Cとは、電源バスVDDと薄膜トランジスタQ2のゲート電極G2とが層間絶縁膜24を介して交差することにより段差が形成される部分である。なお、電源バスVDDとゲート電極G2とが層間絶縁膜24を介して交差する部分では、補助容量(Csとも言う)が形成される。 Here, the stepped portion C is a portion where a step is formed when the power supply bus VDD and the gate electrode G2 of the thin film transistor Q2 intersect via the interlayer insulating film 24. Note that an auxiliary capacitor (also referred to as Cs) is formed at a portion where the power supply bus VDD and the gate electrode G2 intersect via the interlayer insulating film 24.
[工程2:第2の絶縁膜の形成]
次に、工程1で形成されたベースの画素電極25上に、コンタクトホール24aのみを覆うように第2の絶縁膜としての絶縁膜26を形成した。より詳しくは、ベース上に塗布型感光性アクリル樹脂(JSR社、型番:PC403)をスピンコート3000rpmで成膜した。なお、上記樹脂の厚みは0.5μmとした。続いて、所定のフォトマスクを用い、照射光量200mJ/cm2で露光を行い、その後、現像、焼成を行った。なお、現像は、所定の現像液TMAH(テトラメチルアンモニウムヒドロキシド)0.238wt%水溶液で1分間行った。焼成は、220℃で1時間行った。図8は、このときの絶縁膜26(塗布型感光性アクリル樹脂)の形成パターンを示している。なお、図8では、絶縁膜26と下層との位置関係を明確にするため、画素電極25をその縁のみ二点鎖線で示している。以下の図面でも同様に図示するものとする。[Step 2: Formation of second insulating film]
Next, an insulating film 26 as a second insulating film was formed on the base pixel electrode 25 formed in Step 1 so as to cover only the contact hole 24a. More specifically, a coating type photosensitive acrylic resin (JSR, model number: PC403) was formed on the base at a spin coat of 3000 rpm. The thickness of the resin was 0.5 μm. Subsequently, using a predetermined photomask, exposure was performed with an irradiation light amount of 200 mJ / cm 2 , and then development and baking were performed. The development was performed for 1 minute with a predetermined developer TMAH (tetramethylammonium hydroxide) 0.238 wt% aqueous solution. Firing was performed at 220 ° C. for 1 hour. FIG. 8 shows a formation pattern of the insulating film 26 (coating photosensitive acrylic resin) at this time. In FIG. 8, only the edge of the pixel electrode 25 is indicated by a two-dot chain line in order to clarify the positional relationship between the insulating film 26 and the lower layer. The same applies to the following drawings.
[工程3:多孔質金属酸化物電極材料の塗布]
次に、画素電極25および画素電極25上の絶縁膜26を覆うように、多孔質ITOを塗布し、平均膜厚0.5μmの多孔質ITO膜を形成した。塗布には、スプレー塗布装置(株式会社ワイディー・メカトロソリューションズ社製のSTS600)を用いた。このときの塗布の条件は、以下の通りである。
・スプレーガンのノズル型番:アトマックスノズルAM25(株式会社アトマックス社製)
・霧化エア:窒素ガス(N2)
・霧化エアの流量:8L/min
・塗布液(ITOインク)型番:X806CN27S(住友金属鉱山株式会社製)
・塗布液流量:7mL/min
・ノズル吐出速度:300mm/秒
・ノズル−駆動基板間距離:60mm[Step 3: Application of porous metal oxide electrode material]
Next, porous ITO was applied to cover the pixel electrode 25 and the insulating film 26 on the pixel electrode 25 to form a porous ITO film having an average film thickness of 0.5 μm. For the application, a spray application apparatus (STS600 manufactured by YIDY MECATOR SOLUTIONS Co., Ltd.) was used. The coating conditions at this time are as follows.
・ Nozzle model number of spray gun: Atmax nozzle AM25 (manufactured by Atmax Co., Ltd.)
・ Atomization air: Nitrogen gas (N 2 )
・ Flow rate of atomizing air: 8L / min
-Coating liquid (ITO ink) Model number: X806CN27S (manufactured by Sumitomo Metal Mining Co., Ltd.)
・ Coating liquid flow rate: 7mL / min
・ Nozzle discharge speed: 300 mm / second ・ Nozzle-drive substrate distance: 60 mm
[工程4:多孔質金属酸化物電極のパターニング形成]
工程3で形成された多孔質ITO膜を、既存のフォトリソグラフィ技術によりパターニングし、多孔質金属酸化物電極27を形成した。なお、パターニングについての詳細は、以下の通りである。[Step 4: Patterning of porous metal oxide electrode]
The porous ITO film formed in step 3 was patterned by an existing photolithography technique to form a porous metal oxide electrode 27. Details of patterning are as follows.
東京応化工業社製のレジスト材(型番:OFPR800LB)を、スピンコート条件1000rpmで塗布した後、ホットプレート上で80℃で5分間乾燥させた。そして、所定サイズのフォトマスクを用い、露光量120mJ/cm2でパターン露光した後、所定の現像液(TMAH(テトラメチルアンモニウムヒドロキシド)2.38wt%水溶液)で120秒現像を行った。その後、林純薬工業社製のエッチング第二塩鉄液を用い、200秒間エッチングを行った。レジスト材の剥離は、NaOH2wt%水溶液を用い、剥離後、80℃オーブンで1時間の乾燥を行った。A resist material (model number: OFPR800LB) manufactured by Tokyo Ohka Kogyo Co., Ltd. was applied at a spin coating condition of 1000 rpm, and then dried at 80 ° C. for 5 minutes on a hot plate. Then, using a photomask of a predetermined size, pattern exposure was performed with an exposure amount of 120 mJ / cm 2 , and then development was performed with a predetermined developer (TMAH (tetramethylammonium hydroxide) 2.38 wt% aqueous solution) for 120 seconds. Thereafter, etching was performed for 200 seconds using an etching ferric salt solution manufactured by Hayashi Pure Chemical Industries. The resist material was peeled off by using a NaOH 2 wt% aqueous solution, followed by drying in an oven at 80 ° C. for 1 hour after peeling.
<シール剤の塗布>
次に、多孔質金属酸化物電極27が形成された基板20の周縁部に、電解液30の注入口を除いて、ディスペンサを用いて、熱硬化型のオレフィン系シール剤を塗布した。そして、シール剤中に25μmのビーズスペーサを配置することで、基板10・20間のギャップが25μmとなるように設定した。<Application of sealant>
Next, a thermosetting olefin-based sealant was applied to the peripheral edge of the substrate 20 on which the porous metal oxide electrode 27 was formed, using a dispenser, except for the inlet for the electrolytic solution 30. Then, by arranging a 25 μm bead spacer in the sealant, the gap between the substrates 10 and 20 was set to 25 μm.
<基板の貼り合わせ>
基板10・20を上記のシール剤を介して貼り合わせた後、加熱押圧してシール剤を硬化させ、内部が空の空セルを作製した。このとき、基板10・20間の距離を一定に保つため、φ25μmの球状スペーサをコモン基板11上に50個/mm2程度配置した。続いて、液晶パネルの製造等で用いられる真空注入法を用いて、空セルの内部に電解液30を注入し、電解液30の注入口を、紫外線硬化型接着剤にて封止し、実施例1の表示素子1を得た。<Board bonding>
After the substrates 10 and 20 were bonded to each other through the above-described sealing agent, the sealing agent was cured by heating and pressing to produce an empty cell with an empty interior. At this time, in order to keep the distance between the substrates 10 and 20 constant, spherical spacers with a diameter of 25 μm were arranged on the common substrate 11 at about 50 pieces / mm 2 . Subsequently, the electrolytic solution 30 is injected into the empty cell using a vacuum injection method used in the manufacture of a liquid crystal panel, and the injection port of the electrolytic solution 30 is sealed with an ultraviolet curable adhesive. The display element 1 of Example 1 was obtained.
(実施例2)
図9は、実施例2の絶縁膜26の形成パターンを示す平面図である。実施例2では、実施例1の[工程2:第2の絶縁膜の形成]において、コンタクトホール24aに加えて、2個の薄膜トランジスタQ1・Q2をさらに覆うように、絶縁膜26を画素電極25上に形成した以外は、実施例1と同様の手法で表示素子1を作製した。(Example 2)
FIG. 9 is a plan view showing a formation pattern of the insulating film 26 of the second embodiment. In Example 2, in [Step 2: Formation of second insulating film] of Example 1, in addition to the contact hole 24a, the insulating film 26 is covered with the pixel electrode 25 so as to further cover the two thin film transistors Q1 and Q2. A display element 1 was produced in the same manner as in Example 1 except that it was formed above.
(実施例3)
図10(a)は、実施例3の絶縁膜26の形成パターンを示す平面図であり、図10(b)は、画素電極25の周縁部25bを示す平面図である。実施例3では、実施例1の[工程2:第2の絶縁膜の形成]において、コンタクトホール24aに加えて、2個の薄膜トランジスタQ1・Q2および画素電極25の周縁部25bをさらに覆うように、絶縁膜26を画素電極25上に形成した以外は、実施例1と同様の手法で表示素子1を作製した。実施例3では、絶縁膜26が画素電極25の周縁部25bを少なくとも覆う形状であるため、結果として、絶縁膜26が開口部26pを有することになり、開口部26p以外の領域で画素電極25を覆うことになる。(Example 3)
FIG. 10A is a plan view showing a formation pattern of the insulating film 26 of Example 3, and FIG. 10B is a plan view showing a peripheral edge 25b of the pixel electrode 25. FIG. In Example 3, in [Step 2: Formation of second insulating film] of Example 1, in addition to the contact hole 24a, the two thin film transistors Q1 and Q2 and the peripheral portion 25b of the pixel electrode 25 are further covered. The display element 1 was produced in the same manner as in Example 1 except that the insulating film 26 was formed on the pixel electrode 25. In Example 3, the insulating film 26 has a shape covering at least the peripheral edge 25b of the pixel electrode 25. As a result, the insulating film 26 has the opening 26p, and the pixel electrode 25 is formed in a region other than the opening 26p. Will be covered.
(実施例4)
図11は、実施例4の絶縁膜26の形成パターンを示す平面図である。実施例4では、実施例1の[工程2:第2の絶縁膜の形成]において、コンタクトホール24aに加えて、2個の薄膜トランジスタQ1・Q2、画素電極25の周縁部25b、および段差部Cをさらに覆うように、絶縁膜26を画素電極25上に形成した以外は、実施例1と同様の手法で表示素子1を作製した。Example 4
FIG. 11 is a plan view showing a formation pattern of the insulating film 26 of the fourth embodiment. In Example 4, in [Step 2: Formation of second insulating film] of Example 1, in addition to the contact hole 24a, two thin film transistors Q1 and Q2, a peripheral portion 25b of the pixel electrode 25, and a stepped portion C are used. The display element 1 was produced by the same method as in Example 1 except that the insulating film 26 was formed on the pixel electrode 25 so as to further cover the film.
なお、実施例4においても実施例3と同様に、絶縁膜26が画素電極25の周縁部25bを少なくとも覆う形状であるため、結果として絶縁膜26が実施例3よりも狭い開口部26pを有することになり、開口部26p以外の部分で画素電極25を覆うことになる。 In the fourth embodiment, as in the third embodiment, since the insulating film 26 has a shape covering at least the peripheral edge portion 25b of the pixel electrode 25, the insulating film 26 has an opening 26p narrower than that in the third embodiment. Therefore, the pixel electrode 25 is covered with a portion other than the opening 26p.
(実施例5)
実施例5では、実施例4において<非観察側の基板の作製>の工程の一部を以下のように変更した以外は、実施例4と同様の手法で表示素子1を作製した。なお、実施例5は、絶縁膜26の形成方法および多孔質金属酸化物電極27の形成方法が異なる以外は、実施例4と同様である。つまり、絶縁膜26の形状(形成範囲)については実施例4と同様であり、コンタクトホール24a、2個の薄膜トランジスタQ1・Q2、画素電極25の周縁部25b、および段差部Cを覆うように、絶縁膜26を画素電極25上に形成している(図11参照)。(Example 5)
In Example 5, the display element 1 was produced in the same manner as in Example 4 except that part of the process of <production of the non-observation side substrate> in Example 4 was changed as follows. Example 5 is the same as Example 4 except that the formation method of the insulating film 26 and the formation method of the porous metal oxide electrode 27 are different. That is, the shape (formation range) of the insulating film 26 is the same as that of the fourth embodiment, and covers the contact hole 24a, the two thin film transistors Q1 and Q2, the peripheral portion 25b of the pixel electrode 25, and the step portion C. An insulating film 26 is formed on the pixel electrode 25 (see FIG. 11).
<非観察側の基板の作製>
[工程2:第2の絶縁膜の形成]
工程1で形成されたベースの画素電極25上に、塗布型感光性アクリル樹脂(JSR社、型番:PC403)をスピンコート700rpmで成膜した。なお、上記樹脂の厚みは2.0μmとした。続いて、所定のフォトマスクを用い、照射光量200mJ/cm2で露光を行い、その後、現像、焼成を行った。現像は、所定の現像液TMAH(テトラメチルアンモニウムヒドロキシド)0.238wt%水溶液で2分間行った。焼成は、220℃で1時間行った。<Preparation of non-observation side substrate>
[Step 2: Formation of second insulating film]
A coating type photosensitive acrylic resin (JSR, model number: PC403) was formed on the base pixel electrode 25 formed in step 1 by spin coating at 700 rpm. The thickness of the resin was 2.0 μm. Subsequently, using a predetermined photomask, exposure was performed with an irradiation light amount of 200 mJ / cm 2 , and then development and baking were performed. Development was performed for 2 minutes with a 0.238 wt% aqueous solution of a predetermined developer TMAH (tetramethylammonium hydroxide). Firing was performed at 220 ° C. for 1 hour.
なお、実施例5においては、絶縁膜26の表面に対する液体材料(次に塗布する多孔質ITO)の非親和性の程度(はじきやすさ)が、基板上の絶縁膜26の非形成領域(画素電極25上の非形成領域および層間絶縁膜24の表面を含む)に比べて高くなるように、絶縁膜26の表面および絶縁膜26の非形成領域の少なくとも一方に表面処理を施しておくことが好ましい。このような表面処理により、次に多孔質金属酸化物電極27を形成すべく、薄膜層(多孔質金属酸化物電極27)の厚みに比べて多量の液体材料を吐出しても、その液体材料が絶縁膜26を乗り越えて隣りの画素1aに溢れ出ることがなく、各画素1aの所定の領域、すなわち、絶縁膜26の非形成領域にのみ液体材料を充填することができる。つまり、絶縁膜26をバンクとして機能させることができる。 In Example 5, the degree of non-affinity (ease of repelling) of the liquid material (the porous ITO to be applied next) with respect to the surface of the insulating film 26 depends on the non-formation region (pixels) of the insulating film 26 on the substrate. Surface treatment is performed on at least one of the surface of the insulating film 26 and the non-forming region of the insulating film 26 so as to be higher than the non-forming region on the electrode 25 and the surface of the interlayer insulating film 24. preferable. Even if a large amount of liquid material is ejected compared to the thickness of the thin film layer (porous metal oxide electrode 27) to form the porous metal oxide electrode 27 next by such surface treatment, the liquid material The liquid material can be filled only in a predetermined region of each pixel 1a, that is, a region where the insulating film 26 is not formed. That is, the insulating film 26 can function as a bank.
ここで、上記した表面処理としては、例えば導入ガスにフッ素またはフッ素化合物を含むガスを使用し、フッ素化合物および酸素を含む減圧雰囲気下あるいは大気圧雰囲気下でプラズマ照射をする減圧プラズマ処理や大気圧プラズマ処理が挙げられる。フッ素またはフッ素化合物を含むガスとしては、CF4、SF6、CHF3等が挙げられる。実施例5では、CF4プラズマ処理(圧力:5Pa、出力:5W、CF4流量:7sccm、時間:1分間)を行い、絶縁膜26と液体材料(多孔質ITO材料)との接触角を約60°とした。Here, as the above-described surface treatment, for example, a gas containing fluorine or a fluorine compound is used as an introduction gas, and the plasma irradiation is performed in a reduced pressure atmosphere or an atmospheric pressure atmosphere containing a fluorine compound and oxygen or an atmospheric pressure. Plasma treatment is mentioned. Examples of the gas containing fluorine or a fluorine compound include CF 4 , SF 6 , and CHF 3 . In Example 5, CF 4 plasma treatment (pressure: 5 Pa, output: 5 W, CF 4 flow rate: 7 sccm, time: 1 minute) is performed, and the contact angle between the insulating film 26 and the liquid material (porous ITO material) is about The angle was 60 °.
なお、上記の接触角とは、図12に示すように、固体の表面Sと液体の表面Lとの接点における、表面Sと表面Lとのなす角度α(°)を指す。接触角αが大きいほど、液体は固体に対して非親和性が高くなり、はじくことになる。上述した表面処理による効果を確実に得るためには、液体材料(多孔質ITO材料)の絶縁膜26の表面に対する接触角を50°以上とし、絶縁膜26の非形成領域に対する接触角を20°以下とすることが好ましい。 The contact angle refers to an angle α (°) between the surface S and the surface L at the contact point between the solid surface S and the liquid surface L, as shown in FIG. The larger the contact angle α, the higher the non-affinity of the liquid with respect to the solid. In order to surely obtain the effect of the surface treatment described above, the contact angle of the liquid material (porous ITO material) with respect to the surface of the insulating film 26 is set to 50 ° or more, and the contact angle with respect to the non-formation region of the insulating film 26 is set to 20 °. The following is preferable.
[工程3:多孔質金属酸化物電極材料の塗布]
工程2で形成した絶縁膜26の開口部26p内に、インクジェット法にて液体材料である多孔質ITOを滴下する。インクジェット法における吐出量は、多孔質ITOの塗布後の加熱処理により体積が減少したときに所望の厚みになるような量とする。なお、乾燥後に多孔質ITOを再度吐出して重ね合わせ処理を行うことにより、所望の厚みになるようにしてもよい。[Step 3: Application of porous metal oxide electrode material]
Porous ITO, which is a liquid material, is dropped into the opening 26p of the insulating film 26 formed in step 2 by an inkjet method. The ejection amount in the ink jet method is set to an amount such that a desired thickness is obtained when the volume is reduced by the heat treatment after the application of porous ITO. In addition, you may make it become desired thickness by discharging porous ITO again after drying, and performing an overlay process.
実施例5においては、吐出される液体材料の液滴の大きさに対して、絶縁膜26の大きさ(高さ、幅)を規定することにより、薄膜層(多孔質金属酸化物電極27)の厚さに比べて多量の液体材料を吐出しても、液体材料が絶縁膜26を乗り越えて溢れ出ることなく、所定の領域に液体材料が充填される。液体材料が溶媒を含む材料の場合は、液体材料を充填した後、加熱処理および/または減圧処理を行い、溶媒成分を除去することにより、液体材料の体積が減少し、絶縁膜26の非形成領域に薄膜層が形成される。このとき、絶縁膜26の非形成領域の表面、すなわち基板表面は、前述のように親和性(親液性)を示すように表面処理されているので、薄膜層が好適に密着する。 In Example 5, the thin film layer (porous metal oxide electrode 27) is defined by defining the size (height, width) of the insulating film 26 with respect to the size of the liquid material droplets to be discharged. Even when a large amount of liquid material is ejected compared to the thickness of the liquid material, the liquid material does not overflow over the insulating film 26, and the liquid material is filled in a predetermined region. In the case where the liquid material is a material containing a solvent, the volume of the liquid material is reduced by removing the solvent component by performing heat treatment and / or pressure reduction treatment after filling the liquid material, and the insulating film 26 is not formed. A thin film layer is formed in the region. At this time, the surface of the non-formation region of the insulating film 26, that is, the substrate surface is surface-treated so as to exhibit affinity (lyophilicity) as described above, and thus the thin film layer is suitably adhered.
なお、インクジェット方式としては、ピエゾジェット方式や、熱による気泡発生により吐出する方式のいずれであってもよいが、加熱による流動体の変質がない点で、ピエゾジェット方式が好ましい。実施例5では、コニカミノルタIJ株式会社製ピエゾヘッドKM512Mを有するインクジェット装置を用い、膜厚1.2μmの多孔質ITOを形成し、多孔質金属酸化物電極27とした。 The ink jet method may be either a piezo jet method or a method of discharging by the generation of bubbles due to heat, but the piezo jet method is preferred because there is no change in the quality of the fluid due to heating. In Example 5, a porous ITO with a film thickness of 1.2 μm was formed using an inkjet apparatus having a piezo head KM512M manufactured by Konica Minolta IJ Co., Ltd.
なお、実施例5では、絶縁膜26がバンクとなり、多孔質金属酸化物電極27の形成と同時に、多孔質金属酸化物電極27が絶縁膜26で区切られるので、実施例1の[工程4:多孔質金属酸化物電極のパターニング形成]は不要となる。 In Example 5, the insulating film 26 becomes a bank, and the porous metal oxide electrode 27 is separated by the insulating film 26 simultaneously with the formation of the porous metal oxide electrode 27. Therefore, [Step 4: [Pattern Formation of Porous Metal Oxide Electrode] is unnecessary.
(実施例6)
図13(a)(b)は、実施例6の表示素子1の非観察側の基板20における画素1aの平面図であって、図13(a)は、絶縁膜26および多孔質金属酸化物電極27を形成する前の状態での平面図を示し、図13(b)は、絶縁膜26および多孔質金属酸化物電極27を形成した後の状態での平面図を示している。なお、図13(a)(b)では、便宜上、ゲート絶縁膜22および層間絶縁膜24の図示を省略している。また、図13(c)は、実施例6の表示素子1の断面図である。(Example 6)
13A and 13B are plan views of the pixel 1a on the non-observation side substrate 20 of the display element 1 of Example 6, and FIG. 13A shows the insulating film 26 and the porous metal oxide. FIG. 13B shows a plan view of the state after forming the insulating film 26 and the porous metal oxide electrode 27. FIG. 13A and 13B, the gate insulating film 22 and the interlayer insulating film 24 are not shown for convenience. FIG. 13C is a cross-sectional view of the display element 1 of Example 6.
実施例6の表示素子1は、絶縁膜26の材料および厚さ(高さ)を変更して、絶縁膜26に基板間の距離(ギャップ)を制御するスペーサの機能を持たせている点以外は、実施例1と同様である。したがって、実施例6では、実施例1における<非観察側の基板の作製>の工程の一部を以下のように変更して表示素子1を作製した。 In the display element 1 of Example 6, the material and thickness (height) of the insulating film 26 are changed, and the insulating film 26 has a function of a spacer for controlling the distance (gap) between the substrates. These are the same as in Example 1. Therefore, in Example 6, the display element 1 was manufactured by changing a part of the process of <Manufacturing the non-observation side substrate> in Example 1 as follows.
なお、実施例6では、図13(a)に示すように、画素電極25は、コンタクトホール24aおよび補助容量を形成する電源バスVDDを覆うように形成されており、薄膜トランジスタQ1・Q2の上方には形成されていないものとする。また、多孔質金属酸化物電極27は、補助容量を形成する電源バスVDDを覆う画素電極25上に形成されているものとする。 In Example 6, as shown in FIG. 13A, the pixel electrode 25 is formed so as to cover the contact hole 24a and the power supply bus VDD that forms the auxiliary capacitance, and above the thin film transistors Q1 and Q2. Is not formed. Further, it is assumed that the porous metal oxide electrode 27 is formed on the pixel electrode 25 that covers the power supply bus VDD that forms the auxiliary capacitance.
<非観察側の基板の作製>
[工程2:第2の絶縁膜の形成]
工程1で形成されたベースの画素電極25上に、厚さ25μmのエポキシ系のネガ型感光性ドライフィルムレジストを、ラミネータを用いて温度50℃、圧力0.4MPa、速度1m/minの条件でラミネートした。次に、平行光露光機にて円柱パターンが形成されたフォトマスクを介して、400mJ/cm2の紫外線を照射し、続いて80℃のホットプレート上で5分間熱処理を行った。熱処理後、プロピレングリコールモノメチルエーテルアセテート(PGMEA)液を用いて現像処理を行い、紫外線の照射されていないレジスト材料を除去し、イソプロピルアルコール(IPA)液にてリンス処理を行った後、液を乾燥させることにより、絶縁膜26として、高さ25μmの柱状構造物を得た。柱状構造物のサイズは、コンタクトホールサイズ(10μm角)よりも大きくし、30μm角の柱状とした。<Preparation of non-observation side substrate>
[Step 2: Formation of second insulating film]
On the base pixel electrode 25 formed in the step 1, an epoxy negative photosensitive dry film resist having a thickness of 25 μm is used with a laminator at a temperature of 50 ° C., a pressure of 0.4 MPa, and a speed of 1 m / min. Laminated. Next, ultraviolet light of 400 mJ / cm 2 was irradiated through a photomask on which a cylindrical pattern was formed with a parallel light exposure machine, followed by heat treatment on an 80 ° C. hot plate for 5 minutes. After heat treatment, develop with propylene glycol monomethyl ether acetate (PGMEA) solution, remove the resist material not irradiated with ultraviolet rays, rinse with isopropyl alcohol (IPA) solution, and then dry the solution As a result, a columnar structure having a height of 25 μm was obtained as the insulating film 26. The size of the columnar structure was larger than the contact hole size (10 μm square), and a 30 μm square column was formed.
<基板の貼り合わせ>
基板10・20をシール剤を介して貼り合わせた後、加熱押圧してシール剤を硬化させ、内部が空の空セルを作製した。このとき、基板10・20間の距離を一定に保つための球状スペーサを配置せず、絶縁膜26によって基板10・20間の距離を一定に保つようにした。そして、真空注入法を用いて、空セルの内部に電解液30を注入し、電解液30の注入口を、紫外線硬化型接着剤にて封止し、実施例6の表示素子1を得た。<Board bonding>
After the substrates 10 and 20 were bonded together via a sealing agent, the sealing agent was cured by heating and pressing to produce an empty cell having an empty interior. At this time, a spherical spacer for keeping the distance between the substrates 10 and 20 constant was not arranged, and the distance between the substrates 10 and 20 was kept constant by the insulating film 26. Then, using the vacuum injection method, the electrolytic solution 30 was injected into the empty cell, and the injection port of the electrolytic solution 30 was sealed with an ultraviolet curable adhesive to obtain the display element 1 of Example 6. .
(実施例7)
図14(a)は、実施例7の表示素子1の平面図であり、図14(b)は、実施例7の表示素子1の模式的な断面図である。なお、図14(a)では、便宜上、ゲート絶縁膜22、層間絶縁膜24、画素電極25、観察側の基板10のコモン基板11およびコモン電極12の図示を省略している。また、図14(b)においても、便宜上、ゲート絶縁膜22、層間絶縁膜24および薄膜トランジスタQ1・Q2等の図示を省略して簡略化している。実施例7の表示素子1は、基板10側に隔壁部13を設け、基板20側の絶縁膜26の開口部26pの形状を円形とした以外は、実施例5と同様である。以下では、実施例5と異なる工程のみ示す。(Example 7)
FIG. 14A is a plan view of the display element 1 of the seventh embodiment, and FIG. 14B is a schematic cross-sectional view of the display element 1 of the seventh embodiment. In FIG. 14A, the gate insulating film 22, the interlayer insulating film 24, the pixel electrode 25, the common substrate 11 and the common electrode 12 of the observation-side substrate 10 are omitted for convenience. In FIG. 14B, the gate insulating film 22, the interlayer insulating film 24, the thin film transistors Q1 and Q2, etc. are not shown for the sake of convenience. The display element 1 of Example 7 is the same as Example 5 except that the partition wall 13 is provided on the substrate 10 side and the shape of the opening 26p of the insulating film 26 on the substrate 20 side is circular. Only the steps different from those in Example 5 are shown below.
<観察側の基板の作製>
コモン基板11としてガラス基板を用いた。そして、コモン基板11上に、透明導電膜である結晶性ITOをスパッタ法にて150nmの膜厚となるように成膜し、フォトリソグラフィ技術により、コモン電極12を形成した。さらに、コモン電極12上に、格子状の隔壁部13を線幅5μm、高さ15μmで形成し、観察側の基板10を作製した。<Preparation of the substrate on the observation side>
A glass substrate was used as the common substrate 11. Then, crystalline ITO, which is a transparent conductive film, was formed on the common substrate 11 to a thickness of 150 nm by a sputtering method, and the common electrode 12 was formed by photolithography. Further, a grid-like partition wall 13 was formed on the common electrode 12 with a line width of 5 μm and a height of 15 μm, and the substrate 10 on the observation side was manufactured.
ここで、隔壁部13を構成する材料としては、熱可塑性樹脂、熱硬化性樹脂、光硬化性樹脂等の材料を用いることができる。また、隔壁部13の形成方法としては、例えば、(1)感光性樹脂組成物をスピンコート法、スリットコート法等の方法にて基板上に塗布し、露光・現像工程を経て所望のパターンを得る方法、(2)非感光性樹脂組成物を基板上に形成後、レジストパターンをフォトプロセスもしくは印刷プロセスを用いて形成し、その後サンドブラストエッチング法にて樹脂組成物を除去していく方法、(3)直接スクリーン印刷法にてダイレクトに隔壁部13のパターンを印刷する方法がある。用いる材料は、隔壁部13の形成方法に合わせて適宜選択すればよい。 Here, as a material which comprises the partition part 13, materials, such as a thermoplastic resin, a thermosetting resin, and a photocurable resin, can be used. The partition wall 13 may be formed by, for example, (1) applying a photosensitive resin composition on a substrate by a spin coating method, a slit coating method, or the like, and forming a desired pattern through an exposure / development process. (2) A method in which a non-photosensitive resin composition is formed on a substrate, a resist pattern is formed by using a photo process or a printing process, and then the resin composition is removed by a sandblast etching method. 3) There is a method of printing the pattern of the partition wall 13 directly by a direct screen printing method. What is necessary is just to select the material to be used suitably according to the formation method of the partition part 13.
<非観察側の基板の作製>
[工程2:第2の絶縁膜の形成]
開口部26pの形状を円形とした以外は、実施例5と同様の条件で絶縁膜26を形成した。<Preparation of non-observation side substrate>
[Step 2: Formation of second insulating film]
The insulating film 26 was formed under the same conditions as in Example 5 except that the shape of the opening 26p was circular.
<基板の貼り合わせ>
画素電極25が絶縁膜26の円形の開口部26pを介して隔壁部13以外の位置でコモン電極12と対向するように、基板10・20をシール剤を介して貼り合わせた後、加熱押圧してシール剤を硬化させ、内部が空の空セルを作製した。そして、真空注入法を用いて、空セルの内部に電解液30を注入し、電解液30の注入口を、紫外線硬化型接着剤にて封止し、実施例7の表示素子1を得た。<Board bonding>
The substrates 10 and 20 are bonded together with a sealant so that the pixel electrode 25 faces the common electrode 12 at a position other than the partition wall 13 through the circular opening 26p of the insulating film 26, and then heated and pressed. Then, the sealing agent was cured, and an empty cell was produced. Then, using the vacuum injection method, the electrolytic solution 30 was injected into the empty cell, and the injection port of the electrolytic solution 30 was sealed with an ultraviolet curable adhesive to obtain the display element 1 of Example 7. .
(比較例1)
比較例1は、実施例1で説明した<非観察側の基板の作製>の工程の一部、すなわち、[工程2:第2の絶縁膜の形成]を省略して表示素子を作製した以外は、実施例1と同様である。(Comparative Example 1)
In Comparative Example 1, a part of the process of <Preparation of Non-Observing Side Substrate> described in Example 1, that is, [Step 2: Formation of second insulating film] is omitted, and a display element is manufactured. These are the same as in Example 1.
〔駆動検査〕
次に、実施例1〜7および比較例1の各表示素子を用いて、駆動検査を実施した。検査の手順は、以下の通りである。[Drive inspection]
Next, a driving test was performed using the display elements of Examples 1 to 7 and Comparative Example 1. The inspection procedure is as follows.
なお、実施例1〜7および比較例1では、各表示素子の画素ピッチを0.2mmとし、図15に示すように、有効画素エリアRを70mm×50mmとした。したがって、有効画素エリアRの画素数は、(70/0.2)×(50/0.2)=350×250=87500個となる。また、ここでは、有効画素エリアRを8分割して、以下の検査を行った。したがって、1エリアあたりの検査画素数は、87500/8≒10000個である。 In Examples 1 to 7 and Comparative Example 1, the pixel pitch of each display element was 0.2 mm, and the effective pixel area R was 70 mm × 50 mm as shown in FIG. Therefore, the number of pixels in the effective pixel area R is (70 / 0.2) × (50 / 0.2) = 350 × 250 = 87500. Further, here, the effective pixel area R is divided into eight and the following inspection is performed. Therefore, the number of inspection pixels per area is 87500 / 8≈10000.
まず、各エリアの画素全体に対して、電圧の印加、無印加を繰り返し、白/黒の表示を交互に繰り返し行った。なお、電圧印加による黒表示は、コントラストが10となるように行った。なお、コントラスト10とは、白と黒との視感反射率(Y値)比が10:1であることを示す。このとき、黒表示は、コモン電極12を基準として画素電極25に+1.2Vの電圧を1200msec印加することにより行い、白表示は、コモン電極12を基準として画素電極25に−1.2Vの電圧を2000msec印加することにより行った。連続駆動時は、黒印加パルスと白印加パルスとの間に1000msecの待ち時間を挿入した。 First, voltage application and non-application were repeated for all pixels in each area, and white / black display was alternately repeated. Note that black display by voltage application was performed so that the contrast was 10. Note that the contrast 10 indicates that the luminous reflectance (Y value) ratio between white and black is 10: 1. At this time, black display is performed by applying a voltage of +1.2 V to the pixel electrode 25 with respect to the common electrode 12 for 1200 msec, and white display is a voltage of −1.2 V to the pixel electrode 25 with respect to the common electrode 12. Was applied by applying 2000 msec. During continuous driving, a waiting time of 1000 msec was inserted between the black application pulse and the white application pulse.
次に、駆動回数(黒の表示回数)が1000回に達したところで、表示素子を分解し、電解液30を除去した。そして、各エリアごとに非観察側の基板20において20×20=400画素を顕微鏡にて観察し、Agの異常析出の有無を調べた。このとき、サイズがφ5μm以上のAgの析出を異常析出とした。このような処理を、Agの異常析出が確認されるまで、駆動回数が5000回、1万回、5万回、10万回に達するごとに行った。 Next, when the number of driving times (the number of black display times) reached 1000 times, the display element was disassembled and the electrolytic solution 30 was removed. Then, 20 × 20 = 400 pixels were observed with a microscope on the non-observation side substrate 20 for each area, and the presence or absence of abnormal precipitation of Ag was examined. At this time, precipitation of Ag having a size of φ5 μm or more was regarded as abnormal precipitation. Such treatment was performed every time the number of driving times reached 5000 times, 10,000 times, 50,000 times, and 100,000 times until the abnormal precipitation of Ag was confirmed.
図16は、実施例1〜7、比較例1の各表示素子の駆動回数ごとのAgの異常析出の発生状況を示している。 FIG. 16 shows the occurrence of abnormal precipitation of Ag for each number of driving times of the display elements of Examples 1 to 7 and Comparative Example 1.
比較例においては、1000回の駆動時点において、層間絶縁膜24のコンタクトホール24aでAgの異常析出が見られた。これは、画素電極25に凹凸が生じるコンタクトホール24aにおいて、電圧印加時にAgを析出させる反応が周囲の平坦な部分に比べて起こりにくいことが原因と考えられる。つまり、観察側を黒表示にするときに、観察側でのAgの析出が遅いために、非観察側に析出していたAgが完全に溶解せずに残ってしまう。そして、観察側を白表示にするときに、観察側で析出したAgを完全に溶解させるだけの十分な反応が起こるために、非観察側では残っていたAgに加えてAgの析出が起こる。このような過程を繰り返すことによって、非観察側で析出するAgは次第に大きくなり、異常析出として観察されるものと考えられる。 In the comparative example, abnormal deposition of Ag was observed in the contact hole 24a of the interlayer insulating film 24 at the time of driving 1000 times. This is thought to be because, in the contact hole 24a in which the pixel electrode 25 is uneven, the reaction of depositing Ag when applying a voltage is less likely to occur compared to the surrounding flat portion. In other words, when the observation side is displayed in black, since the precipitation of Ag on the observation side is slow, the Ag that has precipitated on the non-observation side remains without being completely dissolved. Then, when the observation side is displayed in white, a sufficient reaction to completely dissolve the Ag precipitated on the observation side occurs, and therefore, precipitation of Ag occurs in addition to the remaining Ag on the non-observation side. By repeating such a process, Ag deposited on the non-observation side gradually increases and is considered to be observed as abnormal precipitation.
これに対して、実施例1〜7では、いずれも、絶縁膜26が少なくともコンタクトホール24aを覆っているため、少なくとも1000回の駆動時点ではコンタクトホール24aでのAgの異常析出は確認されなかった。したがって、実施例1〜7の表示素子によれば、繰り返し駆動におけるコンタクトホール24aでのAgの異常析出を回避して、表示素子の性能劣化を回避できると言える。 On the other hand, in each of Examples 1 to 7, since the insulating film 26 covered at least the contact hole 24a, abnormal precipitation of Ag in the contact hole 24a was not confirmed at least when the driving was performed 1000 times. . Therefore, according to the display elements of Examples 1 to 7, it can be said that the abnormal precipitation of Ag in the contact hole 24a in the repeated driving can be avoided and the performance deterioration of the display element can be avoided.
なお、実施例1において、5000回の駆動時点では、画素電極25における薄膜トランジスタQ1・Q2の上方に位置する領域X1(図17参照)において、Agの異常析出が確認された。これは、薄膜トランジスタQ1・Q2の凹凸構造により、領域X1では画素電極25に凹凸が生じ、この凹凸部分でのAgを析出させる反応が周囲の平坦な部分に比べて相対的に起こりにくくなっているためと考えられる。 In Example 1, abnormal deposition of Ag was confirmed in the region X1 (see FIG. 17) of the pixel electrode 25 located above the thin film transistors Q1 and Q2 at the time of driving 5000 times. This is because the unevenness of the thin film transistors Q1 and Q2 causes unevenness in the pixel electrode 25 in the region X1, and the reaction for depositing Ag in the unevenness portion is relatively less likely to occur than in the surrounding flat portion. This is probably because of this.
しかし、実施例2〜7のように、さらに薄膜トランジスタQ1・Q2を覆うように絶縁膜26を画素電極25上に形成することにより、領域X1でのAgの異常析出を回避して、表示素子の性能劣化をさらに回避できることがわかる。 However, as in Examples 2 to 7, the insulating film 26 is formed on the pixel electrode 25 so as to further cover the thin film transistors Q1 and Q2, thereby avoiding abnormal precipitation of Ag in the region X1, and It can be seen that performance degradation can be further avoided.
また、層間絶縁膜24は、下層に形成された薄膜トランジスタQ1・Q2の凹凸を小さくするような平坦化機能を有しているが、完全に平坦にすることは難しく、多少の凹凸が残り、結果として画素電極25に凹凸が生じることになる。しかし、実施例2〜7のように絶縁膜26を設けることにより、層間絶縁膜24では除去しきれない凹凸によるAgの異常析出を回避して、表示素子の性能劣化を回避できるとも言うことができる。 The interlayer insulating film 24 has a flattening function to reduce the unevenness of the thin film transistors Q1 and Q2 formed in the lower layer, but it is difficult to completely flatten, and some unevenness remains. As a result, the pixel electrode 25 is uneven. However, it can be said that by providing the insulating film 26 as in Examples 2 to 7, abnormal precipitation of Ag due to unevenness that cannot be removed by the interlayer insulating film 24 can be avoided, and performance deterioration of the display element can be avoided. it can.
また、実施例2および6では、1万回の連続駆動後に、画素電極25の周辺部分の領域X2、X3(ともに図18参照)および領域X4(図19参照)において、Agの異常析出が観察された。これは、領域X2〜X4では、配線電極(電源バスVDD、走査バスGm)との段差により画素電極25に凹凸が生じ、この凹凸部分でのAgを析出させる反応が他の平坦な部分に比べて相対的に起こりにくくなっているためと考えられる。 In Examples 2 and 6, abnormal deposition of Ag was observed in the regions X2 and X3 (refer to FIG. 18) and the region X4 (refer to FIG. 19) in the peripheral portion of the pixel electrode 25 after 10,000 times of continuous driving. It was done. This is because, in the regions X2 to X4, the pixel electrode 25 is uneven due to the step with the wiring electrode (power supply bus VDD, scanning bus Gm), and the reaction of depositing Ag in this uneven portion is more than that of other flat portions. This is thought to be relatively difficult to occur.
しかし、実施例3〜5および実施例7のように、さらに画素電極25の周縁部25bを覆うように絶縁膜26を形成することにより、領域X2〜X4でのAgの異常析出を回避して、表示素子の性能劣化をさらに回避できることがわかる。 However, the abnormal deposition of Ag in the regions X2 to X4 can be avoided by forming the insulating film 26 so as to cover the peripheral edge 25b of the pixel electrode 25 as in the third to fifth and seventh embodiments. It can be seen that the performance deterioration of the display element can be further avoided.
また、実施例3では、5万回の連続駆動後に、Cs形成のための電極(ゲート電極G2)および配線(電源バスVDD)による画素電極25の凹凸部分である領域X5(図20参照、段差部Cに対応)において、Agの異常析出が観察された。しかし、実施例4、5、7に示すように、段差部Cを覆うように絶縁膜26を画素電極25上に形成することにより、領域X5でのAgの異常析出を回避して、表示素子の性能劣化をさらに回避できることがわかる。 In Example 3, after the continuous driving of 50,000 times, the region X5 (see FIG. 20, step), which is an uneven portion of the pixel electrode 25 due to the electrode for Cs formation (gate electrode G2) and wiring (power supply bus VDD) Abnormal precipitation of Ag was observed in part C). However, as shown in Examples 4, 5, and 7, by forming the insulating film 26 on the pixel electrode 25 so as to cover the stepped portion C, abnormal precipitation of Ag in the region X5 can be avoided, and the display element It can be seen that further performance degradation can be avoided.
さらに、実施例4および5では、10万回の連続駆動後に、絶縁膜26の開口部26pの角部X6(図21参照)において、Agの異常析出が発生していた。これは、絶縁膜26の開口部26pにおいては画素電極25に凹凸はないが、開口部26pの角部X6では開口部26pの他の部分と比べてAgの析出反応がやや起こりにくくなっているためと考えられる。 Furthermore, in Examples 4 and 5, abnormal Ag deposition occurred in the corner X6 (see FIG. 21) of the opening 26p of the insulating film 26 after 100,000 times of continuous driving. This is because the pixel electrode 25 is not uneven in the opening 26p of the insulating film 26, but the Ag precipitation reaction is slightly less likely to occur in the corner portion X6 of the opening 26p than in other portions of the opening 26p. This is probably because of this.
この点、絶縁膜26の開口部26pを円形にした実施例7では、10万回の連続駆動後にも局所的にAgの異常析出が見られる箇所はなった。これは、開口部26pのどの位置においても、Agの析出反応が同じように起こるためと考えられる。したがって、開口部26pを円形にすることにより、角部X6でのAgの異常析出を回避して、表示素子の性能劣化をさらに回避できることがわかる。なお、開口部26pを四角形状で形成した後、エッチング等により角部X6にアール(丸み)を持たせることにより、上記と同様の効果が得られるのは勿論のことである。 In this regard, in Example 7 in which the opening 26p of the insulating film 26 was circular, there was a place where abnormal precipitation of Ag was locally observed even after continuous driving 100,000 times. This is presumably because Ag precipitation occurs in the same way at any position of the opening 26p. Therefore, it can be seen that by making the opening 26p circular, abnormal precipitation of Ag at the corner portion X6 can be avoided, and further performance deterioration of the display element can be avoided. Needless to say, after the opening 26p is formed in a quadrangular shape, the corner X6 is rounded by etching or the like, so that the same effect as described above can be obtained.
なお、今回の連続駆動回数に基づく評価は、あくまでも作製した表示素子を相対的に評価するための指標である。また、上記の連続駆動回数は、電解液30やその他の構成材料によって変動するものであり、実用可能性を判断するものではない。 The evaluation based on the number of times of continuous driving this time is an index for relatively evaluating the manufactured display element. Further, the number of times of continuous driving described above varies depending on the electrolytic solution 30 and other constituent materials, and does not determine practicality.
なお、本実施形態では、電源バスVDDと薄膜トランジスタQ1・Q2のソース・ドレイン電極層とを同一面に形成した例にして説明したが、図22に示すように、電源バスVDDを薄膜トランジスタQ1・Q2のゲート電極層と同一面に形成した場合でも、絶縁膜26によって画素電極に凹凸が生じる部分を覆うことにより、本実施形態と同様の効果を得ることができる。 In this embodiment, the power supply bus VDD and the source / drain electrode layers of the thin film transistors Q1 and Q2 are formed on the same surface. However, as shown in FIG. 22, the power supply bus VDD is connected to the thin film transistors Q1 and Q2. Even when it is formed on the same surface as the gate electrode layer, the same effect as that of the present embodiment can be obtained by covering the part where the pixel electrode is uneven by the insulating film 26.
本発明の電気化学表示素子は、以下のように表現することができ、これによって以下の作用効果を奏する。 The electrochemical display element of the present invention can be expressed as follows, and has the following effects.
本発明の電気化学表示素子は、共通電極を有する観察側の基板と、画素電極を有する非観察側の基板との間に電解液を封入し、前記各電極間の電位に応じて前記電解液中のデポジション材料を酸化還元反応させることにより、表示を行う電気化学表示素子であって、前記非観察側の基板は、電源バスからの電流を駆動トランジスタを介して前記画素電極に供給するための金属配線と、前記駆動トランジスタおよび前記金属配線を覆うように形成される第1の絶縁膜とを有しており、前記画素電極は、前記第1の絶縁膜上に形成されているとともに、前記第1の絶縁膜に設けられるコンタクトホールを介して前記金属配線と接続されており、前記非観察側の基板は、さらに、前記コンタクトホールを覆うように前記画素電極上に形成される第2の絶縁膜を有していることを特徴としている。 In the electrochemical display element of the present invention, an electrolytic solution is sealed between an observation-side substrate having a common electrode and a non-observation-side substrate having a pixel electrode, and the electrolytic solution according to the potential between the electrodes. An electrochemical display element that performs display by oxidation-reduction reaction of the deposition material therein, the substrate on the non-observation side supplying current from a power supply bus to the pixel electrode through a driving transistor And a first insulating film formed so as to cover the driving transistor and the metal wiring, and the pixel electrode is formed on the first insulating film, The substrate is connected to the metal wiring through a contact hole provided in the first insulating film, and the non-observation side substrate is further formed on the pixel electrode so as to cover the contact hole. It is characterized by having an insulating film.
上記の構成によれば、非観察側の基板では、電源バスからの電流が駆動トランジスタおよび金属配線を介して画素電極に供給される。したがって、観察側の共通電極と非観察側の画素電極との間の電位に応じた電流が電解液に流れ、負極となる電極側では、還元反応により電解液中のデポジション材料(例えば銀)が析出し、正極となる電極側では、酸化反応により、デポジション材料が溶解する。このようなデポジション材料の析出/溶解により、黒/白の表示およびその切り替えを行うことができる。 According to the above configuration, in the non-observation side substrate, the current from the power supply bus is supplied to the pixel electrode via the drive transistor and the metal wiring. Therefore, a current corresponding to the potential between the common electrode on the observation side and the pixel electrode on the non-observation side flows through the electrolytic solution, and on the electrode side serving as the negative electrode, a deposition material (for example, silver) in the electrolytic solution by a reduction reaction The deposition material is dissolved by the oxidation reaction on the electrode side that becomes the positive electrode. By such deposition / dissolution of the deposition material, black / white display and switching thereof can be performed.
上記の駆動トランジスタおよび金属配線は、第1の絶縁膜で覆われており、画素電極は、第1の絶縁膜に設けられたコンタクトホールを介して上記金属配線と接続されている。上記のコンタクトホールは孔であり、その部分で段差(凹凸)が生じるため、コンタクトホールの内部と外部とで画素電極に凹凸が生じる。しかし、そのコンタクトホールを覆うように画素電極上に第2の絶縁膜が形成されているので、画素電極のうちでコンタクトホールによる凹凸が生じている部分と観察側の共通電極との間では、第2の絶縁膜の存在によって電解液に電流が流れなくなり、デポジション材料の析出/溶解自体が行われなくなる。したがって、繰り返し駆動における、画素電極の上記凹凸部分でのデポジション材料の異常析出を回避することができ、表示素子の性能劣化を回避することができる。 The drive transistor and the metal wiring are covered with a first insulating film, and the pixel electrode is connected to the metal wiring through a contact hole provided in the first insulating film. The contact hole is a hole, and a level difference (unevenness) occurs at that portion. Therefore, unevenness occurs in the pixel electrode inside and outside the contact hole. However, since the second insulating film is formed on the pixel electrode so as to cover the contact hole, between the portion of the pixel electrode where unevenness due to the contact hole is generated and the common electrode on the observation side, Due to the presence of the second insulating film, no current flows through the electrolytic solution, and deposition / dissolution of the deposition material itself is not performed. Therefore, it is possible to avoid abnormal deposition of the deposition material at the uneven portions of the pixel electrode in repeated driving, and to avoid performance deterioration of the display element.
本発明の電気化学表示素子において、前記画素電極は、前記駆動トランジスタを覆うように前記第1の絶縁膜上に形成されており、前記第2の絶縁膜は、前記駆動トランジスタを覆うように前記画素電極上に形成されていることが望ましい。 In the electrochemical display element of the present invention, the pixel electrode is formed on the first insulating film so as to cover the driving transistor, and the second insulating film covers the driving transistor. It is desirable that it be formed on the pixel electrode.
駆動トランジスタの形成領域は、ゲート、ソース、ドレインの各電極、半導体および絶縁膜(ゲート絶縁膜)が積層された構造であるため、駆動トランジスタを覆うように画素電極が形成されると、画素電極に凹凸が生じる。したがって、同じく駆動トランジスタを覆うように第2の絶縁膜を画素電極上に形成し、画素電極の駆動トランジスタによる凹凸部分を第2の絶縁膜で覆うことにより、繰り返し駆動における該凹凸部分でのデポジション材料の異常析出を回避して、表示素子の性能劣化をさらに回避することができる。 The formation region of the driving transistor has a structure in which the gate, source, and drain electrodes, the semiconductor, and the insulating film (gate insulating film) are stacked. Therefore, when the pixel electrode is formed so as to cover the driving transistor, the pixel electrode Concavities and convexities occur on the surface. Therefore, a second insulating film is also formed on the pixel electrode so as to cover the driving transistor, and the uneven portion of the pixel electrode due to the driving transistor is covered with the second insulating film, whereby the unevenness portion in the repeated driving is degenerated. It is possible to avoid the abnormal deposition of the position material and further avoid the performance deterioration of the display element.
本発明の電気化学表示素子において、前記非観察側の基板は、前記駆動トランジスタによって駆動される画素を選択するための選択トランジスタをさらに有しており、前記画素電極は、前記選択トランジスタを覆うように前記第1の絶縁膜上に形成されており、前記第2の絶縁膜は、前記選択トランジスタを覆うように前記画素電極上に形成されていることが望ましい。 In the electrochemical display element of the present invention, the non-observation side substrate further includes a selection transistor for selecting a pixel driven by the driving transistor, and the pixel electrode covers the selection transistor. It is preferable that the second insulating film is formed on the pixel electrode so as to cover the selection transistor.
選択トランジスタの形成領域も駆動トランジスタと同様に、ゲート、ソース、ドレインの各電極、半導体および絶縁膜(ゲート絶縁膜)が積層された構造であるため、選択トランジスタを覆うように画素電極が形成されると、画素電極に凹凸が生じる。したがって、選択トランジスタを覆うように第2の絶縁膜を画素電極上に形成し、画素電極の選択トランジスタによる凹凸部分を第2の絶縁膜で覆うことにより、繰り返し駆動における該凹凸部分でのデポジション材料の異常析出を回避して、表示素子の性能劣化をさらに回避することができる。 Similarly to the drive transistor, the selection transistor formation region has a structure in which gate, source, and drain electrodes, a semiconductor, and an insulating film (gate insulating film) are stacked. Therefore, a pixel electrode is formed to cover the selection transistor. As a result, the pixel electrode is uneven. Therefore, a second insulating film is formed on the pixel electrode so as to cover the selection transistor, and the uneven portion due to the selection transistor of the pixel electrode is covered with the second insulating film, so that the deposition at the uneven portion in repeated driving is performed. Abnormal deposition of the material can be avoided, and the performance deterioration of the display element can be further avoided.
本発明の電気化学表示素子において、前記第2の絶縁膜は、前記画素電極の周縁部をさらに覆うように形成されていることが望ましい。 In the electrochemical display element of the present invention, it is preferable that the second insulating film is formed so as to further cover a peripheral portion of the pixel electrode.
画素電極の周縁部(周縁を含む領域)は、例えば電源バスと交差することにより、凹凸が生じる。したがって、画素電極の周縁部を第2の絶縁膜で覆うことにより、繰り返し駆動における該周縁部でのデポジション材料の異常析出を回避して、表示素子の性能劣化をさらに回避することができる。 The periphery of the pixel electrode (the region including the periphery) is uneven, for example, by intersecting with the power supply bus. Therefore, by covering the periphery of the pixel electrode with the second insulating film, it is possible to avoid abnormal deposition of deposition material at the periphery in repeated driving, and to further avoid performance degradation of the display element.
本発明の電気化学表示素子において、前記画素電極は、前記電源バスと前記駆動トランジスタのゲート電極とが前記第1の絶縁膜を介して交差することにより形成される段差部を覆うように形成されており、前記第2の絶縁膜は、前記段差部を覆うように前記画素電極上に形成されていることが望ましい。 In the electrochemical display element of the present invention, the pixel electrode is formed so as to cover a step portion formed by the power supply bus and the gate electrode of the driving transistor intersecting with each other through the first insulating film. The second insulating film is preferably formed on the pixel electrode so as to cover the stepped portion.
電源バスと駆動トランジスタのゲート電極とが第1の絶縁膜を介して交差していることにより、いわゆる補助容量が形成されるが、この補助容量の段差部を覆うように画素電極が形成されているため、画素電極に凹凸が生じる。しかし、この段差部を覆うように第2の絶縁膜が画素電極上に形成されるので、繰り返し駆動における該段差部でのデポジション材料の異常析出を回避して、表示素子の性能劣化をさらに回避することができる。 Since the power supply bus and the gate electrode of the driving transistor intersect with each other through the first insulating film, a so-called auxiliary capacitor is formed. A pixel electrode is formed so as to cover the step portion of the auxiliary capacitor. Therefore, the pixel electrode is uneven. However, since the second insulating film is formed on the pixel electrode so as to cover the stepped portion, abnormal deposition of the deposition material at the stepped portion in the repeated driving can be avoided to further deteriorate the performance of the display element. It can be avoided.
本発明の電気化学表示素子において、前記第2の絶縁膜は、開口部を有し、かつ、1画素内で層構成が同一の領域以外の部分を覆うように形成されていることが望ましい。 In the electrochemical display element of the present invention, it is desirable that the second insulating film has an opening and is formed so as to cover a portion other than the region having the same layer configuration in one pixel.
層構成(各層の材料、厚さ、層数)が同一の領域では、凹凸が生じないので、1画素内で上記領域以外の部分(凹凸が生じている部分)を覆うように第2の絶縁膜を形成することにより、凹凸部分でのデポジション材料の異常析出を回避することができる。また、層構成が同一の領域は、第2の絶縁膜によって覆われず(開口部が存在するため)、この領域に位置する画素電極が開口部を介して共通電極と対向するため、開口部内の画素電極をデポジション材料の析出/溶解による表示に寄与させて開口率を確保することができる。 In regions where the layer structure (material, thickness, and number of layers) is the same, unevenness does not occur. Therefore, the second insulation is provided so as to cover portions other than the above regions (portions where unevenness occurs) within one pixel. By forming the film, it is possible to avoid abnormal deposition of the deposition material in the uneven portion. In addition, a region having the same layer structure is not covered with the second insulating film (because there is an opening), and the pixel electrode located in this region faces the common electrode through the opening, so that the inside of the opening The aperture ratio can be ensured by making the pixel electrode contribute to display by deposition / dissolution of the deposition material.
本発明の電気化学表示素子において、前記画素電極を第1の画素電極とすると、前記第2の絶縁膜は、前記開口部内に前記第1の画素電極と導通する第2の画素電極を形成する際の隔壁を兼ねていてもよい。 In the electrochemical display element of the present invention, when the pixel electrode is a first pixel electrode, the second insulating film forms a second pixel electrode that is electrically connected to the first pixel electrode in the opening. It may also serve as a partition wall.
この場合、第2の画素電極を例えばインクジェット方式で形成する際に、別途、隔壁を設けなくても済み、第2の画素電極を形成する場合でも、製造プロセスが複雑化するのを回避できる。 In this case, when the second pixel electrode is formed by, for example, an ink jet method, it is not necessary to provide a separate partition wall, and even when the second pixel electrode is formed, the manufacturing process can be prevented from becoming complicated.
本発明の電気化学表示素子において、前記第2の絶縁膜の前記開口部は、円形であることが望ましい。 In the electrochemical display element of the present invention, the opening of the second insulating film is preferably circular.
第2の絶縁膜の開口部が多角形の場合とは異なり、開口部が円形の場合は、開口部のどの位置においても、デポジション材料の酸化還元反応が同じように起こるので、繰り返し駆動時におけるデポジション材料の異常析出が起こりにくくなり、表示性能の劣化を確実に回避することができる。 Unlike the case where the opening of the second insulating film is polygonal, when the opening is circular, the redox reaction of the deposition material occurs in the same way at any position of the opening. In this case, abnormal deposition of the deposition material is less likely to occur, and deterioration of display performance can be reliably avoided.
本発明の電気化学表示素子において、前記第2の絶縁膜は、前記画素電極と前記共通電極との間を埋めるように形成されていてもよい。 In the electrochemical display element of the present invention, the second insulating film may be formed so as to fill a space between the pixel electrode and the common electrode.
この構成では、第2の絶縁膜により、画素電極と共通電極との間の距離が一定となるので、電解液に含まれるデポジション材料の分布状態の表示面内でのばらつきを抑えることができ、表示ムラ(表示濃度や表示速度のムラ)を低減することができる。 In this configuration, since the distance between the pixel electrode and the common electrode is made constant by the second insulating film, variation in the display state of the distribution state of the deposition material contained in the electrolytic solution can be suppressed. Display unevenness (display density and display speed unevenness) can be reduced.
本発明は、例えば電子書籍をはじめとする各種の表示装置を構成するEDのような電気化学表示素子に利用可能である。 The present invention can be used for an electrochemical display element such as an ED constituting various display devices such as an electronic book.
1 表示素子(電気化学表示素子)
1a 画素
10 基板
12 コモン電極(共通電極)
20 基板
23 金属配線
24 層間絶縁膜(第1の絶縁膜)
24a コンタクトホール
25 画素電極(第1の画素電極)
25b 周縁部
26 絶縁膜(第2の絶縁膜)
26p 開口部
27 多孔質金属酸化物電極(第2の画素電極)
30 電解液
C 段差部
T 領域
Q1 薄膜トランジスタ(選択トランジスタ)
Q2 薄膜トランジスタ(駆動トランジスタ)
VDD 電源バス1 Display element (electrochemical display element)
1a pixel 10 substrate 12 common electrode (common electrode)
20 Substrate 23 Metal wiring 24 Interlayer insulating film (first insulating film)
24a contact hole 25 pixel electrode (first pixel electrode)
25b peripheral edge 26 insulating film (second insulating film)
26p opening 27 porous metal oxide electrode (second pixel electrode)
30 Electrolytic solution C Stepped portion T region Q1 Thin film transistor (selection transistor)
Q2 Thin film transistor (drive transistor)
VDD power bus
Claims (9)
前記非観察側の基板は、
電源バスからの電流を駆動トランジスタを介して前記画素電極に供給するための金属配線と、
前記駆動トランジスタおよび前記金属配線を覆うように形成される第1の絶縁膜とを有しており、
前記画素電極は、前記第1の絶縁膜上に形成されているとともに、前記第1の絶縁膜に設けられるコンタクトホールを介して前記金属配線と接続されており、
前記非観察側の基板は、さらに、
前記コンタクトホールを覆うように前記画素電極上に形成される第2の絶縁膜を有しており、
前記画素電極は、前記第2の絶縁膜の非形成領域を有していることを特徴とする電気化学表示素子。 An electrolytic solution is sealed between an observation-side substrate having a common electrode and a non-observation-side substrate having a pixel electrode, and the deposition material in the electrolytic solution is subjected to an oxidation-reduction reaction according to the potential between the electrodes. An electrochemical display element that performs display,
The non-observation side substrate is:
Metal wiring for supplying current from the power supply bus to the pixel electrode via the driving transistor;
A first insulating film formed to cover the drive transistor and the metal wiring,
The pixel electrode is formed on the first insulating film and connected to the metal wiring through a contact hole provided in the first insulating film,
The non-observation side substrate further includes:
A second insulating film formed on the pixel electrode so as to cover the contact hole ;
The electrochemical display element , wherein the pixel electrode has a region where the second insulating film is not formed .
前記第2の絶縁膜は、前記駆動トランジスタを覆うように前記画素電極上に形成されていることを特徴とする請求項1に記載の電気化学表示素子。 The pixel electrode is formed on the first insulating film so as to cover the driving transistor,
The electrochemical display element according to claim 1, wherein the second insulating film is formed on the pixel electrode so as to cover the driving transistor.
前記画素電極は、前記選択トランジスタを覆うように前記第1の絶縁膜上に形成されており、
前記第2の絶縁膜は、前記選択トランジスタを覆うように前記画素電極上に形成されていることを特徴とする請求項2に記載の電気化学表示素子。 The non-observation side substrate further includes a selection transistor for selecting a pixel driven by the driving transistor,
The pixel electrode is formed on the first insulating film so as to cover the selection transistor,
The electrochemical display element according to claim 2, wherein the second insulating film is formed on the pixel electrode so as to cover the selection transistor.
前記第2の絶縁膜は、前記段差部を覆うように前記画素電極上に形成されていることを特徴とする請求項4に記載の電気化学表示素子。 The pixel electrode is formed so as to cover a step portion formed by the power supply bus and the gate electrode of the driving transistor intersecting with each other via the first insulating film,
The electrochemical display element according to claim 4, wherein the second insulating film is formed on the pixel electrode so as to cover the stepped portion.
前記第2の絶縁膜は、前記開口部内に前記第1の画素電極と導通する第2の画素電極を形成する際の隔壁を兼ねていることを特徴とする請求項6に記載の電気化学表示素子。 When the pixel electrode is a first pixel electrode,
The electrochemical display according to claim 6, wherein the second insulating film also serves as a partition wall for forming a second pixel electrode that is electrically connected to the first pixel electrode in the opening. element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012506895A JP5316701B2 (en) | 2010-03-24 | 2011-02-24 | Electrochemical display element |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010067411 | 2010-03-24 | ||
| JP2010067411 | 2010-03-24 | ||
| PCT/JP2011/054083 WO2011118323A1 (en) | 2010-03-24 | 2011-02-24 | Electrochemical display element |
| JP2012506895A JP5316701B2 (en) | 2010-03-24 | 2011-02-24 | Electrochemical display element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011118323A1 JPWO2011118323A1 (en) | 2013-07-04 |
| JP5316701B2 true JP5316701B2 (en) | 2013-10-16 |
Family
ID=44672895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012506895A Expired - Fee Related JP5316701B2 (en) | 2010-03-24 | 2011-02-24 | Electrochemical display element |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5316701B2 (en) |
| WO (1) | WO2011118323A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI599624B (en) * | 2012-10-03 | 2017-09-21 | Nissan Chemical Ind Ltd | A method for producing a finely-coated inorganic oxide film-forming coating solution and a fine inorganic oxide film |
| US9825248B2 (en) * | 2013-04-01 | 2017-11-21 | Pioneer Corporation | Optical device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003021848A (en) * | 2001-07-06 | 2003-01-24 | Sony Corp | Display device |
| JP2003150081A (en) * | 2001-11-14 | 2003-05-21 | Sony Corp | Display device and its manufacturing method |
| WO2006090434A1 (en) * | 2005-02-22 | 2006-08-31 | Fujifilm Corporation | Flexible substrate supprerssed from being plastically deformed, and flexible image display device |
| JP2008158621A (en) * | 2006-12-21 | 2008-07-10 | Konica Minolta Medical & Graphic Inc | Ic card with ed display function, and its manufacturing method |
| JP2009217109A (en) * | 2008-03-12 | 2009-09-24 | Konica Minolta Holdings Inc | Electrochemical display device |
| JP2009223110A (en) * | 2008-03-18 | 2009-10-01 | Konica Minolta Holdings Inc | Electrochemical display device and method of manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7751111B2 (en) * | 2005-06-02 | 2010-07-06 | Konica Minolta Holdings, Inc. | Display element |
| US8686988B2 (en) * | 2008-12-08 | 2014-04-01 | Konica Minolta Holdings, Inc. | Method for driving electrochemical display element |
-
2011
- 2011-02-24 WO PCT/JP2011/054083 patent/WO2011118323A1/en active Application Filing
- 2011-02-24 JP JP2012506895A patent/JP5316701B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003021848A (en) * | 2001-07-06 | 2003-01-24 | Sony Corp | Display device |
| JP2003150081A (en) * | 2001-11-14 | 2003-05-21 | Sony Corp | Display device and its manufacturing method |
| WO2006090434A1 (en) * | 2005-02-22 | 2006-08-31 | Fujifilm Corporation | Flexible substrate supprerssed from being plastically deformed, and flexible image display device |
| JP2008158621A (en) * | 2006-12-21 | 2008-07-10 | Konica Minolta Medical & Graphic Inc | Ic card with ed display function, and its manufacturing method |
| JP2009217109A (en) * | 2008-03-12 | 2009-09-24 | Konica Minolta Holdings Inc | Electrochemical display device |
| JP2009223110A (en) * | 2008-03-18 | 2009-10-01 | Konica Minolta Holdings Inc | Electrochemical display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2011118323A1 (en) | 2013-07-04 |
| WO2011118323A1 (en) | 2011-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102009357B1 (en) | Organic electro-luminescent device and method of fabricating the same | |
| CN103840090B (en) | The method manufacturing organic LED display device | |
| US7923919B2 (en) | Organic electroluminescent panel and production method thereof, and color filter substrate and production method thereof | |
| CN107689389B (en) | Organic Light Emitting Diode Display Device | |
| US7876493B2 (en) | Electrophoretic display device and method for fabricating the same | |
| US7990060B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| US20100096655A1 (en) | Top emission type organic electroluminescent device and method of fabricating the same | |
| US7164228B2 (en) | Display panel and electronic apparatus with the same | |
| KR20150067974A (en) | Organic electro luminescent device and method of fabricating the same | |
| TWI444744B (en) | Method for manufacturing electrophoretic display device | |
| JP5316701B2 (en) | Electrochemical display element | |
| US8721380B2 (en) | Method for manufacturing display panel | |
| JP4780255B1 (en) | Electrochemical display element | |
| JP3705283B2 (en) | Display panel and electronic device including the display panel | |
| JP2013033125A (en) | Electrophoretic display sheet, electrophoretic display device, manufacturing method thereof and electronic apparatus | |
| US8233130B2 (en) | Display panel and fabricating method thereof | |
| WO2005012995A1 (en) | Electrochromic display | |
| KR20150044451A (en) | Organic electro-luminescent device and method of fabricating the same | |
| JP2007183530A (en) | Active array color filter structure and manufacturing method thereof | |
| TWI354173B (en) | Active matrix substrate, manufacturing method ther | |
| CN111384118B (en) | Organic light emitting display device | |
| JP4222339B2 (en) | Display panel and electronic device including the display panel | |
| JP2010176938A (en) | Electrooptical device, method of manufacturing the same, and electronic apparatus | |
| JP5343427B2 (en) | Manufacturing method of display element | |
| KR102104361B1 (en) | Organic electro-luminescent device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |