JP5578008B2 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特に１つの画素について感度が異なる信号を得てこれらを合成することによって広ダイナミックレンジ化が可能な固体撮像装置およびその駆動方法、並びに撮像装置に関する。

固体撮像装置、例えばＭＯＳ(Metal Oxide Semiconductor)型固体撮像装置において、光電変換素子を含む画素が行列状に２次元配置され、この行列状の画素配列に対して画素列ごとに垂直信号線が配線されてなる画素アレイ部の各画素について、蓄積時間（露光時間）を異ならせることでその長短によって高感度の信号と低感度の信号を得て、この高感度の信号と低感度の信号を合成することによってダイナミックレンジの拡大を図る技術が広く知られている。

（第１従来技術）
その従来技術の一つ（以下、「第１従来技術」と記述する）として、画素アレイ部の画素列ごとに信号線を通して出力される画素の信号に対して所定の信号処理を施すカラム回路（信号処理回路）を１列につき２つ配置し、１つの画素から１本の信号線を通して出力される高感度の信号と低感度の信号を２つのカラム回路によって並列に処理する構成のものが知られている（例えば、非特許文献１参照）。

この第１従来技術の概念について図１１を用いて説明する。図１１において、（Ａ）は画素アレイ部１０１と２つのカラム回路群１０２，１０３の物理配置を、（Ｂ）は画素アレイ部１０１の走査の概念をそれぞれ示している。ここでは、図面の簡略化のために、画素アレイ部１０１を１８行×２２列の画素配列としている。カラム回路群１０２，１０３の各カラム回路は、画素列ごとに配置されている。

画素アレイ部１０１の走査は、画素行の単位で行われる。また、走査としては、画素の光電変換素子に蓄積されている電荷を捨てるための電子シャッタ走査と、光電変換素子に蓄積されている電荷を読み出すための読み出し走査がある。さらに、読み出し走査については２回走査が行われる。

そして、電子シャッタ走査が行われる画素行（以下、「シャッタ行」という）から１回目の読み出し走査が行われる画素行（以下、「読み出し行１」という）まで走査する時間が蓄積時間１であり、読み出し行１から２回目の読み出し走査が行われる画素行（以下、「読み出し行２」という）まで走査する時間が蓄積時間２である。これら蓄積時間１，２を異ならせることによって、感度が異なる２つの信号、即ち低感度の信号と高感度の信号を得る。

図１１では、蓄積時間１が４行走査する時間であり、蓄積時間２が８行走査する時間であるため、読み出し行２の各画素からは読み出し行１の各画素に対して２倍の感度の信号が得られる。そして、同一行の各画素について、感度が異なる２つの信号を後段の信号処理回路（図示せず）で合成することで、ダイナミックレンジの広い画像信号を得ることができる。

（第２従来技術）
ダイナミックレンジの拡大を図る他の従来技術（以下、「第２従来技術」と記述する）として、電子シャッタ走査と読み出し走査を２回行って両走査の間隔を１回目と２回目で異ならせることで感度の異なる２つの信号を得る一方、カラム回路を１列につき１つ配置し、２回の走査によって得られる２つの信号を同一のカラム回路によって処理する構成のものが知られている（例えば、非特許文献２参照）。

この第２従来技術の概念について図１２を用いて説明する。図１２において、（Ａ）は画素アレイ部２０１と１つのカラム回路群２０２の物理配置を、（Ｂ）は画素アレイ部２０１の走査の概念をそれぞれ示している。ここでは、図面の簡略化のために、画素アレイ部２０１を１８行×２２列の画素配列としている。カラム回路群２０２の各カラム回路は、画素列ごとに配置されている。

画素アレイ部２０１の走査は２回行われる。１回目の走査において、シャッタ行から読み出し行まで走査する時間が蓄積時間１であり、２回目の走査において、シャッタ行から読み出し行まで走査する時間が蓄積時間２である。これら蓄積時間１，２を異ならせることによって、感度が異なる２つの信号、即ち低感度の信号と高感度の信号を得る。図１２では、蓄積時間１が４行走査する時間であり、蓄積時間２が８行走査する時間である。

Orly Yadid-Pecht and Eric R.Fossum,"Wide Intrascene Dynamic Range CMOS APS Using Dual Sampling,"IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.44,NO.10,pp1721-1723,OCTOBER 1997 M.Mase,S.Kawahito,M.Sasaki and Yasuo Wakamori,"A 19.5b Dynamic Range CMOS Image Sensor with 12b Column-Parallel Cyclic A/D Converters,"ISSCC Dig.Tech.Papers,pp.350-351,Feb.,2005

上述した第１従来技術では、同じ画素からの信号が、読み出し行１で読み出されたときはカラム回路群１０２で処理され、読み出し行２で読み出されたときはカラム回路群１０３で処理される、即ち同じ画素からの信号が異なるカラム回路で処理されることになるため、カラム回路群１０２，１０３の特性差によって信号レベルに誤差が生じる。この誤差は、後の合成処理の際に問題となる。具体的には、合成されたダイナミックレンジの広い画像信号において、特に高感度の信号と低感度の信号の接続部付近で輝度変化が滑らかでなかったり、色が変わったり、ノイズが発生したりする原因となる。

一方、第２従来技術では、同じ画素から出力される感度が異なる信号が同じカラム回路で処理されることになるために、第１従来技術の問題である、カラム回路の特性差に起因する不具合は生じない。しかし、走査が２回行われることから、低感度の信号と高感度の信号の間が、少なくとも読み出し行が画面全体を１回走査する時間（１走査期間）だけずれてしまうために、次のような不具合が発生する。

例えば、１回の走査に１／６０秒の時間を要する場合は、低感度の信号と高感度の信号の間が、少なくとも１／６０秒だけずれてしまう。これは、例えば蓄積時間（露光時間）が４０００分の１秒と５００分の１秒の場合でも、低感度の信号と高感度の信号の間に蓄積時間よりもはるかに長い１／６０秒のずれが生じることを意味し、そのずれが手ぶれや動く被写体のぶれとなって画像を破綻させてしまう。

因みに、非特許文献２の図１９．３．４には、画素アレイ部の上下にカラム回路（ｎｏｉｓｅ ｃａｎｃｅｌｌｅｒとｃｙｃｌｉｃ ＡＤＣ）が記載されているが、これは、カラム回路が画素配列に対して２列幅であるためにカラム回路を上下に配置しているのであって、カラム回路を１列につき１個配置したものである。また、この文献では、６走査期間を１フレーム期間としている。

そこで、本発明は、同じ画素から出力される感度が異なる複数の信号を同じカラム回路で処理するとともに、これら複数の信号間に１走査期間の時間ずれを起こさせないようにすることで、感度が異なる信号を正確に合成して高画質な画像信号を得ることを可能にした固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、外部からの光が光電変換されて生じた電荷を一定時間蓄積して得られる信号をカラム回路へ出力する複数の画素が行列状に２次元配置されてなる画素アレイ部と、前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第１のカラム回路群と、前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第２のカラム回路群と、を具備する固体撮像装置において、先行するシャッタ行の期間で、蓄積された信号電荷をリセットして新たな信号電荷の蓄積を開始させ、前記シャッタ行の期間から電荷蓄積が開始された第１画素行の前記信号を読み出し、前記第１画素行の信号読み出し期間から前記第１画素行とは異なる期間の電荷蓄積を開始させ、前記第１画素行からの列方向の遅延画素数が３以上の奇数の自然数ｍ倍である第２画素行の前記信号を読み出す過程で、前記遅延画素数を同じとしたまま前記シャッタ行、前記第１画素行および前記第２画素行を、第１方向へ１Ｈ期間（Ｈは走査の単位時間）で１画素行ずつシフトするようにシフト走査を行うとともに、前記信号を読み出す画素行と、読み出した信号の出力先のカラム回路を含むカラム回路群との組み合わせを、前記シフト走査がｍ行進むごとに切り替え、前記第１画素行と前記第２画素行から読み出した前記信号の各々を、前記１Ｈ期間ごとに、前記組み合わせに応じた出力先のカラム回路を含む前記第１のカラム回路群または前記第２のカラム回路群へ出力することにより、同一の画素から、電荷蓄積時間が異なる２つの前記信号の各々を、異なるタイミングの１Ｈ期間に、前記第１のカラム回路群と前記第２のカラム回路群の何れか一方の同一のカラム回路群に対して読み出す構成を採っている。この固体撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイスとして用いられる。

この構成によれば、１画素列に対して１個のカラム回路でも、同一画素からの蓄積時間が異なるｓ個の信号を１走査期間以下の間隔で出力することができる。しかも、１画素列に対してカラム回路が１個であり、同じ画素からのｓ個の信号が同じカラム回路にて処理される。

また、以下の参考例のようにしてもよい。すなわち、外部の物理量を表す信号を出力する画素が行列状に２次元配置されてなる画素アレイ部を具備する固体撮像装置において、前記画素アレイ部のｎ行をｎ系統の読み出し行として順に走査しつつ、当該ｎ行の読み出し行から各画素の信号を読み出し、前記画素アレイ部の１画素列に対してｎ個のカラム回路が配置されてなるｎ系統のカラム回路群の各カラム回路によって前記ｎ行の読み出し行から読み出された各画素の信号を処理するとともに、ｎ系統の読み出し行の間隔を調整し、かつ、読み出し行の系統とカラム回路の系統の接続を切り替えながら走査することで、画素アレイ部の同一行からの出力が同じ系統のカラム回路に入力されるようにした構成を採ってもよい。この固体撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイスとして用いられる。

上記参考例の構成の固体撮像装置または当該固体撮像装置を撮像デバイスとして用いた撮像装置においては、同一行の各画素から連続して読み出される蓄積時間が異なるｎ個の信号は共に同じカラム回路群の各カラム回路にて処理される。また、ｎ個の信号に対応するｎ個の蓄積時間が連続していることで、感度が異なるｎ個の信号を得るのにｎ走査期間待つ必要がなく、同一行からの感度が異なる信号間に最小でも１走査期間の時間ずれを許さなければならないということもない。

本発明によれば、同じ画素から出力される感度が異なる複数の信号を、これら複数の信号間に１走査期間の時間ずれを起こさせずに同じカラム回路で処理できるために、感度が異なる複数の信号を正確に合成して高画質な画像信号を得ることが可能になる。

第１実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。 画素の回路構成の一例を示す回路図である。 第１実施形態に係る信号の割り振り方の概念を示す図である。 第１実施形態に係る走査の概念を示す図である。 ある画素列のカラム回路における入力段の構成を示す回路図である。 １Ｈの動作を説明するためのタイミングチャートである。 第１実施形態に係る走査の変形例の概念を示す図である。 本発明の実施形態である第２実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。 第２実施形態に係る固体撮像装置の動作説明のための図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。 第１従来技術の概念を説明する図である。 第２従来技術の概念を説明する図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［第１実施形態］
図１は、第１実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。本実施形態は、上述した参考例に係るものであり、固体撮像装置として、例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサを例に挙げて説明するものとする。

図１に示すように、本実施形態に係る固体撮像装置１０は、外部の物理量を表す信号を出力する画素、例えば入射光をその光量に応じた電荷量に光電変換する光電変換素子を含む画素２０が行列状（マトリックス状）に多数２次元配置されてなる画素アレイ部１１に加えて、垂直駆動回路１２、ｎ系統（ｎは２以上の整数、本例ではｎ＝２）のカラム回路（列並列信号処理回路）群１３，１４、水平駆動回路１５，１６、出力回路１７，１８および制御回路１９を有するシステム構成となっている。

このシステム構成において、制御回路１９は、図示せぬインターフェースを介して本固体撮像装置１０の動作モードなどを指令するデータを外部から受け取り、また本固体撮像装置１０の情報を含むデータを外部に出力するとともに、垂直同期信号Ｖｓｙｎｃ、水平同期信号ＨｓｙｎｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路１２、カラム回路群１３，１４および水平駆動回路１５，１６などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路に対して与える。

画素アレイ部１１には、画素２０が行列状に配置されるとともに、この行列状の画素配置に対して画素行ごとに画素駆動配線２１が図の横方向（左右方向）に配線され、画素列ごとに垂直信号線２２が図の縦方向（上下方向）に配線されている。

（画素回路）
図２は、画素２０の回路構成の一例を示す回路図である。

図２に示すように、本回路例に係る画素２０は、光電変換素子、例えばフォトダイオード２３に加えて、例えば転送トランジスタ２４、リセットトランジスタ２５、増幅トランジスタ２６および選択トランジスタ２７の４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２４〜２７として、例えばＮチャネルのＭＯＳトランジスタを用いている。この画素２０に対して、画素駆動配線２１として、転送配線２１１、リセット配線２１２および選択配線２１３が同一行の画素に対して共通に配線されている。

図２において、フォトダイオード２３は、受光した光をその光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード２３のカソードは、転送トランジスタ２４を介して増幅トランジスタ２６のゲートと電気的に接続されている。この増幅トランジスタ２６のゲートと電気的に繋がったノードをＦＤ（フローティングディフュージョン）部２８と呼ぶ。このＦＤ部２８は、電荷を電圧に変換する作用をなす。

転送トランジスタ２４は、フォトダイオード２３のカソードとＦＤ部２８との間に接続され、ゲートに転送配線２１１を介して転送パルスφＴＲＦが与えられることによってオン状態となり、フォトダイオード２３で光電変換され、ここに蓄積された光電荷をＦＤ部２８に転送する。

リセットトランジスタ２５は、ドレインが電源配線Ｖｄｄに、ソースがＦＤ部２８にそれぞれ接続され、ゲートにリセット配線２１２を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード２３からＦＤ部２８への信号電荷の転送に先立って、ＦＤ部２８の電荷を電源配線Ｖｄｄに捨てることによって当該ＦＤ部２８をリセットする。

増幅トランジスタ２６は、ゲートがＦＤ部２８に、ドレインが電源配線Ｖｄｄにそれぞれ接続され、リセットトランジスタ２５によってリセットした後のＦＤ部２８の電位をリセットレベルとして出力し、さらに転送トランジスタ２４によってフォトダイオード２３から信号電荷を転送した後のＦＤ部２８の電位を信号レベルとして出力する。

選択トランジスタ２７は、例えば、ドレインが増幅トランジスタ２６のソースに、ソースが垂直信号線２２にそれぞれ接続され、ゲートに選択配線２１３を介して選択パルスφＳＥＬが与えられることによってオン状態となり、画素２０を選択状態として増幅トランジスタ２６から出力される信号を垂直信号線２２に中継する。

なお、この選択トランジスタ２７については、電源配線Ｖｄｄと増幅トランジスタ２６のドレインとの間に接続した回路構成を採ることも可能である。

また、画素２０としては、上記構成の４トランジスタ構成のものに限られるものではなく、増幅トランジスタ２６と選択トランジスタ２７を兼用した３トランジスタ構成のものなどであっても良い。

図１に説明を戻す。垂直駆動回路１２は、シフトレジスタあるいはデコーダなどによって構成され、画素アレイ部１１の各画素２０を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線２１を通して必要な駆動パルス（制御パルス）を供給する。

ここでは、図示を省略するが、垂直駆動回路１２は、画素２０を行単位で順に選択して当該選択行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行の画素２０のフォトダイオード２３にそれまでに蓄積された電荷を捨てる（リセットする）電子シャッタ動作を行うための電子シャッタ走査系を有する構成となっている。

そして、電子シャッタ走査系によるシャッタ走査によってフォトダイオード２３の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の蓄積時間（露光時間）となる。すなわち、電子シャッタ動作とは、フォトダイオード２３に蓄積された信号電荷をリセットし、新たに信号電荷の蓄積を開始する動作である。

選択行の各画素２０から出力される信号は、垂直信号線２２の各々を通してカラム回路群１３またはカラム回路群１４に供給される。カラム回路群１３，１４は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって各カラム回路が画素アレイ部１１の上下にそれぞれ配置され、１行分の各画素２０から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅などの信号処理を行う。カラム回路群１３，１４の各カラム回路に、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。

水平駆動回路１５，１６は、カラム回路群１３，１４に対応して設けられている。水平駆動回路１５は、水平走査回路１５１、水平選択スイッチ群１５２および水平信号線１５３によって構成されている。水平走査回路１５１は、シフトレジスタなどによって構成され、水平選択スイッチ群１５２の各スイッチを順に選択することにより、カラム回路群１３の各カラム回路で信号処理後の１行分の信号を水平信号線１５３に順番に出力させる。

水平駆動回路１６も、水平駆動回路１５と同様に、水平走査回路１６１、水平選択スイッチ群１６２および水平信号線１６３によって構成され、水平走査回路１６１による水平走査によって水平選択スイッチ群１６２の各スイッチを順に選択することにより、カラム回路群１４の各カラム回路で信号処理後の１行分の信号を水平信号線１６３に順番に出力させる。

出力回路１７，１８は、カラム回路群１３，１４の各カラム回路から水平選択スイッチ群１５２，１６２および水平信号線１５３，１６３を通して順に供給される信号に対して種々の信号処理を施して出力信号ＯＵＴ１，ＯＵＴ２として出力する。これら出力回路１７，１８での具体的な信号処理としては、例えば、バッファリングだけを行う場合もあるし、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行うこともある。

上記構成の本実施形態に係る固体撮像装置１０において、垂直駆動回路１２は、画素アレイ部１１の各画素に対して先述したシャッタ走査と２系統の読み出しを行う。読み出しでは、（２ｐ＋１）行（ｐ＝１，２，…）のｍ倍（ｍは１以上の整数）、即ち３行以上の奇数行数のｍ倍の行数だけ互いに離れた２行を２系統の読み出し行１，２としてそれぞれ走査を行い、これら２行の読み出し行１，２から各画素の信号を垂直信号線２２の各々に読み出す。２系統のカラム回路群１３，１４は、この２行の読み出し行１，２に対応して設けられている。

この垂直走査により、シャッタ行から１回目の読み出し走査が行われる読み出し行１まで走査する時間が蓄積時間１となり、読み出し行１から２回目の読み出し走査が行われる読み出し行２まで走査する時間が蓄積時間２となるため、これら連続する２つの蓄積時間（露光時間）１，２を異ならせることにより、同じ画素から感度が異なる２つの信号、即ち低感度の信号と高感度の信号が連続して得られる。蓄積時間１，２の設定は、制御回路１９によって行われる。この感度が異なる２つの信号を後段の信号処理回路（図示せず）で合成することにより、ダイナミックレンジの広い画像信号を得ることができる。

そして、本実施形態に係る固体撮像装置１０では、制御回路１９による制御の下に、垂直駆動回路１２による走査がｍ行進むごとに、２系統の読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせを切り替える切り替え方、即ち読み出し行１の各画素から出力される信号と読み出し行２の各画素から出力される信号、即ち感度が異なる２つの信号を、２系統のカラム回路群１３，１４に対してどのように割り振るか、その割り振りの仕方を特徴としている。このとき、読み出し行１，２間の行数を（２ｐ＋１）行のｍ倍、即ち３行以上の奇数行数のｍ倍に設定することが重要となる。その理由については後述する。

ここで、ｍ＝１の場合、即ち走査が１行進むごとに読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせを切り替える場合の信号の割り振り方の概念について図３を用いて説明する。ここでは、図面の簡略化のために、画素アレイ部１１を１８行×２２列の画素配列としている。また、走査の単位期間をＨとしたとき、蓄積時間１を４Ｈとし、蓄積時間２を９Ｈ（ｐ＝４）としている。

図３では、ある時点でのシャッタ行、読み出し行１および読み出し行２の相対的な関係を示しているが、実際には、同一行について、シャッタ行の走査タイミングから４Ｈ後の走査タイミングで読み出し行１となり、さらに９Ｈ後の走査タイミングで読み出し行１となる。その結果、同一行の各画素（同じ画素）から、感度が異なる２つの信号、即ち低感度の信号と高感度の信号が連続して得られることになる。

ある時点では、図３（Ａ）に示すように、読み出し行１の信号はカラム回路群１３に、読み出し行２の信号はカラム回路群１４に割り振られる。すなわち、読み出し行１の各画素から読み出される信号は、垂直信号線２２の各々を通してカラム回路群１３の各カラム回路に入力され、読み出し行２の各画素から読み出される信号は、垂直信号線２２の各々を通してカラム回路群１４の各カラム回路に入力される。

走査が１行進むと、電子シャッタ走査が行われるシャッタ行も２つの読み出し行１，２も共に１行進む。このとき、図３（Ｂ）に示すように、読み出し行１の信号はカラム回路群１４に、２回目の読み出し走査が行われる読み出し行２の信号はカラム回路群１３に割り振られる。すなわち、読み出し行１の各画素から読み出される信号は、垂直信号線２２の各々を通してカラム回路群１４の各カラム回路に入力され、読み出し行２の各画素から読み出される信号は、垂直信号線２２の各々を通してカラム回路群１３の各カラム回路に入力される。

さらに走査が１行進むと、再び図３（Ａ）と同様に、読み出し行１の各画素から読み出される信号は、垂直信号線２２の各々を通してカラム回路群１３の各カラム回路に入力され、読み出し行２の各画素から読み出される信号は、垂直信号線２２の各々を通してカラム回路群１４の各カラム回路に入力される。このようにして、行が進むごとに読み出し行１，２の各信号のカラム回路群１３，１４への割り振りが交互に切り替えられる。このときの走査の概念を図４に示す。

上述したように、読み出し行１と読み出し行２の間の行数を奇数行数に設定して蓄積時間２を走査の単位期間Ｈの奇数倍（本例では、９Ｈ）にするとともに、読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせを、走査が１行進むごとに切り替えるようにすることで、図４から明らかなように、奇数行の各画素から連続して読み出される蓄積時間が異なる２つの信号は共にカラム回路群１３へ、偶数行の各画素から連続して読み出される蓄積時間が異なる２つの信号は共にカラム回路群１４へそれぞれ供給される。

すなわち、同じ画素から読み出される連続する蓄積時間１，２の２つの信号は共に同じカラム回路群群１３／１４の各カラム回路にて処理される。これにより、蓄積時間が異なる２つの信号はカラム回路群１３，１４の特性差の影響を受けないために、ダイナミックレンジの拡大を目的として合成処理を行う後段の信号処理回路（図示せず）において、感度が異なる２つの信号を正確に合成できる。

また、２つの蓄積時間１，２が連続していることで、感度が異なる２つの信号を得るのに１走査期間待つ必要がなく、感度が異なる２つの信号間に１走査期間の時間ずれが起こることもないために、シャッタ時間が短い（シャッタ速度が速い）場合でも対応できる。例えば、蓄積時間１が４０００分の１秒、蓄積時間２が５００分の１秒のときは、たとえ１走査期間が６０分の１秒のときでも、画素ごとに約５００分の１秒のシャッタを切ることが可能となる。

ちなみに、蓄積時間２を走査の単位期間Ｈの偶数倍に設定すると、読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせを走査が１行進むごとに切り替えても、同じ画素から連続して読み出される蓄積時間が異なる２つの信号は異なるカラム回路群群１３，１４の各カラム回路にて処理されることになる。したがって、蓄積時間２を走査の単位期間Ｈの奇数倍に設定することが重要となる。このような制限は、蓄積時間２を蓄積時間が長い方とすることで、実際上問題とならない。

上述した読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせの切り替えは、制御回路１９による制御の下に行われる。この制御の具体例について説明する。

図５は、カラム回路群１３，１４のある画素列ｉのカラム回路１３ｉ，１４ｉにおける入力段の構成を示す回路図である。図５に示すように、カラム回路１３ｉ，１４ｉの入力段には、垂直信号線２２の両端との間にスイッチＳＷ１，ＳＷ２が設けられている。これらスイッチＳＷ１，ＳＷ２は、制御回路１９から出力される制御信号１，２によってオン（閉）／オフ（開）制御される。

図６は、１Ｈの動作を説明するためのタイミングチャートである。読み出し行１の信号をカラム回路１３ｉに、読み出し行２の信号をカラム回路１４ｉにそれぞれ供給する場合には、図６（Ａ）のタイミング関係に基づく動作が行われる。

すなわち、読み出し行１からの読み出しが行われるときは、制御回路１９から出力される制御信号１がアクティブ状態（高レベル）となり、これに応答してスイッチＳＷ１がオンすることで、読み出し行１の各画素から垂直信号線２２に連続して読み出される２つの信号は、当該スイッチＳＷ１を介してカラム回路１３ｉに入力する。読み出し行２からの読み出しが行われるときは、制御回路１９から出力される制御信号２がアクティブ状態となり、これに応答してスイッチＳＷ２がオンすることで、読み出し行２の各画素から垂直信号線２２に連続して読み出される２つの信号は、当該スイッチＳＷ２を介してカラム回路１４ｉに入力する。

逆に、読み出し行１の信号をカラム回路１４ｉに供給し、読み出し行２の信号をカラム回路１３ｉに供給する場合には、図６（Ｂ）のタイミング関係に基づく動作が行われる。

このようにして、カラム回路１３ｉ，１４ｉに供給され、これらカラム回路１３ｉ，１４ｉで所定の信号処理が行われた２つの信号が、水平駆動回路１５，１６による駆動の下に水平転送（水平出力）が行われることによって１Ｈの動作が完了する。その後、垂直駆動回路１２による駆動の下に走査が１行進められ、電子シャッタ動作から上述した一連の動作が始められる。

カラム回路群１３，１４の各カラム回路が、垂直信号線２２から信号を取り込みつつその取り込んだ信号を水平駆動回路１５，１６に順次出力するパイプライン型の構成の場合には、水平転送動作は電子シャッタ動作や読み出し動作と同じ時間に並行して行われる。図６（Ｃ）では、読み出し行２からの読み出し後に直ぐに走査が１行進み、電子シャッタ動作に入る。

（変形例）
上記の例では、ｍ＝１の場合、即ち走査が１行進むごとに読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせの切り替えを行う場合を例に挙げて説明したが、図７に示すように、その切り替えを走査が２行（ｍ＝２）進むごとに行うようにすることも可能である。この場合は、読み出し行１，２間の行数は、（２ｐ＋１）行×２、即ちｍ＝１の場合の２倍に制限される。すなわち、蓄積時間２は、６，１０，…という具合に４Ｈステップに制限される。この制限も、蓄積時間２を蓄積時間が長い方とすれば問題とならない。

同様に、読み出し行１，２間の行数を（２ｐ＋１）行×３、即ちｍ＝１の場合の３倍に設定し、読み出し行１，２と２系統のカラム回路群１３，１４の組み合わせを走査が３行（ｍ＝３）進むごとに切り替えて、蓄積時間２を９，１５，…という具合に６Ｈステップにするなど、他の方法も可能である。

なお、上記実施形態では、２系統のカラム回路群１３，１４を画素アレイ部１１の上下に分けて配置するとしたが、２系統のカラム回路群１３，１４を画素アレイ部１１の上側または下側にまとめて配置することも可能である。

また、上記実施形態では、カラム回路群１３，１４の各カラム回路を、画素アレイ部１１の画素列に対して１対１の対応関係をもって配置するとしたが、複数の画素列に対して１つのカラム回路を共有し、時分割にて使用する構成を採ることも可能である。これにより、カラム回路群１３，１４を構成する各回路の左右方向のサイズを拡大できるために、本固体撮像装置１０の画素ピッチが小さい場合に対応することができる。

また、上記実施形態では、ダイナミックレンジの拡大を図るのに、画素アレイ部１１の各画素に対して２行の読み出し行１，２を設定して１つの画素２０について蓄積時間、即ち感度を２段階に異ならせるとともに、それに対応して２系統のカラム回路群１３，１４を設けるとしたが、これに限られるものではない。

例えば、一般的に感度をｎ段階に異ならせる場合には、カラム回路群をｎ系統、即ち１画素列に対してｎ個のカラム回路を配置するとともに、ｎ系統の読み出し行を走査しながら、同一行からの出力は同じカラム回路に入力するように、読み出し行の系統とカラム回路の系統の対応関係を切り替えながら、かつ、ｎ行の読み出し行の間隔を調整して走査すればよい。

例えば、走査が１行進むごとに組み合わせを循環的に切り替えることで、対応関係をｎ×Ｈ周期でサイクリックに回していく場合は、先頭の読み出し行に対する後のｎ−１個の読み出し行の遅延行数を、ｎで割り切れず、かつｎで割った余りが全て異なる値になるように、調整すればよい。例えば、ｎ＝４の場合は、先頭の読み出し行の９行、３４行、１３１行後に他の読み出し行を設定すれば、４で割った余りがそれぞれ１、２、３であり、条件を満たす。ｎ＝２の場合は、これは図４に相当する実施形態である。

あるいは、走査がｍ行進むごとに組み合わせを循環的に切り替えることで、対応関係をｎ×ｍ×Ｈ周期でサイクリックに回していく場合は、先頭の読み出し行に対する後のｎ−１個の読み出し行の遅延行数を、ｍ＝１とした場合のｍ倍とすることができる。上記図７の実施形態は、ｎ＝２、ｍ＝２とした場合のものである。

ちなみに、循環的に切り替えるとは、例えばｎ＝３では、（１、２、３）に（Ａ，Ｂ，Ｃ）が対応している状態から、対応を（Ｂ，Ｃ，Ａ）に切り替え、次には（Ｃ，Ａ，Ｂ）に切り替え、次には（Ａ，Ｂ，Ｃ）に切り替え、あとも同様に続けるという切り替え方である。ｎ＝２の場合には、２つの入れ替えである。

上記実施形態では、読み出し走査の系統数とカラム回路の系統数が等しい場合を例に挙げているが、必ずしも等しくなくても、上述した参考例の概念を適用できれば構わない。

［第２実施形態］
図８は、第２実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。本実施形態は、本発明に係る実施形態であり、本実施形態においても、固体撮像装置として、例えばＣＭＯＳイメージセンサを例に挙げて説明するものとする。

図８に示すように、本実施形態に係る固体撮像装置３０は、外部の物理量を表す信号を出力する画素、例えば入射光をその光量に応じた電荷量に光電変換する光電変換素子を含む画素４０が行列状に多数２次元配置されてなる画素アレイ部３１に加えて、垂直駆動回路３２、カラム回路群３３、水平駆動回路３４、出力回路３５および制御回路３６を有するシステム構成となっている。

このシステム構成において、制御回路３６は、図示せぬインターフェースを介して本固体撮像装置３０の動作モードなどを指令するデータを外部から受け取り、また本固体撮像装置３０の情報を含むデータを外部に出力するとともに、垂直同期信号Ｖｓｙｎｃ、水平同期信号ＨｓｙｎｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路３２、カラム回路３３および水平駆動回路３４などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路に対して与える。

画素アレイ部３１には、画素４０が行列状に配置されるとともに、この行列状の画素配置に対して画素行ごとに画素駆動配線４１が図の横方向（左右方向）に配線され、画素列ごとに垂直信号線４２が図の縦方向（上下方向）に配線されている。画素４０としては、図２に示す４トランジスタ構成やその他の画素構成のものを用いることができる。

垂直駆動回路３２は、シフトレジスタあるいはデコーダなどによって構成され、画素アレイ部３１の各画素４０を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線４１を通して必要な駆動パルス（制御パルス）を供給する。この垂直駆動回路３２は、第１実施形態の垂直駆動回路１２と同様に、読み出し走査系と電子シャッタ走査系を有する構成となっている。ただし、本実施形態では、垂直駆動回路３２の走査の仕方を特徴としている。その詳細については後述する。

選択行の各画素４０から出力される信号は、垂直信号線４２の各々を通してカラム回路群３３に供給される。カラム回路群３３は、画素アレイ部３１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって各カラム回路が画素アレイ部１１の例えば下側に配置され、１行分の各画素４０から出力される信号を画素列ごとに受けて、その信号に対してＣＤＳや信号増幅などの信号処理を行う。カラム回路群３３の各カラム回路に、Ａ／Ｄ変換機能を持たせた構成を採ることも可能である。

水平駆動回路３４は、水平走査回路３４１、水平選択スイッチ群３４２および水平信号線３４３によって構成されている。水平走査回路３４１は、シフトレジスタなどによって構成され、水平選択スイッチ群３４２の各スイッチを順に選択することにより、カラム回路群３３の各カラム回路から画素信号を平信号線３４３に順番に出力させる。

出力回路３５は、カラム回路群３３の各カラム回路から水平信号線３４３を通して順に供給される信号に対して種々の信号処理を施して出力する。出力回路３５での具体的な信号処理としては、例えば、バッファリングだけを行う場合もあるし、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行うこともある。

上記構成の本実施形態に係る固体撮像装置３０において、垂直駆動回路３２は、走査の単位期間をＨとするとき、シャッタ走査をｓ×Ｈ（ｓは２以上の整数）期間に１行進めつつ、読み出し行は１Ｈごとに戻す走査または進める走査を行い、かつｓ×Ｈ期間にその両方を行うことで、結果的にｓ×Ｈ期間に１行進めることを特徴とする。

ここで、ｓ＝２の場合の動作について図９を用いて説明する。図９において、（Ａ）は画素アレイ部３１とカラム回路群３３の物理配置を、（Ｂ）は垂直駆動回路３２による走査の概念をそれぞれ示している。

ここでは、図面の簡略化のために、画素アレイ部３１を１８行×２２列の画素配列としている。また、図９（Ｂ）では、見やすくするために、図９（Ａ）の画素配列に対して横軸を１／２に圧縮して示している。

ｓ＝２の場合には、垂直駆動回路３２による駆動の下に、シャッタ走査が２Ｈに１行進むのに対して、読み出し走査については、例えば図９（Ｂ）に示すように、まず３行手前に戻り、次に４行進むことで、結果的にやはり２Ｈに１行進むことになる。

この垂直走査により、シャッタ走査から１回目の読み出し走査までの時間が蓄積時間１となり、１回目の読み出し走査から２回目の読み出し走査までの時間が蓄積時間２となるために、これら連続する２つの蓄積時間（露光時間）１，２を異ならせることにより、同じ画素から感度が異なる２つの信号、即ち低感度の信号と高感度の信号が連続して得られる。

蓄積時間１，２の設定は、制御回路３６によって行われる。この感度が異なる２つの信号を後段の信号処理回路（図示せず）で合成することにより、ダイナミックレンジの広い画像信号を得ることができる。

上述した特徴的な垂直走査は、垂直駆動回路３２の次のような構成によって容易に実現できる。

垂直駆動回路３２の電子シャッタ走査系については、デコーダやシフトレジスタなどを用い、走査間隔をｓＨ（本例では、２Ｈ）にすることで容易に実現できる。一方、垂直駆動回路３２の読み出し走査系については、デコーダを用いて制御回路３６からのアドレス設定により、あるいは、例えばシフトレジスタをｓ本（本例では、２本）用い、この２本のシフトレジスタの走査間隔をそれぞれ２Ｈにするとともに、両シフトレジスタの走査開始タイミングを蓄積時間２ずらすことで容易に実現できる。

上述したように、画素アレイ部３１の１画素列に対して１個のカラム回路を配置し、選択行の各画素から読み出された信号を１個のカラム回路によって処理するカラム回路群３３を１系統有する固体撮像装置３０において、シャッタ走査をｓ×Ｈ期間に１行進めつつ、読み出し行については１Ｈごとに戻す走査または進める走査を行い、かつｓ×Ｈ期間にその両方を行いながら、結果的にｓ×Ｈ期間に１行進めることで、１画素列に対して１個のカラム回路でも、蓄積時間が異なるｓ個の信号を１走査期間待つことなく出力することができる。

これにより、第１実施形態の場合と同様に、シャッタ時間が短い（シャッタ速度が速い）場合でも対応できる。しかも、１画素列に対してカラム回路が１個であり、同じ画素からのｓ個の信号が同じカラム回路にて処理されるために、ダイナミックレンジの拡大を目的として合成処理を行う後段の信号処理回路（図示せず）において、感度が異なるｓ個の信号を正確に合成できる。

因みに、本実施形態に係る固体撮像装置３０では、蓄積時間１に比べて蓄積時間２の方を短くする方が好ましい。何故ならば、走査の最初の方では２Ｈに１行の信号しか読み出さない期間があるがこの期間を、蓄積時間２を短く設定することによって短縮できるからである。

本実施形態では、ｓ＝２、即ち１つの画素２０について蓄積時間（感度）を２段階に異ならせる場合を例に挙げて説明したが、これに限定されるものではなく、蓄積時間を３段階以上に異ならせる場合にも同様に適用可能である。また、第１実施形態に係る技術と第２実施形態に係る技術を組み合わせて多くの信号を扱うなど、種々に変形可能である。

なお、上記各実施形態では、カラム回路群１３，１４，３３の各カラム回路を、画素アレイ部１１，３１の画素列に対して１対１の関係で配置するとしたが、複数の画素列に対して１つのカラム回路を共有した構成を採ることも可能である。

また、上記各実施形態では、画素アレイ部１１，３１の画素配列を正方格子の場合を例に挙げて説明したが、画素配列が正方格子でない画素アレイ部に対しても、構成が複雑になるものの、第１実施形態に係る技術思想や、第２実施形態に係る技術思想を適用することが可能である。

また、上記各実施形態では、全画素読み出しを例に挙げて説明したが、間引き読み出し等の他の動作と組み合わせるなど、種々に変形可能である。また、電子シャッタは必ずしも必要ではない。本発明の動作は、常時行うものでなくとも、動作可能に構成しておき、必要な場合のみ行ってもよい。

また、上記各実施形態では、画素が光信号を電気信号に変換する固体撮像装置に適用した場合を例に挙げて説明したが、画素の蓄積時間で感度調整が可能な装置であれば、固体撮像装置以外にも適用可能である。

［適用例］
以上説明した第１，第２実施形態に係る固体撮像装置１０，３０は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイスとして用いて好適なものである。

図１０は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１０に示すように、本例に係る撮像装置は、レンズ５１を含む光学系、撮像デバイス５２、カメラ信号処理回路５３等によって構成されている。

レンズ５１は、被写体からの像光を撮像デバイス５２の撮像面に結像する。撮像デバイス５２は、レンズ５１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。特に、ダイナミックレンジの拡大を図るために、画素信号として、各画素ごとに蓄積時間が異なる複数の信号を出力する。この撮像デバイス５２として、先述した第１，第２実施形態に係る固体撮像装置１０，３０が用いられる。

カメラ信号処理部５３は、撮像デバイス５２から出力される画像信号に対して種々の信号処理を行う。その信号処理の一つとして、ダイナミックレンジの拡大を図るために、撮像デバイス５２から各画素ごとに連続して出力される蓄積時間が異なる複数の信号を合成する処理が行われる。

上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス５２として先述した第１，第２実施形態に係る固体撮像装置１０，３０を用いることで、これら固体撮像装置１０，３０では同じ画素から出力される感度が異なる複数の信号を、これら複数の信号間に１走査期間の時間ずれを起こさせずに同じカラム回路で処理できることから、カメラ信号処理部５３において、感度が異なる複数の信号を正確に合成して高画質な画像信号を得ることができるために、撮像画像の画質をより向上できる利点がある。

なお、固体撮像装置の中に全ての機能が実現していなくても、撮像装置全体として実現していても良い。例えば、カメラ信号処理回路５３に撮像デバイス５２の制御をも担わせ、カメラ信号処理回路５３に制御回路１９，３６を搭載しても良い。

また、撮像装置としては、必ずしもレンズ５１を含む光学系が必要でないものへの適用も可能である。例えば密着型のセンサや放射線検出装置などである。

１０，３０…固体撮像装置、１１，３１…画素アレイ部、１２，３２…垂直駆動回路、１３，１４，３３…カラム回路群、１５，１６，３４…水平駆動回路、１７，１８，３５…出力回路、１９，３６…制御回路、２０，４０…画素、５１…レンズ、５２…撮像デバイス、５３…カメラ信号処理回路

Claims (6)

1. 外部からの光が光電変換されて生じた電荷を一定時間蓄積して得られる信号をカラム回路へ出力する複数の画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第１のカラム回路群と、
   前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第２のカラム回路群と、
   先行するシャッタ行の期間で、蓄積された信号電荷をリセットして新たな信号電荷の蓄積を開始させ、前記シャッタ行の期間から電荷蓄積が開始された第１画素行の前記信号を読み出し、前記第１画素行の信号読み出し期間から前記第１画素行とは異なる期間の電荷蓄積を開始させ、前記第１画素行からの列方向の遅延画素数が３以上の奇数の自然数ｍ倍である第２画素行の前記信号を読み出す過程で、前記遅延画素数を同じとしたまま前記シャッタ行、前記第１画素行および前記第２画素行を、第１方向へ１Ｈ期間（Ｈは走査の単位時間）で１画素行ずつシフトするようにシフト走査を行うとともに、前記信号を読み出す画素行と、読み出した信号の出力先のカラム回路を含むカラム回路群との組み合わせを、前記シフト走査がｍ行進むごとに切り替え、前記第１画素行と前記第２画素行から読み出した前記信号の各々を、前記１Ｈ期間ごとに、前記組み合わせに応じた出力先のカラム回路を含む前記第１のカラム回路群または前記第２のカラム回路群へ出力することにより、同一の画素から、電荷蓄積時間が異なる２つの前記信号の各々を、異なるタイミングの１Ｈ期間に、前記第１のカラム回路群と前記第２のカラム回路群の何れか一方の同一のカラム回路群に対して読み出す走査手段と、
   を具備する固体撮像装置。
2. 外部からの光が光電変換されて生じた電荷を一定時間蓄積して得られる信号をカラム回路へ出力する複数の画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を、それぞれのカラム回路群が有する、ｎ個（ｎは２以上の整数）のカラム回路群と、
   先行するシャッタ行の期間で、蓄積された信号電荷をリセットして新たな信号電荷の蓄積を開始させ、前記シャッタ行の期間から電荷蓄積が開始された第１画素行の前記信号を読み出し、前記第１画素行の信号読み出し期間から前記第１画素行とは異なる期間の電荷蓄積を開始させ、前記第１画素行と、当該第１画素行から行方向と列方向にそれぞれ所定の遅延画素数だけ離れたｎ−１個の第２画素行とから前記信号を読み出す過程で、前記遅延画素数を同じとしたまま前記シャッタ行、前記第１画素行および前記第２画素行を、第１方向へ１Ｈ期間（Ｈは走査の単位時間）で１画素行ずつシフトするようにシフト走査を行うとともに、前記信号を読み出す画素行と、読み出した信号の出力先のカラム回路を含むカラム回路群との組み合わせを、全ての組み合わせがｓ×Ｈ（ｓは２以上の整数）の１サイクル期間で一巡するように循環的に切り替え、前記第１画素行と前記ｎ−１個の第２画素行から読み出した前記信号の各々を、前記１Ｈ期間ごとに、前記組み合わせに応じて画素行ごとに異なる出力先のカラム回路を含むカラム回路群へ出力することにより、同一の画素から、電荷蓄積時間が異なる２つの前記信号の各々を、異なるタイミングの１Ｈ期間に前記ｎ個のカラム回路群内の同一のカラム回路群に対して読み出す走査手段と、
   を具備する固体撮像装置。
3. 前記所定の遅延画素数が、３以上の奇数の自然数ｍ倍である、
   請求項２記載の固体撮像装置。
4. 前記走査手段は、先頭の前記第１画素行に対する後続の前記ｎ−１個の第２画素行の各々について、前記遅延画素数を、ｎで割り切れず、かつｎで割った余りが全て異なるように設定する、
   請求項２または３記載の固体撮像装置。
5. 外部からの光が光電変換されて生じた電荷を一定時間蓄積して得られる信号をカラム回路へ出力する複数の画素が行列状に２次元配置されてなる画素アレイ部と、前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第１のカラム回路群と、前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第２のカラム回路群と、を具備する固体撮像装置の駆動方法であって、
   先行するシャッタ行の期間で、蓄積された信号電荷をリセットして新たな信号電荷の蓄積を開始させ、前記シャッタ行の期間から電荷蓄積が開始された第１画素行の前記信号を読み出し、前記第１画素行の信号読み出し期間から前記第１画素行とは異なる期間の電荷蓄積を開始させ、前記第１画素行からの列方向の遅延画素数が３以上の奇数の自然数ｍ倍である第２画素行の前記信号を読み出す過程で、前記遅延画素数を同じとしたまま前記シャッタ行、前記第１画素行および前記第２画素行を、第１方向へ１Ｈ期間（Ｈは走査の単位時間）で１画素行ずつシフトするようにシフト走査を行うとともに、前記信号を読み出す画素行と、読み出した信号の出力先のカラム回路を含むカラム回路群との組み合わせを、前記シフト走査がｍ行進むごとに切り替え、前記第１画素行と前記第２画素行から読み出した前記信号の各々を、前記１Ｈ期間ごとに、前記組み合わせに応じた出力先のカラム回路を含む前記第１のカラム回路群または前記第２のカラム回路群へ出力することにより、同一の画素から、電荷蓄積時間が異なる２つの前記信号の各々を、異なるタイミングの１Ｈ期間に、前記第１のカラム回路群と前記第２のカラム回路群の何れか一方の同一のカラム回路群に対して読み出す、
   固体撮像装置の駆動方法。
6. 固体撮像装置を備え、
   前記固体撮像装置は、
   外部からの光が光電変換されて生じた電荷を一定時間蓄積して得られる信号をカラム回路へ出力する複数の画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部の画素列の各々に対応して配置された複数のカラム回路を有する第１のカラム回路群と、
   前記画素アレイ部の画素列の各々に対応して配置された複数カラム回路を有する第２のカラム回路群と、
   先行するシャッタ行の期間で、蓄積された信号電荷をリセットして新たな信号電荷の蓄積を開始させ、前記シャッタ行の期間から電荷蓄積が開始された第１画素行の前記信号を読み出し、前記第１画素行の信号読み出し期間から前記第１画素行とは異なる期間の電荷蓄積を開始させ、前記第１画素行からの列方向の遅延画素数が３以上の奇数の自然数ｍ倍である第２画素行の前記信号を読み出す過程で、前記遅延画素数を同じとしたまま前記シャッタ行、前記第１画素行および前記第２画素行を、第１方向へ１Ｈ期間（Ｈは走査の単位時間）で１画素行ずつシフトするようにシフト走査を行うとともに、前記信号を読み出す画素行と、読み出した信号の出力先のカラム回路を含むカラム回路群との組み合わせを、前記シフト走査がｍ行進むごとに切り替え、前記第１画素行と前記第２画素行から読み出した前記信号の各々を、前記１Ｈ期間ごとに、前記組み合わせに応じた出力先のカラム回路を含む前記第１のカラム回路群または前記第２のカラム回路群へ出力することにより、同一の画素から、電荷蓄積時間が異なる２つの前記信号の各々を、異なるタイミングの１Ｈ期間に、前記第１のカラム回路群と前記第２のカラム回路群の何れか一方の同一のカラム回路群に対して読み出す走査手段と、
   を具備する撮像装置。

Images