[go: up one dir, main page]

JP5528424B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP5528424B2
JP5528424B2 JP2011501583A JP2011501583A JP5528424B2 JP 5528424 B2 JP5528424 B2 JP 5528424B2 JP 2011501583 A JP2011501583 A JP 2011501583A JP 2011501583 A JP2011501583 A JP 2011501583A JP 5528424 B2 JP5528424 B2 JP 5528424B2
Authority
JP
Japan
Prior art keywords
layer
type
sic
mosfet
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011501583A
Other languages
English (en)
Other versions
JPWO2010098294A1 (ja
Inventor
之泰 中尾
昌之 今泉
修平 中田
成久 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011501583A priority Critical patent/JP5528424B2/ja
Publication of JPWO2010098294A1 publication Critical patent/JPWO2010098294A1/ja
Application granted granted Critical
Publication of JP5528424B2 publication Critical patent/JP5528424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、電力用半導体装置として使用される炭化珪素半導体装置に関する。
既知の通り、ＭＯＳ構造を有する電力用半導体装置（パワーデバイス）の典型例であるＩＧＢＴまたは縦型ＭＯＳＦＥＴ（ＭＯＳ構造がプレーナ型である場合またはトレンチ型である場合がある。）は、例えばインバータ回路に於けるスイッチング素子として利用されており、これらのパワーデバイスは、フィールド酸化膜等と比較して膜厚が非常に薄いゲート絶縁膜を有している。
ここで、特許文献１に記載の電力用縦型ＭＯＳＦＥＴはＳｉを半導体基板材料とするデバイスである。特許文献１の図１、図２に示されているように、ＭＯＳＦＥＴのセル領域の周縁部（ゲートパッド部を含む）に隣接するＭＯＳＦＥＴのセル領域側の隣接領域内には、当該周縁部に沿って、微細なダイオードが少なくとも一列に配置されている。このようなゲートパッド部とＭＯＳＦＥＴのセル領域との間の領域内に一列に配置されたダイオードの各々は、ＭＯＳＦＥＴがＯＮ状態からＯＦＦ状態へスイッチングする際に、特許文献１の図３に示されるように、ＰウエルおよびＰベースからドレイン側のＮ型半導体層内に順方向バイアス時に注入されたホールを吸収する。このため、特許文献１の上記構造は、特許文献１の図３に示される寄生トランジスタが、ＭＯＳＦＥＴが順方向バイアスから逆方向バイアスに切り替わる際にオンするのを、防止することができる。また、特許文献１の上記構造では、特許文献１の図２に示されているように、ＭＯＳＦＥＴセルのＰウエルであるＰベースが、バックゲートを介して、ソース電極に電気的に接続されている。
特開平５−１９８８１６号公報（図１〜図３）
本発明が解決すべき問題点を、特許文献１の図２に基づいて以下に記載する。
今、スイッチング素子であるＭＯＳＦＥＴセルがＯＮ状態からＯＦＦ状態へとスイッチングした場合には、ＭＯＳＦＥＴセルのドレイン電圧、すなわち、ドレイン電極の電圧が急激に上昇して、略０Ｖから数百Ｖに変化する。そうすると、ＰウエルとＮ-ドレイン層との間に存在する寄生容量を介して、変位電流がＰウエル内に流れ込む。この変位電流は、以下に記載するように、ソース電極に流れるが、この点は、Ｎ-ドレイン層との間で寄生容量を形成するＰウエルが、ＭＯＳＦＥＴセルのＰウエルであっても、ダイオードセルのＰウエルであっても、あるいは、ゲートパッド下方のまたはゲートパッドと機械的に繋がったゲートフィンガー下方のＰウエルであっても、同様である。
ここで、留意すべき点は、ＭＯＳＦＥＴセルのＰウエルの横断面の面積とダイオードセルのＰウエルの横断面の面積と比較して、ゲートパッド下方またはゲートフィンガー下方のＰウエルの横断面の面積が非常に大きいことである。そのため、ゲートパッド下方またはゲートフィンガー下方のＰウエル内の電気抵抗の値は、ＭＯＳＦＥＴセルのＰウエルの電気抵抗の値およびダイオードセルのＰウエルの電気抵抗の値と比較して、非常に大きい値になる。
特許文献１においては、ソース電極と、図２の（Ｃ）部の縦断面図に描かれたフィールドプレートとは電気的に互いに接続されているので、スイッチング時に、ゲートパッド下方またはゲートフィンガー下方のＰウエル内に流れ込んだ変位電流は、ゲートパッド下方またはゲートフィンガー下方のＰウエル内を、ＭＯＳＦＥＴセル側の部分からフィールドプレートに接続されているコンタクトホールの部分に向けて流れて、フィールドプレートを介してソース電極に流入する。
上述のように、ゲートパッド下方またはゲートフィンガー下方のＰウエルの横断面積はその他のＰウエルの横断面積よりも非常に大きいが、Ｐウエル自体およびコンタクトホールに抵抗が存在するために、横断面積が大きなゲートパッド下方またはゲートフィンガー下方のＰウエルに変位電流が流れると、当該Ｐウエル内に無視し得ない値の電位降下が発生する。
その結果、当該Ｐウエルの内で、コンタクトホールおよびフィールドプレートを介してソース電極と電気的に接続されている部分（コンタクトホール直下部分）からの水平方向の距離が大きな部分は、比較的大きな電位を有することとなる。しかも、この電位は、上記ドレイン電圧Ｖの時間ｔに対する変動ｄＶ／ｄｔが大きくなる程に、大きくなる。
このため、特許文献１の図２の（Ｃ）部に示されるように、ゲートパッドに繋がったゲートフィンガー下方のＰウエル内で、コンタクトホールから最も離れたセル側端部部分に、ゲート絶縁膜を介して、ゲート電極が設けられている場合には、ＭＯＳＦＥＴセルがＯＮ状態からＯＦＦ状態へとスイッチングした直後で０Ｖに近い電圧値のゲート電極と、上記Ｐウエルの上記セル側端部部分との間のゲート絶縁膜に大きな電界が加わり、ゲート絶縁膜の絶縁性が破壊される場合があった。
ここで、昨今では、バンドギャップが従来の半導体基板材料であるＳｉよりも約３倍大きな炭化珪素（ＳｉＣ）を半導体基板材料として用いるＳｉＣ半導体装置（例えば、縦型ＭＯＳＦＥＴ乃至はＩＧＢＴ）をインバータ回路のスイッチング素子として適用することで、インバータ回路の損失低減化を図ることが期待されている。そして、より一層の低損失化を実現するために、スイッチング素子のより一層の高速駆動化が求められている。換言すれば、低損失化のために、ドレイン電圧Ｖの時間ｔに対する変動ｄＶ／ｄｔをより一層速くすることが求められている。
特許文献１を参照して指摘した構造上の問題は、半導体基板材料を従来のＳｉから上記のＳｉＣに置き換えても、同様に生じ得る問題である。増してや、半導体基板材料がＳｉＣの場合には、上記の通り、ドレイン電圧Ｖの時間ｔに対する変動ｄＶ／ｄｔをより一層速くすることが求められるために、既述した寄生容量を介してＰウエル内に流れ込む変位電流の値もより増大する。
さらに、半導体基板材料をＳｉＣに置き換えた場合には、以下の問題が浮上する。すなわち、ＳｉＣを半導体基板材料として用いるスイッチング素子においては、従来のＳｉを半導体基板材料として用いるスイッチング素子と比較して、ＳｉＣの大きなバンドギャップに起因して、半導体層の十分なる低抵抗化が困難になる。このために、半導体基板材料としてＳｉＣを使用する場合には、既述したＰウエル等の寄生抵抗の値がＳｉを使用する場合よりも大きくなり、その大きな寄生抵抗の値が、ゲートパッド下方またはゲートフィンガー下方のＰウエルに発生する電位をより一層大きくしてしまうという問題がある。
本発明は、このような問題点の発見および当該問題点の発生箇所の認識を踏まえてなされたものであり、その主目的は、ＭＯＳ構造を備えたスイッチング素子として機能するＳｉＣ半導体装置において、スイッチング時あるいはターンオフ時におけるゲート電極とソース電極間の絶縁破壊の発生を抑制するとともに、スイッチング速度あるいは充放電速度の向上を実現し、以て低損失化を図る点にある。
本発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板と、炭化珪素半導体基板の主面上に配設された第１導電型のドリフト層と、ドリフト層の一部に配設され、それぞれが半導体素子として動作するセルが複数形成されたセル領域と、ドリフト層のセル領域とは別の領域の上層部に配設される第２導電型のウエル層と、前記ウエル層の上面上もしくは上層部内に配設され、１×１０ １９ ｃｍ −３ 以上１×１０ ２１ ｃｍ −３ 以下であって前記ウエル層よりも高い不純物濃度を有し、炭化珪素からなる第２導電型の半導体層と、半導体層上に配設された絶縁膜と、絶縁膜および前記セル領域上に配設されたゲート電極と、を備える。
本発明に係る炭化珪素半導体装置によれば、スイッチング時、特にターンオフ時に発生し得る変位電流が流れ込んで生じる第２導電型のウエル層内の電位分布を低減化する方向で抑制することができ、その結果、ゲート電極と第２導電型のウエル層間の電位差を低減化させてゲート絶縁膜の破壊を有効に防止することができるので、スイッチング速度の向上化および本装置の高寿命化を図ることができると共に、スイッチング速度の向上化に伴い低損失化を図ることができるので、本装置の低消費電力化（省エネルギー化）をも促進することができる。以下、この発明の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの上面構造を模式的に示す平面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態１に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態２に係るＳｉＣ―ＩＧＢＴの上面構造を模式的に示す平面図である。 本発明の実施の形態２に係るＳｉＣ―ＩＧＢＴの縦断面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する平面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する平面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する平面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する平面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する縦断面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する縦断面図である。 本発明の実施の形態１および実施の形態２に係るＳｉＣ―ＭＯＳＦＥＴの変形例の構成を説明する縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの製造工程を示す縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの変形例１の構成を説明する縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの変形例２の構成を説明する平面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの変形例２の構成を説明する平面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの変形例２の構成を説明する縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの変形例２の構成を説明する縦断面図である。 本発明の実施の形態３に係るＳｉＣ―ＭＯＳＦＥＴの変形例２の構成を説明する縦断面図である。
実施の形態１
本実施の形態に係るＳｉＣ半導体装置の一例として、ｎ型チャネルＳｉＣ―ＭＯＳＦＥＴについて、その構造およびその製造方法並びにその評価を、以下に記載する。
図１は、本実施の形態に係るＳｉＣ―ＭＯＳＦＥＴの上面構造を模式的に示す平面図である。また、図２は、図１に示すＳｉＣ―ＭＯＳＦＥＴのＹ１−Ｙ２線に関する縦断面構造を示す図である。
図１および図２に示されるＳｉＣ―ＭＯＳＦＥＴの構造上の特徴は、ゲート電極用パッド部１１の直下に位置するｐ型ウエル層１（最も横断面積が大きい、最外周のｐ型ウエル層１ＯＭに該当）の上面上に、全面的または部分的に、ｐ型半導体層１４が配設されている点にある。このｐ型半導体層１４の堆積により、ゲート電極用パッド部１１の直下に位置するｐ型層は、ｐ型ウエル層１ＯＭおよびその上のｐ型半導体層１４の合成層で構成されることとなる。
従って、ゲート電極用パッド部１１の直下に位置するｐ型層の抵抗は、全体的な観点では低減されることとなる。よって、ゲート電極用パッド部１１の直下に位置するｐ型ウエル１ＯＭの端部のうち、それぞれがＭＯＳＦＥＴとして動作するＭＯＳＦＥＴセルが複数配設されたＭＯＳＦＥＴセル領域側とは反対側の端部およびその近傍部分と、ゲート電極用パッド部１１の直下に位置するｐ型ウエル層１ＯＭのウエルコンタクト層３の近傍部分との間の電位差乃至は電気抵抗が低減される。
その結果、ゲート電極用パッド部１１の直下に位置するｐ型ウエル層１ＯＭのウエルコンタクト層３の近傍部分と、ゲート電極用ポリシリコン層７との間に印加される電圧の値は格段に軽減され、ゲート電極用ポリシリコン層７の直下に位置するゲート絶縁膜６の絶縁性が保護される。
その観点から言えば、ｐ型半導体層１４の抵抗率は、低ければ低い程に、その存在による上記の作用・効果は顕著に増大することになる。例えば、ｐ型半導体層１４に含まれる不純物濃度は、ゲート電極用パッド部１１の直下に位置するｐ型ウエル層１ＯＭのそれよりも大きく設定されており、その不純物濃度の範囲は１×１０19ｃｍ-3〜１×１０20ｃｍ-3に設定されているのが好ましい。また、ｐ型半導体層１４の厚みは、例えば１００ｎｍ程度以上に設定されているのが好ましい。但し、ｐ型半導体層１４のバンドギャップは、ゲート電極用パッド部１１の直下に位置するｐ型ウエル層１ＯＭのそれよりも大きくてもまたは小さくてもあるいは同じであっても良い。
なお、特徴部たるｐ型半導体層１４は、ゲート電極用パッド部１１に構造的・電気的に繋がっており且つ各ゲート電極用ポリシリコン層７とも構造的・電気的に繋がったゲート電極用フィンガー部（図示せず。）の直下に位置するｐ型ウエル層１（１ＯＭ）の上面上にも、全面的または部分的に、同様に配設されているのが、その作用・効果の観点から言って、好適である。
図２において、各参照符号は次の構成要素を示す。すなわち、１はｐ型ウエル層を、１ＯＭは最外周のｐ型ウエル層（第２のウエル層）を、２はｎ型コンタクト層を、３はウエルコンタクト層を、５はＳｉＣを母材とするｎ型半導体基板を、４はｎ型半導体基板５の主面上に配設されたｎ型ドリフト層を、６は例えばシリコン酸化膜で構成されるゲート絶縁膜を、７はゲート電極用ポリシリコン層を、８は層間絶縁膜を、９はＮｉＳｉ層を、１０はソース電極を、１１はゲート電極用パッド部を、１２はフィールド酸化膜を、１３はＪＴＥ（Junction Termination Extension）層を、１４はｐ型半導体層を、１７はドレイン電極を、それぞれ示す。ここで、ＭＯＳＦＥＴセル領域に形成されるｐ型ウエル層を第１のウエル層、ＭＯＳＦＥＴセル領域の外周に形成されるｐ型ウエル層を第２のウエル層と呼称する場合もある。
なお、図１および図２の構造において、各半導体層の導電型を逆転させても良い。この場合、ｎ型の導電型を「第１導電型」と定義すると、ｐ型は「第２導電型」となり、導電型を逆転させると、ｐ型の導電型が「第１導電型」となり、ｎ型の導電型が「第２導電型」となる。導電型の逆転に応じて、ゲート電極を除く各電極の名称も逆転する。この点は、後述する実施の形態２および実施の形態３においても同様である。
次に、図１および図２に例示した本実施の形態に係るＳｉＣ―ＭＯＳＦＥＴの製造方法について、各製造工程を順次に示す図３〜図１７の縦断面図を参照して記載する。
先ず、図３において、炭化珪素で構成されるｎ型半導体基板５の上面（主面）上に、エピタキシャル結晶成長法により、ｎ型の炭化珪素で構成されるｎ型ドリフト層４を形成する。
ｎ型半導体基板５としては、例えば、ｎ型４Ｈ−炭化珪素基板が好適である。また、ｎ型ドリフト層４には窒素がドープされ、窒素の濃度は５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下の範囲内にある。ｎ型ドリフト層４の厚さは１０μｍ以上１５μｍ以下の範囲内にあることが好ましい。なお、窒素の代わりに、リンをドープしても良い。
ｎ型ドリフト層４の形成後、レジスト（図示せず）をマスクとして、ｎ型ドリフト層４の上面上の、所定の間隔に離間した部位に、不純物をイオン注入して、一対のｐ型ウエル層１をｎ型ドリフト層４内に形成する。
その後、上記レジストを除去する。その際の不純物濃度は、１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下の範囲内にあり、ｐ型ウエル層１の厚さは０．５μｍ以上１．５μｍ以下の範囲内にあることが好ましい。ｐ型となる不純物としては、例えば、ボロン（Ｂ）またはアルミニウム（Ａｌ）が挙げられる。
さらに、上記の複数のｐ型ウエル層１の内で、ＭＯＳＦＥＴセル領域内に存在することとなる各ｐ型ウエル層１中に、レジスト（図示せず）をマスクとして不純物をイオン注入して、ｎ型コンタクト層２を形成する。
その後、上記レジストを除去する。その際の不純物濃度は１×１０19ｃｍ-3以上１×１０20ｃｍ-3以下の範囲内にあり、且つ、同層２の厚さは０．３μｍ以上０．８μｍ以下の範囲内にあることが好ましい。ｎ型不純物としては、例えば、リン（Ｐ）または窒素（Ｎ）が挙げられる。
さらに、上記の複数のｐ型ウエル層１の内で、図２のゲート電極用パッド部１１の直下に位置することとなるｐ型ウエル層１の最外周の周辺に、レジスト（図示せず）をマスクとして不純物をイオン注入して、ｐ型のＪＴＥ層１３を形成し、その後に、上記レジストを除去する。その際の不純物濃度は１×１０17ｃｍ-3以上１×１０18ｃｍ-3以下の範囲内にあることが好ましく、且つ、同層１３の厚さは０．５μｍ以上１．５μｍ以下の範囲内にあることが好ましい。ｐ型不純物としては、例えば、ボロン（Ｂ）またはアルミニウム（Ａｌ）が挙げられる。
さらに、複数のｐ型ウエル層１の各々の中に、レジスト（図示せず）をマスクとして不純物をイオン注入して、ｐ型ウエルコンタクト層３を形成し、その後に、レジストを除去する。その際の不純物濃度は１×１０20ｃｍ-3以上１×１０21ｃｍ-3以下の範囲内にあることが好ましく、且つ、同層３の厚さは０．３μｍ以上０．８μｍ以下の範囲内にあることが好ましい。ｐ型不純物としては、例えば、ボロン（Ｂ）またはアルミニウム（Ａｌ）が挙げられる。
次に、これまでにイオン注入されたｎ型およびｐ型の各不純物の活性化を行う。これは、熱処理装置によって、ウエハを高温下でアニール処理して、注入されたイオンを電気的に活性化する処理である。
なお、エピタキシャル結晶成長法により、さらにｎ型ＳｉＣを堆積し、レジスト（図示せず）をマスクとしてパターニングすることで、ｎ型チャネルエピタキシャル層を形成しても良い。ｎ型チャネルエピタキシャル層にドープされる不純物は窒素であり、窒素の濃度は１×１０16ｃｍ-3以上１×１０17ｃｍ-3以下の範囲内にあり、ｎ型チャネルエピタキシャル層の厚さは０．３μｍ以上０．６μｍ以下の範囲内にあることが好ましい。なお、窒素の代わりに、リンをドープしても良い。
上記アニール処理の後、ｎ型ドリフト層４の上面を熱酸化法によって酸化することによって、ウエハ全面に渡って、ＳｉＯ2膜の絶縁膜６Ａを形成し、さらに、ＣＶＤ法によって、ｐ型ポリシリコン膜７Ａを絶縁膜６Ａ上に堆積する（図３）。
ｐ型ポリシリコン膜７Ａの堆積後に、ｐ型ポリシリコン膜７Ａをパターニングして、図４に示すように、ゲート絶縁膜６とその上のゲート電極用ポリシリコン層７を形成する。
さらに、ＴＥＯＳ膜等の絶縁膜８Ａを成膜し（図５）、絶縁膜８Ａをパターニングして層間絶縁膜８の一部を形成する（図６）。
次に、ｐ型ポリシリコン膜１４ＡをＣＶＤ法によって成膜し（図７）、複数のｐ型ウエル層１の内でＭＯＳＦＥＴセル領域外にある最外周のｐ型ウエル層１ＯＭの上面の全部または一部を覆うように、レジストマスク（図示せず）によりパターニングして、ｐ型半導体層１４を形成する（図８）。その後、上記レジストマスクを除去する。
この工程において成膜するｐ型半導体層１４は、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＺｎＳｅ、ＣｄＳ、ＳｉＧｅ、ＧａＮ、ＡｌＮ、ＢＮ若しくはＣ（ダイヤモンド）、の単結晶、多結晶あるいはアモルファス半導体、またはこれらの混合物より、構成されていても良い。また、成膜方法は、蒸着法またはスパッタ法であっても良い。
このように、本発明はｐ型半導体層１４の材質に対する限定が少ないという特徴がある。なお、ｐ型半導体層１４をｐ型不純物を含むＳｉＣで構成した場合は、耐熱性を高めることができる。
その後、酸化膜１２Ａを露出面上に全面的に成膜した後（図９）、レジストマスク（図示せず）により酸化膜１２Ａをパターニングし、上記レジストマスクを除去することにより、図１０に示すように、フィールド酸化膜１２を、ｐ型半導体層１４の上面上に全面的に形成する。
その後、ＣＶＤ法によって、ｐ型ポリシリコン膜７Ｂを全面的に堆積した上で(図１１)、ｐ型ポリシリコン膜７Ｂをパターニングすることで、フィールド酸化膜１２上にゲート電極用ポリシリコン層７を形成する(図１２)。図１２では、各ゲート電極用ポリシリコン層７は分離しているように描かれているが、実際には、全てのゲート電極用ポリシリコン層７は網目状に互いに繋がっている。
さらに、ＴＥＯＳ膜等の絶縁膜８Ｂを成膜し(図１３)、絶縁膜８Ｂをパターニングすることで、層間絶縁膜８を形成する(図１４)。
次に、ニッケルを堆積してパターニングした後に、アニール処理を行うことで、ニッケルをシリサイド化して、ＮｉＳｉ層９がその上に形成されたウエルコンタクト層３を形成する(図１５)。
その後、フィールド酸化膜１２上のゲート電極用ポリシリコン層７へのコンタクトホールと、ｐ型半導体層１４へのコンタクトホールとを形成し(図１６)、アルミニウムを堆積・パターニングして、ソース電極１０とゲート電極用パッド部（ゲート電極）１１とを形成する(図１７)。
その後、ｎ型半導体基板５の裏面上に、図２のドレイン電極１７を形成する。
＜評価＞
従来法により作製されたＳｉＣ−ＭＯＳＦＥＴにおいては、スイッチング速度を上げていくと、ゲートパッド部下方乃至はゲートフィンガー部下方に位置するｐ型ウエル層１の電圧分布が大きくなり、ゲート絶縁膜が破壊された。しかしながら、本実施の形態の製造方法により作製されたＳｉＣ−ＭＯＳＦＥＴでは、同様の条件下においても、ゲート絶縁膜６が破壊されることは無く、ｐ型半導体層１４の存在によって、ゲート電極用パッド部１１の下方に位置するｐ型ウエル層１（１ＯＭ）内を変位電流が流れる際の電圧降下による当該ｐ型ウエル層１（１ＯＭ）の電圧分布が抑制乃至は低減されることがわかる。
この条件下でのｐ型ウエル層１（１ＯＭ）とゲート電極用パッド部（ゲート電極）１１間の電位差分布を、ドレイン電圧の時間ｔに対する変動ｄＶ／ｄｔが６００Ｖ／２０ｎｓｅｃであるとして数値計算により見積もったところ、従来法で作製されたＳｉＣ−ＭＯＳＦＥＴでは最大値が１２０Ｖ以上であったが、本実施の形態の製造方法により作製されたＳｉＣ−ＭＯＳＦＥＴでは最大値が６０Ｖ以下であった。
以上より、本実施の形態によれば、ゲート絶縁膜を破壊すること無く、スイッチング速度を高め得る、長寿命で低損失（省エネルギー化）なＳｉＣ―ＭＯＳＦＥＴを提供することができる。
実施の形態２
本実施の形態に係るＳｉＣ半導体装置の一例として、ｎ型チャネルＳｉＣ―ＩＧＢＴについて、その構造およびその評価を、以下に記載する。
図１８は、本実施の形態に係るＳｉＣ―ＩＧＢＴの上面構造を模式的に示す平面図である。また、図１９は、図１８に示すＳｉＣ―ＩＧＢＴのＹ１−Ｙ２線に関する縦断面構造を示す図である。
図１９に示す構造が図２に示す構造と相違する点は、ｐ型半導体基板１５、エミッタ電極１６およびコレクタ電極１８にあり、その他の同一参照符号は同等のものを示す。従って、図１９の構造の特徴もまた、複数のｐ型ウエル層１の内で、最も横断面積が大きい、最外周に位置するｐ型ウエル層１（１ＯＭ）の上面上に配設されたｐ型半導体層１４の存在にある。
図１９の構造は、ｎ型半導体基板５に代わって、ｐ型半導体基板１５を用いること以外は、実施の形態１と同様のプロセスによって製造される。ここで、ｐ型基板１５としては、例えば、ｐ型４Ｈ-炭化珪素基板が好適である。
＜評価＞
従来法により作製されたＳｉＣ−ＩＧＢＴにおいては、スイッチング速度を上げていくと、電圧降下による最外周のｐ型ウエル層の電圧分布が１００Ｖ以上になり、ゲート絶縁膜が破壊された。しかしながら、本実施の形態により作製されたＳｉＣ−ＩＧＢＴでは、同様の条件下においても、ゲート絶縁膜６が破壊されることは無く、ｐ型半導体層１４の存在によって、電圧降下による最外周のｐ型ウエル層１ＯＭの電圧分布が抑えられることがわかる。この条件下でのｐ型ウエル層１ＯＭとゲート電極用パッド部１１間の電位差分布を、数値計算により見積もったところ、従来法で作製されるＳｉＣ−ＩＧＢＴでは最大値が１００Ｖ以上であったが、本実施の形態により作製されるＳｉＣ−ＩＧＢＴでは最大値が５０Ｖ以下であった。
以上より、本実施の形態によれば、ゲート絶縁膜を破壊すること無く、スイッチング速度を高め得る、長寿命で低損失（省エネルギー化）なＳｉＣ―ＩＧＢＴを提供することができる。
＜変形例＞
以上説明した本発明に係る実施の形態１および２においては、最外周のｐ型ウエル層１（１ＯＭに相当）の上面上に、全面的または部分的にｐ型半導体層１４が配設されているという説明を行ったが、部分的に配設する例としては、櫛歯状に配設しても良い。以下、図２０〜図２６を用いて、ｐ型半導体層１４を櫛歯状に配設する例を説明する。
図２０は、ｎ型ドリフト層４より上の構成を省略した場合の部分平面図であり、ｎ型ドリフト層４の上層部に形成されたｐ型ウエル層１および１ＯＭと、ｐ型ウエル層１の上層部に形成されたｎ型コンタクト層２と、ｐ型ウエル層１ＯＭの上層部に形成されたｐ型ウエルコンタクト層３およびｐ型ウエル層１の上層部に形成されたｐ型ウエルコンタクト層３とを示している。ｐ型ウエル層１は平面形状が四角形であり、その表面内にｎ型コンタクト層２およびｐ型ウエルコンタクト層３が同心状に形成された構成が、ｎ型ドリフト層４の表面内に間隔を開けて配列され、当該配列は平行して複数形成されている。なお、この配列のことを以下ではｐ型ウエルコンタクト層３の配列と呼称する。
図２１は、ｎ型ドリフト層４上に形成されたゲート電極用ポリシリコン層７（下層ポリシリコン層と呼称）を示す部分平面図であり、ｐ型ウエルコンタクト層３の形成位置に合わせて、ｐ型ウエルコンタクト層３を露出させるための四角形の開口部ＯＰが設けられている。なお、ｐ型ウエル層１ＯＭに設けられたｐ型ウエルコンタクト層３に対応する位置においては切り欠き部ＮＰ１が設けられている。
図２２は、櫛歯状に形成されたｐ型半導体層１４を示す部分平面図であり、ｐ型ウエルコンタクト層３の配列の方向に沿って当該配列とは反対方向に延在するようにｐ型半導体層１４が延在して複数の櫛歯をなしている。なお、櫛歯の配列を櫛歯の一方端でつなぐように、櫛歯の配列方向に沿ってｐ型半導体層１４が延在している。
図２３は、層間絶縁膜８上に形成されたゲート電極用ポリシリコン層７（上層ポリシリコン層と呼称）を示す部分平面図であり、ｐ型ウエル層１ＯＭに設けられたｐ型ウエルコンタクト層３に対応する位置に切り欠き部ＮＰ２が設けられている。
図２０〜図２３に示したａ−ａ’線、ｂ−ｂ’線およびｃ−ｃ’線のそれぞれにおける断面図を、図２４、図２５および図２６に示す。また、図２０〜図２３に示したＡ−Ａ’線の位置は、図２４、図２５および図２６に示したラインＬの位置に対応する。
ｐ型半導体層１４を櫛歯状に形成することで、ｐ型ウエル層１ＯＭとｐ型半導体層１４との接合面に電界集中領域が形成される。すなわち、図２２おいて櫛歯と櫛歯の間に相当する部分に角部ＣＮが存在するので、角部ＣＮ近傍の接合面には電界集中領域が形成される。この結果、ｐ型半導体層１４からｐ型ウエル層１ＯＭへのホールの注入が促進される。
実施の形態３
本実施の形態に係るＳｉＣ半導体装置の一例として、ｎ型チャネルＳｉＣ―ＭＯＳＦＥＴについて、その構造およびその製造方法並びにその評価を、以下に記載する。
図２７は、図１に示すＳｉＣ―ＭＯＳＦＥＴのＹ１−Ｙ２線に関する縦断面構造を示す図である。なお、図２７に示す構成は、ｐ型半導体層１４を、ＭＯＳＦＥＴセル領域外にある最外周のｐ型ウエル層１ＯＭの一部に形成した例である。
図２７に示す構造のｎ型チャネルＳｉＣ―ＭＯＳＦＥＴは、ｐ型半導体層１４がｐ型ウエル層１ＯＭの上に形成されるのではなく、ｐ型ウエル層１ＯＭの上層部内に形成されている点で、図２に示した実施の形態１のｎ型チャネルＳｉＣ―ＭＯＳＦＥＴと異なっている。 このため、ｐ型ウエルコンタクト層３の形成までは実施の形態１で説明したｎ型チャネルＳｉＣ―ＭＯＳＦＥＴと同様の工程を経て形成される。以下、本実施の形態に係るＳｉＣ―ＭＯＳＦＥＴの製造方法について、各製造工程を順次に示す図２８〜図３４の縦断面図を参照して記載する。
複数のｐ型ウエル層１内にｐ型ウエルコンタクト層３を形成した後、複数のｐ型ウエル層１の内でＭＯＳＦＥＴセル領域外にある最外周のｐ型ウエル層１ＯＭの上面の全部または一部に、レジスト（図示せず）をマスクとしてｐ型不純物をイオン注入して、ｐ型半導体層１４を形成し、その後に、レジストを除去する。
このイオン注入での不純物濃度は、１×１０20ｃｍ-3以上１×１０21ｃｍ-3以下の範囲内にあることが好ましく、且つ、同層３の厚さは０．３μｍ以上０．８μｍ以下の範囲内にあることが好ましい。ｐ型不純物としては、例えば、ボロン（Ｂ）またはアルミニウム（Ａｌ）が挙げられる。
なお、ｐ型半導体層１４の形成はｐ型ウエルコンタクト層３の形成と同時に行っても良い。
次に、これまでにイオン注入されたｎ型およびｐ型の各不純物の活性化を行う。これは、熱処理装置によって、ウエハを高温下でアニール処理して、注入されたイオンを電気的に活性化する処理である。
なお、エピタキシャル結晶成長法により、ｎ型ＳｉＣを堆積し、レジスト（図示せず）をマスクとしてパターニングすることで、ｎ型チャネルエピタキシャル層を形成しても良い。ｎ型チャネルエピタキシャル層にドープされる不純物は窒素であり、窒素の濃度は１×１０16ｃｍ-3以上１×１０17ｃｍ-3以下の範囲内にあり、ｎ型チャネルエピタキシャル層の厚さは０．３μｍ以上０．６μｍ以下の範囲内にあることが好ましい。なお、窒素の代わりに、リンをドープしても良い。
上記アニール処理の後、ＴＥＯＳ膜等の絶縁膜を成膜し、当該絶縁膜をパターニングすることで、図２９に示すように、ｐ型ウエル層１ＯＭ上からＪＴＥ層１３を越えてさらに外周に延在するフィールド酸化膜１２を形成する。
その後、図３０に示すように、ｎ型ドリフト層４の上面を熱酸化法によって酸化することで、ウエハ全面に渡って例えばＳｉＯ2膜等の絶縁膜６Ａを形成する。その後、ＣＶＤ法によって、ウエハ全面にｐ型ポリシリコン膜７Ａを堆積する。
その後、ｐ型ポリシリコン膜７Ａおよび絶縁膜６Ａをパターニングして、図３１に示すように、ＭＯＳＦＥＴセル領域においては、ゲート絶縁膜６および、その上のゲート電極用ポリシリコン層７を形成する。このパターニングでは、ＪＴＥ層１３を越えてさらに外周に延在するｐ型ポリシリコン膜７Ａも除去される。
さらに、ＴＥＯＳ膜等の絶縁膜を成膜し、当該絶縁膜をパターニングして図３２に示す層間絶縁膜８を形成する。層間絶縁膜８は、ゲート絶縁膜６およびゲート電極用ポリシリコン層７を覆い、ｐ型ウエルコンタクト層３の上方、ｐ型半導体層１４の一部上方およびｐ型半導体層１４上方のゲート電極用ポリシリコン層７上方は開口部となるようにパターニングされる。
次に、ウエハ全面にニッケル層を堆積した後、ｐ型ウエルコンタクト層３の上および開口部底部に露出するｐ型半導体層１４の上にニッケル層が残るようにパターニングした後に、アニール処理を行うことで、ニッケル層をシリサイド化して、図３３に示すように、ＮｉＳｉ層９をｐ型ウエルコンタクト層３の上および開口部底部に露出するｐ型半導体層１４の上に形成する。
その後、ウエハ全面にアルミニウム層を堆積した後、パターニングして、ソース電極１０およびゲート電極用パッド部（ゲート電極）１１を形成し、さらに、ｎ型半導体基板５の裏面上に、ドレイン電極１７を形成することで、図２７に示したｎ型チャネルＳｉＣ―ＭＯＳＦＥＴを得る。
＜評価＞
従来法により作製されたＳｉＣ−ＭＯＳＦＥＴにおいては、スイッチング速度を上げていくと、ゲートパッド部下方乃至はゲートフィンガー部下方に位置するｐ型ウエル層１の電圧分布が大きくなり、ゲート絶縁膜が破壊された。しかしながら、本実施の形態の製造方法により作製されたＳｉＣ−ＭＯＳＦＥＴでは、同様の条件下においても、ゲート絶縁膜６が破壊されることは無く、ｐ型半導体層１４の存在によって、ゲート電極用パッド部１１の下方に位置するｐ型ウエル層１（１ＯＭ）内を変位電流が流れる際の電圧降下による当該ｐ型ウエル層１（１ＯＭ）の電圧分布が抑制乃至は低減されることがわかる。
この条件下でのｐ型ウエル層１（１ＯＭ）とゲート電極用パッド部（ゲート電極）１１間の電位差分布を、ドレイン電圧の時間ｔに対する変動ｄＶ／ｄｔが６００Ｖ／２０ｎｓｅｃであるとして数値計算により見積もったところ、従来法で作製されたＳｉＣ−ＭＯＳＦＥＴでは最大値が１２０Ｖ以上であったが、本実施の形態の製造方法により作製されたＳｉＣ−ＭＯＳＦＥＴでは最大値が５５Ｖ以下であった。
以上より、本実施の形態によれば、ゲート絶縁膜を破壊すること無く、スイッチング速度高め得る、長寿命で低損失（省エネルギー化）なＳｉＣ―ＭＯＳＦＥＴを提供することができる。
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。すなわち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
＜変形例１＞
以上説明した実施の形態３のｎ型チャネルＳｉＣ―ＭＯＳＦＥＴは、ｐ型半導体層１４をｐ型ウエル層１ＯＭの上層部内に形成するので、同じようにｐ型ウエル層１ＯＭの上層部内に形成されたｐ型ウエルコンタクト層３とｐ型半導体層１４とを一体化しても良い。
このような構成を図３４に示す。図３４に示すように、ｐ型半導体層１４が、ＭＯＳＦＥＴセル領域の近傍まで延在し、その端縁部はソース電極１０に接続されている。
＜変形例２＞
以上説明した実施の形態３のｎ型チャネルＳｉＣ―ＭＯＳＦＥＴにおいては、最外周のｐ型ウエル層１（１ＯＭに相当）の上面上に、全面的または部分的にｐ型半導体層１４が配設されているという説明を行ったが、部分的に配設する例としては、櫛歯状に配設しても良い。以下、図３５〜図３９を用いて、ｐ型半導体層１４を櫛歯状に配設する例を説明する。
図３５は、ｎ型ドリフト層４より上の構成を省略した場合の部分平面図であり、ｎ型ドリフト層４の上層部に形成されたｐ型ウエル層１および１ＯＭと、ｐ型ウエル層１の上層部に形成されたｎ型コンタクト層２と、ｐ型ウエル層１ＯＭの上層部に形成されたｐ型ウエルコンタクト層３およびｐ型ウエル層１の上層部に形成されたｐ型ウエルコンタクト層３とを示している。ｐ型ウエル層１は平面形状が四角形であり、その表面内にｎ型コンタクト層２およびｐ型ウエルコンタクト層３が同心状に形成された構成が、ｎ型ドリフト層４の表面内に間隔を開けて配列され、当該配列は平行して複数形成されている。なお、この配列のことを以下ではｐ型ウエルコンタクト層３の配列と呼称する。櫛歯状に形成されたｐ型半導体層１４は、ｐ型ウエルコンタクト層３の配列の方向に沿って当該配列とは反対方向に延在するように延在して複数の櫛歯をなしている。なお、櫛歯の配列を櫛歯の一方端でつなぐように、櫛歯の配列方向に沿ってｐ型半導体層１４が延在している。
図３６は、ゲート電極用ポリシリコン層７を示す部分平面図であり、ｐ型ウエルコンタクト層３の形成位置に合わせて、ｐ型ウエルコンタクト層３を露出させるための四角形の開口部ＯＰが設けられている。また、ｐ型ウエル層１ＯＭに設けられたｐ型ウエルコンタクト層３に対応する位置においても同様の開口部ＯＰが間隔を開けて複数設けられている。
図３５および図３６に示したａ−ａ’線、ｂ−ｂ’線およびｃ−ｃ’線のそれぞれにおける断面図を、図３７、図３８および図３９に示す。また、図３５および図３６に示したＡ−Ａ’線の位置は、図３７〜図３９に示したラインＬの位置に対応する。
ｐ型半導体層１４を櫛歯状に形成することで、ｐ型ウエル層１ＯＭとｐ型半導体層１４との接合面に電界集中領域が形成される。すなわち、図３５おいて櫛歯と櫛歯の間に相当する部分に角部ＣＮが存在するので、角部ＣＮ近傍の接合面には電界集中領域が形成される。この結果、ｐ型半導体層１４からｐ型ウエル層１ＯＭへのホールの注入が促進される。
１ ｐ型ウエル層、１ＯＭ 最外周のｐ型ウエル層、２ ｎ型コンタクト層、３ ウエルコンタクト層、４ ｎ型ドリフト層、５ ｎ型半導体基板、６ ゲート絶縁膜、７ ゲート電極用ポリシリコン層、８ 層間絶縁膜、９ ＮｉＳｉ層、１０ ソース電極、１１ ゲート電極用パッド部（ゲート電極）、１２ フィールド酸化膜、１３ ＪＴＥ層、１４ ｐ型半導体層、１５ ｐ型半導体基板、１６ エミッタ電極、１７ ドレイン電極、１８ コレクタ電極。

Claims (3)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板の主面上に配設された第１導電型のドリフト層と、
    前記ドリフト層の一部に配設され、それぞれが半導体素子として動作するセルが複数形成されたセル領域と、
    前記ドリフト層の前記セル領域とは別の領域の上層部に配設される第２導電型のウエル層と、
    前記ウエル層の上面上もしくは上層部内に配設され、１×１０ １９ ｃｍ −３ 以上１×１０ ２１ ｃｍ −３ 以下であって前記ウエル層よりも高い不純物濃度を有し、炭化珪素からなる第２導電型の半導体層と、
    前記半導体層上に配設された絶縁膜と、
    前記絶縁膜および前記セル領域上に配設されたゲート電極と、を備え、
    ＭＯＳＦＥＴであることを特徴とする、炭化珪素半導体装置。
  2. 請求項１に記載の炭化珪素半導体装置であって、
    前記半導体層は、１００ｎｍ以上の厚みを有することを特徴とする、炭化珪素半導体装置。
  3. 請求項１または請求項２に記載の炭化珪素半導体装置であって、
    前記半導体層は、前記ウエル層内に平面視形状が櫛歯状に形成されたことを特徴とする、炭化珪素半導体装置。
JP2011501583A 2009-02-24 2010-02-23 炭化珪素半導体装置 Active JP5528424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011501583A JP5528424B2 (ja) 2009-02-24 2010-02-23 炭化珪素半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009040719 2009-02-24
JP2009040719 2009-02-24
PCT/JP2010/052667 WO2010098294A1 (ja) 2009-02-24 2010-02-23 炭化珪素半導体装置
JP2011501583A JP5528424B2 (ja) 2009-02-24 2010-02-23 炭化珪素半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014083483A Division JP5781191B2 (ja) 2009-02-24 2014-04-15 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2010098294A1 JPWO2010098294A1 (ja) 2012-08-30
JP5528424B2 true JP5528424B2 (ja) 2014-06-25

Family

ID=42665501

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011501583A Active JP5528424B2 (ja) 2009-02-24 2010-02-23 炭化珪素半導体装置
JP2014083483A Active JP5781191B2 (ja) 2009-02-24 2014-04-15 炭化珪素半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014083483A Active JP5781191B2 (ja) 2009-02-24 2014-04-15 炭化珪素半導体装置

Country Status (4)

Country Link
US (3) US8723259B2 (ja)
JP (2) JP5528424B2 (ja)
DE (1) DE112010000882B4 (ja)
WO (1) WO2010098294A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098294A1 (ja) * 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2013172079A1 (ja) * 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
JP5994604B2 (ja) 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105103298B (zh) * 2013-03-31 2019-01-01 新电元工业株式会社 半导体装置
JP6135436B2 (ja) 2013-10-04 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置
WO2015193965A1 (ja) * 2014-06-17 2015-12-23 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、鉄道車両、および半導体装置の製造方法
JP2016174030A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP2016174033A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6295012B2 (ja) 2015-05-18 2018-03-14 株式会社日立製作所 半導体装置および電力変換装置
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
DE112017004237B4 (de) 2016-08-25 2023-12-14 Mitsubishi Electric Corporation Halbleitereinheit
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016015475B3 (de) 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
WO2018138817A1 (ja) 2017-01-26 2018-08-02 三菱電機株式会社 半導体装置の製造方法
JP6498363B2 (ja) 2017-02-24 2019-04-10 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN115274855A (zh) * 2017-02-24 2022-11-01 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
US10601413B2 (en) 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US20200335618A1 (en) * 2017-11-13 2020-10-22 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device
CN111466031B (zh) 2017-12-19 2023-06-30 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
DE112018007106T5 (de) 2018-02-19 2020-10-29 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit
CN111712926B (zh) 2018-02-19 2024-02-02 三菱电机株式会社 碳化硅半导体装置
JP7172216B2 (ja) * 2018-07-13 2022-11-16 富士電機株式会社 半導体装置および半導体回路装置
US11538769B2 (en) * 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
JP6752336B2 (ja) * 2019-07-18 2020-09-09 三菱電機株式会社 半導体装置
US12057496B2 (en) 2019-09-06 2024-08-06 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
US11469333B1 (en) * 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN115917755B (zh) * 2020-06-24 2025-08-01 三菱电机株式会社 碳化硅半导体装置
JP7570299B2 (ja) * 2021-08-02 2024-10-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229661A (ja) * 1990-06-08 1992-08-19 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2003243654A (ja) * 2001-12-11 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置およびその製造方法
JP2008235331A (ja) * 2007-03-16 2008-10-02 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541523A (ja) 1991-08-05 1993-02-19 Oki Electric Ind Co Ltd 半導体装置
JP2817536B2 (ja) * 1991-09-27 1998-10-30 日本電気株式会社 半導体装置
US5686750A (en) 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
JPH08102495A (ja) 1994-09-30 1996-04-16 Toshiba Corp 半導体装置
JP2002076337A (ja) * 2000-09-01 2002-03-15 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP4230681B2 (ja) 2001-07-06 2009-02-25 株式会社東芝 高耐圧半導体装置
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP3637330B2 (ja) * 2002-05-16 2005-04-13 株式会社東芝 半導体装置
US7071537B2 (en) * 2002-05-17 2006-07-04 Ixys Corporation Power device having electrodes on a top surface thereof
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP4432332B2 (ja) 2003-03-06 2010-03-17 サンケン電気株式会社 半導体素子及びその製造方法
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
JP4948784B2 (ja) * 2005-05-19 2012-06-06 三菱電機株式会社 半導体装置及びその製造方法
WO2007047429A1 (en) * 2005-10-12 2007-04-26 Spinnaker Semiconductor, Inc. A cmos device with zero soft error rate
JP2008112857A (ja) * 2006-10-30 2008-05-15 Nec Electronics Corp 半導体集積回路装置
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4286877B2 (ja) * 2007-03-13 2009-07-01 Ｏｋｉセミコンダクタ株式会社 炭化珪素半導体装置およびその製造方法
JP5198816B2 (ja) 2007-08-31 2013-05-15 株式会社日本触媒 側鎖含有重合体の製造方法
WO2010098294A1 (ja) * 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229661A (ja) * 1990-06-08 1992-08-19 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2003243654A (ja) * 2001-12-11 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置およびその製造方法
JP2008235331A (ja) * 2007-03-16 2008-10-02 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140299888A1 (en) 2014-10-09
US8723259B2 (en) 2014-05-13
DE112010000882B4 (de) 2015-03-19
JP2014150279A (ja) 2014-08-21
JP5781191B2 (ja) 2015-09-16
US10886372B2 (en) 2021-01-05
US20110278599A1 (en) 2011-11-17
US20190355821A1 (en) 2019-11-21
DE112010000882T5 (de) 2012-06-14
WO2010098294A1 (ja) 2010-09-02
US10418444B2 (en) 2019-09-17
JPWO2010098294A1 (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5528424B2 (ja) 炭化珪素半導体装置
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
JP5565461B2 (ja) 半導体装置
US8039346B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
JP5539355B2 (ja) 電力用半導体装置およびその製造方法
CN108604598B (zh) 半导体装置
US20080173876A1 (en) Insulated gate silicon carbide semiconductor device
JP5321377B2 (ja) 電力用半導体装置
CN106463541A (zh) 碳化硅半导体装置
JPWO2018037701A1 (ja) 半導体装置
WO2017064887A1 (ja) 半導体装置
JP5751763B2 (ja) 半導体装置
WO2019123601A1 (ja) 半導体装置
CN112466922A (zh) 半导体装置
JP6400202B2 (ja) 電力用半導体装置
JPH07302897A (ja) 絶縁ゲート付きサイリスタ
JP3651449B2 (ja) 炭化珪素半導体装置
JP6289600B2 (ja) 半導体装置
EP1936690B1 (en) Semiconductor device
US20230042721A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2015057851A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5528424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250