[go: up one dir, main page]

JP5675443B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP5675443B2
JP5675443B2 JP2011048021A JP2011048021A JP5675443B2 JP 5675443 B2 JP5675443 B2 JP 5675443B2 JP 2011048021 A JP2011048021 A JP 2011048021A JP 2011048021 A JP2011048021 A JP 2011048021A JP 5675443 B2 JP5675443 B2 JP 5675443B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
pad
insulating layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011048021A
Other languages
English (en)
Other versions
JP2012186296A5 (ja
JP2012186296A (ja
Inventor
金子　健太郎
健太郎 金子
利晃 青木
利晃 青木
浩己 伝田
浩己 伝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011048021A priority Critical patent/JP5675443B2/ja
Priority to US13/410,031 priority patent/US9236334B2/en
Publication of JP2012186296A publication Critical patent/JP2012186296A/ja
Publication of JP2012186296A5 publication Critical patent/JP2012186296A5/ja
Application granted granted Critical
Publication of JP5675443B2 publication Critical patent/JP5675443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
従来、半導体パッケージ等に用いられる配線基板として、配線パターンを高密度化するため、コア基板の上下両面にビルドアップ配線層と絶縁層とを積層したビルドアップ配線基板が知られている。
ところで、近年では、搭載される半導体チップの高密度化が進み、ビルドアップ配線基板に対し、更なる配線パターンの高密度化や、配線基板の薄型化が要求されている。しかしながら、ビルドアップ配線基板では、配線層と絶縁層の部分はビルドアップ法で積層しているため薄く形成することができるものの、コア基板の部分は配線基板に剛性を持たせるために相応の厚さを必要とするため、配線基板全体としての薄型化に限界があった。そこで、配線基板の更なる薄型化を図るべく、コア基板（支持部材）を除去した配線基板、いわゆるコアレス基板が提案されている（例えば、特許文献１参照）。
コアレス基板の基本的なプロセスは、まず支持体としての仮基板を用意し、この仮基板上にパッドを形成し、次いで所要の層数のビルドアップ配線層と絶縁層とを積層した後、最終的に仮基板を除去するものである。このようなコアレス基板では、従来のビルドアップ配線基板と異なり、コア基板が存在しないため、配線基板の薄型化を実現することができる。
特開２０００−３２３６１３号公報
ところで、上記支持体上に形成されるパッドは、その層構成として、一般に複数の金属層が積層された構造を有している。その典型的な層構成として、金（Ａｕ）層とニッケル（Ｎｉ）層からなる２層構造や、Ａｕ層とＰｄ層とＮｉ層とからなる３層構造のものが知られている。このような構造のパッドでは、ワイヤボンディング性には優れているものの、鉛（Ｐｂ）フリーのはんだと接続した場合に、Ｎｉが錫（Ｓｎ）及びＣｕと三元合金を形成し、耐落下衝撃性が低下するという問題がある。
一方、その他の典型的な層構成として、ＯＳＰ（Organic Solderbility Preservative）処理により形成された水溶性プリフラックスによる被膜（ＯＳＰ膜）とＣｕ層とからなる２層構造のものが知られている。このような構造のパッドでは、Ｎｉが存在しないため耐落下衝撃性の低下という問題は発生しないものの、ＯＳＰ膜が酸化・変色されやすいという問題がある。
本発明は上記問題点を解決するためになされたものであって、その目的は、耐落下衝撃性の低下を抑制しつつも、パッド表面の酸化等を抑制することのできる配線基板及び配線基板の製造方法を提供することにある。
本発明の一観点によれば、配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、前記パッドは、前記最外層の絶縁層の表面から露出される第１金属層と、前記第１金属層に積層された第２金属層と、前記第２金属層と前記配線層との間に形成された第３金属層とからなり、前記第１金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、前記第２金属層は、パラジウム又はパラジウム合金からなり、前記第３金属層は、銅又は銅合金からなり、前記最外層の絶縁層には、前記パッドを露出させる凹部が形成され、前記凹部の側壁の一部には、前記パッドの一部を覆うように断面視において湾曲状に突出された突出部が形成されている。
この構成によれば、パッドにニッケル（Ｎｉ）が含まれない層構成としたため、パッドに鉛フリーはんだ等を形成した場合にも、耐落下衝撃性の低下などの問題が発生しない。また、パッドの最表層に、安定性の高いＡｕ等からなる第１金属層が形成されるため、パッド表面の酸化や変色を好適に抑制することができる。
本発明の一観点によれば、耐落下衝撃性の低下を抑制しつつも、パッド表面の酸化等を抑制することができるという効果を奏する。
第１実施形態の配線基板を示す概略断面図。 第１実施形態の配線基板のパッド周辺を拡大した拡大断面図。 第１実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造過程における状態を示す概略断面図。 （ａ）、（ｃ）、（ｄ）は、第１実施形態の配線基板の製造過程における状態を示す概略断面図、（ｂ）及び（ｅ）は各々、（ａ）及び（ｄ）の要部を拡大した拡大断面図。 （ａ）〜（ｅ）は、第１実施形態の配線基板の製造過程における状態を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体装置の製造過程における状態を示す概略断面図。 表面粗さとエッチング耐性との関係を示すグラフ。 （ａ）、（ｂ）は、ピンホールを説明するための説明図。 第２実施形態の配線基板を示す概略断面図。 第２実施形態の配線基板のパッド周辺を拡大した拡大断面図。 第２実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）及び（ｆ）は、第２実施形態の配線基板の製造過程における状態を示す概略断面図、（ｅ）は、（ｄ）の要部を拡大した拡大断面図。 （ａ）及び（ｃ）〜（ｅ）は、第２実施形態の配線基板の製造過程における状態を示す概略断面図、（ｂ）は、（ａ）の要部を拡大した拡大断面図。 （ａ）〜（ｄ）は、第２実施形態の配線基板及び半導体装置の製造過程における状態を示す概略断面図。 （ａ）〜（ｅ）及び（ｇ）は、変形例の配線基板の製造過程における状態を示す概略断面図、（ｆ）は、（ｅ）の要部を拡大した拡大断面図。 （ａ）〜（ｆ）は、変形例の配線基板及び半導体装置の製造過程における状態を示す概略断面図。 （ａ）、（ｂ）は、変形例の半導体装置を示す概略断面図。 （ａ）、（ｂ）は、変形例の半導体装置を示す概略断面図。 変形例の配線基板を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図９に従って説明する。
（配線基板）
まず、配線基板１の構造について説明する。
図１に示すように、配線基板１は、複数の第１〜第４配線層１０，２１，３１，４１が第１〜第３絶縁層２０，３０，４０を介在させて積層され、各絶縁層２０，３０，４０に形成されたビアホールＶＨ１，ＶＨ２，ＶＨ３に充填されたビア２１ａ，３１ａ，４１ａを介して層間接続された構造を有している。このように、本実施形態の配線基板１は、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基材を含まない「コアレス基板」の形態を有している。
なお、第２〜第４配線層２１，３１，４１（ビア２１ａ，３１ａ，４１ａを含む）の材料としては、例えば銅や銅合金などの金属を用いることができる。また、第１〜第３絶縁層２０，３０，４０の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。
配線基板１の一方の面側（図１の例では上側）の最外層の第１絶縁層２０の第１主面２０Ａ（図１の例では上面）には、パッドＰ１を露出させる凹部２０Ｘが形成されている。図２に示すように、この凹部２０Ｘの側壁の一部には、平面視においてパッドＰ１の第１主面１１Ａの一部を覆うように、凹部２０Ｘの中心に向かって突出する突出部２０Ｂが形成されている。また、突出部２０Ｂは、断面視において湾曲状に突出するように形成されている。この突出部２０Ｂの表面及び第１絶縁層２０の第１主面２０Ａは粗面化されており、微細な凹凸形状が形成されている。これら粗面化された第１絶縁層２０の表面の粗度は、例えば表面粗さＲａ値で０．５〜２μｍとなるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
パッドＰ１は、上記第１絶縁層２０の凹部２０Ｘから露出されている第１金属層１１と、その第１金属層１１に積層されている第２金属層１２と、その第２金属層１２と上記ビア２１ａとの間に形成されている第３金属層１３とからなる３層構造を有している。なお、パッドＰ１の平面形状は図示を省略するが、例えば円形である。
第１金属層１１は、半導体素子（チップ）等の電極端子（バンプ等）がはんだ１４を介して接合されるため、コンタクト性（はんだ付け性）の良好な材料によって形成されている。さらに、第１金属層１１の材料としては、比較的酸化され難い安定金属であることが好ましい。この第１金属層１１の材料としては、例えば金（Ａｕ）や銀（Ａｇ）などの金属又はこれらの金属を少なくとも一種以上含む合金を用いることができ、本実施形態ではＡｕを用いている。第１絶縁層２０から露出されている第１金属層１１の第１主面１１Ａは、凹凸が極めて少ない平滑面である。具体的には、第１金属層１１の第１主面１１Ａの粗度は、表面粗さＲａ値で０．２１μｍ未満となるように設定されている。より具体的には、第１金属層１１の第１主面１１Ａの粗度は、エッチング耐性の点から、表面粗さＲａ値で０μｍ以上０．２１μｍ未満の範囲が好ましく、０．１μｍ以上０．２１μｍ未満の範囲がより好ましい。なお、このような第１金属層１１の第１主面１１Ａは、光沢又は半光沢である。
また、第１金属層１１の側面は、第１絶縁層２０に覆われている。この第１金属層１１の厚さは、できる限り薄膜化しつつも、その下層の第３金属層１３に対する良好な被覆性を得るためには、０．０２〜０．５μｍの範囲が好ましく、０．０２〜０．１μｍの範囲がより好ましい。
第２金属層１２は、第１金属層１１と第３金属層１３の間に介在することで、第３金属層１３やビア２１ａに含まれる金属（ここでは、銅（Ｃｕ））が第１金属層１１に拡散するのを防止する役割を果たす。このような機能を実現するための材料としては、例えばパラジウム（Ｐｄ）又はパラジウム合金（但し、ニッケル（Ｎｉ）を含まない合金）を用いることができ、本実施形態ではＰｄを用いている。この第２金属層１２の側面は、第１絶縁層２０に覆われている。この第２金属層１２の厚さは、できる限り薄膜化しつつも、その下層の第３金属層１３に対する良好な被覆性を得るためには、０．０３〜０．５μｍの範囲が好ましく、０．０３〜０．１μｍの範囲がより好ましい。
第３金属層１３は、上記第２金属層１２と接続される面とは反対側の第１主面１３Ａにビア２１ａが直接接続されるため、良好な導電性を有する材料によって形成されている。さらに、第３金属層１３の第１主面１３Ａの一部及び側面１３Ｂが第１絶縁層２０によって覆われているため、この第３金属層１３の材料としては、第１絶縁層２０（樹脂）との密着性が良好な材料であることが好ましい。この第３金属層１３の材料としては、例えばＣｕや銅合金などの金属を用いることができる。また、第３金属層１３の第１主面１３Ａ及び側面１３Ｂは粗面化されており、微細な凹凸形状が形成されている。これにより、第３金属層１３と第１絶縁層２０との密着性を、第３金属層１３の第１主面１３Ａが平滑面である場合よりも増大させることができる。さらに、このような第１絶縁層２０との密着性の点から、第３金属層１３の厚さは、１０〜２０μｍの範囲が好ましい。このような厚さに設定することにより、第３金属層１３において、第１絶縁層２０と接する表面積が大きくなるため、第１絶縁層２０に対して良好な密着性を得ることができる。
このような構造を有するパッドＰ１には、配線基板１に搭載される半導体素子（チップ）等の電極端子がはんだ１４等を介してフリップチップ接続されるようになっている。すなわち、本実施形態では、パッドＰ１が形成されている上側の面がチップ搭載面となっている。
図１に示すように、上記第２配線層２１は、上記パッドＰ１の第３金属層１３と接続されているビア２１ａと、そのビア２１ａに接続されている配線パターン２１ｂとを有している。第３配線層３１は、配線パターン２１ｂと接続されているビア３１ａと、そのビア３１ａに接続されている配線パターン３１ｂとを有している。第４配線層４１は、配線パターン３１ｂと接続されているビア４１ａと、そのビア４１ａに接続されている配線パターン４１ｂとを有している。これら第２〜第４配線層２１，３１，４１のビア２１ａ，３１ａ，４１ａはそれぞれ、図１において下側（配線パターン４１ｂ側）から上側（パッドＰ１側）になるにつれて径が小さくなるテーパ状に形成されている。具体的には、ビア２１ａ，３１ａ，４１ａはそれぞれ、パッドＰ１側の端面が配線パターン４１ｂ側の端面よりも小径となる円錐台形状に形成されている。
上記パッドＰ１が形成されている面と反対側（図１の例では下側）の最外層の第３絶縁層４０には、ソルダレジスト層４２が積層されている。ソルダレジスト層４２の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層４２には、上記配線パターン４１ｂの一部を外部接続用パッドＰ２として露出させるための開口部４２Ｘが形成されている。このソルダレジスト層４２から露出する外部接続用パッドＰ２には、配線基板１をマザーボード等に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接合されるようになっている。すなわち、本実施形態では、外部接続用パッドＰ２が形成されている下側の面が外部接続端子接合面となっている。なお、外部接続用パッドＰ２の平面形状は図示を省略するが、例えば円形である。
（半導体装置）
次に、上記配線基板１を用いた半導体装置２の構造を説明する。
図３に示すように、半導体装置２は、配線基板１と、その配線基板１にフリップチップ接合される半導体素子５０と、アンダーフィル樹脂５２とを有している。配線基板１のパッドＰ１には、はんだ１４が形成されている。このはんだ１４としては、例えば共晶はんだや鉛（Ｐｂ）フリーはんだ（Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系など）を用いることができる。
半導体素子５０は、その回路形成面（図３の例では、下面）に、複数のバンプ５１が形成されている。この半導体素子５０は、バンプ５１及びはんだ１４を介して、配線基板１のパッドＰ１と電気的に接続されている。
アンダーフィル樹脂５２は、配線基板１と半導体素子５０との隙間を充填するように設けられている。このアンダーフィル樹脂５２は、バンプ５１とパッドＰ１との接続部分の接続強度を向上させると共に、パッドＰ１の腐食やエレクトロマイグレーションの発生を抑制し、パッドＰ１の信頼性の低下を防ぐための樹脂である。このアンダーフィル樹脂５２の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
（配線基板の製造方法）
次に、上記配線基板１の製造方法を説明する。
まず、配線基板１を製造するためには、図４（ａ）に示すように、支持体６０を用意する。この支持体６０としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持体６０の厚さは、例えば３５〜１００μｍである。
次に、図４（ｂ）に示すように、支持体６０の第１主面６０Ａ（図中の上面）に対して粗化処理を施す（粗化工程）。この粗化処理は、支持体６０の第１主面６０Ａの粗度が、表面粗さＲａ値で０．５〜２μｍとなるように行われる。この処理により、支持体６０の第１主面６０Ａに微細な凹凸が形成され、その第１主面６０Ａが粗面化される。なお、この粗化処理は、例えばエッチング、酸化、めっき、ブラスト等によって行うことができる。
続いて、図４（ｃ）に示すように、支持体６０の第１主面６０Ａに、開口部６１Ｘを有するレジスト層６１を形成する（レジスト形成工程）。開口部６１Ｘは、上記パッドＰ１（図１参照）の形成領域に対応する部分の支持体６０の第１主面６０Ａを露出するように形成される。このとき、支持体６０の第１主面６０Ａが粗面化されているため、その第１主面６０Ａとレジスト層６１との間で良好な密着性を得ることができる。
レジスト層６１の材料としては、感光性のドライフィルム又は液状のフォトレジスト（ノボラック系樹脂やエポキシ系樹脂等の液状レジスト）等を用いることができる。例えば感光性のドライフィルムを用いる場合には、支持体６０の第１主面６０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして、パッドＰ１の形成領域に対応する所定パターンの開口部６１Ｘを持つレジスト層６１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層６１を形成することができる。
次に、図４（ｄ）に示すように、上記レジスト層６１をめっきマスクとして、支持体６０の第１主面６０Ａに、支持体６０をめっき給電層に利用する電解めっきを施す。具体的には、レジスト層６１の開口部６１Ｘから露出された支持体６０の第１主面６０Ａに電解めっき（ここでは、電解銅めっき）を施すことにより、表面６２Ａが平滑化された平滑面めっき層６２を形成する（平滑化工程）。これにより、後工程においてパッドＰ１が形成される面が凹凸の極めて少ない平滑面となる。ここで、このめっき層６２の表面６２Ａの粗度としては、表面粗さＲａ値で０．２１μｍ未満が好ましく、０μｍ以上０．２１μｍ未満の範囲がより好ましく、０．１μｍ以上０．２１μｍ未満の範囲が最も好ましい。換言すると、上述したような粗度（平滑面）となるように、電解めっきで使用されるめっき液の組成、電流密度や当該めっき層６２の厚み等が予め調整されている。上記電解銅めっきでは、めっき液として、例えば硫酸銅、硫酸及び塩素の無機成分に、添加剤として、例えばレベラー、ポリマー及びブライトナーといった有機成分を添加したものを用いることができる。
また、めっき層６２の厚みは、図１に示した凹部２０Ｘの上端（第１絶縁層２０の第１主面２０Ａ）から第１金属層１１の第１主面１１Ａまでの距離Ｌ１に相当し、例えば１０〜２０μｍであり、図４（ｄ）に示す開口部６１Ｘの深さよりも薄い厚みに形成される。なお、このめっき層６２の材料としては、後工程で支持体６０を除去する際に支持体６０と共に除去可能な材料であることが好ましく、例えば銅などの金属を用いることができる。
次に、図５（ａ）に示すように、上記レジスト層６１をめっきマスクとして、めっき層６２の表面６２Ａに電解めっきを施し、めっき層６２の表面６２Ａに第１金属層１１と第２金属層１２と第３金属層１３とを順に積層する。具体的には、まず、図５（ｂ）に示すように、めっき層６２の表面６２Ａに、Ａｕフラッシュめっきを施して厚さ０．０２〜０．５μｍ（好適には０．０２〜０．１μｍ）のＡｕ層（第１金属層１１）を形成する。このとき、支持体６０の第１主面６０Ａが粗面化され該第１主面６０Ａとレジスト層６１との密着性が良く、さらにその第１主面６０Ａに形成されためっき層６２の表面６２Ａにめっき処理が施されるため、その処理に使用されるめっき液等が支持体６０とレジスト層６１との間（破線枠参照）に染み込むことが抑制される。続いて、第１金属層１１上に、Ｐｄフラッシュめっきを施して厚さ０．０３〜０．５μｍ（好適には０．０３〜０．１μｍ）のＰｄ層（第２金属層１２）を形成する。そして、第２金属層１２上に、Ｃｕめっきを施して厚さ５〜２５μｍ（好適には１０〜２０μｍ）のＣｕ層（第３金属層１３）を形成する。このような第１〜第３金属層１１〜１３によってパッドＰ１が形成される。このとき、めっき層６２の表面６２Ａに接する第１金属層１１の第１主面１１Ａは、めっき層６２の表面６２Ａに沿った形状に形成される、すなわち表面６２Ａの平滑面が第１金属層１１の第１主面１１Ａに転写される。このため、第１金属層１１の第１主面１１Ａは、凹凸が極めて少ない平滑面となる。具体的には、第１金属層１１の第１主面１１Ａの粗度は、表面粗さＲａ値で０．２１μｍ未満となる。
続いて、図５（ｃ）に示すように、めっきレジストとして用いたレジスト層６１を除去する。例えばレジスト層６１の材料としてドライフィルムを用いた場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いてレジスト層６１を除去することができる。一方、レジスト層６１の材料としてノボラック系樹脂やエポキシ系樹脂等の液状レジストを用いた場合には、アセトンやアルコール等を用いてレジスト層６１を除去することができる。
次に、図５（ｄ）に示すように、第３金属層１３の第１主面１３Ａに対して粗化処理を施す（粗化工程）。この粗化処理は、第３金属層１３の第１主面１３Ａの粗度が、表面粗さＲａで０．５〜２μｍとなるように行われる。このような粗化処理によって、第３金属層１３の第１主面１３Ａ及び側面１３Ｂに微細な凹凸が形成されて、それら第１主面１３Ａ及び側面１３Ｂが粗面化される。この処理は、図６（ａ）に示す後工程において、第３金属層１３に対して第１絶縁層２０を密着させやすくするために行われる。粗化処理としては、例えば等方性エッチング（例えばウェットエッチング）などを用いることができる。なお、この粗化処理では、第３金属層１３と同様に銅からなる支持体６０の第１主面６０Ａも粗化される。
さらに、等方性エッチングでは、エッチングがマスク（第１及び第２金属層１１，１２）に対して垂直方向だけではなく水平方向にも進行するため、図５（ｅ）に示すように、第３金属層１３と同様に銅からなる上記めっき層６２の側壁６２Ｂもエッチングされる（サイドエッチング、アンダーカット）。これにより、めっき層６２の側壁６２Ｂが内側に向かって湾曲状に凹むように一部除去されるとともに、その側壁６２Ｂの表面に微細な凹凸が形成されて粗面化される。換言すると、上層の第１及び第２金属層１１，１２の端部が下層のめっき層６２から外側にはみ出した構造、いわゆるオーバーハング構造が形成される。このように、本粗化処理は、第３金属層１３の第１主面１３Ａ及び側面１３Ｂ、支持体６０の第１主面６０Ａ及びめっき層６２の側壁６２Ｂをエッチングするように行われる。
なお、この粗化処理では、Ａｕからなる第１金属層１１とＰｄからなる第２金属層１２の表面が粗化されないように、これら第１及び第２金属層１１，１２に対して第３金属層１３及びめっき層６２が選択的にエッチングされるようにエッチング液等の条件が設定されている。このため、第１金属層１１及び第２金属層１２は当該粗化処理の影響を受けず、これら金属層１１，１２の表面は粗面化されない。
次に、図６（ａ）に示すように、支持体６０の第１主面６０Ａに、パッドＰ１を覆うように第１絶縁層２０を形成する。第１絶縁層２０の一部は、第１金属層１１の下に入り込むように形成される。これにより、パッドＰ１の一部を覆う上記突出部２０Ｂが形成される。この突出部２０Ｂは上記めっき層６２の側壁６２Ｂと接するため、その側壁６２Ｂに沿った形状に形成される、すなわち側壁６２Ｂの形状が突出部２０Ｂに転写される。このため、突出部２０Ｂは、めっき層６２の内側に向かって湾曲状に突出された形状になるとともに、その表面に微細な凹凸が形成される。また、支持体６０の第１主面６０Ａと接する第１絶縁層２０の第１主面２０Ａには、支持体６０の第１主面６０Ａの形状が転写されるため、微細な凹凸が形成される。
なお、上記第１絶縁層２０は、例えば支持体６０に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。
続いて、図６（ｂ）に示すように、上記第３金属層１３の第１主面１３Ａが露出されるように、第１絶縁層２０の所定箇所にビアホールＶＨ１を形成する。このビアホールＶＨ１は、例えば炭酸ガスレーザやエキシマレーザ等によるレーザ加工法によって形成することができる。なお、第１絶縁層２０が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールを形成するようにしてもよい。
次いで、図６（ｃ）に示すように、第１絶縁層２０のビアホールＶＨ１にビア導体を充填してビア２１ａを形成するとともに、そのビア２１ａを介してパッドＰ１（第３金属層１３）に接続される配線パターン２１ｂを第１絶縁層２０上に形成する。これらビア２１ａ及び配線パターン２１ｂ、つまり第２配線層２１は、例えばセミアディティブ法によって形成することができる。
具体的には、まず、無電解めっきやスパッタリング等により、ビアホールＶＨ１の内壁面を含む第１絶縁層２０上にＣｕのシード層（図示略）を形成した後、配線パターン２１ｂの形状に対応した開口部を有するレジスト層（図示略）を形成する。続いて、このレジスト層の各開口部から露出しているシード層上に、このシード層を給電層として利用した電解Ｃｕめっきにより、導体パターンを形成する。そして、レジスト層を除去後、導体パターンをマスクにしてシード層をエッチングすることにより、第２配線層２１が形成される。
なお、第２配線層２１の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
続いて、図６（ａ）〜図６（ｃ）に示した工程を繰り返すことにより、絶縁層と配線層とを交互に積層する。すなわち、図６（ｄ）に示すように、絶縁層２０及び配線層２１上に絶縁層３０を形成し、この絶縁層３０に、配線パターン２１ｂの表面に達するビアホールＶＨ２を形成した後、このビアホールＶＨ２にビア３１ａを形成するとともに、そのビア３１ａに接続される配線パターン３１ｂを形成する。次に、絶縁層３０及び配線層３１上に絶縁層４０を形成し、この絶縁層４０に、配線パターン３１ｂの表面に達するビアホールＶＨ３を形成した後、このビアホールＶＨ３にビア４１ａを形成するとともに、そのビア４１ａに接続される配線パターン４１ｂを形成する。
次に、図６（ｄ）に示すように、第４配線層４１の所要の箇所に画定されるパッドＰ２を露出させるための開口部４２Ｘを有するソルダレジスト層４２を絶縁層４０及び配線層４１上に形成する。このソルダレジスト層４２は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層４２の開口部４２Ｘから第４配線層４１の一部がパッドＰ２として露出される。なお、このパッドＰ２上に、Ｐｄからなる金属層と、Ａｕ又はＡｇからなる金属層とを順に積層するようにしてもよい。なお、これらの金属層は、例えば無電解めっきにより形成することができる。
続いて、図６（ｅ）に示すように、仮基板として用いた支持体６０とめっき層６２とを除去する（除去工程）。例えば支持体６０として銅箔を用い、めっき層６２がＣｕからなる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、支持体６０及びめっき層６２の除去を行うことができる。この除去工程により、第１絶縁層２０に凹部２０Ｘが形成されるとともに、その凹部２０ＸによってパッドＰ１が第１絶縁層２０から露出される。この除去工程の際、第１金属層１１の第１主面１１Ａが平滑面であり被膜性が良いため、エッチング液が第３金属層１３に侵入することを抑制することができ、ピンホールなどの発生を好適に抑制することができる。さらに、エッチング液の侵入しやすいパッドＰ１（第１金属層１１）の端部が第１絶縁層２０の突出部２０Ｂによって覆われているため、その端部からエッチング液が侵入して第３金属層１３がエッチングされることを好適に抑制することができる。なお、本除去工程では、パッドＰ１の最表面にＡｕからなる第１金属層１１が形成されているため、パッドＰ１及び第１絶縁層２０に対し、支持体６０及びめっき層６２を選択的にエッチングして除去することができる。
以上の製造工程により、本実施形態の配線基板１を製造することができる。
（半導体装置の製造方法）
次に、上述のように製造された配線基板１を用いた半導体装置２の製造方法を説明する。
まず、図７（ａ）に示すように、配線基板１のパッドＰ１にはんだ１４を形成する。このはんだ１４は、例えばはんだペーストの塗布やはんだボールの搭載により形成することができる。続いて、図７（ｂ）に示すように、端子にバンプ５１を形成した半導体素子５０を、パッドＰ１上に位置決めし、はんだ１４とバンプ５１を溶融させ、半導体素子５０とパッドＰ１とを電気的に接続する（フリップチップ接合）。そして、図７（ｃ）に示すように、半導体素子５０と配線基板１の第１絶縁層２０との間に、液状のアンダーフィル樹脂５２を充填し、硬化する。以上の製造工程により、本実施形態の半導体装置２を製造することができる。
（パッドのエッチング耐性評価）
次に、図６（ｅ）に示す除去工程で除去されるめっき層６２と接する第１金属層１１の第１主面１１Ａの表面粗さとエッチング耐性との関係についての評価を行った結果を説明する。図８は、第１金属層１１の第１主面１１Ａの粗度を変えたときのパッドＰ１のエッチング耐性（ピンホールの発生率）の変化の様子を示している。具体的には、図６（ｄ）に示す工程で得られた構造体に対して、図６（ｅ）に示す工程、つまり支持体６０及びめっき層６２を除去するＣｕエッチング工程を複数回（ここでは、３回）行って、図９（ａ）、（ｂ）に示すようなピンホールの発生率を測定することで、エッチング耐性を評価した。
図８に示した結果から明らかなように、第１金属層１１の第１主面１１Ａの表面粗さＲａ値が小さくなるほどピンホールの発生率が低くなり、パッドＰ１のエッチング耐性が高くなる。これは、第１金属層１１の第１主面１１Ａの表面粗さＲａ値が小さくなるほど、第１金属層１１及び第２金属層１２の被覆性（ステップカバレジ）が向上することに起因していると考えられる。さらに、第１金属層１１の第１主面１１Ａの表面粗さＲａ値が０．２１μｍ未満になると、ピンホールの発生率が極めて低くなることが分かる（５％以下）。したがって、第１金属層１１の第１主面１１Ａの表面粗さＲａ値が０．２１μｍ未満になると、良好なエッチング耐性を得ることができ、図６（ｅ）に示す除去工程においてパッドＰ１にピンホールが発生することを抑制することができる。換言すると、第１金属層１１の第１主面１１Ａの表面粗さＲａ値を０．２１μｍ未満に設定することにより、第１金属層１１及び第２金属層１２を、図６（ｅ）に示す除去工程において第３金属層１３や第２配線層２１等がエッチングされることを防止するバリア膜として機能させることができる。
なお、第１金属層１１の第１主面１１Ａの表面粗さＲａ値が大きくなると、第１金属層１１及び第２金属層１２の被覆性（ステップカバレジ）が悪くなり、第１金属層１１及び第２金属層１２にピンホールが発生するために、図９に示すようなピンホールが発生すると考えられる。すなわち、第１金属層１１及び第２金属層１２に発生したピンホールからＣｕをエッチングするためのエッチング液が第３金属層１３に侵入し、その第３金属層１３がエッチングされることによって、図９に示すようなピンホールが発生すると考えられる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）パッドＰ１の層構成を、第１金属層１１（Ａｕ層）と第２金属層１２（Ｐｄ層）と第３金属層１３（Ｃｕ層）とからなる３層構造とした。このようにパッドＰ１にＮｉが含まれない層構成としたため、パッドＰ１に鉛フリーはんだ等を形成した場合にも、耐落下衝撃性の低下などの問題が発生しない。また、パッドＰ１の最表層に、安定性の高いＡｕからなる第１金属層１１が形成されるため、パッドＰ１表面、第２金属層１２や第３金属層１３などの酸化・変色を好適に抑制することができる。さらに、Ａｕからなる第１金属層１１とＣｕからなる第３金属層１３との間に、バリア性の高いＰｄからなる第２金属層１２が介在されるため、熱などによるＡｕとＣｕとの相互拡散を抑制することができる。
（２）第１金属層１１の第１主面１１Ａを、凹凸の極めて少ない平滑面となるように形成した。これにより、第１金属層１１及び第２金属層１２の被覆性が向上され、エッチング耐性を向上させることができる。したがって、例えば図６（ｅ）に示す除去工程においてパッドＰ１にピンホールが発生することを好適に抑制することができる。さらに、第１金属層１１及び第２金属層１２の被覆性が向上されることによって、耐薬品性やはんだ接続性についても向上させることができる。
（３）第１絶縁層２０に、パッドＰ１の一部（端部周辺）を被覆する突出部２０Ｂを形成するようにした。これにより、パッドＰ１と第１絶縁層２０との密着性が増大されるため、パッドＰ１に半導体素子５０のバンプ５１や外部接続端子（はんだボールやピン等）を接合したときの引っ張り強度が高められる。したがって、配線基板１からパッドＰ１が剥離するといった問題の発生を好適に抑制することができる。
（４）表面６２Ａが平滑化された平滑面めっき層６２を形成し、その表面６２Ａ上に第１金属層１１を形成することにより、第１金属層１１の第１主面１１Ａに平滑面を形成するようにした。また、上記めっき層６２の側壁６２Ｂをエッチングした後に、その側壁６２Ｂを覆うように第１絶縁層２０を形成するようにした。これにより、第１絶縁層２０に上記突出部２０Ｂを形成することができる。また、図６（ｅ）に示す除去工程の際に、突出部２０Ｂが形成されていることにより、エッチング液がパッドＰ１（第１金属層１１）の端部から第３金属層１３側に侵入されることを抑制できる。したがって、第３金属層１３がエッチングされることを好適に抑制することができる。
（第２実施形態）
以下、第２実施形態を図１０〜図１５に従って説明する。先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
（配線基板）
まず、配線基板３の構造について説明する。
図１０に示すように、配線基板３は、複数の第１〜第４配線層１０，２１，３１，４１が第１〜第３絶縁層７０，３０，４０を介在させて積層され、各絶縁層７０，３０，４０に形成されたビアホールＶＨ１，ＶＨ２，ＶＨ３に充填されたビア２１ａ，３１ａ，４１ａを介して層間接続された構造を有している。このように、本実施形態の配線基板３も上記第１実施形態の配線基板１と同様に、支持基材を含まない「コアレス基板」の形態を有している。
この配線基板３の一方の面側（図１０の例では上側）の最外層の第１絶縁層７０には、パッドＰ３を露出させる凹部７０Ｘが形成されている。図１１に示すように、この凹部７０Ｘの側壁の一部には、平面視においてパッドＰ３の第１主面１１Ａの一部を覆うように、凹部７０Ｘの中心に向かって突出する突出部７０Ｂが形成されている。この突出部７０Ｂの表面が粗面化されており、微細な凹凸形状が形成されている。この突出部７０Ｂの粗度は、例えば表面粗さＲａ値で０．５〜２μｍとなるように設定されている。なお、凹部７０Ｘの平面視は図示を省略するが、円形状である。このため、パッドＰ３の平面形状も円形である。
また、第１絶縁層７０の第１主面７１（図１１の例では上面）では、上記凹部７０Ｘの側壁周辺に凹凸の少ない平坦面７１Ａが形成されるとともに、その平坦面７１Ａ以外の部分に微細な凹凸形状である粗化面７１Ｂが形成されている。具体的には、平坦面７１Ａは、パッドＰ３の一部を覆う突出部７０Ｂの上面に形成されている。本実施形態では、この平坦面７１Ａに、はんだ１４が形成されるようになっている。この平坦面７１Ａの粗度は、例えば表面粗さＲａ値で０．３〜０．４μｍである。一方、上記粗化面７１Ｂの粗度は、例えば表面粗さＲａ値で０．５〜２μｍとなるように設定されている。
（半導体装置）
次に、上記配線基板３を用いた半導体装置４の構造を説明する。
図１２に示すように、半導体装置４は、配線基板３と、その配線基板３にフリップチップ接合される半導体素子５０と、アンダーフィル樹脂５２とを有している。配線基板３のパッドＰ３には、はんだ１４が形成されている。
半導体素子５０は、バンプ５１及びはんだ１４を介して、配線基板３のパッドＰ３と電気的に接続されている。アンダーフィル樹脂５２は、配線基板３と半導体素子５０との隙間を充填するように設けられている。
（配線基板の製造方法）
次に、上記配線基板３の製造方法を説明する。
まず、配線基板３を製造するためには、図１３（ａ）に示すように、支持体８０を用意する。この支持体８０としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持体８０の厚さは、例えば３５〜１００μｍである。
次に、図１３（ｂ）に示すように、支持体８０の第１主面８０Ａに、開口部８１Ｘを有するレジスト層８１を形成する（レジスト形成工程）。開口部８１Ｘは、パッドＰ３（図１０参照）の形成領域に対応する部分の支持体８０の第１主面８０Ａを露出するように形成される。
レジスト層８１の材料としては、感光性のドライフィルム又は液状のフォトレジスト（ノボラック系樹脂やエポキシ系樹脂等の液状レジスト）等を用いることができる。例えば感光性のドライフィルムを用いる場合には、支持体８０の第１主面８０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして、パッドＰ３の形成領域に対応する所定パターンの開口部８１Ｘを持つレジスト層８１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８１を形成することができる。
次に、図１３（ｃ）に示すように、上記レジスト層８１をめっきマスクとして、支持体８０の第１主面８０Ａに、支持体８０をめっき給電層に利用する電解めっきを施す。具体的には、レジスト層８１の開口部８１Ｘから露出された支持体８０の第１主面８０Ａに電解めっきを施すことにより、表面８２Ａが平滑化された平滑面めっき層８２を形成する（平滑化工程）。これにより、後工程においてパッドＰ３が形成される面が凹凸の極めて少ない平滑面となる。ここで、このめっき層８２の表面８２Ａの粗度としては、表面粗さＲａ値で０．２１μｍ未満が好ましく、０μｍ以上０．２１μｍ未満の範囲がより好ましく、０．１μｍ以上０．２１μｍ未満の範囲が最も好ましい。換言すると、上述したような粗度となるように、電解めっきで使用されるめっき液の組成、電流密度や当該めっき層８２の厚み等が予め調整されている。この電解めっきでは、めっき液として、例えば硫酸銅、硫酸及び塩素の無機成分に、添加剤として、例えばレベラー、ポリマー及びブライトナーといった有機成分を添加したものを用いることができる。
また、めっき層８２の厚みは、図１１に示した凹部７０Ｘの上端（第１絶縁層７０の第１主面７０Ａ）から第１金属層１１の第１主面１１Ａまでの距離Ｌ２に相当し、例えば５〜２０μｍであり、図１３（ｃ）に示す開口部８１Ｘの深さよりも薄い厚みに形成される。このように、本実施形態では、粗化されていない支持体８０上に平滑面めっき層８２を形成するようにしたため、粗化された支持体８０上に平滑面めっき層を形成する場合に比べてめっき層８２の厚みを薄くしても、その表面を凹凸の極めて少ない平滑面に形成することができる。
なお、このめっき層８２の材料としては、後工程で支持体８０を除去する際に支持体８０と共に除去可能な材料であることが好ましく、例えば銅などの金属を用いることができる。
次に、図１３（ｄ）に示すように、上記レジスト層８１をめっきマスクとして、めっき層８２の表面８２Ａに電解めっきを施し、めっき層８２の表面８２Ａに第１金属層１１と第２金属層１２と第３金属層１３とを順に積層する（パッド形成工程）。このような第１〜第３金属層１１〜１３によってパッドＰ３が形成される。図１３（ｅ）に示すように、めっき層８２の表面８２Ａに接する第１金属層１１の第１主面１１Ａは、めっき層８２の表面８２Ａに沿った形状に形成される、すなわち表面８２Ａの平滑面が第１金属層１１の第１主面１１Ａに転写される。このため、第１金属層１１の第１主面１１Ａは、凹凸が極めて少ない平滑面となる。具体的には、第１金属層１１の第１主面１１Ａの粗度は、表面粗さＲａで０．２１μｍ未満となる。この第１金属層１１を形成する工程では、支持体８０の第１主面８０Ａに形成されためっき層８２の表面８２Ａにめっき処理が施されるため、その処理に使用されるめっき液等が支持体８０とレジスト層８１との間（破線枠参照）に染み込むことが抑制される。
続いて、図１３（ｆ）に示すように、めっきマスクとして用いたレジスト層８１を除去する。その後、図１４（ａ）に示すように、第３金属層１３の第１主面１３Ａ及び側面１３Ｂ、支持体８０の第１主面８０Ａ及びめっき層８２の側壁８２Ｂに対して粗化処理を施す。この粗化処理は、第３金属層１３の第１主面１３Ａ及び側面１３Ｂ、支持体８０の第１主面８０Ａ及びめっき層８２の側壁８２Ｂ表面の粗度が、表面粗さＲａで０．５〜２μｍとなるように行われる。この粗化処理としては、例えば等方性エッチング（例えば、ウェットエッチング）などを用いることができる。図１４（ｂ）に示すように、このような粗化処理によって、第３金属層１３の第１主面１３Ａ及び側面１３Ｂに微細な凹凸が形成され、それら第１主面１３Ａ及び側面１３Ｂが粗面化される。また、めっき層８２の側壁８２Ｂが内側に向かって凹むように一部除去され、その側壁８２Ｂの表面に微細な凹凸が形成されて粗面化される。これにより、上層の第１及び第２金属層１１，１２の端部が下層のめっき層８２から外側にはみ出したオーバハング構造が形成される。さらに、支持体８０の第１主面８０Ａに微細な凹凸が形成され粗化面８０Ｂが形成される。但し、エッチングの際にポスト（ここでは、めっき層８２）が存在すると、そのポスト周辺ではエッチングの進行が遅くなるため、めっき層８２の一部が除去されたことにより露出される支持体８０の第１主面８０Ａはほとんど粗化されない。この粗化されていない面（以下、平坦面８０Ｃという。）の粗度は、粗化前の支持体８０の第１主面８０Ａの粗度と略同様の粗度になり、例えば表面粗さＲａ値で０．３〜０．４μｍになる。
なお、この粗化処理では、Ａｕからなる第１金属層１１とＰｄからなる第２金属層１２の表面が粗化されないように、これら第１及び第２金属層１１，１２に対して第３金属層１３、支持体８０及びめっき層８２が選択的にエッチングされるようにエッチング液等の条件が設定されている。このため、第１金属層１１及び第２金属層１２は当該粗化処理の影響を受けず、これら金属層１１，１２の表面は粗面化されない。
次に、図１４（ｃ）に示すように、支持体８０の第１主面８０Ａに、パッドＰ３を覆うように第１絶縁層７０を形成する。第１絶縁層７０の一部は、第１金属層１１の下に入り込むように形成される。これにより、パッドＰ３の一部を覆う上記突出部７０Ｂが形成される。この突出部７０Ｂは上記めっき層８２の側壁８２Ｂと接するため、その側壁８２Ｂに沿った形状に形成される、すなわち側壁８２Ｂの形状が突出部７０Ｂに転写される。このため、突出部７０Ｂは、めっき層８２の内側に向かって突出された形状になるとともに、その表面に微細な凹凸が形成される。また、支持体８０の第１主面８０Ａと接する第１絶縁層７０の第１主面７１には、支持体８０の第１主面８０Ａの形状が転写される。このため、上記突出部７０Ｂの上面に対応する第１絶縁層７０の第１主面７１には、支持体８０の平坦面８０Ｃの形状に沿った平坦面７１Ａが形成される。また、それ以外の第１絶縁層７０の第１主面７１には、支持体８０の粗化面８０Ｂの形状に沿った粗化面７１Ｂが形成される。なお、平坦面７１Ａの粗度は、例えば表面粗さＲａ値で０．３〜０．４μｍとなり、粗化面７１Ｂの粗度は、例えば表面粗さＲａ値で０．５〜２μｍとなる。
以下の工程は、上記第１実施形態と同様に行うことができるため、簡単に説明する。
図１４（ｄ）に示すように、上記第３金属層１３の第１主面１３Ａが露出されるように、第１絶縁層７０の所定箇所にビアホールＶＨ１を形成する。次いで、そのビアホールＶＨ１にビア導体を充填してビア２１ａを形成するとともに、そのビア２１ａを介してパッドＰ３に接続される配線パターン２１ｂを第１絶縁層７０上に形成する。
続いて、図１４（ｃ）〜図１４（ｅ）に示した工程を繰り返すことにより、絶縁層と配線層とを交互に積層する。すなわち、図１５（ａ）に示すように、絶縁層７０及び配線層２１上に絶縁層３０を形成し、この絶縁層３０に、配線パターン２１ｂの表面に達するビアホールＶＨ２を形成した後、このビアホールＶＨ２にビア３１ａを形成するとともに、そのビア３１ａに接続される配線パターン３１ｂを形成する。次に、絶縁層３０及び配線層３１上に絶縁層４０を形成し、この絶縁層４０に、配線パターン３１ｂの表面に達するビアホールＶＨ３を形成した後、このビアホールＶＨ３にビア４１ａを形成するとともに、そのビア４１ａに接続される配線パターン４１ｂを形成する。
次に、図１５（ａ）に示すように、第４配線層４１の所要の箇所に画定されるパッドＰ２を露出させるための開口部４２Ｘを有するソルダレジスト層４２を絶縁層４０及び配線層４１上に形成する。
続いて、図１５（ｂ）に示すように、仮基板として用いた支持体８０とめっき層８２とを除去する（除去工程）。例えば支持体８０として銅箔を用い、めっき層８２がＣｕからなる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、支持体８０及びめっき層８２の除去を行うことができる。この除去工程により、第１絶縁層７０に凹部７０Ｘが形成されるとともに、その凹部７０ＸによってパッドＰ３が第１絶縁層７０から露出される。この除去工程の際、第１金属層１１の第１主面１１Ａが平滑面であり被膜性が良いため、エッチング液が第３金属層１３に侵入することを抑制することができ、ピンホールなどの発生を好適に抑制することができる。さらに、エッチング液の侵入しやすいパッドＰ３の端部が第１絶縁層７０の突出部７０Ｂによって覆われているため、その端部からエッチング液が侵入して第３金属層１３がエッチングされることを好適に抑制することができる。なお、本除去工程では、パッドＰ３の最表面にＡｕからなる第１金属層１１が形成されているため、パッドＰ３及び第１絶縁層７０に対し、支持体８０及びめっき層８２を選択的にエッチングして除去することができる。
以上の製造工程により、本実施形態の配線基板３を製造することができる。
（半導体装置の製造方法）
次に、上述のように製造された配線基板３を用いた半導体装置４の製造方法を説明する。
まず、図１５（ｃ）に示すように、配線基板３のパッドＰ３にはんだ１４を形成する。続いて、図１５（ｄ）に示すように、端子にバンプ５１を形成した半導体素子５０を、パッドＰ３上に位置決めし、はんだ１４とバンプ５１を溶融させ、半導体素子５０とパッドＰ３とを電気的に接続する（フリップチップ接合）。そして、半導体素子５０と配線基板３の第１絶縁層７０との間に、液状のアンダーフィル樹脂５２を充填し、硬化する。以上の製造工程により、本実施形態の半導体装置４を製造することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（４）の効果に加えて以下の効果を奏する。
（５）パッドＰ３周辺の第１絶縁層７０の第１主面７１に（具体的には、突出部７０Ｂの上面に）、凹凸の少ない平坦面７１Ａを形成するようにした。これにより、パッドＰ３にはんだボールが搭載しやすくなる。さらに、パッドＰ３にはんだボール等を搭載する際に、上記平坦面７１Ａにフラックスが塗布されることにより、粗化面にフラックスが塗布される場合よりも、はんだボール等の濡れ性を向上させることができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、パッドＰ１，Ｐ３を形成する面を平滑化する平滑化工程において、表面６２Ａ，８２Ａが平滑化されためっき層６２，８２を形成するようにした。これに限らず、例えばパッドＰ１，Ｐ３を形成する面を、エッチングにより平滑化させるようにしてもよい。この場合の配線基板１Ａの製造方法を以下に説明する。なお、ここでは、第１実施形態の製造方法を変形した例を説明する。
まず、図１６（ａ）に示すように、支持体９０を用意する。次に、図１６（ｂ）に示すように、支持体９０の第１主面９０Ａ（図中の上面）に対して粗化処理を施す。これにより、支持体９０の第１主面９０Ａに微細な凹凸が形成され、その第１主面９０Ａが粗面化される。
続いて、図１６（ｃ）に示すように、支持体９０の第１主面９０Ａに、開口部９１Ｘを有するレジスト層９１を形成する（レジスト形成工程）。開口部９１Ｘは、後工程で形成するパッドＰ４（図１６（ｆ）参照）の形成領域に対応する部分の支持体９０の第１主面９０Ａを露出するように形成される。このレジスト層９１の材料としては、所望の解像性があり、耐エッチング性及び耐めっき性がある材料であれば、特に限定されない。
次に、図１６（ｄ）に示すように、レジスト層９１をエッチングマスクとして、支持体９０を第１主面９０Ａ側からエッチングして、レジスト層９１の開口部９１Ｘから露出された支持体９０の第１主面９０Ａを平滑化して平滑面９０Ｂを形成する（平滑化工程）。このエッチング処理は、平滑面９０Ｂの粗度が、表面粗さＲａ値で０．２１μｍ未満となるように行われる。これにより、レジスト層９１の開口部９１Ｘから露出される支持体９０上に、凹凸の極めて少ない平滑面９０Ｂを形成することができる。なお、この工程で使用されるエッチング液としては、例えば主成分が硫酸と過酸化水素からなる液を用いることができる。
次に、図１６（ｅ）に示すように、上記レジスト層９１をめっきマスクとして、支持体９０の平滑面９０Ｂに電解めっきを施し、その平滑面９０Ｂ上に第１金属層１１と第２金属層１２と第３金属層１３とを順に積層する（パッド形成工程）。このような第１〜第３金属層１１〜１３によってパッドＰ４が形成される。図１６（ｆ）に示すように、支持体９０の平滑面９０Ｂに接する第１金属層１１の第１主面１１Ａは、平滑面９０Ｂに沿った形状に形成される、すなわち平滑面９０Ｂの形状が第１金属層１１の第１主面１１Ａに転写される。このため、第１金属層１１の第１主面１１Ａは、凹凸が極めて少ない平滑面となる。具体的には、第１金属層１１の第１主面１１Ａの粗度は、表面粗さＲａで０．２１μｍ未満となる。
続いて、図１６（ｇ）に示すように、エッチングマスク及びめっきマスクとして用いたレジスト層９１を除去する。次に、図１７（ａ）に示すように、第３金属層１３の第１主面１１Ａ及び側面１３Ｂに対して粗化処理を施す。この粗化処理は、第３金属層１３の第１主面１３Ａの粗度が、表面粗さＲａで０．５〜２μｍとなるように行われる。
次に、図１７（ｂ）に示すように、支持体９０の第１主面９０Ａに、パッドＰ４を覆うように第１絶縁層１００を形成する。このとき、支持体９０の第１主面９０Ａと接する第１絶縁層１００の第１主面１００Ａには、支持体９０の第１主面９０Ａの形状（粗化面）が転写される。このため、第１絶縁層１００の第１主面１００Ａには、微細な凹凸形状が形成される。
続いて、図１７（ｃ）に示すように、上記第３金属層１３の第１主面１３Ａが露出されるように、第１絶縁層１００の所定箇所にビアホールＶＨ１を形成する。次いで、図１７（ｄ）に示すように、そのビアホールＶＨ１にビア導体を充填してビア２１ａを形成するとともに、そのビア２１ａを介してパッドＰ４に接続される配線パターン２１ｂを第１絶縁層１００上に形成する。
続いて、図１７（ｂ）〜図１７（ｄ）に示す工程を繰り返すことにより、図１７（ｅ）に示すように、第２及び第３絶縁層３０，４０と第３及び第４配線層３１，４１とを交互に積層する。次いで、第４配線層４１の所要の箇所に画定されるパッドＰ２を露出させるための開口部４２Ｘを有するソルダレジスト層４２を絶縁層４０及び配線層４１上に形成する。
続いて、図１７（ｆ）に示すように、仮基板として用いた支持体９０を除去する。例えば支持体９０として銅箔を用いた場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、支持体９０の除去を行うことができる。この際、パッドＰ４は最表面にＡｕからなる第１金属層１１が形成されているため、パッドＰ４及び第１絶縁層１００に対し、支持体９０を選択的にエッチングして除去することができる。これにより、第１絶縁層１００に形成された凹部１００ＸからパッドＰ４が露出される。このような製造工程により製造された配線基板１Ａでは、図１７（ｆ）に示すように、第１金属層１１の第１主面１１Ａが、第１絶縁層１００の第１主面１００Ａと略同一平面上に形成されることになる。
なお、ここでは、第１実施形態の製造方法の変形例を説明したが、第２実施形態の製造方法についても同様に変更することができる。
・上記第１実施形態では、パッドＰ１の形成されている側の面をチップ搭載面とし、外部接続用パッドＰ２が形成されている側の面を外部接続端子接合面とした。これに限らず、例えば図１８（ａ）に示すように、パッドＰ１の形成されている側の面を外部接続端子接合面とし、その反対側の面をチップ搭載面とするようにしてもよい。この場合、パッドＰ１には、当該配線基板１Ｂをマザーボード等に実装する際に使用されるはんだボールやピン等の外部接続端子が接合される。また、パッドＰ１の形成された側とは反対側の面に形成された配線パターン４１ｂには、配線基板１Ｂに搭載される半導体素子５０のバンプ５１がはんだ４５等を介してフリップチップ接続される。なお、この配線基板１Ｂ及び半導体装置２Ｂを製造する方法は、図４〜図７に示した製造工程と基本的には同じであるため、ここでは説明を省略する。
・上記第２実施形態では、パッドＰ３の形成されている側の面をチップ搭載面とし、外部接続用パッドＰ２が形成されている側の面を外部接続端子接合面とした。これに限らず、例えば図１８（ｂ）に示すように、パッドＰ３の形成されている側の面を外部接続端子接合面とし、その反対側の面をチップ搭載面とするようにしてもよい。この場合、パッドＰ３には、配線基板３Ａをマザーボード等に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接合される。また、パッドＰ３の形成された側とは反対側の面に形成された配線パターン４１ｂには、配線基板３Ａに搭載される半導体素子５０のバンプ５１がはんだ４５等を介してフリップチップ接続される。なお、この配線基板３Ａ及び半導体装置４Ａを製造する方法は、図１３〜図１５に示した製造工程と基本的には同じであるため、ここでは説明を省略する。
・図１８（ａ）、（ｂ）の例において、配線パターン４１ｂ上に、半導体素子５０のバンプ５１等とのコンタクト性を良くするために、Ｐｄからなる金属層４３と、Ａｕ又はＡｇからなる金属層４４とを順に積層してパッドＰ５を形成するようにしてもよい。なお、これら金属層４３，４４は、例えば無電解めっきにより形成することができる。
・上記各実施形態では、パッドＰ２，Ｐ３に、はんだボールやリードピン等の外部接続端子が接続される場合について説明したが、パッドＰ２，Ｐ３自体を外部接続端子として使用するようにしてもよい。
・上記各実施形態では、パッドＰ１，Ｐ２，Ｐ３の平面形状を円形としたが、これに限定されない。例えばパッドＰ１，Ｐ２，Ｐ３の平面形状を矩形や多角形等の円形以外の形状にしてもよい。
・上記各実施形態では、配線基板１，１Ｂ，３，３Ａに半導体素子５０を実装する場合について説明したが、被実装体としては半導体素子５０に限定されない。例えば配線基板１，１Ｂ，３，３Ａの上に別の配線基板を積み重ねる構造を有するパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することが可能である。
・上記各実施形態の半導体装置２，４では、配線基板１，３のパッドＰ１，Ｐ３に半導体素子５０をフリップチップ接合するようにした。これに限らず、例えば図１９（ａ）に示すように、半導体素子１１０の上面の電極端子と配線基板１のパッドＰ１との間をボンディングワイヤ１１１で接続するようにしてもよい。この場合には、半導体素子１１０やボンディングワイヤ１１１等を含む領域が封止樹脂１１２によって封止される。
・また、図１８（ａ）、（ｂ）に示した半導体装置２Ｂ，４Ａでは、配線基板１Ｂ，３ＡのパッドＰ５に半導体素子５０をフリップチップ接合するようにした。これに限らず、例えば図１９（ｂ）に示すように、半導体素子１１０の上面の電極端子と配線基板１ＢのパッドＰ５との間をボンディングワイヤ１１１で接続するようにしてもよい。この場合には、半導体素子１１０やボンディングワイヤ１１１等を含む領域が封止樹脂１１２によって封止される。
・上記各実施形態では、第１金属層１１の第１主面１１Ａを、第１絶縁層２０の第１主面２０Ａとは反対側の面（粗化されていない面）と略平行な平坦面とした。これに限らず、例えば図２０に示すように、第１金属層１１の第１主面１１Ａを、パッドＰ１の内側に向かって（具体的には、第２金属層１２や第３金属層１３に向かって）湾曲状に凹む曲面としてもよい。これによれば、例えばパッドＰ１にはんだボールを搭載する際に、そのはんだボールと第１金属層１１の第１主面１１Ａとの接触面積が大きくなるため、はんだボールを安定的に支持することができる。
このようなパッドＰ１は、例えば図４（ｄ）に示した工程において、めっき層６２の表面６２Ａを上方に突出する曲面状に形成し、次いで、その表面６２Ａ上に第１金属層１１、第２金属層１２及び第３金属層１３を順に積層し、最終的に図６（ｅ）に示すような除去工程で支持体６０とめっき層６２を除去することにより形成することができる。なお、上述のような形状のめっき層６２は、めっき液の組成や電流密度等のめっき処理条件を調整することにより形成することができる。
・上記各実施形態におけるパッドＰ１，Ｐ３，Ｐ４から第３金属層１３を省略するようにしてもよい。すなわち、この場合、パッドＰ１，Ｐ３，Ｐ４の層構成は、Ａｕ等からなる第１金属層１１と、その第１金属層１１とビア２１ａとの間に形成される、Ｐｄ等からなる第２金属層１２との２層構造となる。この構成であっても、上記各実施形態と同様の効果を得ることができる。
１，１Ａ，１Ｂ，３，３Ａ 配線基板
２，２Ｂ，４，４Ａ 半導体装置
Ｐ１，Ｐ３，Ｐ４ パッド
Ｐ２ 外部接続用パッド
１１ 第１金属層
１１Ａ 第１主面
１２ 第２金属層
１３ 第３金属層
１３Ａ 第１主面
２１，３１，４１ 配線層
２０，７０，１００ 第１絶縁層（最外層の絶縁層）
２０Ａ，７１，１００Ａ 第１主面（最外層の絶縁層の表面）
２０Ｘ，７０Ｘ，１００Ｘ 凹部
２０Ｂ，７０Ｂ 突出部
３０，４０ 絶縁層
６０，８０，９０ 支持体
６０Ａ，８０Ａ，９０Ａ 第１主面
６１，８１，９１ レジスト層
６１Ｘ，８１Ｘ，９１Ｘ 開口部
６２，８２ めっき層
６２Ａ，８２Ａ 表面（平滑化された面）
６２Ｂ，８２Ｂ 側壁
７１Ａ 平坦面
７１Ｂ 粗化面
９０Ｂ 平滑面

Claims (9)

  1. 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、
    前記パッドは、前記最外層の絶縁層の表面から露出される第１金属層と、前記第１金属層に積層された第２金属層と、前記第２金属層と前記配線層との間に形成された第３金属層とからなり、
    前記第１金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、
    前記第２金属層は、パラジウム又はパラジウム合金からなり、
    前記第３金属層は、銅又は銅合金からなり、
    前記最外層の絶縁層には、前記パッドを露出させる凹部が形成され、
    前記凹部の側壁には、前記パッドの一部を覆うように断面視において湾曲状に突出された突出部が形成されていることを特徴とする配線基板。
  2. 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、
    前記パッドは、前記最外層の絶縁層の表面から露出される第１金属層と、前記第１金属層に積層された第２金属層と、前記第２金属層と前記配線層との間に形成された第３金属層とからなり、
    前記第１金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、
    前記第２金属層は、パラジウム又はパラジウム合金からなり、
    前記第３金属層は、銅又は銅合金からなり、
    前記最外層の絶縁層の表面には、平坦面及び粗化面が形成されるとともに、前記パッドを露出させる凹部が形成され、
    前記凹部の側壁の一部には、前記パッドの一部を覆うように突出された突出部が形成され、
    前記平坦面は、前記凹部の側壁近傍の前記表面に形成されていることを特徴とする配線基板。
  3. 前記最外層の絶縁層の表面には、平坦面及び粗化面が形成され、
    前記平坦面は、前記凹部の側壁近傍の前記表面に形成されていることを特徴とする請求項１に記載の配線基板。
  4. 前記最外層の絶縁層の表面から露出される、前記第１金属層の第１主面の粗度が、表面粗さＲａ値で０．２１μｍ未満であることを特徴とする請求項１〜３のいずれか１つに記載の配線基板。
  5. 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出するパッドが形成される配線基板の製造方法であって、
    支持体の第１主面に前記パッドの形状に対応する開口部を有するレジスト層を形成するレジスト形成工程と、
    前記レジスト層の開口部から露出される前記支持体の第１主面に、電解めっきにより、表面が平滑化されためっき層を形成する工程と、
    前記めっき層の表面上に、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなる第１金属層と、パラジウム又はパラジウム合金からなる第２金属層と、銅又は銅合金からなる第３金属層とを順次積層して前記パッドを形成するパッド
    形成工程と、
    前記レジスト層を除去する工程と、
    前記めっき層の側壁が内側に向かって湾曲状に凹むように、前記めっき層の側壁の一部を除去する工程と、
    前記支持体の第１主面上に、前記パッドを被覆するとともに、前記第１金属層の下に入り込むように前記めっき層の側壁を被覆する第１絶縁層を形成する工程と、
    前記第１絶縁層上に、所要数の前記配線層と前記絶縁層とを交互に積層する工程と、
    前記支持体及び前記めっき層を除去する除去工程と、
    を有し、
    前記第１絶縁層を形成する工程では、前記めっき層の側壁を被覆する前記第１絶縁層が、前記パッドの一部を覆うように断面視において湾曲状に突出して形成されることを特徴とする配線基板の製造方法。
  6. 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出するパッドが形成される配線基板の製造方法であって、
    支持体の第１主面に前記パッドの形状に対応する開口部を有するレジスト層を形成するレジスト形成工程と、
    前記レジスト層の開口部から露出される前記支持体の第１主面に、電解めっきにより、表面が平滑化されためっき層を形成する工程と、
    前記めっき層の表面上に、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなる第１金属層と、パラジウム又はパラジウム合金からなる第２金属層と、銅又は銅合金からなる第３金属層とを順次積層して前記パッドを形成するパッド
    形成工程と、
    前記レジスト層を除去する工程と、
    前記めっき層の側壁が内側に向かって凹むように、前記めっき層の側壁の一部を除去するとともに、前記パッドから露出する前記支持体の第１主面に粗化面を形成し、前記パッドと平面視で重なる位置の前記支持体の第１主面に平坦面を形成する工程と、
    前記支持体の第１主面上に、前記パッドを被覆するとともに、前記第１金属層の下に入り込むように前記めっき層の側壁を被覆する第１絶縁層を形成する工程と、
    前記第１絶縁層上に、所要数の前記配線層と前記絶縁層とを交互に積層する工程と、
    前記支持体及び前記めっき層を除去する除去工程と、
    を有し、
    前記第１絶縁層を形成する工程では、前記第１絶縁層の前記支持体と接する面に平坦面及び粗化面が形成されることを特徴とする配線基板の製造方法。
  7. 前記レジスト形成工程前に、前記支持体の第１主面に粗化処理を施す粗化工程を含むことを特徴とする請求項５に記載の配線基板の製造方法。
  8. 前記めっき層を形成する工程では、前記めっき層の表面の粗度が、表面粗さＲａ値で０．２１μｍ未満になるように前記めっき層が形成されることを特徴とする請求項５〜７のいずれか１つに記載の配線基板の製造方法。
  9. 前記めっき層の側壁の一部を除去する工程では、前記第３金属層の表面、前記支持体の第１主面及び前記めっき層の側壁に粗化処理を施すことを特徴とする請求項５〜８のいずれか１つに記載の配線基板の製造方法。
JP2011048021A 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法 Active JP5675443B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011048021A JP5675443B2 (ja) 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法
US13/410,031 US9236334B2 (en) 2011-03-04 2012-03-01 Wiring substrate and method for manufacturing wiring substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048021A JP5675443B2 (ja) 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2012186296A JP2012186296A (ja) 2012-09-27
JP2012186296A5 JP2012186296A5 (ja) 2014-01-09
JP5675443B2 true JP5675443B2 (ja) 2015-02-25

Family

ID=46752589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011048021A Active JP5675443B2 (ja) 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9236334B2 (ja)
JP (1) JP5675443B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117825B2 (en) * 2012-12-06 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate pad structure
US9491871B2 (en) 2013-05-07 2016-11-08 Unimicron Technology Corp. Carrier substrate
TWI487444B (zh) 2013-05-07 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
CN104168706B (zh) * 2013-05-17 2017-05-24 欣兴电子股份有限公司 承载基板及其制作方法
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
KR20150040577A (ko) * 2013-10-07 2015-04-15 삼성전기주식회사 패키지 기판
TWI550801B (zh) * 2013-11-13 2016-09-21 南茂科技股份有限公司 封裝結構及其製造方法
US20160233188A1 (en) * 2013-12-02 2016-08-11 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10020275B2 (en) 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP6626687B2 (ja) * 2015-10-28 2019-12-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
JP6619294B2 (ja) * 2016-05-24 2019-12-11 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US11257745B2 (en) 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias
US10347507B2 (en) * 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR102551747B1 (ko) * 2018-09-13 2023-07-06 삼성전자주식회사 반도체 패키지
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
US10950531B2 (en) * 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20210111110A1 (en) * 2019-10-09 2021-04-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
US12191161B2 (en) 2020-12-23 2025-01-07 Intel Corporation Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors
CN116528466A (zh) * 2022-01-21 2023-08-01 奥特斯奥地利科技与系统技术有限公司 具有突出部的部件承载件和制造方法
KR20230140717A (ko) * 2022-03-30 2023-10-10 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
CN116895636B (zh) * 2023-09-11 2024-01-12 芯爱科技(南京)有限公司 封装基板及其制法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
EP1811825A1 (en) * 1998-02-26 2007-07-25 Ibiden Co., Ltd. Multilayer printed wiring board with filled viaholes
DE19907168C1 (de) * 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6457234B1 (en) * 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
JP2001217523A (ja) * 2000-02-01 2001-08-10 Rohm Co Ltd チップ型半導体装置の実装構造
US7838779B2 (en) 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP4890959B2 (ja) * 2005-06-17 2012-03-07 日本電気株式会社 配線基板及びその製造方法並びに半導体パッケージ
JP2008004687A (ja) * 2006-06-21 2008-01-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
TWI319615B (en) * 2006-08-16 2010-01-11 Phoenix Prec Technology Corp Package substrate and manufacturing method thereof
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
TWI331494B (en) * 2007-03-07 2010-10-01 Unimicron Technology Corp Circuit board structure
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板

Also Published As

Publication number Publication date
JP2012186296A (ja) 2012-09-27
US9236334B2 (en) 2016-01-12
US20120222894A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5795225B2 (ja) 配線基板の製造方法
JP6057681B2 (ja) 配線基板及びその製造方法
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI473543B (zh) 配線基板
JP5479073B2 (ja) 配線基板及びその製造方法
JP5341227B1 (ja) 配線基板
US9699905B2 (en) Wiring board
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2013105908A (ja) 配線基板
JP2017069524A (ja) 配線基板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5913055B2 (ja) 配線基板
JP5906264B2 (ja) 配線基板及びその製造方法
JP5511922B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5675443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150