[go: up one dir, main page]

JP5603893B2 - High frequency semiconductor amplifier - Google Patents

High frequency semiconductor amplifier Download PDF

Info

Publication number
JP5603893B2
JP5603893B2 JP2012052195A JP2012052195A JP5603893B2 JP 5603893 B2 JP5603893 B2 JP 5603893B2 JP 2012052195 A JP2012052195 A JP 2012052195A JP 2012052195 A JP2012052195 A JP 2012052195A JP 5603893 B2 JP5603893 B2 JP 5603893B2
Authority
JP
Japan
Prior art keywords
impedance
frequency
output
transmission line
matching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012052195A
Other languages
Japanese (ja)
Other versions
JP2013187773A (en
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012052195A priority Critical patent/JP5603893B2/en
Priority to US13/728,167 priority patent/US9035702B2/en
Priority to EP12199817.3A priority patent/EP2637302B1/en
Publication of JP2013187773A publication Critical patent/JP2013187773A/en
Application granted granted Critical
Publication of JP5603893B2 publication Critical patent/JP5603893B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

本発明の実施形態は、高周波半導体増幅器に関する。   Embodiments described herein relate generally to a high-frequency semiconductor amplifier.

1GHz以上の高周波において、無線通信機器、移動通信基地局、レーダー装置などに用いる増幅器には、高い電力付加効率が求められる。   A high power added efficiency is required for an amplifier used in a radio communication device, a mobile communication base station, a radar device, or the like at a high frequency of 1 GHz or more.

半導体増幅素子の出力電極から負荷側をみた高調波インピーダンスを開放インピーダンスの近くにすると、電力負荷効率を高めることができる。   When the harmonic impedance viewed from the output electrode of the semiconductor amplifying element is close to the open impedance, the power load efficiency can be increased.

1GHz以上の周波数において、HEMT(High Electron Mobility Transistor)やFET(Field Effect Transistor)など半導体増幅素子の出力インピーダンスは、基本波において容量性である。半導体増幅素子により増幅された信号を効率よく取り出すためには、基本波においては、半導体増幅素子の出力インピーダンスと外部負荷とがインピーダンス整合していることが必要である。   At a frequency of 1 GHz or higher, the output impedance of a semiconductor amplifying element such as a HEMT (High Electron Mobility Transistor) or an FET (Field Effect Transistor) is capacitive in the fundamental wave. In order to efficiently extract the signal amplified by the semiconductor amplifying element, it is necessary for the fundamental wave that the output impedance of the semiconductor amplifying element and the external load are impedance matched.

このため、半導体増幅素子と外部負荷とがインピーダンス整合するには、基本波において半導体増幅素子から負荷側をみたインピーダンスは誘導性の所望のインピーダンスであることが必要である。他方、電力付加効率を高めるには、2倍波において半導体素子から負荷側をみたインピーダンスは開放インピーダンス近傍であることが必要である。   For this reason, in order for impedance matching between the semiconductor amplifying element and the external load, it is necessary that the impedance of the fundamental wave viewed from the semiconductor amplifying element to the load side is a desired inductive impedance. On the other hand, in order to increase the power added efficiency, it is necessary that the impedance viewed from the semiconductor element to the load side in the second harmonic is in the vicinity of the open impedance.

2倍波において半導体増幅素子から負荷側をみたインピーダンスを開放インピーダンス近傍にするためにチップ近傍にスタブを用いた高次高調波処理回路を設けると、高次高調波処理回路を介して整合回路を縦続接続するため挿入損失が増えるとともに、帯域が狭くなる。   If a high-order harmonic processing circuit using a stub is provided in the vicinity of the chip in order to make the impedance viewed from the semiconductor amplifying element at the second harmonic close to the open impedance, a matching circuit is provided via the high-order harmonic processing circuit. Cascade connection increases insertion loss and narrows the bandwidth.

特開2009−207060号公報JP 2009-207060 A 特開平6−204764号公報Japanese Patent Laid-Open No. 6-204764

高い電力付加効率と広帯域とを容易に実現可能な高周波半導体増幅器を提供する。   Provided is a high frequency semiconductor amplifier capable of easily realizing high power added efficiency and a wide band.

実施形態の高周波半導体増幅器は、半導体増幅素子と、入力整合回路と、出力整合回路と、を有する。前記高周波半導体増幅器は、出力端子が外部負荷と接続され、所定の周波数帯域を有する。前記半導体増幅素子は、入力電極と、出力電極と、を有し、前記周波数帯域において容量性出力インピーダンスを有する。前記入力整合回路は、前記入力電極と接続される。前記出力整合回路は、ボンディングワイヤと、第1の伝送線路と、を有する。また前記出力整合回路は、前記ボンディングワイヤは第1の端部と前記第1の端部とは反対の側の第2の端部とを有し、前記第1の端部は前記出力電極に接続されかつ前記第2の端部は前記第1の伝送線路の一方の端部に接続される。前記第1の伝送線路は、第1の特性インピーダンスと、前記周波数帯域の上限周波数において90度以下である第1の電気長と、を有する。前記出力整合回路は、基本波において、前記半導体増幅素子の前記容量性出力インピーダンスと前記外部負荷のインピーダンスとを整合し、前記半導体増幅素子から前記外部負荷が接続された前記出力整合回路をみた2倍波インピーダンスは、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡を有する。

The high-frequency semiconductor amplifier according to the embodiment includes a semiconductor amplifying element, an input matching circuit, and an output matching circuit. The high-frequency semiconductor amplifier has an output terminal connected to an external load and a predetermined frequency band. The semiconductor amplifying element has an input electrode and an output electrode, and has a capacitive output impedance in the frequency band. The input matching circuit is connected to the input electrode. The output matching circuit includes a bonding wire and a first transmission line. In the output matching circuit, the bonding wire has a first end and a second end opposite to the first end, and the first end is connected to the output electrode. Connected and the second end is connected to one end of the first transmission line. The first transmission line has a first characteristic impedance and a first electrical length that is 90 degrees or less at an upper limit frequency of the frequency band. In the fundamental wave, the output matching circuit matches the capacitive output impedance of the semiconductor amplifying element and the impedance of the external load, and sees the output matching circuit in which the external load is connected to the semiconductor amplifying element. The harmonic impedance has a frequency locus that approaches the open impedance while maintaining inductivity.

第1の実施形態にかかる高周波半導体増幅器の構成を示す模式図である。It is a schematic diagram which shows the structure of the high frequency semiconductor amplifier concerning 1st Embodiment. 図2(a)は第1基準面から負荷側をみたインピーダンス図、図2(b)は第2基準面から負荷側をみたインピーダンス図、である。2A is an impedance diagram when the load side is viewed from the first reference plane, and FIG. 2B is an impedance diagram when the load side is viewed from the second reference plane. 周波数帯域を説明するグラフ図である。It is a graph explaining a frequency band. 第2の実施形態にかかる高周波半導体増幅回路の構成を示す模式図である。It is a schematic diagram which shows the structure of the high frequency semiconductor amplifier circuit concerning 2nd Embodiment. 図5(a)は第1基準面から負荷側をみたインピーダンス図、図5(b)は第3基準面からみたインピーダンス図、図5(c)は第2基準面からみたインピーダンス図、である。5A is an impedance diagram viewed from the first reference plane on the load side, FIG. 5B is an impedance diagram viewed from the third reference plane, and FIG. 5C is an impedance diagram viewed from the second reference plane. . 第3の実施形態にかかる高周波半導体増幅器の構成を示す模式図である。It is a schematic diagram which shows the structure of the high frequency semiconductor amplifier concerning 3rd Embodiment. 図7(a)は第1基準面から負荷側をみたインピーダンス図、図7(b)は第3基準面からみたインピーダンス図、図7(c)は第4基準面からみたインピーダンス図、図7(d)は第2基準面からみたインピーダンス図、である。7A is an impedance diagram viewed from the first reference plane on the load side, FIG. 7B is an impedance diagram viewed from the third reference plane, FIG. 7C is an impedance diagram viewed from the fourth reference plane, FIG. (D) is the impedance figure seen from the 2nd reference plane.

以下、図面を参照しつつ、本発明の実施形態について説明する。
図1は、第1の実施形態にかかる高周波半導体増幅器の構成を示す模式図である。
高周波半導体増幅器は、入力端子10、入力整合回路12、半導体増幅素子14、出力整合回路20、出力端子18、を有しており、たとえばパッケージに収納されている。なお、半導体増幅素子14に電圧を供給する直流回路は省略してある。なお、出力端子18からみて、外部負荷はZ(Ω)であるものとする。なお、Zは、たとえば、50Ωとすることができる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing the configuration of the high-frequency semiconductor amplifier according to the first embodiment.
The high-frequency semiconductor amplifier has an input terminal 10, an input matching circuit 12, a semiconductor amplifying element 14, an output matching circuit 20, and an output terminal 18, and is housed in a package, for example. A DC circuit that supplies a voltage to the semiconductor amplifying element 14 is omitted. It is assumed that the external load is Z L (Ω) when viewed from the output terminal 18. Z L can be set to 50Ω, for example.

入力整合回路12は、基本波において、半導体増幅素子14の入力インピーダンスに対する整合回路とする。   The input matching circuit 12 is a matching circuit for the input impedance of the semiconductor amplifying element 14 in the fundamental wave.

半導体増幅素子14は、GaAs FET、GaAs HEMT(High Electron Mobility Transistor)、GaN HEMTなどとすることができる。たとえば、ワイドバンドギャップ材料を用いたGaN HEMTとすると、耐圧を高くでき、マイクロ波からミリ波の波長範囲で高出力を得ることができる。   The semiconductor amplifying element 14 may be a GaAs FET, a GaAs HEMT (High Electron Mobility Transistor), a GaN HEMT, or the like. For example, when a GaN HEMT using a wide band gap material is used, the breakdown voltage can be increased, and a high output can be obtained in a wavelength range from microwave to millimeter wave.

半導体増幅素子14の出力電極(図示せず)からみて負荷側の高調波インピーダンスを十分に高くすると、高い電力付加効率で動作させることができる。すなわち、出力整合回路20は、高調波に対して高いインピーダンスを保ちつつ、基本波において半導体増幅素子14の出力インピーダンスと整合を取る。第1の実施形態では、高調波のうち2倍波のインピーダンスを高くするような出力整合回路20を有する。なお、半導体増幅素子14の出力インピーダンスZoutは、たとえば、動作時のインピーダンスを測定することにより求めることができる。   When the harmonic impedance on the load side is sufficiently high as viewed from the output electrode (not shown) of the semiconductor amplifying element 14, it can be operated with high power added efficiency. In other words, the output matching circuit 20 matches the output impedance of the semiconductor amplifying element 14 in the fundamental wave while maintaining a high impedance with respect to the harmonics. The first embodiment includes an output matching circuit 20 that increases the impedance of the second harmonic among the harmonics. The output impedance Zout of the semiconductor amplifying element 14 can be obtained, for example, by measuring the impedance during operation.

図1の構成において、出力整合回路20の出力端子18に外部負荷Zが接続される。第1の実施形態では、出力整合回路20は、ボンディングワイヤ15と、第1インピーダンス変換回路16と、を有する。第1の伝送線路からなる第1インピーダンス変換回路16は、たとえば、特性インピーダンスがZC1、電気長がL1のマイクロストリップ線路などとすることができる。マイクロストリップ線路の電気長は、増幅器の帯域の上限周波数fにおいて、0度よりも大きく、90度以下とする。 In the configuration of FIG. 1, the external load Z L is connected to the output terminal 18 of the output matching circuit 20. In the first embodiment, the output matching circuit 20 includes a bonding wire 15 and a first impedance conversion circuit 16. The first impedance conversion circuit 16 including the first transmission line can be, for example, a microstrip line having a characteristic impedance Z C1 and an electrical length L1. The electrical length of the microstrip line, the upper limit frequency f H of the band of the amplifier is greater than 0 degrees and 90 degrees or less.

なお、電気長Lは、次式で求められる。ただし、図1において、半導体増幅素子14の出力電極からワイヤでボンディングされる位置を第1基準面P1とするので、実効的な伝送線路の長さMは、第1インピーダンス変換回路16の物理的長さよりも僅かに短い。   The electrical length L is obtained by the following equation. However, in FIG. 1, the position bonded by the wire from the output electrode of the semiconductor amplifying element 14 is the first reference plane P <b> 1, so that the effective transmission line length M is the physical length of the first impedance conversion circuit 16. Slightly shorter than the length.


L=360°×M/λeff
但し M:実効的な伝送線路の長さ
λeff:所定の周波数での実効波長

L = 360 ° × M / λeff
Where M: effective transmission line length λeff: effective wavelength at a given frequency

半導体増幅素子14の出力電極と第1インピーダンス変換回路16とはボンディングワイヤ15により接続される。第1インピーダンス変換回路16の線路パターン上で、ボンディング位置を負荷側のインピーダンスをみる場合の第1基準面P1とする。また、半導体増幅素子14の出力電極上のボンディング位置を負荷側のインピーダンスをみる場合の第2基準面P2とする。   The output electrode of the semiconductor amplifying element 14 and the first impedance conversion circuit 16 are connected by a bonding wire 15. On the line pattern of the first impedance conversion circuit 16, the bonding position is defined as a first reference plane P1 when the load side impedance is viewed. Further, the bonding position on the output electrode of the semiconductor amplifying element 14 is set as a second reference plane P2 when the impedance on the load side is viewed.

図2(a)は第1基準面から負荷側をみたインピーダンス図、図2(b)は第2基準面から負荷側をみたインピーダンス図、である。
なお、本明細書において、スミス図は、特性インピーダンスZCCを3Ωとした正規化インピーダンスを表すものとする。すなわち、インピーダンスZ(=R+jX)に対する正規化インピーダンスzは、次式で表される。
2A is an impedance diagram when the load side is viewed from the first reference plane, and FIG. 2B is an impedance diagram when the load side is viewed from the second reference plane.
In the present specification, Smith diagram denote the normalized impedance to the characteristic impedance Z CC and 3 [Omega]. That is, the normalized impedance z with respect to the impedance Z (= R + jX) is expressed by the following equation.


z=Z/ZCC=(R+jX)/ZCC=r+jx

z = Z / Z CC = (R + jX) / Z CC = r + jx

図2(a)のように、インピーダンス図上で、負荷インピーダンスをz、第1インピーダンス変換回路16の特性インピーダンスをzC1、で示す。 As shown in FIG. 2A, the load impedance is indicated by z L and the characteristic impedance of the first impedance conversion circuit 16 is indicated by z C1 on the impedance diagram.

負荷側をみたインピーダンスは、負荷を離れるに従ってドット線に沿って時計回りのインピーダンス軌跡を描く。第1の実施形態において、第1インピーダンス変換回路16は、周波数帯域の上限周波数fにおける電気長L1である0度よりも大きく、90度以下とする。このため、周波数帯域f(下限)〜f(上限)において、第1基準面P1から負荷側をみた基本波インピーダンスzP1は、図2(a)のように、f(上限)では半導体増幅素子の出力インピーダンスと同じ抵抗値の実軸(x=0)近傍に変換される。また、f(下限)〜f(上限)では容量性となる。また、2倍波インピーダンスzP12は、誘導性となる。 The impedance viewed from the load side draws a clockwise impedance locus along the dot line as the load leaves. In a first embodiment, the first impedance conversion circuit 16 is larger than 0 degree is an electrical length L1 of the upper limit frequency f H of the frequency band, and 90 degrees or less. Therefore, in the frequency band f L (lower limit) to f H (upper limit), the fundamental wave impedance z P1 viewed from the first reference plane P1 on the load side is f H (upper limit) as shown in FIG. It is converted to the vicinity of the real axis (x = 0) having the same resistance value as the output impedance of the semiconductor amplifying element. Further, the in capacitive f L (lower limit) ~f H (upper limit). Further, the second harmonic impedance zP12 is inductive.

さらに、図2(b)において、ボンディングワイヤ15のインダクタンスが加わると、
周波数fにおける負荷側をみた基本波インピーダンスzP2は、第1基準面P1における基本波インピーダンスzP1に、ボンディングワイヤ15のインダクタンスLwによる2πf×Lw/Zccなるリアクタンス分を加えたものとなり、誘導性に転じつつ半導体増幅素子14の出力インピーダンスzoutと整合することができる。
Further, in FIG. 2B, when the inductance of the bonding wire 15 is added,
Fundamental wave impedance z P2 viewed the load side of the frequency f is the fundamental wave impedance z P1 in the first reference plane P1, becomes plus 2 [pi] f × Lw / ZCC comprising reactance due to the inductance Lw of the bonding wire 15, induced The output impedance zout of the semiconductor amplifying element 14 can be matched while turning to.

負荷側をみた基本波インピーダンスzP2は、zP2=zout(*は複素共役を表す)となる。zoutは、半導体増幅素子14により決まるので、特性インピーダンスZC1および電気長L1を適切に選択することにより、基本波インピーダンスzP2を出力インピーダンスzoutに近づけることができる。 The fundamental wave impedance z P2 seen the load side, z P2 = zout * (* denotes a complex conjugate) and a. zout because determined by the semiconductor amplifying element 14, by appropriately selecting the characteristic impedance Z C1 and an electrical length L1, it is possible to approximate the fundamental wave impedance z P2 to the output impedance zout *.

このとき、2倍波インピーダンスzP22は、第1基準面P1において誘導性に保たれた2倍波インピーダンスzP12に、4πf×Lw/ZCCなるリアクタンス分が加わったものとなるので開放インピーダンス(無限大のインピーダンス)に、より近づくことができる。 At this time, the second harmonic impedance z P22 is obtained by adding a reactance component of 4πf × Lw / Z CC to the second harmonic impedance z P12 maintained inductive on the first reference plane P1, so that the open impedance ( (Infinite impedance).

半導体増幅素子14の近傍にスタブ回路を設けても、負荷側をみたインピーダンスを開放インピーダンスに近づけることができる。しかし、この場合、挿入損失が増大する。また、基本波インピーダンスは、半導体増幅素子のチップ端面よりも低下し、広帯域にわたって基本波インピーダンスを整合させることが困難になることがある。これに対して、第1の実施形態では、挿入損失の増大を抑制しつつ、広帯域な整合が可能である。   Even if a stub circuit is provided in the vicinity of the semiconductor amplifying element 14, the impedance viewed from the load side can be brought close to the open impedance. However, in this case, the insertion loss increases. In addition, the fundamental wave impedance is lower than the chip end face of the semiconductor amplifying element, and it may be difficult to match the fundamental wave impedance over a wide band. On the other hand, in the first embodiment, broadband matching is possible while suppressing an increase in insertion loss.

図3は、第1の実施形態にかかる高周波半導体増幅器の電力付加効率を説明するグラフ図である。
周波数帯域は、たとえば、1〜20GHzの中のいずれかの範囲とする。出力整合回路20が、基本波に対して整合が取れ、かつ2倍波に対して開放インピーダンスに近い高インピーダンスとすると、周波数帯域の下限周波数fと、上限周波数fと、の間で電力付加効率が高い使用周波数帯域とできる。
FIG. 3 is a graph for explaining the power added efficiency of the high-frequency semiconductor amplifier according to the first embodiment.
The frequency band is, for example, any range within 1 to 20 GHz. Output matching circuit 20, is consistent with respect to the fundamental wave, and when a high impedance close to the open impedance to the second harmonic, power between a lower limit frequency f L of the frequency band, and the upper limit frequency f H, Use frequency band with high additional efficiency can be obtained.

第1の実施形態では、上限周波数fにおいて、第1インピーダンス変換回路16の電気長L1を90度以下とした。もし、2倍波インピーダンスが開放インピーダンスから遠ざかるのに応じて、半導体増幅素子に反射できずに漏れ出る2倍波成分が増加し電力付加効率が破線のように低下する。 In the first embodiment, the upper limit frequency f H, and the electrical length L1 of the first impedance conversion circuit 16 is 90 degrees or less. If the second harmonic impedance moves away from the open impedance, the second harmonic component that leaks without being reflected by the semiconductor amplifying element increases, and the power added efficiency decreases as indicated by the broken line.

図4は、第2の実施形態にかかる高周波半導体増幅回路の構成を示す模式図である。
第2の実施形態の出力整合回路20は、ボンディングワイヤ15と、第1インピーダンス変換回路16と、第2の伝送線路からなる第2インピーダンス変換回路21と、を有している。第2インピーダンス変換回路21は、特性インピーダンスがZC2(ZC1<ZC2<Z)、電気長L2が0度よりも大きく、90度以下である。
FIG. 4 is a schematic diagram showing the configuration of the high-frequency semiconductor amplifier circuit according to the second embodiment.
The output matching circuit 20 according to the second embodiment includes a bonding wire 15, a first impedance conversion circuit 16, and a second impedance conversion circuit 21 including a second transmission line. The second impedance conversion circuit 21 has a characteristic impedance Z C2 (Z C1 <Z C2 <Z L ) and an electrical length L2 of greater than 0 degrees and 90 degrees or less.

図5(a)は第3基準面から負荷側をみたインピーダンス図、図5(b)は第1基準面からみたインピーダンス図、図5(c)は第2基準面からみたインピーダンス図、である。図5(a)において、第2インピーダンス変換回路21の特性インピーダンスZC2は、第1の実施形態における第1インピーダンス変換回路16の特性インピーダンスよりも高くできる。 5A is an impedance diagram viewed from the third reference plane on the load side, FIG. 5B is an impedance diagram viewed from the first reference plane, and FIG. 5C is an impedance diagram viewed from the second reference plane. . In FIG. 5A, the characteristic impedance Z C2 of the second impedance conversion circuit 21 can be made higher than the characteristic impedance of the first impedance conversion circuit 16 in the first embodiment.

図5(b)において、第1インピーダンス変換回路16の特性インピーダンスZC1(ZC1<ZC2<Z)は、第1の実施形態における第1インピーダンス変換回路16の特性インピーダンスよりも低く設定できる。第1基準面P1から負荷側をみた基本波インピーダンスzP1は、半導体増幅素子14の出力インピーダンスと同じ抵抗値の実軸(x=0)近傍に変換される。また、2倍波インピーダンスzP12は、誘導性が維持される。 In FIG. 5B, the characteristic impedance Z C1 (Z C1 <Z C2 <Z L ) of the first impedance conversion circuit 16 can be set lower than the characteristic impedance of the first impedance conversion circuit 16 in the first embodiment. . The fundamental wave impedance z P1 viewed from the first reference plane P1 on the load side is converted to the vicinity of the real axis (x = 0) having the same resistance value as the output impedance of the semiconductor amplifying element 14. Further, second harmonic impedance z P12 is induced is maintained.

多段のインピーダンス変換回路を用いることで、図5(c)のように、ボンディングワイヤ15のインダクタンスが加わった第2基準面P2から負荷側をみた基本波インピーダンスzP2は、周波数帯域f〜fでのインピーダンス軌跡の変化範囲が狭くなり、半導体増幅素子14の出力インピーダンスzoutとの整合が容易となる。このため、利得の周波数特性をより平坦にできる。多段のインピーダンス変換回路を用いた場合でも、第1基準面P1から負荷側をみた2倍波インピーダンスzP12を誘導性に維持することで、2倍波インピーダンスzP22は、ボンディングワイヤ15のインダクタンスが加わるため、より開放インピーダンスに近づけることができ、電力付加効率をより高くできる。 By using an impedance conversion circuit of a multi-stage, as shown in FIG. 5 (c), the fundamental wave impedance z P2 whose inductance seen the load side from the second reference plane P2 that applied the bonding wire 15, the frequency band f L ~f The change range of the impedance locus at H becomes narrow, and matching with the output impedance zout of the semiconductor amplifying element 14 becomes easy. For this reason, the frequency characteristic of the gain can be made flatter. Even with the impedance conversion circuit of a multi-stage, by maintaining the first reference plane P1 to second harmonic impedance z P12 viewing the load side to the inductive, second harmonic impedance z P22 is the inductance of the bonding wire 15 Since it is added, it can be brought closer to the open impedance, and the power added efficiency can be further increased.

2倍波の抑制効果は、第1インピーダンス変換回路16の電気長L1および第2インピーダンス変換回路21の電気長L2にそれぞれ依存する。(表1)は、その依存性を示す。   The suppression effect of the second harmonic depends on the electrical length L1 of the first impedance conversion circuit 16 and the electrical length L2 of the second impedance conversion circuit 21, respectively. Table 1 shows the dependency.


Figure 0005603893
Figure 0005603893

それぞれのケースに対して、下限周波数fにおける第2の電気長L2、第3基準面P3における基本波の反射係数Γ、第1基準面P1における2倍波の反射係数Γ、第1の電気長L1、第2基準面P2における2倍波の反射係数Γ、を示している。 For each case, the second electrical length L2 in the lower limit frequency f L, the reflection coefficient of the fundamental wave in the third reference plane P3 gamma, the reflection coefficient of the second harmonic of the first reference plane P1 gamma, the first electrical The length L1 and the reflection coefficient Γ of the second harmonic wave on the second reference plane P2 are shown.

理想ケースでは、上限周波数fにおいて、第2の電気長L2は90度、第1の電気長L1は90度、である。このとき、比帯域を20%とすると、下限周波数fにおいて、第2の電気長L2は73度、第1の電気長L1は73度、である。第3基準面P3において、基本波の反射係数Γは0.56以下であり、2倍波の反射係数Γは0.84以上であり、2倍波の反射係数Γは基本波の反射係数Γよりも十分大きくなっている。また第2基準面P2において、2倍波の反射係数Γは、0.9以上と高くできており、半導体増幅素子14からみて開放インピーダンスに近いことを示している。 In an ideal case, the upper limit frequency f H, the second electrical length L2 is 90 degrees, the first electrical length L1 is 90 degrees. At this time, the band ratio is 20% at the lower limit frequency f L, the second electrical length L2 is 73 degrees, the first electrical length L1 is 73 degrees, a. In the third reference plane P3, the reflection coefficient Γ of the fundamental wave is 0.56 or less, the reflection coefficient Γ of the second harmonic wave is 0.84 or more, and the reflection coefficient Γ of the second harmonic wave is the reflection coefficient Γ of the fundamental wave. Is much larger than. Further, in the second reference plane P2, the reflection coefficient Γ of the second harmonic is as high as 0.9 or more, which indicates that it is close to the open impedance as viewed from the semiconductor amplifying element 14.

ケース1は、上限周波数fにおいて、第2の電気長L2を74度、第1の電気長L1を85度、である。このとき、比帯域を20%とすると、下限周波数fにおいて、第2の電気長L2は60度、第1の電気長L1は69度、である。第3基準面P3において、基本波の反射係数Γは0.71以下であり、2倍波の反射係数Γは0.71以上であり、2倍波の反射係数は基本波の反射係数と同じである。また第2基準面P2において、2倍波の反射係数Γは、0.9以上と高くできており、半導体増幅素子14からみて開放インピーダンスに近いことを示している。 Case 1 is at the upper limit frequency f H, degrees a second electrical length L2 74, 85 degrees the first electrical length L1, is. At this time, if the band ratio is 20% at the lower limit frequency f L, the second electrical length L2 is 60 degrees, the first electrical length L1 is 69 degrees, a. In the third reference plane P3, the reflection coefficient Γ of the fundamental wave is 0.71 or less, the reflection coefficient Γ of the second harmonic wave is 0.71 or more, and the reflection coefficient of the second harmonic wave is the same as the reflection coefficient of the fundamental wave. It is. Further, in the second reference plane P2, the reflection coefficient Γ of the second harmonic is as high as 0.9 or more, which indicates that it is close to the open impedance as viewed from the semiconductor amplifying element 14.

ケース2は、上限周波数fにおいて、第2の電気長L2を44度、第1の電気長L1を88度、である。このとき、比帯域を20%とすると、下限周波数fにおいて、第2の電気長L2は36度、第1の電気長L1は72度、である。第3基準面P3において、基本波の反射係数Γは0.81以下であり、2倍波の反射係数Γは約0.37以上であり、2倍波の反射係数は基本波の反射係数よりも小さくなっている。また第2基準面P2において、2倍波の反射係数Γは、約0.58である。 Case 2 is the upper limit frequency f H, degrees a second electrical length L2 44, the first electrical length L1 88 degrees, and. At this time, the band ratio is 20% at the lower limit frequency f L, the second electrical length L2 is 36 degrees, the first electrical length L1 is 72 degrees. In the third reference plane P3, the reflection coefficient Γ of the fundamental wave is 0.81 or less, the reflection coefficient Γ of the second harmonic is about 0.37 or more, and the reflection coefficient of the second harmonic is higher than the reflection coefficient of the fundamental wave. Is also getting smaller. In the second reference plane P2, the reflection coefficient Γ of the second harmonic is about 0.58.

第3基準面P3において、ケース1では基本波の反射係数Γの帯域内の最大値と、2倍波の反射係数の帯域内の最小値とが略等しい。これに対して、ケース2では2倍波の反射係数Γが、基本波の反射係数Γよりも小さくなる。すなわち、第2の電気長L2は、下限周波数fにおいて60度以上であることがより好ましい。一度低下した反射係数を大きくすることは、容易ではないので、2倍波の反射係数Γは、常に大きく保つことが好ましい。 In the third reference plane P3, in Case 1, the maximum value in the band of the reflection coefficient Γ of the fundamental wave is substantially equal to the minimum value in the band of the reflection coefficient of the second harmonic wave. On the other hand, in case 2, the reflection coefficient Γ of the second harmonic is smaller than the reflection coefficient Γ of the fundamental wave. That is, the second electrical length L2 is more preferably 60 degrees or more at the lower limit frequency f L. Since it is not easy to increase the reflection coefficient once lowered, it is preferable to always keep the reflection coefficient Γ of the second harmonic wave large.

図6は、第3の実施形態にかかる高周波半導体増幅器の構成を示す模式図である。
第3の実施形態の出力整合回路20は、ボンディングワイヤ15と、第1インピーダンス変換回路16と、第2インピーダンス変換回路21と、第3の伝送線路からなる第3インピーダンス変換回路22と、を有する。第3インピーダンス変換回路22は、特性インピーダンスがZC3(ZC1<ZC2<ZC3<Z)、電気長L3が0度よりも大きく、90度以下である。
FIG. 6 is a schematic diagram showing the configuration of the high-frequency semiconductor amplifier according to the third embodiment.
The output matching circuit 20 of the third embodiment includes a bonding wire 15, a first impedance conversion circuit 16, a second impedance conversion circuit 21, and a third impedance conversion circuit 22 including a third transmission line. . The third impedance conversion circuit 22 has a characteristic impedance of Z C3 (Z C1 <Z C2 <Z C3 <Z L ) and an electrical length L3 of greater than 0 degrees and 90 degrees or less.

図7(a)は第4基準面から負荷側をみたインピーダンス図、図7(b)は第3基準面からみたインピーダンス図、図7(c)は第1基準面からみたインピーダンス図、図7(d)は第2基準面からみたインピーダンス図、である。   7A is an impedance diagram viewed from the fourth reference plane on the load side, FIG. 7B is an impedance diagram viewed from the third reference plane, FIG. 7C is an impedance diagram viewed from the first reference plane, FIG. (D) is the impedance figure seen from the 2nd reference plane.

図7(b)において、第3基準面P3から負荷側をみた基本波インピーダンスzP3は、インピーダンス図の中央部の近傍に変換される。また、2倍波インピーダンスzP32は、誘導性が維持される。 In FIG. 7 (b), the fundamental wave impedance z P3 viewing the load side from the third reference plane P3 is converted into the vicinity of the central portion of the impedance Figure. In addition, the second harmonic impedance zP32 is maintained inductive.

図7(c)において、第1基準面P1から負荷側をみた基本波インピーダンスzP1は、半導体増幅素子14の出力インピーダンスと同じ抵抗値の実軸(x=0)近傍とすることができる。また、2倍波インピーダンスzP12は、誘導性が維持される。 In FIG. 7 (c), the fundamental wave impedance z P1 viewing the load side from the first reference plane P1 is the real axis (x = 0) of the same resistance value and the output impedance of the semiconductor amplifying element 14 can be the neighborhood. Further, second harmonic impedance z P12 is induced is maintained.

多段のインピーダンス変換回路を用いることで、図7(d)のように、ボンディングワイヤ15のインダクタンスが加わった第2基準面P2から負荷側をみた基本波インピーダンスzP2は、周波数帯域f〜fでのインピーダンス軌跡の変化範囲が狭くなり、増幅素子14の出力インピーダンスzoutとの整合が容易となる。このため、利得の周波数特性をより平坦にできる。多段のインピーダンス変換回路を用いた場合でも、第1基準面P1から負荷側をみた2倍波インピーダンスzP12を誘導性に維持することで、2倍波インピーダンスzP22は、ボンディングワイヤ15のインダクタンスが加わるため、より開放インピーダンスに近づけることができ、電力付加効率をより高くできる。第3の実施形態においても、第2の実施形態と同様に、出力端子18の側の第3インピーダンス変換回路22の電気長L3を下限周波数fにおいて60度以上とすることがより好ましい。 By using a multi-stage impedance conversion circuit, as shown in FIG. 7D, the fundamental wave impedance z P2 viewed from the second reference plane P2 to which the inductance of the bonding wire 15 is added is seen in the frequency band f L to f. The change range of the impedance locus at H becomes narrow, and matching with the output impedance zout of the amplifying element 14 becomes easy. For this reason, the frequency characteristic of the gain can be made flatter. Even with the impedance conversion circuit of a multi-stage, by maintaining the first reference plane P1 to second harmonic impedance z P12 viewing the load side to the inductive, second harmonic impedance z P22 is the inductance of the bonding wire 15 Since it is added, it can be brought closer to the open impedance, and the power added efficiency can be further increased. In the third embodiment, as in the second embodiment, and more preferably to 60 degrees or more in a third impedance lower limit frequency f L of the electrical length L3 of the conversion circuit 22 side of the output terminal 18.

一般に、F級増幅器では、半導体増幅素子近傍の出力側に、整合回路が縦続接続された高次高調波処理回路を有しており、高次高調波成分を半導体増幅素子に閉じ込めることで電力付加効率を高めている。   In general, a class F amplifier has a high-order harmonic processing circuit in which matching circuits are connected in cascade on the output side in the vicinity of the semiconductor amplifying element, and power is added by confining the high-order harmonic components in the semiconductor amplifying element. Increases efficiency.

これに対して、第1〜第3の実施形態では、高次高調波処理回路を用いず、半導体増幅素子14の出力側に、伝送線路からなるインピーダンス変換回路を縦続接続する。この場合、伝送線路の特性インピーダンスと、電気長と、をそれぞれ変化することにより、基本波インピーダンスと、2倍波インピーダンスと、を所望の範囲にそれぞれ変換することができる。このため、2倍波インピーダンスを開放インピーダンスに保ちつつ、基本波インピーダンスを半導体増幅素子14の出力インピーダンスzoutに整合させることができる。この結果、高周波半導体増幅器は、簡素な構造でありながら、要求された電力付加効率を十分に確保することができる。   On the other hand, in the first to third embodiments, an impedance conversion circuit composed of a transmission line is cascaded on the output side of the semiconductor amplifying element 14 without using a high-order harmonic processing circuit. In this case, the fundamental wave impedance and the double wave impedance can be converted into desired ranges by changing the characteristic impedance and the electrical length of the transmission line, respectively. For this reason, it is possible to match the fundamental impedance to the output impedance zout of the semiconductor amplifying element 14 while keeping the second harmonic impedance open. As a result, the high-frequency semiconductor amplifier can sufficiently ensure the required power added efficiency while having a simple structure.

第1〜第3の実施形態により、高い電力付加効率と広い帯域とを実現可能な高周波半導体増幅器が提供される。このような高周波半導体増幅器は、1GHz以上の高周波において、無線通信機器、移動通信基地局、レーダー装置などに広く用いることができる。   According to the first to third embodiments, a high-frequency semiconductor amplifier capable of realizing high power added efficiency and a wide band is provided. Such a high-frequency semiconductor amplifier can be widely used in a radio communication device, a mobile communication base station, a radar device, etc. at a high frequency of 1 GHz or more.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

12 入力整合回路、14 半導体増幅素子、15 ボンディングワイヤ、16 第1インピーダンス変換回路(伝送線路)、18 出力端子、20 出力整合回路、21 第2インピーダンス変換回路(伝送線路)、22 第3インピーダンス変換回路(伝送線路)、Z 外部負荷、ZC1、ZC2、ZC3 (伝送線路の)特性インピーダンス、L1、L2、L3 電気長、f 下限周多数、f 中心周波数、f 上限周波数 12 input matching circuit, 14 semiconductor amplifying element, 15 bonding wire, 16 first impedance conversion circuit (transmission line), 18 output terminal, 20 output matching circuit, 21 second impedance conversion circuit (transmission line), 22 third impedance conversion Circuit (transmission line), Z L external load, Z C1 , Z C2 , Z C3 (transmission line) characteristic impedance, L1, L2, L3 electrical length, f L lower limit circumference, f C center frequency, f H upper limit frequency

Claims (5)

出力端子が外部負荷と接続され、所定の周波数帯域を有する高周波半導体増幅器であって、
入力電極と、出力電極と、を有し、前記周波数帯域において容量性出力インピーダンスを有する半導体増幅素子と、
前記入力電極と接続された入力整合回路と、
ボンディングワイヤと、第1の伝送線路と、を有する出力整合回路であって、前記ボンディングワイヤは第1の端部と前記第1の端部とは反対の側の第2の端部とを有し、前記第1の端部は前記出力電極に接続されかつ前記第2の端部は前記第1の伝送線路の一方の端部に接続され、前記第1の伝送線路は第1の特性インピーダンスと前記周波数帯域の上限周波数において90度以下である第1の電気長とを有する出力整合回路と、
を備え、
前記出力整合回路は、基本波において、前記半導体増幅素子の前記容量性出力インピーダンスと前記外部負荷のインピーダンスとを整合し、
前記半導体増幅素子から前記外部負荷が接続された前記出力整合回路をみた2倍波インピーダンスは、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡を有する高周波半導体増幅器。
A high-frequency semiconductor amplifier having an output terminal connected to an external load and having a predetermined frequency band,
A semiconductor amplifying element having an input electrode and an output electrode and having a capacitive output impedance in the frequency band;
An input matching circuit connected to the input electrode;
An output matching circuit having a bonding wire and a first transmission line, wherein the bonding wire has a first end and a second end opposite to the first end. The first end is connected to the output electrode and the second end is connected to one end of the first transmission line, and the first transmission line is a first characteristic impedance. And an output matching circuit having a first electrical length of 90 degrees or less at the upper limit frequency of the frequency band;
With
The output matching circuit matches the capacitive output impedance of the semiconductor amplifying element and the impedance of the external load in a fundamental wave ,
The high frequency semiconductor amplifier having a frequency locus in which the second harmonic impedance viewed from the semiconductor amplifying element to the output matching circuit to which the external load is connected approaches the open impedance while maintaining inductivity .
前記出力側整合回路は、前記第1の特性インピーダンスよりも高い第2の特性インピーダンスと前記上限周波数において90度以下である第2の電気長とを有する第2の伝送線路をさらに有し、
前記第2の伝送線路は、前記第1の伝送線路と、前記出力端子と、の間に設けられた請求項1記載の高周波半導体増幅器。
The output side matching circuit further includes a second transmission line having a second characteristic impedance higher than the first characteristic impedance and a second electrical length that is 90 degrees or less at the upper limit frequency,
The high-frequency semiconductor amplifier according to claim 1, wherein the second transmission line is provided between the first transmission line and the output terminal.
前記第2の電気長は、前記周波数帯域の下限周波数において、60度以上である請求項2記載の高周波半導体増幅器。   The high-frequency semiconductor amplifier according to claim 2, wherein the second electrical length is 60 degrees or more at a lower limit frequency of the frequency band. 前記出力整合回路は、前記第2の特性インピーダンスよりも高い第3の特性インピーダンスと前記上限周波数において90度以下である第3の電気長とを有する第3の伝送線路をさらに有し、
前記第3の伝送線路は、前記第2の伝送線路と、前記出力端子と、の間に設けられた請求項2記載の高周波半導体増幅器。
The output matching circuit further includes a third transmission line having a third characteristic impedance higher than the second characteristic impedance and a third electrical length that is 90 degrees or less at the upper limit frequency;
The high-frequency semiconductor amplifier according to claim 2, wherein the third transmission line is provided between the second transmission line and the output terminal.
前記第3の電気長は、前記周波数帯域の下限周波数において、60度以上である請求項4記載の高周波半導体増幅器。   The high-frequency semiconductor amplifier according to claim 4, wherein the third electrical length is 60 degrees or more at a lower limit frequency of the frequency band.
JP2012052195A 2012-03-08 2012-03-08 High frequency semiconductor amplifier Active JP5603893B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012052195A JP5603893B2 (en) 2012-03-08 2012-03-08 High frequency semiconductor amplifier
US13/728,167 US9035702B2 (en) 2012-03-08 2012-12-27 Microwave semiconductor amplifier
EP12199817.3A EP2637302B1 (en) 2012-03-08 2012-12-31 Microwave semiconductor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012052195A JP5603893B2 (en) 2012-03-08 2012-03-08 High frequency semiconductor amplifier

Publications (2)

Publication Number Publication Date
JP2013187773A JP2013187773A (en) 2013-09-19
JP5603893B2 true JP5603893B2 (en) 2014-10-08

Family

ID=49388836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012052195A Active JP5603893B2 (en) 2012-03-08 2012-03-08 High frequency semiconductor amplifier

Country Status (1)

Country Link
JP (1) JP5603893B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716911A (en) * 2013-12-13 2015-06-17 中兴通讯股份有限公司 Radio frequency power amplifier, base station and impedance adjusting method
JP2015149626A (en) * 2014-02-06 2015-08-20 株式会社東芝 High frequency semiconductor amplifier
JP6383224B2 (en) * 2014-09-08 2018-08-29 株式会社東芝 Semiconductor amplifier
JP6049673B2 (en) 2014-10-31 2016-12-21 株式会社東芝 Semiconductor amplifier
JP6189881B2 (en) * 2015-01-27 2017-08-30 株式会社東芝 High frequency semiconductor amplifier
JP6189880B2 (en) 2015-01-27 2017-08-30 株式会社東芝 High frequency semiconductor amplifier
JP6190399B2 (en) * 2015-01-28 2017-08-30 株式会社東芝 High frequency semiconductor amplifier
JP6109868B2 (en) 2015-03-06 2017-04-05 株式会社東芝 High frequency amplifier
JP6523108B2 (en) * 2015-09-08 2019-05-29 株式会社東芝 High frequency semiconductor amplifier
WO2018211643A1 (en) * 2017-05-17 2018-11-22 三菱電機株式会社 Amplifier
JP2021073751A (en) * 2018-03-12 2021-05-13 株式会社東芝 High frequency amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429403A (en) * 1990-05-23 1992-01-31 Matsushita Electric Ind Co Ltd High frequency transistor matching circuit
JPH0661760A (en) * 1992-08-12 1994-03-04 Mitsubishi Electric Corp Microwave amplifier
JPH08293746A (en) * 1995-04-20 1996-11-05 Hitachi Ltd High frequency power amplifier
JPH10190379A (en) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd Multiple frequency band high efficiency linear power amplifier
JP2009135608A (en) * 2007-11-28 2009-06-18 Panasonic Corp Semiconductor device
JP5424790B2 (en) * 2009-09-18 2014-02-26 三菱電機株式会社 High power amplifier

Also Published As

Publication number Publication date
JP2013187773A (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5603893B2 (en) High frequency semiconductor amplifier
JP5619055B2 (en) High frequency semiconductor amplifier
EP2637302B1 (en) Microwave semiconductor amplifier
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
JP5468095B2 (en) High frequency semiconductor amplifier
US10453810B2 (en) Integrated passive device for RF power amplifier package
JPWO2018179086A1 (en) Semiconductor device
JPWO2014073134A1 (en) Semiconductor device
JP2015149626A (en) High frequency semiconductor amplifier
JP2015149627A (en) High frequency semiconductor amplifier
US9590562B2 (en) Semiconductor amplifier bias circuit and semiconductor amplifier device
JP6383224B2 (en) Semiconductor amplifier
JP6648979B2 (en) Semiconductor amplifier
JP6523108B2 (en) High frequency semiconductor amplifier
JP6678827B2 (en) High frequency amplifier
JP4142000B2 (en) Integrated power amplification structure
JP6909837B2 (en) High frequency low noise amplifier
US20160218676A1 (en) High-frequency semiconductor amplifier
KR101601829B1 (en) Semiconductor package for high power transistor
JP2013219484A (en) High-frequency semiconductor amplifier
JP2017079426A (en) Wide-band power amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140822

R151 Written notification of patent or utility model registration

Ref document number: 5603893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151