[go: up one dir, main page]

JP5623622B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5623622B2
JP5623622B2 JP2013503230A JP2013503230A JP5623622B2 JP 5623622 B2 JP5623622 B2 JP 5623622B2 JP 2013503230 A JP2013503230 A JP 2013503230A JP 2013503230 A JP2013503230 A JP 2013503230A JP 5623622 B2 JP5623622 B2 JP 5623622B2
Authority
JP
Japan
Prior art keywords
die pad
pad
lead
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013503230A
Other languages
English (en)
Other versions
JPWO2012120568A1 (ja
Inventor
西嶋　将明
将明 西嶋
田中　毅
毅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013503230A priority Critical patent/JP5623622B2/ja
Publication of JPWO2012120568A1 publication Critical patent/JPWO2012120568A1/ja
Application granted granted Critical
Publication of JP5623622B2 publication Critical patent/JP5623622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Description

本発明は、マイクロ波帯で用いられる樹脂封止パッケージ用リードフレームを用いた半導体装置に関し、特に、電力増幅器に適用可能な半導体装置に関する。
マイクロ波帯高出力電力増幅器は、高性能化と低コスト化とを両立できるデバイスが求められている。高出力電力増幅器に用いられるトランジスタは、電界効果型トランジスタの場合に、一般にゲート幅を大きくするため、高周波的な入出力インピーダンスが低くなる傾向にある。実抵抗値として、２Ωから３Ω又はそれ以下となる。
通信機器等のセット内の高周波回路部においては、標準インピーダンスが５０Ωであるため、高出力電力増幅器の入出力端子も５０Ωに整合させる必要がある。トランジスタの入出力端子における低いインピーダンスを５０Ωにインピーダンス変換する場合は、構成するインピーダンス変換回路によって、低いインピーダンスに起因する高周波損失が生じないように留意する必要がある。
図３２（ａ）は、トランジスタの入力インピーダンス点から５０Ω整合するためのインピーダンス変換経路と構成素子とをスミスチャートに表している。トランジスタの入力インピーダンス点を始点として、直列インダクタ素子及び並列キャパシタ素子の順に接続し、各素子のインピーダンス値を適切に選択することにより、５０Ωに変換することができる。しかしながら、図３２（ｂ）に示すように、インダクタンス値が大きすぎる場合、又はキャパシタンス値が小さすぎる若しくは大きすぎる場合は、所定の５０Ωの点から離れてしまい、インピーダンスの不整合状態となる。
図３３（ａ）に示すように、一般に、パッケージ１０の内部において、トランジスタ１を含む半導体チップとリード２との接続にはボンディング用ワイヤ３が用いられる。リード２及びボンディング用ワイヤ３は、直列インダクタンス成分と並列キャパシタンス成分から構成される等価回路で表される。この場合、パッケージ１０の外部のボード上に入出力を併せて５０Ω整合となるように整合回路１１をそれぞれ設ける。
上述したように、トランジスタ１の入出力のインピーダンスが低い場合、ワイヤ３が長くなると、ワイヤ３自体の高周波損失が無視できなくなり、損失による利得低下の要因となる。通常、図３３（ｂ）に示すように、５０Ω整合する際には、インピーダンスの実抵抗成分を高くするために、トランジスタ１の入出力端子の近傍にプリマッチング機能を有するプリマッチング回路５を接続する。プリマッチング回路５により、インピーダンスを高く変換することにより生じる電力損失を極力抑制している。プリマッチング回路５は、トランジスタ１が形成される半導体チップ上に一体化して形成するＭＭＩＣ（monolithic microwave integrated circuit）、又は別の半導体チップに形成してワイヤ接続するハイブリッド構成が用いられる。
なお、製造コストの観点からは、ＭＭＩＣ及びハイブリッド構成を用いることなく、高性能化を実現できることが望ましい。
一般に、高出力電力増幅器用パッケージには、セラミックからなるパッケージが用いられるが、高周波特性及び放熱特性は優れるものの高価である。従って、低コスト化を図るには、高出力電力増幅器の出力電力レベル、効率等の仕様により制限は受けるものの、熱抵抗を含めて放熱特性として許容できる範囲で、樹脂封止パッケージを用いることが好ましい。
以下、第１の従来例及び第２の従来例に係る半導体装置について図３４（ａ）及び図３４（ｂ）を参照しながら説明する（例えば、引用文献１、２を参照。）。
図３４（ａ）に示すように、第１の従来例に係る半導体装置は、ダイパッド１０４及び複数の端子リード１１０〜１１８を有するリードフレーム１０２と、ダイパッド１０４の上に固着されたデバイス１０１とを有している。各端子リード１１０〜１１８の端部に設けられたボンドパッド１１０ａ〜１１８ａは、ダイパッド１０４の下端部と隣接して、デバイスパッケージの底部を横切るように配列されている。デバイス１０１のソース電極２３、ドレイン電極２２及びゲート電極２０は、各電極のランナーからボンドパッド１１０ａ、１１２ａ等に延びる複数のワイヤボンド１２０、１２１等を通して端子リードと電気的な接続がなされている。
また、図３４（ｂ）に示すように、第２の従来例に係る半導体装置は、ダイパッド２０４及び複数の端子リード２１０〜２１４を有するリードフレーム２０２と、ダイパッド２０４の上に固着されたデバイス２０１とを有している。デバイス２０１が有する細長い電力電極２５、２６とワイヤボンド２２０、２２２等によってそれぞれ接続されたボンドパッド２１０ａ、２１４ａは、ダイパッド２０４の対向する周辺縁（側面）と隣接して延びるように配置されている。すなわち、ボンドパッド２１０ａ、２１４ａは、デバイス２０１の電力電極２５、２６の長手方向に平行に且つ隣接して延びるように配置されている。
この構成により、第１の電力電極２５とボンドパッド２１０ａとを接続する複数のワイヤボンド２２０と、第２の電力電極２６とボンドパッド２１４ａとを接続する複数のワイヤボンド２２２とは、各電力電極２５、２６及びボンドパッド２１０ａ、２１４ａに沿って、ほぼ平行に且つほぼ同じ長さ配置されている。
次に、第３の従来例に係る半導体装置について図３５を参照しながら説明する（例えば、引用文献９を参照。）。
図３５（ａ）〜図３５（ｃ）に示すように、リードフレームは、厚板部からなるダイパッド部１１及び放熱板１２と、それぞれ薄板部からなるフレーム枠部、吊りリード部１４、外部接続リード部１５及びタイバー部とを有している。吊りリード部１４は、ダイパッド部１１の上部と接続され、ダイパッド部１１側の端部にくちばし状の曲げ加工が施されることにより、吊りリード部１４の上面の一部がダイパッド部１１の上側に位置する領域として熱伝導領域１４ｂが設けられている。
熱伝導領域１４ｂを含む曲げ加工部は、吊りリード部１４のフレーム枠部側がダイパッド部１１の上面よりも上側に位置するように、且つダイパッド部１１の上面に対して平行な方向に延びるように曲げられている。これにより、ダイパッド部１１とフレーム枠部との距離が短縮され、フレーム枠部及びタイバー部により吊りリード部１４と接続された外部接続リード部１５は、ダイパッド部１１側の端部がダイパッド部１１の上側に張り出すオーバハング構造を採る。その結果、外部接続リード部１５のダイパッド部１１側の端部は、半導体チップ２１と接続されるインナリード部１５ａとなり、フレーム枠部側の端部は、実装基板と接続されるアウタリード部１５ｂとなる。
このように、外部接続リード部１５のダイパッド部１１側の端部がダイパッド部１１の上側に張り出すことにより、半導体チップ２１との距離を短くできる。
ダイパッド部１１の上面には、半導体チップ２１が固着されており、図３５（ｃ）に示すように、半導体チップ２１の複数の素子電極（図示せず）は、金属細線２２を介してインナリード部１５ａと接続されている。
また、図３５（ｂ）に示すように、吊りリード部１４は、金属細線２２を介して半導体チップ２１と接続されており、半導体チップ２１に接地電位が供給される。
さらに、ダイパッド部１１及び半導体チップ２１は、樹脂封止部２３により一体に封止されている。
特表２００８−５４１４３５号公報（第２図、第３図） 米国特許第７３７５４２４号明細書（第２図、第３図） 特開昭６３−２０２０４９号公報（第５図） 特開平１−２０５４５３号公報（第４図） 特開平４−３２００５４号公報（第１図、第３図） 特開平１１−２６０９９２号公報（第４図） 特開平１１−３３０３１３号公報（第１５図） 特開２００２−２０３９５７号公報（第３図） 特開２００４−１１９６１０号公報（第１０図） 特開平６−１６３７８６号公報（第１図）
しかしながら、前記各従来例には、以下のような問題がある。
まず、図３４（ａ）に示すリードフレーム及びそれを用いた高周波用途の第１の従来例に係る半導体装置は、高出力電力増幅器用高周波トランジスタのインピーダンスが一般に低いことから、図３４（ａ）に示すパッケージに高周波トランジスタを実装した場合は、デバイスの各電極から各リードの端部に設けられたボンドパッドへのワイヤが長くなる。このため、端子リード自体の寄生インダクタンス成分が大きくなる。その結果、アウタリードの端部でのインピーダンスは、低インピーダンスのままで高インピーダンス側に変換されないため、５０Ω整合することが困難となる。従って、デバイスの端部（外部端子）からアウタリードの端部までの高周波損失が大きくなってしまうので、高出力電力増幅器としての高周波性能が劣化、すなわち利得が低下してしまう。
また、図３４（ｂ）に示すリードフレーム及びそれを用いた高周波用途の第２の従来例に係る半導体装置は、ダイパッドの対向する周辺縁にまでボンドパッドが延長され、ワイヤボンドが電極及びボンドパッドに沿って、ほぼ平行に配置される。その上、リードの長手方向にほぼ等間隔でワイヤが接続されるため、デバイスが高周波信号を伝送するという観点からは、デバイスの入力端子である各電極に給電される高周波信号の位相が、各電極で異なった状態で高周波信号が増幅されることになる。さらに、デバイスの出力端子である各電極から出力された高周波信号がボンドパッドから出力される際に、位相が異なった高周波信号が重畳されることになる。これにより、高出力電力増幅器として、出力電力及び利得が低下し、高周波性能が劣化してしまう。
また、ダイパッドの周辺縁にまで延びるボンドパッドにワイヤを接続することから、インナリード部に最短距離でワイヤが接続されたとしても、インナリード部へのワイヤ接続点からアウタリードの端部までの距離が長くなってしまう。その結果、寄生インダクタンス成分が大きくなるため、アウタリードの端部でのインピーダンスは、低インピーダンスのままであり、５０Ω整合が困難である。
図３４（ｂ）のように、ダイパッドの近傍にボンドパッドを配置する構成を記載する特許文献３の第５図、特許文献４の第４図、特許文献５の第１図及び第３図、特許文献６の第４図、特許文献７の第１５図並びに特許文献８の第３図においても、ボンドパッドとデバイス（半導体チップ）とを接続するワイヤの長さが短縮されても、インナリード部の長さが長くなることから、５０Ω整合は困難である。
次に、図３５（ａ）〜図３５（ｃ）に示すリードフレーム及びそれを用いた高周波用途の第３の従来例に係る半導体装置は、インナリード部とダイパッド部の上面との間に、半導体チップが挟み込まれる形態である。このように、半導体チップがインナリード部とダイパッド部との間に挟み込むという実装方法は、通常のダイボンディング法では困難である。さらに、インナリード部に高周波信号を伝送する場合に、該高周波信号の基準電位は、接地電位となるダイパッド部の上面となるため、半導体チップが上記のように挟み込まれると、誘電体部が挿入されることによる高周波信号波形に乱れが生じてしまう。従って、樹脂封止後のパッケージ品として、半導体チップに対する高周波信号のインピーダンス整合に影響を与えるため、低インピーダンスから高インピーダンス側へのインピーダンス変換による５０Ω整合が困難となる。その上、誘電体部による高周波的な損失が生じ、半導体チップからアウタリード部までの高周波損失が大きくなってしまい、高出力電力増幅器として、高周波性能が劣化、すなわち利得が低下してしまう。
なお、特許文献１０の第１０図には、半導体チップの搭載位置が示されていない。
本発明は、前記の問題を解決し、高出力化及び高利得動作が可能な電力増幅器を有する半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体チップを保持するダイパッドに切り欠き部を設け、設けた切り欠き部にインナーリードの端部であるボンディングパッドを配置する構成とする。また、他の構成として、インナーリードの端部であるボンディングパッドを、半導体チップの上方ではなく、ダイパッドの上方に重なるように配置する構成とする。
具体的に、本発明に係る第１の半導体装置は、金属からなり、周縁部に少なくとも１つの切り欠き部と、該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドと間隔をおいて切り欠き部に配置された第１のインナリードと、ダイパッドの上に、中心位置がダイパッドの中心位置よりも突き出し部側に位置するように保持された半導体チップと、半導体チップとボンディングパッドとを電気的に接続するワイヤとを備えている。
第１の半導体装置によると、周縁部に少なくとも１つの切り欠き部と該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドと間隔をおいて切り欠き部に配置された第１のインナリードとを備えているため、半導体チップの各電極から第１のインナーリードのボンディングパッドへのワイヤ長が短くなる。このため、第１のインナリード自体の寄生インダクタンス成分を小さくすることができる。その結果、アウタリードの端部でのインピーダンスを５０Ω整合することができるので、高出力及び高利得動作が可能な電力増幅器を得ることができる。
第１の半導体装置において、ボンディングパッドは、ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有していてもよい。
このようにすると、延長部を先端開放型のスタブ（オープンスタブ）として機能させることができる。
この場合に、延長部は、ダイパッドの側面の一部と電気的に接続されていてもよい。
また、この場合に、ダイパッドは、接地電位が印加され、延長部とダイパッドの側面とによって容量素子部が形成されていてもよい。
また、この場合に、延長部は、ダイパッドとワイヤによって電気的に接続されていてもよい。
このようにすると、延長部を先端短絡型のスタブ（ショートスタブ）として機能させることができる。
また、この場合に、半導体装置は、半導体チップ、ダイパッド及び第１のインナリードを封止する封止樹脂材をさらに備え、ダイパッドにおける半導体チップの保持面と反対側の面の少なくとも一部は、封止樹脂材から露出しており、延長部は、封止樹脂材から露出するように形成された突起部を有していてもよい。
第１の半導体装置は、第１のリードと並行して配置され、ダイパッドの側面と間隔をおいて延びる第２のリードをさらに備え、第２のリードは、ボンディングパッドとワイヤによって電気的に接続されていてもよい。
このようにすると、第２のリードを先端開放型のスタブ（オープンスタブ）として機能させることができる。
また、第１の半導体装置は、第１のリードと並行して配置され、ダイパッドの側面と間隔をおいて延びる第２のリードと、半導体チップ、ダイパッド、第１のインナリード及び第２のリードを封止する封止樹脂材とをさらに備え、第２のリードは、ボンディングパッドとワイヤによって電気的に接続されており、ダイパッドにおける半導体チップの保持面と反対側の面の少なくとも一部は、封止樹脂材から露出しており、第２のリードは、封止樹脂材から露出するように形成された突起部を有していてもよい。
このようにすると、第２のリードを先端短絡型のスタブ（ショートスタブ）として機能させることができる。
第１の半導体装置において、ダイパッドの上面とボンディングパッドの上面とは、ダイパッドの下面からの高さが同一であり、ダイパッドの厚さは、インナリードの厚さよりも厚くてもよい。
また、第１の半導体装置において、ボンディングパッドの上面は、ダイパッドの上面よりも高く、ダイパッドの厚さは、インナリードの厚さと同等であってもよい。
また、第１の半導体装置において、切り欠き部の平面形状は、四角形の二辺、三角形の一辺、凹状の円弧、又は凸状の円弧であってもよい。
本発明に係る第２の半導体装置は、金属からなるダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドの上方に間隔をおいてダイパッドの一部と重なるように配置された第１のインナリードと、ダイパッドの上に、中心位置がダイパッドの中心位置よりもボンディングパッド側に位置するように保持された半導体チップと、半導体チップとボンディングパッドとを電気的に接続するワイヤとを備えている。
第２の半導体装置によると、金属からなるダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドの上方に間隔をおいてダイパッドの一部と重なるように配置された第１のインナリードとを備えているため、半導体チップの各電極から第１のインナーリードのボンディングパッドへのワイヤ長が短くなる。このため、第１のインナリード自体の寄生インダクタンス成分を小さくすることができる。その結果、アウタリードの端部でのインピーダンスを５０Ω整合することができるので、高出力及び高利得動作が可能な電力増幅器を得ることができる。
第２の半導体装置において、ボンディングパッドは、ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有していてもよい。
このようにすると、延長部を先端開放型のスタブ（オープンスタブ）として機能させることができる。
この場合に、延長部は、ダイパッドとワイヤによって電気的に接続されていてもよい。
このようにすると、延長部を先端短絡型のスタブ（ショートスタブ）として機能させることができる。
第２の半導体装置は、第１のリードと並行して配置され、ダイパッドの側面と間隔をおいて延びる第２のリードをさらに備え、第２のリードは、ボンディングパッドとワイヤによって電気的に接続されていてもよい。
このようにすると、第２のリードを先端開放型のスタブ（オープンスタブ）として機能させることができる。
この場合に、第２のリードは、ダイパッドとワイヤによって電気的に接続されていてもよい。
このようにすると、第２のリードを先端短絡型のスタブ（ショートスタブ）として機能させることができる。
本発明に係る半導体装置によると、高出力化及び高利得動作が可能な、マイクロ波帯及びミリ波帯の電力増幅器を有する半導体装置を実現することができる。
図１（ａ）は本発明の第１の実施形態に係る樹脂封止前の半導体装置を示す斜視図である。図１（ｂ）は図１（ａ）の側面図及び平面図である。 図２（ａ）及び図２（ｂ）は本発明の第１の実施形態に係る半導体チップにおけるトランジスタを構成する真性領域及び各ワイヤボンディング用パッドの配置図である。図２（ｃ）は真性領域におけるゲート等のユニット構造を示す模式図である。 図３（ａ）〜図３（ｄ）は本発明の第１の実施形態に係る半導体装置を構成するリードフレームの製造方法の一例を示す工程順の側面図及び平面図である。 図４は本発明の第１の実施形態の第１変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図５は本発明の第１の実施形態の第２変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図６は本発明の第１の実施形態の第３変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図７は本発明の第１の実施形態の第４変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図８（ａ）は本発明の第１の実施形態の第５変形例に係る樹脂封止前の半導体装置を示す斜視図である。図８（ｂ）は図８（ａ）の側面図及び平面図である。 図９（ａ）は本発明の第１の実施形態の第６変形例に係る樹脂封止前の半導体装置を示す斜視図である。図９（ｂ）は図９（ａ）の側面図及び平面図である。 図１０（ａ）は本発明の第１の実施形態の第７変形例に係る樹脂封止前の半導体装置を示す斜視図である。図１０（ｂ）は図１０（ａ）の側面図及び平面図である。 図１１は本発明の第１の実施形態の第８変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図１２（ａ）は本発明の第２の実施形態に係る樹脂封止前の半導体装置を示す斜視図である。図１２（ｂ）は図１２（ａ）の側面図及び平面図である。 図１３（ａ）はスミスチャート上でのインピーダンスの軌跡を説明する図である。図１３（ｂ）及び図１３（ｃ）はアドミタンスチャート上でのインピーダンスの軌跡を説明する図である。 図１４は本発明の第２の実施形態の第１変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図１５は本発明の第２の実施形態の第２変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図１６（ａ）は本発明の第２の実施形態の第３変形例に係る樹脂封止前の半導体装置を示す斜視図である。図１６（ｂ）は図１６（ａ）の側面図及び平面図である。 図１７（ａ）は本発明の第３の実施形態に係る樹脂封止前の半導体装置を示す斜視図である。図１７（ｂ）は図１７（ａ）の側面図及び平面図である。 図１８（ａ）及び図１８（ｂ）は本発明の第３の実施形態に係る半導体チップにおけるトランジスタを構成する真性領域及び各ワイヤボンディング用パッドの配置図である。 図１９（ａ）は本発明の第３の実施形態の第１変形例に係る樹脂封止前の半導体装置を示す斜視図である。図１９（ｂ）は図１９（ａ）の側面図及び平面図である。 図２０は本発明の第３の実施形態の第２変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図２１は本発明の第３の実施形態の第３変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図２２（ａ）は本発明の第３の実施形態の第４変形例に係る樹脂封止前の半導体装置を示す斜視図である。図２２（ｂ）は図２２（ａ）の側面図及び平面図である。 図２３は本発明の第３の実施形態の第５変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図２４は本発明の第３の実施形態の第６変形例に係る樹脂封止前の半導体装置を示す側面図及び平面図である。 図２５（ａ）は本発明の第３の実施形態の第７変形例に係る樹脂封止前の半導体装置を示す斜視図である。図２５（ｂ）は図２５（ａ）の側面図及び平面図である。 図２６（ａ）は本発明の第４の実施形態に係る樹脂封止前の半導体装置を示す斜視図である。図２６（ｂ）は図２６（ａ）の側面図及び平面図である。 図２７（ａ）〜図２７（ｄ）は本発明の第４の実施形態に係る半導体装置を構成するリードフレームの製造方法の一例を示す工程順の側面図及び平面図である。 図２８（ａ）は本発明の第４の実施形態の第１変形例に係る樹脂封止前の半導体装置を示す斜視図である。図２８（ｂ）は図２８（ａ）の側面図及び平面図である。 図２９（ａ）は本発明の第４の実施形態の第２変形例に係る樹脂封止前の半導体装置を示す斜視図である。図２９（ｂ）は図２９（ａ）の側面図及び平面図である。 図３０（ａ）は本発明の第４の実施形態の第３変形例に係る樹脂封止前の半導体装置を示す斜視図である。図３０（ｂ）は図３０（ａ）の側面図及び平面図である。 図３１（ａ）は本発明の第４の実施形態の第４変形例に係る樹脂封止前の半導体装置を示す斜視図である。図３１（ｂ）は図３１（ａ）の側面図及び平面図である。 図３２（ａ）及び図３２（ｂ）はトランジスタのインピーダンスの５０Ω整合について説明する図である。 図３３（ａ）は樹脂封止パッケージにおけるリード及びワイヤを等価回路表示した模式的な回路図である。図３３（ｂ）は樹脂封止パッケージにおけるプリマッチング回路を示す模式的な回路図である。 図３４（ａ）及び図３４（ｂ）は第１の従来例及び第２の従来例に係る半導体装置を示す平面図である。 図３５（ａ）〜図３５（ｃ）は第３の従来例に係る半導体装置を示し、図３５（ａ）は平面図であり、図３５（ｂ）及び図３５（ｃ）はそれぞれ図３５（ａ ）のＸｂ−Ｘｂ線及びＸｃ−Ｘｃにおける断面図である。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図１（ａ）及び図１（ｂ）を参照しながら説明する。
図１（ａ）に示すように、第１の実施形態に係る半導体装置は、例えば高周波デバイスを有する半導体チップ３１０をリードフレームに保持する樹脂封止型パッケージの形態を採る。なお、図１においては、さらに、後述する実施形態においては、いずれも封止樹脂材を省略している。
第１の実施形態に係るリードフレームは、厚さが１ｍｍ〜２ｍｍ程度の厚板部と、厚さが０．４ｍｍ〜０．５ｍｍ程度の薄板部とを有し、銅（Ｃｕ）を主成分とした異形材フレームとして構成されている。
半導体チップ３１０をダイボンディング材により上面に保持するダイパッド３０１は厚板部に形成され、第１のインナリード３０２、第２のインナリード３０３及び吊りリード３０４は薄板部に形成される。第１のインナリード３０２及び第２のインナリード３０３におけるダイパッド３０１側の各端部には、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａが設けられている。
第１の実施形態の特徴として、ダイパッド３０１には、各ボンディングパッド３０２ａ、３０３ａが、例えば０．４ｍｍ〜０．５ｍｍ程度の間隔を保持してそれぞれ配置される切り欠き部３０１ａ、３０１ｂが形成されている。この２つの切り欠き部３０１ａ、３０１ｂによって、ダイパッド３０１における吊りリード３０４と半導体チップ３１０との間の部分は、突き出し部３０１ｃが形成される。
各切り欠き部３０１ａ、３０１ｂは、ダイパッド３０１を主面の表裏方向に打ち抜くように形成されており、その平面形状は長方形状である。なお、各切り欠き部３０１ａ、３０１ｂの平面形状は、同一の形状に限られず、互いに異なっていてもよい。
第１のインナリード３０２、第２のインナリード３０３及び吊りリード３０４は、それぞれ金型によるプレス加工により形成された曲げ加工部３０５を有している。なお、曲げ加工部３０５は、該半導体装置を組み込むシステム又はセット内の高周波回路部におけるボード上への実装形態に応じて形成されるため、必ずしも設ける必要はない。
第１のインナリード３０２の第１のボンディングパッド３０２ａ及び第２のインナリード３０３の第２のボンディングパッド３０３ａは、各上面がダイパッド３０１の上面とほぼ同一の高さとなるように配置されている。また、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａは、第１のインナリード３０２及び第２のインナリード３０３のそれぞれの幅よりも大きくなるように形成されている。このように、各ボンディングパッド３０２ａ、３０３ａを幅広とする構成により、図１（ｂ）に示す樹脂封止領域３１３を封止樹脂材によって封止した後に、各インナリード３０２ａ、３０３ａが封止樹脂材の外部に脱落することを防止できる。
後述する半導体チップ３１０の上面に形成されたワイヤボンディング用パッドは、第１のインナリード３０２及び第２のインナリード３０３の各ボンディングパッド３０２ａ、３０３ａと第１のワイヤ（金属細線）３１１及び第２のワイヤ（金属細線）３１２によってそれぞれ電気的に接続される。ここで、ワイヤ３１１、３１２同士の長さはほぼ同等である。
半導体チップ３１０のダイパッド３０１上におけるダイボンド位置は、ワイヤ３１１、３１２の長さを短くしたい場合、又は複数本のワイヤの長さを同等にしたい場合に対応して任意の位置でよい。但し、いずれの場合も、ダイボンド位置は、半導体チップ３１０の中心位置がダイパッド３０１の中心位置よりも突き出し部３０１ｃ側に位置するようにする。さらには、半導体チップ３１０の少なくとも一部が、突き出し部３０１ｃの上に位置するようにする。なお、ダイパッド３０１の中心位置とは、２つの切り欠き部３０１ａ、３０１ｂ及び突き出し部３０１ｃを含めたダイパッド３０１全体における中心位置という意味である。
半導体チップ３１０をダイパッド３０１上に固着するダイボンディング材には、小信号デバイスの場合は、銀ペースト材等を用い、パワーデバイスの場合は、半田材として金（Ａｕ）／錫（Ｓｎ）の共晶半田等を用いることができる。各ワイヤ３１１、３１２には、金（Ａｕ）又はアルミニウム（Ａｌ）が用いられる。図１（ａ）には、各ワイヤ３１１、３１２を１本ずつとしているが、インダクタンス低減及び許容電流容量を高くする等の目的により、複数本とすることがある。
半導体チップ３１０は、例えば、シリコン（Ｓｉ）からなる基板上に成長させた窒化ガリウム（ＧａＮ）系化合物半導体に形成されたヘテロ接合電界効果型トランジスタ（Hetero-junction Field Effect Transistor:ＨＦＥＴ）を用いることができる。シリコン基板には、高い比抵抗を有する基板、例えば比抵抗が１ｋΩ・ｃｍ以上の基板を用いる。また、半導体チップ３１０の厚さは１００μｍ程度である。
なお、半導体チップ３１０は、窒化ガリウム（ＧａＮ）系半導体に限られず、ヒ化ガリウム（ＧａＡｓ）系のＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、ＰＨＥＭＴ（Pseudmorphic High Electron Mobility Transistor）若しくはＨＢＴ（Hetero-junction Bipolar Transistor）でもよく、シリコン（Ｓｉ）系ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）若しくはバイポーラトランジスタでもよく、また、ＩｎＰ系トランジスタ等が適用可能である。
図２（ａ）及び図２（ｂ）に半導体チップ３１０におけるトランジスタ真性領域と配線（パッド）のレイアウトを示す。なお、本実施形態においては、図２に示すレイアウトは、図１に示す第１のボンディングパッド３０２ａをゲート側として配置し、第２のボンディングパッド３０３ａをドレイン側として配置して、ソース接地をする場合のレイアウトである。
また、図２（ｃ）に示すように、高出力化を図るために、ＦＥＴにおける線状のゲート（フィンガ）の数を増やして、くし状に配置したり、複数のフィンガを一ユニットとしてマルチセル化したりすることにより、総ゲート幅を大きくすることが一般に行われている。
図２（ａ）及び図２（ｂ）に示すように、半導体チップ３１０の上面には、ＧａＮ系ＨＦＥＴの真性領域４０１が形成されている。真性領域４０１に形成されているゲート電極、ソース電極及びドレイン電極を真性領域４０１の外部に引き出すことにより、真性領域４０１の周囲には、それぞれワイヤボンディング用ゲートパッド４０２、ワイヤボンディング用ソースパッド４０３及びワイヤボンディング用ドレインパッド４０４が形成されている。
ここで、図２（ａ）と図２（ｂ）とでは、それぞれのワイヤボンディング用ゲートパッド４０２の平面形状が異なっている。図２（ａ）に示すゲートパッド４０２の平面形状が、ほぼ正方形であるのに対し、図２（ｂ）に示すゲートパッド４０２は、図２（ａ）に示すゲートパッド４０２に対して、両側に直角に引き出して、平面Ｔ字状としている。この引き出した部分に、複数本のワイヤを接続することができるため有効である。さらに、図２（ｂ）に示すゲートパッド４０２は、図２（ａ）のゲートパッド４０２に対して、高周波的な分布定数素子としては、先端開放型のスタブとして機能するため、トランジスタのインピーダンスの５０Ω整合に有効である。
図２（ｃ）の構成において、単位フィンガ長Ｌｆは４００μｍであり、１２本のフィンガによって総ゲート幅Ｗｇは４８００μｍとなる。また、半導体チップ３１０の外形寸法は、ほぼ０．６ｍｍ角である。
上述したように、半導体チップ３１０を含むダイパッド３０１及びボンディングパッド３０２ａ、３０３ａは、樹脂封止領域３１３がエポキシ等の封止樹脂材によって封止されている。このとき、ダイパッド３０１の半導体チップ３１０と反対側の面（裏面）は、封止樹脂材によって覆われずに露出している。このダイパッド３０１の露出部分は、接地用端子及び放熱経路として、高周波デバイス又はパワーデバイスをダイパッド３０１に実装した後に重要な役割を果たす。さらに、この露出部分は、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続される。
第１のボンディングパッド３０２ａの上面及び第２のボンディングパッド３０３ａの上面と、ダイパッド３０１の上面とはほぼ同一の高さとしている。これにより、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａと、ダイパッド３０１の上に保持された半導体チップ３１０との間を電気的に接続するワイヤ３１１、３１２は、接地電位面として機能するダイパッド３０１との間隔が小さくなる。このため、対接地容量成分、すなわち並列容量成分が増えることになる。この並列容量成分は、図１（ｂ）に示す第１のワイヤ３１１に付加した寄生容量素子として記載している。この並列容量成分により、トランジスタの低インピーダンスが高インピーダンスへと変換されるため、半導体チップからアウタリードまでの高周波の損失が低減される。その上、寄生容量素子はプリマッチング機能を有するため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現することができる。
各インナリード３０２、３０３の第１のボンディングパッド３０２ａの下側部分及び第２のボンディングパッド３０３ａの下側部分には、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド３０１の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各インナリード３０２、３０３の下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。
このように、第１の実施形態によると、半導体チップ３１０の各パッドからインナーリード３０２、３０３のボンディングパッド３０２ａ、３０３ａへのワイヤ長を短縮し、且つワイヤ長を均等としている。さらに、各インナリード３０２、３０３とダイパッド３０１との間の高低差をなくすようにしている。このため、インナリード３０２、３０３自体の寄生インダクタンス成分を小さくすることができる。
その上、ワイヤ３１１、３１２とインナリード３０２、３０３との対接地容量成分が増加するため、半導体チップ３１０からアウタリードまでの高周波損失を低減することができる。その結果、高性能な高出力電力増幅器の樹脂モールドパッケージ品を実現できる。
また、本半導体装置（パッケージ）をシステム又はセット内の高周波回路部におけるボード上に実装する際に、５０Ω整合を取るための外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合にも対応できるという利点がある。
（製造方法）
次に、第１の実施形態に係るリードフレームの製造方法の一例について図３（ａ）〜図３（ｄ）を参照しながら説明する。
まず、図３（ａ）に示すように、厚板部及び薄板部を有する金属板３０１Ａをスタンピング加工で打ち抜くことにより、図３（ｂ）に示すダイパッド３０１、第１のインナリード３０２、第２のインナリード３０３、吊りリード３０４及び突き出し部３０１ｃを形成する。なお、各リード３０２〜３０４及び突き出し部３０１ｃは、スタンピング加工に限られず、エッチングにより形成可能な厚さであれば、エッチング加工により形成してもよい。
続いて、第１のインナリード３０２、第２のインナリード３０３及びダイパッド３０１の必要な部分に銀めっきを施す。銀めっきは、ダイパッド３０１に固着される半導体チップと、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａとをワイヤにより電気的に接続する際の、各ボンディングパッドとワイヤとの合金を促進し、ワイヤボンディング時の熱圧着の強度を上げるために行う。さらに、スタンピング加工によって、角部又は隅部を斜めに削る加工である面取り形状や、窪み等の複雑な横断面形状を、各インナリード３０２、３０３及びダイパッド３０１の少なくとも一方に形成することができる。この複雑な横断面形状は、樹脂封止後の封止樹脂材の内部において、各インナリード３０２、３０３の機械的な噛み合わせを強める役割を果たす。
次に、図３（ｃ）に示すように、各インナリード３０２、３０３におけるボンディングパッド３０２ａ、３０３ａとの各接続部分と、吊りリード３０４におけるダイパッド３０１の突き出し部３０１ｃとの接続部分とに、プレスを用いて曲げ加工部３０５をそれぞれ形成する。
次に、図３（ｄ）に示すように、半導体チップ３１０をダイパッド３０１の上面の所定の位置に固着する。具体的には、半導体チップ３１０は、その中心位置がダイパッド３０１の中心位置よりも突き出し部３０１ｃ側に位置するように固着する。続いて、図２に示した半導体チップ３１０上のワイヤボンディング用ゲートパッド４０２及びドレインパッド４０４と、各インナリード３０２、３０３の各ボンディングパッド３０２ａ、３０３ａとを、第１のワイヤ３１１及び第２のワイヤ３１２によってそれぞれ電気的に接続する。その後、樹脂封止領域３１３をエポキシ等の封止樹脂材によって封止する。
第１のインナリード３０２及び第２のインナリード３０３における樹脂封止領域３１３から露出するアウタリードには、錫（Ｓｎ）等のめっきが施され、これらアウタリードが、周囲のフレームから切断されて所望の半導体装置を得る。
以上の製造方法により、下記の３つの効果を得られるため、高性能な高出力電力増幅器を含む樹脂モールドパッケージ品を得ることができる。
第１に、ダイパッドに、インナリードのボンディングパッドが配置される切り欠き部を形成して、ダイパッドとインナリードとの間の高低差及び半導体チップとボンディングパッドとの距離を小さくすることにより、各ワイヤの長さを短縮できる。その結果、ワイヤによる寄生インダクタンスを低減できると共に、半導体チップからアウタリードまでの高周波損失を低減できる。
第２に、ワイヤ及びインナリードの対接地容量成分が増加するため、トランジスタの低インピーダンスが高インピーダンスへ変換されていく。このため、半導体チップからアウタリードまでの高周波損失が低減される。その上、対接地容量成分がプリマッチング機能を持つため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。従って、本実施形態に係るパッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、５０Ω整合を取るためのボード上に実装する外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができ、その上、広い周波数帯域のインピーダンス整合に対応できる。
第３に、半導体チップとインナリードのボンディングパッドとの間を接続するワイヤの長さを均等にすることができる。これにより、半導体チップに入力される高周波信号の位相と該半導体チップから出力される高周波信号の位相とが揃うため、高出力電力増幅器として、出力電力及び利得の低下を防ぐことができる。入力側と出力側とのワイヤ長が均等でない場合には、各ワイヤを伝送する高周波信号の位相が異なり、半導体チップに入力される高周波信号の位相と該半導体チップから出力される高周波信号の位相とがずれる場合がある。その結果、高出力電力増幅器として、出力電力及び利得が低下して、高周波特性が劣化する場合がある。
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例に係る半導体装置について図４を参照しながら説明する。
図４に示すように、第１変形例に係るリードフレームは、ダイパッド３０１に形成される第１の切り欠き部３０１ａ及び第２の切り欠き部３０１ｂの切り欠き面積を大きくし、それに合わせて各インナリード３０２、３０３のボンディングパッド３０２ａ、３０３ａの平面積を大きくしている。
また、半導体チップ３１０は、２つの切り欠き部３０１ａ、３０１ｂに挟まれた突き出し部３０１ｃの上に保持される。
その結果、本変形例においては、半導体チップ３１０と、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａとを接続する各ワイヤ３１１、３１２の長さを、より短縮することができる。
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例に係る半導体装置について図５を参照しながら説明する。
図５に示すように、第２変形例に係るリードフレームは、ダイパッド３０１の突き出し部３０１ｃを薄板部に変えて、ダイパッド３０１と同様に厚板部により構成してもよい。
（第１の実施形態の第３変形例）
以下、本発明の第１の実施形態の第３変形例に係る半導体装置について図６を参照しながら説明する。
図６に示すように、第３変形例に係るリードフレームは、各インナリード３０２、３０３が、各ボンディングパッド３０２ａ、３０３ａに対してそれぞれ外側の側面と一致するように形成されている。
このような構成のリードフレームであっても、第１の実施形態と同様の効果を得ることができる。
（第１の実施形態の第４変形例）
以下、本発明の第１の実施形態の第４変形例に係る半導体装置について図７を参照しながら説明する。
図７に示すように、第４変形例に係るリードフレームは、各インナリード３０２、３０３が、各ボンディングパッド３０２ａ、３０３ａに対してそれぞれ内側の側面と一致するように形成されている。
このような構成のリードフレームであっても、第１の実施形態と同様の効果を得ることができる。
（第１の実施形態の第５変形例）
以下、本発明の第１の実施形態の第５変形例に係る半導体装置について図８を参照しながら説明する。
図８（ａ）及び図８（ｂ）に示すように、第５変形例に係るリードフレームは、該リードフレーム全体を、銅（Ｃｕ）を主成分とし、厚さが０．４ｍｍ〜０．５ｍｍ程度の均一な薄板部材により構成している。
第５変形例においては、第１のインナリード３０２及び第２のインナリード３０３は、金型によるプレス加工によって上方に屈曲された曲げ加工部３０５を有している。具体的には、各ボンディングパッド３０２ａ、３０３ａの下面がダイパッド３０１の上面の高さとほぼ同一となるように曲げ加工する。
なお、曲げ加工部３０５は、システム又はセット内の高周波回路部におけるボード上への実装形態によってその要否が決定されるため、設けない場合もある。
また、各インナリード３０２、３０３の平面形状には、第３変形例又は第４変形例を適用してもよい。
第１のインナリード３０２及び第２のインナリード３０３に曲げ加工部３０５を設ける場合には、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａの下側部分には、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド３０１の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各ボンディングパッド３０２ａ、３０３ａの下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くことにより、トランジスタの低インピーダンスが高インピーダンスへ変換される。その結果、半導体チップからアウタリードまでの高周波損失が低減されると共に、容量成分がプリマッチング機能を有することから、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。
さらに、第５変形例に係る半導体装置を、システム又はセット内の高周波回路部のボード上に実装する際に、５０Ω整合を取るための外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合にも対応することができる。
（第１の実施形態の第６変形例）
以下、本発明の第１の実施形態の第６変形例に係る半導体装置について図９を参照しながら説明する。
図９（ａ）及び図９（ｂ）に示すように、第６変形例に係るリードフレームは、ダイパッド３０１に形成される切り欠き部３０１ａ、３０１ｂの平面形状を三角形状としている。これに合わせて、各インナリード３０２、３０３に設けるボンディングパッド３０２ａ、３０３ａも、各切り欠き部３０１ａ、３０１ｂの斜辺である側面に沿うような平面形状を有している。
（第１の実施形態の第７変形例）
以下、本発明の第１の実施形態の第７変形例に係る半導体装置について図１０を参照しながら説明する。
図１０（ａ）及び図１０（ｂ）に示すように、第７変形例に係るリードフレームは、ダイパッド３０１に形成される切り欠き部３０１ａ、３０１ｂの平面形状を凹状の円弧としている。これに合わせて、各インナリード３０２、３０３に設けるボンディングパッド３０２ａ、３０３ａも、各切り欠き部３０１ａ、３０１ｂの凹状の円弧の側面に沿うような、凸状の円弧状を有している。
なお、切り欠き部３０１ａ、３０１ｂの平面形状を、凹状の円弧に代えて、凸状の円弧としてもよい。この場合にも、各ボンディングパッド３０２ａ、３０３ａの平面形状は、各切り欠き部３０１ａ、３０１ｂの円弧の側面に沿うようにする。
（第１の実施形態の第８変形例）
以下、本発明の第１の実施形態の第８変形例に係る半導体装置について図１１を参照しながら説明する。
図１１に示すように、第８変形例に係るリードフレームは、第１のインナリード３０２、第２のインナリード３０３及び吊りリード３０４に曲げ加工部３０５を設けない構成としている。これにより、各インナリード３０２、３０３及び吊りリード３０４の上面は、ダイパッド３０１（突き出し部３０１ｃ）の上面の高さとほぼ同等となる。
但し、各インナリード３０２、３０３及び吊りリード３０４は、薄板部に形成される。
上記のような、第６〜第８の各変形例に係るリードフレームであっても、第１の実施形態と同様の効果を得ることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図１２（ａ）及び図１２（ｂ）を参照しながら説明する。図１２において、図１に示す構成部材と同一の構成部材には同一の符号を付し、相違する構成部材のみを説明する。
図１２（ａ）及び図１２（ｂ）に示すように、第２の実施形態に係るリードフレームの第１のインナリード３０２及び第２のインナリード３０３には、それぞれ各ボンディングパッド３０２ａ、３０３ａの外側の端部がダイパッド３０１における互いに対向する側面（インナリードの長手方向に平行な側面）に沿い且つ間隔をおいて延びる第１の延長部３０２ｂ及び第２の延長部３０３ｂが設けられている。
ここで、各延長部３０２ｂ、３０３ｂのダイパッド３０１側とダイパッド３０１の側面との間隔は、０．４ｍｍ〜０．５ｍｍ程度である。
各延長部３０２ｂ、３０３ｂは、それぞれ高周波的な分布定数素子の先端開放型のスタブ（オープンスタブ）として機能し、トランジスタのインピーダンスを５０Ωに整合するために有効である。
第１の実施形態において、接地面に対する並列容量が増えると、プリマッチング機能によって、５０Ω整合に寄与することを説明した。
並列容量成分の周波数依存性は、分布定数素子の先端開放型のスタブ（オープンスタブ）の周波数依存性とほぼ同等である。但し、オープンスタブのスタブ長は、所望の周波数の電気長として波長の４分の１以下である。従って、半導体装置を伝送する高周波信号の周波数によってオープンスタブの長さが変わるため、第１の延長部３０２ｂ及び第２の延長部３０３ｂの最適な長さは、周波数に応じて変わることになる。
このため、実際には、各延長部３０２ｂ、３０３ｂにおける先端部（突き出し部３０１ｃと反対側の端部）の位置は、ダイパッド３０１における突き出し部３０１ｃと反対側の側面から、各ボンディングパッド３０２ａ、３０３ａとの接続位置までの間で、その長さが適当な値に調整される。なお、第１の延長部３０２ｂの長さと第２の延長部３０３ｂの長さとは互いに異なっていてもよい。
各ボンディングパッド３０２ａ、３０３ａの下側部分を含め、各延長部３０２ｂ、３０３ｂの下側部分にも、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド３０１の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各延長部３０２ｂ、３０３ｂの下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。このため、本半導体装置（パッケージ）をシステム又はセット内の高周波回路部におけるボード上に実装する際に、５０Ω整合を取るため外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合に対応することができる。
図１３（ａ）〜図１３（ｃ）に、並列容量成分の周波数依存性が分布定数素子の先端開放型のスタブの周波数依存性とほぼ同等であることを説明する。
図１３（ａ）は、始点インピーダンス（Ｚ０）に直列素子（Ｚｓ）として、インダクタンス成分Ｌを挿入した場合の矢印の方向を見たスミスチャート上でのインピーダンスの軌跡を示している。図１３（ｂ）は、始点インピーダンス（Ｚ０）に並列素子（Ｙｐ）として、キャパシタンス成分を挿入した場合の矢印の方向を見たアドミタンスチャート上でのインピーダンスの軌跡を示している。また、図１３（ｃ）は、始点インピーダンス（Ｚ０）に並列素子（Ｙｐ）として、インダクタンス成分を挿入した場合の矢印の方向を見たアドミタンスチャート上でのインピーダンスの軌跡を示している。
スミスチャートは、インピーダンスと反射係数との関係を図表化しており、アドミタンスチャートは、アドミタンスと反射係数との関係を図表化している。スミスチャートは直列回路（素子）の取り扱いに適し、アドミタンスチャートは並列回路（素子）の取り扱いに適している。いずれのチャートでも、インピーダンス又はアドミタンスを基準となる特性インピーダンスで正規化して表示する。一般に、特性インピーダンス５０Ωが基準となる。
前述したように、ダイパッド３０１の裏面は、封止樹脂材で覆われずに露出している。この露出部分が、接地用端子及び放熱経路として高周波デバイス又はパワーデバイスの実装用基板への実装時には重要な役割を果たす。
すなわち、ダイパッド３０１の裏面は、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続される。また、第１のボンディングパッド３０２の上面及び第２のボンディングパッド３０３の上面と、ダイパッド３０１の上面とはほぼ同一の高さに配置される。これにより、ダイパッド３０１の上に固着された半導体チップ３１０と第１のボンディングパッド３０２及び第２のボンディングパッド３０３との間を電気的に接続する第１のワイヤ３１１及び第２のワイヤ３１２は、接地電位面として機能するダイパッド３０１との間隔が小さくなるため、対接地容量成分、すなわち並列容量成分が増えることになる。
この並列容量成分により、トランジスタの低インピーダンスが高インピーダンスへ変換されていくため、半導体チップからアウタリードまでの高周波の損失が低減される。その上、並列容量成分はプリマッチング機能を有するため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。
なお、第２の実施形態に係るリードフレームの製造方法は、図３で示した第１の実施形態に係るリードフレームの製造方法と同等であるが、各インナリード３０２、３０３のボンディングパッド３０２ａ、３０３ａが延長された延長部３０２ｂ、３０３ｂを薄板部から、各ボンディングパッド３０２ａ、３０３ａと一体に打ち抜く工程が異なる。
第２の実施形態においても、上記の構成により、第１の実施形態で説明した３つの効果に加え、下記に示す第４の効果を得られるため、高性能な高出力電力増幅器を含む樹脂モールドパッケージ品を実現することができる。
第４の効果は、第１のボンディングパッド３０２ａの第１の延長部３０２ｂ及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂが、高周波的な分布定数素子として先端開放型のスタブ（オープンスタブ）として機能し、等価的に並列容量の増加をもたらす。この増加した並列容量のプリマッチング機能により、トランジスタの低インピーダンスが高インピーダンスへ変換されていくため、半導体チップからアウタリードまでの高周波損失が低減されると共に、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。
（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例に係る半導体装置について図１４を参照しながら説明する。
図１４に示すように、第１変形例に係るリードフレームは、各インナリード３０２、３０３が、ボンディングパッド３０２ａ、３０３ａに対してそれぞれ外側の側面と一致するように形成され、延長部３０２ｂ、３０３ｂの長手方向の中心線とそれぞれ一致するように形成されている。
このような構成のリードフレームであっても、第２の実施形態と同様の効果を得ることができる。
（第２の実施形態の第２変形例）
以下、本発明の第２の実施形態の第２変形例に係る半導体装置について図１５を参照しながら説明する。
図１５に示すように、第２変形例に係るリードフレームは、各インナリード３０２、３０３が、各ボンディングパッド３０２ａ、３０３ａに対してそれぞれ内側の側面と一致するように形成されている。
このような構成のリードフレームであっても、第２の実施形態と同様の効果を得ることができる。
なお、インナリードのボンデイングパッドとの接続位置は、ボンデイングパッドの外側部分から内側部分の間で任意の位置に設定可能である。
（第２の実施形態の第３変形例）
以下、本発明の第２の実施形態の第３変形例に係る半導体装置について図１６を参照しながら説明する。
図１６（ａ）及び図１６（ｂ）に示すように、第３変形例に係るリードフレームは、先端開放型のスタブ（オープンスタブ）を、各ボンディングパッド３０２ａ、３０３ａと一体に形成するのではなく、各ボンディングパッド３０２ａ、３０３ａとは別体の第３のインナーリード３２１及び第４のインナーリード３２２として形成している。
具体的には、第３のインナーリード３２１は、第１のインナリード３０２の外側で、且つダイパッド３０１の側面に平行に延びる第１の延長部３２１ａを有している。また、第４のインナーリード３２２は、第２のインナリード３０３の外側で、且つダイパッド３０１の側面に平行に延びる第２の延長部３２２ａを有している。
第３のインナリード３２１の第１の延長部３２１ａを高周波的な分布定数素子の先端開放型のスタブとして機能させるために、第３のインナリード３２１は、第３のワイヤ３２３によって第１のボンディングパッド３０２ａと電気的に接続されている。同様に、第４のインナリード３２２は、第４のワイヤ３２４によって第２のボンディングパッド３０３ａと電気的に接続されている。
なお、本パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際には、第３のインナリード３２１及び第４のインナリード３２２のアウタリード側は、非接続（ＮＣ：Non-Connectin）であってもよい。また、チップ容量素子等を電気的に接続しておけば、上述したプリマッチング機能を果たす。
また、第１の実施形態の第５変形例のように、リードフレームの厚さを０．４ｍｍ〜０．５ｍｍ程度の均一な厚さの薄板材とし、該薄板材から、ダイパッド３０１、第１のインナリード３０２、第２のインナリード３０３及び吊りリード３０４を形成し、第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａの外側の一部分からそれぞれ延長部３０２ｂ、３０３ｂを形成してもよい。
この場合には、第１の実施形態の第５変形例のように、各ボンディングパッド３０２ａ、３０３ａ及びその延長部３０２ｂ、３０３ｂは、それらの下面がダイパッド３０１の上面の高さとほぼ同一となるように曲げ加工する。
また、第２の実施形態及びその変形例においても、ダイパッド３０１に形成する切り欠き部３０１ａ、３０１ｂの平面形状については、第１の実施形態の図９及び図１０の平面形状を適用可能である。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図１７（ａ）及び図１７（ｂ）を参照しながら説明する。図１７において、図１２に示す構成部材と同一の構成部材には同一の符号を付し、相違する構成部材のみを説明する。
図１７（ａ）及び図１７（ｂ）に示すように、第３の実施形態に係るリードフレームにおいては、第１のボンディングパッド３０２ａの第１の延長部３０２ｂの端部及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂの端部が、それぞれ突起状の第１の接続部３０２ｃ及び第２の接続部３０３ｃによってダイパッド３０１と電気的に接続されている。
パッケージとして、封止樹脂材から露出するダイパッド３０１を、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続すると、第１の延長部３０２ｂ及び第２の延長部３０３ｂは共に接地電位となる。これにより第１の延長部３０２ｂ及び第２の延長部３０３ｂは、高周波的な分布定数素子の先端短絡型のスタブ（ショートスタブ）として機能することになる。
従って、半導体装置を伝送する高周波信号の周波数によって先端短絡型のスタブの長さが変わるため、第１の延長部３０２ｂ及び第２の延長部３０３ｂの最適な長さは、周波数に応じて変わることになる。
このため、実際には、各延長部３０２ｂ、３０３ｂにおける突き出し部３０１ｃと反対側の端部の位置は、ダイパッド３０１における突き出し部３０１ｃと反対側の側面から、各ボンディングパッド３０２ａ、３０３ａとの接続位置までの間で、その長さが適当な値に調整される。なお、第１の延長部３０２ｂと第２の延長部３０３ｂと互いの長さは異なっていてもよい。
また、第１の接続部３０２ｃ及び第２の接続部３０３ｃは、プレス加工ではなく、エッチング加工により形成することができる。
ところで、図１３（ｃ）に示すように、トランジスタの入力インピーダンス位置に対して、例えば、ボンディングワイヤ又はリードのインダクタンス成分が加わった後のインピーダンス位置としてリアクタンス成分が負となる容量性領域にある場合に、先端短絡型のスタブは、５０Ω整合するために有効に機能する。なお、図１３（ｃ）は、アドミタンスチャートに先端短絡型のスタブが付加された場合のインピーダンスの軌跡を示している。
第３の実施形態においては、半導体チップ３１０におけるワイヤボンディング用ゲートパッド４０２と真性領域４０１との間に、図１８（ａ）及び図１８（ｂ）に示すように、トランジスタに電圧を印加して生じる直流電流を阻止する容量素子部４０５を挿入する必要がある。
容量素子は、半導体チップ３１０のワイヤボンディング用ゲートパッド４０２と真性領域４０１との間に容量素子部４０５を設ける構成に代えて、半導体チップ３１０と第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａとの間に、容量素子を含むチップをダイパッド３０１上に実装する構成としてもよい。ここで、容量素子を含むチップには、半導体基板上に形成された容量素子又はセラミック基板上に形成された平行平板型素子を用いることができる。
なお、本実施形態において、ショートスタブ機能を有するリードを、半導体チップ３１０からみて片側だけに設ける場合においても容量素子の適用は可能である。例えば、ショートスタブ機能を有するリートが第１のインナリード３０２だけの場合、半導体チップ３１０と第１のボンディングパッド３０２ａとの間に、容量素子を含むチップをダイパッド３０１の上に実装する構成としてもよい。
また、本実施形態に限らず、第１及び第２の実施形態におけるオープンスタブ機能を有するリードを、半導体チップ３１０からみて片側だけに設ける場合においても、上記と同様に容量素子の適用は可能である。
（第３の実施形態の第１変形例）
以下、本発明の第３の実施形態の第１変形例に係る半導体装置について図１９を参照しながら説明する。
図１９に示すように、第１変形例に係るリードフレームは、第１のボンディングパッド３０２ａの第１の延長部３０２ｂ及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂに設ける突起状の各接続部３０２ｃ、３０３ｃに代えて、第３のワイヤ３２３及び第４のワイヤ３２４によってそれぞれダイパッド３０１と電気的に接続されている。
このようにしても、ダイパッド３０１の電位が接地電位とされた場合には、第１の延長部３０２ｂ及び第２の延長部３０３ｂは、高周波的な分布定数素子の先端短絡型のスタブとして機能する。この動作原理と具体的な構成は、第３の実施形態に示したとおりである。
なお、第３のワイヤ３２３及び第４のワイヤ３２４の接続位置は、ダイパッド３０１における各延長部３０２ｂ、３０３ｂと対向する側面の任意の位置でよく、また複数の箇所に設けても、第３の実施形態と同様の効果を得ることができる。
（第３の実施形態の第２変形例）
以下、本発明の第３の実施形態の第２変形例に係る半導体装置について図２０を参照しながら説明する。
図２０に示すように、第２変形例に係るリードフレームには、第１のボンディングパッド３０２ａの第１の延長部３０２ｂ及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂの各端部に、それぞれダイパッド３０１の側面に向かって張り出し、且つ空隙３３０を有する第１の張り出し部３０２ｄ及び第２の張り出し部３０３ｄを設けている。
各張り出し部３０２ｄ、３０３ｄとダイパッド３０１との空隙３３０は、封止樹脂材により充填される。この空隙３３０に充填された封止樹脂材によって、各張り出し部３０２ｄ、３０３ｄには容量成分が生じる。この生じた容量成分により、第１の延長部３０２ｂ及び第２の延長部３０３ｂは、高周波的な分布定数素子の先端短絡型のスタブ（ショートスタブ）として機能する。
なお、第２変形例においては、第３の実施形態及び第１変形例のような、直流成分を阻止（ＤＣブロック）する容量素子部４０５は必ずしも必要ではない。
また、動作原理と具体的な構成は、第３の実施形態に示したとおりであり、第３の実施形態と同様の効果を得ることができる。
なお、用いる周波数にもよるが、各張り出し部３０２ｄ、３０３ｄとダイパッド３０１の側面との間の空隙３３０の寸法は、各延長部３０２ｂ、３０３ｂと該延長部３０２ｂ、３０３ｂと対向するダイパッド３０１の側面との間の寸法の３０％〜８０％程度に設定することが好ましい。具体的には、空隙３３０の寸法は０．３ｍｍ〜０．４ｍｍ程度とする。
（第３の実施形態の第３変形例）
以下、本発明の第３の実施形態の第３変形例に係る半導体装置について図２１を参照しながら説明する。
図２１に示すように、第３変形例においては、各張り出し部３０２ｄ、３０３ｄは、ダイパッド３０１の対向する側面の中央部付近に設けられている。すなわち、各張り出し部３０２ｄ、３０３ｄは 各延長部３０２ｂ、３０３ｂの側面の任意の位置でよく、また複数の箇所に設けても、第３の実施形態と同様の効果を得ることができる。
（第３の実施形態の第４変形例）
以下、本発明の第３の実施形態の第４変形例に係る半導体装置について図２２を参照しながら説明する。
図２２（ａ）及び図２２（ｂ）に示すように、第４変形例に係るリードフレームには、第１のボンディングパッド３０２ａの第１の延長部３０２ｂ及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂの各端部に、それぞれ下方に向かって突き出す第１の突起部３０２ｅ及び第２の突起部３０３ｅを設けている。これらの突起部３０２ｅ、３０３ｅは、例えば曲げ加工等によって形成することができる。
各突起部３０２ｅ、３０３ｅの下面は、ダイパッド３０１の下面と互いの高さが揃うように形成されている。従って、本リードフレームが、樹脂封止領域３１３において、封止樹脂材により封止された際に、ダイパッド３０１の裏面に加え、各突起部３０２ｅ、３０３ｅの下面が封止樹脂材から露出する。
第４変形例に係るパッケージにおけるダイパッド３０１、第１の突起部３０２ｅ及び第２の突起部３０３ｅが、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続されると、第１の突起部３０２ｅ及び第２の突起部３０３ｅは共に接地電位となる。これにより、第１のインナリード３０２の第１の延長部３０２ｂ及び第２のインナリード３０３の第２の延長部３０３ｂは、高周波的な分布定数素子の先端短絡型のスタブ（ショートスタブ）として機能する。この動作原理と具体的な構成は、第３の実施形態に示したとおりである。
（第３の実施形態の第５変形例）
以下、本発明の第３の実施形態の第５変形例に係る半導体装置について図２３を参照しながら説明する。
図２３に示すように、第５変形例においては、各突起部３０２ｅ、３０３ｅは、ダイパッド３０１の対向する側面の中央部付近に設けられている。すなわち、各突起部３０２ｅ、３０３ｅは 各延長部３０２ｂ、３０３ｂの下面の任意の位置でよく、また複数の箇所に設けても、第３の実施形態と同様の効果を得ることができる。
（第３の実施形態の第６変形例）
以下、本発明の第３の実施形態の第６変形例に係る半導体装置について図２４を参照しながら説明する。
図２４に示すように、第６変形例に係るリードフレームは、第１のインナリード３０２の第１の延長部３０２ｂに形成される容量生成用の第１の張り出し部に突起部を設け、第１の接地型張り出し部３０２ｆとしている。同様に、第２のインナリード３０３の第２の延長部３０３ｂに形成される容量生成用の第２の張り出し部に突起部を設け、第２の接地型張り出し部３０３ｆとしている。
この構成により、第２変形例の構成と第４変形例の構成とを併せ持つリードフレームを得ることができる。従って、その効果も第２変形例の効果と第４変形例の効果とを併せ持つことになる。
なお、各接地型張り出し部３０２ｆ、３０３ｆは 各延長部３０２ｂ、３０３ｂの任意の位置でよく、また複数の箇所に設けてもよい。
また、各インナリード３０２、３０３の平面形状は、第２の実施形態の第１変形例又は第２変形例に係る形状を適用することができる。
（第３の実施形態の第７変形例）
以下、本発明の第３の実施形態の第７変形例に係る半導体装置について図２５を参照しながら説明する。
図２５（ａ）及び図２５（ｂ）に示すように、第７変形例に係るリードフレームは、第４変形例の変形例であって、先端短絡型のスタブ（ショートスタブ）を、各ボンディングパッド３０２ａ、３０３ａと一体に形成するのではなく、各ボンディングパッド３０２ａ、３０３ａとは別体の第３のインナーリード３２１及び第４のインナーリード３２２として形成している。
具体的には、第３のインナーリード３２１は、第１インナリード３０２の外側で、且つダイパッド３０１の側面に平行に延びる第１の延長部３２１ａを有している。また、第４のインナーリード３２２は、第２インナリード３０３の外側で、且つダイパッド３０１の側面に平行に延びる第２の延長部３２２ａを有している。さらに、第３のインナリード３２１の第１の延長部３２１ａ及び第２のインナリード３２２の第２の延長部３２２ａの各端部に、それぞれ下方に向かって突き出す第１の突起部３２１ｂ及び第２の突起部３２２ｂを設けている。
各突起部３２１ｂ、３２２ｂの下面は、ダイパッド３０１の下面と互いの高さが揃うように形成されている。従って、本リードフレームが、樹脂封止領域３１３において、封止樹脂材により封止された際に、ダイパッド３０１の裏面に加え、各突起部３２１ｂ、３２２ｂの下面が封止樹脂材から露出する。
第７変形例に係るパッケージにおけるダイパッド３０１、第１の突起部３２１ｂ及び第２の突起部３２２ｂが、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続されると、第１の突起部３２１ｂ及び第２の突起部３２２ｂは共に接地電位となる。これにより、第３のインナリード３２１の第１の延長部３２１ａ及び第４のインナリード３２２の第２の延長部３２２ａは、高周波的な分布定数素子の先端短絡型のスタブ（ショートスタブ）として機能する。この動作原理と具体的な構成は、第３の実施形態に示したとおりである。
なお、各突起部３２１ｂ、３２２ｂは 各延長部３２１ａ、３２２ａの下面の任意の位置でよく、また複数の箇所に設けても、第３の実施形態と同様の効果を得ることができる。
また、第３のインナリード３２１の第１の延長部３２１ａ及び第４のインナリード３２２の第２の延長部３２２ａに、それらの下面から下方に突き出す突起部３２１ｂ、３２２ｂを設ける代わりに、図１７に示すように、それぞれダイパッド３０１の側面と接続する接続部を任意の位置に設けることにより、第１の延長部３２１ａ及び第２の延長部３２２ａのそれぞれ接地電位に設定してもよい。
また、第１の実施形態の第５変形例のように、リードフレーム全体を厚さが０．４ｍｍ〜０．５ｍｍ程度の均一な薄板部材により構成する場合には、第３の実施形態の第１変形例のように、各延長部３０２ｂ、３０３ｂにそれぞれ第３のワイヤ３２３及び第４のワイヤ３２４を接続する形態、第３の実施形態の第２変形例及び第３変形例のように、各延長部３０２ｂ、３０３ｂにそれぞれ張り出し部３０２ｄ、３０３ｄを設ける形態、さらには、第３の実施形態の第７変形例を適用可能である。
また、第３の実施形態及びその変形例に係るリードフレームの製造方法については、第１の実施形態に係るリードフレームの製造方法を適用可能である。
また、第３の実施形態及びその変形例においても、ダイパッド３０１に形成する切り欠き部３０１ａ、３０１ｂの平面形状については、第１の実施形態の図９及び図１０の平面形状を適用可能である。
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置について図２６（ａ）及び図２６（ｂ）を参照しながら説明する。
図２６（ａ）に示すように、第４の実施形態に係る半導体装置は、半導体チップ３１０をリードフレームに保持する樹脂封止型パッケージの形態を採る。
第４の実施形態に係るリードフレームは、厚さが１ｍｍ〜２ｍｍ程度の厚板部と、厚さが０．４ｍｍ〜０．５ｍｍ程度の薄板部とを有し、銅（Ｃｕ）を主成分とした異形材フレームとして構成されている。
第１の実施形態と同様に、上面に半導体チップ３１０を保持するダイパッド３０１は厚板部に形成され、第１のインナリード３０２、第２のインナリード３０３及び吊りリード３０４は薄板部に形成される。第１のインナリード３０２及び第２のインナリード３０３におけるダイパッド３０１側の各端部には、各インナリード３０２、３０３よりも幅広の第１のボンディングパッド３０２ａ及び第２のボンディングパッド３０３ａが設けられている。
第４の実施形態の特徴として、ダイパッド３０１に、第１のインナリード３０２の第１のボンディングパッド３０２ａ及び第２のインナリード３０３の第２のボンディングパッド３０３を間隔をおいて配置する切り欠き部３０１ａ、３０１ｂを設ける代わりに、各ボンディングパッド３０２ａ、３０３ａが、ダイパッド３０１の各隅部の上方に互いに重なる（交差する）ように形成している。
ここで、ダイパッド３０１の上面と、各ボンディングパッド３０２ａ、３０３ａの下面の間隔とは、ほぼ薄板部の厚さ相当である。
ダイパッド３０１の上面には、例えば高周波デバイスである半導体チップ３１０がダイボンディング材によって固着されている。該半導体チップ３１０の上面に形成されたワイヤボンディング用パッド（図２参照）は、第１のインナリード３０２及び第２のインナリード３０３の各ボンディングパッド３０２ａ、３０３ａと第１のワイヤ３１１及び第２のワイヤ３１２によってそれぞれ電気的に接続される。ここで、ワイヤ３１１、３１２同士の長さはほぼ同等である。
半導体チップ３１０のダイパッド３０１上におけるダイボンド位置は、ワイヤ３１１、３１２の長さを短くしたい場合、又は複数本のワイヤの長さを同等にしたい場合に対応して任意の位置が可能である。但し、いずれの場合も、ダイボンド位置は、半導体チップ３１０の中心位置がダイパッド３０１の中心位置よりもボンディングパッド３０２ａ、３０３ａ側に位置するようにする。ダイボンディング材には、第１の実施形態で説明した部材を用いることができる。また、各ワイヤ３１１、３１２は１本ずつとしているが、インダクタンス低減及び許容電流容量を高くする等の目的により、複数本としてもよい。
半導体チップ３１０は、例えば、窒化ガリウム（ＧａＮ）系化合物半導体からなるヘテロ接合電界効果型トランジスタ（ＨＦＥＴ）を用いることができる。また、半導体チップ３１０の厚さは１００μｍである。
なお、半導体チップ３１０は、ＧａＮ系半導体に限られず、第１の実施形態で示した他のトランジスタも適用可能である。
第４の実施形態においても、半導体チップ３１０を含むダイパッド３０１及びボンディングパッド３０２ａ、３０３ａは、樹脂封止領域３１３がエポキシ等の封止樹脂材によって封止されている。このとき、ダイパッド３０１の半導体チップ３１０と反対側の面（裏面）は、封止樹脂材で覆われずに露出している。このダイパッド３０１の露出部分は、接地用端子及び放熱経路として、高周波デバイス又はパワーデバイスをダイパッド３０１に実装した後に重要な役割を果たす。さらに、この露出部分は、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続される。
インナリード３０２、３０３の第１のボンディングパッド３０２ａの下側部分及び第２のボンディングパッド３０３ａの下側部分には、誘電体材料である封止樹脂材が充填されている。従って、封止樹脂材から露出するダイパッド３０１の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各インナリード３０２、３０３の下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。
また、各ボンディングパッド３０２ａ、３０３ａとダイパッド３０１上の半導体チップ３１０との間を電気的に接続するワイヤ３１１、３１２は、接地電位面として機能するダイパッド３０１との間隔を十分に小さくすることにより、対接地容量成分、すなわち並列容量成分が増えることになる。これにより、トランジスタの低インピーダンスが高インピーダンスへ変換されていくため、半導体チップからアウタリードまでの高周波損失が低減される。その上、容量性分のプリマッチング機能によって、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。
このように、第４の実施形態によると、半導体チップ３１０の各パッドからインナーリード３０２、３０３のボンディングパッド３０２ａ、３０３ａへのワイヤ長を短縮し、且つワイヤ長を均等としている。このため、インナリード３０２、３０３自体の寄生インダクタンス成分を小さくすることができる。
その上、各ワイヤ３１１、３１２と各インナリード３０２、３０３との対接地容量成分が増加するため、半導体チップからアウタリードまでの高周波損失を低減することができる。その結果、高性能な高出力電力増幅器の樹脂モールドパッケージ品を実現できる。
また、本半導体装置（パッケージ）をシステム又はセット内の高周波回路部におけるボード上に実装する際に、５０Ω整合を取るための外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合にも対応できるという利点がある。
（製造方法）
次に、第４の実施形態に係るリードフレームの製造方法の一例について図２７（ａ）〜図２７（ｄ）を参照しながら説明する。
まず、図２７（ａ）に示すように、厚板部及び薄板部を有する金属板３０１Ａをスタンピング加工で打ち抜くことにより、図２７（ｂ）に示すダイパッド３０１、第１のインナリード３０２、第２のインナリード３０３及び吊りリード３０４を形成する。なお、リードフレームは、スタンピング加工に限られず、エッチングにより形成可能な厚さであれば、エッチング加工により形成してもよい。続いて、第１のインナリード３０２、第２のインナリード３０３及びダイパッド３０１の必要な部分に銀めっきを施す。また、このスタンピング加工によって、角部又は隅部を斜めに削る加工である面取り形状や、窪み等の複雑な横断面形状を、各インナリード３０２、３０３及びダイパッド３０１の少なくとも一方に形成することができる。
次に、図２７（ｃ）に示すように、例えば、プレス法により、吊りリード３０４に曲げ角が小さいクランク状で上方に屈曲する第１の曲げ加工部３０４ａを形成する。これにより、各インナリード３０２、３０３と吊りリード３０４のアウタリード側とは、ダイパッド３０１の上面よりも上方に移動する。なお、この段階では、各インナリード３０２、３０３及び吊りリード３０４は図示しないリードフレームによって互いに接続されている。また、ここでは、図３（ｃ）に示す製造方法により形成する曲げ加工と比べて、第１の曲げ加工部３０４ａをダイパッド３０１の上面と平行な方向に長くなるように形成している。
次に、図２７（ｄ）に示すように、プレス法等により、吊りリード３０４における第１の曲げ加工部３０４ａの近傍部分に対して、第１のインナリード３０２及び第２のインナリード３０３が共にダイパッド３０１の上面に対して平行な方向に移動してダイパッド３０１の上方に配置されるように第２の曲げ加工部３０４ｂを形成する。
続いて、図示はしていないが、第１の実施形態と同様に、半導体チップ３１０をダイパッド３０１の上面の所定の位置に固着する。具体的には、図２６（ｂ）に示すように、半導体チップ３１０は、その中心位置がダイパッド３０１の中心位置よりもボンディングパッド３０２ａ、３０３ａ側に位置するように固着する。続いて、図２に示した半導体チップ３１０上のワイヤボンディング用ゲートパッド４０２及びドレインパッド４０４と、各ボンディングパッド３０２ａ、３０３ａとを、第１のワイヤ３１１及び第２のワイヤ３１２によってそれぞれ電気的に接続する。その後、樹脂封止領域３１３をエポキシ等の封止樹脂材によって封止する。なお、吊りリード３０４の第２の曲げ加工部３０４ｂは、樹脂封止領域３１３から露出してもよい。なお、本実施形態においても、図２に示すレイアウトを適用し、図２６に示すボンディングパッド３０２ａをゲート側とし、ボンディングパッド３０３ａをドレイン側として配置して、ソース接地をする場合のレイアウトである。
その後、第１のインナリード３０２、第２のインナリード３０３の各アウタリードには、錫（Ｓｎ）等のめっきが施され、これらアウタリードが、周囲のフレームから切断されて所望の半導体装置を得る。
以上の製造方法により、下記の３つの効果を得られるため、高性能な高出力電力増幅器を含む樹脂モールドパッケージ品を得ることができる。
第１に、ダイパッドとインナリードとの間の高低差ができる限り小さくなるように、インナリードの端部であるボンディングパッドをダイパッドの上方に配置して、半導体チップとボンディングパッドとの距離を小さくすることにより、各ワイヤの長さを短縮できる。その結果、ワイヤによる寄生インダクタンスを低減できると共に、半導体チップからアウタリードまでの高周波損失を低減できる。
第２に、ワイヤ及びインナリードの対接地容量成分が増加するため、トランジスタの低インピーダンスが高インピーダンスへ変換されていく。このため、半導体チップからアウタリードまでの高周波損失が低減される。その上、対接地容量成分がプリマッチング機能を持つため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。従って、本実施形態に係るパッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、５０Ω整合を取るためのボード上に実装する外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができ、その上、広い周波数帯域のインピーダンス整合に対応できる。
第３に、半導体チップとインナリードのボンディングパッドとの間を接続するワイヤの長さを均等にすることができる。これにより、半導体チップに入力される高周波信号の位相と該半導体チップから出力される高周波信号の位相とが揃うため、高出力電力増幅器として、出力電力及び利得の低下を防止することができる。
（第４の実施形態の第１変形例）
以下、本発明の第４の実施形態の第１変形例に係る半導体装置について図２８を参照しながら説明する。
図２８（ａ）及び図２８（ｂ）に示すように、第１変形例に係るリードフレームは、第１のインナリード３０２及び第２のインナリード３０３のそれぞれに、各ボンディングパッド３０２ａ、３０３ａの外側の端部がダイパッド３０１における互いに対向する側面（インナリードの長手方向に平行な側面）に沿い且つ間隔をおいて延びる第１の延長部３０２ｂ及び第２の延長部３０３ｂが設けられている。
第１の延長部３０２ｂ及び第２の延長部３０３ｂは、高周波的な分布定数素子の先端開放型のスタブ（オープンスタブ）として機能し、トランジスタのインピーダンスを５０Ω整合するために有効である。
第１の実施形態で説明したように、接地面に対する並列容量成分が増えると、この並列容量成分は、プリマッチング機能により５０Ω整合に寄与する。
また、第２の実施形態で説明したように、並列容量成分の周波数依存性は、分布定数素子のオープンスタブの周波数依存性とほぼ同等である。但し、オープンスタブのスタブ長は、所望の周波数の電気長として波長の４分の１以下である。従って、半導体装置を伝送する高周波信号の周波数によってオープンスタブの長さが変わるため、第１の延長部３０２ｂ及び第２の延長部３０３ｂの最適な長さは、周波数に応じて変わることになる。
このため、実際には、各延長部３０２ｂ、３０３ｂにおける吊りリード３０４と反対側の端部の位置は、ダイパッド３０１における吊りリード３０４と反対側の端面から、各ボンディングパッド３０２ａ、３０３ａとの接続位置までの間で、その長さが適当な値に調整される。なお、第１の延長部３０２ｂの長さと第２の延長部３０３ｂの長さとは互いに異なっていてもよい。
各ボンディングパッド３０２ａ、３０３ａの下側部分を含め、延長部３０２ｂ、３０３ｂの下側部分にも、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド３０１の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各延長部３０２ｂ、３０３ｂの下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして５０Ωに近いインピーダンスを実現できる。このため、本半導体装置（パッケージ）をシステム又はセット内の高周波回路部におけるボード上に実装する際に、５０Ω整合を取るため外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合に対応することができる。
（第４の実施形態の第２変形例）
以下、本発明の第４の実施形態の第２変形例に係る半導体装置について図２９を参照しながら説明する。
図２９（ａ）及び図２９（ｂ）に示すように、第２変形例に係るリードフレームは、先端開放型のスタブ（オープンスタブ）を、各ボンディングパッド３０２ａ、３０３ａと一体に形成するのではなく、各ボンディングパッド３０２ａ、３０３ａとは別体の第３のインナーリード３２１及び第４のインナーリード３２２として形成している。
具体的には、第３のインナーリード３２１は、第１インナリード３０２の外側で、且つダイパッド３０１の側面に平行に延びる第１の延長部３２１ａを有している。また、第４のインナーリード３２２は、第２インナリード３０３の外側で、且つダイパッド３０１の側面に平行に延びる第２の延長部３２２ａを有している。
第３のインナリード３２１の第１の延長部３２１ａを高周波的な分布定数素子の先端開放型のスタブとして機能させるために、第３のインナリード３２１は、第３のワイヤ３２３によって第１のボンディングパッド３０２ａと電気的に接続されている。同様に、第４のインナリード３２２は、第４のワイヤ３２４によって第２のボンディングパッド３０３ａと電気的に接続されている。
なお、本パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際には、第３のインナリード３２１及び第４のインナリード３２２のアウタリード側は、非接続（ＮＣ：Non-Connectin）であってもよい。また、チップ容量素子等を電気的に接続しておけば、上述したプリマッチング機能を果たす。
（第４の実施形態の第３変形例）
以下、本発明の第４の実施形態の第３変形例に係る半導体装置について図３０を参照しながら説明する。
図３０（ａ）及び図３０（ｂ）に示すように、第３変形例に係るリードフレームは、第１のボンディングパッド３０２ａの第１の延長部３０２ｂの端部及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂの端部が、それぞれ第３のワイヤ３２３及び第２のワイヤ３２４によってダイパッド３０１と電気的に接続されている。
パッケージとして、封止樹脂材から露出するダイパッド３０１を、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続すると、第１の延長部３０２ｂ及び第２の延長部３０３ｂは共に接地電位となる。これにより第１の延長部３０２ｂ及び第２の延長部３０３ｂは、高周波的な分布定数素子の先端短絡型のスタブ（ショートスタブ）として機能することになる。
この動作原理と具体的な構成は、第３の実施形態に示したとおりである。
なお、各ワイヤ３２３、３２４は 各延長部３０２ｂ、３０３ｂの任意の位置でよく、また複数の箇所に設けても、同様の効果を得ることができる。
（第４の実施形態の第４変形例）
以下、本発明の第４の実施形態の第４変形例に係る半導体装置について図３１を参照しながら説明する。
図３１（ａ）及び図３１（ｂ）に示すように、第４変形例に係るリードフレームは、第２変形例に係るリードフレームに先端短絡型のスタブ（ショートスタブ）として機能させる構成である。
具体的には、第１のボンディングパッド３０２ａの第１の延長部３０２ｂの端部及び第２のボンディングパッド３０３ａの第２の延長部３０３ｂの端部とダイパッド３０１とを、それぞれ第５のワイヤ３２５及び第６のワイヤ３２６によって電気的に接続している。
パッケージとして、封止樹脂材から露出するダイパッド３０１を、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続すると、第１の延長部３０２ｂ及び第２の延長部３０３ｂは共に接地電位となる。これにより第１の延長部３０２ｂ及び第２の延長部３０３ｂは、高周波的な分布定数素子の先端短絡型のスタブ（ショートスタブ）として機能する。
この動作原理と具体的な構成は、第３の実施形態に示したとおりである。
なお、第５のワイヤ３２５及び第６のワイヤ３２６は 各延長部３０２ｂ、３０３ｂの任意の位置でよく、また複数の箇所に設けても、同様の効果を得ることができる。
また、第１の実施形態の第５変形例のように、リードフレーム全体を厚さが０．４ｍｍ〜０．５ｍｍ程度の均一な薄板部材により構成する場合でも、図２６、図２８、図２９、図３０及び図３１の各形態を適用可能である。
なお、上記の第１〜第４の実施形態においては、ＦＥＴのソース接地について説明したが、半導体装置を有する回路によってはＦＥＴのドレイン接地の場合であっても、また、ゲート接地の場合であっても、本発明は適用可能である。
また、半導体チップ３１０としてバイポーラトランジスタを用い、ベース接地をする場合においても適用可能であり、また、エミッタ接地又はコレクタ接地の場合においても、本発明は適用可能である。
すなわち、半導体装置を有する回路の接地方式に応じて半導体チップの各端子の配置を決めればよく、その端子の配置に応じて本発明は適用可能である。
本発明に係る半導体装置は、高出力化及び高利得動作が可能なマイクロ波帯及びミリ波帯の電力増幅器を有する半導体装置を実現でき、特にマイクロ波帯で用いられる樹脂封止パッケージ用リードフレームを用いた半導体装置等に有用である。
３０１ ダイパッド
３０１ａ 切り欠き部
３０１ｂ 切り欠き部
３０１ｃ 突き出し部
３０１Ａ 金属板
３０２ 第１のインナリード
３０２ａ 第１のボンディングパッド
３０２ｂ 第１の延長部
３０２ｃ 第１の接続部
３０２ｄ 第１の張り出し部
３０２ｅ 第１の突起部
３０２ｆ 第１の接地型張り出し部
３０３ 第２のインナリード
３０３ａ 第２のボンディングパッド
３０３ｂ 第２の延長部
３０３ｃ 第２の接続部
３０３ｄ 第２の張り出し部
３０３ｅ 第２の突起部
３０３ｆ 第２の接地型張り出し部
３０４ 吊りリード
３０４ａ 第１の曲げ加工部
３０４ｂ 第２の曲げ加工部
３０５ 曲げ加工部
３１０ 半導体チップ
３１１ 第１のワイヤ
３１２ 第２のワイヤ
３１３ 樹脂封止領域
３２１ 第３のインナリード
３２１ａ 第１の延長部
３２２ 第４のインナリード
３２２ａ 第２の延長部
３２３ 第３のワイヤ
３２４ 第４のワイヤ
３２５ 第５のワイヤ
３２６ 第６のワイヤ
３３０ 空隙
４０１ 真性領域
４０２ ワイヤボンディング用ゲートパッド
４０３ ワイヤボンディング用ソースパッド
４０４ ワイヤボンディング用ドレインパッド
４０５ 容量素子部

Claims (15)

  1. 金属からなり、周縁部に少なくとも１つの切り欠き部と、該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、
    端部にボンディングパッドを有し、該ボンディングパッドが前記ダイパッドと間隔をおいて前記切り欠き部に配置された第１のインナリードと、
    前記ダイパッドの上に、中心位置が前記ダイパッドの中心位置よりも前記突き出し部側に位置するように保持された半導体チップと、
    前記半導体チップと前記ボンディングパッドとを電気的に接続するワイヤとを備え、
    前記ボンディングパッドは、前記ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有している半導体装置。
  2. 請求項１において、
    前記延長部は、前記ダイパッドの側面の一部と電気的に接続されている半導体装置。
  3. 請求項１において、
    前記ダイパッドは、接地電位が印加され、
    前記延長部と前記ダイパッドの側面とによって容量素子部が形成されている半導体装置。
  4. 請求項１において、
    前記延長部は、前記ダイパッドとワイヤによって電気的に接続されている半導体装置。
  5. 請求項１において、
    前記半導体チップ、ダイパッド及び第１のインナリードを封止する封止樹脂材をさらに備え、
    前記ダイパッドにおける前記半導体チップの保持面と反対側の面の少なくとも一部は、前記封止樹脂材から露出しており、
    前記延長部は、前記封止樹脂材から露出するように形成された突起部を有している半導体装置。
  6. 金属からなり、周縁部に少なくとも１つの切り欠き部と、該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、
    端部にボンディングパッドを有し、該ボンディングパッドが前記ダイパッドと間隔をおいて前記切り欠き部に配置された第１のインナリードと、
    前記ダイパッドの上に、中心位置が前記ダイパッドの中心位置よりも前記突き出し部側に位置するように保持された半導体チップと、
    前記半導体チップと前記ボンディングパッドとを電気的に接続するワイヤとを備え、
    前記第１のリードと並行して配置され、前記ダイパッドの側面と間隔をおいて延びる第２のリードをさらに備え、
    前記第２のリードは、前記ボンディングパッドとワイヤによって電気的に接続されている半導体装置。
  7. 請求項６において、
    前記半導体チップ、ダイパッド、第１のインナリード及び第２のリードを封止する封止樹脂材をさらに備え、
    前記ダイパッドにおける前記半導体チップの保持面と反対側の面の少なくとも一部は、前記封止樹脂材から露出しており、
    前記第２のリードは、前記封止樹脂材から露出するように形成された突起部を有している半導体装置。
  8. 請求項１〜７のいずれか１項において、
    前記ダイパッドの上面と前記ボンディングパッドの上面とは、前記ダイパッドの下面からの高さが同一であり、
    前記ダイパッドの厚さは、前記インナリードの厚さよりも厚い半導体装置。
  9. 請求項１〜７のいずれか１項において、
    前記ボンディングパッドの上面は、前記ダイパッドの上面よりも高く、
    前記ダイパッドの厚さは、前記インナリードの厚さと同等である半導体装置。
  10. 請求項１〜９のいずれか１項において、
    前記切り欠き部の平面形状は、四角形の二辺、三角形の一辺、凹状の円弧、又は凸状の円弧である半導体装置。
  11. 金属からなるダイパッドと、
    端部にボンディングパッドを有し、該ボンディングパッドが前記ダイパッドの上方に間隔をおいて前記ダイパッドの一部と重なるように配置された第１のインナリードと、
    前記ダイパッドの上に、中心位置が前記ダイパッドの中心位置よりも前記ボンディングパッド側に位置するように保持された半導体チップと、
    前記半導体チップと前記ボンディングパッドとを電気的に接続するワイヤとを備えている半導体装置。
  12. 請求項１１において、
    前記ボンディングパッドは、前記ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有している半導体装置。
  13. 請求項１２において、
    前記延長部は、前記ダイパッドとワイヤによって電気的に接続されている半導体装置。
  14. 請求項１１において、
    前記第１のリードと並行して配置され、前記ダイパッドの側面と間隔をおいて延びる第２のリードをさらに備え、
    前記第２のリードは、前記ボンディングパッドとワイヤによって電気的に接続されている半導体装置。
  15. 請求項１４において、
    前記第２のリードは、前記ダイパッドとワイヤによって電気的に接続されている半導体装置。
JP2013503230A 2011-03-09 2011-06-23 半導体装置 Active JP5623622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013503230A JP5623622B2 (ja) 2011-03-09 2011-06-23 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011051138 2011-03-09
JP2011051138 2011-03-09
JP2013503230A JP5623622B2 (ja) 2011-03-09 2011-06-23 半導体装置
PCT/JP2011/003580 WO2012120568A1 (ja) 2011-03-09 2011-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012120568A1 JPWO2012120568A1 (ja) 2014-07-07
JP5623622B2 true JP5623622B2 (ja) 2014-11-12

Family

ID=46797580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013503230A Active JP5623622B2 (ja) 2011-03-09 2011-06-23 半導体装置

Country Status (3)

Country Link
US (1) US9111920B2 (ja)
JP (1) JP5623622B2 (ja)
WO (1) WO2012120568A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030682A (ko) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 표시 장치 및 마더 기판
JP6094592B2 (ja) * 2012-10-01 2017-03-15 富士電機株式会社 半導体装置とその製造方法
US9627305B2 (en) 2013-07-11 2017-04-18 Infineon Technologies Ag Semiconductor module with interlocked connection
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
JP6520437B2 (ja) * 2015-06-12 2019-05-29 富士電機株式会社 半導体装置
WO2017098741A1 (ja) * 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
DE102016208431A1 (de) 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Anordnung mit einem elektrischen Bauteil
JP6842270B2 (ja) * 2016-10-05 2021-03-17 ローム株式会社 半導体装置
US11309232B2 (en) * 2017-10-26 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
WO2019216160A1 (ja) 2018-05-09 2019-11-14 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置
NL2025182B1 (en) * 2020-03-20 2021-10-20 Ampleon Netherlands Bv Electronic package and electronic device comprising the same
US20230253862A1 (en) * 2020-07-13 2023-08-10 Rohm Co., Ltd. Semiconductor device and motor driving system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
JPH05291475A (ja) * 1992-04-06 1993-11-05 Seiko Epson Corp 半導体集積装置
JPH0917946A (ja) * 1995-06-29 1997-01-17 Nec Corp 半導体装置
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
US20060249831A1 (en) * 2005-05-03 2006-11-09 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202049A (ja) 1987-02-17 1988-08-22 Mitsubishi Electric Corp 半導体装置
JPH0828443B2 (ja) * 1987-09-26 1996-03-21 株式会社東芝 半導体装置
JPH01205453A (ja) 1988-02-10 1989-08-17 Mitsubishi Electric Corp リードフレーム
JPH04320054A (ja) 1991-03-23 1992-11-10 Samsung Electron Co Ltd 半導体リードフレーム
JP2859057B2 (ja) 1992-11-27 1999-02-17 三洋電機株式会社 リードフレーム
DE59711299D1 (de) * 1996-11-11 2004-03-18 Infineon Technologies Ag Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
JP3707926B2 (ja) 1998-03-31 2005-10-19 ローム株式会社 リードフレーム、半導体装置および半導体装置の製造方法
JP3862410B2 (ja) 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP2000150763A (ja) * 1998-11-16 2000-05-30 Matsushita Electronics Industry Corp リードフレームおよびリードフレームを用いた半導体装置
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
JP2002203957A (ja) 2000-12-28 2002-07-19 Rohm Co Ltd トランジスタ
JP2003068960A (ja) * 2001-08-30 2003-03-07 Nec Kansai Ltd 半導体装置
JP2004119610A (ja) 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US20080013298A1 (en) * 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US8125060B2 (en) * 2006-12-08 2012-02-28 Infineon Technologies Ag Electronic component with layered frame
US8097934B1 (en) * 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
JP5448727B2 (ja) * 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
JPH05291475A (ja) * 1992-04-06 1993-11-05 Seiko Epson Corp 半導体集積装置
JPH0917946A (ja) * 1995-06-29 1997-01-17 Nec Corp 半導体装置
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
US20060249831A1 (en) * 2005-05-03 2006-11-09 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes

Also Published As

Publication number Publication date
WO2012120568A1 (ja) 2012-09-13
JPWO2012120568A1 (ja) 2014-07-07
US20130320496A1 (en) 2013-12-05
US9111920B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
JP5623622B2 (ja) 半導体装置
US12394733B2 (en) Stacked RF circuit topology
US11881464B2 (en) Stacked RF circuit topology using transistor die with through silicon carbide vias on gate and/or drain
CN1211858C (zh) 高频功率晶体管器件
CN110504922A (zh) 宽带功率晶体管装置和放大器及其制造方法
JP6015963B2 (ja) 半導体パッケージ、その製造方法及び金型
CN111279469B (zh) 具有偏置带的rf放大器封装
JP6273247B2 (ja) 高周波半導体増幅器
US12388007B2 (en) Capacitor networks for harmonic control in power devices
CN113141162A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN108987379B (zh) 具有集成谐波终止特征的半导体封装件
EP2509105A1 (en) Semiconductor device having improved performance for high RF output powers
JPH113916A (ja) 高周波半導体装置及びその製造方法
US20230230904A1 (en) Semiconductor device
JP7666175B2 (ja) 半導体装置およびパッケージ
CN117595810A (zh) 多尔蒂放大器
JP5181424B2 (ja) 高出力増幅器
EP2500938A1 (en) Package for a semiconductor device, and a method of manufacturing such package
US20240194413A1 (en) Stacked integrated passive device
US20250125286A1 (en) Semiconductor device
TW201324695A (zh) 半導體裝置
JP4164013B2 (ja) 半導体装置
CN114582853A (zh) Rf放大器封装
JP2025523353A (ja) フリップ・チップ・ドハティ増幅器デバイス
JP2024502788A (ja) スタックボンドを組み込むデバイス及びそれを形成する方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R151 Written notification of patent or utility model registration

Ref document number: 5623622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151