[go: up one dir, main page]

JP5756830B2 - 半導体基板、半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体基板、半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP5756830B2
JP5756830B2 JP2013115449A JP2013115449A JP5756830B2 JP 5756830 B2 JP5756830 B2 JP 5756830B2 JP 2013115449 A JP2013115449 A JP 2013115449A JP 2013115449 A JP2013115449 A JP 2013115449A JP 5756830 B2 JP5756830 B2 JP 5756830B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
boron
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013115449A
Other languages
English (en)
Other versions
JP2014236050A (ja
Inventor
洋志 鹿内
洋志 鹿内
憲 佐藤
憲 佐藤
博一 後藤
博一 後藤
篠宮　勝
勝 篠宮
慶太郎 土屋
慶太郎 土屋
和徳 萩本
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013115449A priority Critical patent/JP5756830B2/ja
Priority to PCT/JP2014/002403 priority patent/WO2014192227A1/ja
Priority to CN201480031048.7A priority patent/CN105247658B/zh
Priority to KR1020157033777A priority patent/KR101821472B1/ko
Priority to US14/892,034 priority patent/US9520286B2/en
Priority to TW103116419A priority patent/TWI578382B/zh
Publication of JP2014236050A publication Critical patent/JP2014236050A/ja
Application granted granted Critical
Publication of JP5756830B2 publication Critical patent/JP5756830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8171—Doping structures, e.g. doping superlattices or nipi superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体基板、半導体装置、及び、半導体装置の製造方法に関し、特に窒化物半導体層を有する半導体基板、この半導体基板を使った半導体装置、及び、この半導体装置の製造方法に関する。
窒化物半導体層は安価なシリコン基板上やサファイア基板上に形成されることが一般的である。しかし、これらの基板の格子定数と窒化物半導体層の格子定数は大きく異なり、また、熱膨張係数も異なる。このため、基板上にエピタキシャル成長によって形成された窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、窒化物半導体層にクラックの発生や結晶品質の低下が生じやすい。
上記問題を解決するために、基板と窒化物半導体からなる機能層との間に組成の異なる窒化物半導体層を積層したバッファ層を配置することが従来行われていた。
また、窒化物半導体層の特性を改善するために、バッファ層について様々な提案がなされている。
例えば、特許文献１には、転移を抑制するために、バッファ層にボロンを含有させることが開示されている。
また、特許文献２には、結晶性のよいボロン含有窒化アルミ薄膜（機能層）を得るために、バッファ層として、ボロンを含有しその濃度が機能層に近づくほど高くなる窒化アルミ層を用いることが開示されている。
さらに、特許文献３には、ボロン、リンを含むＧａＮ層からなる第１の層と、リンを含むＡｌＩｎＧａＡｓＮ層からなる第２の層とを含むバッファ層を用いることによって、バッファ層中の二次電子ガスを原因とするリーク電流を抑制することが開示されている。
特開２００８−２７７５９０号公報 特開平８−２３９７５２号公報 特開２００５−１２９８５６号公報
上述したように、シリコン基板上やサファイア基板上に形成され窒化物半導体層の特性を改善するために、バッファ層を設けること、及び、バッファ層の構成を最適化することが行われてきた。
しかしながら、発明者らは、以下の問題点があることを見出した。
すなわち、転移を抑制するために、デバイス動作層（機能層）に近い領域までバッファ層中にボロンドープを行うと、動作層に不純物が拡散し、デバイスの特性劣化を生じさせる。
本発明は、上記問題点に鑑みてなされたものであって、転移抑制効果が得られるのに十分なボロンをバッファ層に含有させつつ、動作層までボロンが拡散しない半導体基板、半導体装置、及び、半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン系基板と、前記シリコン系基板上に設けられ、ボロンを含む窒化物系半導体からなるバッファ層と、前記バッファ層上に形成された動作層とを有し、前記バッファ層のボロン濃度は、前記シリコン系基板側から前記動作層側に向かって徐々に減少しているものであることを特徴とする半導体基板を提供する。
このように、バッファ層のボロン濃度は、前記シリコン系基板側から前記動作層側に向かって徐々に減少しているので、バッファ層の下層ではボロン濃度が高く、転移抑制効果が得られ、バッファ層上に形成される動作層のピット発生を抑制することができるとともに、バッファ層の上層ではボロン濃度が低く、動作層への不純物の影響（不純物によるデバイス特性劣化、結晶性の劣化）を抑制することができる。
ここで、前記バッファ層は、ＡｌｙＧａ１−ｙＮからなる第１層とＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる第２層とが繰り返し積層された積層体であって、前記ボロンは、前記第１層および前記第２層の両方に含まれていることが好ましい。
このように、バッファ層のＡｌｙＧａ１−ｙＮからなる第１層、及び、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる第２層の両方にボロンが含まれていることで、より効果的に転移抑制を行うことができる。
また、前記シリコン系基板のボロン濃度が、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高いことが好ましい。
このように、シリコン系基板のボロン濃度が、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高いことで、より効果的に転移抑制を行うことができる。
また、上記目的を達成するために、上述した半導体基板と、前記動作層上に形成された第１電極と、前記動作層上に形成された第２電極とを有し、前記第１電極及び前記第２電極は、前記第１電極から、前記動作層を介して、前記第２電極へと電流が流れるように配置されているものであることを特徴とする半導体装置を提供する。
このように、バッファ層のボロン濃度が、前記シリコン系基板側から前記動作層側に向かって徐々に減少している半導体基板を用いた半導体装置であれば、良好なデバイス特性を得ることができる。
さらに、上記目的を達成するために、シリコン系基板上に、窒化物系半導体からなるバッファ層を形成する工程と、前記バッファ層上に、動作層を形成する工程とを有する半導体装置の製造方法であって、前記バッファ層を形成する工程は、前記バッファ層のボロン濃度が前記シリコン系基板側から前記動作層側に向かって徐々に減少するように、前記バッファ層にボロンを導入する段階を含むことを特徴とする半導体装置の製造方法を提供する。
このような方法により、前記発明の半導体装置を製造することができる。特に、バッファ層を形成する工程が、バッファ層のボロン濃度がシリコン系基板側から動作層側に向かって徐々に減少するようにバッファ層にボロンを導入する段階を含んでいるので、効率よくバッファ層のボロン濃度を、前記シリコン系基板側から前記動作層側に向かって徐々に減少させることができる。
ここで、前記バッファ層にボロンを導入する段階は、熱拡散によってボロンがドープされた前記シリコン系基板から前記バッファ層にボロンを拡散させる段階を含むことができる。
このように、熱拡散によってボロンがドープされた前記シリコン系基板から前記バッファ層にボロンを拡散させて、バッファ層にボロンを導入することで、より効率よくバッファ層のボロン濃度を、前記シリコン系基板側から前記動作層側に向かって徐々に減少させることができる。
また、前記バッファ層にボロンを導入する段階は、前記バッファ層を気相成長によって形成する際に、ドーパントガスを導入することによって気相からボロンをドーピングする段階を含むことができる。
このように、気相成長中にドーパントガスを導入することによって気相からボロンをドーピングして、バッファ層にボロンを導入することで、転移抑制効果が得られるのに十分なボロンをバッファ層に含有させることができる。
また、前記バッファ層として、ＡｌｙＧａ１−ｙＮからなる第１層とＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ＜１）からなる第２層とが繰り返し積層された積層体を形成し、前記ボロンは、前記第１層及び前記第２層の両方に含ませることが好ましい。
このように、バッファ層のＡｌｙＧａ１−ｙＮからなる第１層、及び、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる第２層の両方にボロンを含ませることで、より効果的に転移抑制を行うことができる。
また、前記シリコン系基板のボロン濃度を、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高くすることが好ましい。
このように、シリコン系基板のボロン濃度を、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高くすることで、より効果的に転移抑制を行うことができる。
以上のように、本発明によれば、転移抑制効果が得られるのに十分なボロンをバッファ層に含有させつつ、動作層までボロンが拡散しない半導体基板、半導体装置、及び、半導体装置の製造方法を提供することができる。
本発明の半導体基板の実施態様の一例を示す概略断面図である。 実験例１及び実験例５の半導体基板のボロン濃度プロファイルを示すグラフである。 本発明の半導体装置の実施態様の一例を示す概略断面図である。 実験例１の動作層表面の中央部の観察結果である。 実験例５の動作層表面の中央部の観察結果である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、転移を抑制するために、バッファ層にボロンドープを行う必要があるが、デバイス動作層に近い領域までバッファ層中にボロンドープを行うと、動作層に不純物が拡散し、デバイスの特性劣化を生じさせるという問題点があった。
そこで、本発明者らは、バッファ層にボロンドープを行う場合でも、動作層に不純物が拡散しない半導体基板について鋭意検討を重ねた。
その結果、バッファ層のボロン濃度を、シリコン系基板側から動作層側に向かって徐々に減少させることで、バッファ層の下層ではボロン濃度が高くなり、バッファ層の上層ではボロン濃度が低くなり、動作層のピット発生を抑制することができるとともに、動作層への不純物の影響を抑制することができることを見出し、本発明をなすに至った。
図１は、本発明の半導体基板の一例を示す概略断面図である。
図１に示す本発明の半導体基板１０は、シリコン系基板１２と、シリコン系基板１２上に設けられた初期層１４と、初期層１４上に設けられたバッファ層１６と、バッファ層１６上に設けられた動作層２２を有している。
ここで、シリコン系基板１２は、例えば、ＳｉまたはＳｉＣからなる基板である。また、初期層１４は、例えば、ＡｌＮからなる層である。
バッファ層１６は、窒化物系半導体からなる第一の層１５と、第一の層と組成の異なる窒化物系半導体からなる第二の層１７とが繰り返し積層された積層体とすることができる。第一の層１５は例えば、ＡｌｙＧａ１−ｙＮからなり、第二の層１７は例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる。
具体的には、第一の層１５はＡｌＮとすることができ、第二の層１７はＧａＮとすることができる。
動作層２２は、チャネル層１８と、チャネル層１８上に設けられたバリア層２０とを有することができる。チャネル層１８は例えば、ＧａＮからなり、バリア層２０は例えば、ＡｌＧａＮからなる。
さらに、バッファ層１６はボロンを含んでいて、バッファ層１６のボロン濃度は、シリコン系基板１２側から動作層２２側に向かって徐々に減少している。
バッファ層１６は、上記のようなボロン濃度プロファイルを有しているので、バッファ層１６の下層ではボロン濃度が高く、転移抑制効果が得られ、バッファ層１６上にエピタキシャル成長させる動作層のピット発生を抑制することができる。
また、バッファ層の上層ではボロン濃度が低く、動作層への不純物の影響（不純物によるデバイス特性劣化、結晶性の劣化）を抑制することができる。
また、バッファ層１６において、ボロンが第一の層１５及び第二の層１７の両方に含まれていることが好ましい。
ボロンが第一の層１５及び第二の層１７の両方に含まれていることで、より効果的に転移抑制を行うことができる。
また、シリコン系基板１２のボロン濃度は、バッファ層１６のシリコン系基板側の領域のボロン濃度よりも高いことが好ましい。
シリコン系基板のボロン濃度が、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高いことで、より効果的に転移抑制を行うことができる。
次に、本発明の半導体基板を用いた半導体装置について説明する。
図３は本発明の半導体装置の一例を示す概略断面図である。
図３に示す本発明の半導体装置１１は、シリコン系基板１２と、シリコン系基板１２上に設けられた初期層１４と、初期層１４上に設けられたバッファ層１６と、バッファ層１６上に設けられた動作層２２を有している。
動作層２２は、チャネル層１８と、チャネル層１８上に設けられたバリア層２０を有している。
半導体装置１１はさらに、動作層２２上に設けられた第一電極２６、第二電極２８、制御電極３０を有している。
半導体装置１１において、第一電極２６及び第二電極２８は、第一電極２６から、チャネル層１８内に形成された二次元電子ガス２４を介して、第二電極２８に電流が流れるように配置されている。
第一電極２６と第二電極２８との間に流れる電流は、制御電極３０に印可される電位によってコントロールすることができる。
さらに、バッファ層１６はボロンを含んでいて、バッファ層１６のボロン濃度は、シリコン系基板１２側から動作層２２側に向かって徐々に減少している。
バッファ層１６は、上記のようなボロン濃度プロファイルを有しているので、バッファ層１６の下層ではボロン濃度が高く、転移抑制効果が得られ、バッファ層上に形成される動作層のピット発生を抑制することができる。
また、バッファ層の上層ではボロン濃度が低く、動作層への不純物の影響（不純物によるデバイス特性劣化、結晶性の劣化）を抑制することができる。
次に、本発明の半導体装置の製造方法を説明する。
まず、シリコン系基板１２上に、初期層１４を形成する。具体的には、ＭＯＶＰＥ（有機金属気相成長）法によって、ＡｌＮからなる初期層１４を１０〜３００ｎｍ成長させる。
次に、初期層１４上に、バッファ層１６を形成する。具体的には、ＭＯＶＰＥ法によって、ＡｌＮからなる第一の層１５と、ＧａＮからなる第二の層１７とを交互に成長させる。第一の層１５の膜厚は例えば、３〜７ｎｍであり、第二の層１７の膜厚は例えば、２〜７ｎｍである。
次に、バッファ層１６上に動作層２２を形成する。具体的には、バッファ層１６上に、ＭＯＶＰＥ法によって、ＧａＮからなるチャネル層１８、ＡｌＧａＮからなるバリア層２０を順次成長させる。チャネル層１８の膜厚は例えば、１０００〜４０００ｎｍであり、バリア層２０の膜厚は例えば、１０〜５０ｎｍである。
次に、バリア層２０上に、第一電極２６、第二電極２８、及び、制御電極３０を形成する。第一電極２６及び第二電極２８は例えば、Ｔｉ／Ａｌの積層膜で形成することができ、制御電極３０は例えば、ＳｉＯ、ＳｉＮ等の金属酸化物からなる下層膜と、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ等の金属からなる上層膜の積層膜で形成することができる。
バッファ層１６を形成する工程において、バッファ層１６のボロン濃度がシリコン系基板１２側から動作層２２側に向かって徐々に減少するように、バッファ層１６にボロンを導入している。
ここで、このようなボロン濃度プロファイルにするには、熱拡散によってボロンがドープされたシリコン系基板１２からバッファ層１６にボロンを拡散させることで、バッファ層１６にボロンを導入することができる。
このように、熱拡散によってボロンが高濃度にドープされたシリコン系基板からバッファ層にボロンを拡散させることで、より効率よくバッファ層のボロン濃度を、前記シリコン系基板側から前記動作層側に向かって徐々に減少させることができる。この場合、用いる高濃度ドープシリコン基板のボロン濃度としては、たとえば、５×１０１９ａｔｏｍｓ／ｃｍ３以上とするのが好ましい。
また、バッファ層１６を気相成長によって形成する際に、ドーパントガスを導入することによって気相からボロンをドーピングすることで、バッファ層１６にボロンを導入することもできる。
このとき、バッファ層１６の気相成長中に、ボロンを含むドーパントガスのガス流量を減らしていくように制御することで、バッファ層１６のボロン濃度をシリコン系基板１２側から動作層２２側に向かって徐々に減少させることができる。
このように、気相成長中にドーパントガスを導入することによって気相からボロンをドーピングして、バッファ層１６にボロンを導入することで、シリコン系基板１２のボロン濃度を高くしなくても、転移抑制効果が得られるのに十分なボロンをバッファ層１６に含有させることができる。
もちろん、熱拡散とガスドープを両方おこなうようにしてもよい。
実験例
以下、実験例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実験例１）
２ｍΩ・ｃｍの基板抵抗率を有し、５×１０１９ａｔｏｍｓ／ｃｍ３のボロン濃度を有するシリコン単結晶基板を用いて、これにバッファ層１６、動作層２２を形成して図１に示したような半導体基板を作製した。
なお、熱拡散によってボロンがドープされたシリコン基板１２からバッファ層１６にボロンを拡散させることで、バッファ層１６にボロンを導入した。
実験例１の半導体基板について、ＳＩＭＳ測定により、半導体基板の深さ方向のボロン濃度プロファイルを測定した。測定結果を図２に示す。
また、実験例１の半導体基板について、動作層２２の中央部の表面を顕微鏡観察した。表面観察結果を図４に示す。図４からわかるように実験例１の半導体基板の動作層２２表面にはピット（欠陥）が見られない。
また、表面観察結果からピット密度（個／ｃｍ２）を計算した。その結果を表１に示す。
（実験例２）
実験例１と同様にして、半導体基板を作製した。ただし、３〜４ｍΩ・ｃｍの基板抵抗率を有し、３×１０１９ａｔｏｍｓ／ｃｍ３のボロン濃度を有するシリコン基板を用いた。
実験例２の半導体基板について、実験例１と同様にして、動作層２２の中央部の表面を観察した。表面観察結果からピット密度（個／ｃｍ２）を計算した。その結果を表１に示す。
（実験例３）
実験例１と同様にして、半導体基板を作製した。ただし、７〜９ｍΩ・ｃｍの基板抵抗率を有し、１×１０１９ａｔｏｍｓ／ｃｍ３のボロン濃度を有するシリコン基板を用いた。
実験例３の半導体基板について、実験例１と同様にして、動作層２２の中央部の表面を観察した。表面観察結果からピット密度（個／ｃｍ２）を計算した。その結果を表１に示す。
（実験例４）
実験例１と同様にして、半導体基板を作製した。ただし、１１〜１３ｍΩ・ｃｍの基板抵抗率を有し、７．５×１０１８ａｔｏｍｓ／ｃｍ３のボロン濃度を有するシリコン基板を用いた。
実験例４の半導体基板について、実験例１と同様にして、動作層２２の中央部の表面を観察した。表面観察結果からピット密度（個／ｃｍ２）を計算した。その結果を表１に示す。
（実験例５）
実験例１と同様にして、半導体基板を作製した。ただし、１５〜１６ｍΩ・ｃｍの基板抵抗率を有し、５×１０１８ａｔｏｍｓ／ｃｍ３のボロン濃度を有するシリコン基板を用いた。
実験例５の半導体基板について、実験例１と同様にして、ＳＩＭＳ測定により、半導体基板の深さ方向のボロン濃度プロファイルを測定した。測定結果を図２に示す。
また、実験例５の半導体基板について、動作層２２の中央部の表面を観察した。表面観察結果を図５に示す。図５からわかるように実験例５の半導体基板の動作層２２表面にはピット（図中の白点）が多数見られる。また、表面観察結果からピット密度（個／ｃｍ２）を計算した。その結果を表１に示す。
Figure 0005756830
表１からわかるように、シリコン基板のボロン濃度が高い（シリコン基板の基板抵抗率が低い）ほど、動作層２２の表面のピット密度（すなわち、欠陥密度）は、小さくなっている。
動作層２２の表面のピット密度が小さい実験例１は、図２からわかるように、動作層２２の表面のピット密度が大きい実験例５と比較して、バッファ層１６中のボロン濃度が高いとともに、動作層に向かって徐々に減少している。これにより、実験例１はバッファ層１６における転移抑制効果が得られたため、動作層２２の表面のピット密度が小さくなったものと考えられる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…半導体基板、 １１…半導体装置、 １２…基板、 １４…初期層、
１５…第一の層、 １６…バッファ層、 １７…第二の層、 １８…チャネル層、
２０…バリア層、 ２２…動作層（機能層）、 ２４…二次元電子ガス、
２６…第一電極、 ２８…第二電極、 ３０…制御電極。

Claims (9)

  1. シリコン系基板と、
    前記シリコン系基板上に設けられ、ボロンを含む窒化物系半導体からなるバッファ層と、
    前記バッファ層上に形成された動作層とを有し、
    前記バッファ層のボロン濃度は、前記シリコン系基板側から前記動作層側に向かって徐々に減少しているものであることを特徴とする半導体基板。
  2. 前記バッファ層は、ＡｌｙＧａ１−ｙＮからなる第１層とＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる第２層とが繰り返し積層された積層体であって、
    前記ボロンは、前記第１層および前記第２層の両方に含まれていることを特徴とする請求項１に記載の半導体基板。
  3. 前記シリコン系基板のボロン濃度は、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高いことを特徴とする請求項１又は請求項２に記載の半導体基板。
  4. 請求項１乃至請求項３のいずれか一項に記載の半導体基板と、
    前記動作層上に形成された第１電極と、
    前記動作層上に形成された第２電極とを有し、
    前記第１電極及び前記第２電極は、前記第１電極から、前記動作層を介して、前記第２電極へと電流が流れるように配置されているものであることを特徴とする半導体装置。
  5. シリコン系基板上に、窒化物系半導体からなるバッファ層を形成する工程と、
    前記バッファ層上に、動作層を形成する工程とを有する半導体装置の製造方法であって、
    前記バッファ層を形成する工程は、
    前記バッファ層のボロン濃度が前記シリコン系基板側から前記動作層側に向かって徐々に減少するように、前記バッファ層にボロンを導入する段階
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記バッファ層にボロンを導入する段階は、熱拡散によってボロンがドープされた前記シリコン系基板から前記バッファ層にボロンを拡散させる段階を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記バッファ層にボロンを導入する段階は、前記バッファ層を気相成長によって形成する際に、ドーパントガスを導入することによって気相からボロンをドーピングする段階を含むことを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
  8. 前記バッファ層として、ＡｌｙＧａ１−ｙＮからなる第１層とＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ＜１）からなる第２層とが繰り返し積層された積層体を形成し、
    前記ボロンは、前記第１層及び前記第２層の両方に含ませることを特徴とする請求項５乃至請求項７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記シリコン系基板のボロン濃度を、前記バッファ層の前記シリコン系基板側の領域のボロン濃度よりも高くすることを特徴とする請求項５乃至請求項８のいずれか一項に記載の半導体装置の製造方法。
JP2013115449A 2013-05-31 2013-05-31 半導体基板、半導体装置、及び、半導体装置の製造方法 Active JP5756830B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013115449A JP5756830B2 (ja) 2013-05-31 2013-05-31 半導体基板、半導体装置、及び、半導体装置の製造方法
PCT/JP2014/002403 WO2014192227A1 (ja) 2013-05-31 2014-05-02 半導体基板、半導体装置、及び、半導体装置の製造方法
CN201480031048.7A CN105247658B (zh) 2013-05-31 2014-05-02 半导体基板、半导体装置及半导体装置的制造方法
KR1020157033777A KR101821472B1 (ko) 2013-05-31 2014-05-02 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
US14/892,034 US9520286B2 (en) 2013-05-31 2014-05-02 Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
TW103116419A TWI578382B (zh) 2013-05-31 2014-05-08 A semiconductor substrate, a semiconductor device, and a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115449A JP5756830B2 (ja) 2013-05-31 2013-05-31 半導体基板、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014236050A JP2014236050A (ja) 2014-12-15
JP5756830B2 true JP5756830B2 (ja) 2015-07-29

Family

ID=51988282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013115449A Active JP5756830B2 (ja) 2013-05-31 2013-05-31 半導体基板、半導体装置、及び、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9520286B2 (ja)
JP (1) JP5756830B2 (ja)
KR (1) KR101821472B1 (ja)
CN (1) CN105247658B (ja)
TW (1) TWI578382B (ja)
WO (1) WO2014192227A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6464860B2 (ja) 2015-03-23 2019-02-06 株式会社デンソー 排気ガス再循環装置
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
DE102016223622A1 (de) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP7720768B2 (ja) * 2021-10-28 2025-08-08 株式会社東芝 窒化物半導体、半導体装置、及び、窒化物半導体の製造方法
EP4231335B1 (en) * 2022-02-16 2024-06-19 Siltronic AG A heteroepitaxial wafer for the deposition of gallium nitride

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716440B2 (ja) 1995-03-01 2005-11-16 住友電気工業株式会社 ホウ素含有窒化アルミニウム薄膜および製造方法
DE69521409T2 (de) 1995-03-01 2002-05-16 Sumitomo Electric Industries, Inc. Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
JP3762221B2 (ja) * 1998-04-10 2006-04-05 マサチューセッツ・インスティテュート・オブ・テクノロジー シリコンゲルマニウムエッチング停止層システム
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
JP2005005657A (ja) * 2003-06-09 2005-01-06 Sc Technology Kk 電界効果トランジスタの結晶層構造
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP2005129856A (ja) 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
CN100466177C (zh) * 2004-09-02 2009-03-04 张宇顺 硅基片ⅲ族氮基半导体生长方法
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2008277590A (ja) * 2007-04-27 2008-11-13 Shimei Semiconductor Co Ltd 半導体基材及び半導体素子並びにその製造方法
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5919626B2 (ja) 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US9231097B2 (en) * 2012-02-07 2016-01-05 Mediatek Inc. HVMOS transistor structure having offset distance and method for fabricating the same
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6173854B2 (ja) * 2013-09-20 2017-08-02 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP6199730B2 (ja) * 2013-12-25 2017-09-20 株式会社東芝 電流センサ及び電流センサモジュール

Also Published As

Publication number Publication date
US20160111273A1 (en) 2016-04-21
WO2014192227A1 (ja) 2014-12-04
TWI578382B (zh) 2017-04-11
US9520286B2 (en) 2016-12-13
KR101821472B1 (ko) 2018-01-23
TW201513174A (zh) 2015-04-01
CN105247658A (zh) 2016-01-13
KR20160015230A (ko) 2016-02-12
CN105247658B (zh) 2018-02-13
JP2014236050A (ja) 2014-12-15

Similar Documents

Publication Publication Date Title
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP5804768B2 (ja) 半導体素子及びその製造方法
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
JP5756830B2 (ja) 半導体基板、半導体装置、及び、半導体装置の製造方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2017017088A (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6652042B2 (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
CN113424326B (zh) 一种半导体结构及其制备方法
JP2005277358A (ja) 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP2005277047A (ja) 半導体積層構造およびトランジスタ素子
JP6239017B2 (ja) 窒化物半導体基板
JP4748945B2 (ja) トランジスタ素子の作製方法
JP6735078B2 (ja) 半導体基体及び半導体装置
JP2014236080A (ja) 半導体装置
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2012151234A (ja) 電界効果型トランジスタ
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
KR20130142415A (ko) 질화갈륨계 반도체 소자 및 제조방법
JP5519547B2 (ja) トランジスタ素子
JP2021061385A (ja) 窒化物半導体基板および窒化物半導体装置
JP2014236201A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141119

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141225

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5756830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250