JP5807048B2 - Calibration device, image display device with calibration function - Google Patents
Calibration device, image display device with calibration function Download PDFInfo
- Publication number
- JP5807048B2 JP5807048B2 JP2013208157A JP2013208157A JP5807048B2 JP 5807048 B2 JP5807048 B2 JP 5807048B2 JP 2013208157 A JP2013208157 A JP 2013208157A JP 2013208157 A JP2013208157 A JP 2013208157A JP 5807048 B2 JP5807048 B2 JP 5807048B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- transmission
- clock
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0693—Calibration of display systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Transfer Systems (AREA)
Description
本発明は,キャリブレーション装置,及びキャリブレーション機能付き画像表示装置に関する。 The present invention relates to a calibration device and an image display device with a calibration function.
特開2009―047877号公報には,チップオングラス(COG)型表示モジュールが開示されている。 Japanese Unexamined Patent Application Publication No. 2009-047877 discloses a chip on glass (COG) type display module.
COG型表示モジュールはガラス基板上に複数の駆動装置と配線を配置する。ガラス基板上の配線は,通常のPCB上の配線に比べて抵抗が高いため,配線による信号品質の劣化が大きい,配線ごとの特性のばらつきが大きいという問題がある。 In the COG type display module, a plurality of driving devices and wirings are arranged on a glass substrate. Since the wiring on the glass substrate has a higher resistance than the wiring on the normal PCB, there is a problem that the signal quality is greatly deteriorated due to the wiring, and the characteristic variation of each wiring is large.
そこで,本発明は,表示モジュール(特にCOG型表示モジュール)における各配線ごとの伝送特性を最適にするキャリブレーション装置や,そのようなキャリブレーション装置を搭載した表示モジュールを提供することを目的とする。 Accordingly, an object of the present invention is to provide a calibration device that optimizes transmission characteristics for each wiring in a display module (in particular, a COG type display module), and a display module equipped with such a calibration device. .
本発明は,基本的には,送信装置(タイミングコントローラ)がマスターとなり,伝送状況を把握することで,ドライバを含めた伝送システム全体を制御し,これにより配線特性にばらつきがあっても容易に調整できるという知見に基づく。一般に,COG型表示モジュールは,配線とドライバとが既に存在するため,タイミングコントローラ側でインプリメントされた系の調整を行うことで,適切な駆動を確保できる。この系では,タイミングコントローラが,キャリブレーションパターンを高速レーンで送信する。そしてドライバが受信したデータを低速チャネルで返送する。タイミングコントローラは,このデータを受け取り,タイミングコントローラのキャリブレーションエンジンがドライバの受信状況を判定する。そして,キャリブレーションエンジンが解析状況に応じて,タイミングコントローラ側の強度,タイミングや,ドライバ側のイコライザの調整や,CDRのタイミング調整を行う。 In the present invention, basically, the transmission device (timing controller) becomes a master and grasps the transmission status to control the entire transmission system including the driver, which makes it easy even if there are variations in wiring characteristics. Based on the knowledge that it can be adjusted. In general, since a COG type display module already has wiring and a driver, appropriate driving can be ensured by adjusting the system implemented on the timing controller side. In this system, the timing controller transmits a calibration pattern in a high-speed lane. Then, the data received by the driver is returned on the low-speed channel. The timing controller receives this data, and the calibration engine of the timing controller determines the reception status of the driver. The calibration engine adjusts the strength and timing on the timing controller side, the equalizer on the driver side, and the CDR timing according to the analysis status.
本発明の第1の側面は,第1の送信部11と,データ生成部13と,キャリブレーションエンジン15とを有する送信装置1に関する。この送信装置1の例は,画像表示装置などにおいて用いられるタイミングコントローラである。
The first aspect of the present invention relates to a
第1の送信部11は,第1の配線31を介して,受信装置41へデータを送信するための要素である。
The
データ生成部13は,第1の送信部11が送信するデータを生成する要素である。
The
キャリブレーションエンジン15は,データ生成部13が生成するキャリブレーション信号を制御するための要素である。キャリブレーションエンジン15は,キャリブレーション信号が,データに埋め込まれているクロックビットに対して所定のタイミング量だけタイミングをずれるようにデータ生成部13が生成するキャリブレーション信号を制御する。キャリブレーション信号を制御する指令を受け取ったデータ生成部13は,適切なタイミングでキャリブレーション信号を生成することとなる。所定のタイミング量は,受信装置41がデータのエッジ部分をサンプリングできる量であり,具体的な例は,0.5ビット分である。
The
この送信装置の好ましい例は,受信装置41が受信したデータを受け取る第1の受信部17をさらに有するものである。
そして,キャリブレーションエンジン15は,タイミング調整指令生成部21を有するものである。
タイミング調整指令生成部21は,データ生成部13が生成するキャリブレーション信号のタイミングを調整するためのタイミング調整指令を生成する要素である。
そして,データ生成部13は,タイミング調整指令生成部21から受け取ったタイミング調整指令に基づいてデータのタイミングを調整する。
A preferred example of this transmission device further includes a
The
The timing adjustment
Then, the
この送信装置の好ましい例は,第1の強度調整部23をさらに有するとともに,キャリブレーションエンジン15が,エッジ解析部19と,第1の強度調整指令生成部25を,さらに有するものである。エッジ解析部19は,第1の受信部17がキャリブレーション信号に関する情報を受け取った場合に,受け取ったキャリブレーション信号のエッジ部分を解析する要素である。
第1の強度調整部23は,第1の送信部11が送信するデータの強度を調整する要素である。
強度調整指令生成部25は,エッジ解析部19が解析したキャリブレーション信号のエッジ部分の情報に基づいて,第1の強度調整部23が調整する強度に関する第1の強度調整指令を生成する要素である。
そして,第1の強度調整部23は,第1の強度調整指令生成部25からの第1の強度調整指令に基づいて,第1の送信部11が送信するデータの強度を調整する。
A preferred example of this transmission apparatus further includes a first
The first
The intensity adjustment
Then, the first
本発明の第2の側面は,先に説明した送信装置と,受信装置41と第2の配線61を含む送受信装置に関する。
そして,受信装置41は,第2の受信部43と,記憶部45と,第2の送信部47とを有する。
第2の受信部43は,第1の配線31を経たデータを受信する要素である。
記憶部45は,データ受信部43が受信したデータを記憶する要素である。
第2の送信部47は,記憶部45が記憶したデータを第2の配線61を経て第1の受信部17へ送信する要素である。
The second aspect of the present invention relates to a transmitting / receiving apparatus including the transmitting apparatus described above, the receiving
The
The second receiving
The
The
本発明の第2の側面の好ましい側面は,受信装置が,第2の受信部43が受信したデータがキャリブレーション信号か否か判別するデコーダ部48をさらに有するものである。
In a preferred aspect of the second aspect of the present invention, the receiving apparatus further includes a
本発明の第2の側面の好ましい側面は,受信装置41は,第2の強度調整部49とクロック・データリカバリ部51とをさらに有するものである。そして,送信装置1のキャリブレーションエンジン15は,第2の強度調整指令生成部27とCDR調整部29とを有する。
第2の強度調整部49は,第2の受信部43が受信したデータの強度を調整する要素である。
クロック・データリカバリ部51は,第2の受信部43が受信したデータからクロックとデータを復元する要素である。
第2の強度調整指令生成部27は,エッジ解析部19が解析したキャリブレーション信号のエッジ部分の情報に基づいて,第2の強度調整部49の強度調整指令を生成する要素である。
CDR調整部29は,クロック・データリカバリ部51のデータ−クロック間スキュー調整指令を生成する要素である。
そして,第2の強度調整部49は,第1の送信部11及び第2の受信部43を経た強度調整指令に基づいて,第2の受信部43が受信したデータの強度を調整する。
また,クロック・データリカバリ部51は,第1の送信部11及び第2の受信部43を経たデータ−クロック間スキュー調整指令に基づいて第2の受信部43が受信したデータのクロックを復元する。
In a preferred aspect of the second aspect of the present invention, the
The second
The clock /
The second intensity adjustment
The
Then, the second
The clock /
本発明の第3の側面は,上記したいずれかの送受信装置と,第2の受信部43が受信したデータに基づいて画像表示を行うための画像表示部71と,を有する画像表示装置に関する。
The third aspect of the present invention relates to an image display device having any of the above-described transmission / reception devices and an
本発明は,表示モジュール(特にCOG型表示モジュール)における各配線ごとの伝送特性を最適にするキャリブレーション装置や,そのようなキャリブレーション装置を搭載した表示モジュールを提供することができる。 The present invention can provide a calibration device that optimizes the transmission characteristics of each wiring in a display module (particularly a COG type display module), and a display module equipped with such a calibration device.
図1は,本発明の送受信装置を説明するためのブロック図である。 FIG. 1 is a block diagram for explaining a transmitting / receiving apparatus of the present invention.
図1に示されるように,本発明の送信装置1は,第1の送信部11と,データ生成部13と,キャリブレーションエンジン15とを有する。この送信装置1の例は,画像表示装置などにおいて用いられるタイミングコントローラである。
As shown in FIG. 1, the
第1の送信部11は,第1の配線31を介して,受信装置41へデータを送信するための要素である。
The
データ生成部13は,第1の送信部11が送信するデータを生成する要素である。
The
キャリブレーションエンジン15は,データ生成部13が生成するキャリブレーション信号を制御するための要素である。キャリブレーションエンジン15は,キャリブレーション信号が,データに埋め込まれているクロックビットに対して所定のタイミング量だけタイミングをずれるようにデータ生成部13が生成するキャリブレーション信号を制御する。キャリブレーション信号を制御する指令を受け取ったデータ生成部13は,適切なタイミングでキャリブレーション信号を生成することとなる。所定のタイミング量は,受信装置41が前記データのエッジ部分をサンプリングできる量であり,具体的な例は,0.5ビット分である。
The
この送信装置の好ましい例は,受信装置41が受信したデータを受け取る第1の受信部17をさらに有するものである。
そして,キャリブレーションエンジン15は,タイミング調整指令生成部21を有するものである。キャリブレーションエンジン15は,後述するように,エッジ解析部19を有していてもよい。
タイミング調整指令生成部21は,送信装置41での受信状況を分析するためにデータ生成部13が生成するキャリブレーション信号のタイミングを調整するためのタイミング調整指令を生成する要素である。タイミング調整指令生成部21は,エッジ解析部19による解析結果に基づいて,キャリブレーション信号のタイミングを調整しても良い。
そして,データ生成部13は,タイミング調整指令生成部21から受け取ったタイミング調整指令に基づいてデータのタイミングを調整する。
A preferred example of this transmission device further includes a
The
The timing adjustment
Then, the
この送信装置の好ましい例は,第1の強度調整部23をさらに有するとともに,キャリブレーションエンジン15が,エッジ解析部19と強度調整指令生成部25をさらに有するものである。第1の強度調整部23は,第1の送信部11が送信するデータの強度を調整する要素である。エッジ解析部19は,第1の受信部17がキャリブレーション信号に関する情報を受け取った場合に,受け取ったキャリブレーション信号のエッジ部分を解析する要素である。強度調整指令生成部25は,エッジ解析部19が解析したキャリブレーション信号のエッジ部分の情報に基づいて,第1の強度調整部23が調整する強度に関する第1の強度調整指令を生成する要素である。
そして,第1の強度調整部23は,強度調整指令生成部25からの第1の強度調整指令に基づいて,第1の送信部11が送信するデータの強度を調整する。
A preferred example of this transmission apparatus further includes a first
Then, the first
本発明の第2の側面は,先に説明した送信装置と,受信装置41と第2の配線61を含む送受信装置に関する。
そして,受信装置41は,第2の受信部43と,記憶部45と,第2の送信部47とを有する。
第2の受信部43は,第1の配線31を経たデータを受信する要素である。
記憶部45は,データ受信部43が受信したデータを記憶する要素である。
第2の送信部47は,記憶部45が記憶したデータを第2の配線61を経て第1の受信部17へ送信する要素である。
The second aspect of the present invention relates to a transmitting / receiving apparatus including the transmitting apparatus described above, the receiving
The
The
The
The
本発明の第2の側面の好ましい側面は,受信装置が,第2の受信部43が受信したデータがキャリブレーション信号か否か判別するデコーダ部48をさらに有するものである。
In a preferred aspect of the second aspect of the present invention, the receiving apparatus further includes a
本発明の第2の側面の好ましい側面は,受信装置41は,第2の強度調整部49とクロック・データリカバリ部51とをさらに有するものである。そして,送信装置1のキャリブレーションエンジン15は,第2の強度調整指令生成部27とCDR調整部29とを有する。
第2の強度調整部49は,第2の受信部43が受信したデータの強度を調整する要素である。
クロック・データリカバリ部51は,第2の受信部43が受信したデータからクロックとデータを復元する要素である。
第2の強度調整指令生成部27は,エッジ解析部19が解析したキャリブレーション信号のエッジ部分の情報に基づいて,第2の強度調整部49の強度調整指令を生成する要素である。
In a preferred aspect of the second aspect of the present invention, the receiving
The second
The clock /
The second intensity adjustment
調整部29は,クロック・データリカバリ部51のデータ−クロック間スキュー調整指令を生成する要素である。
そして,第2の強度調整部49は,第1の送信部11及び第2の受信部43を経た強度調整指令に基づいて,第2の受信部43が受信したデータの強度を調整する。
また,クロック・データリカバリ部51は,第1の送信部11及び第2の受信部43を経たデータ−クロック間スキュー調整指令に基づいて自身のデータ−クロック間スキューを調整し,第2の受信部43が受信したデータからクロックとデータを復元する。
The
Then, the second
Further, the clock /
本発明の第3の側面は,上記したいずれかの送受信装置と,第2の受信部43が受信したデータに基づいて画像表示を行うための画像表示部71と,を有する画像表示装置に関する。
The third aspect of the present invention relates to an image display device having any of the above-described transmission / reception devices and an
図2は,本実施例の送信装置110および受信装置120の構成を示すブロック図である。図2に示されるように,送信装置110は,受信部111,制御部112,クロック生成部113,および送信部114を有する。送信装置110の送信部114は,エンコーダ部213,フリップフロップ部212,出力バッファ部211,位相シフト部214を含む。また,受信装置120は,入力バッファ部121,クロック・データリカバリ(CDR)部122,デコーダ部123,記憶部124,および送信部125を備える。
FIG. 2 is a block diagram illustrating the configuration of the
送信装置110のエンコーダ部213は,制御部112の指示をうけて入力される画像表示データやキャリブレーションに必要なデータなど,多ビットのパラレルデータを1ビットのシリアルデータに変換し,フリップフロップ部212へ出力する。
The
クロック生成部113は,出力データの出力タイミングを生成するもとになる基準クロックを位相シフト部214へ出力する。
The
位相シフト部214は,クロック生成部113から出力される基準クロックが入力され,制御部112により指示される位相シフト量だけ基準クロックの位相を変化させてフリップフロップ部212へ出力する。
The
フリップフロップ部212は,エンコーダ部213から出力されるデータを位相シフト部214から出力されるクロックにより指示されるタイミングに調整してデータを出力バッファ部211に出力する。
The flip-
出力バッファ部211は,フリップフロップ部212から出力されるデータに対し,制御部112から指示される予等化の強度などの調整を行い,その調整後のデータを受信装置120へ送信する。
The
送信装置110の受信部111は,受信装置120の送信部125から送られてきたデータを受信し制御部112へ出力する。
The
送信装置110の制御部112は,送信装置110と受信装置120の両方を制御する。詳細の説明は各ブロックの説明の後に行う。
The
受信装置120の入力バッファ部121は,送信装置110から送信されたデータを受信し,等化強度の設定に従い入力波形を整形し,クロック・データリカバリ部122に出力する。入力バッファ部121は,複数の等化強度の設定を備え,制御部112の指示により等化の強度を変更する。
The
クロック・データリカバリ部122は,入力バッファ部121からのデータを受信し,そのデータからクロックとデータを抽出し,抽出したデータとクロックをデコーダ部123へ出力する。
The clock /
デコーダ部123は,クロック・データリカバリ部122から出力されたデータの種類を識別する。クロック・データリカバリ部122から出力されたデータが後段の画像表示部における画像表示に用いられる通常データである場合には後段に出力する。また,デコーダ部123はクロック・リカバリ部から出力されたデータがキャリブレーションに必要なデータである場合は記憶部124に出力する。また,デコーダ部123はクロック・リカバリ部から出力されたデータが入力バッファ部121やクロック・データリカバリ部122の制御用データである場合はそれぞれ該当のブロックにデータを出力する。
The
記憶部124は,クロック・データリカバリ部122から出力されたデータがキャリブレーションに必要なデータであるとき,デコーダ部123の指示によりデータを記憶する。
The
受信装置120の送信部125は,記憶部124から出力されたデータを送信装置110に送信する。
The
制御部112は,データ送信部114によるデータ送信を制御する。具体的には,制御部112はエンコーダ部213から出力されるデータを制御する。制御部112は,受信装置120でのデータの受信状況を分析する為に位相シフト部214も制御する。また制御部112は受信部111により受信されたデータに基づきデータ送信部114の出力バッファ211から送信されるデータの予等化の強度を制御する。
The
制御部112は,受信装置120の入力バッファ部121やクロック・データリカバリ部122によるデータ受信に関しても制御を行う。制御部112は受信部111により受信されたデータに基づき,送信装置110から受信装置120制御用のデータを送信することにより,受信装置120の入力バッファ部121における波形等化の強度を制御する。制御部112は受信部111により受信されたデータに基づき,送信装置110から受信装置120制御用のデータを送信することにより,クロック・データリカバリ部122におけるデータとサンプリングクロック間のスキューも調整する。
The
制御部112は,送信部114の出力バッファ211から送信されるデータの予等化の強度,受信装置120の入力バッファ部121における等化の強度,および受信装置120のクロック・データリカバリ部122におけるスキューのすべてを制御するのが望ましいが,これらのうちいずれか一つ以上のものを制御することとしてもよい。
The
図3は,本実施例における送信装置110から送信され,受信装置120で受信されるデータのフォーマットを示す。受信装置120が送信装置110から送信されるデータからクロックとデータを抽出できるように,一定間隔で「01」のクロックビットを埋め込む。図中のD[0]の「1」及びD[n−1]の「0」がクロックビットにあたる。このクロックビットによる立ち上りエッジをリファレンスエッジと呼ぶ。受信装置120のクロック・データリカバリ部122は,このクロックビットによる一定間隔で受信されるリファレンスエッジを基準として入力データをサンプリングするサンプリングクロックを生成し,入力データをラッチする。
FIG. 3 shows a format of data transmitted from the
次に図4〜図5を用いて送信装置110から受信装置120に伝送されるキャリブレーション用データについて説明する。
Next, calibration data transmitted from the
制御部112からエンコーダ部213が制御されてデータ送信部114から出力されるデータの例は,画像表示部における画像表示にも用いられるデータ,受信装置120のクロック・データリカバリ部122におけるデータ受信状況の分析の開始を示す分析開始データ,実際の分析に使用する分析データ,受信装置120が分析データをサンプリングして得たデータを受信装置120の送信部125から送信することを指示する送信指示データ,受信装置120の入力バッファ部121における波形等化強度やクロック・データリカバリ部122におけるスキュー調整の設定に用いられる制御データ,受信装置120から特に意味のあるデータを送る必要がない期間に送るダミーデータの6種類になるが,大きく分けると,画像表示部における画像表示に用いられる通常データとキャリブレーション期間に使われるキャリブレーション用データの2つになる。
Examples of data output from the
図4は,本実施例における送信装置110から送信され受信装置120により受信されるデータを示す図である。同図(a)は通常データを示し,同図(b)はキャリブレーション用データを示す。キャリブレーション用データはキャリブレーションの開始を示す分析開始データ,分析データ,送信開始データ,制御データ,ダミーデータを含む。通常データとキャリブレーション用データの判別はD[1]ビットの極性によって行われる。実施例ではD[1]ビットが0の時は通常データ,D[1]ビットが1の時はキャリブレーション用データとしている。判定ビットの位置はD[1]でなくてもよいし,極性は逆でもよい。
FIG. 4 is a diagram illustrating data transmitted from the
分析開始データ,送信開始データ,制御データ,ダミーデータは受信装置120の受信状態が最適ではない状態でも正しく受信できるように3ビット以上同じビット続けて送ることにより,確実に受信装置120がデータを認識できるようにしている。分析データはこの受信状況によって伝送の状態を判定する為,この限りではない。
Analysis start data, transmission start data, control data, and dummy data are transmitted by the same bit continuously for 3 bits or more so that the
図5は,実施例における送信装置110から送信され,受信装置120で受信される通常データと分析データの受信装置120内部のサンプリングクロックとのタイミングを比較して示す図である。同図(a)は通常データを示し,同図(b)は分析データを示す。
FIG. 5 is a diagram comparing the timing of normal data transmitted from the
送信装置110から通常データが送信されて受信装置120により受信される通常データをサンプリングするクロック(図中における「受信装置内部クロック」)は同図(a)に示されるように,リファレンスエッジを基準に生成され,データのほぼ真ん中をサンプリングできるように,クロック・データリカバリ部122により制御される。このデータとクロックの相対位置に関しては分析開始データ,送信開始データ,制御データ,ダミーデータも同じである。
A clock for sampling normal data transmitted from the
これに対して,同図(b)に示されるように,受信装置120により受信される分析データは受信装置120で受信されるリファレンスエッジを基準に生成されたクロックがデータの遷移(エッジ)部分に位置するように構成されている。
On the other hand, as shown in FIG. 5B, the analysis data received by the receiving
すなわち送信装置110において制御部112は通常データ,分析開始データ,送信開始データ,制御データ,およびダミーデータを送信する場合と比較して,分析データを送信する際はクロックビットはそのままにそれ以外のビットをリファレンスエッジに対して相対的に0.5ビットずらしたパターンを送信する。
That is, in the
結果的に受信装置120では通常データを受信するときとまったく同じ動作で,分析データを受信する際はデータの遷移をサンプリングすることができる。
As a result, the receiving
次に図7〜図8を用いて送信装置110から送信された分析データを受信装置120がサンプリングした分析サンプルドデータをつかって制御部が送信装置110の予等化,受信装置120の等化の過不足を判定する方法を説明する。
Next, the control unit performs pre-equalization of the
図7(a)は送信装置110の予等化,受信装置120の等化の過不足を判定する分析データの概要を示し,同図(b)は送信装置110の予等化と受信装置120の等化の過不足に対する,伝送路によってなまった分析データとクロック・データリカバリ部122内のサンプリングクロック(図中では矢印で表記)の関係を示すものである。
FIG. 7A shows an outline of analysis data for determining whether the
送信装置110の予等化と受信装置120の等化の組み合わせが弱すぎる状態を図では「アンダーイコライズ」と表記,最適な状態を図では「最適」と表記,強すぎる状態を図では「オーバーイコライズ」と表記している。
A state where the combination of the pre-equalization of the
受信装置120のクロック・リカバリ部で生成される各ビットをサンプリングするクロックはクロックビットの立ち上りエッジであるリファレンスエッジを基準に生成される。さらに波形の鈍りは前のビットが後のビットのタイミングに影響を与えることから,クロックビット付近のパターンと受信状況を判定する際に使われるビット(図ではD[x]ビットのみ)付近のパターンが違うとサンプリングクロックとデータの相対位置が変わる。この相対位置の変化より波形の鈍り具合,送信装置110の予等化,受信装置120の等化の効果を判定することができる。
A clock for sampling each bit generated by the clock recovery unit of the receiving
実施例において分析データはクロックビット付近には同じビットが続くようなパターンであり,受信状況を判定する際に使われるビット(図ではD[x]ビットのみ)は直前でビットが反転するようなパターンから構成されている。伝送路による波形の鈍りが大きく,予等化,等化が弱いアンダーイコライズの状態では急激に変化する「101」のようなパターンの「0」になるビットが正しい「0」論理レベルまで到達する前に「1」に戻る為,遷移をサンプリングしているD[x]が「1」と判定される。また伝送路による波形の鈍りに対して,予等化,等化が強すぎるオーバーイコライズの場合は急激に変化する「101」の「0」のビットの際に過剰に反応し,波形が下側にオーバーシュートする為にその波形の立ち上りエッジをサンプリングすると,「0」がサンプリングされる。伝送路による波形の鈍りに対して,予等化,等化の設定が最適な場合はD[x]をサンプリングするクロックがちょうどデータの遷移をサンプリングすることになり,「1」と「0」がほぼ同じ割合でサンプリングされることになる。 In the embodiment, the analysis data has a pattern in which the same bits continue in the vicinity of the clock bits, and the bits (only D [x] bits in the figure) used in determining the reception status are such that the bits are inverted immediately before. It consists of patterns. A bit that becomes “0” in a pattern such as “101” that changes rapidly in an under-equalized state where the waveform becomes dull due to the transmission line and weakly pre-equalized and equalized reaches the correct “0” logic level. Since it returns to “1” before, D [x] sampling the transition is determined to be “1”. In addition, in the case of over-equalization where pre-equalization and equalization are too strong against the waveform dullness due to the transmission line, it reacts excessively when the “0” bit of “101” changes rapidly, and the waveform is on the lower side. When the rising edge of the waveform is sampled to overshoot, “0” is sampled. When the pre-equalization and equalization settings are optimal for waveform dullness due to the transmission line, the clock for sampling D [x] will just sample data transitions, and "1" and "0" Will be sampled at approximately the same rate.
図8は,送信装置110の予等化,受信装置120の等化の調整を行う際の,受信装置120のクロック・データリカバリ部122によってサンプリングされた分析サンプルドデータと送信装置110の制御部112の判定の対応表を示したものである。
FIG. 8 shows the analysis sampled data sampled by the clock /
送信装置110の制御部112は,受信装置120から返されてくるこの分析サンプルドデータから図8のような判定基準をもとに,現状の設定で波形の予等化,等化の過不足を判定し,最適なところにもっていく。
The
なお本実施例は1分析データに対し1ビットのみのサンプリング結果を分析サンプルドデータとして受信装置120の送信部125が送信装置110に返信し,制御部112がこのデータをもとに,判定を行っている。しかし,1分析データのうち多ビットの結果を使用してもよい。
In this embodiment, a sampling result of only 1 bit for one analysis data is returned as analysis sampled data by the
次に図9を用いて送信装置110から送信された分析データを受信装置120がサンプリングした分析サンプルドデータを受信した送信装置110の制御部112が,クロック・データリカバリ部122におけるデータとサンプリングクロックの位相関係を判定する方法を説明する。
Next, the
波形の鈍りを検出する際と同じく受信装置120のクロック・データリカバリ部122で生成される各ビットをサンプリングするクロックはクロックビットのリファレンスエッジを基準に生成される。クロック・データリカバリ部122で発生するデータとクロックの位相差(スキュー)を検出するためには,前述の波形の鈍りによる前のビットが後のビットのタイミングに影響を与える符号間干渉の影響を無視できるようにする必要がある。クロックビット付近のパターンと位相差を判定する際に使われるビット(図ではD[x]ビットのみ)付近のパターンを同じにすることによりこれを実現する。これにより波形の鈍りなどの外部要因はキャンセルされる為,クロック・データリカバリ部122内で発生するデータとサンプリングクロックのスキューを検出できる。
The clock for sampling each bit generated by the clock /
実施例において分析データはクロックビット付近に同じビットが続くようなパターン,クロック・データリカバリ部122内のデータとサンプリングクロック間のスキューを判定する際に使われるビット(図ではD[x]ビットのみ)付近もクロックビット付近と同じパターンから構成されている。
In the embodiment, the analysis data has a pattern in which the same bits follow the clock bits, bits used to determine the skew between the data in the clock /
サンプリングクロックがデータより位相がすすんでいる(同図(b)左のケース)と,そのサンプリング結果は常に「0」になり,サンプリングクロックがデータより位相が遅れている(同図(b)右のケース)と,そのサンプリング結果は常に「1」となる。またサンプリングクロックとデータの位相が揃っていると,「1」と「0」が同じ頻度でサンプリングされる。 If the sampling clock is more phased than the data (the case in the left of the figure (b)), the sampling result is always “0”, and the phase of the sampling clock is behind the data (the right of the figure (b)) And the sampling result is always “1”. If the sampling clock and data are in phase, “1” and “0” are sampled at the same frequency.
図10は,クロック・データリカバリ部122内のデータとサンプリングクロック間のスキュー調整時の受信装置120のクロック・データリカバリ部122によってサンプリングされた分析サンプルドデータと送信装置110の制御部112の判定の対応表を示したものである。
FIG. 10 shows the analysis sampled data sampled by the clock /
送信装置110の制御部112は受信装置120から返されてくるこの分析サンプルドデータから図10のような判定基準をもとに,現状の設定でデータとサンプリングクロックの位相関係を判定し,最適なところにもっていく。
The
次に図6を用いて実施例における送信装置110と受信装置120との間のデータ送受信のタイミングの概要を説明する。この図には上から順に送信装置110から受信装置120への送信されるデータ,受信装置120の記憶部124におけるキャリブレーション用データの記憶,送信装置110の送信部114によるデータの送信の返信,ならびに,制御部112から受信装置120の該当部を制御,のタイミングが示されている。
Next, an outline of timing of data transmission / reception between the
送信装置110の送信部114は制御部112の制御のもと,画像表示部における画像表示に用いられる通常データ(図中では「ノーマル」と表記),受信装置120におけるデータ受信状態を検出する為の分析データ(図中では「CA」と表記),このデータの開始を示す分析開始データ(図中では「分析開始」と表記),記憶部124に記憶されているクロック・データリカバリ部122によって分析データをサンプリングした分析サンプルドデータを受信装置120の送信部125から送信するタイミングを指示する送信指示データ(図中では「送信指示」と表記),送信装置110の送信部125から送信された分析サンプルドデータをもとに制御部112で受信装置120のクロック・データリカバリ部122におけるデータ受信状態の分析をもとに受信装置120の該当ブロックを制御する制御データ(図中では「CC」と表記),の各データを所定のタイミングで受信装置120へ送信する。
Under the control of the
送信装置110は電源投入時や画像データのブランキング時など画像表示に用いられる通常データ以外の期間にキャリブレーション期間を設け,分析開始データ,分析データ,送信指示データ,制御データを送信する。受信装置120からの分析サンプルドデータを受信している際など,特に送信部114からデータを送る必要のない期間はダミーデータ(図中では「ダミー」と表記)を送信する。
The
受信装置120では,受信されたデータがキャリブレーションの開始を示す分析開始データであるとデコーダ部123により判断されるとその後に受信される分析データをサンプリングした分析サンプルドデータとして記憶部124で記憶する。また受信されたデータが送信開始データであるとデコーダ部123で判断されると記憶部124に保存されていた分析サンプルドデータを送信部125より送信する。さらに受信されたデータが各ブロックを制御する制御データであるとデコーダ部123により判断されると,該当するブロックの制御を制御データの内容に従って制御する。
In the receiving
記憶部124は,クロック・データリカバリ部122が分析データをサンプリングして得られたすべての分析サンプルドデータを記憶してもいいが,その一部を記憶してもいいし,積算などの演算をして記憶してもよい。
The
次に図11〜図13を用いて送信装置110の制御部112による受信装置120のクロック・データリカバリ部122のデータ,クロック間スキュー調整,送信装置110の予等化および受信装置120の等化強度の調整のフローについて説明する。
Next, the data of the clock /
まず図11に実施例のオートキャリブレーションの全体のフローを示す。最初に受信装置120のクロック・データリカバリ部122のデータ,クロック間スキューを調整した後,送信装置110の予等化強度および受信装置120の等化強度の調整を行う。
First, FIG. 11 shows an overall flow of auto-calibration of the embodiment. First, after adjusting the data and the clock-to-clock skew of the clock /
図12は,実施例における送信装置110の制御部112による受信装置120のクロック・データリカバリ部122のデータ,クロック間スキュー調整のフローチャートである。まず調整を行うタイミングが電源投入直後の場合は初期値の設定を行い,ブランク期間の場合は前回のキャリブレーションの結果を引き継ぐため,特に設定は行わない。送信装置110が受信装置120に対して,分析開始データ,分析データ,送信開始データを送信し,受信装置120はそれらを受け,分析サンプルドデータを送信装置110に送り返す。送信装置の制御部112はこれを受け取って,データ,クロック間スキューの状態の判断を行い,その判断結果に基づいて以下のような手順で調整を行う。
FIG. 12 is a flowchart of the adjustment of the skew between the data and the clock of the clock /
送信装置110の制御装置は,クロックとデータの位相が揃っていると判断した場合はそのままキャリブレーションを終了する。またそれ以外と判断した場合は以下のような調整を行う。
When the control device of the
送信装置110の制御部112は,クロックに対してデータが進んでいると判断した場合は,データを所定の値だけ遅くする設定をするか,クロックを所定の値だけ進ませる制御を行う。
When the
送信装置110の制御部112は,クロックに対してデータが遅れていると判断した場合は,データを所定の値だけ進ませるかクロックを所定の値だけ遅らせる制御を行う。
When it is determined that the data is delayed with respect to the clock, the
送信装置110の制御部112は,以上の調整処理が終了すると,再び,送信装置110から受信装置120へ分析開始データを送り,調整の一連のプロセスをクロックとデータの位相が揃っていると判定されるまで繰り返す。
When the above adjustment processing is completed, the
図13は,実施例における送信装置110の制御部112による送信装置110の予等化の強度,および,受信装置120の等化の強度を調整するフローチャートである。まず調整を行うタイミングが電源投入直後の場合は初期値の設定を行い,ブランク期間の場合は前回のキャリブレーションの結果を引き継ぐため,特に設定は行わない。送信装置110が受信装置120に対して,分析開始データ,分析データ,送信開始データを送信し,受信装置120はそれらを受け,分析サンプルドデータを送信装置110に送り返す。送信装置110の制御部112はこれを受け取って,送信部114の予等化と受信装置120の等化による波形整形状態の判断を行い,その判断結果に基づいて以下のような手順で調整を行う。
FIG. 13 is a flowchart for adjusting the pre-equalization strength of the
送信装置110の制御装置112は,送信部114の予等化と受信装置120の等化による波形整形状態が最適と判断した場合はそのままキャリブレーションを終了する。またそれ以外と判断した場合は以下のような調整を行う。
When it is determined that the waveform shaping state by the pre-equalization of the
送信装置110の制御部112は,現状の送信装置110の予等化強度と受信装置120の等化の強度の組み合わせでは弱すぎて,波形鈍りを補正しきれていない判断した場合(図中では「アンダーイコライズ」と表記)は送信装置110の予等化の強度を所定の値だけ上げる制御を行う。
When the
送信装置110の制御部112は,現状の送信装置110の予等化強度と受信装置120の等化の強度の組み合わせでは強すぎて,波形がオーバーシュートなどを起こし,むしろ受信装置120にとって受信しにくい波形になっていると判断した場合(図中では「オーバーイコライズ」と表記)は,受信装置120の等化の強度を所定の値だけ下げる制御を行う。
The
送信装置110の制御部112は,以上の調整処理が終了すると,再び,送信装置110から受信装置120へ分析開始データを送り,調整の一連のプロセスを送信部114の予等化と受信部111の等化による波形整形状態が最適と判定されるまで繰り返す。
When the above adjustment processing is completed, the
図14は,位相シフト部214によりフリップフロップへ出力される基準クロックの生成方法を示す。同図(a)は回路の構成を示す図であり,同図(b)はタイミングチャートを示すものである。
FIG. 14 shows a method of generating a reference clock output to the flip-flop by the
基準クロックから出力される多相のクロック(図中では「基準クロック_Clock_n」と表記,nは整数)を受け,基準クロック_Clock_1と基準クロック_Clock_3の組み合わせよりClock_1を生成する。また基準クロック1から0.5ビット分位相がずれた基準クロック_Clock_mと基準クロック_Clock_m+2の組み合わせよりClock_2を生成する。よってClock_1とClock_2はお互いに位相が0.5ビット分ずれた位相関係になる。通常はClock_1を基準クロックとして出力し,分析データの0.5ビットずれたデータを出力する場合はセレクト信号により,Clock_1より0.5ビットずれたClock_2を選択することにより,出力クロックを0.5ビット遅くする。
A multi-phase clock output from the reference clock (indicated as “reference clock_Clock_n” in the figure, n is an integer) is received, and Clock_1 is generated from a combination of the reference clock_Clock_1 and the reference clock_Clock_3. Clock_2 is generated from the combination of the reference clock_Clock_m and the reference clock_Clock_m + 2 that are 0.5 bits out of phase with the
図15は,送信装置110のバッファにおける予等化の強度の変え方の実現方法を示す。同図(a)は回路構成,同図(b)は予等化の強度を変える際の真理値表,同図(c)は出力波形を示すものである。
FIG. 15 shows a method for realizing how to change the strength of pre-equalization in the buffer of the
予等化は,バッファから出力された波形が伝送路などの影響で鈍り劣化することを予測しあらかじめもっとも影響の受けやすい波形の高周波成分を強調するものである。実施例では出力強度の異なる子バッファを並列に配置し,これら子バッファを一定期間,一定量オン,オフさせることにより同図(c)に示されるような前のビットから変化のあった場合の振幅に対し,前のビットと同じビットの振幅を下げるような所望の波形を作り出している。図16は受信装置120の入力バッファ部121における等化の強度の変え方の実現方法を示す。同図(a)は回路構成,同図(b)は設定により入力バッファ部121の周波数特性を示すものである。
In pre-equalization, the waveform output from the buffer is predicted to be dull and deteriorated due to the influence of the transmission line and the like, and the high-frequency component of the waveform that is most susceptible to the influence is previously emphasized. In the embodiment, child buffers having different output intensities are arranged in parallel, and when these child buffers are turned on and off by a certain amount for a certain period, there is a change from the previous bit as shown in FIG. A desired waveform is generated to reduce the amplitude of the same bit as the previous bit with respect to the amplitude. FIG. 16 shows a method of realizing how to change the equalization intensity in the
等化は,入力バッファ部121に入力される伝送路などの影響で鈍り劣化した波形の高周波成分を強調することでより後段のクロック・データリカバリ部122が受けやすいようなきれいな波形に整形し直す技術である。実施例では同図(a)のような回路を用い,抵抗または容量の値を変更することで,同図(b)のように異なった周波数特性を実現している。この抵抗値または容量値を送信装置110の制御部112からの指示に従い変更する。
The equalization is performed by reshaping the high-frequency component of the waveform that has been dull and deteriorated due to the influence of the transmission line or the like input to the
本発明は,電気機器産業で利用されうる。 The present invention can be used in the electrical equipment industry.
1 送信装置
11 第1の送信部
13 データ生成部
15 キャリブレーションエンジン
17 第1の受信部
19 エッジ解析部
21 タイミング調整指令生成部
23 第1の強度調整部
25 強度調整指令生成部
27 第2の強度調整指令生成部
29 CDR調整部
31 第1の配線
41 受信装置
43 第2の受信部
45 記憶部
47 第2の送信部
48 デコーダ部
49 第2の強度調整部
51 クロック・データリカバリ部
61 第2の配線
71 画像表示部
DESCRIPTION OF
Claims (8)
第1の送信部(11)が送信する前記データ及び前記キャリブレーション信号を生成するデータ生成部(13)と,
前記データ生成部(13)が生成する前記キャリブレーション信号を制御するためのキャリブレーションエンジン(15)と,
を有する送信装置であって,
前記キャリブレーションエンジン(15)は,
前記キャリブレーション信号が,前記データに埋め込まれているクロックビットに対して所定のタイミング量だけタイミングをずれるように,前記データ生成部(13)が生成する前記キャリブレーション信号を制御する,
送信装置(1)。 A first transmission unit (11) for transmitting the data and the calibration signal in which the clock bit is embedded to the reception device (41) via the first wiring (31);
The data and the data generation unit that generates the calibration signal first transmission unit (11) sends (13),
The data generation unit and the calibration signal calibration engine for controlling the (13) produces (15),
A transmission device comprising:
The calibration engine (15)
The calibration signal, so as to shift the timing by a predetermined time amount to the clock bits that are embedded in the data, controlling said calibration signal by the data generating unit (13) is produced,
Transmitting device (1).
前記受信装置(41)が受信したデータを受け取る第1の受信部(17)をさらに有し,
前記データ生成部(13)が生成する前記キャリブレーション信号のタイミングを調整するためのタイミング調整指令を生成するタイミング調整指令生成部(21)を有し,
前記データ生成部(13)は,前記タイミング調整指令生成部(21)から受け取ったタイミング調整指令に基づいて,前記キャリブレーション信号が前記データに埋め込まれているクロックビットに対して0.5ビット分のタイミング量だけずれるように,前記キャリブレーション信号のタイミングを調整する
送信装置。 The transmission device according to claim 1,
A first receiving unit (17) for receiving data received by the receiving device (41);
Wherein the data generation unit (13) a timing adjustment command generation unit for generating a timing adjustment command to adjust the timing of the calibration signal generated has a (21),
The data generation unit (13), based on the timing adjustment command received from the timing adjustment command generation unit (21), outputs 0.5 bits of the calibration signal with respect to the clock bits embedded in the data. A transmission device that adjusts the timing of the calibration signal so as to be shifted by the timing amount .
第1の送信部(11)が送信する前記データの強度を調整する第1の強度調整部(23)をさらに有し,
前記キャリブレーションエンジン(15)は,
前記キャリブレーションエンジン(15)は,第1の受信部(17)が前記キャリブレーション信号に関する情報を受け取った場合に,受け取った前記キャリブレーション信号のエッジ部分を解析するエッジ解析部(19)と,
前記エッジ解析部(19)が解析した前記キャリブレーション信号のエッジ部分の情報に基づいて,第1の強度調整部(23)が調整する強度に関する第1の強度調整指令を生成する強度調整指令生成部(25)をさらに有し,
第1の強度調整部(23)は,前記強度調整指令生成部(25)からの第1の強度調整指令に基づいて,第1の送信部(11)が送信する前記データの強度を調整する,
送信装置。 The transmission device according to claim 2,
Further comprising first intensity adjuster (23) to the first transmission portion (11) to adjust the intensity of the data to be transmitted,
The calibration engine (15)
The calibration engine (15) when the first receiver (17) receives the information on the calibration signal, the edge analysis unit for analyzing the edges of the calibration signals received (19),
Based on the information of the edge portion of the calibration signal the edge analyzing unit (19) is analyzed, the intensity adjustment command generation first intensity adjuster (23) to generate a first intensity adjustment command relating to the intensity adjusting Part (25),
First intensity adjuster (23), based on the first intensity adjustment command from the intensity adjustment command generation unit (25), a first transmission section (11) adjusts the intensity of the data to be transmitted ,
Transmitter device.
前記受信装置(41)は,
第1の配線(31)を経た前記データ及び前記キャリブレーション信号を受信する第2の受信部(43)と,
前記データ受信部(43)が受信した前記キャリブレーション信号を記憶する記憶部(45)と,
前記記憶部(45)が記憶した前記キャリブレーション信号を第2の配線(61)を経て第1の受信部(17)へ送信するための第2の送信部(47)と,
を有する,
送受信装置。 A transmission / reception apparatus comprising the transmission apparatus according to claim 3 or 4, the reception apparatus (41), and a second wiring (61),
The receiver (41)
A second reception unit that receives the data and the calibration signal has passed through the first wiring (31) and (43),
A storage unit (45) for storing the calibration signal received by the data receiving unit (43);
A second transmission unit (47) for transmitting the calibration signal stored in the storage unit (45) to the first reception unit (17) via the second wiring (61);
Have
Transmitter / receiver.
前記受信装置(41)は,
第2の受信部(43)が受信した前記データの強度を調整する第2の強度調整部(49)と,
第2の受信部(43)が受信した前記データのクロックを復元するためのクロック・データリカバリ部(51)と,をさらに有し,
前記キャリブレーションエンジン(15)は,前記エッジ解析部(19)が解析した前記キャリブレーション信号のエッジ部分の情報に基づいて,第2の強度調整部(49)の強度調整指令を生成する第2の強度調整指令生成部(27)と,
前記クロック・データリカバリ部(51)のデータ−クロック間スキュー調整指令を生成するためのCDR調整部(29)と,を有し,
第2の強度調整部(49)は,第1の送信部(11)及び第2の受信部(43)を経た前記強度調整指令に基づいて,第2の受信部(43)が受信したデータの強度を調整し,
前記クロック・データリカバリ部(51)は,第1の送信部(11)及び第2の受信部(43)を経た前記データ−クロック間スキュー調整指令に基づいてデータ−クロック間スキューを調整し,第2の受信部(43)が受信した前記データからクロックとデータを復元する,
送受信装置。 The transmission / reception device according to claim 3,
The receiver (41)
Second intensity adjustment unit second receiving section (43) adjusts the intensity of the data received and (49),
Clock data recovery unit for the second receiver (43) to restore the said data reception clock (51), further comprising a,
The calibration engine (15), the edge analysis section (19) is based on the information of the edge portion of the calibration signal analyzed, second to generate an intensity adjustment command of the second intensity adjuster (49) Strength adjustment command generation unit (27) of
A CDR adjustment unit (29) for generating a data-clock skew adjustment command of the clock / data recovery unit (51),
The second intensity adjustment unit (49) receives data received by the second reception unit (43) based on the intensity adjustment command passed through the first transmission unit (11) and the second reception unit (43). Adjusting the strength of
The clock / data recovery unit (51) adjusts a data-clock skew based on the data-clock skew adjustment command passed through the first transmission unit (11) and the second reception unit (43), to restore the clock and data from the data second receiver (43) receives,
Transmitter / receiver.
第2の受信部(43)が受信した前記データに基づいて画像表示を行うための画像表示部(71)と,
を有する画像表示装置。 A transmission / reception device according to any one of claims 5 to 7,
Image display unit for displaying an image based on the data in which the second receiver (43) receives the (71),
An image display apparatus.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013208157A JP5807048B2 (en) | 2013-08-26 | 2013-10-03 | Calibration device, image display device with calibration function |
| PCT/JP2014/069035 WO2015029636A1 (en) | 2013-08-26 | 2014-07-17 | Calibration device and image display device with calibration function |
| CN201480030075.2A CN105324809B (en) | 2013-08-26 | 2014-07-17 | The image display device of calibrating installation, attached calibration function |
| KR1020157035516A KR101718413B1 (en) | 2013-08-26 | 2014-07-17 | Calibration device and image display device with calibration function |
| TW103125735A TWI559273B (en) | 2013-08-26 | 2014-07-28 | Calibration device, image display device with calibration function |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013174049 | 2013-08-26 | ||
| JP2013174049 | 2013-08-26 | ||
| JP2013208157A JP5807048B2 (en) | 2013-08-26 | 2013-10-03 | Calibration device, image display device with calibration function |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015065628A JP2015065628A (en) | 2015-04-09 |
| JP2015065628A5 JP2015065628A5 (en) | 2015-06-25 |
| JP5807048B2 true JP5807048B2 (en) | 2015-11-10 |
Family
ID=52586211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013208157A Active JP5807048B2 (en) | 2013-08-26 | 2013-10-03 | Calibration device, image display device with calibration function |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP5807048B2 (en) |
| KR (1) | KR101718413B1 (en) |
| CN (1) | CN105324809B (en) |
| TW (1) | TWI559273B (en) |
| WO (1) | WO2015029636A1 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
| JP2004356939A (en) * | 2003-05-29 | 2004-12-16 | Fujitsu Component Ltd | Remote unit and remote system |
| JP4533715B2 (en) * | 2004-10-07 | 2010-09-01 | 川崎マイクロエレクトロニクス株式会社 | Phase comparator |
| JP4624423B2 (en) * | 2005-09-06 | 2011-02-02 | 三洋電機株式会社 | Receiver |
| JP4922680B2 (en) * | 2005-09-20 | 2012-04-25 | 三洋電機株式会社 | Wireless device and communication system using the same |
| JP2009047877A (en) | 2007-08-20 | 2009-03-05 | Epson Imaging Devices Corp | Chip-on glass type display module and its mounting inspection method |
| GB0822659D0 (en) * | 2008-12-12 | 2009-01-21 | Astrium Ltd | Multiport amplifier adjustment |
| JP5670622B2 (en) | 2009-04-23 | 2015-02-18 | ザインエレクトロニクス株式会社 | Transmission device, reception device, transmission / reception system, and image display system |
| US8564433B2 (en) * | 2010-10-13 | 2013-10-22 | International Business Machines Corporation | Location and time-based action triggering notification system and method |
-
2013
- 2013-10-03 JP JP2013208157A patent/JP5807048B2/en active Active
-
2014
- 2014-07-17 WO PCT/JP2014/069035 patent/WO2015029636A1/en active Application Filing
- 2014-07-17 KR KR1020157035516A patent/KR101718413B1/en active Active
- 2014-07-17 CN CN201480030075.2A patent/CN105324809B/en active Active
- 2014-07-28 TW TW103125735A patent/TWI559273B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105324809A (en) | 2016-02-10 |
| TWI559273B (en) | 2016-11-21 |
| WO2015029636A1 (en) | 2015-03-05 |
| TW201508719A (en) | 2015-03-01 |
| KR20160009648A (en) | 2016-01-26 |
| CN105324809B (en) | 2017-09-22 |
| JP2015065628A (en) | 2015-04-09 |
| KR101718413B1 (en) | 2017-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11489703B2 (en) | Edge based partial response equalization | |
| JP4331641B2 (en) | Receiver circuit having equalization circuit | |
| US9515856B2 (en) | Offset and decision feedback equalization calibration | |
| EP2972928B1 (en) | Multi-wire single-ended push-pull link with data symbol transition based clocking | |
| EP2241050B1 (en) | Receiver with enhanced clock and data recovery | |
| EP3297238B1 (en) | Semiconductor device | |
| US9800436B2 (en) | Receiver and control method for receiver | |
| CN102064927B (en) | Time sequence error correction system and method | |
| JP2008124714A (en) | Semiconductor integrated circuit device | |
| JP5807048B2 (en) | Calibration device, image display device with calibration function | |
| KR20150057631A (en) | Receiver, system including the receiver and calibration method therof | |
| US10598776B2 (en) | Method for determining sampling phase of sampling clock signal and associated electronic device | |
| US9484967B1 (en) | Method for duty cycle distortion detection through decision feedback equalizer taps | |
| JP2014033347A (en) | Adaptive equalizer, equalizer adjustment method, semiconductor device using the same and information network device | |
| WO2010150624A1 (en) | Equalization device, equalization method, and program | |
| US20090168931A1 (en) | Method and apparatus for jitter compensation in receiver circuits using nonlinear dynamic phase shifting technique based on bit history pattern | |
| US7447511B2 (en) | Method and device for equalizing mode selection | |
| JP5204040B2 (en) | Transmission circuit and parameter adjustment method | |
| JP2016131291A (en) | Reception circuit, transmission / reception circuit, and integrated circuit | |
| JP2013211600A (en) | Termination resistor adjustment circuit, and termination resistance adjusting method | |
| JP5791090B2 (en) | Phase control device and phase control method | |
| WO2007097032A1 (en) | Circuit board, information processor and transmitting method | |
| US20150280869A1 (en) | Signal transmission system, transmission apparatus, receiver apparatus, signal transmission method, transmission apparatus control program, and receiver apparatus control program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150511 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150511 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5807048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316805 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |