[go: up one dir, main page]

JP6064928B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6064928B2
JP6064928B2 JP2014024988A JP2014024988A JP6064928B2 JP 6064928 B2 JP6064928 B2 JP 6064928B2 JP 2014024988 A JP2014024988 A JP 2014024988A JP 2014024988 A JP2014024988 A JP 2014024988A JP 6064928 B2 JP6064928 B2 JP 6064928B2
Authority
JP
Japan
Prior art keywords
lead frame
insulating film
coating
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014024988A
Other languages
Japanese (ja)
Other versions
JP2015153838A (en
Inventor
修平 堀本
修平 堀本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014024988A priority Critical patent/JP6064928B2/en
Publication of JP2015153838A publication Critical patent/JP2015153838A/en
Application granted granted Critical
Publication of JP6064928B2 publication Critical patent/JP6064928B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本明細書に開示の技術は、半導体装置に関する。   The technology disclosed in this specification relates to a semiconductor device.

特許文献１に開示されている半導体装置は、半導体チップと、半導体チップが固定されたリードフレームと、半導体チップ及びリードフレームを封止する封止樹脂とを備えている。リードフレームは絶縁膜により被覆されている。封止樹脂は絶縁膜に密着している。   The semiconductor device disclosed in Patent Document 1 includes a semiconductor chip, a lead frame to which the semiconductor chip is fixed, and a sealing resin that seals the semiconductor chip and the lead frame. The lead frame is covered with an insulating film. The sealing resin is in close contact with the insulating film.

特開平７−０４５７５５号公報Japanese Patent Laid-Open No. 7-045755

特許文献１に開示の半導体装置では、温度変化により封止樹脂が収縮することがある。封止樹脂が収縮すると封止樹脂に密着している絶縁膜がリードフレームから剥離することがある。絶縁膜がリードフレームから剥離すると絶縁性が損なわれることがある。   In the semiconductor device disclosed in Patent Document 1, the sealing resin may shrink due to a temperature change. When the sealing resin contracts, the insulating film that is in close contact with the sealing resin may be peeled off from the lead frame. If the insulating film is peeled off from the lead frame, the insulating property may be impaired.

そこで本明細書は、リードフレームから絶縁膜が剥がれることを防ぐことができる半導体装置を提供することを目的とする。   Therefore, an object of the present specification is to provide a semiconductor device that can prevent an insulating film from being peeled off from a lead frame.

本明細書に開示する半導体装置は、隣り合う位置に配置された第１半導体チップ及び第２半導体チップと、第１半導体チップの上に配置された第１リードフレームと、第２半導体チップの上に配置され、第１リードフレームと隣り合う位置に配置された第２リードフレームと、を備える。また、半導体装置は、第２リードフレームと向かい合う第１リードフレームの側面を被覆する第１絶縁膜と、第１リードフレームと向かい合う第２リードフレームの側面を被覆する第２絶縁膜と、第１絶縁膜を被覆する第１被膜と、第２絶縁膜を被覆する第２被膜と、を備える。また、半導体装置は、第１半導体チップおよび第２半導体チップを封止すると共に第１リードフレームと第２リードフレームの間に充填され、互いに向かい合う第１被膜及び第２被膜に密着する封止樹脂を備える。   A semiconductor device disclosed in the present specification includes a first semiconductor chip and a second semiconductor chip that are disposed adjacent to each other, a first lead frame that is disposed on the first semiconductor chip, and an upper surface of the second semiconductor chip. And a second lead frame arranged at a position adjacent to the first lead frame. The semiconductor device includes a first insulating film that covers a side surface of the first lead frame facing the second lead frame, a second insulating film that covers a side surface of the second lead frame facing the first lead frame, A first film covering the insulating film and a second film covering the second insulating film are provided. In addition, the semiconductor device seals the first semiconductor chip and the second semiconductor chip, and is filled between the first lead frame and the second lead frame, and sealing resin that adheres to the first coating and the second coating facing each other. Is provided.

このような構成によれば、第１絶縁膜を被覆する第１被膜と第２絶縁膜を被覆する第２被膜とを備えることにより、封止樹脂が収縮したときに、封止樹脂に密着する第１被膜と第２被膜がそれぞれ第１絶縁膜と第２絶縁膜から剥離する。一方、第１絶縁膜と第２絶縁膜は、それぞれ第１リードフレームと第２リードフレームに密着したままになる。したがって、リードフレームから絶縁膜が剥がれることを防ぐことができる。   According to such a configuration, by providing the first film covering the first insulating film and the second film covering the second insulating film, when the sealing resin contracts, the first insulating film adheres closely to the sealing resin. The first film and the second film are peeled off from the first insulating film and the second insulating film, respectively. On the other hand, the first insulating film and the second insulating film remain in close contact with the first lead frame and the second lead frame, respectively. Therefore, it is possible to prevent the insulating film from peeling off from the lead frame.

実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on embodiment. 図１の要部IIの拡大図である。It is an enlarged view of the principal part II of FIG. 半導体装置の要部を拡大して示す上面図である。It is a top view which expands and shows the principal part of a semiconductor device. 半導体装置の要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of a semiconductor device. 従来の半導体装置の要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the conventional semiconductor device. 他の実施形態に係る半導体装置の要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。Furthermore, it is sectional drawing which expands and shows the principal part of the semiconductor device which concerns on other embodiment.

以下、実施形態について添付図面を参照して説明する。図１に示すように、実施形態に係る半導体装置１０は、互いに隣り合う第１半導体チップ３１及び第２半導体チップ３２を備えている。また、半導体装置１０は、第１半導体チップ３１及び第２半導体チップ３２の下に配置された共通リードフレーム２３と、第１半導体チップ３１の上に配置された第１リードフレーム２１と、第２半導体チップ３２の上に配置された第２リードフレーム２２とを備えている。半導体装置１０は、これらの構成を封止する封止樹脂４０を備えている。   Hereinafter, embodiments will be described with reference to the accompanying drawings. As shown in FIG. 1, the semiconductor device 10 according to the embodiment includes a first semiconductor chip 31 and a second semiconductor chip 32 that are adjacent to each other. The semiconductor device 10 includes a common lead frame 23 disposed under the first semiconductor chip 31 and the second semiconductor chip 32, a first lead frame 21 disposed over the first semiconductor chip 31, and a second lead frame 21. And a second lead frame 22 disposed on the semiconductor chip 32. The semiconductor device 10 includes a sealing resin 40 that seals these components.

第１半導体チップ３１及び第２半導体チップ３２としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＷＤ（Free Wheeling Diode）を用いることができる。ＩＧＢＴ及びＦＷＤを用いる場合、例えば第１半導体チップ３１をＩＧＢＴとし、第２半導体チップ３２をＦＷＤとして、第１半導体チップ３１と第２半導体チップ３２を逆並列の状態で配置することができる。半導体チップがＩＧＢＴである場合、半導体チップの内部にはゲート領域、エミッタ領域、コレクタ領域等が形成されている（図示省略）。また、半導体チップがＦＷＤである場合、半導体チップの内部にはアノード領域、カソード領域等が形成されている（図示省略）。   As the first semiconductor chip 31 and the second semiconductor chip 32, for example, an insulated gate bipolar transistor (IGBT) or a free wheeling diode (FWD) can be used. When using IGBT and FWD, the 1st semiconductor chip 31 and the 2nd semiconductor chip 32 can be arranged in the state of antiparallel, for example by making the 1st semiconductor chip 31 into IGBT and the 2nd semiconductor chip 32 as FWD. When the semiconductor chip is an IGBT, a gate region, an emitter region, a collector region, and the like are formed inside the semiconductor chip (not shown). When the semiconductor chip is an FWD, an anode region, a cathode region, and the like are formed inside the semiconductor chip (not shown).

第１半導体チップ３１は、共通リードフレーム２３と第１リードフレーム２１に固定されている。第１半導体チップ３１と第１リードフレーム２１の間にはスペーサー６２が配置されている。第１半導体チップ３１の下面が、はんだ６１を介して共通リードフレーム２３に固定されている。第１半導体チップ３１の上面が、はんだ６１およびスペーサー６２を介して第１リードフレーム２１に固定されている。   The first semiconductor chip 31 is fixed to the common lead frame 23 and the first lead frame 21. A spacer 62 is disposed between the first semiconductor chip 31 and the first lead frame 21. The lower surface of the first semiconductor chip 31 is fixed to the common lead frame 23 via solder 61. The upper surface of the first semiconductor chip 31 is fixed to the first lead frame 21 via the solder 61 and the spacer 62.

第２半導体チップ３２は、共通リードフレーム２３と第２リードフレーム２２に固定されている。第２半導体チップ３２と共通リードフレーム２３の間にはスペーサー６２が配置されている。第２半導体チップ３２の下面が、はんだ６１およびスペーサー６２を介して共通リードフレーム２３に固定されている。第２半導体チップ３２の上面が、はんだ６１を介して第２リードフレーム２２に固定されている。   The second semiconductor chip 32 is fixed to the common lead frame 23 and the second lead frame 22. A spacer 62 is disposed between the second semiconductor chip 32 and the common lead frame 23. The lower surface of the second semiconductor chip 32 is fixed to the common lead frame 23 via solder 61 and spacers 62. The upper surface of the second semiconductor chip 32 is fixed to the second lead frame 22 via the solder 61.

スペーサー６２は、例えば銅やアルミニウム等の導電性を有する金属から形成されている。スペーサー６２は絶縁膜により被覆されていてもよい。   The spacer 62 is made of a conductive metal such as copper or aluminum. The spacer 62 may be covered with an insulating film.

半導体装置１０の作動時には、第１半導体チップ３１の共通リードフレーム２３側の電位と、第２半導体チップ３２の共通リードフレーム２３側の電位が同じ電位になっている。また、第１半導体チップ３１の第１リードフレーム２１側の電位と、第２半導体チップ３２の第２リードフレーム２２側の電位が異なる電位になっている。   During operation of the semiconductor device 10, the potential on the common lead frame 23 side of the first semiconductor chip 31 and the potential on the common lead frame 23 side of the second semiconductor chip 32 are the same potential. The potential on the first lead frame 21 side of the first semiconductor chip 31 and the potential on the second lead frame 22 side of the second semiconductor chip 32 are different.

共通リードフレーム２３は、例えば銅やアルミニウム等の導電性を有する金属から形成されている。共通リードフレーム２３は、上面１１２および下面１１３を有している。共通リードフレーム２３の上面１１２に第１半導体チップ３１および第２半導体チップ３２が固定される。共通リードフレーム２３の下面１１３には図示しない冷却器が固定される。冷却器により、共通リードフレーム２３を介して第１半導体チップ３１および第２半導体チップ３２を冷却することができる。共通リードフレーム２３は絶縁膜により被覆されていてもよい。   The common lead frame 23 is formed from a conductive metal such as copper or aluminum. The common lead frame 23 has an upper surface 112 and a lower surface 113. The first semiconductor chip 31 and the second semiconductor chip 32 are fixed to the upper surface 112 of the common lead frame 23. A cooler (not shown) is fixed to the lower surface 113 of the common lead frame 23. The first semiconductor chip 31 and the second semiconductor chip 32 can be cooled by the cooler through the common lead frame 23. The common lead frame 23 may be covered with an insulating film.

第１リードフレーム２１及び第２リードフレーム２２は、例えば銅やアルミニウム等の導電性を有する金属から形成されている。第１リードフレーム２１は、上面１０２、下面１０３、及び側面１０１を有している。第１リードフレーム２１の下面１０３に第１半導体チップ３１が固定される。第２リードフレーム２２は、上面１０７、下面１０８、及び側面１０６を有している。第２リードフレーム２２の下面１０８に第２半導体チップ３２が固定される。半導体装置１０の作動時には、第１リードフレーム２１と第２リードフレーム２２が異なる電位になっている。第１リードフレーム２１及び第２リードフレーム２２は隣り合って配置されている。   The first lead frame 21 and the second lead frame 22 are made of a conductive metal such as copper or aluminum. The first lead frame 21 has an upper surface 102, a lower surface 103, and a side surface 101. The first semiconductor chip 31 is fixed to the lower surface 103 of the first lead frame 21. The second lead frame 22 has an upper surface 107, a lower surface 108, and a side surface 106. The second semiconductor chip 32 is fixed to the lower surface 108 of the second lead frame 22. During operation of the semiconductor device 10, the first lead frame 21 and the second lead frame 22 are at different potentials. The first lead frame 21 and the second lead frame 22 are arranged adjacent to each other.

第１リードフレーム２１の側面１０１のうち、第２リードフレーム２２と対向している面を第１対向面５１と称する。第２リードフレーム２２の側面１０６のうち、第１リードフレーム２１と対向している面を第２対向面５２と称する。第１対向面５１と第２対向面５２は互いに向かい合っている。第１対向面５１は第２リードフレーム２２と向かい合っている。第２対向面５２は第１リードフレーム２１と向かい合っている。第１リードフレーム２１の側面１０１の上部は湾曲している。第２リードフレーム２２の側面１０６の上部は湾曲している。   Of the side surface 101 of the first lead frame 21, the surface facing the second lead frame 22 is referred to as a first facing surface 51. Of the side surfaces 106 of the second lead frame 22, the surface facing the first lead frame 21 is referred to as a second facing surface 52. The first facing surface 51 and the second facing surface 52 face each other. The first facing surface 51 faces the second lead frame 22. The second facing surface 52 faces the first lead frame 21. The upper part of the side surface 101 of the first lead frame 21 is curved. The upper part of the side surface 106 of the second lead frame 22 is curved.

第１リードフレーム２１は第１絶縁膜１１によって被覆されている。第２リードフレーム２２は第２絶縁膜１２によって被覆されている。第１絶縁膜１１および第２絶縁膜１２は絶縁性を有している。第１絶縁膜１１および第２絶縁膜１２の材料としては、例えばポリイミド樹脂、ポリアミドイミド樹脂を用いることができる。本実施形態では第１絶縁膜１１は第１リードフレーム２１の全面を被覆している。第１絶縁膜１１は、第１リードフレーム２１の第１対向面５１、上面１０２および下面１０３を被覆している。また、本実施形態では第２絶縁膜１２は第２リードフレーム２２の全面を被覆している。第２絶縁膜１２は、第２リードフレーム２２の第２対向面５２、上面１０７および下面１０８を被覆している。第１絶縁膜１１は第１リードフレーム２１に密着している。第２絶縁膜１２は第２リードフレーム２２に密着している。   The first lead frame 21 is covered with the first insulating film 11. The second lead frame 22 is covered with the second insulating film 12. The first insulating film 11 and the second insulating film 12 are insulative. As a material of the first insulating film 11 and the second insulating film 12, for example, a polyimide resin or a polyamideimide resin can be used. In the present embodiment, the first insulating film 11 covers the entire surface of the first lead frame 21. The first insulating film 11 covers the first facing surface 51, the upper surface 102, and the lower surface 103 of the first lead frame 21. In the present embodiment, the second insulating film 12 covers the entire surface of the second lead frame 22. The second insulating film 12 covers the second facing surface 52, the upper surface 107 and the lower surface 108 of the second lead frame 22. The first insulating film 11 is in close contact with the first lead frame 21. The second insulating film 12 is in close contact with the second lead frame 22.

図２及び図３に示すように、第１絶縁膜１１は第１被膜１３によって被覆されている。第２絶縁膜１２は第２被膜１４によって被覆されている。第１被膜１３および第２被膜１４は絶縁性を有している。第１被膜１３および第２被膜１４の材料としては、例えばポリイミド樹脂、ポリアミドイミド樹脂を用いることができる。第１被膜１３および第２被膜１４は、第１被膜１３および第２被膜１４と同様の材料から形成されている。第１被膜１３と第１絶縁膜１１は一体的に形成されている。第２被膜１４と第２絶縁膜１２は一体的に形成されている。第１被膜１３と第２被膜１４は互いに向かい合っている。   As shown in FIGS. 2 and 3, the first insulating film 11 is covered with a first coating 13. The second insulating film 12 is covered with a second coating 14. The first coating 13 and the second coating 14 have insulating properties. As a material for the first coating 13 and the second coating 14, for example, a polyimide resin or a polyamideimide resin can be used. The first coating 13 and the second coating 14 are made of the same material as the first coating 13 and the second coating 14. The first coating 13 and the first insulating film 11 are integrally formed. The second coating 14 and the second insulating film 12 are integrally formed. The first coating 13 and the second coating 14 face each other.

第１被膜１３は、第１リードフレーム２１の第１対向面５１を被覆している第１絶縁膜１１を被覆している。第１被膜１３は、第１対向面５１の上端から下端にわたり第１絶縁膜１１を被覆している。第１リードフレーム２１の第１対向面５１は第１絶縁膜１１と第１被膜１３の２重の膜で覆われる。第１被膜１３は第１絶縁膜１１に剥離可能な強度で貼り付いている。第１被膜１３の端部７１は第１絶縁膜１１に固定されている。   The first coating 13 covers the first insulating film 11 that covers the first facing surface 51 of the first lead frame 21. The first coating 13 covers the first insulating film 11 from the upper end to the lower end of the first facing surface 51. The first facing surface 51 of the first lead frame 21 is covered with a double film of the first insulating film 11 and the first film 13. The first coating 13 is attached to the first insulating film 11 with a peelable strength. The end 71 of the first coating 13 is fixed to the first insulating film 11.

第２被膜１４は、第２リードフレーム２２の第２対向面５２を被覆している第２絶縁膜１２を被覆している。第２被膜１４は、第２対向面５２の上端から下端にわたり第２絶縁膜１２を被覆している。第２リードフレーム２２の第２対向面５２は第２絶縁膜１２と第２被膜１４の２重の膜で覆われる。第２被膜１４は第２絶縁膜１２に剥離可能な強度で貼り付いている。第２被膜１４の端部７２は第２絶縁膜１２に固定されている。   The second coating 14 covers the second insulating film 12 that covers the second facing surface 52 of the second lead frame 22. The second coating 14 covers the second insulating film 12 from the upper end to the lower end of the second facing surface 52. The second facing surface 52 of the second lead frame 22 is covered with a double film of the second insulating film 12 and the second coating 14. The second coating 14 is attached to the second insulating film 12 with a peelable strength. An end 72 of the second coating 14 is fixed to the second insulating film 12.

封止樹脂４０は絶縁性を有している。封止樹脂４０の材料としては、例えばエポキシ樹脂を用いることができる。封止樹脂４０は温度変化により膨張又は収縮する。封止樹脂４０は、第１半導体チップ３１および第２半導体チップ３２を封止している。また、封止樹脂４０は、第１リードフレーム２１、第２リードフレーム２２、および共通リードフレーム２３を封止している。封止樹脂４０は、第１リードフレーム２１の第１対向面５１と第２リードフレーム２２の第２対向面５２との間に充填されている。封止樹脂４０は第１被膜１３と第２被膜１４の間に充填される。封止樹脂４０は第１被膜１３と第２被膜１４に密着している。封止樹脂４０の上端の高さ位置は、第１リードフレーム２１の上面１０２の高さ位置および第２リードフレーム２２の上面１０７の高さ位置とほぼ同じ位置である。   The sealing resin 40 has an insulating property. As a material of the sealing resin 40, for example, an epoxy resin can be used. The sealing resin 40 expands or contracts due to temperature changes. The sealing resin 40 seals the first semiconductor chip 31 and the second semiconductor chip 32. The sealing resin 40 seals the first lead frame 21, the second lead frame 22, and the common lead frame 23. The sealing resin 40 is filled between the first facing surface 51 of the first lead frame 21 and the second facing surface 52 of the second lead frame 22. The sealing resin 40 is filled between the first coating 13 and the second coating 14. The sealing resin 40 is in close contact with the first coating 13 and the second coating 14. The height position of the upper end of the sealing resin 40 is substantially the same as the height position of the upper surface 102 of the first lead frame 21 and the height position of the upper surface 107 of the second lead frame 22.

上述の構成を備える半導体装置１０によれば、封止樹脂４０が温度変化により収縮する場合がある。例えば、封止樹脂４０の温度が高い状態で封止樹脂４０が充填され、その後に封止樹脂４０が冷却されて封止樹脂４０の温度が低下すると、温度低下により封止樹脂４０が収縮することがある。第１リードフレーム２１と第２リードフレーム２２の間に充填されている封止樹脂４０が収縮すると、図４に示すように封止樹脂４０に密着している第１被膜１３及び第２被膜１４が内側に引っ張られる。第１被膜１３及び第２被膜１４は、内側に引っ張られると、それぞれ第１絶縁膜１１および第２絶縁膜１２から剥離する。しかしながら、第１絶縁膜１１および第２絶縁膜１２は、それぞれ第１リードフレーム２１および第２リードフレーム２２に密着したままである。   According to the semiconductor device 10 having the above-described configuration, the sealing resin 40 may shrink due to a temperature change. For example, when the sealing resin 40 is filled in a state where the temperature of the sealing resin 40 is high and then the sealing resin 40 is cooled and the temperature of the sealing resin 40 decreases, the sealing resin 40 contracts due to the temperature decrease. Sometimes. When the sealing resin 40 filled between the first lead frame 21 and the second lead frame 22 contracts, the first coating 13 and the second coating 14 that are in close contact with the sealing resin 40 as shown in FIG. Is pulled inward. When the first coating 13 and the second coating 14 are pulled inward, they are separated from the first insulating film 11 and the second insulating film 12, respectively. However, the first insulating film 11 and the second insulating film 12 remain in close contact with the first lead frame 21 and the second lead frame 22, respectively.

上述の説明から明らかなように、上述の構成を備える半導体装置１０によれば、第１絶縁膜１１を被覆する第１被膜１３と第２絶縁膜１２を被覆する第２被膜１４とを備えている。これにより封止樹脂４０が収縮したときに、第１被膜１３と第２被膜１４がそれぞれ第１絶縁膜１１と第２絶縁膜１２から剥離する一方、第１絶縁膜１１と第２絶縁膜１２がそれぞれ第１リードフレーム２１と第２リードフレーム２２に密着したままになる。したがって、リードフレームから絶縁膜が剥がれることを防ぐことができる。   As is clear from the above description, the semiconductor device 10 having the above-described configuration includes the first film 13 that covers the first insulating film 11 and the second film 14 that covers the second insulating film 12. Yes. Thus, when the sealing resin 40 contracts, the first coating 13 and the second coating 14 are peeled off from the first insulating film 11 and the second insulating film 12, respectively, while the first insulating film 11 and the second insulating film 12 are removed. Remain in close contact with the first lead frame 21 and the second lead frame 22, respectively. Therefore, it is possible to prevent the insulating film from peeling off from the lead frame.

なお、もし第１被膜１３と第２被膜１４が存在せず、封止樹脂４０が第１絶縁膜１１と第２絶縁膜１２に密着していると、封止樹脂４０が収縮したときに、図５に示すように、封止樹脂４０に密着している第１絶縁膜１１と第２絶縁膜１２が内側に引っ張られる。第１絶縁膜１１と第２絶縁膜１２は、内側に引っ張られると、それぞれ第１リードフレーム２１と第２リードフレーム２２から剥離する。そうすると、図５に点線で示すように、第１絶縁膜１１の表面、第２絶縁膜１２の表面、および封止樹脂４０の表面を通じて、第１リードフレーム２１と第２リードフレーム２２が通電してしまうことがある。しかしながら、上述の構成を備える半導体装置１０によれば、第１被膜１３と第２被膜１４を備えているので、第１絶縁膜１１と第２絶縁膜１２がそれぞれ第１リードフレーム２１と第２リードフレーム２２から剥がれることを防ぐことができる。これにより、図５に示すような通電を防ぐことができる。   If the first coating 13 and the second coating 14 are not present and the sealing resin 40 is in close contact with the first insulating film 11 and the second insulating film 12, when the sealing resin 40 contracts, As shown in FIG. 5, the first insulating film 11 and the second insulating film 12 that are in close contact with the sealing resin 40 are pulled inward. When the first insulating film 11 and the second insulating film 12 are pulled inward, they are separated from the first lead frame 21 and the second lead frame 22, respectively. Then, as indicated by a dotted line in FIG. 5, the first lead frame 21 and the second lead frame 22 are energized through the surface of the first insulating film 11, the surface of the second insulating film 12, and the surface of the sealing resin 40. May end up. However, according to the semiconductor device 10 having the above-described configuration, since the first coating 13 and the second coating 14 are provided, the first insulating film 11 and the second insulating film 12 are respectively connected to the first lead frame 21 and the second lead frame 21. It is possible to prevent peeling from the lead frame 22. Thereby, electricity supply as shown in FIG. 5 can be prevented.

なお、半導体装置１０は、以下のように製造することができる。まず、第１リードフレーム２１の表面に第１絶縁膜１１を形成する。第１絶縁膜１１が硬化した後に、第１被膜１３を形成する。同様にして、第２リードフレーム２２の表面に第２絶縁膜１２を形成する。第２絶縁膜１２が硬化した後に、第２被膜１４を形成する。次に、半導体チップ３１、３２を各リードフレーム２１、２２、２３に接続する。次に、半導体チップ３１、３２とリードフレーム２１、２２を封止樹脂４０で封止する。   The semiconductor device 10 can be manufactured as follows. First, the first insulating film 11 is formed on the surface of the first lead frame 21. After the first insulating film 11 is cured, a first film 13 is formed. Similarly, the second insulating film 12 is formed on the surface of the second lead frame 22. After the second insulating film 12 is cured, a second coating 14 is formed. Next, the semiconductor chips 31 and 32 are connected to the lead frames 21, 22, and 23. Next, the semiconductor chips 31 and 32 and the lead frames 21 and 22 are sealed with a sealing resin 40.

また、第１被膜１３および第２被膜１４を形成する方法は特に限定されるものではない。例えば、第１被膜１３を第１絶縁膜１１とは別に作製し、第１被膜１３を第１絶縁膜１１に貼り付けてもよい。また同様に、第２被膜１４を第２絶縁膜１２とは別に作製し、第２被膜１４を第２絶縁膜１２に貼り付けてもよい。あるいは、第１絶縁膜１１と第１被膜１３を一体的に作製し、第１絶縁膜１１の端部７１を折り曲げてもよい。また同様に、第２絶縁膜１２と第２被膜１４を一体的に作製し、第２絶縁膜１２の端部７２を折り曲げてもよい。   Further, the method for forming the first coating 13 and the second coating 14 is not particularly limited. For example, the first coating 13 may be produced separately from the first insulating film 11, and the first coating 13 may be attached to the first insulating film 11. Similarly, the second coating 14 may be formed separately from the second insulating film 12, and the second coating 14 may be attached to the second insulating film 12. Alternatively, the first insulating film 11 and the first coating film 13 may be formed integrally, and the end portion 71 of the first insulating film 11 may be bent. Similarly, the second insulating film 12 and the second coating film 14 may be formed integrally, and the end 72 of the second insulating film 12 may be bent.

以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。なお、以下の説明において上述の構成と同様の構成については同一の符号を付して説明を省略する。上記実施形態では第１絶縁膜１１が第１リードフレーム２１の全面を被覆しており、第２絶縁膜１２が第２リードフレーム２２の全面を被覆していたが、この構成に限定されるものではない。他の実施形態では、第１絶縁膜１１が第１リードフレーム２１の一部を被覆している構成であってもよい。また、第２絶縁膜１２が第２リードフレーム２２の一部を被覆している構成であってもよい。例えば、図６に示すように、第１絶縁膜１１が第１リードフレーム２１の第１対向面５１を被覆しており、第１リードフレーム２１の上面１０２及び下面１０３を被覆していない構成であってもよい。また、第２絶縁膜１２が第２リードフレーム２２の第２対向面５２を被覆しており、第２リードフレーム２２の上面１０７および下面１０８を被覆していない構成であってもよい。また、第１絶縁膜１１が第１リードフレーム２１の第１対向面５１の一部を被覆しており、他の部分を被覆していない構成であってもよい。また、第２絶縁膜１２が第２リードフレーム２２の第２対向面５２の一部を被覆しており、他の一部を被覆していない構成であってもよい。   As mentioned above, although one embodiment was described, a specific mode is not limited to the above-mentioned embodiment. In the following description, components similar to those described above are given the same reference numerals and description thereof is omitted. In the above embodiment, the first insulating film 11 covers the entire surface of the first lead frame 21, and the second insulating film 12 covers the entire surface of the second lead frame 22. However, the present invention is limited to this configuration. is not. In another embodiment, the first insulating film 11 may cover a part of the first lead frame 21. Alternatively, the second insulating film 12 may cover a part of the second lead frame 22. For example, as shown in FIG. 6, the first insulating film 11 covers the first facing surface 51 of the first lead frame 21 and does not cover the upper surface 102 and the lower surface 103 of the first lead frame 21. There may be. Further, the second insulating film 12 may cover the second facing surface 52 of the second lead frame 22 and may not cover the upper surface 107 and the lower surface 108 of the second lead frame 22. Further, the first insulating film 11 may cover a part of the first facing surface 51 of the first lead frame 21 and may not cover other parts. Further, the second insulating film 12 may cover a part of the second facing surface 52 of the second lead frame 22 and may not cover the other part.

また、上記実施形態では第１対向面５１が第１絶縁膜１１と第１被膜１３の２重の膜で覆われ、第２対向面５２が第２絶縁膜１２と第２被膜１４の２重の膜で覆われていたが、この構成に限定されるものではない。他の実施形態では図７に示すように、２重の第１被膜１３が形成されており、第１対向面５１が第１絶縁膜１１と２重の第１被膜１３による３重の膜で覆われていてもよい。また、同様に、２重の第２被膜１４が形成されており、第２対向面５２が第２絶縁膜１２と２重の第２被膜１４による３重の膜で覆われていてもよい。   In the above-described embodiment, the first facing surface 51 is covered with a double film of the first insulating film 11 and the first film 13, and the second facing surface 52 is a double film of the second insulating film 12 and the second film 14. However, the present invention is not limited to this configuration. In another embodiment, as shown in FIG. 7, the double first film 13 is formed, and the first facing surface 51 is a triple film composed of the first insulating film 11 and the double first film 13. It may be covered. Similarly, the double second film 14 may be formed, and the second facing surface 52 may be covered with a triple film formed by the second insulating film 12 and the double second film 14.

また他の実施形態では図８に示すように、第１絶縁膜１１と第１被膜１３の間に離型剤８１が塗布されていてもよい。また、第２絶縁膜１２と第２被膜１４の間に離型剤８１が塗布されていてもよい。   In another embodiment, a release agent 81 may be applied between the first insulating film 11 and the first coating 13 as shown in FIG. Further, a release agent 81 may be applied between the second insulating film 12 and the second coating 14.

また、上記実施形態では、第１被膜１３の端部７１が第１絶縁膜１１に固定されており、第２被膜１４の端部７２が第２絶縁膜１２に固定されていたが、この構成に限定されるものではない。他の実施形態では図９に示すように、第１被膜１３の中央部７３が第１絶縁膜１１に固定されており、第２被膜１４の中央部７４が第２絶縁膜１２に固定されていてもよい。第１被膜１３の端部７１は第１絶縁膜１１に固定されていない。第２被膜１４の端部７２は第２絶縁膜１２に固定されていない。   In the above embodiment, the end 71 of the first coating 13 is fixed to the first insulating film 11 and the end 72 of the second coating 14 is fixed to the second insulating film 12. It is not limited to. In another embodiment, as shown in FIG. 9, the central portion 73 of the first coating 13 is fixed to the first insulating film 11, and the central portion 74 of the second coating 14 is fixed to the second insulating film 12. May be. The end portion 71 of the first coating 13 is not fixed to the first insulating film 11. The end 72 of the second coating 14 is not fixed to the second insulating film 12.

また、他の実施形態では図１０に示すように、第１被膜１３の端部７１および中央部７３が第１絶縁膜１１に固定されており、第２被膜１４の端部７２および中央部７４が第２絶縁膜１２に固定されていてもよい。   In another embodiment, as shown in FIG. 10, the end portion 71 and the central portion 73 of the first coating 13 are fixed to the first insulating film 11, and the end portion 72 and the central portion 74 of the second coating 14. May be fixed to the second insulating film 12.

また、上記実施形態では、第１被膜１３が第１対向面５１の上端から下端にわたり第１絶縁膜１１を被覆しており、第２被膜１４が第２対向面５２の上端から下端にわたり第２絶縁膜１２を被覆していたが、この構成に限定されるものではない。他の実施形態では図１１に示すように、第１被膜１３が第１対向面５１の上側の一部にわたり第１絶縁膜１１を被覆している構成であってもよい。また、第２被膜１４が第２対向面５２の上側の一部にわたり第２絶縁膜１２を被覆している構成であってもよい。   In the embodiment, the first coating 13 covers the first insulating film 11 from the upper end to the lower end of the first facing surface 51, and the second coating 14 is the second from the upper end to the lower end of the second facing surface 52. Although the insulating film 12 has been covered, it is not limited to this configuration. In another embodiment, as shown in FIG. 11, the first coating 13 may cover the first insulating film 11 over part of the upper side of the first facing surface 51. Further, the second coating 14 may cover the second insulating film 12 over a part of the upper side of the second facing surface 52.

また、他の実施形態では図１２に示すように、第１被膜１３が第１リードフレーム２１の第１対向面５１および上面１０２にわたり第１絶縁膜１１を被覆している構成であってもよい。また、第２被膜１４が第２リードフレーム２２の第２対向面５２および上面１０７にわたり第２絶縁膜１２を被覆している構成であってもよい。また、図１３に示すように、第１被膜１３が第１リードフレーム２１の第１対向面５１および下面１０３にわたり第１絶縁膜１１を被覆している構成であってもよい。また、第２被膜１４が第２リードフレーム２２の第２対向面５２および下面１０８にわたり第２絶縁膜１２を被覆している構成であってもよい。   In another embodiment, as shown in FIG. 12, the first coating 13 may cover the first insulating film 11 over the first facing surface 51 and the upper surface 102 of the first lead frame 21. . Alternatively, the second coating 14 may cover the second insulating film 12 over the second facing surface 52 and the upper surface 107 of the second lead frame 22. Further, as shown in FIG. 13, the first coating 13 may cover the first insulating film 11 over the first facing surface 51 and the lower surface 103 of the first lead frame 21. Alternatively, the second coating 14 may cover the second insulating film 12 across the second facing surface 52 and the lower surface 108 of the second lead frame 22.

また、他の実施形態では図１４に示すように、第１被膜１３と第２被膜１４が接続膜１５により接続されていてもよい。接続膜１５の一端が第１被膜１３に固定されており、接続膜１５の他端が第２被膜１４に固定されている。接続膜１５は封止樹脂４０の上に形成されている。接続膜１５は、第１被膜１３および第２被膜１４と同様の材料から形成されている。   In another embodiment, as shown in FIG. 14, the first coating 13 and the second coating 14 may be connected by a connection film 15. One end of the connection film 15 is fixed to the first film 13, and the other end of the connection film 15 is fixed to the second film 14. The connection film 15 is formed on the sealing resin 40. The connection film 15 is made of the same material as the first film 13 and the second film 14.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１０；半導体装置
１１；第１絶縁膜
１２；第２絶縁膜
１３；第１被膜
１４；第２被膜
１５；接続膜
２１；第１リードフレーム
２２；第２リードフレーム
２３；共通リードフレーム
３１；第１半導体チップ
３２；第２半導体チップ
４０；封止樹脂
５１；第２対向面
５２；第２対向面
６１；はんだ
６２；スペーサー
７１；端部
７２；端部
７３；中央部
７４；中央部
８１；離型剤
１０１；側面
１０２；上面
１０３；下面
１０６；側面
１０７；上面
１０８；下面
１１２；上面
１１３；下面 DESCRIPTION OF SYMBOLS 10; Semiconductor device 11; 1st insulating film 12; 2nd insulating film 13; 1st film | membrane 14; 2nd film 15; Connection film | membrane 21; 1st lead frame 22; 1 semiconductor chip 32; second semiconductor chip 40; sealing resin 51; second opposing surface 52; second opposing surface 61; solder 62; spacer 71; end 72; end 73; central portion 74; Release agent 101; side surface 102; upper surface 103; lower surface 106; side surface 107; upper surface 108; lower surface 112;

Claims (1)

隣り合う位置に配置された第１半導体チップ及び第２半導体チップと、
前記第１半導体チップの上に配置された第１リードフレームと、
前記第２半導体チップの上に配置され、前記第１リードフレームと隣り合う位置に配置された第２リードフレームと、
前記第２リードフレームと向かい合う前記第１リードフレームの側面を被覆する第１絶縁膜と、
前記第１リードフレームと向かい合う前記第２リードフレームの側面を被覆する第２絶縁膜と、
前記第１絶縁膜を被覆する第１被膜と、
前記第２絶縁膜を被覆する第２被膜と、
前記第１半導体チップおよび前記第２半導体チップを封止すると共に前記第１リードフレームと前記第２リードフレームの間に充填され、互いに向かい合う前記第１被膜及び前記第２被膜に密着する封止樹脂と、を備える、半導体装置。 A first semiconductor chip and a second semiconductor chip arranged at adjacent positions;
A first lead frame disposed on the first semiconductor chip;
A second lead frame disposed on the second semiconductor chip and disposed adjacent to the first lead frame;
A first insulating film covering a side surface of the first lead frame facing the second lead frame;
A second insulating film covering a side surface of the second lead frame facing the first lead frame;
A first coating covering the first insulating film;
A second coating covering the second insulating film;
A sealing resin that seals the first semiconductor chip and the second semiconductor chip and is filled between the first lead frame and the second lead frame and closely contacts the first coating and the second coating facing each other. A semiconductor device comprising:
JP2014024988A 2014-02-13 2014-02-13 Semiconductor device Expired - Fee Related JP6064928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014024988A JP6064928B2 (en) 2014-02-13 2014-02-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024988A JP6064928B2 (en) 2014-02-13 2014-02-13 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2015153838A JP2015153838A (en) 2015-08-24
JP6064928B2 true JP6064928B2 (en) 2017-01-25

Family

ID=53895820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024988A Expired - Fee Related JP6064928B2 (en) 2014-02-13 2014-02-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6064928B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06134802A (en) * 1992-10-28 1994-05-17 Hitachi Cable Ltd Injection molded article
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
JP3807354B2 (en) * 2001-08-06 2006-08-09 株式会社デンソー Semiconductor device
JP5267021B2 (en) * 2008-09-30 2013-08-21 株式会社デンソー Semiconductor device and inverter circuit using the same
JP6127837B2 (en) * 2013-08-30 2017-05-17 株式会社デンソー Semiconductor device

Also Published As

Publication number Publication date
JP2015153838A (en) 2015-08-24

Similar Documents

Publication Publication Date Title
US9275921B2 (en) Semiconductor device
US10262953B2 (en) Semiconductor device
JP6300633B2 (en) Power module
JP5900620B2 (en) Semiconductor device
JP6407451B2 (en) Semiconductor module
US20220077022A1 (en) Semiconductor device
JP2014216459A (en) Semiconductor device
JP6526229B2 (en) Power module
JP2015142077A (en) semiconductor device
JP6129355B2 (en) Power semiconductor device
JP6094533B2 (en) Semiconductor device
JP6742538B2 (en) Semiconductor device
JP6064928B2 (en) Semiconductor device
JP2017135144A (en) Semiconductor module
JP2017108002A (en) Semiconductor module
US9355999B2 (en) Semiconductor device
JP6316221B2 (en) Semiconductor device
JP6645402B2 (en) Semiconductor device
JP5700092B2 (en) Semiconductor device
JP2015191990A (en) semiconductor module
JP2015198132A (en) Semiconductor device
JP2018067623A (en) Semiconductor device
JP2015191988A (en) semiconductor module
JP6527777B2 (en) Semiconductor device and mounting board having the same
JP2023044582A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R151 Written notification of patent or utility model registration

Ref document number: 6064928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees