[go: up one dir, main page]

JP6346717B1 - 電子装置及び接続体 - Google Patents

電子装置及び接続体 Download PDF

Info

Publication number
JP6346717B1
JP6346717B1 JP2017563368A JP2017563368A JP6346717B1 JP 6346717 B1 JP6346717 B1 JP 6346717B1 JP 2017563368 A JP2017563368 A JP 2017563368A JP 2017563368 A JP2017563368 A JP 2017563368A JP 6346717 B1 JP6346717 B1 JP 6346717B1
Authority
JP
Japan
Prior art keywords
convex portion
electronic device
conductive adhesive
convex
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017563368A
Other languages
English (en)
Other versions
JPWO2018150557A1 (ja
Inventor
宗一郎 梅田
宗一郎 梅田
雄司 森永
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6346717B1 publication Critical patent/JP6346717B1/ja
Publication of JPWO2018150557A1 publication Critical patent/JPWO2018150557A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

電子装置は、封止部９０と、前記封止部９０内に設けられた電子素子９５と、前記電子素子９５のおもて面に導電性接着剤７５を介して接続されるヘッド部４０を有する接続体５０と、を有している。前記ヘッド部４０は、前記電子素子９５側に突出した第二凸部４２と、前記第二凸部４２から前記電子素子９５側に突出した第一凸部４１とを有している。

Description

本発明は、電子装置及び接続体に関する。
従来から、半導体素子を基板の導体層上に載置し、当該半導体素子のおもて面と端子とをはんだ等の導電性接着剤を介して接続子で接続することが知られている（特開２０１５−１２０６５号）。接続子と半導体素子のおもて面との間に載置されるはんだは周縁部でクラックが入りやすいことから、周縁部の厚みを厚くすることが好ましい。他方、周縁部以外の箇所では、はんだの厚みを厚くする必要性もそれほど高くはない。
また、大容量の電流を半導体装置内に流す要求も少なく無く、半導体素子や接続子の大きさが大きくなる場合がある。大きな半導体素子や接続子を搭載する場合、温度変化等による信頼性耐量確保のために、はんだ等の導電性接着剤の厚みを厚くする必要性があるが、そのためにははんだ等の導電性接着剤の塗布量を増やす必要がある。他方、導電性接着剤の塗布量が増えると半導体素子おもて面の電極間のはんだブリッジの危険性が高まってしまう。
このような点に鑑み、本発明は、適切な量の導電性接着剤を用いつつ、導電性接着剤の厚みを確保し、信頼性の高い電子装置と、このような電子装置に用いることができる接続体を提供する。
本発明の一例による電子装置は、
封止部と、
前記封止部内に設けられた電子素子と、
前記電子素子のおもて面に導電性接着剤を介して接続されるヘッド部を有する接続体と、
を備え、
前記ヘッド部が、前記電子素子側に突出した第二凸部と、前記第二凸部から前記電子素子側に突出した第一凸部とを有している。
本発明の一例による電子装置において、
前記接続体は、基端部を有する接続子からなってもよい。
本発明の一例による電子装置において、
前記基端部は、支持面と、前記支持面の周縁に設けられた凹部と、を有してもよい。
本発明の一例による電子装置は、
前記封止部の側方から外部に突出する第一端子をさらに備え、
前記第一端子と前記ヘッド部とは一体に形成されてもよい。
本発明の一例による電子装置において、
前記第二凸部が前記ヘッド部の幅方向の中心を含む位置に設けられてもよい。
本発明の一例による電子装置において、
前記第一凸部は１つだけ設けられ、前記第二凸部の中心位置に位置してもよい。
本発明の一例による電子装置において、
前記第一凸部は、その根元側に位置し、縦断面形状が直線となった直線部と、前記直線部の先端側に位置し、縦断面形状が半球又は円弧となった半球形状部と、を有してもよい。
本発明の一例による接続体は、
封止部と、前記封止部内に設けられた電子素子と、を有する電子装置に用いられる接続体であって、
前記電子素子のおもて面に導電性接着剤を介して接続されるヘッド部を有し、
前記ヘッド部は、前記電子素子側に突出した第二凸部と、前記第二凸部から前記電子素子側に突出した第一凸部とを有することを特徴とする接続体。
本発明によれば、第二凸部及び第一凸部を有していることから、第一凸部が設けられていない箇所ではんだ等の導電性接着剤の厚みを一定程度厚くすることができ、さらに第二凸部及び第一凸部が設けられていない箇所で導電性接着剤の厚みをさらに厚くすることができる。また、第二凸部及び第一凸部を有していることから、導電性接着剤の使用量を低減することもできる。さらに、第二凸部は電流経路の幅を確保するためにも利用できる。
図１は、本発明の第１の実施の形態による半導体装置の斜視図である。 図２は、本発明の第１の実施の形態による半導体装置において、封止部を除去した態様を示した斜視図である。 図３は、本発明の第１の実施の形態で用いられるヘッド部、回避部等の関係を示した底面図である。 図４は、本発明の第１の実施の形態で用いられるヘッド部、回避部、第一主端子、おもて面側センシング端子等の関係の例１を示した側方図である。 図５は、ヘッド部、回避部、第一主端子、おもて面側センシング端子等の関係の例２を示した側方図である。 図６は、本発明の第１の実施の形態で用いられるヘッド部、回避部、第一主端子、おもて面側センシング端子等の関係の例３を示した側方図である。 図７は、図２に対応する図面であって、接続体として接続子を用いた態様を示した斜視図である。 図８は、本発明の第１の実施の形態で用いられる接続子を示した底面図である。 図９は、図７において、接続子の近辺を拡大した側方図である。 図１０は、本発明の第１の実施の形態で用いられる接続子を示した側方図である。 図１１は、本発明の第１の実施の形態で用いられるヘッド部の一変形例を示した底面図である。 図１２は、本発明の第１の実施の形態で用いられるヘッド部の別の変形例を示した底面図である。 図１３は、接続子の変形例を示した底面図である。 図１４は、本発明の第１の実施の形態の変形例で用いられる接続子の基端部を示した底面図である。 図１５は、接続部とおもて面側センシング端子とが別体になっている態様を示した側方図である。 図１６は、本発明の第２の実施の形態で用いられる第一凸部の一態様を示した側方図である。 図１７は、本発明の第２の実施の形態で用いられる第一凸部の別の態様を示した側方図である。
第１の実施の形態
《構成》
図２に示すように、本実施の形態の電子装置の一例である半導体装置は、例えば絶縁性材料からなる基板５と、基板５に設けられ、銅等からなる導体層７０と、を有してもよい。基板５の裏面には、銅等からなる放熱板７９（図９参照）が設けられてもよい。図２に示すように、半導体装置は、封止樹脂等からなる封止部９０（図１参照）と、封止部９０内に設けられた半導体素子９５と、半導体素子９５のおもて面にはんだ等の導電性接着剤７５（図９参照）を介して接続されるヘッド部４０を有する接続体５０と、を有してもよい。本実施の形態では、接続体５０は、図７に示すように、ヘッド部４０と、第一主端子１１に導体層７０を介して接続される基端部４５を有する接続子５１となってもよい。図７に示す態様では、おもて面側センシング端子１３は図示しないワイヤ等によって、基端部４５に電気的に接続されている。半導体装置は、封止部９０から外方に突出する第一主端子１１と、封止部９０から外方に突出する第二主端子１２と、を有してもよい。
本実施の形態では、電子装置として半導体装置を用い、電子素子として半導体素子９５を用いて説明するが、これに限られるものではなく、特に「半導体」である必要はない。
図３、図４及び図８に示すように、ヘッド部４０は、半導体素子９５側に突出した第二凸部４２と、第二凸部４２から半導体素子９５側に突出した第一凸部４１とを有してもよい。第一凸部４１及び第二凸部４２の各々が一つだけ設けられた態様となっているが、図１１及び図１２に示すように、第一凸部４１及び第二凸部４２の各々が複数設けられてもよい。また、図１１及び図１２に示すように、複数設けられた第二凸部４２のうち一部では第一凸部４１が設けられていない態様であってもよい。
第一凸部４１が１つだけ設けられている場合には、当該第一凸部４１は第二凸部４２の中心位置に位置していてもよい（図３及び図８参照）。第一凸部４１が第二凸部４２の中心位置に位置するとは、第一方向及び第一方向に直交する幅方向における第二凸部４２の中心に、第一凸部４１が位置づけられていることを意味している。
図２に示す態様では、導体層７０に第二主端子１２が接続され、第二主端子１２は半導体素子９５の裏面と導体層７０を介して接続されている。第二主端子１２の導体層７０との接続箇所の周縁には、はんだ等の導電性接着剤が流れ出るのを防止するためのレジスト（図示せず）が設けられてもよい。半導体素子９５の裏面と導体層７０とは、はんだ等の導電性接着剤を介して接続されてもよい。
図２に示す半導体素子９５は、第一主端子１１におもて面が電気的に接続され、第二主端子１２に裏面が電気的に接続されている。本実施の形態では、封止部９０から外方に突出し、ソース側のセンシングのために用いられるおもて面側のセンシング端子１３（以下「おもて面側センシング端子１３」という。）と、ヘッド部４０と一体に形成され、おもて面側センシング端子１３に電気的に接続される接続部３５が設けられている。本実施の形態では、第一端子として主電流が流れる第一主端子１１を用いて説明し、第二端子として主電流が流れるおもて面側センシング端子１３を用いて説明するが、これに限られることはない。第一端子に主電流が流れない態様を採用することもできるし、第二端子がセンシングために用いられない態様を用いることもできる。また、本実施の形態において「連結」には「一体」になっている態様も含まれている。
接続子５１が利用される態様では、図８乃至図１０に示すように、基端部４５は、支持面４６と、支持面４６の周縁に設けられた凹部４７と、を有してもよい。凹部４７は、支持面４６の全体を取り囲むように設けられてもよいが、図８に示すように、支持面４６のうち、基端側の３辺を連続的に取り囲むようにして形成されてもよい。また、凹部４７は、支持面４６を連続的にではなく断続的に取り囲むように形成されてもよい。また、基端部４５はおもて面側（図９の上方側）に曲がって延びた屈曲部４８を有してもよい。凹部４７は、支持面４６からおもて面側に延びた屈曲部４８に沿っておもて面側に延びてもよい。このように凹部４７が屈曲部４８に沿っておもて面側に延びている態様を採用した場合には、屈曲部４８に設けられた凹部４７に沿って導電性接着剤を設けることができ、フェレットを形成しやすくなる点で有益である。
接続子５１が利用される態様では、基端部４５の幅方向（図８の上下方向）の中心とヘッド部４０の幅方向の中心とを結んだ直線を第一方向（図８の左右方向）とした場合に、支持面４６の第一方向に沿った長さは第二凸部４２の第一方向に沿った長さよりも短くなっていてもよい（図８参照）。
第一凸部４１は、ヘッド部４０の幅方向の中心に位置付けられてもよい。
半導体素子９５はガードリング等の耐圧構造を有してもよい。このような耐圧構造を半導体素子９５が有している場合には、図２乃至図６に示すように、ヘッド部４０と一体に形成され、耐圧構造との接触を回避するための回避部３１，３２が設けられてもよい。
図２乃至図６に示すように、回避部３１，３２は、第一主端子１１及びヘッド部４０の間に設けられた第一回避部３１と、おもて面側センシング端子１３及びヘッド部４０の間に設けられた第二回避部３２と、を有してもよい。第一回避部３１は半導体素子９５から離間するように凹んだ第一凹部３１ａであってもよく、第二回避部３２は半導体素子９５から離間するように凹んだ第二凹部３２ａであってもよい。なお、図６では、凹部が用いられていない態様が示されている。
第一主端子１１及び第二主端子１２は、大容量の電流が流れるパワー端子であってもよい。第一主端子１１及び第二主端子１２がこのようなパワー端子である場合には、接続子５１に流れる電流が大きくことから、接続子５１の大きさが大きくなる。このため、接続子５１が導電性接着剤７５に沈み込んでしまうことが起こりやすい。
図２等で示されるように、おもて面側センシング端子１３及び接続部３５とヘッド部４０とは一体に形成されてもよい。これに限られることはなく、例えば、図１５に示されるように、接続部３５とヘッド部４０とは一体に形成されるが、接続部３５とおもて面側センシング端子１３とは別体になってもよい。一例としては、接続部３５の裏面がおもて面側センシング端子１３のおもて面と導電性接着剤等を介して電気的に接続されてもよい。また、第一主端子１１とヘッド部４０とは一体に形成されてもよい。また、おもて面側センシング端子１３及び第一主端子１１とは、ヘッド部４０から逆方向に延びて設けられてもよい。
図２に示す態様では、一例として、おもて面側センシング端子１３よりも接続部３５の幅が大きくなっており、接続部３５の幅よりも第一回避部３１、ヘッド部４０及び第二回避部３２の幅が大きくなっており、第一回避部３１、ヘッド部４０及び第二回避部３２の幅よりも第一主端子１１及び第二主端子１２の幅が大きくなっている。
図１に示す態様では、封止部９０の一方側の側面から、第二主端子１２、おもて面側センシング端子１３、裏面側センシング端子１４及び制御端子１５が外方から突出し、封止部９０の他方側の側面から第一主端子１１が外方に突出している。第一主端子１１、第二主端子１２、おもて面側センシング端子１３、裏面側センシング端子１４及び制御端子１５はおもて面側に曲げられ、おもて面側に設けられた制御基板５と接続されるようになっている。この制御基板５は、半導体素子９５を制御するために用いられるものである。
半導体装置の封止部９０内の構造は線対称となっていてもよい。一例としては、第一主端子１１、第二主端子１２、おもて面側センシング端子１３、裏面側センシング端子１４、制御端子１５及び導体層７０の各々が任意の直線に対して線対称となるようにして配置されてもよい。なお、図２にはワイヤ１９も示されている。
接続子５１が利用される態様では、図１４に示すように、接続子５１の基端部４５が導体層７０に接触する複数の突出部４９を有する態様となっていてもよい。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果について説明する。
本実施の形態によれば、図２、図８等に示すように、第二凸部４２及び第一凸部４１を有していることから、第一凸部４１が設けられていない箇所ではんだ等の導電性接着剤７５の厚みを一定程度厚くすることができ、さらに第二凸部４２及び第一凸部４１が設けられていない箇所で導電性接着剤７５の厚みをさらに厚くすることができる。また、第二凸部４２及び第一凸部４１を有していることから、導電性接着剤７５の使用量を低減することもできる。さらに、第二凸部４２は電流経路の幅を確保するためにも利用できる。特に接続子５１の重さによってヘッド部４０が導電性接着剤７５に対して沈み込み、第一凸部４１と半導体素子９５のおもて面とが接触する場合には、第一凸部４１及び第二凸部４２の厚み（高さ）を適切な値にすることで、ヘッド部４０と半導体素子９５のおもて面との間に適切な厚みの導電性接着剤７５を設けることができる。なお、図５及び図１３には、第二凸部４２が設けられない態様が示されている。
また、半導体素子９５のおもて面に塗布できる導電性接着剤７５の量や、半導体素子９５のおもて面に載置できるヘッド部４０の大きさに制約がある。この点、導電性接着剤７５と必要な接触面積分だけの（面内方向の）大きさからなる第二凸部４２を設けることで、導電性接着剤７５との適切な接触面積を確保でき、導電性接着剤７５の量を適切なものにすることができる。
また、接続子５１からなる態様で、図８に示すように、基端部４５が支持面４６を有する場合には、接続子５１の重さによってヘッド部４０が導電性接着剤７５に対して沈み込む場合であっても、基端部４５は支持面４６で導体層７０に接触するか又は（硬化する前の）導電性接着剤７５にバランスよく浮くことができる。支持面４６が導体層７０に接触する場合には、より確実に、接続子５１のバランスが崩れることを防止できる。他方、支持面４６が導電性接着剤７５に浮いている場合には、導電性接着剤７５が固まったときに、基端部４５と導体層７０とをより確実に接着できる。
基端部４５が導体層７０にはんだ等の導電性接着剤７５を介して接続される態様において、基端部４５が、支持面４６と、支持面４６の周縁に設けられた凹部４７とを有する態様を採用した場合には、凹部４７に導電性接着剤７５を入れ込むことができ、導電性接着剤７５によるフィレット（例えばはんだフェレット）を形成しやすくできる。このため、導電性接着剤７５の量が不十分となって、導電性接着剤７５が硬化した後で、ひび等が入ってしまうことを防止できる。特に支持面４６が導体層７０に接触するほど接続子５１が重い場合には、このような凹部４７を設けることで、導電性接着剤７５によって基端部４５と導体層７０とを接着できる点で有益である。
支持面４６の第一方向に沿った長さを第二凸部４２の第一方向に沿った長さよりも短くする態様を採用することで、基端部４５の大きさを小さくすることができる（図８参照）。また、第一方向に沿った長さに関して、第二凸部４２と比較して短くしながらも第一凸部４１と比較して長くすることで、支持面４６によってバランスを崩さないようにすることができる。
第一凸部４１がヘッド部４０の幅方向の中心に位置付けられる態様を採用することで、ヘッド部４０が幅方向で傾くことを防止できる。特に接続子５１の重さによってヘッド部４０が導電性接着剤７５に対して沈み込み、第一凸部４１と半導体素子９５のおもて面とが接触する態様においては、第一凸部４１を中心として幅方向でヘッド部４０が傾いてしまう可能性がある。この点、この態様を採用することで、幅方向でヘッド部４０が傾いてしまう可能性を低減できる。
第一凸部４１が１つだけ設けられている態様を採用した場合には、第一凸部４１が設けられていない箇所に導電性接着剤７５を位置付けることができ、導電性接着剤７５によってヘッド部４０を半導体素子９５に対してより確実に固定できる点で有益である。
また、第一凸部４１が第二凸部４２の中心位置に位置している態様を採用した場合には、第一凸部４１の周りにバランスよく導電性接着剤７５を位置付けることができ、ひいては、ヘッド部４０が半導体素子９５のおもて面に対して傾いてしまうことを防止できる。
耐圧構造を半導体素子９５が有している場合に、図４乃至図６等で示すように、ヘッド部４０と一体に形成され、耐圧構造との接触を回避するための回避部３１，３２が設けられている場合には、半導体素子９５の耐圧構造と接続体５０とが電気的に接触してしまうことを未然に防止できる。
第一主端子１１及びおもて面側センシング端子１３とヘッド部４０とが一体に形成されてもよいし、第一主端子１１及び第二主端子１２とヘッド部４０とが一体に形成されてもよい。特に、第一端子である第一主端子１１と、第一端子とヘッド部４０とをつないだ延長線上にある第二端子であるおもて面側センシング端子１３とを一体に形成した態様を採用した場合には、製造時に、第一主端子１１及びおもて面側センシング端子１３を治具９９を受けるための治具受けとして利用することができる（図４乃至図６参照）。このため、ヘッド部４０が半導体素子９５のおもて面に対して傾斜してしまうことを防止できる。但し、おもて面側センシング端子１３及び接続部３５と第一主端子１１は、ヘッド部４０から見て、異なる方向に延びていればよく、これに限られることはない。例えば、おもて面側センシング端子１３及び接続部３５と第一主端子１１は、９０度又は９０度より大きな角度（鈍角）を形成するようにして延びてもよい。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
第１の実施の形態では、第一凸部４１が半球形状である態様を用いて説明したが、第２の実施の形態では、図１６及び図１７に示すように、第一凸部４１が、その根元側に位置し、縦断面形状が直線となった直線部４１ａと、直線部４１ａの先端側に位置し、縦断面形状が半球又は円弧となった半球形状部４１ｂとを有する態様となっている。
その他の構成は、第１の実施の形態と同様である。第２の実施の形態において、第１の実施の形態と同じ又は同様の部材等については同じ符号を付し、その説明を省略する。本実施の形態でも、第１の実施の形態によって実現される効果と同様の効果を得ることができる。
本実施の形態では、第一凸部４１が、その根元側に位置し、縦断面形状が直線となった直線部４１ａと、直線部４１ａの先端側に位置する半球形状部４１ｂとを有しているので、半球形状部４１ｂにおける径を小さくことができる。このため、ヘッド部４０が導電性接着剤７５に沈み込んで第一凸部４１が半導体素子９５のおもて面と接触する場合でも、より小さな面積（点）で第一凸部４１と半導体素子９５のおもて面とを接触させることができる。この結果、ヘッド部４０と半導体素子９５のおもて面との間に位置する導電性接着剤７５を増やすことができ、ひいては、硬化した際に導電性接着剤７５にクラックが入る等の不具合が発生することを未然に防止できる。
図１７に示すように、直線部４１ａとして先端に向かって幅の狭くなったテーパー状となっている態様を採用した場合には、先端側で導電性接着剤７５を増やすことができる。このため、半導体素子９５に近い先端側において、硬化した際に導電性接着剤７５にクラックが入る等の不具合が発生することを未然に防止できる。また、先端側に向かって徐々に導電性接着剤７５の量を増やすことができるので、第一凸部４１の周りに均等かつ確実に導電性接着剤７５を位置付けることができる。このため、接続子５１を採用した場合には、ヘッド部４０が傾いてしまう可能性を低減できる。なお、図１６に示す態様では、直線部４１ａは円柱形状となっている。
最後になったが、上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１ 第一端子（第一主端子）
１３ 第二端子（おもて面側センシング端子）
４０ ヘッド部
４１ 第一凸部
４１ａ 直線部
４１ｂ 半球形状部
４２ 第二凸部
４５ 基端部
４６ 支持面
４７ 凹部
５０ 接続体
５１ 接続子
９０ 封止部
９５ 半導体素子（電子素子）

Claims (7)

  1. 封止部と、
    前記封止部内に設けられた電子素子と、
    前記電子素子のおもて面に導電性接着剤を介して接続されるヘッド部を有する接続体と、
    を備え、
    前記ヘッド部は前記電子素子側に突出した第一凸部を有し、
    前記第一凸部は、その根元側に位置し、縦断面形状が直線となった直線部と、前記直線部の先端側に位置し、縦断面形状が半球又は円弧となった半球形状部と、を有することを特徴とする電子装置。
  2. 前記接続体は、基端部を有する接続子からなることを特徴とする請求項１に記載の電子装置。
  3. 前記基端部は、支持面と、前記支持面の周縁に設けられた凹部と、を有することを特徴とする請求項２に記載の電子装置。
  4. 前記封止部の側方から外部に突出する第一端子をさらに備え、
    前記第一端子と前記ヘッド部とは一体に形成されていることを特徴とする請求項１に記載の電子装置。
  5. 前記ヘッド部は前記電子素子側に突出した第二凸部を有し、
    前記第一凸部は前記第二凸部から前記電子素子側に突出し、
    前記第二凸部が前記ヘッド部の幅方向の中心を含む位置に設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の電子装置。
  6. 前記ヘッド部は前記電子素子側に突出した第二凸部を有し、
    前記第一凸部は前記第二凸部から前記電子素子側に突出し、
    前記第一凸部は１つだけ設けられ、前記第二凸部の中心位置に位置していることを特徴とする請求項１乃至５のいずれか１項に記載の電子装置。
  7. 封止部と、前記封止部内に設けられた電子素子と、を有する電子装置に用いられる接続体であって、
    前記電子素子のおもて面に導電性接着剤を介して接続されるヘッド部を有し、
    前記ヘッド部は前記電子素子側に突出した第一凸部を有し、
    前記第一凸部は、その根元側に位置し、縦断面形状が直線となった直線部と、前記直線部の先端側に位置し、縦断面形状が半球又は円弧となった半球形状部と、を有することを特徴とする接続体。

JP2017563368A 2017-02-20 2017-02-20 電子装置及び接続体 Active JP6346717B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/006028 WO2018150557A1 (ja) 2017-02-20 2017-02-20 電子装置及び接続体

Publications (2)

Publication Number Publication Date
JP6346717B1 true JP6346717B1 (ja) 2018-06-20
JPWO2018150557A1 JPWO2018150557A1 (ja) 2019-02-21

Family

ID=62635724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017563368A Active JP6346717B1 (ja) 2017-02-20 2017-02-20 電子装置及び接続体

Country Status (6)

Country Link
US (1) US10910292B2 (ja)
EP (1) EP3584830B1 (ja)
JP (1) JP6346717B1 (ja)
KR (1) KR20190117673A (ja)
CN (1) CN110214372B (ja)
WO (1) WO2018150557A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881444B2 (en) 2019-04-10 2024-01-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
JP2012074543A (ja) * 2010-09-29 2012-04-12 Mitsubishi Electric Corp 半導体装置
WO2012127696A1 (ja) * 2011-03-24 2012-09-27 三菱電機株式会社 パワー半導体モジュール及びパワーユニット装置
WO2016084483A1 (ja) * 2014-11-27 2016-06-02 新電元工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786555B2 (en) * 2005-10-20 2010-08-31 Diodes, Incorporated Semiconductor devices with multiple heat sinks
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP2010056378A (ja) 2008-08-29 2010-03-11 Shindengen Electric Mfg Co Ltd 半導体装置
TWI419290B (zh) * 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015012065A (ja) 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
JP6331294B2 (ja) * 2013-09-02 2018-05-30 株式会社ジェイテクト 半導体装置
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
JP2012074543A (ja) * 2010-09-29 2012-04-12 Mitsubishi Electric Corp 半導体装置
WO2012127696A1 (ja) * 2011-03-24 2012-09-27 三菱電機株式会社 パワー半導体モジュール及びパワーユニット装置
WO2016084483A1 (ja) * 2014-11-27 2016-06-02 新電元工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881444B2 (en) 2019-04-10 2024-01-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN110214372B (zh) 2023-08-01
KR20190117673A (ko) 2019-10-16
US10910292B2 (en) 2021-02-02
JPWO2018150557A1 (ja) 2019-02-21
EP3584830A1 (en) 2019-12-25
US20190378782A1 (en) 2019-12-12
EP3584830B1 (en) 2024-11-20
EP3584830A4 (en) 2020-08-26
CN110214372A (zh) 2019-09-06
WO2018150557A1 (ja) 2018-08-23

Similar Documents

Publication Publication Date Title
US8575745B2 (en) Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
JP5218442B2 (ja) 電力用半導体装置
CN112185923A (zh) 半导体装置的引线框架组件
KR101954393B1 (ko) 전자 장치
JP5306243B2 (ja) 半導体装置
JP6607077B2 (ja) 半導体装置
JP2005142189A (ja) 半導体装置
JP6474939B2 (ja) 電子装置及び接続子
JP6346717B1 (ja) 電子装置及び接続体
CN119965184A (zh) 半导体模块及半导体模块的制造方法
US8796837B2 (en) Lead and lead frame for power package
JP6402281B1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP5708359B2 (ja) 半導体装置及び半導体装置の製造方法
JP6349470B1 (ja) 電子装置、接続体及び電子装置の製造方法
JP2014220329A (ja) 半導体装置の製造方法
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP6842236B2 (ja) 磁気センサモジュール
JP2018098370A (ja) 電子制御装置
JP2007081148A (ja) 半導体装置
JP2009027106A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180525

R150 Certificate of patent or registration of utility model

Ref document number: 6346717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150