JP6589208B2 - Balun transformer and power amplifier using the same - Google Patents
Balun transformer and power amplifier using the same Download PDFInfo
- Publication number
- JP6589208B2 JP6589208B2 JP2016133035A JP2016133035A JP6589208B2 JP 6589208 B2 JP6589208 B2 JP 6589208B2 JP 2016133035 A JP2016133035 A JP 2016133035A JP 2016133035 A JP2016133035 A JP 2016133035A JP 6589208 B2 JP6589208 B2 JP 6589208B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transmission line
- admittance
- coupled
- balun transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Amplifiers (AREA)
Description
本発明はバラントランスに関し、特に、不平衡端子と平衡端子とをインピーダンス変換して接続するバラントランスおよびそれを用いた電力増幅器に関する。 The present invention relates to a balun transformer, and more particularly to a balun transformer that connects an unbalanced terminal and a balanced terminal by impedance conversion and a power amplifier using the balun transformer.
バラントランスは、不平衡端子と平衡端子とをインピーダンス変換して接続する回路である。
従来、4分の1波長結合伝送線路を用いたバラントランスにおいては、結合線路理論による理論的な設計方程式が提案されている(例えば、特許文献1参照)。
しかしながら、4分の1波長結合伝送線路を用いると、バラントランスの回路サイズが大きくなりすぎる問題がある。
また、4分の1波長結合伝送線路を用いず、電気長が1[rad]以下の2本の伝送線路からなる結合伝送線路を用いたバラントランスの理論的な設計方程式が提案されている(例えば、非特許文献1参照)。
しかしながら、結合伝送線路を用いる場合、2本の伝送線路で構成すると、挿入損失が大きくなる場合がある。
The balun transformer is a circuit that connects an unbalanced terminal and a balanced terminal by impedance conversion.
Conventionally, in a balun transformer using a quarter-wavelength coupled transmission line, a theoretical design equation based on a coupled line theory has been proposed (see, for example, Patent Document 1).
However, when a quarter-wavelength coupled transmission line is used, there is a problem that the circuit size of the balun transformer becomes too large.
In addition, a theoretical design equation of a balun transformer using a coupled transmission line composed of two transmission lines having an electrical length of 1 [rad] or less without using a quarter wavelength coupled transmission line has been proposed ( For example, refer nonpatent literature 1).
However, when a coupled transmission line is used, the insertion loss may increase when the transmission line is composed of two transmission lines.
集積回路を用いるバラントランスは、集積回路のチップサイズの小型化の要求に合わせて、結合線路理論によるバラントランスの設計方程式が、2本の伝送線路からなる電気長が1[rad]以下の結合伝送線路について確立している。しかしながら、挿入損失を小さくするには、結合伝送線路を構成する伝送線路の本数を増やせばよいが、その場合の設計方程式が確立していなかった。 In a balun transformer using an integrated circuit, a design equation of a balun transformer based on a coupled line theory is coupled with an electrical length of 1 [rad] or less in accordance with a coupled line theory in accordance with a demand for miniaturization of the chip size of the integrated circuit. A transmission line has been established. However, in order to reduce the insertion loss, the number of transmission lines constituting the coupled transmission line may be increased. However, the design equation in that case has not been established.
本発明は上述の問題に鑑み、3本以上の伝送線路からなる電気長が1[rad]以下の結合伝送線路を用いたバラントランスの、結合線路理論による設計方程式を提案し、これに基づき、挿入損失が小さく小型で良好な電気特性を有するバラントランスおよびそれを用いた電力増幅器を提供することを目的とする。 In view of the above problems, the present invention proposes a design equation based on a coupled line theory for a balun transformer using a coupled transmission line having an electrical length of 3 [rad] or less composed of three or more transmission lines. An object of the present invention is to provide a balun transformer having a small insertion loss, a small size and good electrical characteristics, and a power amplifier using the balun transformer.
本発明は、不平衡信号と平衡信号とを変換するバラントランスにおいて、不平衡端子のアドミタンスをLS、平衡端子のアドミタンスをYL、隣接線路間が結合する周期構造結合伝送線路の偶モードアドミタンスY´ oeおよび奇モードアドミッタンスY´ oo、マイクロストリップ線路の特性アドミタンスをYO、電気長をθとした場合、これらが所定の設計方程式を満たすように構成されたバラントランスである。 In the balun transformer for converting an unbalanced signal and a balanced signal, the present invention provides an even mode admittance of a periodic structure coupled transmission line in which the admittance of the unbalanced terminal is L S , the admittance of the balanced terminal is Y L , and adjacent lines are coupled. When Y ′ oe and odd mode admittance Y ′ oo , the characteristic admittance of the microstrip line is Y O , and the electrical length is θ, these are balun transformers configured to satisfy a predetermined design equation.
本発明によれば、小型で低損失なバラントランスおよびそれを用いた電力増幅器を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, a small and low-loss balun transformer and a power amplifier using the same can be provided.
実施の形態1.
本発明の実施の形態1のバラントランス1000について説明する。図1は、実施の形態1におけるバラントランス1000の回路構造図である。
バラントランス1000は、入力された不平衡信号を、位相が180度異なる平衡信号に変換する電気回路であり、かつ、不平衡端子と平衡端子のインピーダンスを変換する電気回路である。
バラントランス1000は、アドミタンスがYSである不平衡端子P1、アドミタンスがYLである平衡端子P2、P3、第1から第N(Nは奇数、N≧3)の伝送線路11、12、・・・、1Nを備える。伝送線路11、12、・・・、1Nは線路幅がW、それらの線路が間隔Sで(左右、または、上下に)周期的に配置され、隣接する線路どうしが互いに電磁気的に結合した結合伝送線路111を構成する。第2、4、・・・、N−1の伝
送線路、即ち偶数番目の伝送線路12、14、・・・、1(N−1)の両端は端子1、2で互いに接続し、第1、3、・・・、Nの伝送線路、即ち奇数番目の伝送線路11、13、・・・、1Nの両端は端子3、4で互いに接続されている。伝送線路の本数Nを増やすことにより,挿入損失を小さくすることができる。また,最適なインピーダンス変換を行うことができる。
図1は端子3、4が右側部位置に設けられているバラントランスであるが、端子3、4は用途に合わせて任意の位置に設けてもよい。端子1は第1の負荷である不平衡端子P1に接続され、端子2はグランドに短絡されている。端子3と端子4はそれぞれ第2と第3の負荷である平衡端子P2とP3に接続されている。不平衡端子P1に並列に容量C1、平衡端子P2とP3との間に容量C2が接続されている。なお、この容量C1と容量C2は接続しなくてもよく、接続しない場合はC1=0またはC2=0に対応する。伝送線路11、12、・・・、1Nの線路長(電気長)は、設計周波数f0に対して2θ≦1[rad]以下である。なお、図1のバラントランス1000は八角形であるが、バラントランス1000の形は、どのような多角形でも、円形でも、直線でもよい。
図2は実施の形態1におけるバラントランス1000の等価回路図である。図1に示す結合伝送線路111部分は偶モード特性アドミタンスがY´ oe、奇モード特性アドミタンスがY´ oo、線路長がθの結合伝送線路51および52、特性アドミタンスがYO、線路長がθの伝送線路31および32、インピーダンス変成比が1:√{(N−1)/2}のインピーダンス変換器61〜68を用いて表すことができる。ここで、Y´ oeおよびY´ ooは、線路幅W、線路間隔Sで周期的に配置され、隣接する線路間で互いに電磁的に結合する周期構造結合伝送線路の偶モード特性アドミタンスおよび奇モード特性アドミタンスである。また、YOは、線路幅Wのマイクロストリップ線路の特性アドミタンスである。
等価回路より、端子1からバラントランス側を見込む入力アドミタンスYinは次式(1)で表すことができる。
A
The
Although FIG. 1 shows a balun transformer in which the
FIG. 2 is an equivalent circuit diagram of the
From the equivalent circuit, the input admittance Y in which expects the balun transformer side from the
一方,端子1から不平衡端子P1側を見込む負荷アドミタンスY´ Sは、設計周波数f0でYinに複素共役整合するように選ばれる。すなわち、Y´ Sは次式(2)で表すことができる。
On the other hand, the load admittance Y ′ S that expects the unbalanced terminal P1 side from the
図2の等価回路に用いられる回路エレメントは一般的な市販回路シミュレータに備えられているため、本発明の実施の形態1は、回路シミュレータで計算できることを特徴としている。 Since the circuit element used for the equivalent circuit of FIG. 2 is provided in a general commercially available circuit simulator, the first embodiment of the present invention is characterized in that it can be calculated by the circuit simulator.
[実施の形態1における設計方程式の導出]
実施の形態1のバラントランスの設計方程式の導出方法について詳細に説明する。まずは、図1に示すバラントランスの等価回路が図2となることを説明する。
図1の回路図を等価回路で表すと、図3のように結合伝送線路111がN本線路の結合伝送線路80、81に分解して表すことができる。ここで、各線路の線路幅をW、線路間距離をSとし、結合伝送線路80の断面を図4のように容量モデルで書き表すことを考える。C3は線路とグランドが平行平板容量をなしている場合の容量であり、C4は結合伝送線路間における、平行平板から漏れ出す線路とグランド間の容量であり、C5は結合伝送線路間における、線路間の容量であり、C6は外側の平行平板から漏れ出す線路とグランド間の容量であり、接続線は等電位である。さらに、全ての線路を半分に分割すると図5のように表すことができる。等電位は自由に繋ぎ変えても良いので、図6のように繋ぎ変える事を考える。図6において、91aは線路幅Wのマイクロストリップ線路と等価であり、91b、92b、・・・、9(N−1)bは線路幅がW、線路間距離がSである結
合伝送線路が周期的にN−1個並んでいるのと等価である。従って、図1の回路図は図2の等価回路で表すことができる。
[Derivation of Design Equation in Embodiment 1]
A method for deriving the design equation of the balun transformer according to the first embodiment will be described in detail. First, it will be described that the equivalent circuit of the balun transformer shown in FIG.
When the circuit diagram of FIG. 1 is represented by an equivalent circuit, the coupled
次に、図2の等価回路図を用いた実施の形態1のバラントランスの設計方程式の導出について説明する。まず、結合伝送線路80の回路方程式を考える。図7に示すように、結合伝送線路80に14個のノード(ノード1a〜6a、1b〜4b、X、Y)を与える。各ノードの電流と電圧の関係式を考える。伝送線路31はマイクロストリップ線路であるので、次式(3)の関係となる。
Next, the derivation of the design equation of the balun transformer of the first embodiment using the equivalent circuit diagram of FIG. 2 will be described. First, consider the circuit equation of the coupled
ここで、次式(4)を考慮する。 Here, the following equation (4) is considered.
結合伝送線路51は結合線路理論より、次式(5)のように表すことができる。
The coupled
ここで、次式(6)を考慮する。 Here, the following equation (6) is considered.
2θ≦1[rad]の場合、式(5)はθの1次の項まで展開すると、次式(7)となる。 When 2θ ≦ 1 [rad], the expression (5) is expanded to the first-order term of θ to be the following expression (7).
また、インピーダンス変換器61〜64の電圧と電流は、次式(8)となる。
Moreover, the voltage and current of the
また、ノードXとYにおいて、キルヒホッフの法則と電圧の関係式より、次式(9)となる。 Further, at nodes X and Y, the following equation (9) is obtained from Kirchhoff's law and the relational expression of voltage.
以上を整理することにより、結合伝送線路80の回路方程式は式(10)のように表せる。
By arranging the above, the circuit equation of the coupled
ここで、次式(11)を考慮する。 Here, the following equation (11) is considered.
結合伝送線路80の回路方程式が得られたので、実施の形態1のバラントランスの等価回路図は図8のように簡単化できる。図8では8個のノード(1c〜8c)を与えて考える。電圧の関係式より、次式(12)となる。
Since the circuit equation of the coupled
キルヒホッフの法則を適用して、次式(13)となる。 Applying Kirchhoff's law, the following equation (13) is obtained.
さらに、ノード1cから結合伝送線路80側を見込むアドミタンスをYinとすると、次式(14)で表される。
Furthermore, when the admittance that anticipates the coupled
ここで、平衡端子のアドミタンスは、次式(15)である。 Here, the admittance of the balanced terminal is expressed by the following equation (15).
式(10)〜式(15)を解くことで前述の式(1)が得られる。 By solving the equations (10) to (15), the above equation (1) is obtained.
さらに、端子1から不平衡端子P1側を見込む負荷アドミタンスY´ Sは、設計周波数f0でYinに複素共役整合するように選ばれる。すなわち、Y´ Sは前述の式(2)で表すことができる。
Further, the load admittance Y ′ S that expects the unbalanced terminal P1 side from the
(実施の形態1の具体例)
一例として、CMOS(complementary metal oxide semiconductor) プシュプル電力増幅器の出力整合回路に用いることを目的として、以下の条件でシミュレーションを行い、バラントランスをCMOS上に試作して本発明の有効性を確認した。
設計周波数:f0=2.0[GHz]
不平衡端子アドミタンス:YS=20[mS]
平衡端子アドミタンス:YL=60+j25f[mS](fは周波数,単位GHz)
容量:C1=1.5[pF]
容量:C2=2.1[pF]
なお、この試作では、伝送線路の本数Nを3本とし、インピーダンス整合のために、容量C1、C2を用いた。図9は、伝送線路の本数Nが3本のバラントランスの回路構造図である。
また、IC(集積回路)内部にバラントランスを作り込むことを想定し、シリコン基板上に作り込んだサイドカップル結合伝送線路を用いて伝送線路を構成した場合を説明する。
(Specific example of Embodiment 1)
As an example, for the purpose of use in an output matching circuit of a CMOS (complementary metal oxide semiconductor) push-pull power amplifier, simulation was performed under the following conditions, and a balun transformer was fabricated on a CMOS to confirm the effectiveness of the present invention.
Design frequency: f 0 = 2.0 [GHz]
Unbalanced terminal admittance: Y S = 20 [mS]
Balanced terminal admittance: Y L = 60 + j25f [mS] (f is frequency, unit GHz)
Capacity: C 1 = 1.5 [pF]
Capacity: C 2 = 2.1 [pF]
In this trial manufacture, the number N of transmission lines is three, and the capacitors C 1 and C 2 are used for impedance matching. FIG. 9 is a circuit structure diagram of a balun transformer having three transmission lines N. In FIG.
In addition, assuming that a balun transformer is formed in an IC (integrated circuit), a case where a transmission line is configured using a side-coupled transmission line formed on a silicon substrate will be described.
図10は、シリコン基板の上面部に設けたサイドカップル結合伝送線路の断面構造を示す。伝送線路11、12、13の線路幅をW、隣接する2つの伝送線路間の距離をSとし、これらは誘電体301(半導体基板)の上面に形成された誘電体302(酸化膜)に設けられている。なお、伝送線路の厚さをTとしている。
3次元の電磁界シミュレータを用いて、結合伝送線路の断面構造パラメータW、Sを媒介変数として、周期構造結合伝送線路の偶モードアドミッタンスY´ oeと奇モードアドミッタンスY´ ooを算出する。また、線路幅Wのマイクロストリップ線路の特性アドミ
タンスYOを算出する。さらに、式(2)より不平衡端子P1から見たバラントランスの入力アドミタンスYinを計算して、不平衡端子P1に接続される負荷YSに複素共役整合するように回路寸法、電気長θ、容量C1、C2の値を決定する。
以下が本実施例で用いた設計結果である。
Y´ oo=49.2[mS]
Y´ oe=1.0[mS]
YO=10.0[mS]
W=30[μm]
S=5[μm]
θ=6[deg]
FIG. 10 shows a cross-sectional structure of a side-coupled transmission line provided on the upper surface portion of the silicon substrate. The line width of the
Using a three-dimensional electromagnetic field simulator, even mode admittance Y ′ oe and odd mode admittance Y ′ oo of the periodic structure coupled transmission line are calculated using the sectional structure parameters W and S of the coupled transmission line as parameters. Moreover, to calculate the characteristic admittance Y O of the microstrip line of the line width W. Further, the input admittance Y in of the balun transformer viewed from the unbalanced terminal P1 is calculated from the equation (2), and the circuit dimensions and the electrical length θ are calculated so as to perform complex conjugate matching with the load Y S connected to the unbalanced terminal P1. The values of the capacitors C 1 and C 2 are determined.
The following are the design results used in this example.
Y 'oo = 49.2 [mS]
Y ′ oe = 1.0 [mS]
W = 30 [μm]
S = 5 [μm]
θ = 6 [deg]
この設計結果を用いて実際に試作した測定結果と等価回路シミュレーション結果を図11〜13に示す。
この結果から、測定結果と等価回路シミュレーション結果がよく一致しており、設計中心周波数(2.0GHz)近傍で、不平衡端子の電圧反射特性が−20dB以下、不平衡端子から平衡端子への電圧伝達特性が逆相・同振幅であり、良好なバラントランス特性が確保できる事がわかる。したがって、式(2)の設計方程式の有効性が示された。
なおここで、S11は不平衡端子P1の電圧反射特性、S21は不平衡端子P1から平衡端子P2への電圧伝達特性、S31は不平衡端子P1から平衡端子P3への電圧伝達特性である。
Measurement results actually produced using this design result and equivalent circuit simulation results are shown in FIGS.
From this result, the measurement result and the equivalent circuit simulation result are in good agreement, the voltage reflection characteristic of the unbalanced terminal is −20 dB or less near the design center frequency (2.0 GHz), and the voltage from the unbalanced terminal to the balanced terminal It can be seen that the transfer characteristics are of opposite phase and the same amplitude, and good balun transformer characteristics can be secured. Therefore, the effectiveness of the design equation (2) was shown.
Note here, S 11 is the voltage reflection characteristics of the unbalanced terminal P1, S 21 the voltage transfer characteristics of the balanced terminals P2 from the unbalanced terminal P1, S 31 is the voltage transfer characteristic of the balanced terminal P3 from the unbalanced terminal P1 is there.
実施の形態2.
本発明の実施の形態2のバラントランス1000について説明する。図14は、実施の形態2におけるバラントランス1000の回路構造図である。
バラントランス1000は、入力された不平衡信号を、位相が180度異なる平衡信号に変換する電気回路であり、かつ、不平衡端子と平衡端子のインピーダンスを変換する電気回路である。
バラントランス1000は、アドミタンスがYSである不平衡端子P1、アドミタンスがYLである平衡端子P2、P3、第1から第N(Nは奇数、N≧3)の伝送線路11、12、・・・、1Nを備える。伝送線路11、12、・・・、1Nは線路幅がW、それらの線路が間隔Sで(左右、または、上下に)周期的に配置され、隣接する線路どうしが互いに電磁気的に結合した結合伝送線路211を構成する。第1、3、・・・、Nの伝送線路、即ち奇数番目の伝送線路11、13、・・・、1Nの両端は端子1、2で互いに接続し、第2、4、・・・、(N−1)の伝送線路、即ち偶数番目の伝送線路12、14、・・・、1(N−1)の両端は端子3、4で互いに接続されている。伝送線路の本数Nを増やすことにより、挿入損失を小さくすることができる。また、最適なインピーダンス変換を行うことができる。
A
The
図14は端子3、4が右側部位置に設けられているバラントランスであるが、端子3、4は用途に合わせて任意の位置に設けてもよい。端子1は第1の負荷である不平衡端子P1に接続され、端子2はグランドに短絡されている。端子3と端子4はそれぞれ第2と第3の負荷である平衡端子P2とP3に接続されている。不平衡端子P1に並列に容量C1、平衡端子P2とP3との間に容量C2が接続されている。なお、この容量C1と容量C2は接続しなくてもよく、接続しない場合はC1=0またはC2=0に対応する。伝送線路11、12、・・・、1Nの線路長(電気長)は、設計周波数f0に対して2θ≦1[rad]である。なお、図14のバラントランス1000は八角形であるが、バラントランス1000の形は、どのような多角形でも、円形でも、直線でもよい。
Although FIG. 14 shows a balun transformer in which the
図15は実施の形態2におけるバラントランス1000の等価回路図である。図14に示す結合伝送線路211部分は偶モード特性アドミタンスがY´ oe、奇モード特性アド
ミタンスがY´ oo、線路長がθの結合伝送線路51および52、特性アドミタンスがYO、線路長がθの伝送線路31および32、インピーダンス変成比が1:√{(N−1)/2}のインピーダンス変換器61〜68を用いて表すことができる。ここで、Y´ oeおよびY´ ooは、線路幅W、線路間隔Sで周期的に配置され、隣接する線路間で互いに電磁的に結合する周期構造結合伝送線路の偶モード特性アドミタンスおよび奇モード特性アドミタンスである。また、YOは、線路幅Wのマイクロストリップ線路の特性アドミタンスである。
等価回路より、端子1からバラントランス側を見込む入力アドミタンスYinは次式(16)で表すことができる。
FIG. 15 is an equivalent circuit diagram of the
From the equivalent circuit, the input admittance Y in looking into the balun transformer side from the
一方,端子1から不平衡端子P1側を見込む負荷アドミタンスY´ Sは、設計周波数f0でYinに複素共役整合するように選ばれる。すなわち、Y´ Sは次式(17)で表すことができる。
On the other hand, the load admittance Y ′ S that expects the unbalanced terminal P1 side from the
図15の等価回路に用いられる回路エレメントは一般的な市販回路シミュレータに備えられているため、本発明の実施の形態2は、回路シミュレータで計算できることを特徴としている。 Since the circuit element used in the equivalent circuit of FIG. 15 is provided in a general commercially available circuit simulator, the second embodiment of the present invention is characterized in that it can be calculated by the circuit simulator.
実施の形態2における設計方程式の導出については、実施の形態1の場合と同様に導出することが可能である。 The design equations in the second embodiment can be derived in the same manner as in the first embodiment.
実施の形態3.
まず、本発明の実施の形態3のバラントランス1000について説明する。図16は、実施の形態3におけるバラントランス1000の回路構造図である。
バラントランス1000は、入力された不平衡信号を、位相が180度異なる平衡信号に変換する電気回路であり、かつ、不平衡端子と平衡端子のインピーダンスを変換する電気回路である。
バラントランス1000は、アドミタンスがYSである不平衡端子P1、アドミタンスがYSである平衡端子P2、P3、第1から第N(Nは偶数、N≧4)の伝送線路11、12、・・・、1Nを備える。伝送線路11、12、・・・、1Nは線路幅がW、それら
の線路が間隔Sで(左右、または、上下に)周期的に配置され、隣接する線路どうしが互いに電磁気的に結合した結合伝送線路311を構成する。第1、3、・・・、N−1の伝送線路、即ち奇数番目の伝送線路11、13、・・・、1(N−1)の両端は端子1、2で互いに接続し、第2、4、・・・、Nの伝送線路、即ち偶数番目の伝送線路12、14、・・・、1Nの両端は端子3、4で互いに接続されている。伝送線路の本数Nを増やすことにより,挿入損失を小さくすることができる。また,最適なインピーダンス変換を行うことができる。
First, the
The
図16は端子3、4が右側部位置に設けられているバラントランスであるが、端子3、4は用途に合わせて任意の位置に設けてもよい。端子1は第1の負荷である不平衡端子P1に接続され、端子2はグランドに短絡されている。端子3と端子4はそれぞれ第2と第3の負荷である平衡端子P2とP3に接続されている。不平衡端子P1に並列に容量C1、平衡端子P2とP3との間に容量C2が接続されている。なお、この容量C1と容量C2は接続しなくてもよく、接続しない場合はC1=0またはC2=0に対応する。伝送線路11、12、・・・、1Nの線路長(電気長)は、設計周波数f0に対して2θ≦1[rad]である。なお、図16のバラントランス1000は八角形であるが、バラントランス1000の形は、どのような多角形でも、円形でも、直線でもよい。
Although FIG. 16 shows a balun transformer in which the
図17は実施の形態1におけるバラントランス1000の等価回路図である。図16に
示す結合伝送線路311部分は偶モード特性アドミタンスがY´ oe、奇モード特性アドミタンスがY´ oo、線路長がθの結合伝送線路51および52、特性アドミタンスがYO、線路長がθの伝送線路31〜34、インピーダンス変成比が1:√{(N−1)/2}のインピーダンス変換器61〜68、1:1/√2のインピーダンス変換器71〜78を用いて表すことができる。ここで、Y´ oeおよびY´ ooは、線路幅W、線路間隔Sで周期的に配置され、隣接する線路間で互いに電磁的に結合する周期構造結合伝送線路の偶モード特性アドミタンスおよび奇モード特性アドミタンスである。また、YOは、線路幅Wのマイクロストリップ線路の特性アドミタンスである。
等価回路より、端子1からバラントランス側を見込む入力アドミタンスYinは次式(18)で表すことができる。
FIG. 17 is an equivalent circuit diagram of the
From the equivalent circuit, the input admittance Y in looking into the balun transformer side from the
一方、端子1から不平衡端子P1側を見込む負荷アドミタンスY´ Sは,設計周波数f0でYinに複素共役整合するように選ばれる。すなわち、Y´ Sは次式(19)で表すことができる。
On the other hand, the load admittance Y ′ S that expects the unbalanced terminal P1 side from the
図17の等価回路に用いられる回路エレメントは一般的な市販回路シミュレータに備えられているため、本発明の実施の形態3は、回路シミュレータで計算できることを特徴としている。 Since the circuit element used for the equivalent circuit of FIG. 17 is provided in a general commercially available circuit simulator, the third embodiment of the present invention is characterized in that it can be calculated by the circuit simulator.
実施の形態3における設計方程式の導出については、実施の形態1の場合と同様に導出することが可能である。 The derivation of the design equation in the third embodiment can be derived in the same manner as in the first embodiment.
実施の形態4.
本発明の実施形態4のバラントランス1000について説明する。図18は、実施の形態4におけるバラントランス1000の概略構成を示す回路構造図である。
バラントランス1000は、実施の形態1、実施の形態2、または実施の形態3におけるバラントランス1000の端子3、4に接続した伝送線路の中点に、2次高調波を注入もしくは抽出する注入抽出用端子P4が設けられていることを特徴とするバラントランスである。
図18は、実施の形態3におけるバラントランス1000に本実施の形態を適用したものであるが、実施の形態1または実施の形態2におけるバラントランスにも同様に適用し得る。
A
The
FIG. 18 shows a case where the present embodiment is applied to the
実施の形態5.
本発明の実施の形態5における電力増幅器について説明する。図19は、実施の形態5における電力増幅器2000が本発明に係るバラントランスを用いて構成された電力増幅器の概略構成を示す回路構造図である。
電力増幅器2000は、実施の形態4におけるバラントランスと、実施の形態1、実施の形態2、実施の形態3、実施の形態4におけるバラントランスの内の1つを用いて組合せ、平衡端子間に増幅素子A1を装荷した電力増幅器であり、基本波端子から基本波を入力し、2次高調波端子は反射処理、または、2次高調波注入抽出を施した高効率・低歪み電力増幅器である。
図19は、実施の形態1におけるバラントランス1000に実施の形態4を適用したバラントランスと、実施の形態2におけるバラントランス1000とを用いて構成した実施の形態であるが、他の実施の形態におけるバラントランスを適宜組み合わせることもできる。
2次高調波端子は、基本波端子とアイソレーションが取れているため、基本波の整合を変化させること無く、2次高調波を反射処理、または、注入抽出することが可能である。
従って、2次高調波の反射処理、または、注入抽出により電力増幅器の高効率化、低歪み化を可能とする。
A power amplifier according to
The
FIG. 19 shows an embodiment configured by using the balun transformer in which the fourth embodiment is applied to the
Since the second harmonic terminal is isolated from the fundamental wave terminal, the second harmonic can be reflected or extracted by injection without changing the matching of the fundamental wave.
Therefore, it is possible to increase the efficiency and reduce the distortion of the power amplifier by the second harmonic reflection processing or injection extraction.
実施の形態6.
本発明のバラントランスを用いた本発明の実施の形態6における電力増幅器について説明する。図20は、実施の形態6における電力増幅器3000が本発明に係るバラントラ
ンスを用いて構成された電力増幅器の場合の概略構成を示す回路構造図である。
電力増幅器3000は、実施の形態4におけるバラントランスを2つ用いて、平衡端子間に増幅素子A1を装荷した電力増幅器であり、基本波端子から基本波を入力し、2次高調波端子は端子間に2次高調波振幅・位相調整回路APAを装荷した、2次高調波フィードバック高効率・低歪み電力増幅器である。
図20は、実施の形態1におけるバラントランス1000に実施の形態4を適用したバラントランスと、実施の形態2におけるバラントランス1000に実施の形態4を適用したバラントランスとを用いて構成した実施の形態であるが、他の実施の形態に実施の形態4を適用したバラントランスを適宜組み合わせることもできる。
2次高調波端子は、基本波端子とアイソレーションが取れているため、基本波の整合を変化させること無く、2次高調波をフィードバックすることが可能である。従って、2次高調波フィードバックにより電力増幅器の高効率化、低歪み化を可能とする。
A power amplifier according to
The
FIG. 20 shows an embodiment configured by using a balun transformer in which the fourth embodiment is applied to the
Since the second harmonic terminal is isolated from the fundamental wave terminal, the second harmonic can be fed back without changing the matching of the fundamental wave. Therefore, the efficiency of the power amplifier and the distortion can be reduced by the second harmonic feedback.
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することができる。 The present invention can be freely combined with each other within the scope of the invention, or can be appropriately modified or omitted.
1〜4 端子、1a〜6a,1b〜4b,1c〜8c,X,Y ノード P1 不平衡端子、P2 平衡端子、P3 平衡端子、P4 注入抽出用端子、11〜1N,31,32,41〜44 伝送線路、51,52,80,81,111,211,311 結合伝送線路、61〜68,71〜78 インピーダンス変換器、91a マイクロストリップ線路、91b〜9(N−1)b 周期構造結合伝送線路、YS,YL,Y2S アドミタンス、C1,C2,C3,C4,C5 容量、A1 増幅素子、APA 2次高調波振幅・位
相調整回路、1000 バラントランス、2000,3000 電力増幅器
1 to 4 terminals, 1a to 6a, 1b to 4b, 1c to 8c, X, Y node P1 unbalanced terminal, P2 balanced terminal, P3 balanced terminal, P4 injection extraction terminal, 11 to 1N, 31, 32, 41 to 44 transmission line, 51, 52, 80, 81, 111, 211, 311 coupled transmission line, 61-68, 71-78 impedance converter, 91a microstrip line, 91b-9 (N-1) b periodic structure coupled transmission Line, Y S , Y L , Y 2S admittance, C 1 , C 2 , C 3 , C 4 , C 5 capacitance, A1 amplifying element, APA second harmonic amplitude / phase adjustment circuit, 1000 balun transformer, 2000, 3000 Power amplifier
Claims (6)
前記結合伝送線路は、N本(Nは3以上の奇数)の伝送線路で構成され、隣り合う伝送線路が互いに電磁的に結合するように配置されており、
前記結合伝送線路は、第1の端子および第2の端子並びに第3の端子および第4の端子を有し、前記第1の端子と前記第2の端子間が第2、4、・・・、N−1番目の伝送線路で接続されており、前記第3の端子と前記第4の端子間が第1、3、・・・、N番目の伝送線路で接続されており、
前記第1の端子はアドミタンスYSの第1の負荷P1に接続され、前記第2の端子はグランドに短絡されており、
前記第3の端子、前記第4の端子はそれぞれ、アドミタンスYLの第2の負荷P2および第3の負荷P3に接続され、第2の負荷P2、第3の負荷P3は平衡端子をなしており、前記第1の端子と前記第2の端子の端子間に容量C1が接続され、前記第3の端子と前記第4の端子の端子間に容量C2が接続されており、
前記結合伝送線路を構成する伝送線路が、隣接する線路間で互いに電磁的に結合する周期構造結合伝送線路を構成する場合の偶モード特性アドミタンスをY´ oeとし、奇モード特性アドミタンスをY´ ooとし、
前記結合伝送線路を構成する伝送線路が、隣接する線路どうしが互いに電磁的に結合しないように構成されるマイクロストリップ線路の場合の特性アドミタンスをYOとし、
前記偶モード特性アドミタンスY´ oe、前記奇モード特性アドミタンスY´ oo、前記特性アドミタンスYO、電気長θ、容量C1および容量C2の各値が、前記アドミタンスYLおよび前記アドミタンスYSとの間に以下の関係式を満足するように選ばれていることを特徴とするバラントランス。
The coupled transmission line is composed of N transmission lines (N is an odd number of 3 or more), and adjacent transmission lines are arranged to be electromagnetically coupled to each other,
The coupled transmission line has a first terminal, a second terminal, a third terminal, and a fourth terminal, and the second terminal, the second terminal, and the like are between the first terminal and the second terminal. , N-1 transmission line, and the third terminal and the fourth terminal are connected by the first, third,..., Nth transmission line,
It said first terminal being connected to a first load P1 of admittance Y S, the second terminal being shorted to ground,
The third terminal, wherein each fourth terminal is connected to the admittance Y second load L P2 and third load P3, second load P2, the third load P3 form a balanced terminal cage, the capacitor C 1 is connected to the first terminal between the terminals of the second terminal, the capacitance C 2 is connected between the terminals of the third terminal and the fourth terminal,
Transmission line constituting the coupled transmission line is, the even mode characteristic admittance when the periodic structure is coupled transmission line electromagnetically coupled to each other between adjacent lines 'and oe, the odd mode characteristic admittance Y' Y oo age,
Transmission line constituting the coupled transmission line has a characteristic admittance of the case of the microstrip line adapted to each other adjacent lines are not electromagnetically coupled to each other and Y O,
The values of the even mode characteristic admittance Y ′ oe , the odd mode characteristic admittance Y ′ oo , the characteristic admittance Y O , the electrical length θ, the capacitance C 1 and the capacitance C 2 are the admittance Y L and the admittance Y S. Is selected so as to satisfy the following relational expression:
前記結合伝送線路は、N本(Nは3以上の奇数)の伝送線路で構成され、隣り合う伝送線路が互いに電磁的に結合するように配置されており、
前記結合伝送線路は、第1の端子および第2の端子並びに第3の端子および第4の端子を有し、前記第1の端子と前記第2の端子間が第1、3、・・・、N番目の伝送線路で接続されており、前記第3の端子と前記第4の端子間が第2、4、・・・、N−1番目の伝送線路で接続されており、
前記第1の端子はアドミタンスYSの第1の負荷P1に接続され、前記第2の端子はグランドに短絡されており、
前記第3の端子、前記第4の端子はそれぞれ、アドミタンスYLの第2の負荷P2および第3の負荷P3に接続され、第2の負荷P2、第3の負荷P3は平衡端子をなしており、前記第1の端子と前記第2の端子の端子間に容量C1が接続され、前記第3の端子と前記第4の端子の端子間に容量C2が接続されており、
前記結合伝送線路を構成する伝送線路が、隣接する線路間で互いに電磁的に結合する周期構造結合伝送線路を構成する場合の偶モード特性アドミタンスをY´ oeとし、奇モード特性アドミタンスをY´ ooとし、
前記結合伝送線路を構成する伝送線路が、隣接する線路どうしが互いに電磁的に結合しないように構成されるマイクロストリップ線路の場合の特性アドミタンスをYOとし、
前記偶モード特性アドミタンスY´ oe、前記奇モード特性アドミタンスY´ oo、前記特性アドミタンスYO、電気長θ、容量C1および容量C2の各値が、前記アドミタンスYLおよび前記アドミタンスYSとの間に以下の関係式を満足するように選ばれていることを特徴とするバラントランス。
The coupled transmission line is composed of N transmission lines (N is an odd number of 3 or more), and adjacent transmission lines are arranged to be electromagnetically coupled to each other,
The coupled transmission line has a first terminal, a second terminal, a third terminal, and a fourth terminal, and the first terminal and the second terminal are first, third,... Are connected by an Nth transmission line, and the third terminal and the fourth terminal are connected by a second, fourth,..., N−1th transmission line,
It said first terminal being connected to a first load P1 of admittance Y S, the second terminal being shorted to ground,
The third terminal, wherein each fourth terminal is connected to the admittance Y second load L P2 and third load P3, second load P2, the third load P3 form a balanced terminal cage, the capacitor C 1 is connected to the first terminal between the terminals of the second terminal, the capacitance C 2 is connected between the terminals of the third terminal and the fourth terminal,
Transmission line constituting the coupled transmission line is, the even mode characteristic admittance when the periodic structure is coupled transmission line electromagnetically coupled to each other between adjacent lines 'and oe, the odd mode characteristic admittance Y' Y oo age,
Transmission line constituting the coupled transmission line has a characteristic admittance of the case of the microstrip line adapted to each other adjacent lines are not electromagnetically coupled to each other and Y O,
The values of the even mode characteristic admittance Y ′ oe , the odd mode characteristic admittance Y ′ oo , the characteristic admittance Y O , the electrical length θ, the capacitance C 1 and the capacitance C 2 are the admittance Y L and the admittance Y S. Is selected so as to satisfy the following relational expression:
前記結合伝送線路は、N本(Nは4以上の偶数)の伝送線路で構成され、隣り合う伝送線路が互いに電磁的に結合するように配置されており、
前記結合伝送線路は、第1の端子および第2の端子並びに第3の端子および第4の端子を有し、前記第1の端子と前記第2の端子間が第1、3、・・・、N−1番目の伝送線路で接続されており、前記第3の端子と前記第4の端子間が第2、4、・・・、N番目の伝送線路で接続されており、
前記第1の端子はアドミタンスYSの第1の負荷P1に接続され、前記第2の端子はグランドに短絡されており、
前記第3の端子、前記第4の端子はそれぞれ、アドミタンスYLの第2の負荷P2および第3の負荷P3に接続され、第2の負荷P2、第3の負荷P3は平衡端子をなしており、前記第1の端子と前記第2の端子の端子間に容量C1が接続され、前記第3の端子と前記第4の端子の端子間に容量C2が接続されており、
前記結合伝送線路を構成する伝送線路が、隣接する線路間で互いに電磁的に結合する周期構造結合伝送線路を構成する場合の偶モード特性アドミタンスをY´ oeとし、奇モード特性アドミタンスをY´ ooとし、
前記結合伝送線路を構成する伝送線路が、隣接する線路どうしが互いに電磁的に結合しな
いように構成されるマイクロストリップ線路の場合の特性アドミタンスをYOとし、
前記偶モード特性アドミタンスY´ oe、前記奇モード特性アドミタンスY´ oo、電気長θ、容量C1および容量C2の各値が、前記アドミタンスYLおよび前記アドミタンスYSとの間に以下の関係式を満足するように選ばれていることを特徴とするバラントランス。
The coupled transmission line is composed of N transmission lines (N is an even number of 4 or more), and adjacent transmission lines are arranged to be electromagnetically coupled to each other,
The coupled transmission line has a first terminal, a second terminal, a third terminal, and a fourth terminal, and the first terminal and the second terminal are first, third,... , The N-1th transmission line, and the third terminal and the fourth terminal are connected by the second, fourth,..., Nth transmission line,
It said first terminal being connected to a first load P1 of admittance Y S, the second terminal being shorted to ground,
The third terminal, wherein each fourth terminal is connected to the admittance Y second load L P2 and third load P3, second load P2, the third load P3 form a balanced terminal cage, the capacitor C 1 is connected to the first terminal between the terminals of the second terminal, the capacitance C 2 is connected between the terminals of the third terminal and the fourth terminal,
Transmission line constituting the coupled transmission line is, the even mode characteristic admittance when the periodic structure is coupled transmission line electromagnetically coupled to each other between adjacent lines 'and oe, the odd mode characteristic admittance Y' Y oo age,
Transmission line constituting the coupled transmission line has a characteristic admittance of the case of the microstrip line adapted to each other adjacent lines are not electromagnetically coupled to each other and Y O,
The even mode characteristic admittance Y ′ oe , the odd mode characteristic admittance Y ′ oo , the electrical length θ, the capacitance C 1, and the capacitance C 2 have the following relationship between the admittance Y L and the admittance Y S : A balun transformer characterized by being selected to satisfy the formula.
5. Two balun transformers according to claim 4, wherein an amplifying element is provided between the balanced terminals, and the amplitude and phase of the second harmonic are adjusted between the injection and extraction terminals for injecting or extracting the second harmonic. A power amplifier characterized by loading a circuit and performing power amplification.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016133035A JP6589208B2 (en) | 2016-07-05 | 2016-07-05 | Balun transformer and power amplifier using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016133035A JP6589208B2 (en) | 2016-07-05 | 2016-07-05 | Balun transformer and power amplifier using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018007087A JP2018007087A (en) | 2018-01-11 |
| JP6589208B2 true JP6589208B2 (en) | 2019-10-16 |
Family
ID=60950003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016133035A Active JP6589208B2 (en) | 2016-07-05 | 2016-07-05 | Balun transformer and power amplifier using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6589208B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6736024B2 (en) * | 2016-12-16 | 2020-08-05 | 株式会社Wave Technology | Doherty amplifier |
| US12199585B2 (en) * | 2020-12-10 | 2025-01-14 | Skyworks Solutions, Inc. | Baluns with integrated matching networks |
| WO2025041592A1 (en) * | 2023-08-22 | 2025-02-27 | 株式会社村田製作所 | Balun and front end circuit |
| WO2025047710A1 (en) * | 2023-08-31 | 2025-03-06 | 株式会社村田製作所 | Balun and front end circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI314329B (en) * | 2006-08-16 | 2009-09-01 | Realtek Semiconductor Corp | On-chip transformer balun |
| JP4674590B2 (en) * | 2007-02-15 | 2011-04-20 | ソニー株式会社 | Balun transformer, balun transformer mounting structure, and electronic device incorporating the mounting structure |
| KR101214722B1 (en) * | 2011-11-22 | 2012-12-21 | 삼성전기주식회사 | Transformer and method for manufacturing thereof |
-
2016
- 2016-07-05 JP JP2016133035A patent/JP6589208B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018007087A (en) | 2018-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8400232B2 (en) | Figure 8 balun | |
| JP6589208B2 (en) | Balun transformer and power amplifier using the same | |
| EP2899803B1 (en) | Circuit comprising balun and impedance transforming elements | |
| CN102290627B (en) | Broadband low-loss passive balun on chip having laminated winding structure | |
| JP2015226325A (en) | Broadband high frequency, microwave or millimeter wave mixer system | |
| US9666929B2 (en) | Balun for converting between multiple differential signal pairs and a single ended signal | |
| CN110233599A (en) | E-Band microwave F power-like amplifier based on CMOS | |
| Johansen et al. | Analysis and design of lumped element Marchand baluns | |
| JP6497564B2 (en) | Balun transformer and electronic equipment using the same | |
| TW201505251A (en) | Balun transformer | |
| CN202217771U (en) | A Broadband Low Loss On-Chip Passive Balun with Stacked Serpentine Structure | |
| TWI513184B (en) | Balanced to unbalanced converter | |
| CN102377404B (en) | Variable impedance matching circuit | |
| Chakrabarti et al. | Multi‐output stacked class‐E millimetre‐wave power amplifiers in 45 nm silicon‐on‐insulator metal–oxide–semiconductor: theory and implementation | |
| Yang et al. | Compact and high-performance low-temperature co-fired ceramic balun filter using the hybrid resonator and symmetric four-port network | |
| TWI361513B (en) | Compact single-to-balanced bandpass filter | |
| Hou et al. | A class of quadrature couplers based on transformer | |
| KR20140058742A (en) | Wide band sum & difference circuit for monolithic microwave integrated circuit | |
| CN110380689A (en) | A kind of side couples passive balun on the silicon chip of serpentine structure | |
| Michaelsen et al. | Analysis and design of complex impedance transforming marchand baluns | |
| KR101559721B1 (en) | Wideband microwave balun with high isolation properties | |
| Niknejad et al. | Integrated circuit transmission-line transformer power combiner for millimetre-wave applications | |
| CN111193483B (en) | Balun circuit structure and balun devices | |
| US20180083590A1 (en) | Power amplifying converter | |
| US3500259A (en) | Filter circuits using alternate openand short-circuited 3 db quadrature hybrids |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160707 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181025 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6589208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |