[go: up one dir, main page]

JP7343080B2 - 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用 - Google Patents

半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用 Download PDF

Info

Publication number
JP7343080B2
JP7343080B2 JP2023525541A JP2023525541A JP7343080B2 JP 7343080 B2 JP7343080 B2 JP 7343080B2 JP 2023525541 A JP2023525541 A JP 2023525541A JP 2023525541 A JP2023525541 A JP 2023525541A JP 7343080 B2 JP7343080 B2 JP 7343080B2
Authority
JP
Japan
Prior art keywords
temporary fixing
layer
fixing material
sealing
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023525541A
Other languages
English (en)
Other versions
JPWO2023033161A1 (ja
JPWO2023033161A5 (ja
Inventor
圭祐 西戸
正明 竹越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2023033161A1 publication Critical patent/JPWO2023033161A1/ja
Publication of JPWO2023033161A5 publication Critical patent/JPWO2023033161A5/ja
Priority to JP2023140075A priority Critical patent/JP2023155419A/ja
Application granted granted Critical
Publication of JP7343080B2 publication Critical patent/JP7343080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用に関する。
電子機器の小型化のために、半導体チップの電極面上に基板と接続するためのバンプを直接設けられたウエハレベルパッケージが採用されることがある。さらに、バンプ数の増加及び配線の微細化を実現するために、半導体チップのサイズよりも大きな領域に引き出された配線を有するファンアウトのウエハレベルパッケージの需要が高まっている。
ファンアウトのウエハレベルパッケージを形成する方法として、仮固定材層上に半導体チップを配置し、その状態で半導体チップを封止する封止層を形成することを含む、チップファースト／フェイスダウンのプロセスがある。仮固定材層は、封止層が形成された後、封止層及び半導体チップから剥離される（例えば、特許文献１、２）。
特許３５９４８５３号公報 特開２０１３－０９８３９３号公報
仮固定材層上に配置された半導体チップを封止する封止層を形成する場合、封止層及び半導体チップから仮固定材層を剥離したときに、封止層及び半導体チップが露出した面が形成される。このとき、半導体チップが封止層の表面よりも高く突き出すことにより、半導体チップと封止層とで微小な段差が形成されることがある。この段差は、半導体チップに接続される再配線層が形成されたときに、半導体チップと封止材の熱膨張率の差に起因する応力特異点を段差の近傍に発生させる可能性がある。特に再配線層が微細な配線及び薄い絶縁層を含む場合、応力特異点が再配線層におけるクラック又は剥離を引き起こすことが懸念される。
本開示は以下の事項を含む。
［１］
支持体、及び該支持体上に設けられた仮固定材層を備えるキャリア基板を準備する工程と、
前記仮固定材層上に、チップ本体部、及び該チップ本体部の外表面上に設けられた電極パッドを有する半導体チップを配置する工程と、
前記半導体チップを封止する封止層を形成することにより、前記半導体チップ及び前記封止層を含む封止構造体を前記キャリア基板上に形成する工程であって、前記封止構造体が、前記仮固定材層と接する接続面を有し、該接続面に前記半導体チップが露出し、前記接続面において前記半導体チップと前記封止層とで形成される段差が５．０μｍ以下である、工程と、
前記封止構造体から前記キャリア基板を分離する工程と、
前記封止構造体の前記接続面上に、前記電極パッドに接続された多層の配線と該配線の間を埋める絶縁層とを含む再配線層を設ける工程と、
をこの順で含む、
半導体装置を製造する方法。
［２］
前記仮固定材層の厚さが５０μｍ以下である、［１］に記載の方法。
［３］
前記仮固定材層の厚さが１０μｍを超えて５０μｍ以下である、［１］に記載の方法。
［４］
前記支持体の２３℃における引張弾性率が１００ＧＰａ以上である、［１］～
［３］のいずれか一項に記載の方法。
［５］
前記支持体がガラス板、金属板、シリコンウェハ又はセラミックス板である、［１］～［４］のいずれか一項に記載の方法。
［６］
前記仮固定材層の厚さ、及び前記支持体の２３℃における率が、前記段差が５．０μｍ以下となる範囲で選択される、［１］に記載の方法。
［７］
前記仮固定材層の厚さが５０μｍ以下の範囲内で選択される、［６］に記載の方法。
［８］
前記仮固定材層の厚さが１０μｍを超えて５０μｍ以下の範囲で選択される、［６］に記載の方法。
［９］
前記支持体の２３℃における引張弾性率が１００ＧＰａ以上の範囲内で選択される、［６］～［８］のいずれか一項に記載の方法。
［１０］
前記支持体がガラス板、金属板、シリコンウェハ及びセラミックス板から選択される、［６］～［９］のいずれか一項に記載の方法。
［１１］
前記絶縁層が、前記配線と前記封止構造体との間に介在する中間層を有し、該中間層の厚さの最大値が１５μｍ以下である、［１］～［１０］のいずれか一項に記載の方法。
［１２］
前記封止層が、硬化性樹脂及び無機充填剤を含有する顆粒状の封止材を金型内で加熱及び加圧することを含むコンプレッションモールディングによって形成される、［１］～［１１］のいずれか一項に記載の方法。
［１３］
前記封止層が、硬化性樹脂及び無機充填剤を含有するフィルム状の封止材を前記キャリア基板上に積層することを含む方法によって形成される、［１］～［１１］のいずれか一項に記載の方法。
［１４］
５０μｍ以下の厚さを有し、［１］～［１３］のいずれか一項に記載の方法において仮固定材層として用いられる、フィルム状の半導体装置製造用仮固定材。
［１５］
１０μｍを超えて５０μｍ以下の厚さを有し、［１］～［１３］のいずれか一項に記載の方法において仮固定材層として用いられる、フィルム状の半導体装置製造用仮固定材。
［１６］
５０μｍ以下の厚さを有するフィルム状の仮固定材の、［１］～［１３］のいずれか一項に記載の方法によって半導体装置を製造するための応用。
［１７］
１０μｍを超えて５０μｍ以下の厚さを有するフィルム状の仮固定材の、［１］～［１３］のいずれか一項に記載の方法によって半導体装置を製造するための応用。
本開示の一側面によれば、再配線層における応力特異点の発生の可能性を低減しながら、半導体装置を効率的に製造することができる。
半導体装置を製造する方法の一例を示す工程図である。 半導体装置を製造する方法の一例を示す工程図である。 半導体チップと封止層とで形成される段差の一例を示す模式図である。
本発明は以下の例に限定されない。図面の寸法比率は図示した比率に限られない。本明細書において「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む。
図１及び図２は、半導体装置を製造する方法の一例を示す工程図である。図１及び図２に示される方法は、チップファースト／フェイスダウンのファンアウトのウエハレベルパッケージを製造する組立プロセスの一例である。本例示に係る方法は、支持体４１、及び支持体４１上に設けられた仮固定材層４２を備えるキャリア基板４０を準備する工程と、１つの仮固定材層４２上に、チップ本体部１１、及びチップ本体部１１の外表面上に設けられた電極パッド１２を有する複数の半導体チップ１０を、電極パッド１２が仮固定材層４２に接する向きで配置する工程（図１の（ａ））と、半導体チップ１０を封止する封止層１を形成することにより、半導体チップ１０及び封止層１からなる封止構造体５をキャリア基板４０上に形成する工程であって、封止構造体５が、仮固定材層４２と接する接続面を有し、接続面に半導体チップ１０が露出している、工程（図１の（ｂ）、（ｃ））と、封止構造体５からキャリア基板４０を分離する工程（図１の（ｄ）及び図２の（ｅ））と、封止構造体５の接続面Ｓ上に、電極パッド１２に接続された多層の配線３１と配線３１の間を埋める絶縁層３２とを含む再配線層３を設ける工程（図２の（ｆ））と、封止構造体５を接続面Ｓとは反対側の面から研削する工程（図２の（ｇ））と、再配線層３の封止構造体５とは反対側の面上に、配線３１と接続されたはんだボール３０を設ける工程（図２の（ｈ））と、封止構造体５を再配線層３とともに分割して、個片化された半導体装置１００を得る工程（図２の（ｈ））とから主に構成される。
図３は、封止構造体５が形成されたときに、接続面Ｓにおいて半導体チップ１０と封止層１とで形成される段差の一例を示す模式図である。図３に示されるように、接続面Ｓにおいて半導体チップ１０が僅かに突き出ることにより、半導体チップ１０と封止層１とで段差Ｇが形成される。本開示に係る方法において、５．０μｍ以下の段差Ｇを有する封止構造体５が形成される。段差Ｇが小さいと、再配線層３が形成されたときに、段差Ｇに起因する応力特異点の発生の可能性を低減することができる。係る観点から、段差Ｇは４．９μｍ以下、４．８μｍ以下、４．７μｍ以下、４．６μｍ以下、４．５μｍ以下、４．４μｍ以下、４．３μｍ以下、４．２μｍ以下、４．１μｍ以下、４．０μｍ以下、３．９μｍ以下、３．８μｍ以下、３．７μｍ以下、３．６μｍ以下、３．５μｍ以下、３．４μｍ以下、又は３．３μｍ以下であってもよい。段差Ｇは、０μｍ以上、０．１μｍ以上、０．２μｍ以上、０．３μｍ以上、０．４μｍ以上、０．５μｍ以上、０．６μｍ以上、０．７μｍ以上、０．８μｍ以上、０．９μｍ以上、又は１．０μｍ以上であってもよい。段差Ｇは、キャリア基板４０が除去された後、露出した接続面Ｓの表面を例えば接触式表面粗さ計を用いて分析することによって、測定することができる。
段差Ｇが５．０μｍ以下となるように、例えば、仮固定材層４２の厚さ、及び支持体４１の引張弾性率（ヤング率）を選択することができる。
仮固定材層４２の厚さが小さいと、段差Ｇが小さくなる傾向がある。仮固定材層４２の厚さを、例えば５０μｍ以下、４５μｍ以下、４０μｍ以下、又は３５μｍ以下の範囲で選択してもよい。仮固定材層４２の厚さの下限は、通常１μｍ程度である。仮固定材層４２の厚さが１０μｍを超えてもよい。
支持体４１の引張弾性率（ヤング率）が大きいと、段差Ｇが小さくなる傾向がある。支持体４１の引張弾性率を、例えば、１００ＧＰａ以上、又は１１０ＧＰａ以上の範囲で選択してもよい。支持体４１の引張弾性率の上限は、通常、３００ＧＰａ程度である。ここでの引張弾性率（ヤング率）を測定するための引張試験の条件は、支持体の材質に応じた測定方法に従って選択することができる。採用される測定方法の例は、支持体の材質が有機材料（例えば樹脂）である場合はＪＩＳ―Ｋ７１６１―１、支持体の材質がセラミックス又はガラスである場合はＪＩＳ―Ｒ１６０２、支持体の材質が金属である場合はＪＩＳ―Ｚ２２８０である。ヤング率は縦弾性係数と称されることもある。引張弾性率は一般的に温度依存性を有するため、支持体の選択のために２３℃における引張弾性率の値が参照される。
段差Ｇが５．０μｍ以下となるように、仮固定材層４２の厚さ、支持体４１の引張弾性率、及び支持体４１の厚さを選択してもよい。この場合の仮固定材層４２の厚さ及び支持体４１の引張弾性率を上述の範囲内から選択してもよい。支持体４１の厚さが大きいと、段差Ｇが小さくなる傾向がある。支持体４１の厚さを、０．５ｍｍ以上、０．６ｍｍ以上、０．７ｍｍ以上、０．８ｍｍ以上、０．９ｍｍ以上、１．０ｍｍ以上、又は１．０ｍｍ超の範囲で選択してもよい。支持体４１の厚さの上限は、通常、４．０ｍｍ程度である。
支持体４１は、例えば、ガラス板、金属板（例えば銅板、ステンレス鋼板）、シリコンウェハ、セラミックス板、又は有機基板であってもよい。支持体４１がガラス板、金属板、シリコンウェハ又はセラミックス板であってもよく、ガラス板、金属板、又はシリコンウェハであってもよい。これらは通常、２３℃において１００ＧＰａ以上の引張弾性率を有する。仮固定材層４２がＵＶ照射又はレーザー照射によって剥離される場合、最も典型的には、支持体４１がガラス板である。金属板は、平坦な表面、及び封止層形成の工程における耐久性の点で有利である。支持体４１が円盤状であってもよく、その直径がシリコンウエハと同程度（例えば１２インチ程度）であってもよい。支持体４１が矩形の主面を有する板状体であってもよく、その場合の主面の１片の長さが６００ｍｍ程度であってもよい。
支持体４１は、膨張性粒子を実質的に含まなくてもよい。特に、支持体４１が膨張性粒子を実質的に含まない有機基板であってもよい。ここでの膨張性粒子は、外部刺激によって、それ自体が膨張することで支持体４１に凹凸を形成し、被着体との接着力を低下させることができる粒子を意味する。膨張性粒子の例は、加熱によって膨張する熱膨張性粒子（例えば、マイクロカプセルか発泡剤）、及び、エネルギー線の照射によって膨張するエネルギー線膨張性粒子を含む。「膨張性粒子を実質的に含まない」とは、膨張性粒子の含有量が、支持体４１の質量に対して１質量％未満であることを意味する。
支持体４１の仮固定材層４２側の面上に、半導体チップ１０の位置決めのためのアライメントマークが設けられてもよい。アライメントマークは、金属、樹脂等の任意の材料を用いて形成することができる。支持体４１自体にアラインメントマークを刻んでもよい。アライメントマークが設けられる場合、仮固定材層４２が、アライメントマークを視認可能な程度に透明であってもよい。
仮固定材層４２を形成する材料は、半導体装置の製造において、仮固定又は仮接着の目的で用いられている材料から、厚さ等に基づいて選択することができる。市販の半導体製造用の保護テープを仮固定材層として利用してもよい。仮固定材層４２は単層のフィルムであってもよく、２層以上を含む積層体であってもよい。
半導体チップ１０は、２つの主面を有する板状のチップ本体部１１、及びチップ本体部１１の一方の主面上に形成された複数の電極パッド１２を有する、フェイスダウン型のチップである。チップ本体部１１はベアチップであってもよい。半導体チップの最大幅が、例えば１００μｍ以上５００００μｍ以下であってもよい。半導体チップはこれに限定されず、必要により大きさ、材質、付着物、機能等の異なる任意の半導体チップが選択できる。
半導体チップ１０を仮固定材層４２上に配置する方法は、特に限定されない。半導体装置の製造工程で通常用いられているダイボンダ等の任意の装置及び方法を適用することができる。温度、圧力、印加時間等を含む条件も任意に設定できる。仮固定材層４２の温度が２０～２３０℃の条件下で半導体チップ１０を仮固定材層４２上に配置してもよい。１つの仮固定材層４２上に配置される半導体チップの数は、１個又は２個以上であってもよく、３００００個以下であってもよい。
図１の（ｂ）は、コンプレッションモールディングによって封止層を形成する工程の一例を示す。ここでは、対向して配置された１対の金型５１，５２の間のキャビティ５０内で、キャリア基板４０及びこれに仮固定された半導体チップ１０からなる構造体と、封止材１Ａとが、半導体チップ１０が内側になる向きで対向する位置に配置される。次いで、キャリア基板４０、半導体チップ１０、及び封止材１Ａが、キャビティ５０内で加熱及び加圧される。これにより、半導体チップ１０を封止する封止層１を有する封止構造体５が仮固定材層４２上に形成される。
封止材１Ａは、室温（２５℃）において固形の顆粒状であってもよい。顆粒状の封止材１Ａの粒径は、平均で１．０～７．０ｍｍ、又は２．０～３．５ｍｍであってもよい。ここでの粒径は個別の粒子の最大幅を意味する。顆粒状の封止材１Ａの個別の粒子は、封止材の粉体から形成された凝集体であってもよい。
コンプレッションモールディングにおける加熱温度（以下「封止温度」ということがある。）は、１００℃以上１５０℃以下であってもよい。封止温度は、通常、コンプレッションモールディングに用いられる金型５１，５２の温度である。封止温度は、封止材１Ａが硬化する温度の範囲で設定される。封止温度が１５０℃以下であると、形成された封止層１が室温まで冷却するときの熱収縮が特に低く抑えられ、これが半導体チップと封止層とで形成される微小な段差の更なる低減に寄与し得る。同様の観点から封止温度が１３０℃以下であってもよい。封止温度が１００℃以上であると、適度に短い時間で封止層１を十分に硬化し易い。必要により、金型５１，５２から取り出した封止構造体５を更に加熱してもよい。
封止材１Ａの成形収縮率が、０．５％以下、０．４％以下、又は０．３％以下であってもよい。成形収縮率は、封止層１の２５℃における体積がＬａで、封止層１の封止温度における体積がＬｂであるとき、式：Ｓｍ＝｛（Ｌｂ－Ｌａ）／Ｌｂ｝×１００で算出される値Ｓｍである。金型５１，５２によって形成されるキャビティ５０のうち封止層１が占める部分の封止温度における体積を、Ｌｂとして用いてもよい。成形収縮率が小さいことは、半導体チップと封止層とで形成される段差Ｇの更なる低減に貢献することができる。
半導体チップ１０の厚さが、封止層１の厚さに対して１／３以下、又は１／４以下であってもよい。ここでいう封止層１の厚さは、封止構造体５の接続面Ｓに垂直な方向における封止層１の厚さの最大値を意味し、これは、通常、半導体チップ１０を有する封止構造体５の厚さと一致する。封止層１の厚さに対する半導体チップ１０の厚さの比率が小さいと、比較的小さい収縮率を有する半導体チップ１０の影響が小さくなり、その結果、半導体チップと封止層とで形成される微小な段差がより一層顕著に低減される傾向がある。同様の観点から、半導体チップ１０の厚さが、封止層１の厚さに対して１／４以下であってもよい。
顆粒状の封止材１Ａは、硬化性樹脂及び無機充填剤を含有していてもよい。無機充填剤をある程度多く含有する封止材は、室温（２５℃）で固形であり、顆粒状の形態を維持し易い。顆粒状の形態維持、及び熱収縮率低減の観点から、無機充填剤の含有量は、封止材１Ａの体積を基準として５５体積％～９０体積％、６０体積％～９０体積％、又は７０体積％～８５体積％であってもよい。無機充填剤の含有量が大きいと耐リフロー性が向上する傾向がある。無機充填剤の含有量が小さいと充填性が向上する傾向がある。
無機充填剤は、例えば、溶融シリカ、結晶シリカ、アルミナ、ジルコン、珪酸カルシウム、炭酸カルシウム、チタン酸カリウム、炭化珪素、窒化珪素、窒化アルミ、窒化ホウ素、ベリリア、ジルコニア、ジルコン、フォステライト、ステアタイト、スピネル、ムライト、及びチタニアから選ばれる１種以上の無機材料を含む粒子であってもよい。無機充填剤がガラス繊維であってもよい。水酸化アルミニウム、水酸化マグネシウム、硼酸亜鉛、及びモリブデン酸亜鉛から選ばれる無機材料を含む無機充填剤は、難燃性向上の観点からも有用である。充填性、線膨張係数の低減の観点から、無機充填剤が溶融シリカを含んでいてもよい。高熱伝導性の観点から、無機充填剤がアルミナを含んでいてもよい。無機充填剤の形状は、特に制限されないが、充填性及び金型摩耗性の点から、例えば球形であってもよい。これらの無機充填剤は、単独で、又は２種以上を組み合わせて封止材に配合される。
封止材１Ａを構成する硬化性樹脂は、例えばエポキシ樹脂であってもよく、その場合、封止材１Ａがエポキシ樹脂の硬化剤を更に含有してもよい。
エポキシ樹脂は、封止材において一般に使用されているものであれば、特に制限はない。エポキシ樹脂の具体例としては、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、及びトリフェニルメタン骨格を有するエポキシ樹脂等のノボラック型エポキシ樹脂；ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳ、アルキル置換又は非置換のビフェノール等のジグリシジルエーテルであるビスフェノール型エポキシ樹脂；スチルベン型エポキシ樹脂；ハイドロキノン型エポキシ樹脂；グリシジルエステル型エポキシ樹脂；グリシジルアミン型エポキシ樹脂；ジシクロペンタジエンとフェノ－ル類の共縮合樹脂のエポキシ化物；ナフタレン環を有するエポキシ樹脂；フェノール・アラルキル樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂のエポキシ化物；トリメチロールプロパン型エポキシ樹脂；テルペン変性エポキシ樹脂；オレフィン結合を過酢酸等の過酸で酸化して得られる線状脂肪族エポキシ樹脂；脂環族エポキシ樹脂；及び硫黄原子含有エポキシ樹脂が挙げられる。室温（２５℃）で固体又は高粘度のエポキシ樹脂は、液状のエポキシ樹脂と比べ、比較的小さい硬化収縮及び熱収縮を示す硬化物を形成する傾向がある。
硬化剤は、エポキシ樹脂の硬化剤として一般に使用されているものであれば特に制限はない。硬化剤の具体例としては、ノボラック型フェノール樹脂、フェノール・アラルキル樹脂、アラルキル型フェノール樹脂、ジクロペンタジエン型フェノールノボラック樹脂、及びテルペン変性フェノール樹脂が挙げられる。
封止材１Ａは、硬化促進剤を更に含んでいてもよく、その例としてはホスフィン化合物とキノン化合物との付加反応物が挙げられる。封止材１Ａにおける硬化促進剤（又はホスフィン化合物とキノン化合物との付加反応物）の含有量は、硬化時間の観点から、封止材１Ａの質量を基準として０．３～０．０５質量％、又は０．２～０．１質量％であってもよい。ホスフィン化合物とキノン化合物との付加反応物の含有量が、硬化時間の観点から、エポキシ樹脂の量に対して、０．５～５質量％、又は１～３質量％であってもよい。
封止材１Ａは、カップリング剤を更に含んでいてもよい。カップリング剤によって無機充填剤とその他の樹脂成分との接着性を高めることができる。充填性の観点から、封止材１Ａがエポキシ基を有するシランカップリング剤を含んでもよい。
封止材１Ａがカップリング剤を含む場合、その含有量は、封止材１Ａの質量を基準として、０．０３７質量％～４．７５質量％であってもよい。カップリング剤の含有量が０．０３７質量％以上であると、封止層１の接着性が向上する傾向がある。カップリング剤の含有量が４．７５質量％以下であると、封止材１Ａの成形性が向上する傾向がある。同様の観点から、カップリング剤の含有量が０．０５質量％～３質量％、又は０．１質量％～２．５質量％であってもよい。
カップリング剤は、特に制限されず、例えば、１級アミノ基、２級アミノ基及び３級アミノ基から選ばれる少なくとも１種のアミノ基を有するシラン化合物、エポキシシラン、メルカプトシラン、アルキルシラン、ウレイドシラン、ビニルシラン等の各種シラン系化合物（シランカップリング剤）であってもよく、チタン系化合物（チタネート系カップリング剤）、アルミニウムキレート類、アルミニウム／ジルコニウム系化合物であってもよい。
カップリング剤の具体例としては、ビニルトリクロロシラン、ビニルトリエトキシシラン、ビニルトリス（β－メトキシエトキシ）シラン、γ－メタクリロキシプロピルトリメトキシシラン、及びビニルトリアセトキシシラン等の不飽和結合を有するシランカップリング剤；β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリメトキシシラン、及びγ－グリシドキシプロピルメチルジメトキシシラン等のエポキシ基を有するシランカップリング剤；γ－メルカプトプロピルトリメトキシシラン、γ－アミノプロピルトリメトキシシラン、γ－アミノプロピルメチルジメトキシシラン、γ－アミノプロピルトリエトキシシラン、γ－アミノプロピルメチルジエトキシシラン、γ－アニリノプロピルトリメトキシシラン、γ－アニリノプロピルトリエトキシシラン、γ－（Ｎ，Ｎ－ジメチル）アミノプロピルトリメトキシシラン、γ－（Ｎ，Ｎ－ジエチル）アミノプロピルトリメトキシシラン、γ－（Ｎ，Ｎ－ジブチル）アミノプロピルトリメトキシシラン、γ－（Ｎ－メチル）アニリノプロピルトリメトキシシラン、γ－（Ｎ－エチル）アニリノプロピルトリメトキシシラン、γ－（Ｎ，Ｎ－ジメチル）アミノプロピルトリエトキシシラン、γ－（Ｎ，Ｎ－ジエチル）アミノプロピルトリエトキシシラン、γ－（Ｎ，Ｎ－ジブチル）アミノプロピルトリエトキシシラン、γ－（Ｎ－メチル）アニリノプロピルトリエトキシシラン、γ－（Ｎ－エチル）アニリノプロピルトリエトキシシラン、γ－（Ｎ，Ｎ－ジメチル）アミノプロピルメチルジメトキシシラン、γ－（Ｎ，Ｎ－ジエチル）アミノプロピルメチルジメトキシシラン、γ－（Ｎ，Ｎ－ジブチル）アミノプロピルメチルジメトキシシラン、γ－（Ｎ－メチル）アニリノプロピルメチルジメトキシシラン、γ－（Ｎ－エチル）アニリノプロピルメチルジメトキシシラン、Ｎ－（トリメトキシシリルプロピル）エチレンジアミン、Ｎ－（ジメトキシメチルシリルイソプロピル）エチレンジアミン、メチルトリメトキシシラン、ジメチルジメトキシシラン、メチルトリエトキシシラン、γ－クロロプロピルトリメトキシシラン、ヘキサメチルジシラン、ビニルトリメトキシシラン、及びγ－メルカプトプロピルメチルジメトキシシラン等のシラン系カップリング剤；並びに、イソプロピルトリイソステアロイルチタネート、イソプロピルトリス（ジオクチルパイロホスフェート）チタネート、イソプロピルトリ（Ｎ－アミノエチル－アミノエチル）チタネート、テトラオクチルビス（ジトリデシルホスファイト）チタネート、テトラ（２，２－ジアリルオキシメチル－１－ブチル）ビス（ジトリデシル）ホスファイトチタネート、ビス（ジオクチルパイロホスフェート）オキシアセテートチタネート、ビス（ジオクチルパイロホスフェート）エチレンチタネート、イソプロピルトリオクタノイルチタネート、イソプロピルジメタクリルイソステアロイルチタネート、イソプロピルトリドデシルベンゼンスルホニルチタネート、イソプロピルイソステアロイルジアクリルチタネート、イソプロピルトリ（ジオクチルホスフェート）チタネート、イソプロピルトリクミルフェニルチタネート、及びテトライソプロピルビス（ジオクチルホスファイト）チタネート等のチタネート系カップリング剤が挙げられる。これらは単独で又は２種類以上を組み合わせ封止材１Ａに配合される。
封止層１が、フィルム状の封止材を、キャリア基板４０上に積層することを含む方法によって形成されてもよい。
フィルム状の封止材は、硬化性樹脂及び無機充填剤を含有する硬化性樹脂組成物を含んでいてもよく、Ｂステージ化されていてもよい。
フィルム状の封止材を構成する熱硬化性樹脂組成物が、硬化性樹脂としてエポキシ樹脂、又はメラミン樹脂を含んでいてもよく、エポキシ樹脂及びその硬化剤を含んでいてもよい。
フィルム状の封止材を構成する熱硬化性樹脂組成物が、２５℃で液状であるエポキシ樹脂を含んでいてもよい。「２５℃で液状であるエポキシ樹脂」は２５℃において４００Ｐａ・ｓ以下の粘度を有するエポキシ樹脂を意味する。ここでの粘度はＥ型粘度計又はＢ型粘度計を用いて測定される値である。２５℃で液状であるエポキシ樹脂の例としては、ビスフェノールＡ型エポキシ樹脂、及びビスフェノールＦ型エポキシ樹脂が挙げられる。２５℃で液状であるエポキシ樹脂の含有量は、エポキシ樹脂及び硬化剤の合計量を基準として、３０質量％以上、３５質量％以上、３７質量％以上、又は４０質量％以上であってもよく、７０質量％以下、又は６５質量％以下であってもよい。２５℃で液状であるエポキシ樹脂の含有量は、エポキシ樹脂の全量を基準として、６０質量％以上、６５質量％以上、又は７０質量％以上であってもよく、１００質量％以下、９５質量％以下、又は９０質量％以下であってもよい。
フィルム状の封止材を構成する熱硬化性樹脂組成物が、２５℃で液状であるエポキシ樹脂以外のエポキシ樹脂を更に含んでいてもよく、その例としては、ナフタレン型エポキシ樹脂（４官能ナフタレン型エポキシ樹脂、３官能ナフタレン型エポキシ樹脂等）、アントラセン型エポキシ樹脂、トリスフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂（ｏ－クレゾールノボラック型エポキシ樹脂等）、ジヒドロキシベンゼンノボラック型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ヒダントイン型エポキシ樹脂、及びイソシアヌレート型エポキシ樹脂が挙げられる。これらから１種以上を選択してもよい。
硬化剤の例としては、フェノール樹脂、酸無水物、イミダゾール化合物、脂肪族アミン、及び脂環族アミンが挙げられる。これら１種以上を選択してもよい。
硬化剤であるフェノール樹脂の例としては、ノボラック型フェノール樹脂（フェノール類とアルデヒド類とを酸性触媒下で縮合又は共縮合させて得られる樹脂等）；トリスフェニルメタン型フェノール樹脂；ポリパラビニルフェノール樹脂；フェノール・アラルキル樹脂（フェノール類及びジメトキシパラキシレンから合成される、キシリレン基を有するフェノール・アラルキル樹脂等）；ビフェニル骨格を有するフェノール樹脂（ビフェニルアラルキル型フェノール樹脂等）が挙げられる。これらから１種以上選択してもよい。フェノール樹脂を誘導するフェノール類の例としては、フェノール、クレゾール、キシレノール、レゾルシン、カテコール、ビスフェノールＡ、及びビスフェノールＦが挙げられる。フェノール樹脂を誘導するアルデヒド類の例としては、ホルムアルデヒド、アセトアルデヒド、プロピオンアルデヒド、ベンズアルデヒド、及びサリチルアルデヒドが挙げられる。硬化剤は、ビフェニルアラルキル型フェノール樹脂、ノボラック型フェノール樹脂又はこれらの組み合わせを含んでもよい。
エポキシ樹脂のグリシジル基の当量（エポキシ当量）の、硬化剤における前記グリシジル基と反応する官能基（例えばフェノール性水酸基）の当量（例えば水酸基当量）に対する比率（（Ａ）エポキシ樹脂のグリシジル基の当量／（Ｂ）硬化剤における前記グリシジル基と反応する官能基の当量）は、０．７以上、０．８以上、又は０．９以上であってもよく、２．０以下、１．８以下、又は１．７以下であってもよい。
フィルム状の封止材を構成する熱硬化性樹脂組成物に含まれる無機充填剤の例としては、硫酸バリウム；チタン酸バリウム；無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ等のシリカ類；タルク；クレー；炭酸マグネシウム；炭酸カルシウム；酸化アルミニウム；水酸化アルミニウム；窒化ケイ素；窒化アルミニウムが挙げられる。これらから１種以上を選択してもよい。無機充填剤がシリカ類であってもよい。
フィルム状の封止材における無機充填剤の含有量は、封止材の全量（有機溶剤等の溶剤を除く）を基準として、５０質量％以上、６０質量％以上、又は７０質量％以上であってもよく、９５質量％以下、又は９０質量％以下であってもよい。
フィルム状の封止材に含まれる無機充填剤が、表面改質されていてもよい。無機充填剤がシランカップリング剤によって表面改質されていてもよい。シランカップリング剤の例としては、アルキルシラン、アルコキシシラン、ビニルシラン、エポキシシラン、アミノシラン、アクリルシラン、メタクリルシラン、メルカプトシラン、スルフィドシラン、イソシアネートシラン、イソシナヌレートシラン、ウレイドシラン、サルファーシラン、スチリルシラン、アルキルクロロシラン、及び、酸無水物基を有するシランが挙げられる。シランカップリング剤は、フェニルアミノシラン、及び、酸無水物基を有するシランからなる群より選ばれる少なくとも１種であってもよい。
フィルム状の封止材に含まれる無機充填剤の平均粒子径は、０．０１μｍ以上、０．１μｍ以上、０．３μｍ以上、５．０μｍ以上、５．２μｍ以上、又は５．５μｍ以上であってもよく、５０μｍ以下、２５μｍ以下、又は１０μｍ以下であってもよい。顆粒状の封止材に含まれる無機充填剤の平均粒子径もこれらと同様の範囲であってもよい。
フィルム状の封止材は、（Ｄ）硬化促進剤を更に含有してもよい。硬化促進剤のは、例えば、アミン系の硬化促進剤、イミダゾール系の硬化促進剤、尿素系の硬化促進剤及びリン系の硬化促進剤からなる群より選ばれる少なくとも１種であってもよい。アミン系の硬化促進剤の例としては、１，８－ジアザビシクロ［５．４．０］－７－ウンデセン、１，５－ジアザビシクロ［４．３．０］－５－ノネンが挙げられる。イミダゾール系の硬化促進剤の例としては、２－フェニル－４－メチルイミダゾール、２－エチル－４－メチルイミダゾール、及び１－シアノエチル－２－エチル－４－メチルイミダゾールが挙げられる。尿素系の硬化促進剤の例としては、３－フェニル－１，１－ジメチルウレアが挙げられる。リン系の硬化促進剤の例としては、トリフェニルホスフィン及びその付加反応物、（４－ヒドロキシフェニル）ジフェニルホスフィン、ビス（４－ヒドロキシフェニル）フェニルホスフィン、及びトリス（４－ヒドロキシフェニル）ホスフィンが挙げられる。硬化促進剤が、イミダゾール系の硬化促進剤であってもよい。
フィルム状の封止材における硬化促進剤の含有量は、エポキシ樹脂及び硬化剤の合計量を基準として、０．０１質量％以上、０．１質量％以上、又は０．３質量％以上であてもよく、５質量％以下、３質量％以下、又は１．５質量％以下であってもよい。
フィルム状又は顆粒状の封止材は、他の添加剤を更に含有していてもよい。他の添加剤の例としては、顔料、染料、離型剤、酸化防止剤、応力緩和剤、カップリング剤、表面張力調整剤、イオン交換体、着色剤、及び難燃剤が挙げられる。
フィルム状の封止材の表面上に、金属層（金属箔等）が積層されていてもよい。金属層の表面に凹凸パターンが形成されていてもよい。封止材の金属層とは反対側の表面上に、金属箔又は高分子フィルムが設けられていてもよい。高分子フィルムの例としては、ポリエチレンフィルム、ポリプロピレンフィルム等のポリオレフィンフィルム；ポリエチレンテレフタレートフィルム等のポリエステルフィルム；ポリ塩化ビニルフィルム；ポリカーボネートフィルム；アセチルセルロースフィルム；テトラフルオロエチレンフィルムが挙げられる。高分子フィルムの厚さは、１２～１００μｍであってもよい。
封止層１が形成された後、図１の（ｄ）及び図２の（ｅ）に示されるように、支持体４１を仮固定材層４２から分離することと、仮固定材層４２を封止構造体５から剥離することとを含む方法により、キャリア基板４０が封止構造体５から分離される。支持体４１と仮固定材層４２とを分離する方法は特に限定されず、例えば加熱、ＵＶ照射、レーザー照射、及び機械分割から選ばれる方法が用いられ得る。仮固定材層４２を封止構造体５から剥離する方法は特に限定されず、例えば、機械はく離、及び溶剤洗浄から選ばれる方法が用いられ得る。仮固定材層４２が熱発泡樹脂又は熱可塑性樹脂から形成されている場合、例えば、封止構造体５をホットプレートで熱しながら、仮固定材層４２を引き剥がすことができる。
キャリア基板４０が除去された後、図２の（ｆ）に示されるように、接続面Ｓ上に再配線層３が形成される。再配線層３は、電極パッド１２に接続された多層の配線３１と、配線３１の間を埋める絶縁層３２とを有する。言い換えると、配線３１が絶縁層３２内に設けられている。
配線３１は、接続面Ｓに平行な方向に延在する複数の層の部分と、接続面Ｓに垂直な方向に延在する部分とを含む。接続面Ｓに平行な方向における配線３１の幅は、例えば１０μｍ以下、９μｍ以下、８μｍ以下、７μｍ以下、又は６μｍ以下であってもよく、１μｍ以上であってもよい。ここでの配線３１の幅は、接続面Ｓに平行な方向における配線３１の最小幅を意味する。半導体チップ１０と封止層１とで形成される段差が十分に小さいと、微小な幅を有する微細な配線３１を含む再配線層を、高い精度で容易に形成することができる。隣り合う配線３１同士の間を埋める絶縁層３２の最小幅も上記と同様の範囲であることができる。
絶縁層３２は、通常、配線３１と封止構造体５との間に介在する中間層３２Ａを有する。中間層３２Ａの厚さの最大値が１５μｍ以下、１４μｍ以下、１３μｍ以下、１２μｍ以下、１１μｍ以下、１０μｍ以下、９μｍ以下、８μｍ以下、７μｍ以下、又は６μｍ以下であってもよく、１μｍ以上であってもよい。中間層３２Ａが薄くても、段差Ｇが十分に小さいと応力特異点の影響を受け難いと考えられる。
再配線層３を形成する方法は特に制限されず、例えばセミアディティブ法又はこれに類する方法を採用することができる。配線３１は、例えば、銅、チタン等の金属によって形成される金属配線であることができる。絶縁層３２は、例えば感光性樹脂によって形成することができる。例えば、感光性樹脂を用いて絶縁層３２を形成するとともに、セミアディティブ法等によって銅配線を配線３１として形成することにより、微細な配線３１を含む再配線層３を容易に形成することができる。
絶縁層３２を形成するために感光性樹脂は、特に制限されないが、例えば、（Ａ）アルカリ可溶性樹脂と、（Ｂ）光により酸を生成する化合物と、（Ｃ）熱架橋剤と、（Ｄ）アクリル樹脂とを含む感光性樹脂組成物であってもよい。
（Ａ）アルカリ可溶性樹脂は、例えば、下記式（１）で表される構造単位を含む重合体であってもよい。
Figure 0007343080000001
式（１）中、Ｒ１は水素原子又はメチル基を示し、Ｒ２は炭素数１～１０のアルキル基、炭素数６～１０のアリール基又は炭素数１～１０のアルコキシ基を示し、ａは０～３の整数を示し、ｂは１～３の整数を示す。このアルカリ可溶性樹脂は、式（１）で表される構造単位を与えるモノマを重合させることによって得られる。
（１）において、Ｒ２で表わされる炭素数１～１０のアルキル基としては、例えば、メチル基、エチル基、プロピル基、ブチル基、ペンチル基、ヘキシル基、ヘプチル基、オクチル基、ノニル基及びデシル基が挙げられる。これらの基は直鎖状であっても、分岐鎖状であってもよい。炭素数６～１０のアリール基としては、例えば、フェニル基及びナフチル基が挙げられる。炭素数１～１０のアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、ペントキシ基、ヘキソキシ基、ヘプトキシ基、オクトキシ基、ノノキシ基及びデコキシ基が挙げられる。これらの基は直鎖状であっても、分岐鎖状であってもよい。
式（１）で表される構造単位を与えるモノマの例としては、ｐ－ヒドロキシスチレン、ｍ－ヒドロキシスチレン、ｏ－ヒドロキシスチレン、ｐ－イソプロペニルフェノール、ｍ－イソプロペニルフェノール及びｏ－イソプロペニルフェノールが挙げられる。これらのモノマはそれぞれ１種単独で又は２種以上を組み合わせて使用することができる。
（Ｂ）光により酸を生成する化合物の例としては、ｏ－キノンジアジド化合物、アリールジアゾニウム塩、ジアリールヨードニウム塩、及びトリアリールスルホニウム塩が挙げられる。（Ｂ）光により酸を生成する化合物は、これらの化合物のうちの１種、又は、２種以上の組み合わせであってもよい。感度が高いことから、ｏ－キノンジアジド化合物を用いてもよい。
（Ｃ）熱架橋剤の例としては、フェノール性水酸基を有する化合物、ヒドロキシメチルアミノ基を有する化合物及びエポキシ基を有する化合物が挙げられる。ここでいう「フェノール性水酸基を有する化合物」には、（Ａ）アルカリ可溶性樹脂は包含されない。熱架橋剤としてのフェノール性水酸基を有する化合物は、熱架橋剤としてだけでなく、アルカリ水溶液で現像する際の露光部の溶解速度を増加させ、感度を向上させることができる。フェノール性水酸基を有する化合物の重量平均分子量は、アルカリ水溶液に対する溶解性、感光特性及び機械特性のバランスを考慮すると、２０００以下、９４～２０００、１０８～２０００、又は１０８～１５００であってもよい。
（Ｄ）アクリル樹脂は、例えば、下記式（２）で表される構造単位を有する重合体であってもよい。式（２）中、Ｒ３は水素原子又はメチル基を示す。
Figure 0007343080000002
式（２）で表される構造単位を与えるモノマの例としては、１，４－シクロヘキサンジメタノ－ルモノ（メタ）アクリレートが挙げられる。
再配線層３が形成された後、図２の（ｇ）に示されるように、封止構造体５が、接続面Ｓとは反対側の面から任意の厚さになるまで研削される。研削方法は、例えば、半導体製造工程で広く適用されているグラインダのような、砥石を用いた機械研削であってもよい。封止層１だけが研削されてもよいし、封止層１とともにチップ本体部１１の一部が研削されてもよい。封止構造体５が研削されなくてもよい。
続いて、図２の（ｈ）に示されるように、再配線層３の封止構造体５とは反対側の面上に、配線３１と接続されたはんだボール３０が設けられ、更に、封止構造体５を再配線層３とともに分割して、個片化された半導体装置１００が得られる。はんだボール３０を形成する方法、及び、封止構造体５及び再配線層３を分割する方法は特に制限されない。例えば、はんだボール３０を形成するために、Ｎ２リフロー装置、及びフラックス等の試薬を用いることができる。封止構造体５及び再配線層３を分割するために、例えば、ダイサを用いることができる。
本発明は以下の実施例に限定されるものではない。
１．仮固定材
３０μｍ、６０μｍ、１２０μｍ又は１５０μｍの厚さを有するフィルム状の仮固定材を準備した。厚さ３０μｍ、６０μｍ又は１２０μｍの仮固定材は単層のフィルムであり、厚さ１５０μｍの仮固定材は２層の樹脂層からなる積層フィルムであった。
２．支持体
表１に示される厚さ及びヤング率（引張弾性率）を有する平板状の支持体を準備した。表１に示されるヤング率は、２３℃の環境下で測定された引張弾性率である。
Figure 0007343080000003
３．成形試験
３２０ｍｍ×３２０ｍｍの正方形の主面を有する支持体上に、仮固定材を貼り合わせて、支持体及び仮固定材層からなる積層体であるキャリア基板を準備した。各仮固定材層上に、１５０μｍの厚さを有する３種の半導体チップを、それぞれ２５個ずつ配置した。半導体チップを封止する封止層を、顆粒状又はフィルム状の封止材を用いて形成した。顆粒状の封止材を用いる場合、半導体チップをキャリア基板とともにコンプレッションモールディング装置の金型内に配置し、金型内に封止材を入れ、コンプレッションモールディングにより厚さ２００μｍの封止層を形成した。フィルム状の封止材を用いる場合、キャリア基板の半導体チップ側の面上に封止材を積層し、積層された封止材を加熱することにより厚さ２００μｍの封止層を形成した。封止層が形成された後、キャリア基板を封止構造体から剥離した。
キャリア基板の剥離後、半導体チップが露出した接続面における２０箇所において、半導体チップと封止層とで形成された段差を接触式表面粗さ計によって測定した。
Figure 0007343080000004
Figure 0007343080000005
表２に示される結果から、仮固定材層の厚さが減少すると段差が顕著に低減される傾向があることが確認された。表３に示される結果から、支持体のヤング率（引張弾性率）が高いと段差が顕著に低減される傾向もあることが確認された。これらの傾向に基づいて支持体のヤング率（引張弾性率）及び仮固定材層の厚さを選択することにより、半導体チップと封止層とで形成される段差を５．０μｍ以下の範囲内に調整することができる。
本開示に係る方法によれば、仮固定材層の種類にかかわらず、ファンアウトウエハレベルパッケージの組立プロセス中に生じる半導体チップと封止層との微小な段差を低減することできる。その結果、製造コストを抑えながら、より高機能な半導体装置の製造が可能となる。
１…封止層、１Ａ…封止材、３…再配線層、５…封止構造体、１０…半導体チップ、１１…チップ本体部、１２…電極パッド、３１…配線、３２…絶縁層、４０…キャリア基板、４１…支持体、４２…仮固定材層、５１，５２…金型、１００…半導体装置、Ｓ…接続面、Ｇ…段差。

Claims (12)

  1. 支持体、及び該支持体上に設けられた仮固定材層を備えるキャリア基板を準備する工程と、
    前記仮固定材層上に、チップ本体部、及び該チップ本体部の外表面上に設けられた電極パッドを有する半導体チップを配置する工程と、
    前記半導体チップを封止する封止層を形成することにより、前記半導体チップ及び前記封止層を含む封止構造体を前記キャリア基板上に形成する工程であって、前記封止構造体が、前記仮固定材層と接する接続面を有し、該接続面に前記半導体チップが露出し、前記接続面において前記半導体チップと前記封止層とで形成される段差が５．０μｍ以下である、工程と、
    前記封止構造体から前記キャリア基板を分離する工程と、
    前記封止構造体の前記接続面上に、前記電極パッドに接続された多層の配線と該配線の間を埋める絶縁層とを含む再配線層を設ける工程と、
    をこの順で含み、
    前記仮固定材層の厚さ、及び前記支持体の２３℃における引張弾性率が、前記段差が５．０μｍ以下となる範囲で選択される、
    半導体装置を製造する方法。
  2. 前記仮固定材層の厚さが５０μｍ以下である、請求項１に記載の方法。
  3. 前記仮固定材層の厚さが１０μｍを超えて５０μｍ以下である、請求項１に記載の方法。
  4. 前記支持体の２３℃における引張弾性率が１００ＧＰａ以上である、請求項１に記載の方法。
  5. 前記支持体がガラス板、金属板、シリコンウェハ又はセラミックス板である、請求項１に記載の方法。
  6. 前記仮固定材層の厚さが５０μｍ以下の範囲内で選択される、請求項１に記載の方法。
  7. 前記仮固定材層の厚さが１０μｍを超えて５０μｍ以下の範囲で選択される、請求項５に記載の方法。
  8. 前記支持体の２３℃における引張弾性率が１００ＧＰａ以上の範囲内で選択される、請求項１に記載の方法。
  9. 前記支持体がガラス板、金属板、シリコンウェハ及びセラミックス板から選択される、請求項１に記載の方法。
  10. 前記絶縁層が、前記配線と前記封止構造体との間に介在する中間層を有し、該中間層の厚さの最大値が１５μｍ以下である、請求項１～９のいずれか一項に記載の方法。
  11. 前記封止層が、硬化性樹脂及び無機充填剤を含有する顆粒状の封止材を金型内で加熱及び加圧することを含むコンプレッションモールディングによって形成される、請求項１～９のいずれか一項に記載の方法。
  12. 前記封止層が、硬化性樹脂及び無機充填剤を含有するフィルム状の封止材を前記キャリア基板上に積層することを含む方法によって形成される、請求項１～９のいずれか一項に記載の方法。
JP2023525541A 2021-09-03 2022-09-02 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用 Active JP7343080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023140075A JP2023155419A (ja) 2021-09-03 2023-08-30 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2021/032475 WO2023032163A1 (ja) 2021-09-03 2021-09-03 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用
JPPCT/JP2021/032475 2021-09-03
PCT/JP2022/033190 WO2023033161A1 (ja) 2021-09-03 2022-09-02 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023140075A Division JP2023155419A (ja) 2021-09-03 2023-08-30 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用

Publications (3)

Publication Number Publication Date
JPWO2023033161A1 JPWO2023033161A1 (ja) 2023-03-09
JPWO2023033161A5 JPWO2023033161A5 (ja) 2023-08-09
JP7343080B2 true JP7343080B2 (ja) 2023-09-12

Family

ID=85412355

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023525541A Active JP7343080B2 (ja) 2021-09-03 2022-09-02 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用
JP2023140075A Pending JP2023155419A (ja) 2021-09-03 2023-08-30 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023140075A Pending JP2023155419A (ja) 2021-09-03 2023-08-30 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用

Country Status (5)

Country Link
US (1) US20240395568A1 (ja)
JP (2) JP7343080B2 (ja)
KR (1) KR20240055056A (ja)
CN (1) CN118056271A (ja)
WO (2) WO2023032163A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018181767A1 (ja) 2017-03-31 2018-10-04 リンテック株式会社 半導体装置の製造方法及び粘着シート
WO2018216621A1 (ja) 2017-05-22 2018-11-29 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
JP2020128338A (ja) 2014-09-03 2020-08-27 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
WO2020184199A1 (ja) 2019-03-14 2020-09-17 三井化学東セロ株式会社 電子装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870627B2 (ja) 2011-11-01 2016-03-01 富士通株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020128338A (ja) 2014-09-03 2020-08-27 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
WO2018181767A1 (ja) 2017-03-31 2018-10-04 リンテック株式会社 半導体装置の製造方法及び粘着シート
WO2018216621A1 (ja) 2017-05-22 2018-11-29 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
WO2020184199A1 (ja) 2019-03-14 2020-09-17 三井化学東セロ株式会社 電子装置の製造方法

Also Published As

Publication number Publication date
US20240395568A1 (en) 2024-11-28
WO2023033161A1 (ja) 2023-03-09
JP2023155419A (ja) 2023-10-20
JPWO2023033161A1 (ja) 2023-03-09
KR20240055056A (ko) 2024-04-26
CN118056271A (zh) 2024-05-17
WO2023032163A1 (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
TWI825365B (zh) 樹脂組成物、硬化物、密封用薄膜及密封結構體
JP6551499B2 (ja) コンプレッション成形用半導体封止樹脂材料及び半導体装置
JP6889398B2 (ja) 放熱性ダイボンディングフィルム及びダイシングダイボンディングフィルム
TWI728992B (zh) 環氧樹脂組成物、薄膜狀環氧樹脂組成物及電子裝置
JP7392706B2 (ja) 接着フィルム
JPWO2016125350A1 (ja) エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物、硬化物及び電子装置
TW201932571A (zh) 樹脂薄片
TWI724179B (zh) 接著膜及切晶黏晶一體型膜
TW201903989A (zh) 密封薄膜、電子零件裝置的製造方法及電子零件裝置
JP7343080B2 (ja) 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用
JP7476538B2 (ja) 半導体装置を製造する方法
JPWO2017203622A1 (ja) 封止構造体及びその製造方法、並びに、封止材
KR102253432B1 (ko) 수지 조성물, 수지 필름, 수지 필름의 제조 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP2009124133A (ja) 接着部材、半導体素子搭載用支持部材及び半導体装置
CN110800091A (zh) 半导体装置的制造方法
CN111918931A (zh) 树脂片及其制造方法
TWI746841B (zh) 密封用薄膜及密封結構體、以及此等的製造方法
KR101452856B1 (ko) 에폭시기 함유 아크릴 공중합체 수지를 이용한 감광성 접착필름
JP6544427B2 (ja) 熱硬化性樹脂組成物、硬化物、樹脂シート、封止構造体及びその製造方法、並びに、電子部品装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230814

R151 Written notification of patent or utility model registration

Ref document number: 7343080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350