[go: up one dir, main page]

JP7493922B2 - Oscillators, imaging devices - Google Patents

Oscillators, imaging devices Download PDF

Info

Publication number
JP7493922B2
JP7493922B2 JP2019153699A JP2019153699A JP7493922B2 JP 7493922 B2 JP7493922 B2 JP 7493922B2 JP 2019153699 A JP2019153699 A JP 2019153699A JP 2019153699 A JP2019153699 A JP 2019153699A JP 7493922 B2 JP7493922 B2 JP 7493922B2
Authority
JP
Japan
Prior art keywords
oscillator
resonators
inductor
circuit
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019153699A
Other languages
Japanese (ja)
Other versions
JP2021034908A5 (en
JP2021034908A (en
Inventor
篤史 香取
紀之 海部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019153699A priority Critical patent/JP7493922B2/en
Priority to US17/001,821 priority patent/US11451193B2/en
Publication of JP2021034908A publication Critical patent/JP2021034908A/en
Publication of JP2021034908A5 publication Critical patent/JP2021034908A5/ja
Priority to US17/894,244 priority patent/US11770102B2/en
Application granted granted Critical
Publication of JP7493922B2 publication Critical patent/JP7493922B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1275Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency
    • H03B5/129Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency the parameter being a bias voltage or a power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H03B7/02Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
    • H03B7/06Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
    • H03B7/08Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device being a tunnel diode

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、発振器、撮像装置に関する。 The present invention relates to an oscillator and an imaging device.

30GHzから30THzの任意の周波数帯の電磁波(電波)であるテラヘルツ波を発生させる小型の発振器として、特許文献1に記載されているような、共鳴トンネルダイオード(RTD)などの負性抵抗素子を含んだ構成の発振回路がある。この構成において、図14(A)が示すように、発振回路100は、負性抵抗素子101とコンデンサ102とインダクタ103を有する。ここで、発振回路100に対して、負性抵抗素子101が負性抵抗の特性を有する電圧値を印加するように電圧バイアス回路200が接続されている。 As a small oscillator that generates terahertz waves, which are electromagnetic waves (radio waves) in any frequency band between 30 GHz and 30 THz, there is an oscillation circuit having a configuration including a negative resistance element such as a resonant tunneling diode (RTD), as described in Patent Document 1. In this configuration, as shown in FIG. 14(A), the oscillation circuit 100 has a negative resistance element 101, a capacitor 102, and an inductor 103. Here, a voltage bias circuit 200 is connected to the oscillation circuit 100 so that the negative resistance element 101 applies a voltage value having negative resistance characteristics.

特開2011-61276号公報JP 2011-61276 A

発振器をテラヘルツカメラの照明として用いる場合などには、広い領域に対してテラヘルツ波を均一に照射するために、複数の発振回路(共振器)がアレイ状に並べられる。そのため、複数の発振回路を同一の電圧バイアス回路によって駆動する構成が取られる。しかし、特許文献1に記載の技術を用いて、1つの電圧バイアス回路により複数の発振回路に電圧を印加する構成にすると、発振回路(共振器)同士による適切でない発振によって所望の周波数ではない電磁波が生じえる。 When the oscillator is used as lighting for a terahertz camera, multiple oscillation circuits (resonators) are arranged in an array in order to uniformly irradiate a wide area with terahertz waves. For this reason, multiple oscillation circuits are configured to be driven by the same voltage bias circuit. However, when a voltage is applied to multiple oscillation circuits by one voltage bias circuit using the technology described in Patent Document 1, electromagnetic waves that are not of the desired frequency may be generated due to inappropriate oscillation between the oscillation circuits (resonators).

そこで、本発明は、電圧バイアス回路によって複数の共振器に電圧を印加する発振器において、適切な発振を可能にすることを目的とする。 The present invention aims to enable proper oscillation in an oscillator that applies voltage to multiple resonators using a voltage bias circuit.

本発明の1つの態様は、
それぞれ負性抵抗素子を有する複数の共振器と、
前記複数の共振器に対して電圧を印加する電圧バイアス回路と、
前記電圧バイアス回路に対して、前記複数の共振器のうちいずれかの共振器と並列に配置されたシャント素子と、
を有し、
前記複数の共振器は、それぞれ別のインダクタを介して並列に前記電圧バイアス回路に接続されており、
所定の周波数以上において、前記インダクタのインピーダンスは、前記複数の共振器のうち前記インダクタに対応する共振器のインピーダンスの絶対値より大きく、
前記シャント素子では、抵抗素子と容量素子とが直列に接続されている、
ことを特徴とする発振器である。
本発明の1つの態様は、
それぞれ負性抵抗素子を有する複数の共振器と、
前記複数の共振器に対して電圧を印加する電圧バイアス回路と、
を有し、
前記複数の共振器は、それぞれ別のインダクタを介して並列に前記電圧バイアス回路に接続されており、
所定の周波数以上において、前記インダクタのインピーダンスは、前記複数の共振器のうち前記インダクタに対応する共振器のインピーダンスの絶対値より大きく、
前記複数の共振器のそれぞれに対して、複数のシャント素子が並列に接続されており、
前記複数のシャント素子の間は、前記インダクタを介して接続されている、
ことを特徴とする発振器である。
One aspect of the present invention is a method for producing a composition comprising the steps of:
A plurality of resonators each having a negative resistance element;
a voltage bias circuit that applies a voltage to the plurality of resonators;
a shunt element disposed in parallel with any one of the plurality of resonators with respect to the voltage bias circuit;
having
the plurality of resonators are connected in parallel to the voltage bias circuit via separate inductors,
At a predetermined frequency or higher, the impedance of the inductor is greater than an absolute value of the impedance of a resonator among the plurality of resonators that corresponds to the inductor;
In the shunt element, a resistive element and a capacitive element are connected in series.
The oscillator is characterized by the above.
One aspect of the present invention is a method for producing a composition comprising the steps of:
A plurality of resonators each having a negative resistance element;
a voltage bias circuit that applies a voltage to the plurality of resonators;
having
the plurality of resonators are connected in parallel to the voltage bias circuit via separate inductors,
At a predetermined frequency or higher, the impedance of the inductor is greater than an absolute value of the impedance of a resonator among the plurality of resonators that corresponds to the inductor;
A plurality of shunt elements are connected in parallel to each of the plurality of resonators,
The plurality of shunt elements are connected to each other via the inductor.
The oscillator is characterized by the above.

本発明によれば、電圧バイアス回路によって複数の共振器に電圧を印加する発振器において、適切な発振ができる。 According to the present invention, an oscillator that applies voltage to multiple resonators using a voltage bias circuit can achieve proper oscillation.

実施形態1に係る発振器の回路図である。FIG. 1 is a circuit diagram of an oscillator according to a first embodiment. 実施形態1に係る負性抵抗素子の電圧-電流特性を示すグラフである。4 is a graph showing the voltage-current characteristics of the negative resistance element according to the first embodiment. 比較例および実施形態1に係る発振器を説明する回路図である。4 is a circuit diagram illustrating an oscillator according to a comparative example and embodiment 1. FIG. 実施形態2に係る発振器を示す図である。FIG. 11 is a diagram illustrating an oscillator according to a second embodiment. 実施形態2に係る発振器を示す図である。FIG. 11 is a diagram illustrating an oscillator according to a second embodiment. 実施形態3に係る発振器を示す図である。FIG. 11 is a diagram illustrating an oscillator according to a third embodiment. 実施形態3に係るインダクタを説明する図である。13A to 13C are diagrams illustrating an inductor according to a third embodiment. 実施形態4に係る発振器の回路図である。FIG. 11 is a circuit diagram of an oscillator according to a fourth embodiment. 実施形態5に係る発振器の回路図である。FIG. 13 is a circuit diagram of an oscillator according to a fifth embodiment. 実施形態6に係る発振器を示す図である。FIG. 13 is a diagram illustrating an oscillator according to a sixth embodiment. 実施形態6に係る発振器を説明する図である。13A and 13B are diagrams illustrating an oscillator according to a sixth embodiment. 実施形態7に係る発振器を説明する図である。13A and 13B are diagrams illustrating an oscillator according to a seventh embodiment. 実施形態8に係る撮像装置を説明する図である。13 is a diagram illustrating an imaging device according to an eighth embodiment. FIG. 従来の発振器を示す図である。FIG. 1 illustrates a conventional oscillator.

以下、図面を用いて、本発明の実施形態について説明する。ただし、本発明は、これらの実施形態に限定されず、その要旨の範囲内で種々の変形、変更が可能である。 The following describes embodiments of the present invention with reference to the drawings. However, the present invention is not limited to these embodiments, and various modifications and variations are possible within the scope of the gist of the present invention.

<実施形態1>
まずは、実施形態1に係る発振器1について図1を用いて説明する。図1は、発振器1を説明する模式図(回路図)である。発振器1は、3つの発振回路100、3つのインダクタ120、電圧バイアス回路200、配線210、配線211~213、共通配線220を備える。3つの発振回路100は、同一の構成であり、それぞれ発振回路111、発振回路112、発振回路113である。また、発振回路111~113のそれぞれは、インダクタ120に接続されている。発振回路111~113に接続されているインダクタ120は、それぞれインダクタ121~123である。配線210および共通配線220は、電圧バイアス回路200に接続されている。発振回路111~113は、それぞれ配線211~213によって配線210に接続される。
<Embodiment 1>
First, an oscillator 1 according to the first embodiment will be described with reference to FIG. 1. FIG. 1 is a schematic diagram (circuit diagram) for explaining the oscillator 1. The oscillator 1 includes three oscillation circuits 100, three inductors 120, a voltage bias circuit 200, a wiring 210, wirings 211 to 213, and a common wiring 220. The three oscillation circuits 100 have the same configuration and are the oscillation circuit 111, the oscillation circuit 112, and the oscillation circuit 113, respectively. In addition, each of the oscillation circuits 111 to 113 is connected to the inductor 120. The inductors 120 connected to the oscillation circuits 111 to 113 are the inductors 121 to 123, respectively. The wiring 210 and the common wiring 220 are connected to the voltage bias circuit 200. The oscillation circuits 111 to 113 are connected to the wiring 210 by the wirings 211 to 213, respectively.

本実施形態では、1つの電圧バイアス回路200に複数の発振回路100が接続されている。具体的には、発振回路111,112,113の3つの発振回路100が並列に電圧バイアス回路200に接続している。ただし、発振回路の数は、3つに限定されたものではなく、電圧バイアス回路200が駆動可能な発振回路の数であれば幾つでもよい。また、電圧バイアス回路200と複数の発振回路111~113との1組によって発振器1を構成について説明するが、本実施形態はこれに限るものではない。電圧バイアス回路200と複数の発振回路を1組として、このような組を複数有する発振器であっても、本実施形態は適用可能である。 In this embodiment, multiple oscillation circuits 100 are connected to one voltage bias circuit 200. Specifically, three oscillation circuits 100, 111, 112, and 113, are connected in parallel to the voltage bias circuit 200. However, the number of oscillation circuits is not limited to three, and may be any number as long as the voltage bias circuit 200 can drive the number of oscillation circuits. In addition, although the oscillator 1 is described as being configured by a pair of the voltage bias circuit 200 and multiple oscillation circuits 111 to 113, this embodiment is not limited to this. This embodiment can also be applied to an oscillator having multiple such pairs, with the voltage bias circuit 200 and multiple oscillation circuits as one pair.

[発振回路について]
以下では、発振回路100について説明する。なお、上述のように、発振回路111、発振回路112、発振回路113は、それぞれ発振回路100であり同一の構成である。発振回路100は、負性抵抗素子101、容量102、インダクタ103によって構成される共振器(テラヘルツ発振回路)である。発振回路100は、電圧バイアス回路200によりオペレーション電圧Vopが印加されることにより、30GHzから30THzの間において発振を行い、テラヘルツ波を発生させる。なお、以下では、発振回路の設計パラメータで主に決まる所望の周波数ftでの発振を、「テラヘルツ発振」と呼ぶ。
[About the oscillator circuit]
The oscillator circuit 100 will be described below. As described above, the oscillator circuits 111, 112, and 113 are each the oscillator circuit 100 and have the same configuration. The oscillator circuit 100 is a resonator (terahertz oscillator circuit) composed of a negative resistance element 101, a capacitance 102, and an inductor 103. When an operation voltage Vop is applied by a voltage bias circuit 200, the oscillator circuit 100 oscillates between 30 GHz and 30 THz to generate a terahertz wave. In the following, oscillation at a desired frequency ft determined mainly by the design parameters of the oscillator circuit is referred to as "terahertz oscillation".

負性抵抗素子101には、電圧制御型の負性抵抗を用いることができる。具体的には、負性抵抗素子101として、電流注入型の共鳴トンネルダイオード(Resonant Tunnelling Diode:RTD)を用いることにより、テラヘルツ周波数での発振が可能な発振回路100を構成することができる。この共鳴トンネルダイオード(以下、RTD)は、GaAs、InGaAs/InAlAsからなる量子井戸により構成される。 A voltage-controlled negative resistance can be used for the negative resistance element 101. Specifically, by using a current-injection type resonant tunneling diode (RTD) as the negative resistance element 101, an oscillation circuit 100 capable of oscillating at terahertz frequencies can be configured. This resonant tunneling diode (hereinafter, RTD) is configured with a quantum well made of GaAs, InGaAs/InAlAs.

図2(A)は、負性抵抗素子101の電流-電圧特性を説明する模式図である。横軸に負性抵抗素子101に印加される電圧Vrを示し、縦軸に負性抵抗素子101に流れる電流Irを示している。負性抵抗素子101の両端子(アノード、カソード)間に印加した電圧と、流れる電流との電圧-電流特性において、電圧増加に対して電流値が増加する領域PRと、電圧増加に対して電流値が減少する領域NRに分けることができる。この電圧増加に対して電流値が減少する領域NRが、負性抵抗の特性を有している領域である。以後、領域NRを「負性抵抗領域」と呼び、領域PRを「抵抗領域」と呼ぶ。負性抵抗領域NR中の電圧値(オペレーション電圧Vop)が負性抵抗素子101の両端子間に印加されることで、負性抵抗素子101と、容量102およびインダクタ103との間で所望のテラヘルツ周波数ftで発振するように設計されている。オペレーション電圧Vopが変化すると、発振する条件(周波数、出力の大きさ)などが変化するため、一定の電圧値が負性抵抗素子101に印加されることが求められる。なお、印加する電圧値は、発振の安定性を高めるために、負性抵抗領域NRの電圧範囲の中心付近の値であることが望ましい。ただし、これに限らず、負性抵抗領域NR内であれば、それ以外の電圧を負性抵抗素子101に印加してもテラヘルツ発振は可能である。 2A is a schematic diagram illustrating the current-voltage characteristic of the negative resistance element 101. The horizontal axis shows the voltage Vr applied to the negative resistance element 101, and the vertical axis shows the current Ir flowing through the negative resistance element 101. In the voltage-current characteristic of the voltage applied between both terminals (anode, cathode) of the negative resistance element 101 and the current flowing through it, the negative resistance element 101 can be divided into a region PR where the current value increases with increasing voltage and a region NR where the current value decreases with increasing voltage. This region NR where the current value decreases with increasing voltage is the region that has the characteristics of negative resistance. Hereinafter, the region NR will be called the "negative resistance region" and the region PR will be called the "resistance region". It is designed so that the voltage value (operation voltage Vop) in the negative resistance region NR is applied between both terminals of the negative resistance element 101 to oscillate at the desired terahertz frequency ft between the negative resistance element 101 and the capacitor 102 and inductor 103. When the operation voltage Vop changes, the oscillation conditions (frequency, output magnitude, etc.) change, so it is necessary to apply a constant voltage value to the negative resistance element 101. Note that, in order to increase the stability of the oscillation, it is desirable for the applied voltage value to be a value near the center of the voltage range of the negative resistance region NR. However, this is not limited to this, and terahertz oscillation is possible even if any other voltage is applied to the negative resistance element 101 as long as it is within the negative resistance region NR.

また、オペレーション電圧Vopを印加している際に、負性抵抗素子101に流れる電流値をIopとする。ここで、オペレーション電圧Vopの具体的な値としては、負性抵抗素子101が有するパラメータによって変化するが、おおよそ0.5から1.5ボルト(V)の範囲であることが多い。一方、電流値Iopの具体的な値としては、同じように負性抵抗素子が有するパラメータによって変化するが、おおよそ20から150ミリアンペアー(mA)の範囲であることが多い。ただし、本実施形態は、上述したオペレーション電圧Vopの電圧値範囲や、電流値Iopの電流値範囲に限定されるものではなく、上述した範囲以外でも同様に用いることができる。 The current value flowing through the negative resistance element 101 when the operation voltage Vop is applied is Iop. The specific value of the operation voltage Vop varies depending on the parameters of the negative resistance element 101, but is often in the range of approximately 0.5 to 1.5 volts (V). On the other hand, the specific value of the current value Iop also varies depending on the parameters of the negative resistance element, but is often in the range of approximately 20 to 150 milliamperes (mA). However, this embodiment is not limited to the voltage value range of the operation voltage Vop and the current value range of the current value Iop described above, and can be used outside the above ranges as well.

負性抵抗素子101の有する負性抵抗値Rnrについて、図2(A)と同じ電圧-電流特性を示す図2(B)を用いて説明する。オペレーション電圧Vopを印加した状態での、電圧-電流特性における傾き値(Va/Ia)を、負性抵抗素子101の負性抵抗値Rnrとすることができる。負性抵抗値Rnrは、負性抵抗素子101のパラメータにより異なるが、一般的には1Ωから数十Ωの間にある。 The negative resistance value Rnr of the negative resistance element 101 will be explained using FIG. 2(B), which shows the same voltage-current characteristic as FIG. 2(A). The slope value (Va/Ia) in the voltage-current characteristic when the operation voltage Vop is applied can be set as the negative resistance value Rnr of the negative resistance element 101. The negative resistance value Rnr varies depending on the parameters of the negative resistance element 101, but is generally between 1 Ω and several tens of Ω.

上記のように、負性抵抗素子101にオペレーション電圧Vopを印加するために、発振回路100は電圧バイアス回路200と接続されている。具体的には、電圧バイアス回路200は電圧Vbを出力して、配線を介して発振回路100にオペレーション電圧Vopを印加する。従って、電圧バイアス回路200と発振回路100との間に存在する配線などにおいて発生する電圧降下VΔを考慮して、発振回路100にオペレーション電圧Vopが印加されるように電圧Vbは設定される(Vb=Vop+VΔ)。 As described above, in order to apply the operation voltage Vop to the negative resistance element 101, the oscillation circuit 100 is connected to the voltage bias circuit 200. Specifically, the voltage bias circuit 200 outputs a voltage Vb and applies the operation voltage Vop to the oscillation circuit 100 via wiring. Therefore, taking into account the voltage drop VΔ that occurs in the wiring between the voltage bias circuit 200 and the oscillation circuit 100, the voltage Vb is set so that the operation voltage Vop is applied to the oscillation circuit 100 (Vb = Vop + VΔ).

また、図1が示すように、それぞれの発振回路111,112,113は、インダクタ121,122,123のいずれかを介して、電圧バイアス回路200に接続されている。ここで、発振回路111では、一方の端子Aが、配線211とインダクタ121と、配線210を介して、電圧バイアス回路200に接続される。一方、発振回路111の端子Aとは別の他方の端子Bは、共通配線220を介して、電圧バイアス回路200に接続されている。発振回路112,113も同様に端子A,Bが、電圧バイアス回路200と接続されている。 As shown in FIG. 1, each of the oscillator circuits 111, 112, and 113 is connected to the voltage bias circuit 200 via one of the inductors 121, 122, and 123. Here, in the oscillator circuit 111, one terminal A is connected to the voltage bias circuit 200 via the wiring 211, the inductor 121, and the wiring 210. Meanwhile, the other terminal B of the oscillator circuit 111, which is different from the terminal A, is connected to the voltage bias circuit 200 via the common wiring 220. Similarly, the terminals A and B of the oscillator circuits 112 and 113 are connected to the voltage bias circuit 200.

[本実施形態との比較例について]
以下では、本実施形態に係る発振器1との比較例の発振器について説明し、比較例の発振器に生じる課題について説明する。また、以下では、発振回路111,112,113のインピーダンスを、それぞれZr1,Zr2,Zr3とする。配線211,212,2
13のインピーダンスを、それぞれZw1,Zw2,Zw3とする。さらに、発振回路111,112,113に対応したインダクタ121,122,123のインピーダンスを、それぞれZl1,Zl2,Zl3とする。
[Comparative Example to the Present Embodiment]
In the following, an oscillator that is a comparative example of the oscillator 1 according to the present embodiment will be described, and problems that arise in the oscillator of the comparative example will be described. In the following, the impedances of the oscillation circuits 111, 112, and 113 are Zr1, Zr2, and Zr3, respectively.
The impedances of inductors 121, 122, and 123 corresponding to oscillator circuits 111, 112, and 113 are respectively designated as Zl1, Zl2, and Zl3.

まず、比較例として、図3(A)を用いて、インダクタ120(121)を含まない構成における発振回路111の発振について説明する。比較例では、発振回路111に対して、発振回路112と発振回路113と電圧バイアス回路200とが並列に配置された回路301が接続されているように見える。インピーダンスZr1に対して、回路301の合成インピーダンスZ301の値が十分高ければ、発振回路111は回路301の影響を受けない。このため、発振回路111の素子(負性抵抗素子101、容量102、インダクタ103)だけで発振する周波数ftが決まる。しかし、合成インピーダンスZ301の値が、Zr1に近いまたはZr1よりも低い値であれば、発振回路111が回路301と結合する。 First, as a comparative example, the oscillation of the oscillator circuit 111 in a configuration that does not include the inductor 120 (121) will be described using FIG. 3(A). In the comparative example, it appears that a circuit 301 in which the oscillator circuits 112, 113, and the voltage bias circuit 200 are arranged in parallel is connected to the oscillator circuit 111. If the value of the composite impedance Z301 of the circuit 301 is sufficiently high with respect to the impedance Zr1, the oscillator circuit 111 is not affected by the circuit 301. Therefore, the oscillation frequency ft is determined only by the elements of the oscillator circuit 111 (negative resistance element 101, capacitance 102, inductor 103). However, if the value of the composite impedance Z301 is close to Zr1 or lower than Zr1, the oscillator circuit 111 is coupled to the circuit 301.

ここで、発振回路111,112,113は、設計上は同じパラメータでも、実際の特性は厳密には微妙に異なる。例えば、各発振回路100の発振周波数や位相は、それぞれ厳密には微妙に異なる。そのため、発振回路100同士が結合してしまうと、周波数や位相の違いにより、所望のテラヘルツ周波数ftで発振することができない。それどころか、結合によって、所望のテラヘルツ周波数ft以外の周波数で発振が起こる可能性が高い。この所望のテラヘルツ周波数ft以外の周波数での発振を「寄生発振」と呼ぶ。このような寄生発振が起こってしまうと、さらに、所望のテラヘルツ周波数ftでの発振が得にくい。 Here, although the oscillator circuits 111, 112, and 113 have the same design parameters, their actual characteristics are slightly different in a strict sense. For example, the oscillation frequency and phase of each oscillator circuit 100 are slightly different in a strict sense. Therefore, if the oscillator circuits 100 are coupled to each other, they will not be able to oscillate at the desired terahertz frequency ft due to the difference in frequency and phase. On the contrary, there is a high possibility that oscillation will occur at a frequency other than the desired terahertz frequency ft due to coupling. This oscillation at a frequency other than the desired terahertz frequency ft is called "parasitic oscillation." If such parasitic oscillation occurs, it will be even more difficult to obtain oscillation at the desired terahertz frequency ft.

比較例のように、1つの電圧バイアス回路200に、複数の発振回路100が接続された構成であると、複数の発振回路100の間の結合が非常に発生しやすい。加えて、発振回路112と発振回路113自体は、発振回路111とほぼ同じインピーダンス(Zr1=Zr2=Zr3)である。このため、発振回路112と発振回路113の並列回路の合成インピーダンスは、発振回路111のインピーダンスZr1の約半分のインピーダンス(Zr1/2)である。また、回路301における他の素子に対して電圧バイアス回路200が並列に存在していても、回路301のインピーダンスZ301を増加させないため、インピーダンスZ301は、Zr1/2より高い値を取らない。そのため、比較例では、Zr1>Z301が成立するので、発振回路111と回路301との結合による寄生発振がきわめて起こりやすい。 In the comparative example, when multiple oscillator circuits 100 are connected to one voltage bias circuit 200, coupling between the multiple oscillator circuits 100 is very likely to occur. In addition, the oscillator circuits 112 and 113 themselves have almost the same impedance as the oscillator circuit 111 (Zr1 = Zr2 = Zr3). Therefore, the combined impedance of the parallel circuit of the oscillator circuits 112 and 113 is about half the impedance Zr1 of the oscillator circuit 111 (Zr1/2). Even if the voltage bias circuit 200 exists in parallel with other elements in the circuit 301, it does not increase the impedance Z301 of the circuit 301, so the impedance Z301 does not take a value higher than Zr1/2. Therefore, in the comparative example, Zr1>Z301 is established, so parasitic oscillation due to coupling between the oscillator circuit 111 and the circuit 301 is very likely to occur.

一方、図3(B)に、1つの電圧バイアス回路200に、単一の発振回路111を接続した構成を示す。図3(B)では、発振回路111に対して、電圧バイアス回路200のみが配置された回路300が接続されているように見える。回路300の合成インピーダンスZ300は、電圧バイアス回路200のインピーダンスにより決まるので、電圧バイアス回路200のインピーダンスを最適な値に選択しておけば、結合を防止可能であるため寄生発振する可能性を低くできる。 On the other hand, FIG. 3(B) shows a configuration in which a single oscillator circuit 111 is connected to one voltage bias circuit 200. In FIG. 3(B), it appears that a circuit 300 in which only the voltage bias circuit 200 is arranged is connected to the oscillator circuit 111. Since the composite impedance Z300 of the circuit 300 is determined by the impedance of the voltage bias circuit 200, if the impedance of the voltage bias circuit 200 is selected to an optimal value, coupling can be prevented, thereby reducing the possibility of parasitic oscillation.

以上のように、複数の発振回路111,112,113を同一の電圧バイアス回路200に接続する構成では、発振回路100と電圧バイアス回路200を一対一で使用する構成に比べて寄生発振する可能性が高いという課題がある。 As described above, in a configuration in which multiple oscillator circuits 111, 112, and 113 are connected to the same voltage bias circuit 200, there is a problem that the possibility of parasitic oscillation is higher than in a configuration in which the oscillator circuit 100 and the voltage bias circuit 200 are used one-to-one.

[本実施形態の発振器について]
次に、比較例における課題を解決するような、本実施形態に係る発振器1について図3(C)を用いて説明する。発振器1では、発振回路111,112,113が、それぞれ異なるインダクタ120(121,122,123)を介して、同一の電圧バイアス回路200に接続されている。そして、発振回路111に対して、インダクタ121と回路3
11が直列に並んだ回路310が接続されているように見える。回路311は、発振回路112およびインダクタ122が直列に接続された組と、発振回路113およびインダクタ123が直列に接続された組と、電圧バイアス回路200とが並列に配置された構成である。
[Regarding the oscillator of this embodiment]
Next, an oscillator 1 according to this embodiment, which solves the problems in the comparative example, will be described with reference to Fig. 3C. In the oscillator 1, the oscillation circuits 111, 112, and 113 are connected to the same voltage bias circuit 200 via different inductors 120 (121, 122, and 123).
In the circuit 311, a set of an oscillator circuit 112 and an inductor 122 connected in series, a set of an oscillator circuit 113 and an inductor 123 connected in series, and a voltage bias circuit 200 are arranged in parallel.

本実施形態では、インダクタ121,122,123のインピーダンスZl1,Zl2,Zl3が、発振回路111,112,113の有するインピーダンスZr1,Zr2,Zr3より大きい(Zl1=Zl2=Zl3>Zr1=Zr2=Zr3)。ここで、回路310の合成インピーダンスをZ310とし、回路311の合成インピーダンスをZ311とする。回路310は、インダクタ121と回路311を直列に配置した構成なので、Z310はZl1とZ310を合算した値である。本実施形態では、インダクタ121のZl1は、発振回路111のZr1より大きいので、発振回路111とインダクタ121との結合を防止して、寄生発振の発生確率を低減できる。さらに、回路311には、インダクタ122、123が並列に配置されているので、電圧バイアス回路200のインピーダンスが最適なもの(十分高い値)に設定されていれば、Z311は、Zr1とZl1を加えた値の半分以上の値を得ることができる。つまり、Z311は、Zr1より大きな値を取ることができるので、発振回路111と回路311との結合も防止できる。そのため、Z310は、Zr1より十分大きな値(Zr1×2より大きな値)をとり得るため、複数の発振回路を接続した構成であっても、結合による寄生発振を十分に抑制できる。 In this embodiment, the impedances Zl1, Zl2, and Zl3 of the inductors 121, 122, and 123 are larger than the impedances Zr1, Zr2, and Zr3 of the oscillator circuits 111, 112, and 113 (Zl1 = Zl2 = Zl3 > Zr1 = Zr2 = Zr3). Here, the composite impedance of the circuit 310 is Z310, and the composite impedance of the circuit 311 is Z311. Since the circuit 310 is configured by arranging the inductor 121 and the circuit 311 in series, Z310 is the sum of Zl1 and Z310. In this embodiment, since Zl1 of the inductor 121 is larger than Zr1 of the oscillator circuit 111, coupling between the oscillator circuit 111 and the inductor 121 can be prevented, and the probability of parasitic oscillation occurring can be reduced. Furthermore, since inductors 122 and 123 are arranged in parallel in circuit 311, if the impedance of voltage bias circuit 200 is set to an optimal value (sufficiently high value), Z311 can obtain a value equal to or greater than half the sum of Zr1 and Zl1. In other words, Z311 can have a value larger than Zr1, so coupling between oscillator circuit 111 and circuit 311 can also be prevented. Therefore, Z310 can have a value sufficiently larger than Zr1 (a value larger than Zr1 x 2), so even in a configuration in which multiple oscillator circuits are connected, parasitic oscillation due to coupling can be sufficiently suppressed.

また、本実施形態では、発振回路111,112,113と電圧バイアス回路200の間にインダクタ121,122,123が配置されている。インダクタ120は、低い周波数ではインピーダンスが低いため、直流から低周波数付近において、電圧バイアス回路200からの出力電圧Vbがインダクタ120によって大きく降下することはない。ここで、発振回路111のインピーダンスZr1は、1Ωから10Ω程度が一般的なので、バイアス電圧Vbとオペレーション電圧Vopをほぼ一致させるために、Zl1は直流付近で数十ミリΩから数百ミリΩ以下の範囲であることが望ましい。なお、本実施形態はこの範囲に限らず、使用上問題ない範囲であれば、任意の値を用いることができる。また、インダクタ120での電圧降下を考慮して、バイアス電圧Vbを設定してもよい。 In addition, in this embodiment, inductors 121, 122, and 123 are arranged between the oscillation circuits 111, 112, and 113 and the voltage bias circuit 200. Since the inductor 120 has a low impedance at low frequencies, the output voltage Vb from the voltage bias circuit 200 does not drop significantly due to the inductor 120 from DC to low frequencies. Here, since the impedance Zr1 of the oscillation circuit 111 is generally about 1 Ω to 10 Ω, it is desirable that Zl1 be in the range of several tens of milliΩ to several hundreds of milliΩ near DC in order to make the bias voltage Vb and the operation voltage Vop almost equal. Note that this embodiment is not limited to this range, and any value can be used as long as it is within a range that does not cause problems in use. The bias voltage Vb may be set taking into account the voltage drop at the inductor 120.

一方、インダクタ120は、高い周波数ではインピーダンスの値が大きい。具体的には、インダクタ120は、周波数に比例してインピーダンスが増加する。そのため、寄生発振の可能性のある下限の周波数fsから、テラヘルツ周波数領域までの周波数においては、インダクタ120のインピーダンスが十分大きいため、発振回路100間の結合の防止が可能である。なお、図3(C)を用いて説明したインピーダンスの関係(Zl1=Zl2=Zl3>Zr1=Zr2=Zr3)は、下限の周波数fs以上(所定の周波数以上)の領域で満たしておけばよく、直流やその付近の低周波数では満たす必要はない。ここで、寄生発振が起こる下限の周波数fsは、発振回路100のパラメータにより異なるが、典型的には、数十KHzから数十MHzの間である。従って、周波数fsを10KHzとすれば(10KHz以上の周波数においてZl1=Zl2=Zl3>Zr1=Zr2=Zr3が満たされれば)、十分に寄生発振の抑制が可能である。また、この周波数fsは、発振回路100以外にも、配線や電圧バイアス回路200の寄生素子などからも影響を受けるので、実際に使用する際のパラメータに基づいて周波数fsを算出してインダクタ120の値(インダクタンス)が設定されればよい。 On the other hand, the inductor 120 has a large impedance value at high frequencies. Specifically, the impedance of the inductor 120 increases in proportion to the frequency. Therefore, the impedance of the inductor 120 is sufficiently large from the lower limit frequency fs at which parasitic oscillation is possible to the terahertz frequency region, so that it is possible to prevent coupling between the oscillation circuits 100. Note that the impedance relationship (Zl1 = Zl2 = Zl3 > Zr1 = Zr2 = Zr3) described using FIG. 3(C) only needs to be satisfied in the region above the lower limit frequency fs (above a specified frequency), and does not need to be satisfied at direct current or low frequencies in the vicinity thereof. Here, the lower limit frequency fs at which parasitic oscillation occurs varies depending on the parameters of the oscillation circuit 100, but is typically between several tens of KHz and several tens of MHz. Therefore, if the frequency fs is set to 10 KHz (if Zl1 = Zl2 = Zl3 > Zr1 = Zr2 = Zr3 is satisfied at frequencies above 10 KHz), it is possible to sufficiently suppress parasitic oscillation. In addition, this frequency fs is affected not only by the oscillator circuit 100, but also by parasitic elements of the wiring and voltage bias circuit 200, so the value (inductance) of the inductor 120 can be set by calculating the frequency fs based on the parameters for actual use.

このように、発振回路100と電圧バイアス回路200の間にインダクタ120を用いる構成によって、周波数fs以下において電圧の印加を容易にすることができ、周波数fs以上において寄生発振を防ぐ効果を両立することができる。 In this way, by using the inductor 120 between the oscillator circuit 100 and the voltage bias circuit 200, it is possible to easily apply voltage at frequencies below fs while simultaneously preventing parasitic oscillation at frequencies above fs.

なお、本実施形態のインダクタ120(121,122,123)の値は、使用する発
振回路100のパラメータやテラヘルツ波の発振周波数、配線の形態や電圧バイアス回路の構成などによって変化するので、その時々の最適な値を選択することで対応できる。使用するインダクタの値(インダクタンス)として、典型的な一例として記載すると、数百ナノヘンリーから、数マイクロヘンリーの範囲の値でありえる。インダクタの値は、この限りではなく、その他の値も本明細書に記載の条件を満たせば、同様に用いることができる。
In addition, the value of the inductor 120 (121, 122, 123) in this embodiment varies depending on the parameters of the oscillator circuit 100 used, the oscillation frequency of the terahertz wave, the wiring form, the configuration of the voltage bias circuit, etc., so it is possible to respond by selecting the optimal value at each time. As a typical example, the value (inductance) of the inductor used can be in the range from several hundred nanohenries to several microhenries. The inductor value is not limited to this, and other values can be used in the same way as long as they satisfy the conditions described in this specification.

また、本実施形態では、発振回路111,112,113の分離のために、端子A側のみにインダクタ121,122,123を配置している。一方、端子B側の共通配線220にはインダクタ120を配置していない。発振回路の結合を防ぐためであれば、片方だけに配置することで効果を得られる。これにより、構成要素の増加を最小限に留めて、十分な効果を得ることができる。また、挿入するインダクタ120を片方側の端子側にすべて配置することで、配線や部品配置を容易に構成することができる。加えて、複数の発振回路により発振器や照明を構成する場合には、複数の発振回路を同一のチップ上に形成することによって発振器や照明の小型化が可能である。このチップ上では、発振回路の片方の端子は一般的な構成と同様に基板電位に接続されているので、チップ内の構成を一般的な構成から大きく変更することなく本実施形態を適用することができる。なお、必ずしも一方の端子にのみインダクタ120を配置する構成とする必要はなく、両方の端子にインダクタ120を配置する構成としてもよい。また、端子A側ではなく、端子B側にインダクタ120を配置する構成であってもよい。 In addition, in this embodiment, in order to separate the oscillation circuits 111, 112, and 113, the inductors 121, 122, and 123 are arranged only on the terminal A side. On the other hand, the inductor 120 is not arranged on the common wiring 220 on the terminal B side. If it is necessary to prevent the oscillation circuits from coupling, it is possible to obtain an effect by arranging it on only one side. This makes it possible to obtain a sufficient effect while minimizing the increase in components. Furthermore, by arranging all the inductors 120 to be inserted on the terminal side on one side, it is possible to easily configure the wiring and component arrangement. In addition, when an oscillator or lighting is configured using multiple oscillation circuits, it is possible to miniaturize the oscillator or lighting by forming multiple oscillation circuits on the same chip. On this chip, one terminal of the oscillation circuit is connected to the substrate potential as in the general configuration, so that the present embodiment can be applied without significantly changing the configuration inside the chip from the general configuration. Note that it is not necessary to arrange the inductor 120 on only one terminal, and it is also possible to arrange the inductor 120 on both terminals. It is also possible to arrange the inductor 120 on the terminal B side instead of the terminal A side.

本実施形態によると、負性抵抗を有する複数の発振回路(共振器)を、同一の電圧バイアス回路が駆動する発振器において、各発振回路を所望のテラヘルツ周波数で安定して発振させることができる。 According to this embodiment, in an oscillator driven by the same voltage bias circuit, multiple oscillation circuits (resonators) having negative resistance can be stably oscillated at a desired terahertz frequency.

<実施形態2>
実施形態2に係る発振器2として、実施形態1に係る発振器1におけるインダクタ121,122,123の配置について説明する。図4(A)~図5(B)を用いて、本実施形態に係る発振器2を説明する。発振器2は、図4(A)が示すように、プリント回路基板500(PCB)、パッケージ501(PKG)、チップ600、電圧バイアス回路200を備える。
<Embodiment 2>
As the oscillator 2 according to the second embodiment, the arrangement of the inductors 121, 122, and 123 in the oscillator 1 according to the first embodiment will be described. The oscillator 2 according to this embodiment will be described with reference to Figures 4(A) to 5(B). As shown in Figure 4(A), the oscillator 2 includes a printed circuit board 500 (PCB), a package 501 (PKG), a chip 600, and a voltage bias circuit 200.

チップ600は、図4(B)が示すように、負性抵抗素子101を含む発振回路100(111,112,113)を備えており、パッケージ501内に実装されている。また、チップ600は、アンテナ602、配線603、電極610、ワイヤー611、ワイヤー612を備える。 As shown in FIG. 4B, the chip 600 includes an oscillator circuit 100 (111, 112, 113) including a negative resistance element 101, and is mounted in a package 501. The chip 600 also includes an antenna 602, wiring 603, an electrode 610, a wire 611, and a wire 612.

図4(A)が示すように、プリント回路基板500上には、パッケージ501と電圧バイアス回路200、パッケージ形態にされた表面実装型(SMD)のインダクタ121,122,123が配置されている。電圧バイアス回路200は、インダクタ121,122,123を介して、チップ600上にある発振回路111,112,113と電気的に接続されている。これは、プリント回路基板500とパッケージ501が有する配線(不図示)を介して接続されている。また、パッケージ501は、チップ600を保持(サポート)する。 As shown in FIG. 4A, package 501, voltage bias circuit 200, and surface mount type (SMD) inductors 121, 122, and 123 in packaged form are arranged on printed circuit board 500. Voltage bias circuit 200 is electrically connected to oscillator circuits 111, 112, and 113 on chip 600 via inductors 121, 122, and 123. This is connected via wiring (not shown) that printed circuit board 500 and package 501 have. Package 501 also holds (supports) chip 600.

図4(B)が示すように、チップ600の配線は、パッケージ501が有する配線と、ワイヤーボンディングによって電気的に接続されている。ワイヤーボンディングは、チップ600上の電極610が、ワイヤー611またはワイヤー612を介して、パッケージ501上の電極610と電気的に接続されていることによって実現されている。 As shown in FIG. 4B, the wiring of the chip 600 is electrically connected to the wiring of the package 501 by wire bonding. The wire bonding is achieved by electrically connecting the electrode 610 on the chip 600 to the electrode 610 on the package 501 via the wire 611 or the wire 612.

なお、チップ600のチップサイズは、典型的には、数ミリメータ角から数十ミリメータ角である。また、図4(A)では、1つのチップ600上に複数の発振回路をすべて配置した構成を説明したが、この構成に限らず、複数の発振回路を複数のチップに分けた構成であってもよい。 The chip size of the chip 600 is typically several millimeters square to several tens of millimeters square. In addition, in FIG. 4(A), a configuration in which multiple oscillation circuits are all arranged on one chip 600 is described, but this configuration is not limited, and multiple oscillation circuits may be divided into multiple chips.

図4(C)は、図4(B)のA1-A2断面を示した模式図である。図4(C)が示すように、チップ600上には、絶縁膜620が配置されている。発振回路100(111)は、チップ600上に、絶縁膜620(チップ600)の厚さ方向に配置されており、一方の端子はチップ600の基板電位に接続されている。もう一方(他方)の端子は、発振回路100(111)の上側に配置されたアンテナ602に接続されている。アンテナ602は、チップ600上の配線603により、A2側の電極610に接続されている。チップ600の基準電位は、絶縁膜を貫通した配線613により、A1側の電極610に接続されている。ここで、アンテナ602のサイズは、テラヘルツ波の発振周波数に応じて最適な大きさであればよく、例えば、数百マイクロメータ(μm)角から数百マイクロメータ(μm)角の大きさでありえる。また、アンテナ602は、正方形状のアンテナに限らず、テラヘルツ波を発振することができれば、どのようなアンテナ形状であってもよい。 FIG. 4(C) is a schematic diagram showing the A1-A2 cross section of FIG. 4(B). As shown in FIG. 4(C), an insulating film 620 is disposed on the chip 600. The oscillation circuit 100 (111) is disposed on the chip 600 in the thickness direction of the insulating film 620 (chip 600), and one terminal is connected to the substrate potential of the chip 600. The other terminal is connected to an antenna 602 disposed on the upper side of the oscillation circuit 100 (111). The antenna 602 is connected to an electrode 610 on the A2 side by a wiring 603 on the chip 600. The reference potential of the chip 600 is connected to an electrode 610 on the A1 side by a wiring 613 penetrating the insulating film. Here, the size of the antenna 602 may be an optimal size according to the oscillation frequency of the terahertz wave, and may be, for example, a size of several hundred micrometers (μm) square to several hundred micrometers (μm) square. Furthermore, the antenna 602 is not limited to being a square antenna, and may be any antenna shape as long as it is capable of emitting terahertz waves.

また、本実施形態では、インダクタ121,122,123を、プリント回路基板500における表面実装型部品(SMD)として構成しているので、必要なパラメータを有した素子を任意に選択して用いることができる。そして、表面実装型部品としてインダクタ121,122,123を用いることによれば、実装面積を抑制することができ、集積度を高めることができる。本実施形態では、発振回路100の数と同数のインダクタ120が必要なので、実装面積の抑制は重要である。 In addition, in this embodiment, the inductors 121, 122, and 123 are configured as surface mount devices (SMD) on the printed circuit board 500, so that elements having the required parameters can be selected and used as desired. Furthermore, by using the inductors 121, 122, and 123 as surface mount devices, the mounting area can be reduced and the degree of integration can be increased. In this embodiment, the same number of inductors 120 as the number of oscillator circuits 100 are required, so reducing the mounting area is important.

本実施形態によると、負性抵抗を有する複数の発振回路を、同一の電圧バイアス回路が駆動する場合でも、各発振回路を所望のテラヘルツ周波数で安定して発振させる発振器2を、簡素な構成で提供することができる。 According to this embodiment, even when multiple oscillation circuits having negative resistance are driven by the same voltage bias circuit, an oscillator 2 can be provided with a simple configuration that stably oscillates each oscillation circuit at a desired terahertz frequency.

なお、本実施形態では、プリント回路基板500上にインダクタ121,122,123を配置した構成について説明したが、この構成には限らない。図5(A)が示すように、パッケージ501上に、チップ600と共に、インダクタ121,122,123を配置した構成とすることもできる。これにより、パッケージ501の外部に、各発振回路からの配線を引き出す必要がないため、パッケージ501のピン数の削減や、プリント回路基板500上の配線の削減をすることができる。そのため、小型な発振器を実現することができる。 In this embodiment, the configuration in which the inductors 121, 122, and 123 are arranged on the printed circuit board 500 has been described, but the configuration is not limited to this. As shown in FIG. 5(A), a configuration in which the inductors 121, 122, and 123 are arranged on the package 501 together with the chip 600 can also be used. This eliminates the need to pull out wiring from each oscillator circuit to the outside of the package 501, making it possible to reduce the number of pins on the package 501 and the wiring on the printed circuit board 500. As a result, a compact oscillator can be realized.

なお、本実施形態では、パッケージ501上にチップ600を配置した構成について説明したが、この構成には限られない。図5(B)が示すように、プリント回路基板500上にチップ600を直接配置した構成であってもよい。これにより、パッケージ501を省くことができるので、より少ない構成によって発振器を構成することができる。 In this embodiment, the configuration in which the chip 600 is disposed on the package 501 has been described, but the present invention is not limited to this configuration. As shown in FIG. 5(B), the chip 600 may be disposed directly on the printed circuit board 500. This makes it possible to omit the package 501, and therefore to configure the oscillator using a smaller configuration.

<実施形態3>
実施形態3に係る発振器3は、インダクタ121,122,123の配置が実施形態2に係る発振器2と異なる。以下では、図6(A)~図7(B)を用いて発振器3を説明する。
<Embodiment 3>
The oscillator 3 according to the third embodiment differs from the oscillator 2 according to the second embodiment in the arrangement of the inductors 121, 122, and 123. The oscillator 3 will be described below with reference to Figs.

発振器3では、インダクタ120(121,122,123)が、図6(A)が示すように、発振回路100(111,112,113)を備えたチップ600上に配置されている。発振回路100と電極610に、チップ600における配線603と配線604を
介して、インダクタ120が接続されている。
In the oscillator 3, the inductors 120 (121, 122, 123) are disposed on a chip 600 including an oscillation circuit 100 (111, 112, 113) as shown in Fig. 6A. The inductors 120 are connected to the oscillation circuit 100 and an electrode 610 via wiring 603 and wiring 604 on the chip 600.

図6(B)は、図6(A)のA1-A2の断面図を示す。図7(A)は、インダクタ120の周辺の拡大図を示し、図7(B)は、図7(A)のB1-B2の断面図を示す。インダクタ120は、図7(A)が示すように、金属配線605がループ状に巻いていることによって形成されている。金属配線605の片方の端子は、配線603に接続されている。金属配線605上には、絶縁膜621が形成されており、金属配線605の中央の端部は、絶縁膜621上の配線606に接続されている。さらに、金属配線605の中央の端部は、配線606を経由して配線604に接続されている。インダクタ120は、絶縁膜と金属の配線をループ上に形成した簡素な構成であるので、負性抵抗素子101などを形成したチップ600上に容易に形成することができる。 Figure 6 (B) shows a cross-sectional view of A1-A2 in Figure 6 (A). Figure 7 (A) shows an enlarged view of the periphery of the inductor 120, and Figure 7 (B) shows a cross-sectional view of B1-B2 in Figure 7 (A). As shown in Figure 7 (A), the inductor 120 is formed by winding a metal wiring 605 in a loop shape. One terminal of the metal wiring 605 is connected to the wiring 603. An insulating film 621 is formed on the metal wiring 605, and the central end of the metal wiring 605 is connected to the wiring 606 on the insulating film 621. Furthermore, the central end of the metal wiring 605 is connected to the wiring 604 via the wiring 606. The inductor 120 has a simple configuration in which an insulating film and a metal wiring are formed in a loop, so it can be easily formed on the chip 600 on which the negative resistance element 101 and the like are formed.

本実施形態によると、パッケージ501にインダクタ120を配置した実施形態2とは異なり、発振回路100を形成したチップ600上にインダクタ120を配置しているため、発振器における面積の増加を抑制することができる。そのため、負性抵抗を有する複数の発振回路を同一の電圧バイアス回路が駆動する場合でも、各発振回路を所望のテラヘルツ周波数で安定して発振させる発振器を、小型な構成で提供することができる。 In this embodiment, unlike the second embodiment in which the inductor 120 is arranged in the package 501, the inductor 120 is arranged on the chip 600 on which the oscillator circuit 100 is formed, so that an increase in the area of the oscillator can be suppressed. Therefore, even when the same voltage bias circuit drives multiple oscillator circuits having negative resistance, it is possible to provide an oscillator with a compact configuration that stably oscillates each oscillator circuit at a desired terahertz frequency.

なお、本実施形態のインダクタは、上記で説明した構成に限定されるものではなく、チップ上に配置できる構成のインダクタであればよい。 Note that the inductor of this embodiment is not limited to the configuration described above, and may be any inductor that can be placed on a chip.

<実施形態4>
実施形態4に係る発振器4は、実施形態1に係る発振器1の構成に加えて、寄生発振を防止するシャント素子を有する。図8(A)、図8(B)の回路図を用いて、本実施形態に係る発振器4を説明する。
<Embodiment 4>
The oscillator 4 according to the fourth embodiment has a shunt element for preventing parasitic oscillation in addition to the configuration of the oscillator 1 according to the first embodiment. The oscillator 4 according to the present embodiment will be described with reference to the circuit diagrams in Fig. 8(A) and Fig. 8(B).

発振器4は、図8(A)が示すようにシャント素子900を備える。シャント素子900は、負性抵抗素子101に対して直列に配置されており、発振回路100と結合することにより、発振回路100の外部の素子との結合を防ぐ。これにより、シャント素子900は、発振回路100の所望のテラヘルツ発振周波数ft以外の発振を抑制する。 As shown in FIG. 8A, the oscillator 4 includes a shunt element 900. The shunt element 900 is arranged in series with the negative resistance element 101, and by coupling with the oscillation circuit 100, it prevents coupling with elements external to the oscillation circuit 100. In this way, the shunt element 900 suppresses oscillations other than the desired terahertz oscillation frequency ft of the oscillation circuit 100.

一般的には、電圧バイアス回路200と発振回路100を接続する配線には、図14(B)が示すように、寄生インダクタや寄生容量など(素子400~404)が含まれる。そのため、発振回路100が有する素子と電圧バイアス回路200が有する寄生素子との間で、所望の周波数ftと異なる周波数での発振回路が形成されて、寄生発振が発生する場合がある。 Generally, the wiring connecting the voltage bias circuit 200 and the oscillation circuit 100 includes parasitic inductors and parasitic capacitances (elements 400 to 404), as shown in FIG. 14B. Therefore, an oscillation circuit with a frequency different from the desired frequency ft may be formed between the elements of the oscillation circuit 100 and the parasitic elements of the voltage bias circuit 200, causing parasitic oscillation.

また、一般的に、電圧バイアス回路200自体は、理想的な電圧源ではない。詳しくは、電圧バイアス回路200は、図14(B)が示すように、理想的な電圧源201、寄生インダクタや寄生抵抗、寄生容量など(素子411,412,413)を有している。そのため、寄生発振は、発振回路100の素子と、電圧源201以外の電圧バイアス回路200の寄生素子との間において発生する場合もある。 In addition, the voltage bias circuit 200 itself is generally not an ideal voltage source. In detail, as shown in FIG. 14B, the voltage bias circuit 200 has an ideal voltage source 201, a parasitic inductor, a parasitic resistor, a parasitic capacitance, etc. (elements 411, 412, 413). Therefore, parasitic oscillation may occur between the elements of the oscillation circuit 100 and the parasitic elements of the voltage bias circuit 200 other than the voltage source 201.

そこで、本実施形態では寄生発振を抑制するために、図8(A)が示すように、電圧バイアス回路200に対して、シャント素子900と発振回路100とが並列に配置される。ここで、シャント素子900は、発振回路100の負性抵抗素子101の抵抗値Rrと略同一のインピーダンスを有している。これにより、発振回路100とシャント素子900は結合し、シャント素子900にて損失を発生させることができる。シャント素子900による損失によって、発振回路100が外部の配線や電圧バイアス回路200と結合することを防ぎ、寄生発振を抑制することができる。なお、シャント素子900のインピー
ダンスの範囲は、具体的には抵抗値Rrに対して、2倍以下の範囲が望ましく、さらに1.5倍以下の範囲であることがより好ましい。
Therefore, in this embodiment, in order to suppress the parasitic oscillation, as shown in FIG. 8A, the shunt element 900 and the oscillation circuit 100 are arranged in parallel with the voltage bias circuit 200. Here, the shunt element 900 has an impedance that is approximately the same as the resistance value Rr of the negative resistance element 101 of the oscillation circuit 100. As a result, the oscillation circuit 100 and the shunt element 900 are coupled, and a loss can be generated in the shunt element 900. The loss caused by the shunt element 900 prevents the oscillation circuit 100 from coupling with external wiring or the voltage bias circuit 200, and the parasitic oscillation can be suppressed. In addition, the range of the impedance of the shunt element 900 is preferably less than twice the resistance value Rr, and more preferably less than 1.5 times.

さらに、シャント素子900は、配置する位置を考慮する必要がある。具体的には、発振回路100(111,112,113)と、シャント素子900とを接続する配線の長さを、寄生発振を抑制しようとする最大の周波数(高周波側のカットオフ周波数)の波長λの1/4以下にする。これは、交流信号の波長が短いと、配線の位置が少し変わっただけで、位相が大きく変化してしまい、配線端での反射による等価容量や等価インダクタが発生するからである。特に、ギガヘルツからテラヘルツの周波数付近での寄生発振を抑制しようとする場合には、発振回路の近傍にシャント素子900を配置する。発振回路100からシャント素子900までの距離が波長λの1/4以下であれば、配線端での反射の効果による等価容量や等価インダクタの発生を抑えることができ、寄生発振を抑制することができる。 Furthermore, the position of the shunt element 900 must be considered. Specifically, the length of the wiring connecting the oscillation circuit 100 (111, 112, 113) and the shunt element 900 is set to 1/4 of the wavelength λ of the maximum frequency (high-frequency cutoff frequency) at which parasitic oscillation is to be suppressed. This is because if the wavelength of the AC signal is short, even a slight change in the position of the wiring will cause a large change in phase, and an equivalent capacitance or equivalent inductance will occur due to reflection at the wiring end. In particular, when trying to suppress parasitic oscillation near frequencies from gigahertz to terahertz, the shunt element 900 is placed near the oscillation circuit. If the distance from the oscillation circuit 100 to the shunt element 900 is 1/4 of the wavelength λ or less, the generation of equivalent capacitance or equivalent inductance due to the effect of reflection at the wiring end can be suppressed, and parasitic oscillation can be suppressed.

また、本実施形態では、図8(B)が示すように、シャント素子900として容量素子901を用いる。容量素子901は、周波数に比例して、インピーダンスを容易に下げることができる。そのため、容量素子901は、特定の周波数から高い領域まで、継続して低いインピーダンスを得ることができる。例えば、容量素子901は、数メガヘルツから数テラヘルツの広い範囲で低いインピーダンスを得て、その周波数範囲において寄生発振を抑制することができる。しかし、インダクタ120を有しない場合には、複数の発振回路100を接続すると容量素子901同士が結合してしまい、隣接する発振回路100間における結合による寄生発振や、場合によっては発振停止が起こってしまう。 In addition, in this embodiment, as shown in FIG. 8B, a capacitive element 901 is used as the shunt element 900. The capacitive element 901 can easily reduce impedance in proportion to the frequency. Therefore, the capacitive element 901 can obtain a continuously low impedance from a specific frequency to a high frequency range. For example, the capacitive element 901 can obtain a low impedance in a wide range from several megahertz to several terahertz, and can suppress parasitic oscillation in that frequency range. However, in the absence of the inductor 120, when multiple oscillation circuits 100 are connected, the capacitive elements 901 are coupled to each other, which causes parasitic oscillation due to coupling between adjacent oscillation circuits 100, and in some cases, oscillation cessation.

これに対して、本実施形態では、発振器4は、発振回路100間にインダクタ120(121,122,123)を有している。このため、発振回路100とそれに付随するシャント素子900が、他の発振回路100や他のシャント素子900に結合することを防ぐことができる。 In contrast, in this embodiment, the oscillator 4 has inductors 120 (121, 122, 123) between the oscillation circuits 100. This makes it possible to prevent the oscillation circuit 100 and the associated shunt element 900 from coupling to other oscillation circuits 100 or other shunt elements 900.

本実施形態に係る発振器によると、負性抵抗を有する複数の発振回路を、同一の電圧バイアス回路が駆動する場合でも、寄生発振を抑制して、各発振回路を所望のテラヘルツ周波数で安定して発振させることができる。 The oscillator according to this embodiment can suppress parasitic oscillations and stably oscillate each oscillation circuit at the desired terahertz frequency, even when multiple oscillation circuits with negative resistance are driven by the same voltage bias circuit.

<実施形態5>
実施形態5に係る発振器5は、寄生発振を防止するシャント素子の構成が実施形態4に係る発振器4と異なる。図9(A)、図9(B)を用いて、本実施形態に係る発振器5を説明する。
<Embodiment 5>
The oscillator 5 according to the fifth embodiment differs from the oscillator 4 according to the fourth embodiment in the configuration of a shunt element that prevents parasitic oscillation. The oscillator 5 according to the fifth embodiment will be described with reference to Figs. 9A and 9B.

本実施形態では、図9(A)が示すように、シャント素子として抵抗容量素子902を用いる。抵抗容量素子902は、抵抗素子903と容量素子904を直列に接続した構成である。 In this embodiment, as shown in FIG. 9A, a resistive-capacitive element 902 is used as the shunt element. The resistive-capacitive element 902 is configured by connecting a resistive element 903 and a capacitive element 904 in series.

抵抗容量素子902は、実施形態4に係る容量素子901に比べて、構成要素は増えるが、広い周波数範囲において安定して寄生発振を抑制することができる。また、抵抗素子903と容量素子904が配置されていることにより、直流付近の周波数領域では定常電流が流れず、消費電力は増加しない。 Although the resistive-capacitive element 902 has more components than the capacitive element 901 according to the fourth embodiment, it can stably suppress parasitic oscillations over a wide frequency range. In addition, since the resistive element 903 and the capacitive element 904 are arranged, no steady-state current flows in the frequency range near DC, and power consumption does not increase.

ここで、シャント素子において損失が発生しないと、発振回路が他の部位と結合することが防げないことがある。このため、実施形態4のように容量素子901をシャント素子として用いる場合には、周波数の増加に従ってインピーダンスが減少するので、特に高い周波数での損失が下がりすぎるのを防ぐために、容量値をあまり大きくすることができな
い場合がある。
Here, if no loss occurs in the shunt element, it may not be possible to prevent the oscillation circuit from coupling with other parts. Therefore, when the capacitance element 901 is used as a shunt element as in the fourth embodiment, the impedance decreases as the frequency increases, so that the capacitance value may not be made too large in order to prevent the loss at high frequencies from decreasing too much.

しかし、本実施形態では、抵抗素子903と容量素子904の時定数で決まる周波数より十分高い周波数領域では、容量素子904は短絡された状態となり、抵抗素子903において十分な損失を発生させることができる。このため、抵抗素子903がシャント素子に含まれることにより、容量素子904の容量値を大きくすることができ、シャント素子で発生する損失を一定量確保することができる。 However, in this embodiment, in a frequency range sufficiently higher than the frequency determined by the time constant of the resistive element 903 and the capacitive element 904, the capacitive element 904 is short-circuited, and sufficient loss can be generated in the resistive element 903. Therefore, by including the resistive element 903 in the shunt element, the capacitance value of the capacitive element 904 can be increased, and a certain amount of loss generated in the shunt element can be ensured.

つまり、抵抗容量素子902をシャント素子として用いる場合には、抵抗素子903を有することによって、容量素子901をシャント素子として用いる場合に比べて、より容量値を大きくすることができ、低い周波数まで十分な損失を得ることができる。そのため、本実施形態に係る発振器5は、より広い周波数において寄生発振の抑制を行うことができる。 In other words, when the resistive-capacitive element 902 is used as a shunt element, the inclusion of the resistive element 903 makes it possible to increase the capacitance value and obtain sufficient loss even at low frequencies, compared to when the capacitive element 901 is used as a shunt element. Therefore, the oscillator 5 according to this embodiment can suppress parasitic oscillations over a wider range of frequencies.

本実施形態に係る発振器5によると、負性抵抗を有する複数の発振回路を同一の電圧バイアス回路が駆動する場合でも、寄生発振の発生をより抑制して、各発振回路を所望のテラヘルツ周波数で安定して発振させることができる。 With the oscillator 5 according to this embodiment, even when multiple oscillation circuits having negative resistance are driven by the same voltage bias circuit, the occurrence of parasitic oscillation can be further suppressed, and each oscillation circuit can stably oscillate at the desired terahertz frequency.

なお、容量素子901や抵抗容量素子902などの容量素子を含んだシャント素子の他に、図9(B)が示すように、抵抗素子905をシャント素子とする構成でもあってもよい。 In addition to shunt elements including capacitive elements such as capacitive element 901 and resistive-capacitive element 902, a configuration in which resistive element 905 is used as the shunt element may also be used, as shown in FIG. 9(B).

抵抗素子905をシャント素子として用いる構成は、抵抗のみを用いた単純な構成であり、容量素子を含んだシャント素子に比べると、より容易に十分な損失を発生させ、インピーダンスを制御することも容易である。そのため、抵抗素子905のみによって構成されるシャント素子は、容量素子を含んだシャント素子と比較すると、発振回路間での結合が発生する可能性をより低くできる。 The configuration using the resistive element 905 as a shunt element is a simple configuration using only a resistor, and compared to a shunt element that includes a capacitive element, it is easier to generate sufficient loss and control the impedance. Therefore, a shunt element consisting of only the resistive element 905 can reduce the possibility of coupling occurring between oscillation circuits compared to a shunt element that includes a capacitive element.

言い換えると、抵抗素子905をシャント素子とする構成と比べると、容量素子901や抵抗容量素子902をシャント素子とする構成では、発振回路間の結合発生を回避することがより求められる。そのため、特に、容量を有するシャント素子において、インダクタ120によって結合の発生を抑制する効果が非常に高いといえる。しかしながら、抵抗素子905をシャント素子とする場合についても、発振回路間での結合の発生を抑制するという効果を十分に得ることができる。 In other words, compared to a configuration in which the resistive element 905 is used as a shunt element, in a configuration in which the capacitive element 901 or the resistive-capacitive element 902 is used as a shunt element, it is more important to avoid the occurrence of coupling between the oscillator circuits. Therefore, it can be said that the inductor 120 is highly effective in suppressing the occurrence of coupling, particularly in shunt elements having capacitance. However, even when the resistive element 905 is used as a shunt element, the effect of suppressing the occurrence of coupling between the oscillator circuits can be sufficiently obtained.

<実施形態6>
実施形態6に係る発振器6は、シャント素子の数とインダクタとの関係が他の実施形態に係る発振器と異なる。それ以外は、実施形態1~5を組合わせたものと同じである。図10(A)~図11(B)を用いて、本実施形態に係る発振器6を説明する。
<Embodiment 6>
The oscillator 6 according to the sixth embodiment differs from the oscillators according to the other embodiments in the relationship between the number of shunt elements and the inductor. Other than that, it is the same as a combination of the first to fifth embodiments. The oscillator 6 according to the sixth embodiment will be described with reference to Figs. 10(A) to 11(B).

図10(A)は、発振器6の構成を示し、図10(B)は、発振器6におけるチップ600の詳細な構成を示す。発振器6において、図10(A)および図10(B)が示すように、チップ600上にシャント素子911が配置され、パッケージ501上にシャント素子912が配置され、プリント回路基板500上にシャント素子913が配置されている。さらに、シャント素子911とシャント素子912の間には、インダクタ121~123が配置される。シャント素子912とシャント素子913の間には、インダクタ121’~123’が配置される。シャント素子913と電圧バイアス回路200の間には、インダクタ121’’~123’’が配置される。このように、発振器6は、図11(A)の回路図が示すように、複数のインダクタを多段に備える。 Figure 10 (A) shows the configuration of oscillator 6, and Figure 10 (B) shows the detailed configuration of chip 600 in oscillator 6. In oscillator 6, as shown in Figures 10 (A) and 10 (B), shunt element 911 is arranged on chip 600, shunt element 912 is arranged on package 501, and shunt element 913 is arranged on printed circuit board 500. Furthermore, inductors 121 to 123 are arranged between shunt element 911 and shunt element 912. Inductors 121' to 123' are arranged between shunt element 912 and shunt element 913. Inductors 121" to 123" are arranged between shunt element 913 and voltage bias circuit 200. In this way, oscillator 6 has multiple inductors in multiple stages, as shown in the circuit diagram in Figure 11 (A).

シャント素子911~913のそれぞれは、高い周波数の寄生発振の抑制させるために、発振回路100に近接して配置されている。より好適には、発振回路100からシャント素子911~913までのそれぞれの距離が、当該シャント素子のそれぞれが抑制する寄生発振周波数での波長の1/4以下であるとよい。ここで、シャント素子911が、寄生発振防止の効果を発揮する周波数をfs1とし、シャント素子912が、寄生発振防止の効果を発揮する周波数をfs2とし、シャント素子913が、寄生発振防止の効果を発揮する周波数をfs3とする。それぞれのシャント素子の周波数は、発振回路に近い順から高く、fs1>fs2>fs3の関係である。 Each of the shunt elements 911 to 913 is placed close to the oscillation circuit 100 in order to suppress high-frequency parasitic oscillation. More preferably, the distance from the oscillation circuit 100 to each of the shunt elements 911 to 913 is equal to or less than ¼ of the wavelength at the parasitic oscillation frequency suppressed by each of the shunt elements. Here, the frequency at which the shunt element 911 exerts its effect of preventing parasitic oscillation is fs1, the frequency at which the shunt element 912 exerts its effect of preventing parasitic oscillation is fs2, and the frequency at which the shunt element 913 exerts its effect of preventing parasitic oscillation is fs3. The frequencies of the shunt elements are in ascending order from the closest to the oscillation circuit, with a relationship of fs1>fs2>fs3.

また、本実施形態では、インダクタ120のインピーダンス(インダクタンス)は発振回路100に近い順に小さくされる。ここで、インダクタ121(122,123)のインピーダンスをZlm1とし、インダクタ121’(122’,123’)のインピーダンスをZlm2とし、インダクタ121’’(122’’,123’’)のインピーダンスをZlm3とする。これらは、Zlm1<Zlm2<Zlm3の関係が成立する。ここで、インピーダンスが大きいほど、そのインダクタのサイズは大きい。このため、チップ600上に配置するインダクタ120のインピーダンスが大きいと、チップ600の面積が占有されるので、インピーダンスには上限がある。また、パッケージ501内に配置するインダクタ120のインピーダンスが大きいと、表面実装型部品のサイズの増加によって、パッケージ501のサイズが増加してしまう。本実施形態では、チップ600に近い順にインダクタのインピーダンスが小さいので、チップ600やパッケージ501の実装面積を抑えることができる。 In addition, in this embodiment, the impedance (inductance) of the inductor 120 is made smaller in the order of proximity to the oscillator circuit 100. Here, the impedance of the inductor 121 (122, 123) is Zlm1, the impedance of the inductor 121' (122', 123') is Zlm2, and the impedance of the inductor 121" (122", 123") is Zlm3. The relationship Zlm1<Zlm2<Zlm3 holds. Here, the larger the impedance, the larger the size of the inductor. Therefore, if the impedance of the inductor 120 placed on the chip 600 is large, the area of the chip 600 is occupied, so there is an upper limit to the impedance. Also, if the impedance of the inductor 120 placed in the package 501 is large, the size of the package 501 increases due to the increase in the size of the surface-mounted components. In this embodiment, the impedance of the inductor is small in the order of proximity to the chip 600, so the mounting area of the chip 600 and the package 501 can be reduced.

周波数fs1において、インピーダンスZlm1は、発振回路100が有するインピーダンスZr1とほぼ同じか大きい値を有する。これにより、周波数fs1以上の周波数において、シャント素子911によって損失を発生させて、さらに外部の素子との結合を防ぐことができる。また、シャント素子911による損失が不足する周波数においても、インダクタ121(122,123)によって当該周波数において損失が発生できるので、当該周波数の電磁波が外部に漏れ出ることがない。シャント素子912とインダクタ121’(122’,123’)との関係と、シャント素子913とインダクタ121’’(122’’,123’’)との関係も、同様である。ここで、図11(B)に、本実施形態における周波数に対するインピーダンスZlm1~Zlm3の値の関係を模式した図を示す。インピーダンスZlm1~Zlm3は、連続的にインピーダンスZr1とほぼ同じか大きい値を有している。 At frequency fs1, impedance Zlm1 has a value that is approximately equal to or larger than impedance Zr1 of the oscillator circuit 100. This allows the shunt element 911 to generate losses at frequencies equal to or higher than frequency fs1, and prevents coupling with external elements. Even at frequencies where the loss caused by the shunt element 911 is insufficient, the inductor 121 (122, 123) can generate losses at the frequency, so that electromagnetic waves at the frequency do not leak out to the outside. The relationship between the shunt element 912 and the inductor 121' (122', 123') and the relationship between the shunt element 913 and the inductor 121'' (122'', 123'') are similar. Here, FIG. 11B shows a schematic diagram of the relationship between the impedances Zlm1 to Zlm3 and the frequency in this embodiment. The impedances Zlm1 to Zlm3 have values that are approximately equal to or larger than the impedance Zr1 in a continuous manner.

このように、本実施形態では、複数のシャント素子間にインダクタを配置することで、実装面積の大幅な増大を発生させることなく、シャント素子での寄生発振の抑制ができる。また、複数のシャント素子によって、広い範囲の周波数において寄生発振を抑制することができる。本実施形態に係る発振器によると、負性抵抗を有する複数の発振回路を、同一の電圧バイアス回路が駆動する場合でも、寄生発振の発生を抑制して、各発振回路を所望のテラヘルツ周波数で安定して発振させることができる。 In this manner, in this embodiment, by placing an inductor between multiple shunt elements, parasitic oscillation in the shunt elements can be suppressed without causing a significant increase in mounting area. Furthermore, by using multiple shunt elements, parasitic oscillation can be suppressed over a wide range of frequencies. With the oscillator according to this embodiment, even when multiple oscillation circuits having negative resistance are driven by the same voltage bias circuit, the occurrence of parasitic oscillation can be suppressed, and each oscillation circuit can stably oscillate at the desired terahertz frequency.

なお、本実施形態では、チップ600上にシャント素子911が配置され、パッケージ501上にシャント素子912が配置され、プリント回路基板500上にシャント素子913が配置されている構成で説明したが、本実施形態はこれに限らない。3つのうちのシャント素子のいずれかが存在しない構成でもよく、シャント素子が4つ以上のシャント素子を配置した構成でもよい。 In this embodiment, the shunt element 911 is arranged on the chip 600, the shunt element 912 is arranged on the package 501, and the shunt element 913 is arranged on the printed circuit board 500. However, this embodiment is not limited to this. It may be configured such that none of the three shunt elements are present, or it may be configured such that four or more shunt elements are arranged.

<実施形態7>
実施形態7では、直流電圧を印加する電圧バイアス回路ではなく、交流電圧を印加する電圧バイアス回路を有する発振器7について説明する。図12(A)および図12(B)
を用いて、本実施形態に係る発振器7を説明する。
<Embodiment 7>
In the seventh embodiment, an oscillator 7 having a voltage bias circuit that applies an AC voltage, rather than a voltage bias circuit that applies a DC voltage, will be described.
The oscillator 7 according to this embodiment will be described using the following.

実施形態1では、発振器1において、直流の電圧を印加する電圧バイアス回路200が用いられていた。本実施形態では、図12(A)が示すように、発振器7において電圧バイアス回路200の代わりに、交流電圧を印加する交流電圧バイアス回路202が用いられる。 In the first embodiment, the voltage bias circuit 200 that applies a DC voltage is used in the oscillator 1. In the present embodiment, as shown in FIG. 12(A), instead of the voltage bias circuit 200 in the oscillator 7, an AC voltage bias circuit 202 that applies an AC voltage is used.

交流電圧バイアス回路202は、発振回路100に印加するために、交流の電圧を発生させる。具体的には、図12(B)が示すように、交流電圧バイアス回路202では、ある周波数facで、テラヘルツ波を発振するオペレーション電圧Vopとテラヘルツ波の発振が停止する電圧値Voffとの間を変化する電圧を用いる。これにより、テラヘルツ波の発振と停止を、周波数facで繰り返すことができる。なお、電圧値Voffは、負性抵抗領域NR以外の電圧値であればよく、例えば0Vである。周波数facは、テラヘルツ波の発振周波数(30GHzから30THzまで)より、十分低い周波数である。周波数facには、数Hzから数MHzの範囲の周波数が用いられるが、使用上問題なければ、これ以外の周波数も用いることができる。 The AC voltage bias circuit 202 generates an AC voltage to be applied to the oscillation circuit 100. Specifically, as shown in FIG. 12B, the AC voltage bias circuit 202 uses a voltage that changes between an operation voltage Vop that oscillates terahertz waves at a certain frequency fac and a voltage value Voff at which the oscillation of the terahertz waves stops. This allows the oscillation and stopping of the terahertz waves to be repeated at the frequency fac. Note that the voltage value Voff may be any voltage value outside the negative resistance region NR, for example, 0 V. The frequency fac is sufficiently lower than the oscillation frequency of the terahertz waves (from 30 GHz to 30 THz). A frequency in the range of several Hz to several MHz is used for the frequency fac, but other frequencies can also be used as long as there are no problems in use.

テラヘルツの発振と停止を繰り返すことにより、テラヘルツ波の照射と非照射の状態を繰り返すことができる。これにより、テラヘルツ発振を停止している際に、他の要素で照射されるテラヘルツ波のオフセットノイズ成分を把握することができる。そのため、テラヘルツ波を対象物に照射して、対象物から反射するテラヘルツ波を撮影するカメラに対して発振器を用いる構成では、照明由来以外のノイズ成分を除去することができる。そのため、S/N比の高いテラヘルツカメラを実現することができる。 By repeatedly oscillating and stopping the terahertz waves, it is possible to repeat the irradiation and non-irradiation states of the terahertz waves. This makes it possible to grasp the offset noise components of the terahertz waves irradiated by other elements when the terahertz oscillation is stopped. Therefore, in a configuration in which an oscillator is used for a camera that irradiates an object with terahertz waves and captures the terahertz waves reflected from the object, it is possible to remove noise components other than those originating from the illumination. This makes it possible to realize a terahertz camera with a high S/N ratio.

本実施形態に係る発振器によると、テラヘルツ波の発振と停止を繰り返すことができるので、テラヘルツ波のオフセットノイズ成分を把握することができる。本実施形態の発振器は、オフセット成分が把握できるので、照明やカメラに用いた時、SN比を向上させることができる。 The oscillator according to this embodiment can repeatedly oscillate and stop terahertz waves, making it possible to grasp the offset noise components of the terahertz waves. Because the oscillator according to this embodiment can grasp the offset components, it can improve the signal-to-noise ratio when used in lighting or cameras.

なお、実施形態5の抵抗容量素子902を用いる構成では、容量素子904と抵抗素子905の時定数により決まる周波数frcが、交流電圧バイアス回路202が変化する周波数facより高いことが求められる。例えば、交流電圧バイアス回路202において矩形波の電圧を用いる場合には、周波数frcは、周波数facの数倍以上であることが好ましい。 In addition, in the configuration using the resistive-capacitive element 902 of the fifth embodiment, the frequency frc determined by the time constant of the capacitive element 904 and the resistive element 905 is required to be higher than the frequency fac at which the AC voltage bias circuit 202 changes. For example, when a rectangular wave voltage is used in the AC voltage bias circuit 202, it is preferable that the frequency frc is several times or more higher than the frequency fac.

<実施形態8>
実施形態8では、発振器を用いた撮像装置(画像取得装置)について説明する。図13(A)、図13(B)を用いて、本実施形態に係る撮像装置を説明する。撮像装置は、照明801、テラヘルツ撮像素子802、タイミング生成部803を有する。
<Embodiment 8>
In the eighth embodiment, an imaging device (image acquisition device) using an oscillator will be described. The imaging device according to this embodiment will be described with reference to Fig. 13(A) and Fig. 13(B). The imaging device includes an illumination 801, a terahertz imaging element 802, and a timing generation unit 803.

照明801は、実施形態1に係る発振器1を有することによって、被対象800に対してテラヘルツ波811(所定の電磁波)を照射する照明装置である。図13(A)が示すように、照明801から出射したテラヘルツ波811が、撮影の対象物である被対象800によって反射して、反射したテラヘルツ波812がテラヘルツ撮像素子802により撮像される。被対象800の形状や物性値に対応して、テラヘルツ撮像素子802が得ることのできる画像は変わるため、撮像装置は、被対象800の情報を適切に取得することができる。 The illumination 801 is an illumination device that has the oscillator 1 according to the first embodiment and irradiates the object 800 with terahertz waves 811 (predetermined electromagnetic waves). As shown in FIG. 13(A), the terahertz waves 811 emitted from the illumination 801 are reflected by the object 800, which is the subject of the image capture, and the reflected terahertz waves 812 are captured by the terahertz imaging element 802. Since the image that the terahertz imaging element 802 can obtain varies depending on the shape and physical properties of the object 800, the imaging device can appropriately obtain information about the object 800.

本実施形態によれば、複数の発振回路を同一の電圧バイアス回路が駆動する構成で、各発振回路を所望の周波数で安定に発振させることができるので、より安定的にテラヘルツ
波を出力する照明を実現することができる。
According to this embodiment, multiple oscillator circuits are driven by the same voltage bias circuit, and each oscillator circuit can be stably oscillated at a desired frequency, thereby realizing lighting that outputs terahertz waves more stably.

さらに、図13(B)が示すように、照明801に、実施形態7に係る交流電圧バイアス回路202を用いた発振器7を用いることができる。 Furthermore, as shown in FIG. 13(B), the lighting 801 can use an oscillator 7 using the AC voltage bias circuit 202 according to embodiment 7.

図13(B)では、撮像装置は、タイミング生成部803をさらに有する。タイミング生成部803は、照明801と、テラヘルツ撮像素子802にタイミング信号810を出力している。照明801に入力されたタイミング信号810は、交流電圧バイアス回路202の電圧変化タイミングを調整するために用いられる。照明801は、調整されたタイミングで、テラヘルツ波の発振と停止を周期的に繰り返すことによって、テラヘルツ波を照射した期間と照射していない期間とが発生する。一方、テラヘルツ撮像素子802に入力されたタイミング信号810は、照明801がテラヘルツ波を照射した期間の撮像と、照射していない期間の撮像をそれぞれ行い、各期間での撮像画像の差を取る動作を行う。これにより、意図して照射していない(オフセットノイズ成分となる)テラヘルツ波の成分を除去することができる。そのため、取得した画像のSN比(Singal to Noise Ratio)を向上させることができる。 In FIG. 13B, the imaging device further includes a timing generation unit 803. The timing generation unit 803 outputs a timing signal 810 to the illumination 801 and the terahertz imaging element 802. The timing signal 810 input to the illumination 801 is used to adjust the voltage change timing of the AC voltage bias circuit 202. The illumination 801 periodically repeats oscillation and stopping of the terahertz wave at the adjusted timing, thereby generating a period in which the terahertz wave is irradiated and a period in which it is not irradiated. On the other hand, the timing signal 810 input to the terahertz imaging element 802 performs an operation of imaging the period in which the illumination 801 irradiates the terahertz wave and the period in which it is not irradiated, respectively, and taking the difference between the captured images in each period. This makes it possible to remove the terahertz wave components that are not intentionally irradiated (becoming offset noise components). Therefore, it is possible to improve the signal-to-noise ratio (SNR) of the acquired image.

本実施形態に係るテラヘルツ波発振回路を照明801に用いると、複数の発振回路を同一の交流電圧バイアス回路が駆動する構成で、各発振回路を所望の周波数で安定に発振させることができる。そのため、照射と停止を繰り返しても、大きく安定なテラヘルツ出力の照明を得ることができるため、画像取得装置に用いた際にSN比の高い画像を取得することができる。 When the terahertz wave oscillator circuit according to this embodiment is used in the lighting 801, multiple oscillator circuits are driven by the same AC voltage bias circuit, and each oscillator circuit can stably oscillate at the desired frequency. Therefore, even if irradiation is repeatedly started and stopped, it is possible to obtain illumination with a large and stable terahertz output, and when used in an image acquisition device, images with a high signal-to-noise ratio can be acquired.

1:発振器、100:発振回路、101:負性抵抗素子、
120:インダクタ、200:電圧バイアス回路
1: oscillator, 100: oscillation circuit, 101: negative resistance element,
120: inductor, 200: voltage bias circuit

Claims (15)

それぞれ負性抵抗素子を有する複数の共振器と、
前記複数の共振器に対して電圧を印加する電圧バイアス回路と、
前記電圧バイアス回路に対して、前記複数の共振器のうちいずれかの共振器と並列に配置されたシャント素子と、
を有し、
前記複数の共振器は、それぞれ別のインダクタを介して並列に前記電圧バイアス回路に接続されており、
所定の周波数以上において、前記インダクタのインピーダンスは、前記複数の共振器のうち前記インダクタに対応する共振器のインピーダンスの絶対値より大きく、
前記シャント素子では、抵抗素子と容量素子とが直列に接続されている、
ことを特徴とする発振器。
A plurality of resonators each having a negative resistance element;
a voltage bias circuit that applies a voltage to the plurality of resonators;
a shunt element disposed in parallel with any one of the plurality of resonators with respect to the voltage bias circuit;
having
the plurality of resonators are connected in parallel to the voltage bias circuit via separate inductors,
At a predetermined frequency or higher, the impedance of the inductor is greater than an absolute value of the impedance of a resonator among the plurality of resonators that corresponds to the inductor;
In the shunt element, a resistive element and a capacitive element are connected in series.
1. An oscillator comprising:
それぞれ負性抵抗素子を有する複数の共振器と、
前記複数の共振器に対して電圧を印加する電圧バイアス回路と、
を有し、
前記複数の共振器は、それぞれ別のインダクタを介して並列に前記電圧バイアス回路に接続されており、
所定の周波数以上において、前記インダクタのインピーダンスは、前記複数の共振器のうち前記インダクタに対応する共振器のインピーダンスの絶対値より大きく、
前記複数の共振器のそれぞれに対して、複数のシャント素子が並列に接続されており、
前記複数のシャント素子の間は、前記インダクタを介して接続されている、
ことを特徴とする発振器。
A plurality of resonators each having a negative resistance element;
a voltage bias circuit that applies a voltage to the plurality of resonators;
having
the plurality of resonators are connected in parallel to the voltage bias circuit via separate inductors,
At a predetermined frequency or higher, the impedance of the inductor is greater than an absolute value of the impedance of a resonator among the plurality of resonators that corresponds to the inductor;
A plurality of shunt elements are connected in parallel to each of the plurality of resonators,
The plurality of shunt elements are connected to each other via the inductor.
1. An oscillator comprising:
前記シャント素子は、容量素子により構成されている、
ことを特徴とする請求項に記載の発振器。
The shunt element is composed of a capacitance element.
3. The oscillator according to claim 2 .
前記シャント素子では、抵抗素子と容量素子とが直列に接続されている、
ことを特徴とする請求項に記載の発振器。
In the shunt element, a resistive element and a capacitive element are connected in series.
3. The oscillator according to claim 2 .
前記シャント素子と、前記電圧バイアス回路に対して前記シャント素子と並列に配置された共振器とは、高周波側のカットオフ周波数に対応する波長の1/4以下の長さの配線によって接続されている、
ことを特徴とする請求項1からのいずれか1項に記載の発振器。
the shunt element and the resonator arranged in parallel with the shunt element with respect to the voltage bias circuit are connected by a wiring having a length of ¼ or less of a wavelength corresponding to a cutoff frequency on the high frequency side;
5. An oscillator according to claim 1, wherein the first and second electrodes are arranged in a first direction.
前記インダクタは、前記複数の共振器それぞれの一方の端子側に配置されており、他方の端子側には配置されていない、
ことを特徴とする請求項1からのいずれか1項に記載の発振器。
the inductor is disposed on one terminal side of each of the plurality of resonators, and is not disposed on the other terminal side;
6. An oscillator according to claim 1, wherein the first and second electrodes are arranged in a first direction.
前記所定の周波数は、10KHz以上の周波数である、
ことを特徴とする請求項1からのいずれか1項に記載の発振器。
The predetermined frequency is 10 KHz or more.
7. An oscillator according to claim 1, wherein the first and second electrodes are arranged in a first direction.
前記インダクタは、前記複数の共振器を備えたチップに配置されている、
ことを特徴とする請求項1からのいずれか1項に記載の発振器。
The inductor is disposed on a chip including the plurality of resonators.
8. An oscillator according to claim 1, wherein the first and second electrodes are arranged in a first direction.
前記インダクタは、前記複数の共振器を備えたチップを保持するパッケージまたは、プリント回路基板に配置されている、
ことを特徴とする請求項1からのいずれか1項に記載の発振器。
The inductor is disposed on a package or a printed circuit board that holds a chip including the plurality of resonators.
8. An oscillator according to claim 1, wherein the first and second electrodes are arranged in a first direction.
前記電圧バイアス回路は、前記複数の共振器に対して交流の電圧を印加する、
ことを特徴とする請求項1からのいずれか1項に記載の発振器。
the voltage bias circuit applies an AC voltage to the plurality of resonators;
10. An oscillator according to claim 1 , wherein the first and second electrodes are arranged in a first direction.
前記複数の共振器は、30GHzから30THzまでの範囲に含まれる周波数の電磁波を発生させる、
ことを特徴とする請求項1から10のいずれか1項に記載の発振器。
The plurality of resonators generate electromagnetic waves having frequencies in the range of 30 GHz to 30 THz.
11. The oscillator according to claim 1 .
前記負性抵抗素子は、共鳴トンネルダイオードである、
ことを特徴とする請求項1から11のいずれか1項に記載の発振器。
the negative resistance element is a resonant tunneling diode;
12. An oscillator according to any one of claims 1 to 11 .
パッケージ、プリント回路基板、および表面実装素子をさらに有する、
ことを特徴とする請求項1から12のいずれか1項に記載の発振器。
Further comprising a package, a printed circuit board, and a surface mount device.
13. An oscillator according to any one of claims 1 to 12 .
前記複数の共振器は、チップに配されており、
前記チップのサイズは、数ミリメータ角から数十ミリメータ角である、
ことを特徴とする請求項1から13のいずれか1項に記載の発振器。
The plurality of resonators are disposed on a chip,
The size of the tip is from several millimeters square to several tens of millimeters square.
14. An oscillator according to any one of claims 1 to 13 .
請求項1から14のいずれか1項に記載の発振器を有する照明装置と、
前記発振器によって発生した電磁波が照射された被対象を撮像する撮像素子と、
を備える、
ことを特徴とする撮像装置。
A lighting device comprising an oscillator according to any one of claims 1 to 14 ;
an imaging element for imaging an object irradiated with the electromagnetic wave generated by the oscillator;
Equipped with
1. An imaging device comprising:
JP2019153699A 2019-08-26 2019-08-26 Oscillators, imaging devices Active JP7493922B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019153699A JP7493922B2 (en) 2019-08-26 2019-08-26 Oscillators, imaging devices
US17/001,821 US11451193B2 (en) 2019-08-26 2020-08-25 Oscillator and imaging device
US17/894,244 US11770102B2 (en) 2019-08-26 2022-08-24 Oscillator and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019153699A JP7493922B2 (en) 2019-08-26 2019-08-26 Oscillators, imaging devices

Publications (3)

Publication Number Publication Date
JP2021034908A JP2021034908A (en) 2021-03-01
JP2021034908A5 JP2021034908A5 (en) 2022-08-17
JP7493922B2 true JP7493922B2 (en) 2024-06-03

Family

ID=74677808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019153699A Active JP7493922B2 (en) 2019-08-26 2019-08-26 Oscillators, imaging devices

Country Status (2)

Country Link
US (2) US11451193B2 (en)
JP (1) JP7493922B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395281B2 (en) * 2019-08-23 2023-12-11 キヤノン株式会社 element
JP7493922B2 (en) * 2019-08-26 2024-06-03 キヤノン株式会社 Oscillators, imaging devices
EP4290701A4 (en) 2021-02-03 2025-01-01 Canon Kabushiki Kaisha ANTENNA DEVICE AND CAMERA SYSTEM
JP7749451B2 (en) * 2021-12-24 2025-10-06 キヤノン株式会社 Oscillating element and detection system
JP2023157737A (en) 2022-04-15 2023-10-26 キヤノン株式会社 Antenna device, communication device, and imaging system
JP7744871B2 (en) * 2022-04-15 2025-09-26 キヤノン株式会社 Antenna device, communication device, and imaging system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091470A1 (en) 2006-02-06 2007-08-16 Mitsubishi Electric Corporation High frequency module
JP2007248382A (en) 2006-03-17 2007-09-27 Canon Inc Detection element and image forming apparatus
JP2008010811A (en) 2006-05-31 2008-01-17 Canon Inc Electromagnetic wave oscillator
JP2011061274A (en) 2009-09-07 2011-03-24 Canon Inc Oscillation circuit and oscillator
JP2018087725A (en) 2016-11-28 2018-06-07 キヤノン株式会社 Image acquisition apparatus, image acquisition method using the same, and irradiation apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3114882A (en) * 1960-11-01 1963-12-17 Rca Corp Thyristor receiver
JP2001016033A (en) 1999-06-25 2001-01-19 Alps Electric Co Ltd Switching type oscillation circuit
US7598817B2 (en) * 2006-12-27 2009-10-06 Fujitsu Media Devices Limited Oscillator for outputting different oscillation frequencies
JP5105949B2 (en) 2007-04-27 2012-12-26 キヤノン株式会社 Sensor
JP5432440B2 (en) 2007-07-04 2014-03-05 キヤノン株式会社 Oscillator device
JP5247182B2 (en) 2008-02-19 2013-07-24 キヤノン株式会社 Angular velocity sensor
JP5612842B2 (en) 2009-09-07 2014-10-22 キヤノン株式会社 Oscillator
JP5632599B2 (en) * 2009-09-07 2014-11-26 キヤノン株式会社 Oscillator
JP5603739B2 (en) 2010-11-02 2014-10-08 キヤノン株式会社 Capacitance type electromechanical transducer
JP6280310B2 (en) * 2012-06-06 2018-02-14 キヤノン株式会社 Oscillator
JP2015008397A (en) 2013-06-25 2015-01-15 日本電気株式会社 Voltage-controlled oscillator and method of controlling the same
JP7516009B2 (en) 2019-02-20 2024-07-16 キヤノン株式会社 Oscillators, imaging devices
JP7493922B2 (en) * 2019-08-26 2024-06-03 キヤノン株式会社 Oscillators, imaging devices
JP7414428B2 (en) 2019-08-26 2024-01-16 キヤノン株式会社 Oscillators, illumination devices, imaging devices and equipment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091470A1 (en) 2006-02-06 2007-08-16 Mitsubishi Electric Corporation High frequency module
JP2007248382A (en) 2006-03-17 2007-09-27 Canon Inc Detection element and image forming apparatus
JP2008010811A (en) 2006-05-31 2008-01-17 Canon Inc Electromagnetic wave oscillator
JP2011061274A (en) 2009-09-07 2011-03-24 Canon Inc Oscillation circuit and oscillator
JP2018087725A (en) 2016-11-28 2018-06-07 キヤノン株式会社 Image acquisition apparatus, image acquisition method using the same, and irradiation apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jenshan Lin et al.,Two-dimensional quasi-optical power-combining arrays using strongly coupled oscillators,IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES,米国,IEEE,1994年04月,Vol.42, No.4,pp.734-741

Also Published As

Publication number Publication date
US11770102B2 (en) 2023-09-26
US11451193B2 (en) 2022-09-20
JP2021034908A (en) 2021-03-01
US20210067094A1 (en) 2021-03-04
US20220407457A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
JP7493922B2 (en) Oscillators, imaging devices
CN111600549B (en) Oscillators and imaging devices
US7629859B2 (en) Integrated resonance circuit
US7088195B2 (en) Voltage controlled oscillator having varactor and transistor regions underlying spiral conductors
US11283406B2 (en) Oscillator, illumination device, and imaging device
US8729970B2 (en) Oscillator circuit
JP2007266493A (en) Laser module
JP2005236959A (en) Voltage controlled oscillator
CN102035470B (en) Voltage controlled oscillator
US7113050B1 (en) Integrated circuit with oscillator and electrostatic discharge protection
US6960964B2 (en) Oscillator
US20050110588A1 (en) Oscillator
JP2007036822A (en) Voltage controlled oscillator
JP3764688B2 (en) Voltage controlled oscillator
US7053721B2 (en) Oscillator having a resonant circuit and a drive circuit
JP2006141057A (en) Voltage controlled oscillator circuit
US20080309422A1 (en) Oscillator
TW200522503A (en) High frequency oscillator
JP2001217651A (en) Voltage-controlled oscillator
JPH11127030A (en) Oscillation circuit IC resonance circuit and oscillation circuit
JP2003017936A (en) Voltage controlled oscillator
JP2004328617A (en) Voltage-controlled oscillation circuit
JP2008061098A (en) 2-band oscillator
JP2011109534A (en) Variable inductor, voltage controlled oscillator, compound pll circuit, filter circuit and amplifier circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240522

R150 Certificate of patent or registration of utility model

Ref document number: 7493922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150