JP7438092B2

JP7438092B2 - 電圧生成回路および半導体モジュール

Info

Publication number: JP7438092B2
Application number: JP2020207681A
Authority: JP
Inventors: 也実松下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-12-15
Filing date: 2020-12-15
Publication date: 2024-02-26
Anticipated expiration: 2040-12-15
Also published as: DE102021130275A1; JP2022094668A; CN114696814B; US20220190717A1; CN114696814A; US11757347B2

Description

本開示は、電圧生成回路および半導体モジュールに関する。

モータなどインダクタ負荷を三相インバータ制御するパワー半導体モジュールは、上側スイッチング素子（ハイサイドスイッチング素子）と下側スイッチング素子（ローサイドスイッチング素子）とが互いに直列に接続された回路構成を有する。ハイサイドスイッチング素子は、ハイサイド駆動回路によって制御され、ローサイドスイッチング素子は、ローサイド駆動回路によって制御される。

一般的に、ローサイド駆動回路を動作させるための制御電源電圧は、スイッチング素子のＧＮＤ電位を基準としており、外部から印加される。ハイサイド駆動回路を動作させるための制御電源電圧は、そのローサイド駆動回路用の制御電源電圧から生成される場合がある。そのハイサイド駆動回路用の制御電源電圧は、ハイサイドスイッチング素子とローサイドスイッチング素子との間の電位を基準とする電位であり、ローサイド駆動回路用の制御電源電圧よりも高い電位が必要となる。そのハイサイド駆動回路用の制御電源電圧の生成には、ブートストラップ回路が用いられる（例えば、特許文献１参照）。

特開２０１６－２０１６６１号公報

ブートストラップ回路には、ブートストラップダイオードおよび過電流から保護するための制限抵抗が設けられている。ハイサイド駆動回路用の制御電源電圧の生成の際、ブートストラップダイオードの順方向電圧に対応する電圧降下、および、制限抵抗による電圧降下が生じる。その結果、ハイサイド駆動回路用の制御電源電圧が適切な電圧範囲から外れ、ハイサイドスイッチング素子の特性がローサイドスイッチング素子の特性よりも悪化する場合がある。

本開示は、上記の課題を解決するため、適切な制御電源電圧をハイサイド駆動回路に印加してハイサイドスイッチング素子の特性を改善する電圧生成回路を提供する。

本開示に係る電圧生成回路は、互いに直列に接続されるハイサイドスイッチング素子およびローサイドスイッチング素子のうち、ハイサイドスイッチング素子の状態を制御するハイサイド駆動回路を動作させるためのハイサイド駆動回路用制御電源電圧を生成する。電圧生成回路は、ブートストラップ回路と降圧回路とを含む。ブートストラップ回路は、ハイサイド駆動回路用制御電源電圧が印加されるハイサイド駆動回路の高電位側に接続されたカソードを有するダイオードと、そのダイオードに直列に接続される電流制限抵抗と、を含む。降圧回路は、ハイサイドスイッチング素子の高電位側と、ブートストラップ回路の入力側とに接続される。降圧回路は、ハイサイドスイッチング素子の高電位側に印加される電源電圧を降圧して生成される補償済み電源電圧を、ブートストラップ回路に出力する。その補償済み電源電圧は、ブートストラップ回路を介してハイサイド駆動回路用制御電源電圧を生成するための電圧である。降圧回路は、ローサイドスイッチング素子の状態を制御するローサイド駆動回路を動作させるためのローサイド駆動回路用制御電源電圧に、ダイオードと電流制限抵抗とによる電圧降下に対応する補償電圧が加算された補償済み電源電圧を生成する。

本開示によれば、適切な制御電源電圧をハイサイド駆動回路に印加してハイサイドスイッチング素子の特性を改善する電圧生成回路が提供される。

本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。

実施の形態１における電圧生成回路およびそれを備える半導体モジュールの回路構成を示す図である。実施の形態２における電圧生成回路およびそれを備える半導体モジュールの回路構成を示す図である。実施の形態３における電圧生成回路およびそれを備える半導体モジュールの回路構成を示す図である。実施の形態３における昇圧回路の一例を示す回路図である。実施の形態３における昇圧回路の動作例を示す図である。実施の形態４における電圧生成回路およびそれを備える半導体モジュールの回路構成を示す図である。

＜実施の形態１＞
図１は、実施の形態１における電圧生成回路１００およびそれを備える半導体モジュール２００の回路構成を示す図である。

半導体モジュール２００は、ハイサイドスイッチング素子ＰｗｒＴｒ１、ローサイドスイッチング素子ＰｗｒＴｒ２、ハイサイド駆動回路（High Voltage Integrated Circuit, ＨＶＩＣ）、ローサイド駆動回路（Low Voltage Integrated Circuit, ＬＶＩＣ）、および、電圧生成回路１００を含む。

ハイサイドスイッチング素子ＰｗｒＴｒ１とローサイドスイッチング素子ＰｗｒＴｒ２とは、互いに直列に接続されている。ハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２は、例えば、Ｓｉ等の半導体、または、ＳｉＣ、ＧａＮ等のいわゆるワイドバンドギャップ半導体によって形成されている。実施の形態１におけるハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２は、ｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。ハイサイドのｎチャネルＭＯＳＦＥＴのソースがローサイドのｎチャネルＭＯＳＦＥＴのドレインに接続されている。半導体モジュール２００がインダクタ負荷を制御する場合、ハイサイドのｎチャネルＭＯＳＦＥＴとローサイドのｎチャネルＭＯＳＦＥＴとの間の出力端子にインダクタ負荷が接続される。そして、ハイサイドのｎチャネルＭＯＳＦＥＴのドレインが主電源電圧ＶＣＣに接続され、ローサイドのｎチャネルＭＯＳＦＥＴのソースがＧＮＤ電位に接続される。インダクタ負荷は、例えばモータである。

ＬＶＩＣは、ローサイドスイッチング素子ＰｗｒＴｒ２の状態（オン状態／オフ状態）を制御する。ＬＶＩＣの出力端子は、ローサイドスイッチング素子ＰｗｒＴｒ２のゲートに接続されている。ＬＶＩＣを動作させるためのローサイド駆動回路用制御電源電圧ＶＤは、外部から印加される。ローサイド駆動回路用制御電源電圧ＶＤは、ローサイドスイッチング素子ＰｗｒＴｒ２の低電位側のＧＮＤ電位を基準として定められる。ローサイド駆動回路用制御電源電圧ＶＤは、ローサイドスイッチング素子ＰｗｒＴｒ２の状態を切り替えるために必要な電位に対応する。ＬＶＩＣは、プロセッサ等から出力されるローサイド制御信号に基づいて、ローサイド駆動回路用制御電源電圧ＶＤをローサイドスイッチング素子ＰｗｒＴｒ２のゲートに印加する。

ＨＶＩＣは、ハイサイドスイッチング素子ＰｗｒＴｒ１の状態（オン状態／オフ状態）を制御する。ＨＶＩＣの出力端子は、ハイサイドスイッチング素子ＰｗｒＴｒ１のゲートに接続されている。ＨＶＩＣを動作させるためのハイサイド駆動回路用制御電源電圧ＶＤＢは、ＬＶＩＣを動作させるためのローサイド駆動回路用制御電源電圧ＶＤおよび主電源電圧ＶＣＣから生成される。ハイサイド駆動回路用制御電源電圧ＶＤＢは、ハイサイドスイッチング素子ＰｗｒＴｒ１とローサイドスイッチング素子ＰｗｒＴｒ２との間の電位を基準として定められる。その電位を基準電位ＶＳと言う。ハイサイド駆動回路用制御電源電圧ＶＤＢは、ハイサイドスイッチング素子ＰｗｒＴｒ１の状態を切り替えるために必要な電位に対応する。ＨＶＩＣは、プロセッサ等から出力されるハイサイド制御信号に基づいて、ハイサイド駆動回路用制御電源電圧ＶＤＢをハイサイドスイッチング素子ＰｗｒＴｒ１のゲートに印加する。

電圧生成回路１００は、ローサイド駆動回路用制御電源電圧ＶＤおよび主電源電圧ＶＣＣからハイサイド駆動回路用制御電源電圧ＶＤＢを生成する。電圧生成回路１００は、ブートストラップ回路１０および降圧回路２０を含む。

ブートストラップ回路１０は、ブートストラップダイオードＢＳＤおよび電流制限抵抗ＲＬを含む。ブートストラップコンデンサＢＳＣは、半導体モジュール２００の外部に設けられている。ブートストラップコンデンサＢＳＣの高電位側およびブートストラップダイオードＢＳＤのカソードは、ＨＶＩＣの高電位側に接続されている。ブートストラップコンデンサＢＳＣの低電位側は、ＨＶＩＣの低電位側に接続されている。つまり、ブートストラップコンデンサＢＳＣの低電位側は、基準電位ＶＳに等しい。電流制限抵抗ＲＬは、ブートストラップダイオードＢＳＤのアノードに直列に接続される。電流制限抵抗ＲＬは、ブートストラップコンデンサＢＳＣへの充電初期に生じる過電流が、ローサイド駆動回路用制御電源電圧ＶＤを印加する電源に突入することを防ぐために設けられている。

降圧回路２０は、ハイサイドスイッチング素子ＰｗｒＴｒ１の高電位側であるドレインと、ブートストラップ回路１０の入力側に設けられた電流制限抵抗ＲＬとに接続されている。降圧回路２０は、ハイサイドスイッチング素子ＰｗｒＴｒ１のドレインに印加される主電源電圧ＶＣＣを降圧して、補償済み電源電圧ＶＭを生成する。図１において、Ｍ点の電圧が補償済み電源電圧ＶＭに対応する。補償済み電源電圧ＶＭは、ローサイド駆動回路用制御電源電圧ＶＤに、ブートストラップダイオードＢＳＤと電流制限抵抗ＲＬとによる電圧降下に対応する補償電圧が加算された電圧である。なお、そのブートストラップダイオードＢＳＤによる電圧降下は、順方向電圧降下ＶＦに対応する。「電圧降下に対応する補償電圧」の値は、そのブートストラップダイオードＢＳＤと電流制限抵抗ＲＬとによる電圧降下の値に一致する必要はない。「電圧降下に対応する補償電圧」とは、その電圧降下に対して予め定められた下限値以上であることを意味する。例えば、予め定められた下限値が－１０％であり、電圧降下が１．０Ｖである場合、補償電圧は０．９Ｖ以上であることが好ましい。予め定められた下限値とは、例えば、補償済み電源電圧ＶＭから生成されるハイサイド駆動回路用制御電源電圧ＶＤＢの下限値、すなわちハイサイドスイッチング素子ＰｗｒＴｒ１が適切に駆動するためのゲート電圧の範囲によって規定される。降圧回路２０は、その補償済み電源電圧ＶＭを、ブートストラップ回路１０の入力側に出力する。

実施の形態１における降圧回路２０は、バイポーラトランジスタＴｒ１、バイポーラトランジスタＴｒ２、少なくとも１つの分圧回路およびコンパレータ（またはオペアンプ）を含む。分圧回路は、互いに直列に接続される複数の抵抗を有する。ここでは、１つの分圧回路は、複数の基準電圧生成抵抗ＲＳを含み、もう１つの分圧回路は、複数の抵抗として、帰還抵抗ＲＦＢおよび抵抗ＲＢを含む。分圧回路は、主電源電圧ＶＣＣの降圧レベルを調整する。主電源電圧ＶＣＣはバイポーラトランジスタＴｒ１によって降圧され、帰還抵抗ＲＦＢと抵抗ＲＢとによって電流電圧変換される。この際、降圧回路２０は、抵抗ＲＢと基準電圧生成抵抗ＲＳとによってそれぞれ生成された２つの入力電圧をコンパレータで比較する。その比較結果に基づいて、基準電圧生成抵抗ＲＳ、帰還抵抗ＲＦＢおよび抵抗ＲＢのいずれかの抵抗値が決定される。補償済み電源電圧ＶＭは、ローサイド駆動回路用制御電源電圧ＶＤよりも大きい。好ましくは、補償済み電源電圧ＶＭは、ローサイド駆動回路用制御電源電圧ＶＤと、ブートストラップダイオードＢＳＤおよび電流制限抵抗ＲＬによる電圧降下に対応する電圧値との和以上であるように、分圧回路によって設定される（ＶＭ≧ＶＤ＋ＶＦ＋Ｉ×ＲＬ）。

ローサイドスイッチング素子ＰｗｒＴｒ２がオン状態の場合、ブートストラップコンデンサＢＳＣの低電位側は、ＧＮＤ電位と同等である。ブートストラップコンデンサＢＳＣの高電位側には、ブートストラップ回路１０を介して、電圧が印加される。言い換えると、ブートストラップコンデンサＢＳＣが充電される。その電圧がハイサイド駆動回路用制御電源電圧ＶＤＢに対応する。ハイサイド駆動回路用制御電源電圧ＶＤＢ（例えば、１５Ｖ）は、Ｍ点における補償済み電源電圧ＶＭ（例えば、１６Ｖ）よりもブートストラップダイオードＢＳＤおよび電流制限抵抗ＲＬによる電圧降下分（例えば、１Ｖ）だけ低い。ローサイドスイッチング素子ＰｗｒＴｒ２がオフ状態の場合、ブートストラップコンデンサＢＳＣの低電位側は、ハイサイドスイッチング素子ＰｗｒＴｒ１とローサイドスイッチング素子ＰｗｒＴｒ２との間の基準電位ＶＳ（例えば、６００Ｖ）と同等である。また、ブートストラップダイオードＢＳＤにおいては、逆バイアスが印加される。そのため、ハイサイド駆動回路用制御電源電圧ＶＤＢ（ＧＮＤ電位に対して６１５Ｖ、基準電位ＶＳに対して１５Ｖ）が、ブートストラップコンデンサＢＳＣからＨＶＩＣに印加される。

以上をまとめると、実施の形態１における電圧生成回路１００は、互いに直列に接続されるハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２のうち、ハイサイドスイッチング素子ＰｗｒＴｒ１の状態を制御するＨＶＩＣを動作させるためのハイサイド駆動回路用制御電源電圧ＶＤＢを生成する。電圧生成回路１００は、ブートストラップ回路１０と降圧回路２０とを含む。ブートストラップ回路１０は、ブートストラップダイオードＢＳＤと、電流制限抵抗ＲＬと、を含む。ブートストラップダイオードＢＳＤは、ハイサイド駆動回路用制御電源電圧ＶＤＢが印加されるＨＶＩＣの高電位側に接続されたカソードを有する。電流制限抵抗ＲＬは、ブートストラップダイオードＢＳＤに直列に接続されている。降圧回路２０は、ハイサイドスイッチング素子ＰｗｒＴｒ１の高電位側と、ブートストラップ回路１０の入力側とに接続される。降圧回路２０は、ハイサイドスイッチング素子ＰｗｒＴｒ１の高電位側に印加される主電源電圧ＶＣＣを降圧して生成される補償済み電源電圧ＶＭを、ブートストラップ回路１０に出力する。補償済み電源電圧ＶＭは、ブートストラップ回路１０を介してハイサイド駆動回路用制御電源電圧ＶＤＢを生成するための電圧である。降圧回路２０は、ローサイドスイッチング素子ＰｗｒＴｒ２の状態を制御するＬＶＩＣを動作させるためのローサイド駆動回路用制御電源電圧ＶＤに、ブートストラップダイオードＢＳＤと電流制限抵抗ＲＬとによる電圧降下に対応する補償電圧が加算された補償済み電源電圧ＶＭを生成する。

このような電圧生成回路１００は、ローサイド駆動回路用制御電源電圧ＶＤよりも大きい補償済み電源電圧ＶＭを生成する。補償済み電源電圧ＶＭは、ローサイド駆動回路用制御電源電圧ＶＤと、ブートストラップダイオードＢＳＤおよび電流制限抵抗ＲＬによる電圧降下に対応する電圧値との和以上の電圧に保持される。電圧生成回路１００は、予め定められた適切な電圧範囲よりも低いハイサイド駆動回路用制御電源電圧ＶＤＢ電圧が生成されることを防ぐ。そのため、ハイサイドスイッチング素子ＰｗｒＴｒ１の駆動特性が改善される。また、降圧回路２０によるハイサイド駆動回路用制御電源電圧ＶＤＢの生成は、チャージポンプ回路等の昇圧回路で生じ得る過渡応答による電位の変化の影響を受けない。そのため、ハイサイドスイッチング素子ＰｗｒＴｒ１の駆動特性が安定する。

実施の形態１においては、ハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２が、ｎチャネルＭＯＳＦＥＴである例が示されたが、ハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２は、ｎチャネルＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。半導体モジュール２００がインダクタ負荷に接続される場合、ローサイドのｎチャネルＩＧＢＴのエミッタがＧＮＤ電位に接続され、ハイサイドのｎチャネルＩＧＢＴのコレクタが主電源電圧ＶＣＣに接続される。また、この場合、ローサイドのｎチャネルＩＧＢＴおよびハイサイドのｎチャネルＩＧＢＴの各々には、還流ダイオードが接続される。

また、図１に示されるように、実施の形態１における降圧回路２０には、スイッチング回路２５が設けられている。スイッチング回路２５は、電流を減少させる機能を有する。ただし、バイポーラトランジスタＴｒ２が、ＩＧＢＴまたはＭＯＳＦＥＴである場合には、そのスイッチング回路２５は不要である。

実施の形態１におけるハイサイドスイッチング素子ＰｗｒＴｒ１は、ＭＯＳＦＥＴである。

ＭＯＳＦＥＴが形成される半導体チップサイズの小型化は、飽和電流特性（電流電圧特性あるいはＩｄ－Ｖｄｓ特性とも言う。）に依存する。電圧生成回路１００は、ハイサイド駆動回路用制御電源電圧ＶＤＢの電位、すなわちハイサイドのＭＯＳＦＥＴのゲートに印加する電圧を上昇させることができるため、飽和電流値が増大する。その結果、半導体チップの小型化および低コスト化が実現する。

＜実施の形態２＞
実施の形態２における電圧生成回路および半導体モジュールを説明する。実施の形態２は実施の形態１の下位概念である。実施の形態２において、実施の形態１と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。

図２は、実施の形態２における電圧生成回路１０１およびそれを備える半導体モジュール２０１の回路構成を示す図である。

実施の形態２における降圧回路２１における分圧回路の抵抗値は可変である。例えば、帰還抵抗ＲＦＢ、抵抗ＲＢおよび基準電圧生成抵抗ＲＳは可変抵抗である。または、分圧回路は、ラダー抵抗回路であってもよい。ラダー抵抗回路は、複数の抵抗の間から外部へ導出される少なくとも１つの端子を有する。主電源電圧ＶＣＣから補償電圧を生成する際の降圧レベル（主電源電圧ＶＣＣと補償電圧との電位差）は、基準電圧生成抵抗ＲＳ、帰還抵抗ＲＦＢおよび抵抗ＲＢのうちのいずれかの抵抗値によって調整される。

このような電圧生成回路１０１は、ハイサイド駆動回路用制御電源電圧ＶＤＢを、ハイサイドスイッチング素子ＰｗｒＴｒ１の特性に応じた任意の電位に設定することを可能にする。例えば、ハイサイドスイッチング素子ＰｗｒＴｒ１がＩＧＢＴである場合、ハイサイド駆動回路用制御電源電圧ＶＤＢは、ハイサイドスイッチング素子ＰｗｒＴｒ１が線形領域で駆動するように設定される。ハイサイドスイッチング素子ＰｗｒＴｒ１がＭＯＳＦＥＴである場合、ハイサイド駆動回路用制御電源電圧ＶＤＢは、任意の飽和電流特性で駆動するように設定される。

また、電圧生成回路１０１は、半導体モジュール２０１の使用用途つまり駆動条件に応じて、その半導体モジュール２０１の外部からハイサイド駆動回路用制御電源電圧ＶＤＢを任意の値に設定することを可能にする。昇圧レベルの変更が容易である。

＜実施の形態３＞
実施の形態３における電圧生成回路および半導体モジュールを説明する。実施の形態３において、実施の形態１または２と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。

図３は、実施の形態３における電圧生成回路１０２およびそれを備える半導体モジュール２０２の回路構成を示す図である。

半導体モジュール２０２は、ハイサイドスイッチング素子ＰｗｒＴｒ１、ローサイドスイッチング素子ＰｗｒＴｒ２、ハイサイド駆動回路（ＨＶＩＣ）、ローサイド駆動回路（ＬＶＩＣ）および電圧生成回路１０２を含む。

実施の形態３におけるハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２は、ｎチャネルＭＯＳＦＥＴである。

電圧生成回路１０２は、ローサイド駆動回路用制御電源電圧ＶＤからハイサイド駆動回路用制御電源電圧ＶＤＢを生成する。電圧生成回路１０２は、ブートストラップ回路１０および昇圧回路３０を含む。

昇圧回路３０は、ブートストラップ回路１０の入力側に接続される。昇圧回路３０は、ＬＶＩＣを動作させるためのローサイド駆動回路用制御電源電圧ＶＤを昇圧して、補償済み電源電圧ＶＭを生成する。補償済み電源電圧ＶＭは、実施の形態１と同様に、ブートストラップダイオードＢＳＤと電流制限抵抗ＲＬとによる電圧降下に対応する補償電圧が加算された電圧である。昇圧回路３０は、その補償済み電源電圧ＶＭをブートストラップ回路１０に出力する。

図４は、昇圧回路３０の一例を示す回路図である。図５は、昇圧回路３０の動作例を示す図である。ここでは、昇圧回路３０は、ポンピング回路である。昇圧回路３０は、スイッチング容量と出力容量とをチャージシェアし、ローサイド駆動回路用制御電源電圧ＶＤを昇圧する。また、昇圧回路３０は、互いに直列に接続される複数の抵抗を有する分圧回路を含む。分圧回路は、ローサイド駆動回路用制御電源電圧ＶＤの分圧を昇圧する。言い換えると、昇圧回路３０による昇圧前後の電位差（昇圧レベル）は、分圧回路によって調整される。好ましくはその昇圧レベルは、補償済み電源電圧ＶＭが、ローサイド駆動回路用制御電源電圧ＶＤと、ブートストラップダイオードＢＳＤおよび電流制限抵抗ＲＬによる電圧降下に対応する電圧値との和以上であるように設定される（ＶＭ≧ＶＤ＋ＶＦ＋Ｉ×ＲＬ）。

分圧回路の複数の抵抗は、可変抵抗であってもよい。分圧回路は、複数の抵抗の間から外部へ導出される少なくとも１つの端子を有するラダー抵抗回路であってもよい。

ローサイドスイッチング素子ＰｗｒＴｒ２がオン状態の場合、ブートストラップコンデンサＢＳＣが充電される。ブートストラップコンデンサＢＳＣにおけるハイサイド駆動回路用制御電源電圧ＶＤＢ（例えば、１７Ｖ）は、補償済み電源電圧ＶＭ（例えば、１８Ｖ）よりも、ブートストラップダイオードＢＳＤと電流制限抵抗ＲＬとによる電圧降下分（例えば、１Ｖ）だけ低い電圧に対応する。ローサイドスイッチング素子ＰｗｒＴｒ２がオフ状態の場合、ハイサイド駆動回路用制御電源電圧ＶＤＢ（ＧＮＤ電位に対して６１７Ｖ、基準電位ＶＳに対して１７Ｖ）が、ブートストラップコンデンサＢＳＣからＨＶＩＣに印加される。

以上をまとめると、実施の形態３における電圧生成回路１０２は、ブートストラップ回路１０と昇圧回路３０とを含む。ブートストラップ回路１０は、ブートストラップダイオードＢＳＤと、電流制限抵抗ＲＬと、を含む。ブートストラップダイオードＢＳＤは、ハイサイド駆動回路用制御電源電圧ＶＤＢが印加されるＨＶＩＣの高電位側に接続されたカソードを有する。電流制限抵抗ＲＬは、ブートストラップダイオードＢＳＤに直列に接続されている。昇圧回路３０は、ブートストラップ回路１０の入力側に接続される。昇圧回路３０は、ローサイド駆動回路用制御電源電圧ＶＤを昇圧して補償済み電源電圧ＶＭを生成する。昇圧回路３０は、補償済み電源電圧ＶＭを、ブートストラップ回路１０に出力する。昇圧回路３０は、ローサイド駆動回路用制御電源電圧ＶＤに、ブートストラップダイオードＢＳＤと電流制限抵抗ＲＬとによる電圧降下に対応する補償電圧が加算された補償済み電源電圧ＶＭを生成する。昇圧回路３０は、分圧回路を含む。分圧回路は、互いに直列に接続された複数の抵抗を有し、ローサイド駆動回路用制御電源電圧ＶＤの昇圧レベルを調整する。

このような電圧生成回路１０２は、回路構成が単純である。そのため半導体モジュール２０２に搭載される部品数（例えばＩＣチップ数）が少なく、その消費電力も少ない。実施の形態３においては、昇圧回路３０の一例としてポンピング回路が示されたが、昇圧回路３０はそれに限定されるものではなく、ソースフォロワ回路であってもよい。

＜実施の形態４＞
実施の形態４における電圧生成回路および半導体モジュールを説明する。実施の形態４は実施の形態１の下位概念である。実施の形態４において、実施の形態１または２と同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。

図６は、実施の形態４における電圧生成回路１０３およびそれを備える半導体モジュール２０３の回路構成を示す図である。

電圧生成回路１０３は、降圧回路２０の温度を検知する温度検知回路４０と、降圧回路２０の短絡を検知する短絡検知回路５０とをさらに備える。実施の形態４における電圧生成回路１０３を備える半導体モジュール２０３は、インテリジェントパワーモジュールあるいはインテリジェントパワーデバイスと言われる。

温度検知回路４０は、降圧回路２０の温度変化によって、基準電圧が予め定められた電圧範囲外に変化した場合、基準電圧を補正する。

短絡検知回路５０は、ハイサイドスイッチング素子ＰｗｒＴｒ１およびローサイドスイッチング素子ＰｗｒＴｒ２に短絡電流が流れた場合に、ブートストラップ回路１０の入力側の電圧を補正する。

このような電圧生成回路１０３は、半導体モジュール２０３の安定駆動を実現する。電圧生成回路１０３は、温度検知回路４０および短絡検知回路５０の両方を備える必要はなく、いずれか一方を備えることで、それぞれの構成に対応する効果を奏する。

電圧生成回路１０３が降圧回路２０に代えて、実施の形態３に示された昇圧回路３０を備える場合、電圧生成回路１０３は昇圧回路３０の温度を検知する温度検知回路４０と、昇圧回路３０の短絡を検知する短絡検知回路５０とを備えていてもよい。その場合であっても上記と同様の効果を奏する。

（実施の形態４の変形例）
電圧生成回路１０３が温度検知回路４０を備える場合、電圧生成回路１０３は温度検知回路４０によって検出された検出温度に関する信号を外部に出力する端子（図示せず）をさらに備える。その端子に接続された制御装置（図示せず）は、検出温度に関する信号に基づいて、ローサイド駆動回路用制御電源電圧ＶＤを出力する電源を制御する。その結果、ローサイド駆動回路用制御電源電圧ＶＤおよびハイサイド駆動回路用制御電源電圧ＶＤＢが適切に制御される。すなわち、ローサイド駆動回路用制御電源電圧ＶＤおよびハイサイド駆動回路用制御電源電圧ＶＤＢは、降圧回路２０の温度によってフィードバック制御される。例えば、半導体モジュール２０３の温度は、ローサイドスイッチング素子ＰｗｒＴｒ２、ハイサイドスイッチング素子ＰｗｒＴｒ１、ＬＶＩＣおよびＨＶＩＣの特性ばらつきによって変化する。実施の形態４の変形例においては、その温度変化に応じて調整されたローサイド駆動回路用制御電源電圧ＶＤがＬＶＩＣに印加される。同様に、その温度変化に応じて調整されたハイサイド駆動回路用制御電源電圧ＶＤＢがＨＶＩＣに印加される。

電圧生成回路１０３が短絡検知回路５０を備える場合、電圧生成回路１０３は短絡検知に関する信号を外部に出力する端子（図示せず）をさらに備える。その端子に接続された制御装置（図示せず）は、短絡検知に関する信号に基づいて、ローサイド駆動回路用制御電源電圧ＶＤを出力する電源をフィードバック制御して、半導体モジュール２０３を保護する。

＜実施の形態５＞
実施の形態５における電圧生成回路および半導体モジュールを説明する。実施の形態５は実施の形態１の下位概念である。実施の形態５において、実施の形態１から３のいずれかと同様の構成要素には、同一の参照符号を付し、それらの詳細な説明は省略する。

実施の形態５における半導体モジュールは、３相インバータ回路を内蔵する。各相の回路が図１、図２、図３および図６に示される回路のうちいずれか１つの回路に対応する。すなわち、半導体モジュールは、３つのローサイドスイッチング素子ＰｗｒＴｒ２、３つのハイサイドスイッチング素子ＰｗｒＴｒ１、３つのＬＶＩＣ、３つのＨＶＩＣ、および、電圧生成回路を含む。実施の形態５における電圧生成回路は、降圧回路２０，２１および昇圧回路３０のうちいずれか１つを含む。３つのハイサイドスイッチング素子ＰｗｒＴｒ１は、３つのローサイドスイッチング素子ＰｗｒＴｒ２にそれぞれ直列に接続されている。この半導体モジュールは、いわゆる６ｉｎ１タイプのインテリジェントパワーモジュールである。

３つのＬＶＩＣの各々には、ローサイド駆動回路用制御電源電圧ＶＤが印加される。３つのローサイドスイッチング素子ＰｗｒＴｒ２は、３つのＬＶＩＣによってそれぞれ制御される。３つのＨＶＩＣの各々には、電圧生成回路によって生成されたハイサイド駆動回路用制御電源電圧ＶＤＢが印加される。３つのハイサイドスイッチング素子ＰｗｒＴｒ１は、３つのＨＶＩＣによってそれぞれ制御される。１つのハイサイドスイッチング素子ＰｗｒＴｒ１と１つのローサイドスイッチング素子ＰｗｒＴｒ２との間には、出力端子が設けられている。半導体モジュールは、３つの出力端子（いわゆるＵ端子、Ｖ端子およびＷ端子）を有する。３つの出力端子には、例えば、３相モータがインダクタ負荷として接続される。

このような半導体モジュールは、半導体モジュール内部の寄生抵抗または寄生容量の管理を容易にする。

なお、本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

本開示は詳細に説明されたが、上記の説明は、すべての局面において、例示であり、限定されるものではない。例示されていない無数の変形例が、想定され得る。

１０ブートストラップ回路、２０降圧回路、２１降圧回路、２５スイッチング回路、３０昇圧回路、４０温度検知回路、５０短絡検知回路、１００電圧生成回路、１０１電圧生成回路、１０２電圧生成回路、１０３電圧生成回路、２００半導体モジュール、２０１半導体モジュール、２０２半導体モジュール、２０３半導体モジュール、ＢＳＣブートストラップコンデンサ、ＢＳＤブートストラップダイオード、ＰｗｒＴｒ１ハイサイドスイッチング素子、ＰｗｒＴｒ２ローサイドスイッチング素子、ＲＢ抵抗、ＲＦＢ帰還抵抗、ＲＬ電流制限抵抗、ＲＳ基準電圧生成抵抗、Ｔｒ１バイポーラトランジスタ、Ｔｒ２バイポーラトランジスタ、ＶＣＣ主電源電圧、ＶＤローサイド駆動回路用制御電源電圧、ＶＤＢハイサイド駆動回路用制御電源電圧、ＶＦ順方向電圧、ＶＭ電位、ＶＳ基準電位。

Claims

互いに直列に接続されるハイサイドスイッチング素子およびローサイドスイッチング素子のうち、前記ハイサイドスイッチング素子の状態を制御するハイサイド駆動回路を動作させるためのハイサイド駆動回路用制御電源電圧を生成する電圧生成回路であって、
前記ハイサイド駆動回路用制御電源電圧が印加される前記ハイサイド駆動回路の高電位側に接続されたカソードを有するダイオードと、前記ダイオードに直列に接続される電流制限抵抗と、を含むブートストラップ回路と、
前記ハイサイドスイッチング素子の高電位側と前記ブートストラップ回路の入力側とに接続され、前記ハイサイドスイッチング素子の前記高電位側に印加される電源電圧を降圧して生成される補償済み電源電圧であって、前記ブートストラップ回路を介して前記ハイサイド駆動回路用制御電源電圧を生成するための前記補償済み電源電圧を、前記ブートストラップ回路に出力する降圧回路と、を備え、
前記降圧回路は、前記ローサイドスイッチング素子の状態を制御するローサイド駆動回路を動作させるためのローサイド駆動回路用制御電源電圧に、前記ダイオードと前記電流制限抵抗とによる電圧降下に対応する補償電圧が加算された前記補償済み電源電圧を生成する、電圧生成回路。
前記降圧回路は、
互いに直列に接続された複数の抵抗を含み、前記電源電圧の降圧レベルを調整する分圧回路を含む、請求項１に記載の電圧生成回路。
前記分圧回路は、ラダー抵抗回路であり、
前記ラダー抵抗回路は、前記複数の抵抗の間から外部へ導出される少なくとも１つの端子、を含む、請求項２に記載の電圧生成回路。
前記降圧回路の温度を検知する温度検知回路および前記降圧回路の短絡を検知する短絡検知回路のうち少なくとも一方をさらに備える、請求項１から請求項３のうちいずれか一項に記載の電圧生成回路。
請求項１から請求項４のうちいずれか一項に記載の電圧生成回路と、
前記ハイサイドスイッチング素子と、を備え、
前記ハイサイドスイッチング素子は、ＭＯＳＦＥＴである、半導体モジュール。
各々に前記ローサイド駆動回路用制御電源電圧が印加される３つのローサイド駆動回路と、
前記３つのローサイド駆動回路によってそれぞれ制御される３つのローサイドスイッチング素子と、
請求項１から請求項４のうちいずれか一項に記載の電圧生成回路と、
各々に前記電圧生成回路によって生成された前記ハイサイド駆動回路用制御電源電圧が印加される３つのハイサイド駆動回路と、
前記３つのローサイドスイッチング素子にそれぞれ直列に接続され、かつ、前記３つのハイサイド駆動回路によってそれぞれ制御される３つのハイサイドスイッチング素子と、を備える半導体モジュール。
互いに直列に接続されるハイサイドスイッチング素子およびローサイドスイッチング素子のうち、前記ハイサイドスイッチング素子の状態を制御するハイサイド駆動回路を動作させるためのハイサイド駆動回路用制御電源電圧を生成する電圧生成回路であって、
前記ハイサイド駆動回路用制御電源電圧が印加される前記ハイサイド駆動回路の高電位側に接続されたカソードを有するダイオードと、前記ダイオードに直列に接続された電流制限抵抗と、を含むブートストラップ回路と、
前記ブートストラップ回路の入力側に接続され、前記ローサイドスイッチング素子の状態を制御するローサイド駆動回路を動作させるためのローサイド駆動回路用制御電源電圧を昇圧して生成される補償済み電源電圧であって、前記ブートストラップ回路を介して前記ハイサイド駆動回路用制御電源電圧を生成するための前記補償済み電源電圧を、前記ブートストラップ回路に出力する昇圧回路と、を備え、
前記昇圧回路は、前記ローサイド駆動回路用制御電源電圧に、前記ダイオードと前記電流制限抵抗とによる電圧降下に対応する補償電圧が加算された前記補償済み電源電圧を生成し、
前記昇圧回路は、前記ローサイド駆動回路用制御電源電圧の昇圧レベルを調整する分圧回路を含み、
前記分圧回路は、互いに直列に接続された複数の抵抗を含む、電圧生成回路。
前記分圧回路は、ラダー抵抗回路であり、
前記ラダー抵抗回路は、前記複数の抵抗の間から外部へ導出される少なくとも１つの端子、を含む、請求項７に記載の電圧生成回路。
前記昇圧回路の温度を検知する温度検知回路および前記昇圧回路の短絡を検知する短絡検知回路のうち少なくとも一方をさらに備える、請求項７または請求項８に記載の電圧生成回路。
請求項７から請求項９のうちいずれか一項に記載の電圧生成回路と、
前記ハイサイドスイッチング素子と、を備え、
前記ハイサイドスイッチング素子は、ＭＯＳＦＥＴである、半導体モジュール。
各々に前記ローサイド駆動回路用制御電源電圧が印加される３つのローサイド駆動回路と、
前記３つのローサイド駆動回路によってそれぞれ制御される３つのローサイドスイッチング素子と、
請求項７から請求項９のうちいずれか一項に記載の電圧生成回路と、
各々に前記電圧生成回路によって生成された前記ハイサイド駆動回路用制御電源電圧が印加される３つのハイサイド駆動回路と、
前記３つのローサイドスイッチング素子にそれぞれ直列に接続され、かつ、前記３つのハイサイド駆動回路によってそれぞれ制御される３つのハイサイドスイッチング素子と、を備える半導体モジュール。