[go: up one dir, main page]

JP7547876B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP7547876B2
JP7547876B2 JP2020148905A JP2020148905A JP7547876B2 JP 7547876 B2 JP7547876 B2 JP 7547876B2 JP 2020148905 A JP2020148905 A JP 2020148905A JP 2020148905 A JP2020148905 A JP 2020148905A JP 7547876 B2 JP7547876 B2 JP 7547876B2
Authority
JP
Japan
Prior art keywords
connection
semiconductor
semiconductor device
temporary
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020148905A
Other languages
Japanese (ja)
Other versions
JP2022043572A (en
Inventor
裕太 小関
一尊 本田
恵子 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2020148905A priority Critical patent/JP7547876B2/en
Publication of JP2022043572A publication Critical patent/JP2022043572A/en
Application granted granted Critical
Publication of JP7547876B2 publication Critical patent/JP7547876B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.

これまで、半導体チップと基板を接続するには、金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されてきた。しかしながら、半導体装置に対する高機能・高集積・高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板とを直接接続するフリップチップ接続方式(FC接続方式)が広まりつつある。 Until now, wire bonding methods using thin metal wires such as gold wires have been widely used to connect semiconductor chips and substrates. However, in order to meet the demands for high performance, high integration, and high speed for semiconductor devices, flip chip connection methods (FC connection methods) are becoming more widespread, in which conductive protrusions called bumps are formed on the semiconductor chip or substrate to directly connect the semiconductor chip and substrate.

FC接続方式としては、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力によって機械的接触を保持する方法などが知られているが、接続部の信頼性の観点から、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法が一般的である。 Known FC connection methods include metal bonding using solder, tin, gold, silver, copper, etc., metal bonding by applying ultrasonic vibrations, and maintaining mechanical contact using the contraction force of resin. From the standpoint of reliability of the connection, however, metal bonding using solder, tin, gold, silver, copper, etc. is more commonly used.

例えば、半導体チップと基板間の接続においては、BGA(Ball Grid Array)、CSP(Chip Size Package)等に盛んに用いられているCOB(Chip On Board)型の接続方式もFC接続方式である。 For example, when connecting a semiconductor chip to a substrate, the COB (Chip On Board) type connection method that is widely used for BGA (Ball Grid Array) and CSP (Chip Size Package) is also an FC connection method.

FC接続方式は半導体チップ上にバンプ又は配線を形成して、半導体チップ間で接続するCOC(Chip On Chip)型接続方式にも広く用いられている。 The FC connection method is also widely used in COC (Chip On Chip) type connection methods, in which bumps or wiring are formed on semiconductor chips to connect between semiconductor chips.

特開2008-294382号公報JP 2008-294382 A

さらなる小型化、薄型化、高機能化が強く要求されるパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージ、POP(Package On Package)、TSV(Through-Silicon Via)等も広く普及し始めている。 For packages that are required to be even smaller, thinner, and more functional, chip-stack packages that use the above-mentioned connection methods in multiple layers, such as package-on-package (POP) and through-silicon via (TSV), are becoming more widely used.

平面状でなく立体状に配置することでパッケージを小さくできることから、上記の技術は多用され、半導体の性能向上及びノイズ低減、実装面積の削減、省電力化にも有効であり、次世代の半導体配線技術として注目されている。 The above technology is widely used because it allows packages to be made smaller by arranging the wiring in a three-dimensional rather than flat shape, and is also effective in improving semiconductor performance, reducing noise, reducing mounting area, and saving power, and is attracting attention as a next-generation semiconductor wiring technology.

生産性向上の観点から、ウエハ上に半導体チップを圧着(接続)して後に個片化して半導体パッケージを作製するCOW(Chip On Wafer)、ウエハ同士を圧着(接続)して後に個片化して半導体パッケージを作製するWOW(Wafer On Wafer)も注目されている。 From the perspective of improving productivity, COW (chip on wafer), in which semiconductor chips are bonded (connected) onto a wafer and then diced to create a semiconductor package, and WOW (wafer on wafer), in which wafers are bonded (connected) together and then diced to create a semiconductor package, are also attracting attention.

上述したフリップチップパッケージの組立では、まず、ダイシングしたウエハから半導体チップ、又は、半導体用接着剤が供給された半導体チップをコレットでピックアップし、コレットを介して圧着ツールに供給する。 In assembling the above-mentioned flip chip package, first, a semiconductor chip is picked up from a diced wafer with a collet, or a semiconductor chip to which a semiconductor adhesive has been applied, and then supplied to a crimping tool via the collet.

次に、チップ-チップ、又は、チップ-基板の位置合わせを行い、圧着する。 Next, the chip is aligned with the chip or with the substrate, and then they are pressed together.

金属結合が形成されるように、上下、又は、上下どちらかの一方以上の接続部の金属が融点以上に達するように圧着ツールの温度を上昇させる。 The temperature of the crimping tool is raised so that the metal at the top and bottom connections, or at least one of the top and bottom connections, reaches or exceeds its melting point so that a metallic bond is formed.

積層・多段化するチップスタックパッケージでは、チップピックアップ、位置合わせ、圧着を繰り返す。 In a multi-layered, stacked chip package, chip pickup, alignment, and compression are repeated.

その後、半導体パッケージの保護を行うために、封止用の樹脂でチップ上面を封止することにより、封止体を形成する。 Then, to protect the semiconductor package, the top surface of the chip is sealed with sealing resin to form an encapsulant.

従来のフリップチップパッケージの組立では、チップと半導体用封止材、又は、チップと基板との熱膨張率の差により、圧着後に半導体パッケージに反りが発生する場合がある。この反りにより、オーバーモールドを行えないこと、及び、パッケージの接続不良が発生するといった問題が生じる。 In the assembly of conventional flip chip packages, differences in the thermal expansion coefficients between the chip and the semiconductor encapsulant, or between the chip and the substrate, can cause the semiconductor package to warp after compression bonding. This warping can lead to problems such as an inability to perform overmolding and poor connection of the package.

半導体部材同士を接続する際の反りを抑制することのできる、半導体装置の製造方法として、接続部等の金属の融点より高温で加熱処理を行って金属結合を形成する工程を行う前に、半導体チップを樹脂で封止する手法がある。しかしながら、上記手法で作製した半導体パッケージは、吸湿後に、金属結合を形成する工程で想定される温度下にさらされることで、半導体部材と封止材との間で剥離等の不良が生じやすいことがわかった。 One method for manufacturing a semiconductor device that can suppress warping when semiconductor components are connected to each other is to seal the semiconductor chip with resin before carrying out the process of forming metallic bonds by heat treatment at a temperature higher than the melting point of the metal in the connection parts, etc. However, it has been found that semiconductor packages produced using this method are prone to defects such as peeling between the semiconductor components and the sealing material when exposed to temperatures expected in the process of forming metallic bonds after absorbing moisture.

一般的に、封止された半導体パッケージは、最終的には、マザーボード等の基板へと実装される。その際、該パッケージ以外に関しても、金属結合の形成等で接続させる必要がある。すなわち該パッケージにおける、接続部の金属結合等の形成及び封止工程が終了したのちにも、該パッケージは、金属形成が生じる高温下にさらされることとなる。また、その他の基板上へ実装される該パッケージ以外の部材でウェット処理が必要な場合はもちろん、空気中の水分等で、該パッケージが吸湿する場合がある。そのため、一般的な半導体パッケージには、接続部の形成及び封止工程が終了したのちに、吸湿した状態でもリフロー温度で各部材間の剥離が生じることを抑制し得る耐熱性を有することが求められる。 In general, a sealed semiconductor package is ultimately mounted on a substrate such as a motherboard. At that time, it is necessary to connect other components to the package by forming metallic bonds or the like. In other words, even after the process of forming metallic bonds at the connection parts of the package and the sealing process are completed, the package is exposed to high temperatures that cause metal formation. In addition, not only when wet processing is required for components other than the package that are mounted on other substrates, but also when moisture in the air causes the package to absorb moisture. For this reason, general semiconductor packages are required to have heat resistance that can suppress peeling between components at reflow temperatures even in a moist state after the process of forming the connection parts and the sealing process are completed.

本発明は、上記事情に鑑みてなされたものであり、反りの影響による剥離がより発生しやすい吸湿した状態でも、金属結合を形成する工程で想定される温度に耐えうる(各部材間の剥離を抑制しうる)耐熱性を有した半導体装置を得ることができる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in consideration of the above circumstances, and aims to provide a method for manufacturing a semiconductor device that can obtain a semiconductor device that has heat resistance that can withstand the temperatures expected in the process of forming metal bonds (and can suppress peeling between each component) even in a hygroscopic state in which peeling due to warping is more likely to occur.

上記目的を達成するために、本発明は、以下の発明を提供する。
[1]接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が互いに電気的に接続された半導体装置の製造方法であって、
上記接続部は金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続部の金属の融点より低い温度で、それぞれの上記接続部が互いに接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体を上記接続部の金属の融点以上の温度で加熱し、封止接続体を得る第三工程と、
(d)上記封止接続体における上記封止用樹脂の少なくとも一部を研削する第四工程と、
を備える、半導体装置の製造方法。
In order to achieve the above object, the present invention provides the following inventions.
[1] A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other, comprising:
The connection portion is made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection portion so that the connection portions are in contact with each other, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection portion to obtain a sealed connection body;
(d) a fourth step of grinding at least a portion of the sealing resin in the sealed connection body;
A manufacturing method of a semiconductor device comprising:

[2]接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が互いに電気的に接続された半導体装置の製造方法であって、
上記接続部は金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続部の金属の融点より低い温度で、それぞれの上記接続部が互いに接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体における上記封止用樹脂の少なくとも一部を研削する第三工程と、
(d)上記封止仮接続体を上記接続部の金属の融点以上の温度で加熱し、封止接続体を得る第四工程と、
を備える、半導体装置の製造方法。
[2] A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other, comprising:
The connection portion is made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection portion so that the connection portions are in contact with each other, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of grinding at least a portion of the sealing resin in the sealed temporary connection body;
(d) a fourth step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection portion to obtain a sealed connection body;
A manufacturing method of a semiconductor device comprising:

[3]接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置の製造方法であって、
上記接続部及び上記接続バンプは金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続バンプの金属の融点より低い温度で、それぞれの上記接続部が上記接続バンプ接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体を上記接続バンプの金属の融点以上の温度で加熱し、封止接続体を得る第三工程と、
(d)上記封止接続体における上記封止用樹脂の少なくとも一部を研削する第四工程と、
を備える、半導体装置の製造方法。
[3] A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other via connection bumps, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other via connection bumps,
the connection portion and the connection bump are made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection bumps so that the connection portions of each are in contact with the connection bumps, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of heating the temporary sealing connection body at a temperature equal to or higher than the melting point of the metal of the connection bumps to obtain a sealing connection body;
(d) a fourth step of grinding at least a portion of the sealing resin in the sealed connection body;
A manufacturing method of a semiconductor device comprising:

[4]接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置の製造方法であって、
上記接続部及び上記接続バンプは金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続バンプの金属の融点より低い温度で、それぞれの上記接続部が上記接続バンプ接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体における上記封止用樹脂の少なくとも一部を研削する第三工程と、
(d)上記封止仮接続体を上記接続バンプの金属の融点以上の温度で加熱し、封止接続体を得る第四工程と、
を備える、半導体装置の製造方法。
[4] A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other via connection bumps, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other via connection bumps, comprising:
the connection portion and the connection bump are made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection bumps so that the connection portions of each are in contact with the connection bumps, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of grinding at least a portion of the sealing resin in the sealed temporary connection body;
(d) a fourth step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection bumps to obtain a sealed connection body;
A manufacturing method of a semiconductor device comprising:

[5]上記封止用樹脂の少なくとも一部を研削する工程において、上記半導体チップの上記接続部を有する面とは反対側の面が露出するまで研削する、上記[1]~[4]のいずれかに記載の半導体装置の製造方法。 [5] The method for manufacturing a semiconductor device according to any one of [1] to [4] above, wherein in the step of grinding at least a portion of the sealing resin, grinding is performed until the surface of the semiconductor chip opposite the surface having the connection portion is exposed.

[6]上記第一工程では、上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、対向する一対の押圧部材で挟むことによって加熱及び加圧することにより、圧着する、上記[1]~[5]のいずれかに記載の半導体装置の製造方法。 [6] The method for manufacturing a semiconductor device according to any one of [1] to [5] above, in the first step, the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, are sandwiched between a pair of opposing pressing members and heated and pressurized to bond them together.

[7]上記半導体用接着剤が、重量平均分子量10000以下の化合物及び硬化剤を含有し、80~130℃における溶融粘度が6000Pa・s以下である、上記[1]~[6]のいずれかに記載の半導体装置の製造方法。 [7] The method for manufacturing a semiconductor device according to any one of [1] to [6] above, wherein the adhesive for semiconductors contains a compound having a weight average molecular weight of 10,000 or less and a curing agent, and has a melt viscosity of 6,000 Pa·s or less at 80 to 130°C.

[8]上記半導体用接着剤が、重量平均分子量10000以下の化合物、硬化剤、及び下記一般式(1)で表されるシラノール化合物を含有する、上記[1]~[7]のいずれかに記載の半導体装置の製造方法。

Figure 0007547876000001

[式中、Rはアルキル基又はフェニル基を示し、Rはアルキレン基を示す。]
[9]上記Rがフェニル基である、上記[8]に記載の半導体装置の製造方法。
[10]上記シラノール化合物が25℃で固形である、上記[8]又は[9]に記載の半導体装置の製造方法。 [8] The method for manufacturing a semiconductor device described in any one of [1] to [7] above, wherein the adhesive for semiconductors contains a compound with a weight average molecular weight of 10,000 or less, a curing agent, and a silanol compound represented by the following general formula (1):
Figure 0007547876000001

[In the formula, R 1 represents an alkyl group or a phenyl group, and R 2 represents an alkylene group.]
[9] The method for producing a semiconductor device according to the above [8], wherein R 1 is a phenyl group.
[10] The method for producing a semiconductor device according to the above [8] or [9], wherein the silanol compound is solid at 25° C.

[11]上記半導体用接着剤が、重量平均分子量10000超の高分子量成分を含有する、上記[1]~[10]のいずれかに記載の半導体装置の製造方法。
[12]上記高分子量成分が、重量平均分子量30000以上であり且つガラス転移温度が100℃以下の成分である、上記[11]に記載の半導体装置の製造方法。
[11] The method for manufacturing a semiconductor device described in any one of [1] to [10] above, wherein the adhesive for semiconductors contains a high molecular weight component having a weight average molecular weight of more than 10,000.
[12] The method for manufacturing a semiconductor device according to [11] above, wherein the high molecular weight component is a component having a weight average molecular weight of 30,000 or more and a glass transition temperature of 100° C. or less.

[13]上記半導体用接着剤がフィルム状である、上記[1]~[12]のいずれかに記載の半導体装置の製造方法。 [13] The method for manufacturing a semiconductor device according to any one of [1] to [12] above, wherein the semiconductor adhesive is in the form of a film.

本発明によれば、反りの影響による剥離がより発生しやすい吸湿した状態でも、金属結合を形成する工程で想定される温度に耐えうる(各部材間の剥離を抑制しうる)耐熱性を有した半導体装置を得ることができる半導体装置の製造方法を提供することができる。 The present invention provides a method for manufacturing a semiconductor device that can obtain a semiconductor device that has heat resistance that can withstand the temperatures expected in the process of forming metal bonds (and can suppress peeling between each component) even in a hygroscopic state in which peeling due to warping is more likely to occur.

半導体装置の一実施形態を示す模式断面図である。1 is a schematic cross-sectional view showing an embodiment of a semiconductor device; 半導体装置の一実施形態を示す模式断面図である。1 is a schematic cross-sectional view showing an embodiment of a semiconductor device; 半導体装置の一実施形態を示す模式断面図である。1 is a schematic cross-sectional view showing an embodiment of a semiconductor device; 半導体装置の一実施形態を示す模式断面図である。1 is a schematic cross-sectional view showing an embodiment of a semiconductor device; 半導体装置の一実施形態を示す模式断面図である。1 is a schematic cross-sectional view showing an embodiment of a semiconductor device; 半導体チップに基板を仮圧着する工程の一例を示す工程図である。10A to 10C are process diagrams showing an example of a process for temporarily bonding a substrate to a semiconductor chip.

以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。 Below, a preferred embodiment of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are given the same reference numerals, and duplicate explanations will be omitted. Furthermore, unless otherwise specified, the positional relationships such as up, down, left, right, etc. will be based on the positional relationships shown in the drawings. Furthermore, the dimensional ratios of the drawings are not limited to the ratios shown in the drawings.

<半導体装置>
本実施形態の半導体装置の製造方法により得られる半導体装置について、図1及び図2を用いて以下説明する。図1は半導体チップと基板間で接続が行われる場合、図2は半導体チップ間で接続が行われる場合の断面構造を示している。
<Semiconductor Device>
A semiconductor device obtained by the method for manufacturing a semiconductor device according to the present embodiment will be described below with reference to Fig. 1 and Fig. 2. Fig. 1 shows a cross-sectional structure in the case where a connection is made between a semiconductor chip and a substrate, and Fig. 2 shows a cross-sectional structure in the case where a connection is made between semiconductor chips.

図1は、半導体装置の一実施形態を示す模式断面図である。図1(a)に示す半導体装置100は、互いに対向する半導体チップ10及び基板(回路配線基板)20と、半導体チップ10及び基板20の互いに対向する面にそれぞれ配置された配線15と、半導体チップ10及び基板20の配線15を互いに接続する接続バンプ30と、半導体チップ10及び基板20間の空隙に隙間なく充填された接着剤層40と、半導体チップ10及び基板20の接続部分を封止する封止用樹脂60と、を有している。半導体チップ10及び基板20は、配線15及び接続バンプ30によりフリップチップ接続されている。配線15及び接続バンプ30は、接着剤層40により封止されており外部環境から遮断されている。接着剤層40は、封止用樹脂60により封止されており外部環境から遮断されている。 Figure 1 is a schematic cross-sectional view showing one embodiment of a semiconductor device. The semiconductor device 100 shown in Figure 1 (a) has a semiconductor chip 10 and a substrate (circuit wiring substrate) 20 facing each other, wiring 15 arranged on the facing surfaces of the semiconductor chip 10 and the substrate 20, connection bumps 30 connecting the wiring 15 of the semiconductor chip 10 and the substrate 20 to each other, an adhesive layer 40 filled without gaps in the gap between the semiconductor chip 10 and the substrate 20, and a sealing resin 60 sealing the connection part of the semiconductor chip 10 and the substrate 20. The semiconductor chip 10 and the substrate 20 are flip-chip connected by the wiring 15 and the connection bumps 30. The wiring 15 and the connection bumps 30 are sealed by the adhesive layer 40 and are isolated from the external environment. The adhesive layer 40 is sealed by the sealing resin 60 and is isolated from the external environment.

図1(b)に示す半導体装置200は、互いに対向する半導体チップ10及び基板20と、半導体チップ10及び基板20の互いに対向する面にそれぞれ配置されたバンプ32と、半導体チップ10及び基板20間の空隙に隙間なく充填された接着剤層40とを有している。半導体チップ10及び基板20は、対向するバンプ32が互いに接続されることによりフリップチップ接続されている。バンプ32は、接着剤層40により封止されており外部環境から遮断されている。同様に、接着剤層40は、封止用樹脂60により封止されており外部環境から遮断されている。接着剤層40は、半導体用接着剤の硬化物である。 The semiconductor device 200 shown in FIG. 1(b) has a semiconductor chip 10 and a substrate 20 facing each other, bumps 32 arranged on the facing surfaces of the semiconductor chip 10 and the substrate 20, and an adhesive layer 40 that fills the gap between the semiconductor chip 10 and the substrate 20 without any gaps. The semiconductor chip 10 and the substrate 20 are flip-chip connected by connecting the facing bumps 32 to each other. The bumps 32 are sealed by the adhesive layer 40 and are isolated from the external environment. Similarly, the adhesive layer 40 is sealed by a sealing resin 60 and is isolated from the external environment. The adhesive layer 40 is a hardened product of a semiconductor adhesive.

図2は、半導体装置の他の実施形態を示す模式断面図である。図2(a)に示す半導体装置300は、2つの半導体チップ10が配線15及び接続バンプ30によりフリップチップ接続されている点を除き、半導体装置100と同様である。図2(b)に示す半導体装置400は、2つの半導体チップ10がバンプ32によりフリップチップ接続されている点を除き、半導体装置200と同様である。図2(a)のより具体的な態様としては、図中上側の半導体チップ10が接続部として銅ピラー及びはんだ(はんだバンプ)を有し、図中下側の半導体チップ10が接続部としてパッド(接続部に金メッキ)を有するような態様が挙げられる。 Figure 2 is a schematic cross-sectional view showing another embodiment of a semiconductor device. The semiconductor device 300 shown in Figure 2(a) is similar to the semiconductor device 100, except that two semiconductor chips 10 are flip-chip connected by wiring 15 and connection bumps 30. The semiconductor device 400 shown in Figure 2(b) is similar to the semiconductor device 200, except that two semiconductor chips 10 are flip-chip connected by bumps 32. A more specific embodiment of Figure 2(a) is one in which the upper semiconductor chip 10 in the figure has copper pillars and solder (solder bumps) as connection parts, and the lower semiconductor chip 10 in the figure has pads (gold-plated connection parts) as connection parts.

バンプ(接続バンプ)と呼ばれる導電性突起の材質としては、主な成分として、金、銀、銅、ハンダ(主成分は例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅等)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていても、複数の成分から構成されていてもよい。また、これらの金属が積層された構造をなすように形成されていてもよい。バンプは半導体チップ、又は、基板に形成されていてもよい。接続部の金属は、比較的安価な銅、又ははんだを含んでいてもよい。接続信頼性の向上及び反り抑制の観点から、接続部の金属ははんだを含んでいてもよい。 The materials of the conductive protrusions called bumps (connection bumps) mainly include gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper, etc.), tin, nickel, etc., and may be composed of only a single component or multiple components. Also, these metals may be formed to form a laminated structure. The bumps may be formed on a semiconductor chip or a substrate. The metal of the connection part may include relatively inexpensive copper or solder. From the viewpoint of improving connection reliability and suppressing warping, the metal of the connection part may include solder.

パッドと呼ばれる接続部の金属面には主な成分として、金、銀、銅、ハンダ(主成分は例えば、スズ‐銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅等)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていても、複数の成分から構成されていてもよい。また、これらの金属が積層された構造をなすように形成されていてもよい。パッドは、接続信頼性の観点から、金、又ははんだを含んでいてもよい。 The metal surface of the connection part, called a pad, is mainly composed of gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper, etc.), tin, nickel, etc., and may be composed of only a single component or multiple components. Also, it may be formed to have a laminated structure of these metals. From the viewpoint of connection reliability, the pad may contain gold or solder.

配線(配線パターン)の表面には、主な成分として、金、銀、銅、ハンダ(主成分は例えば、スズ‐銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅等)、スズ、ニッケル等からなる金属層が形成されていてもよく、この金属層は単一の成分のみで構成されていても、複数の成分から構成されていてもよい。また、複数の金属層が積層された構造を有していてもよい。接続部の金属は、比較的安価な銅、又ははんだを含んでいてもよい。接続信頼性の向上及び反り抑制の観点から、接続部の金属ははんだを含んでいてもよい。 A metal layer consisting mainly of gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper, etc.), tin, nickel, etc. may be formed on the surface of the wiring (wiring pattern), and this metal layer may be composed of only a single component or multiple components. It may also have a structure in which multiple metal layers are laminated. The metal of the connection part may contain relatively inexpensive copper or solder. From the viewpoint of improving connection reliability and suppressing warping, the metal of the connection part may contain solder.

半導体装置は、例えば上述したバンプ-バンプ間、バンプ-パッド間、バンプ-配線間で接続する。この場合、後述する加熱処理(後述の第一の実施形態における第三工程、又は、第二の実施形態における第四工程)ではどちらか一方の接続部の金属が融点以上になればよい。 The semiconductor device is connected, for example, between the bumps, between the bumps and the pads, or between the bumps and the wiring as described above. In this case, it is sufficient that the metal of one of the connection parts is heated to or above its melting point during the heating process described below (the third step in the first embodiment, or the fourth step in the second embodiment).

半導体チップ10としては、特に限定はなく、シリコン、ゲルマニウム等の元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体など、各種半導体を用いることができる。 The semiconductor chip 10 is not particularly limited, and various semiconductors can be used, including elemental semiconductors such as silicon and germanium, and compound semiconductors such as gallium arsenide and indium phosphide.

基板20(半導体基板)としては、通常の回路基板であれば特に制限はない。基板20としては、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ樹脂、ビスマレイミドトリアジン等を主な成分とする絶縁基板表面に、金属膜の不要な箇所をエッチング除去して形成された配線15(配線パターン)を有する回路基板、上記絶縁基板表面に金属めっき等によって配線15が形成された回路基板、上記絶縁基板表面に導電性物質を印刷することにより配線15が形成された回路基板などを用いることができる。 There are no particular limitations on the substrate 20 (semiconductor substrate) as long as it is a normal circuit substrate. Examples of the substrate 20 that can be used include a circuit substrate having wiring 15 (wiring pattern) formed by etching away unnecessary portions of a metal film on an insulating substrate surface whose main components are glass epoxy, polyimide, polyester, ceramic, epoxy resin, bismaleimide triazine, etc., a circuit substrate in which wiring 15 is formed on the insulating substrate surface by metal plating, etc., and a circuit substrate in which wiring 15 is formed by printing a conductive material on the insulating substrate surface.

半導体装置100,200,300,400に示すような構造(パッケージ)が複数積層されていてもよい。この場合、半導体装置100,200,300,400は、金、銀、銅、はんだ(主成分は、例えばスズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅)、スズ、ニッケル等を含むバンプ又は配線で互いに電気的に接続されていてもよい。 A plurality of structures (packages) such as those shown in the semiconductor devices 100, 200, 300, and 400 may be stacked. In this case, the semiconductor devices 100, 200, 300, and 400 may be electrically connected to each other by bumps or wiring containing gold, silver, copper, solder (main components of which are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, and tin-silver-copper), tin, nickel, etc.

半導体装置を複数積層する手法としては、図3に示すように、例えばTSV(Through-Silicon Via)技術が挙げられる。TSV技術では、半導体用接着剤を半導体チップ間に介してフリップチップ接続又は積層する。図3は、半導体装置の他の実施形態を示す模式断面図であり、TSV技術を用いた半導体装置である。図3に示す半導体装置500では、インターポーザ50上に形成された配線15が半導体チップ10の配線15と接続バンプ30を介して接続されることにより、半導体チップ10とインターポーザ50とはフリップチップ接続されている。半導体チップ10とインターポーザ50との間の空隙には接着剤層40が隙間なく充填されている。上記半導体チップ10におけるインターポーザ50と反対側の表面上には、配線15、接続バンプ30及び接着剤層40を介して半導体チップ10が繰り返し積層されている。半導体チップ10(最外層のものを除く)の表裏におけるパターン面の配線15は、半導体チップ10の内部を貫通する孔内に充填された貫通電極34により互いに接続されている。貫通電極34の材質としては、銅、アルミニウム等を用いることができる。複数の半導体チップ10からなる積層体において、接着剤層40は、封止用樹脂60により封止されており外部環境から遮断されている。 As a method for stacking multiple semiconductor devices, for example, TSV (Through-Silicon Via) technology can be mentioned as shown in FIG. 3. In the TSV technology, a semiconductor adhesive is interposed between semiconductor chips for flip-chip connection or stacking. FIG. 3 is a schematic cross-sectional view showing another embodiment of a semiconductor device, which is a semiconductor device using the TSV technology. In the semiconductor device 500 shown in FIG. 3, the wiring 15 formed on the interposer 50 is connected to the wiring 15 of the semiconductor chip 10 via the connection bump 30, so that the semiconductor chip 10 and the interposer 50 are flip-chip connected. The adhesive layer 40 is filled without gaps in the gap between the semiconductor chip 10 and the interposer 50. On the surface of the semiconductor chip 10 opposite the interposer 50, the semiconductor chip 10 is repeatedly stacked via the wiring 15, the connection bump 30, and the adhesive layer 40. The wiring 15 on the pattern surfaces on the front and back of the semiconductor chip 10 (excluding the outermost layer) is connected to each other by through electrodes 34 filled in holes that penetrate the inside of the semiconductor chip 10. The through electrodes 34 can be made of copper, aluminum, or the like. In a stack consisting of multiple semiconductor chips 10, the adhesive layer 40 is sealed with sealing resin 60 and is isolated from the external environment.

このようなTSV技術により、通常は使用されない半導体チップの裏面からも信号を取得することが可能となる。さらには、半導体チップ10内に貫通電極34を垂直に通すため、対向する半導体チップ10間、並びに、半導体チップ10及びインターポーザ50間の距離を短くし、柔軟な接続が可能である。本実施形態の半導体装置の製造方法は、このようなTSV技術において、積層チップとインターポーザ間にも適用できる。 This type of TSV technology makes it possible to obtain signals from the back side of the semiconductor chip, which is not normally used. Furthermore, because the through electrodes 34 are passed vertically through the semiconductor chip 10, the distance between opposing semiconductor chips 10 and between the semiconductor chip 10 and the interposer 50 can be shortened, allowing for flexible connections. The manufacturing method for the semiconductor device of this embodiment can also be applied to the connection between stacked chips and interposers using this type of TSV technology.

図4及び5は、半導体装置の他の実施形態を示す模式断面図である。図4に示す半導体装置600は、複数の半導体チップ10が配線15及び接続バンプ30により、基板20にフリップチップ接続されている点を除き、半導体装置100と同様である。図5に示す半導体装置700は、複数の半導体チップ10が配線15及び接続バンプ30により、インターポーザ50にフリップチップ接続されている点を除き、半導体装置100と同様である。 Figures 4 and 5 are schematic cross-sectional views showing other embodiments of a semiconductor device. The semiconductor device 600 shown in Figure 4 is similar to the semiconductor device 100, except that multiple semiconductor chips 10 are flip-chip connected to the substrate 20 by wiring 15 and connection bumps 30. The semiconductor device 700 shown in Figure 5 is similar to the semiconductor device 100, except that multiple semiconductor chips 10 are flip-chip connected to the interposer 50 by wiring 15 and connection bumps 30.

<半導体装置の製造方法>
第一の実施形態の半導体装置の製造方法は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置の製造方法であって、上記接続部及び上記接続バンプは金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続バンプの金属の融点より低い温度で、それぞれの上記接続部が上記接続バンプ接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体を上記接続バンプの金属の融点以上の温度で加熱し、封止接続体を得る第三工程と、
(d)上記封止接続体における上記封止用樹脂の少なくとも一部を研削する第四工程と、
を備える。
<Method of Manufacturing Semiconductor Device>
A method for manufacturing a semiconductor device according to a first embodiment is a method for manufacturing a semiconductor device including a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other via connection bumps, or a method for manufacturing a semiconductor device including a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other via connection bumps, the connection portions and the connection bumps being made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection bumps so that the connection portions of each are in contact with the connection bumps, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of heating the temporary sealing connection body at a temperature equal to or higher than the melting point of the metal of the connection bumps to obtain a sealing connection body;
(d) a fourth step of grinding at least a portion of the sealing resin in the sealed connection body;
Equipped with.

また、第二の実施形態の半導体装置の製造方法は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が接続バンプを介して互いに電気的に接続された半導体装置の製造方法であって、上記接続部及び上記接続バンプは金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続バンプの金属の融点より低い温度で、それぞれの上記接続部が上記接続バンプ接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体における上記封止用樹脂の少なくとも一部を研削する第三工程と、
(d)上記封止仮接続体を上記接続バンプの金属の融点以上の温度で加熱し、封止接続体を得る第四工程と、
を備える。
A method for manufacturing a semiconductor device according to a second embodiment is a method for manufacturing a semiconductor device including a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other via connection bumps, or a method for manufacturing a semiconductor device including a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other via connection bumps, the connection portions and the connection bumps being made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection bumps so that the connection portions of each are in contact with the connection bumps, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of grinding at least a portion of the sealing resin in the sealed temporary connection body;
(d) a fourth step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection bumps to obtain a sealed connection body;
Equipped with.

上記第一及び第二の実施形態の半導体装置の製造方法により、例えば図1(a)又は図2(a)に示される半導体装置を得ることができる。以下、図2(a)を例にとり、各工程について説明する。 By using the manufacturing method of the semiconductor device according to the first and second embodiments described above, it is possible to obtain a semiconductor device as shown in FIG. 1(a) or FIG. 2(a), for example. Each step will be described below using FIG. 2(a) as an example.

まず、半導体チップ10上に、フィルム状の半導体用接着剤(以下、「フィルム状接着剤」という場合もある)を貼付する。フィルム状接着剤の貼付は、加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。フィルム状接着剤の供給面積及び厚みは、半導体チップ10及び基板20のサイズ、接続バンプ30の高さ等によって適宜設定される。フィルム状接着剤は半導体チップ10に貼付してもよく、半導体ウエハにフィルム状接着剤を貼付した後、ダイシングして、半導体チップ10に個片化することによって、フィルム状接着剤を貼付した半導体チップ10を作製してよい。 First, a film-like semiconductor adhesive (hereinafter sometimes referred to as "film-like adhesive") is applied onto the semiconductor chip 10. The film-like adhesive can be applied by hot pressing, roll lamination, vacuum lamination, or the like. The supply area and thickness of the film-like adhesive are appropriately set depending on the size of the semiconductor chip 10 and the substrate 20, the height of the connection bumps 30, and the like. The film-like adhesive may be applied to the semiconductor chip 10, or the semiconductor chip 10 with the film-like adhesive applied thereto may be produced by applying the film-like adhesive to a semiconductor wafer, followed by dicing to separate the semiconductor chips 10.

半導体チップ10の配線15同士をフリップチップボンダー等の接続装置を用いて位置合わせした後、接続バンプ30(はんだバンプ)の融点以下の温度で仮圧着を行い、仮接続体を得る(第一工程)。 The wiring 15 of the semiconductor chip 10 is aligned using a connection device such as a flip chip bonder, and then temporary pressure bonding is performed at a temperature below the melting point of the connection bumps 30 (solder bumps) to obtain a temporary connection body (first step).

次に、仮接続体における一方の半導体チップ10の上面を封止し、封止仮接続体を得る(第二工程)。半導体チップ10の封止は、コンプレッション成形機、トランスファ成形機等によって行うことができる。 Next, the top surface of one of the semiconductor chips 10 in the temporary connection body is sealed to obtain a sealed temporary connection body (second step). The semiconductor chip 10 can be sealed using a compression molding machine, a transfer molding machine, or the like.

その後、第一の実施形態では、封止仮接続体を、接続バンプ30の融点以上の温度が加わるよう加熱し、配線15と接続バンプ30間に金属結合を形成することで、封止接続体を得る(第一の実施形態の第三工程)。加熱処理は、熱圧着機、リフロー炉、加圧オーブン等によって行うことができる。 In the first embodiment, the sealed temporary connection body is then heated to a temperature equal to or higher than the melting point of the connection bumps 30, and a metal bond is formed between the wiring 15 and the connection bumps 30 to obtain a sealed connection body (the third step of the first embodiment). The heating process can be performed using a thermocompression machine, a reflow furnace, a pressurized oven, etc.

さらに、第一の実施形態では、封止用樹脂60を半導体チップ10の裏面(配線15を有する面とは反対側の表面)が露出されるまで研削することで、半導体装置を得る(第一の実施形態の第四工程)。研削処理は、バックグラインド装置等によって行うことができる。なお、研削は、反りの発生及び剥離の発生を抑制する観点から、半導体チップ10の裏面が露出するまで行うことが好ましいが、裏面が露出するまで行わなくてもよく、封止用樹脂60の一部が裏面に残っていてもよい。封止用樹脂60が裏面に残っていても、研削前よりも封止用樹脂60の厚さを薄くすることで、研削前と比較して反りの発生及び剥離の発生を低減することができる。 Furthermore, in the first embodiment, the sealing resin 60 is ground until the back surface of the semiconductor chip 10 (the surface opposite to the surface having the wiring 15) is exposed, thereby obtaining a semiconductor device (the fourth step of the first embodiment). The grinding process can be performed using a back grinding device or the like. From the viewpoint of suppressing the occurrence of warping and peeling, it is preferable to perform the grinding until the back surface of the semiconductor chip 10 is exposed, but it is not necessary to perform the grinding until the back surface is exposed, and a part of the sealing resin 60 may remain on the back surface. Even if the sealing resin 60 remains on the back surface, the occurrence of warping and peeling can be reduced compared to before grinding by making the thickness of the sealing resin 60 thinner than before grinding.

なお、第三工程と第四工程の順序は任意であり、いずれの順序であっても同様の半導体装置を得ることができる。そのため、第二の実施形態では、第二工程後、封止仮接続体における封止用樹脂60を半導体チップ10の裏面(配線15を有する面とは反対側の表面)が露出されるまで研削することで、研削された封止仮接続体を得る(第二の実施形態の第三工程)。その後、研削された封止仮接続体を、接続バンプ30の融点以上の温度が加わるよう加熱し、配線15と接続バンプ30間に金属結合を形成することで、半導体装置を得る(第二の実施形態の第四工程)。 The third and fourth steps may be performed in any order, and the same semiconductor device can be obtained in either order. Therefore, in the second embodiment, after the second step, the sealing resin 60 in the sealing temporary connection body is ground until the back surface of the semiconductor chip 10 (the surface opposite to the surface having the wiring 15) is exposed, thereby obtaining a ground sealing temporary connection body (third step of the second embodiment). The ground sealing temporary connection body is then heated to a temperature equal to or higher than the melting point of the connection bumps 30, and a metal bond is formed between the wiring 15 and the connection bumps 30, thereby obtaining a semiconductor device (fourth step of the second embodiment).

上述した半導体装置の製造方法によれば、第一の実施形態の第三工程、又は、第二の実施形態の第四工程において、封止用樹脂60の研削を行うことにより、吸湿の有無によらず反りを小さくすることができる。これにより、反りの影響による剥離がより発生しやすい吸湿後でも、金属結合を形成する工程で想定される温度での剥離の発生を抑制することができる。 According to the above-mentioned method for manufacturing a semiconductor device, by grinding the sealing resin 60 in the third step of the first embodiment or the fourth step of the second embodiment, it is possible to reduce warping regardless of whether moisture absorption has occurred. This makes it possible to suppress the occurrence of peeling at the temperature expected in the process of forming the metal bond, even after moisture absorption, when peeling due to warping is more likely to occur.

ここで、封止用樹脂60が吸湿した後に、金属結合を形成する工程で想定される温度にさらされると、半導体チップ10と封止用樹脂60との熱膨張率の差がより大きくなるため、反りがより大きくなる傾向がある。これに対し、封止用樹脂60を研削することで、上記熱膨張率の差が発生しなくなる又は低減することができるため、反りを抑制することができる。また、剥離は、半導体部材と封止用樹脂60との界面で生じやすく、裏面側の半導体部材と封止用樹脂60との間、及び、基板側の半導体部材と封止用樹脂60との間で生じやすい。これに対し、上記の理由により反りを抑制できることで、基板側の半導体部材と封止用樹脂60との間の剥離の抑制が可能であると共に、裏面側の半導体部材と封止用樹脂60との界面をなくす又は裏面側の封止用樹脂60の厚さを減らすことで、剥離を抑制することができる。 Here, if the sealing resin 60 absorbs moisture and is exposed to the temperature expected in the process of forming a metal bond, the difference in thermal expansion coefficient between the semiconductor chip 10 and the sealing resin 60 becomes larger, and warping tends to become larger. In contrast, by grinding the sealing resin 60, the difference in thermal expansion coefficient can be eliminated or reduced, and warping can be suppressed. Peeling is likely to occur at the interface between the semiconductor member and the sealing resin 60, and is likely to occur between the semiconductor member on the back side and the sealing resin 60, and between the semiconductor member on the substrate side and the sealing resin 60. In contrast, by suppressing warping for the above reasons, peeling between the semiconductor member on the substrate side and the sealing resin 60 can be suppressed, and peeling can be suppressed by eliminating the interface between the semiconductor member on the back side and the sealing resin 60 or reducing the thickness of the sealing resin 60 on the back side.

また、第一及び第二の実施形態の製造方法では、上述した第一工程~第四工程を経て半導体装置を製造することで、一連のプロセスにおいて接続体及び半導体装置の反りを抑制することができる。また、上記反りを抑制できることから、封止用樹脂60の研削が容易に且つ精度良く実施可能となる。なお、上記反りを抑制できることから、封止用樹脂60の研削は、第一の実施形態の第三工程、又は、第二の実施形態の第四工程のいずれのタイミングで行ってもよい。 In addition, in the manufacturing methods of the first and second embodiments, by manufacturing a semiconductor device through the above-mentioned first to fourth steps, warping of the connector and the semiconductor device can be suppressed in a series of processes. Furthermore, since the above-mentioned warping can be suppressed, grinding of the sealing resin 60 can be performed easily and accurately. Since the above-mentioned warping can be suppressed, grinding of the sealing resin 60 may be performed at either the third step of the first embodiment or the fourth step of the second embodiment.

第一工程の一例を説明する。図6は、半導体チップに基板を仮圧着する工程の一例を示す工程図である。 An example of the first process will be described. Figure 6 is a process diagram showing an example of the process of temporarily bonding a substrate to a semiconductor chip.

まず、図6の(a)に示されるように、半導体チップ本体12、並びに、配線15及び接続バンプ30を有する半導体チップ10を、基板本体22、及び接続部としての配線15を有する基板20に、これらの間に接着剤層40を配置しながら重ねあわせて、積層体3を形成させる。半導体チップ10は、半導体ウエハのダイシングによって形成された後、ピックアップされて基板20上まで搬送され、接続バンプ30と基板20の配線15とが対向配置されるように、位置合わせされる。積層体3は、対向配置された一対の仮圧着用押圧部材としての圧着ヘッド41及びステージ42を有する押圧装置43のステージ42上で形成される。接続バンプ30は、半導体チップ本体12上に設けられた配線15上に設けられている。基板20の配線15は、基板本体22上の所定の位置に設けられている。接続バンプ30及び配線15は、それぞれ、金属材料によって形成された表面を有する。 6A, the semiconductor chip 10 having the semiconductor chip body 12, wiring 15 and connection bumps 30 is stacked on the substrate body 22 and the substrate 20 having the wiring 15 as a connection portion while disposing the adhesive layer 40 between them to form the laminate 3. The semiconductor chip 10 is formed by dicing the semiconductor wafer, and then picked up and transported to the substrate 20, and aligned so that the connection bumps 30 and the wiring 15 of the substrate 20 are arranged opposite each other. The laminate 3 is formed on the stage 42 of the pressing device 43 having a pair of pressure heads 41 and a stage 42 as temporary pressure pressing members arranged opposite each other. The connection bumps 30 are provided on the wiring 15 provided on the semiconductor chip body 12. The wiring 15 of the substrate 20 is provided at a predetermined position on the substrate body 22. The connection bumps 30 and the wiring 15 each have a surface formed of a metal material.

続いて、図6の(b)に示されるように、積層体3を、仮圧着用押圧部材としてのステージ42及び圧着ヘッド41で挟むことによって加熱及び加圧し、それにより半導体チップ10に基板20を仮圧着する。図6の実施形態の場合、圧着ヘッド41は、積層体3の半導体チップ10側に配置され、ステージ42は、積層体3の基板20側に配置されている。 Next, as shown in FIG. 6B, the laminate 3 is heated and pressurized by being sandwiched between a stage 42 and a bonding head 41, which serve as temporary bonding press members, thereby temporarily bonding the substrate 20 to the semiconductor chip 10. In the case of the embodiment of FIG. 6, the bonding head 41 is disposed on the semiconductor chip 10 side of the laminate 3, and the stage 42 is disposed on the substrate 20 side of the laminate 3.

ステージ42及び圧着ヘッド41のうち少なくとも一方が、仮圧着のために積層体3を加熱及び加圧する時に、半導体チップ10の接続バンプ30の表面を形成している金属材料の融点、及び基板20の接続部としての配線15の表面を形成している金属材料の融点よりも低い温度に加熱されてよい。 When at least one of the stage 42 and the bonding head 41 heats and presses the laminate 3 for temporary bonding, it may be heated to a temperature lower than the melting point of the metal material forming the surface of the connection bumps 30 of the semiconductor chip 10 and the melting point of the metal material forming the surface of the wiring 15 as the connection part of the substrate 20.

第一工程における仮圧着時に、圧着ツール(仮圧着用押圧部材)が(フィルム状接着剤付き)半導体チップ10をピックアップする際の温度(押圧部材の温度)は、圧着ツールの熱がコレット、半導体チップ10等に転写しないように低温であることが好ましい。一方、仮圧着時の温度(押圧部材の温度)は、フィルム状接着剤の流動性を高め、巻き込み時のボイドを排除できるよう、高温に加熱されてもよいが、フィルム状接着剤の反応開始温度よりも低い温度であることが好ましい。また、冷却時間を短縮するため、圧着ツールが半導体チップ10をピックアップする際の温度と仮圧着時の温度の差は小さくてもよい。その差が、100℃以下、又は60℃以下であってもよい。ピックアップする際と仮圧着時とで温度は一定であってもよい。両者の差が100℃以下である場合は、圧着ツールの冷却の時間が短縮されて、生産性がより向上する傾向がある。なお、反応開始温度とはDSC(パーキンエルマー社製、DSC-Pyirs1)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気又は窒素雰囲気の条件で測定したときのOn-set温度をいう。 During the temporary bonding in the first step, the temperature (temperature of the pressing member) when the bonding tool (temporary bonding pressing member) picks up the semiconductor chip 10 (with the film-like adhesive) is preferably low so that the heat of the bonding tool is not transferred to the collet, semiconductor chip 10, etc. On the other hand, the temperature (temperature of the pressing member) during temporary bonding may be heated to a high temperature so as to increase the fluidity of the film-like adhesive and eliminate voids during rolling, but it is preferable that the temperature is lower than the reaction start temperature of the film-like adhesive. In addition, in order to shorten the cooling time, the difference between the temperature when the bonding tool picks up the semiconductor chip 10 and the temperature during temporary bonding may be small. The difference may be 100°C or less, or 60°C or less. The temperature may be constant at the time of picking up and at the time of temporary bonding. If the difference between the two is 100°C or less, the cooling time of the bonding tool is shortened, and productivity tends to be improved. The reaction start temperature refers to the on-set temperature measured using a DSC (PerkinElmer, DSC-Pyrs1) with a sample weight of 10 mg, a heating rate of 10°C/min, and measurement atmosphere of air or nitrogen.

以上の観点から、ステージ42及び/又は圧着ヘッド41の温度は、半導体チップをピックアップする間は例えば30℃以上130℃以下で、仮圧着のために積層体3を加熱及び加圧する間は例えば50℃以上150℃以下であってもよい。 In view of the above, the temperature of the stage 42 and/or the bonding head 41 may be, for example, 30°C or higher and 130°C or lower while picking up the semiconductor chip, and may be, for example, 50°C or higher and 150°C or lower while heating and pressurizing the laminate 3 for temporary bonding.

第一工程における接続荷重は、バンプ数に依存するが、バンプの高さばらつき吸収、バンプ変形量の制御等を考慮して設定される。圧着の際に、ボイドを排除し、半導体チップ10、又は、半導体チップ10と基板20の接続部金属が接続バンプに接触するために、荷重は大きくしてもよい。荷重が大きいと、ボイドを排除し易く、接続部の金属と接続バンプとが接触し易い。例えば、半導体チップ10の1ピン(1バンプ)当り0.009Nから0.3Nであってもよい。 The connection load in the first step depends on the number of bumps, but is set taking into consideration the absorption of bump height variations and control of bump deformation. During compression, the load may be large in order to eliminate voids and bring the metal of the connection part of the semiconductor chip 10, or the semiconductor chip 10 and substrate 20, into contact with the connection bump. A large load makes it easier to eliminate voids and makes it easier for the metal of the connection part to come into contact with the connection bump. For example, it may be 0.009 N to 0.3 N per pin (bump) of the semiconductor chip 10.

仮圧着にかかる圧着時間は、生産性向上の観点から、短時間に設定してもよい。短時間の圧着時間とは、接続形成中に接続部が230℃以上に加熱される時間(例えば、はんだ使用時の時間)が5秒以下であることをいう。接続時間は、4秒以下、又は3秒以下であってもよい。また、各圧着時間が冷却時間よりも短時間であると、より本発明の製造方法の効果が発現し得る。 The pressure bonding time for temporary pressure bonding may be set to a short time from the viewpoint of improving productivity. A short pressure bonding time means that the time during which the connection portion is heated to 230°C or higher during connection formation (e.g., the time when soldering is used) is 5 seconds or less. The connection time may be 4 seconds or less, or 3 seconds or less. Furthermore, if each pressure bonding time is shorter than the cooling time, the effect of the manufacturing method of the present invention can be more effectively achieved.

第二工程時においては、封止仮接続体を形成するための金型に、第一工程後の仮接続体(半導体パッケージ)を搬入し、その上に封止用樹脂60を供給する。その後、封止用樹脂60を押し流し、硬化させることで、封止仮接続体を形成する。 In the second step, the temporary connection body (semiconductor package) after the first step is carried into a mold for forming the temporary sealed connection body, and sealing resin 60 is supplied onto it. The sealing resin 60 is then pushed out and hardened to form the temporary sealed connection body.

第一の実施形態における第三工程又は第二の実施形態における第四工程時の加熱処理には、封止仮接続体における接続バンプ30の金属の融点以上の温度が必要である。例えば、接続バンプ30がはんだバンプであれば、230℃以上330℃以下であってもよい。低温であると接続バンプ30の金属が溶融せず、十分な金属結合が形成されない傾向がある。 The heat treatment in the third step in the first embodiment or the fourth step in the second embodiment requires a temperature equal to or higher than the melting point of the metal of the connection bump 30 in the sealed temporary connection body. For example, if the connection bump 30 is a solder bump, the temperature may be 230°C or higher and 330°C or lower. If the temperature is low, the metal of the connection bump 30 does not melt, and there is a tendency that sufficient metal bonds are not formed.

上記第三工程又は第四工程における接続時間は生産性向上の観点から、短時間に設定してもよく、接続バンプ30(はんだバンプ)を溶融させ、酸化膜及び表面の不純物を除去し、金属接合を接続部に形成できる程度の時間としてもよい。なお、短時間での接続とは、接続形成時間(本圧着時間)中に、接続バンプ30がはんだバンプであれば230℃以上かかる時間が5秒以下であることをいう。接続時間は、4秒以下、又は3秒以下であってもよい。接続時間が短時間であるほど生産性が向上し易い。 The connection time in the third or fourth step may be set to a short time from the viewpoint of improving productivity, and may be a time sufficient to melt the connection bump 30 (solder bump), remove the oxide film and surface impurities, and form a metal bond at the connection portion. Note that connection in a short time means that the time during the connection formation time (main pressure bonding time) during which the connection bump 30 is a solder bump and is heated to 230°C or higher is 5 seconds or less. The connection time may be 4 seconds or less, or 3 seconds or less. The shorter the connection time, the easier it is to improve productivity.

加熱処理は、封止仮接続体の接続バンプ30の金属の融点以上の温度を加えることができれば特に制限されず、熱圧着機、リフロー炉、加圧オーブン等で行うことができる。熱圧着機では、局所的に熱を加えることができるため、反り低減が期待できる。そのため、反り低減の観点からは、熱圧着機であってもよい。一方、生産性向上の観点からは、一度に多くのパッケージを加熱処理できるリフロー炉及び加圧オーブンであってもよい。 The heat treatment is not particularly limited as long as it can be performed at a temperature equal to or higher than the melting point of the metal of the connection bumps 30 of the sealed temporary connection body, and can be performed using a thermocompression machine, a reflow furnace, a pressure oven, or the like. A thermocompression machine can apply heat locally, which is expected to reduce warping. Therefore, from the perspective of reducing warping, a thermocompression machine may be used. On the other hand, from the perspective of improving productivity, a reflow furnace or a pressure oven that can heat treat many packages at once may be used.

第一工程(仮圧着)では複数の半導体チップ10を圧着してもよい。この場合、例えば、ウエハ、インターポーザ、又、マップ基板上で、平面的に複数の半導体チップ10を一つずつ仮圧着(第一工程)し、その後、一括で複数のチップを封止(第二工程)してもよい。 In the first step (preliminary bonding), multiple semiconductor chips 10 may be bonded together. In this case, for example, multiple semiconductor chips 10 may be preliminarily bonded one by one in a planar manner on a wafer, interposer, or map substrate (first step), and then the multiple chips may be sealed together (second step).

また、TSV構造のパッケージで多く見られるスタック圧着では、立体的に複数の半導体チップ10を圧着する。この場合も複数の半導体チップ10を一つずつ積み重ねて圧着(第一工程)し、その後、複数のチップを封止(第二工程)してもよい。 In addition, in stack bonding, which is often seen in packages with a TSV structure, multiple semiconductor chips 10 are bonded three-dimensionally. In this case, multiple semiconductor chips 10 may also be stacked one by one and bonded together (first step), and then the multiple chips may be sealed (second step).

第三の実施形態の半導体装置の製造方法は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が互いに電気的に接続された半導体装置の製造方法であって、上記接続部は金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続部の金属の融点より低い温度で、それぞれの上記接続部が互いに接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体を上記接続部の金属の融点以上の温度で加熱し、封止接続体を得る第三工程と、
(d)上記封止接続体における上記封止用樹脂の少なくとも一部を研削する第四工程と、
を備える。
A method for manufacturing a semiconductor device according to a third embodiment is a method for manufacturing a semiconductor device including a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other, or a method for manufacturing a semiconductor device including a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other, the connection portions being made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection portion so that the connection portions are in contact with each other, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection portion to obtain a sealed connection body;
(d) a fourth step of grinding at least a portion of the sealing resin in the sealed connection body;
Equipped with.

また、第四の実施形態の半導体装置の製造方法は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの上記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの上記接続部が互いに電気的に接続された半導体装置の製造方法であって、上記接続部は金属からなり、
(a)上記半導体チップ及び上記配線回路基板、又は、上記半導体チップ同士を、間に半導体用接着剤を介した状態で、上記接続部の金属の融点より低い温度で、それぞれの上記接続部が互いに接触するように圧着し、仮接続体を得る第一工程と、
(b)上記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)上記封止仮接続体における上記封止用樹脂の少なくとも一部を研削する第三工程と、
(d)上記封止仮接続体を上記接続部の金属の融点以上の温度で加熱し、封止接続体を得る第四工程と、
を備える。
A fourth embodiment of the manufacturing method of a semiconductor device includes a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, and the connection portions are electrically connected to each other, or a semiconductor device includes a plurality of semiconductor chips having connection portions, and the connection portions are electrically connected to each other, the connection portions being made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection portion so that the connection portions are in contact with each other, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of grinding at least a portion of the sealing resin in the sealed temporary connection body;
(d) a fourth step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection portion to obtain a sealed connection body;
Equipped with.

上記第三及び第四の実施形態の半導体装置の製造方法により、例えば図1(b)又は図2(b)に示される半導体装置を得ることができる。第三の実施形態は、接続バンプ30を介さずに接続部同士が接続される点を除き、第一の実施形態と同様である。第四の実施形態は、接続バンプ30を介さずに接続部同士が接続される点を除き、第二の実施形態と同様である。 By the manufacturing methods of the semiconductor device of the third and fourth embodiments described above, it is possible to obtain a semiconductor device as shown in, for example, FIG. 1(b) or FIG. 2(b). The third embodiment is similar to the first embodiment, except that the connection parts are connected to each other without the connection bumps 30. The fourth embodiment is similar to the second embodiment, except that the connection parts are connected to each other without the connection bumps 30.

<半導体用接着剤>
半導体用接着剤は、重量平均分子量10000以下の化合物及び硬化剤をはじめ、下記のとおり様々な成分を含有し得る。
<Adhesive for semiconductors>
The adhesive for semiconductors may contain various components as described below, including a compound having a weight-average molecular weight of 10,000 or less and a curing agent.

(重量平均分子量10000以下の化合物)
重量平均分子量10000以下の化合物としては特に制限はないが、共に含有される硬化剤と反応するものである。重量平均分子量が10000以下と小さい成分は加熱時に分解等してボイドの原因となり得るが、硬化剤と反応することで高い耐熱性が確保され易い。このような化合物としては、例えば、エポキシ樹脂、(メタ)アクリル化合物、等が挙げられる。
(Compounds with weight average molecular weight of 10,000 or less)
There is no particular limitation on the compound having a weight average molecular weight of 10,000 or less, but it is one that reacts with the curing agent contained in the composition. A component having a weight average molecular weight as small as 10,000 or less may decompose during heating and cause voids, but it is easy to ensure high heat resistance by reacting with the curing agent. Examples of such compounds include epoxy resins and (meth)acrylic compounds.

(i)エポキシ樹脂
エポキシ樹脂としては、分子内に2個以上のエポキシ基を有するものであれば特に制限はない。エポキシ樹脂としては、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型、ジシクロペンタジエン型、各種多官能エポキシ樹脂等を使用することができる。これらは単独又は2種以上の混合体として使用することができる。耐熱性、取り扱い性の観点から、ビスフェノールF型、フェノールノボラック型、クレゾールノボラック型、ビフェニル型、トリフェニルメタン型から選択してもよい。エポキシ樹脂の配合量は、半導体用接着剤の全体100質量部に対して、例えば10~50質量部とすることができる。10質量部以上の場合、硬化成分が十分に存在するため、硬化後も樹脂の流動を十分に制御し易く、50質量部以下では、硬化物が硬くなりすぎず、パッケージの反りをより抑制できる傾向がある。
(i) Epoxy resin There is no particular restriction on the epoxy resin as long as it has two or more epoxy groups in the molecule. For example, bisphenol A type, bisphenol F type, naphthalene type, phenol novolac type, cresol novolac type, phenol aralkyl type, biphenyl type, triphenylmethane type, dicyclopentadiene type, various polyfunctional epoxy resins, etc. can be used as the epoxy resin. These can be used alone or as a mixture of two or more types. From the viewpoint of heat resistance and handling, it may be selected from bisphenol F type, phenol novolac type, cresol novolac type, biphenyl type, and triphenylmethane type. The amount of epoxy resin to be blended can be, for example, 10 to 50 parts by mass with respect to 100 parts by mass of the total adhesive for semiconductors. When it is 10 parts by mass or more, since the curing component is sufficiently present, it is easy to sufficiently control the flow of the resin even after curing, and when it is 50 parts by mass or less, the cured product does not become too hard, and the warping of the package tends to be more suppressed.

(ii)(メタ)アクリル化合物
(メタ)アクリル化合物としては、分子内に1個以上の(メタ)アクリロイル基を有するものであれば特に制限はない。(メタ)アクリル化合物としては、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型、ジシクロペンタジエン型、フルオレン型、アダマンタン型、各種多官能アクリル化合物等を使用することができる。これらは単独又は2種以上の混合体として使用することができる。(メタ)アクリル化合物の配合量は、半導体用接着剤の全体100質量部に対して、10~50質量部、又は15~40質量部であってもよい。10質量部以上の場合、硬化成分が十分に存在するため、硬化後も樹脂の流動を十分に制御し易くなる。50質量部以下では、硬化物が硬くなりすぎず、パッケージの反りを更に抑制できる。
(ii) (Meth)acrylic compound The (meth)acrylic compound is not particularly limited as long as it has one or more (meth)acryloyl groups in the molecule. As the (meth)acrylic compound, for example, bisphenol A type, bisphenol F type, naphthalene type, phenol novolac type, cresol novolac type, phenol aralkyl type, biphenyl type, triphenylmethane type, dicyclopentadiene type, fluorene type, adamantane type, various polyfunctional acrylic compounds, etc. can be used. These can be used alone or as a mixture of two or more. The amount of the (meth)acrylic compound may be 10 to 50 parts by mass, or 15 to 40 parts by mass, relative to 100 parts by mass of the total adhesive for semiconductors. When the amount is 10 parts by mass or more, the curing component is sufficiently present, so that the flow of the resin after curing can be easily controlled sufficiently. When the amount is 50 parts by mass or less, the cured product does not become too hard, and warping of the package can be further suppressed.

(メタ)アクリル化合物は室温(25℃)で固形であってもよい。液状に比べて固形の方が、ボイドが発生し難く、また、硬化前(Bステージ)の半導体用接着剤の粘性(タック)が小さく取り扱いに優れる。 The (meth)acrylic compound may be solid at room temperature (25°C). A solid compound is less likely to cause voids than a liquid compound, and the adhesive for semiconductors has low viscosity (tack) before curing (B stage), making it easier to handle.

(メタ)アクリル化合物の官能基数は3以下であってもよい。官能基数が3以下であると、短時間での硬化が十分に進行し、硬化反応率の低下(硬化のネットワークが急速に進み、未反応基が残存する場合がある)をより抑制し易いため、硬化物特性がより向上し易い。 The number of functional groups of the (meth)acrylic compound may be 3 or less. When the number of functional groups is 3 or less, curing proceeds sufficiently in a short time, and it is easier to suppress a decrease in the curing reaction rate (the curing network may proceed too quickly, leaving unreacted groups), and the properties of the cured product are more likely to be improved.

重量平均分子量10000以下の化合物の重量平均分子量は、耐熱性、流動性の観点から、100~9000、又は300~7000であってもよい。重量平均分子量の測定方法は、後述する重量平均分子量10000超の高分子量成分の重量平均分子量の測定方法と同様である。 The weight average molecular weight of a compound having a weight average molecular weight of 10,000 or less may be 100 to 9,000, or 300 to 7,000, from the viewpoint of heat resistance and fluidity. The method for measuring the weight average molecular weight is the same as the method for measuring the weight average molecular weight of a high molecular weight component having a weight average molecular weight of more than 10,000, which will be described later.

(硬化剤)
硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤及びホスフィン系硬化剤、アゾ化合物、有機過酸化物等が挙げられる。
(Hardening agent)
Examples of the curing agent include phenolic resin-based curing agents, acid anhydride-based curing agents, amine-based curing agents, imidazole-based curing agents, phosphine-based curing agents, azo compounds, and organic peroxides.

(i)フェノール樹脂系硬化剤
フェノール樹脂系硬化剤としては、分子内に2個以上のフェノール性水酸基を有するものであれば特に制限はない。フェノール樹脂系硬化剤としては、例えば、フェノールノボラック、クレゾールノボラック、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール及び各種多官能フェノール樹脂を使用することができる。これらは単独で又は2種以上の混合物として使用することができる。
(i) Phenol Resin Curing Agent The phenol resin curing agent is not particularly limited as long as it has two or more phenolic hydroxyl groups in the molecule. For example, phenol novolac, cresol novolac, phenol aralkyl resin, cresol naphthol formaldehyde polycondensate, triphenylmethane type polyfunctional phenol, and various polyfunctional phenol resins can be used as the phenol resin curing agent. These can be used alone or as a mixture of two or more kinds.

上記エポキシ樹脂に対するフェノール樹脂系硬化剤の当量比(フェノール性水酸基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から、0.3~1.5、0.4~1.0、又は0.5~1.0であってもよい。当量比が0.3以上であると、硬化性が向上し接着力がより向上する傾向があり、1.5以下であると未反応のフェノール性水酸基が過剰に残存することがなく、吸水率が低く抑えられ、絶縁信頼性がより向上する傾向がある。 The equivalent ratio of the phenolic resin-based curing agent to the epoxy resin (phenolic hydroxyl group/epoxy group, molar ratio) may be 0.3 to 1.5, 0.4 to 1.0, or 0.5 to 1.0 from the viewpoint of good curing properties, adhesion, and storage stability. When the equivalent ratio is 0.3 or more, the curing properties tend to be improved and the adhesive strength tends to be further improved, and when it is 1.5 or less, there is no excess of unreacted phenolic hydroxyl groups remaining, the water absorption rate is kept low, and insulation reliability tends to be further improved.

(ii)酸無水物系硬化剤
酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物及びエチレングリコールビスアンヒドロトリメリテートを使用することができる。これらは単独で又は2種以上の混合物として使用することができる。
(ii) Acid anhydride-based curing agent Examples of the acid anhydride-based curing agent include methylcyclohexanetetracarboxylic dianhydride, trimellitic anhydride, pyromellitic anhydride, benzophenonetetracarboxylic dianhydride, and ethylene glycol bisanhydrotrimellitate. These may be used alone or in combination of two or more.

上記エポキシ樹脂に対する酸無水物系硬化剤の当量比(酸無水物基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から、0.3~1.5、0.4~1.0、又は0.5~1.0であってもよい。当量比が0.3以上であると、硬化性が向上し接着力がより向上する傾向があり、1.5以下であると未反応の酸無水物が過剰に残存することがなく、吸水率が低く抑えられ、絶縁信頼性がより向上する傾向がある。 The equivalent ratio of the acid anhydride curing agent to the epoxy resin (acid anhydride group/epoxy group, molar ratio) may be 0.3 to 1.5, 0.4 to 1.0, or 0.5 to 1.0 from the viewpoint of good curability, adhesion, and storage stability. When the equivalent ratio is 0.3 or more, the curability tends to be improved and the adhesive strength tends to be further improved, and when it is 1.5 or less, there is no excess unreacted acid anhydride remaining, the water absorption rate is kept low, and insulation reliability tends to be further improved.

(iii)アミン系硬化剤
アミン系硬化剤としては、例えばジシアンジアミドを使用することができる。
(iii) Amine-Based Curing Agent As the amine-based curing agent, for example, dicyandiamide can be used.

上記エポキシ樹脂に対するアミン系硬化剤の当量比(アミン/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から0.3~1.5、0.4~1.0、又は0.5~1.0であってもよい。当量比が0.3以上であると、硬化性が向上し接着力がより向上する傾向があり、1.5以下であると未反応のアミンが過剰に残存することがなく、絶縁信頼性がより向上する傾向がある。 The equivalent ratio of the amine-based curing agent to the epoxy resin (amine/epoxy group, molar ratio) may be 0.3 to 1.5, 0.4 to 1.0, or 0.5 to 1.0 from the viewpoint of good curability, adhesion, and storage stability. When the equivalent ratio is 0.3 or more, the curability tends to be improved and the adhesive strength tends to be further improved, and when it is 1.5 or less, no excessive unreacted amine remains, and the insulation reliability tends to be further improved.

(iv)イミダゾール系硬化剤
イミダゾール系硬化剤としては、例えば、2-フェニルイミダゾール、2-フェニル-4-メチルイミダゾール、1-ベンジル-2-メチルイミダゾール、1-ベンジル-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾール、1-シアノ-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾールトリメリテイト、1-シアノエチル-2-フェニルイミダゾリウムトリメリテイト、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-ウンデシルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-エチル-4’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体、2-フェニルイミダゾールイソシアヌル酸付加体、2-フェニル-4,5-ジヒドロキシメチルイミダゾール、2-フェニル-4-メチル-5-ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。これらの中でも、優れた硬化性、保存安定性及び接続信頼性の観点から、1-シアノエチル-2-ウンデシルイミダゾール、1-シアノ-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾールトリメリテイト、1-シアノエチル-2-フェニルイミダゾリウムトリメリテイト、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-エチル-4’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体、2-フェニルイミダゾールイソシアヌル酸付加体、2-フェニル-4,5-ジヒドロキシメチルイミダゾール及び2-フェニル-4-メチル-5-ヒドロキシメチルイミダゾールから選択してもよい。これらは単独で又は2種以上を併用して用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤としてもよい。
(iv) Imidazole-Based Curing Agents Examples of imidazole-based curing agents include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6 -[2'-undecylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, and adducts of epoxy resins and imidazoles. Among these, from the viewpoint of excellent curing properties, storage stability and connection reliability, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole and 2-phenyl-4-methyl-5-hydroxymethylimidazole may be selected. These may be used alone or in combination of two or more kinds. They may also be microencapsulated to form latent curing agents.

イミダゾール系硬化剤の含有量は、エポキシ樹脂100質量部に対して、0.1~20質量部、又は0.1~10質量部であってもよい。イミダゾール系硬化剤の含有量が0.1質量部以上であると硬化性が向上する傾向があり、20質量部以下であると金属接合が形成される前に半導体用接着剤が硬化し難いため、接続不良が発生し難い傾向がある。 The content of the imidazole-based curing agent may be 0.1 to 20 parts by mass, or 0.1 to 10 parts by mass, per 100 parts by mass of the epoxy resin. If the content of the imidazole-based curing agent is 0.1 parts by mass or more, the curing property tends to be improved, and if it is 20 parts by mass or less, the semiconductor adhesive is unlikely to cure before the metal bond is formed, so that poor connection tends to be unlikely to occur.

(v)ホスフィン系硬化剤
ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ(4-メチルフェニル)ボレート及びテトラフェニルホスホニウム(4-フルオロフェニル)ボレートが挙げられる。
(v) Phosphine-Based Curing Agents Examples of phosphine-based curing agents include triphenylphosphine, tetraphenylphosphonium tetraphenylborate, tetraphenylphosphonium tetra(4-methylphenyl)borate, and tetraphenylphosphonium(4-fluorophenyl)borate.

ホスフィン系硬化剤の含有量は、エポキシ樹脂100質量部に対して、0.1~10質量部、又は0.1~5質量部であってもよい。ホスフィン系硬化剤の含有量が0.1質量部以上であると硬化性が向上する傾向があり、10質量部以下であると金属接合が形成される前に半導体用接着剤が硬化し難いため、接続不良が発生し難い傾向がある。 The content of the phosphine-based curing agent may be 0.1 to 10 parts by mass, or 0.1 to 5 parts by mass, per 100 parts by mass of the epoxy resin. If the content of the phosphine-based curing agent is 0.1 parts by mass or more, the curing property tends to be improved, and if it is 10 parts by mass or less, the semiconductor adhesive is unlikely to cure before the metal bond is formed, so that poor connection tends to be unlikely to occur.

フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ1種を単独で又は2種以上の混合物として使用することができる。イミダゾール系硬化剤及びホスフィン系硬化剤はそれぞれ単独で用いてもよいが、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。 The phenolic resin-based hardener, acid anhydride-based hardener, and amine-based hardener can each be used alone or in a mixture of two or more. The imidazole-based hardener and phosphine-based hardener can each be used alone, but can also be used together with the phenolic resin-based hardener, acid anhydride-based hardener, or amine-based hardener.

(vi)有機過酸化物
有機過酸化物としては、例えば、ケトンパーオキサイド、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネイト、パーオキシエステル等が挙げられる。保存安定性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイド、パーオキシエステルから選択してもよい。さらに、耐熱性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイドから選択してもよい。
(vi) Organic peroxides Examples of organic peroxides include ketone peroxides, peroxyketals, hydroperoxides, dialkyl peroxides, diacyl peroxides, peroxydicarbonates, and peroxyesters. From the viewpoint of storage stability, the organic peroxides may be selected from hydroperoxides, dialkyl peroxides, and peroxyesters. Furthermore, from the viewpoint of heat resistance, the organic peroxides may be selected from hydroperoxides and dialkyl peroxides.

有機過酸化物の含有量は(メタ)アクリル化合物の全質量に対して0.5~10質量%、又は1~5質量%であってもよい。0.5質量%以上の場合、十分に硬化が進行し易く、10質量%以下の場合、硬化が急激に進行して反応点が多くなるために分子鎖が短くなったり、未反応基が残存したりして信頼性が低下することを抑制できる傾向がある。 The content of the organic peroxide may be 0.5 to 10% by mass, or 1 to 5% by mass, based on the total mass of the (meth)acrylic compound. If it is 0.5% by mass or more, curing tends to proceed sufficiently, while if it is 10% by mass or less, curing tends to proceed too quickly, resulting in an increase in the number of reaction points, which in turn leads to shorter molecular chains and residual unreacted groups, which tends to prevent a decrease in reliability.

上記有機過酸化物は単独又は2種以上の混合体として使用することができる。 The above organic peroxides can be used alone or as a mixture of two or more.

エポキシ樹脂及び(メタ)アクリル化合物と、硬化剤(i)~(vi)との組み合わせは、硬化が進行すれば特に制限はない。エポキシ樹脂と組み合わせる硬化剤は、取り扱い性、保存安定性、硬化性の観点から、フェノールとイミダゾール、酸無水物とイミダゾール、アミンとイミダゾール、又はイミダゾール単独から選択してもよい。短時間で接続すると生産性が向上することから、速硬化性に優れたイミダゾールを単独で用いてもよい。短時間で硬化すると低分子成分等の揮発分が抑制できることから、ボイド発生抑制も可能である。(メタ)アクリル化合物と組み合わせる硬化剤は、取り扱い性、保存安定性の観点から、有機過酸化物であってもよい。 The combination of the epoxy resin and (meth)acrylic compound with the curing agents (i) to (vi) is not particularly limited as long as the curing proceeds. The curing agent to be combined with the epoxy resin may be selected from phenol and imidazole, acid anhydride and imidazole, amine and imidazole, or imidazole alone, from the viewpoints of handling, storage stability, and curing properties. Since productivity improves when the connection is made in a short time, imidazole, which has excellent fast curing properties, may be used alone. Since volatile components such as low molecular weight components can be suppressed by curing in a short time, it is also possible to suppress the generation of voids. The curing agent to be combined with the (meth)acrylic compound may be an organic peroxide, from the viewpoints of handling and storage stability.

硬化反応率は80%以上、又は90%以上であってもよい。200℃(はんだ溶融温度以下)/5sの硬化反応率が80%以上であると、接続時(はんだ溶融温度以上)ではんだが流動・飛散が起こり難く、接続不良及び絶縁信頼性不良が発生し難い傾向がある。 The curing reaction rate may be 80% or more, or 90% or more. If the curing reaction rate at 200°C (below the solder melting temperature)/5s is 80% or more, the solder is less likely to flow or splash when connected (above the solder melting temperature), and connection failures and poor insulation reliability tend not to occur.

硬化系はラジカル重合系であってもよい。例えば、重量平均分子量10000以下の化合物としては、アニオン重合のエポキシ樹脂(エポキシ-硬化剤の硬化系)と比較してラジカル重合の(メタ)アクリル化合物(アクリル-過酸化物の硬化系)が好ましい。アクリル硬化系の方が硬化反応率が高いため、ボイドをより抑制し易く、接続部金属の流動・飛散がより抑制し易い。アニオン重合のエポキシ樹脂等を含有すると、硬化反応率が80%以上になる事が難しい場合がある。エポキシ樹脂を併用する場合には、(メタ)アクリル化合物80質量部に対してエポキシ樹脂は20質量部以下であってもよい。アクリル硬化系を単独で用いてもよい。 The curing system may be a radical polymerization system. For example, as a compound with a weight average molecular weight of 10,000 or less, a radical polymerization (meth)acrylic compound (acrylic-peroxide curing system) is preferable compared to an anionic polymerization epoxy resin (epoxy-curing agent curing system). The acrylic curing system has a higher curing reaction rate, so it is easier to suppress voids and easier to suppress the flow and scattering of metal at the connection part. If an anionic polymerization epoxy resin is contained, it may be difficult to achieve a curing reaction rate of 80% or more. When an epoxy resin is used in combination, the epoxy resin may be 20 parts by mass or less for 80 parts by mass of the (meth)acrylic compound. The acrylic curing system may be used alone.

(シラノール化合物)
シラノール化合物は、下記一般式(1)で表されるものである。

Figure 0007547876000002

[式中、Rはアルキル基又はフェニル基を示し、Rはアルキレン基を示す。] (Silanol Compound)
The silanol compound is represented by the following general formula (1).
Figure 0007547876000002

[In the formula, R 1 represents an alkyl group or a phenyl group, and R 2 represents an alkylene group.]

シラノール化合物は、耐熱性の観点から、25℃で固形であってもよい。Rは耐熱性、流動性の観点からアルキル基又はフェニル基であってもよい。アルキル基とフェニル基の混合でもよい。Rで示される基としては、例えば、フェニル系、プロピル系、フェニルプロピル系、フェニルメチル系等が挙げられる。Rは特に制限はない。耐熱性の観点から重量平均分子量100~5000のアルキレン基であってもよい。高反応性(硬化物強度)の観点から3官能シラノールであってもよい。 The silanol compound may be solid at 25°C from the viewpoint of heat resistance. R1 may be an alkyl group or a phenyl group from the viewpoint of heat resistance and fluidity. It may be a mixture of an alkyl group and a phenyl group. Examples of groups represented by R1 include phenyl, propyl, phenylpropyl, and phenylmethyl groups. R2 is not particularly limited. It may be an alkylene group having a weight average molecular weight of 100 to 5000 from the viewpoint of heat resistance. It may be a trifunctional silanol from the viewpoint of high reactivity (strength of the cured product).

半導体用接着剤にシラノール化合物を添加することで、流動性が向上しボイド抑制性と高接続性が向上する。流動性が向上する(粘度が下がる)とチップコンタクト時に巻き込んだボイドを排除し易くなる。耐熱性の高い(熱重量減少量の小さい)シラノール化合物を用いることでボイド発生をより抑制できる。熱重量減少量が小さいと揮発分が少ないためボイドが減少し、信頼性(耐リフロ性)もより向上する。 By adding a silanol compound to semiconductor adhesives, fluidity is improved, leading to improved void suppression and high connectivity. Improved fluidity (reduced viscosity) makes it easier to eliminate voids that are trapped during chip contact. Using a silanol compound with high heat resistance (small thermal weight loss) can further suppress the occurrence of voids. Small thermal weight loss means less volatile matter, which reduces voids and also improves reliability (reflow resistance).

シラノール化合物の含有量は、半導体用接着剤総量を基準として2~20質量%であってもよく、高流動化と硬化物強度(接着力等)の観点から、2~10質量%、又は2~9質量%であってもよい。含有量が2質量%以上であると効果(高流動化)が発現し易く、20質量%以下であると硬化強度が増加して高い接着力が発現する傾向がある。含有量がある程度少ないと、エポキシ樹脂又はアクリル樹脂の硬化物の比率が大きくなるため、より高い接着力が発現されると推測される。 The content of the silanol compound may be 2-20% by mass based on the total amount of the semiconductor adhesive, and from the viewpoint of high fluidity and hardened strength (adhesive strength, etc.), it may be 2-10% by mass or 2-9% by mass. If the content is 2% by mass or more, the effect (high fluidity) is likely to be realized, and if it is 20% by mass or less, the hardened strength increases and high adhesive strength tends to be realized. If the content is relatively small, the proportion of the hardened epoxy resin or acrylic resin increases, and it is presumed that higher adhesive strength is realized.

(重量平均分子量10000超の高分子量成分)
重量平均分子量10000超の高分子量成分は、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、アクリルゴム等が挙げられる。その中でも耐熱性及びフィルム形成性に優れるエポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂、ポリカルボジイミド樹脂等から選択してもよい。さらに耐熱性、フィルム形成性に優れるエポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴムから選択してもよい。これらの高分子量成分は単独又は2種以上の混合体又は共重合体として使用することもできる。
(High molecular weight component having a weight average molecular weight of more than 10,000)
Examples of the high molecular weight component having a weight average molecular weight of more than 10,000 include epoxy resin, phenoxy resin, polyimide resin, polyamide resin, polycarbodiimide resin, cyanate ester resin, acrylic resin, polyester resin, polyethylene resin, polyethersulfone resin, polyetherimide resin, polyvinyl acetal resin, urethane resin, acrylic rubber, etc. Among them, epoxy resin, phenoxy resin, polyimide resin, acrylic resin, acrylic rubber, cyanate ester resin, polycarbodiimide resin, etc., which are excellent in heat resistance and film formability, may be selected. Furthermore, epoxy resin, phenoxy resin, polyimide resin, acrylic resin, acrylic rubber, which are excellent in heat resistance and film formability, may be selected. These high molecular weight components can be used alone or as a mixture or copolymer of two or more kinds.

半導体用接着剤がエポキシ樹脂を含む場合、重量平均分子量10000超の高分子量成分とエポキシ樹脂の質量比は、特に制限されない。フィルム状を保持し易いことから、重量平均分子量10000超の高分子量成分1質量部に対して、エポキシ樹脂が0.01~5質量部、0.05~4質量部、又は0.1~3質量部であってもよい。この質量比が0.01質量部以上であると、硬化性が向上して接着力が更に向上する傾向がある。この質量比が5質量部以下であると、フィルム形成性及び膜形成性が特に優れる傾向がある。 When the semiconductor adhesive contains an epoxy resin, the mass ratio of the high molecular weight component having a weight average molecular weight of more than 10,000 to the epoxy resin is not particularly limited. Since the film shape is easily maintained, the epoxy resin may be 0.01 to 5 parts by mass, 0.05 to 4 parts by mass, or 0.1 to 3 parts by mass per part by mass of the high molecular weight component having a weight average molecular weight of more than 10,000. If this mass ratio is 0.01 parts by mass or more, the curing property tends to be improved and the adhesive strength tends to be further improved. If this mass ratio is 5 parts by mass or less, the film-forming property and the membrane-forming property tend to be particularly excellent.

半導体用接着剤が(メタ)アクリル化合物を含む場合、重量平均分子量10000超の高分子量成分と(メタ)アクリル化合物の質量比は、特に制限されない。重量平均分子量10000超の高分子量成分1質量部に対して、(メタ)アクリル化合物は0.01~10質量部、0.05~5質量部、又は0.1~5質量部であってもよい。この質量比が0.01質量部以上であると、硬化性が向上して接着力が更に向上する傾向がある。この質量比が10質量部より大きいとフィルム形成性が特に優れる傾向がある。 When the semiconductor adhesive contains a (meth)acrylic compound, the mass ratio of the high molecular weight component having a weight average molecular weight of more than 10,000 to the (meth)acrylic compound is not particularly limited. The (meth)acrylic compound may be 0.01 to 10 parts by mass, 0.05 to 5 parts by mass, or 0.1 to 5 parts by mass per part by mass of the high molecular weight component having a weight average molecular weight of more than 10,000. If this mass ratio is 0.01 parts by mass or more, the curing property tends to be improved and the adhesive strength tends to be further improved. If this mass ratio is more than 10 parts by mass, the film formability tends to be particularly excellent.

重量平均分子量10000超の高分子量成分のガラス転移温度(Tg)は、半導体用接着剤の基板及びチップへの貼付性に優れる観点から、120℃以下、100℃以下、又は85℃以下であってもよい。Tgが120℃以下であると、半導体チップに形成されたバンプ、基板に形成された電極又は配線パターン等の凹凸を接着剤組成物により埋め込み易くなるため、気泡が残存し難くなりボイドが発生し難くなる傾向がある。なお、上記Tgとは、DSC(パーキンエルマー社製DSC-7型)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気の条件で測定したときのTgである。 The glass transition temperature (Tg) of the high molecular weight component having a weight average molecular weight of more than 10,000 may be 120°C or less, 100°C or less, or 85°C or less, from the viewpoint of excellent adhesion of the semiconductor adhesive to the substrate and chip. If the Tg is 120°C or less, the adhesive composition is more likely to fill the unevenness of bumps formed on a semiconductor chip, electrodes or wiring patterns formed on a substrate, etc., and therefore air bubbles are less likely to remain and voids are less likely to occur. The above Tg is the Tg measured using a DSC (PerkinElmer DSC-7 type) under the conditions of a sample amount of 10 mg, a heating rate of 10°C/min, and a measurement atmosphere of air.

重量平均分子量10000超の高分子量成分の重量平均分子量は、ポリスチレン換算で10000超であるが、単独でより良好なフィルム形成性を示すために、30000以上、40000以上、又は50000以上であってもよい。重量平均分子量が10000を超える場合にはフィルム形成性が特に優れる傾向がある。なお、本明細書において、重量平均分子量とは、高速液体クロマトグラフィー(島津製作所製C-R4A)を用いて、ポリスチレン換算で測定したときの重量平均分子量を意味する。 The weight average molecular weight of the high molecular weight component having a weight average molecular weight of more than 10,000 is more than 10,000 in polystyrene equivalent, but may be 30,000 or more, 40,000 or more, or 50,000 or more in order to show better film formability by itself. When the weight average molecular weight exceeds 10,000, the film formability tends to be particularly excellent. In this specification, the weight average molecular weight means the weight average molecular weight measured in polystyrene equivalent using high performance liquid chromatography (Shimadzu Corporation C-R4A).

半導体用接着剤にはフラックス成分、すなわち、フラックス活性(酸化物及び不純物を除去する活性)を示す化合物であるフラックス活性剤を含有することができる。フラックス活性剤としては、イミダゾール類及びアミン類のように非共有電子対を有する含窒素化合物、カルボン酸類、フェノール類、並びにアルコール類が挙げられる。アルコール等に比べて有機酸の方がフラックス活性を強く発現し、接続性がより向上する傾向がある。カルボン酸は、接続性及び安定性をより向上させることができる。 Semiconductor adhesives can contain flux components, i.e., flux activators, which are compounds that exhibit flux activity (activity to remove oxides and impurities). Examples of flux activators include nitrogen-containing compounds with unshared electron pairs, such as imidazoles and amines, carboxylic acids, phenols, and alcohols. Compared to alcohols, organic acids tend to exhibit stronger flux activity and improve connectivity. Carboxylic acids can further improve connectivity and stability.

半導体用接着剤には、粘度及び硬化物の物性を制御するため、並びに、半導体チップ同士又は半導体チップと基板とを接続した際のボイドの発生及び吸湿率の抑制のために、フィラを配合してもよい。絶縁性無機フィラとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ、窒化ホウ素等が挙げられ、その中でも、取扱い性の観点から、シリカ、アルミナ、酸化チタン、窒化ホウ素等から選択してもよいし、形状統一性(取扱い性)の観点から、シリカ、アルミナ、窒化ホウ素から選択してもよい。ウィスカーとしてはホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム、窒化ホウ素等が挙げられる。樹脂フィラとしては、ポリウレタン、ポリイミド、メタクリル酸メチル樹脂、メタクリル酸メチル-ブタジエン-スチレン共重合樹脂(MBS)等を用いることができる。これらのフィラ及びウィスカーは単独又は2種以上の混合体として使用することもできる。フィラの形状、粒径、及び配合量については、特に制限されない。 A filler may be blended into the semiconductor adhesive to control the viscosity and physical properties of the cured product, and to suppress the generation of voids and moisture absorption rate when semiconductor chips are connected to each other or when a semiconductor chip is connected to a substrate. Examples of insulating inorganic fillers include glass, silica, alumina, titanium oxide, carbon black, mica, boron nitride, etc. Among them, from the viewpoint of handleability, silica, alumina, titanium oxide, boron nitride, etc. may be selected, and from the viewpoint of shape uniformity (handleability), silica, alumina, boron nitride may be selected. Examples of whiskers include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, boron nitride, etc. Examples of resin fillers that can be used include polyurethane, polyimide, methyl methacrylate resin, methyl methacrylate-butadiene-styrene copolymer resin (MBS), etc. These fillers and whiskers can be used alone or as a mixture of two or more types. There are no particular restrictions on the shape, particle size, and amount of the filler.

分散性及び接着力向上の観点から、表面処理フィラであってもよい。表面処理としては、グリシジル系(エポキシ系)、アミン系、フェニル系、フェニルアミノ系、アクリル系、ビニル系等が挙げられる。 From the viewpoint of improving dispersibility and adhesive strength, the filler may be surface-treated. Examples of surface treatments include glycidyl-based (epoxy-based), amine-based, phenyl-based, phenylamino-based, acrylic-based, vinyl-based, etc.

これらのフィラ及びウィスカーは単独又は2種以上の混合体として使用することもできる。フィラの形状、粒径、及び配合量については、特に制限されない。また、表面処理によって物性を適宜調整してもよい。 These fillers and whiskers can be used alone or as a mixture of two or more types. There are no particular restrictions on the shape, particle size, or amount of the filler. In addition, the physical properties may be appropriately adjusted by surface treatment.

粒径に関しては、フリップチップ接続時のかみ込み防止の観点から、平均粒径が1.5μm以下であってもよく、視認性(透明性)の観点から、平均粒径が1.0μm以下であってもよい。 With regard to particle size, the average particle size may be 1.5 μm or less from the viewpoint of preventing jamming during flip chip connection, and the average particle size may be 1.0 μm or less from the viewpoint of visibility (transparency).

表面処理としては、表面処理のし易さから、エポキシシラン系、アミノシラン系、アクリルシラン系等のシラン化合物によるシラン処理であってもよい。 The surface treatment may be a silane treatment using a silane compound such as an epoxy silane, amino silane, or acrylic silane, because this is easy to perform.

表面処理剤は、分散性及び流動性に優れ、接着力を更に向上させる観点から、グリシジル系、フェニルアミノ系、アクリル系、メタクリル系の化合物から選ばれる化合物であってもよい。表面処理剤は、保存安定性の観点から、フェニル系、アクリル系、メタクリル系の化合物から選ばれる化合物であってもよい。 The surface treatment agent may be a compound selected from glycidyl-based, phenylamino-based, acrylic-based, and methacrylic-based compounds from the viewpoint of excellent dispersibility and flowability and further improving adhesive strength. The surface treatment agent may be a compound selected from phenyl-based, acrylic-based, and methacrylic-based compounds from the viewpoint of storage stability.

樹脂フィラは無機フィラに比べて、260℃等の高温で柔軟性を付与することができるため、耐リフロー性向上に適している。また、柔軟性付与のため、フィルム形成性向上にも効果がある。 Compared to inorganic fillers, resin fillers can impart flexibility at high temperatures such as 260°C, making them suitable for improving reflow resistance. In addition, the flexibility they impart is also effective in improving film formability.

絶縁信頼性の観点から、フィラは絶縁性であってもよい。銀フィラ、はんだフィラ等導電性の金属フィラは含有していない半導体用接着剤であってもよい。 From the viewpoint of insulation reliability, the filler may be insulating. The adhesive may be a semiconductor adhesive that does not contain conductive metal fillers such as silver fillers or solder fillers.

フィラの配合量は、半導体用接着剤の固形分全体を基準として、30~90質量%、又は40~80質量%であってもよい。この配合量が30質量%以上であると、放熱性が高くなり易く、また、ボイド発生及び吸湿率を更に抑制することができる傾向がある。90質量%以下であると、粘度が高くなって接着剤組成物の流動性の低下及び接続部へのフィラの噛み込み(トラッピング)が生じることを抑制し易いため、接続信頼性がより向上する傾向がある。 The amount of filler may be 30 to 90% by mass, or 40 to 80% by mass, based on the total solid content of the semiconductor adhesive. If the amount is 30% by mass or more, heat dissipation is likely to be improved and the generation of voids and moisture absorption rate tend to be further suppressed. If the amount is 90% by mass or less, the viscosity increases, making it easier to suppress a decrease in the fluidity of the adhesive composition and the biting (trapping) of the filler into the connection, and therefore connection reliability tends to be further improved.

さらに、半導体用接着剤には、イオントラッパー、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤等を配合してもよい。これらは1種を単独で用いてもよいし、2種以上組み合わせて用いてもよい。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。 The semiconductor adhesive may further contain ion trappers, antioxidants, silane coupling agents, titanium coupling agents, leveling agents, etc. These may be used alone or in combination of two or more. The amounts of these additives may be adjusted as appropriate so that the effects of each additive are expressed.

半導体用接着剤は200℃以上の高温での圧着が可能である。また、はんだ等金属を溶融させて接続を形成するフリップチップパッケージではより効果を発現する。 Semiconductor adhesives can be used for bonding at high temperatures of over 200°C. They are also particularly effective with flip-chip packages, where connections are made by melting metals such as solder.

半導体用接着剤はフィルム状であってもよい。フィルム状であると生産性が向上する傾向がある。 The semiconductor adhesive may be in film form. Being in film form tends to improve productivity.

半導体用接着剤(フィルム状)の作製方法の一例は次のとおりである。重量平均分子量10000超の高分子量成分、重量平均分子量10000以下の化合物、硬化剤、フィラ、その他添加剤等を有機溶媒中に加え、攪拌混合、混錬などにより、溶解又は分散させて、樹脂ワニスを調製する。その後、離型処理を施した基材フィルム上に、樹脂ワニスをナイフコーター、ロールコーター、アプリケーター、ダイコーター、又はコンマコーター等を用いて塗布した後、加熱により有機溶媒を減少させて、基材フィルム上にフィルム状接着剤を形成する。また、加熱により有機溶媒を減少させる前に、樹脂ワニスをウエハ等にスピンコートして膜を形成して、その後、溶媒乾燥を行う方法で、ウエハ上に半導体用接着剤を形成してもよい。 An example of a method for producing a semiconductor adhesive (film-like) is as follows. A high molecular weight component with a weight average molecular weight of more than 10,000, a compound with a weight average molecular weight of 10,000 or less, a curing agent, a filler, other additives, etc. are added to an organic solvent, and dissolved or dispersed by stirring, mixing, kneading, etc. to prepare a resin varnish. The resin varnish is then applied to a base film that has been subjected to a release treatment using a knife coater, roll coater, applicator, die coater, comma coater, etc., and the organic solvent is reduced by heating to form a film-like adhesive on the base film. Alternatively, the semiconductor adhesive may be formed on a wafer by spin-coating the resin varnish on a wafer or the like to form a film before reducing the organic solvent by heating, and then drying the solvent.

基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はない。基材フィルムとしては、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエチレンナフタレートフィルム、ポリメチルペンテンフィルム等が例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、2種以上の材料からなる多層フィルムであってもよい。 There are no particular limitations on the substrate film, so long as it has heat resistance sufficient to withstand the heating conditions used to volatilize the organic solvent. Examples of substrate films include polyester films, polypropylene films, polyethylene terephthalate films, polyimide films, polyetherimide films, polyethylene naphthalate films, and polymethylpentene films. The substrate film is not limited to a single layer of these films, and may be a multilayer film made of two or more materials.

塗布後の樹脂ワニスから有機溶媒を揮発させる際の条件は、例えば、50~200℃、0.1~90分間の加熱を行うことであってもよい。実装後のボイド及び粘度調整に影響がなければ、有機溶媒が1.5質量%以下まで揮発する条件としてもよい。 The conditions for volatilizing the organic solvent from the applied resin varnish may be, for example, heating at 50 to 200°C for 0.1 to 90 minutes. If there is no effect on voids and viscosity adjustment after mounting, the conditions may be such that the organic solvent volatilizes to 1.5 mass % or less.

半導体用接着剤は、接続バンプ30又はバンプ32の融点よりも低い温度(80~130℃)で圧着する第一工程(仮圧着)時の溶融粘度が、流動性を高め、巻き込みボイドをより排除できるよう、6000Pa・s以下、5500Pa・s以下、5000Pa・s以下、又は4000Pa・s以下であってもよい。ただし、溶融粘度が低すぎると樹脂がチップ側面を這い上がり、圧着ツールに付着し、生産性を低下させる傾向がある。そのため、仮圧着時の溶融粘度は1000Pa・s以上であってもよい。溶融粘度は、例えばレオメーター(アントンパール ジャパン社製、MCR301)を用いて測定することができる。 The melt viscosity of the semiconductor adhesive during the first step (pre-bonding), in which bonding is performed at a temperature (80 to 130°C) lower than the melting point of the connection bump 30 or bump 32, may be 6000 Pa·s or less, 5500 Pa·s or less, 5000 Pa·s or less, or 4000 Pa·s or less to increase fluidity and to better eliminate entrapment voids. However, if the melt viscosity is too low, the resin tends to creep up the side of the chip and adhere to the bonding tool, reducing productivity. Therefore, the melt viscosity during pre-bonding may be 1000 Pa·s or more. The melt viscosity can be measured, for example, using a rheometer (MCR301, manufactured by Anton Paar Japan).

<封止用樹脂>
封止用樹脂としては、半導体装置の封止用に用いられる樹脂であれば特に制限されない。そのような樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、グリシジルアミン型エポキシ樹脂等が挙げられる。
<Sealing resin>
The encapsulating resin is not particularly limited as long as it is a resin that can be used for encapsulating a semiconductor device, and examples of such resins include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol AD type epoxy resin, bisphenol S type epoxy resin, naphthalene diol type epoxy resin, hydrogenated bisphenol A type epoxy resin, and glycidylamine type epoxy resin.

以下、実施例を用いて本発明を説明するが、本発明はこれらによって制限されるものではない。 The present invention will be explained below using examples, but the present invention is not limited to these.

<フィルム状接着剤の作製>
使用した化合物を以下に示す。
(i)重量平均分子量10000超の高分子量成分
フェノキシ樹脂(東都化成株式会社、ZX-1356-2、Tg:約71℃、Mw:約63000)
(ii)重量平均分子量10000以下の化合物:エポキシ樹脂
トリフェノールメタン骨格含有多官能固形エポキシ(三菱化学株式会社、EP1032H60)
ビスフェノールF型液状エポキシ(三菱化学株式会社、YL983U)
(iii)硬化剤
2,4-ジアミン-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体(四国化成工業株式会社、2MAOK-PW)
(iv)無機フィラ
シリカフィラ(株式会社アドマテックス、SE2050、平均粒径0.5μm)
エポキシシラン表面処理シリカフィラ(株式会社アドマテックス、SE2050SEJ、平均粒径0.5μm)
メタクリル表面処理ナノシリカフィラ(株式会社アドマテックス、YA050C-SM、以下SMナノシリカとする、平均粒径約50nm)
(v)樹脂フィラ
有機フィラ(ロームアンドハースジャパン株式会社製、EXL-2655:コアシェルタイプ有機微粒子)
(vi)フラックス剤
2-メチルグルタル酸(アルドリッチ、融点:約77℃)
<Preparation of film adhesive>
The compounds used are shown below.
(i) High molecular weight component having a weight average molecular weight of more than 10,000: Phenoxy resin (Tohto Kasei Co., Ltd., ZX-1356-2, Tg: about 71°C, Mw: about 63,000)
(ii) Compound with a weight average molecular weight of 10,000 or less: Epoxy resin Triphenolmethane skeleton-containing multifunctional solid epoxy (Mitsubishi Chemical Corporation, EP1032H60)
Bisphenol F type liquid epoxy (Mitsubishi Chemical Corporation, YL983U)
(iii) Curing agent: 2,4-diamine-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct (Shikoku Chemical Industry Co., Ltd., 2MAOK-PW)
(iv) Inorganic filler: Silica filler (Admatechs Co., Ltd., SE2050, average particle size 0.5 μm)
Epoxy silane surface-treated silica filler (Admatechs Co., Ltd., SE2050SEJ, average particle size 0.5 μm)
Methacrylic surface-treated nanosilica filler (Admatechs Co., Ltd., YA050C-SM, hereinafter referred to as SM nanosilica, average particle size approximately 50 nm)
(v) Resin Filler Organic Filler (manufactured by Rohm and Haas Japan, Inc., EXL-2655: core-shell type organic fine particles)
(vi) Fluxing agent: 2-methylglutaric acid (Aldrich, melting point: about 77° C.)

(フィルム状接着剤の作製方法)
表1に示す質量割合のエポキシ樹脂、無機フィラ、樹脂フィラ及びフラックス剤に対し、NV60%(溶媒40質量%に対し、液状成分、固形成分、フィラ等の接着剤を構成する成分全てが60質量%)になるように有機溶媒(メチルエチルケトン)を添加した。その後、φ1.0mm及びφ2.0mmのビーズを固形分と同質量加え、ビーズミル(フリッチュ・ジャパン株式会社、遊星型微粉砕機P-7)で30分撹拌した。その後、高分子量成分を加え、再度、ビーズミルで30分撹拌した。撹拌後、硬化剤を添加して攪拌し、その後に用いたビーズをろ過によって除去し、二種類の樹脂ワニスを得た。
(Method of producing film-like adhesive)
An organic solvent (methyl ethyl ketone) was added to the epoxy resin, inorganic filler, resin filler, and flux agent in the mass ratios shown in Table 1 so that the NV was 60% (40% by mass of the solvent, and all of the components constituting the adhesive such as liquid components, solid components, and fillers were 60% by mass). Then, beads of φ1.0 mm and φ2.0 mm were added in the same mass as the solid content, and the mixture was stirred for 30 minutes with a bead mill (Fritsch Japan Co., Ltd., planetary fine grinder P-7). Then, a high molecular weight component was added, and the mixture was stirred again for 30 minutes with a bead mill. After stirring, a curing agent was added and stirred, and the beads used were then removed by filtration to obtain two types of resin varnishes.

作製した各樹脂ワニスを、表面が離型処理された基材フィルム上に小型精密塗工装置(株式会社康井精機製)でそれぞれ塗工し、塗工された樹脂ワニスをクリーンオーブン(エスペック株式会社製)で乾燥(70℃/10min)することで、フィルム状接着剤Aを得た。 Each of the prepared resin varnishes was applied to a substrate film whose surface had been treated for release using a small precision coating device (manufactured by Yasui Seiki Co., Ltd.), and the applied resin varnish was dried (70°C/10 min) in a clean oven (manufactured by Espec Corporation) to obtain film-like adhesive A.

Figure 0007547876000003
Figure 0007547876000003

<半導体装置の製造>
(実施例1)
工程1:上記にて作製したフィルム状接着剤を切り抜き(8mm×8mm×0.045mm)、基板(20mm×27mm、0.41mm厚、接続部金属:Cu(OSP処理)、製品名:HCTEG-P1180-02、日立化成エレクトロニクス株式会社製)上に貼付した。その上に、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mm、バンプ高さ:銅ピラー+はんだ計約45μm、バンプ数328ピン、ピッチ80μm、製品名:SM487A-HC-PLT、住友商事九州株式会社製)を、熱圧着機(FCB3、パナソニック株式会社製)を用いて、ステージ温度80℃、仮圧着温度130℃、仮圧着時間2秒間の条件で仮圧着した。
工程2:仮圧着を行った半導体パッケージ(仮接続体)に対し、モールド装置(株式会社テクノマルチシ製)を用いて、封止用樹脂(製品名:CEL-400ZHF40-MANG、日立化成株式会社製)チップ上面の封止を行い、封止体(封止仮接続体)を形成した。
工程3(又は工程4):得られた封止体に対し、上記熱圧着機(FCB3、パナソニック株式会社製)を用いてステージ温度80℃、圧着温度280℃で加熱処理を行い、封止接続体を作製した。
工程4(又は工程3):得られた封止接続体に対し、バックグラインド装置(DAG810、株式会社DISCO)を用いてチップ上面の封止材を研削し、チップ裏面(バンプを有する面とは反対側の表面)を露出した半導体装置を作製した。
<Manufacturing of semiconductor device>
Example 1
Step 1: The film-like adhesive prepared above was cut out (8 mm × 8 mm × 0.045 mm t ) and attached onto a substrate (20 mm × 27 mm, 0.41 mm thick, connection metal: Cu (OSP treatment), product name: HCTEG-P1180-02, manufactured by Hitachi Chemical Electronics Co., Ltd.). On top of that, a semiconductor chip with solder bumps (chip size: 7.3 mm × 7.3 mm × 0.15 mm t , bump height: copper pillar + solder total about 45 μm, number of bumps 328 pins, pitch 80 μm, product name: SM487A-HC-PLT, manufactured by Sumitomo Corporation Kyushu Co., Ltd.) was temporarily bonded using a thermocompression bonder (FCB3, manufactured by Panasonic Corporation) under the conditions of stage temperature 80 ° C., temporary bonding temperature 130 ° C., and temporary bonding time 2 seconds.
Step 2: The semiconductor package (temporary connection body) that had been temporarily pressure-bonded was sealed on the top surface of the chip with a sealing resin (product name: CEL-400ZHF40-MANG, manufactured by Hitachi Chemical Co., Ltd.) using a molding device (manufactured by Techno Multi-C Corporation) to form a sealed body (sealed temporary connection body).
Step 3 (or step 4): The obtained sealed body was subjected to a heat treatment using the above-mentioned thermocompression machine (FCB3, manufactured by Panasonic Corporation) at a stage temperature of 80° C. and a compression temperature of 280° C. to produce a sealed connection body.
Step 4 (or step 3): The sealing material on the top surface of the chip of the obtained sealed connection body was ground using a backgrinding device (DAG810, DISCO Corporation) to produce a semiconductor device with an exposed back surface of the chip (the surface opposite to the surface having the bumps).

(実施例2)
表2に示すように、工程3における加熱処理を、リフロー装置(熱風窒素リフロー炉SNR-1065GT、千住金属工業株式会社製)を用いて行ったこと以外は実施例1と同様にして、半導体装置を作製した。
Example 2
As shown in Table 2, a semiconductor device was produced in the same manner as in Example 1, except that the heat treatment in step 3 was performed using a reflow apparatus (hot air nitrogen reflow oven SNR-1065GT, manufactured by Senju Metal Industry Co., Ltd.).

(実施例3)
表2に示すように、工程3と工程4の順序を入れ替えて、封止体に対して研削を行った後に加熱処理(熱圧着)を行ったこと以外は実施例1と同様にして、半導体装置を作製した。
Example 3
As shown in Table 2, a semiconductor device was fabricated in the same manner as in Example 1, except that the order of steps 3 and 4 was reversed and the heat treatment (thermocompression bonding) was performed after grinding the sealing body.

(実施例4)
表2に示すように、工程3と工程4の順序を入れ替えて、封止体に対して研削を行った後に加熱処理(リフロー)を行ったこと以外は実施例2と同様にして、半導体装置を作製した。
Example 4
As shown in Table 2, a semiconductor device was fabricated in the same manner as in Example 2, except that the order of steps 3 and 4 was reversed and the heat treatment (reflow) was performed after grinding the sealing body.

(比較例1)
表2に示すように、工程4を行わなかったこと以外は実施例1と同様にして、半導体装置を作製した。
(Comparative Example 1)
As shown in Table 2, a semiconductor device was fabricated in the same manner as in Example 1, except that step 4 was not performed.

(比較例2)
表2に示すように、工程4を行わなかったこと以外は実施例2と同様にして、半導体装置を作製した。
(Comparative Example 2)
As shown in Table 2, a semiconductor device was fabricated in the same manner as in Example 2, except that step 4 was not performed.

<評価>
(溶融粘度評価)
上記にて作製したフィルム状接着剤に対し、レオメーター(アントンパール ジャパン社製、MCR301)及び治具(ディスポーザブルプレート(直径8mm)とディスポーザブルサンプルディッシュ)を用いて、サンプル厚み400μm、昇温速度10℃/分、周波数1Hz、の条件で、工程1(仮圧着温度:80~130℃)における溶融粘度を測定した。結果を表2に示す。
<Evaluation>
(Melt Viscosity Evaluation)
The melt viscosity of the film-like adhesive prepared above was measured in step 1 (temporary bonding temperature: 80 to 130°C) using a rheometer (MCR301, manufactured by Anton Paar Japan) and a jig (a disposable plate (diameter 8 mm) and a disposable sample dish) under conditions of a sample thickness of 400 μm, a heating rate of 10°C/min, and a frequency of 1 Hz. The results are shown in Table 2.

(吸湿信頼性試験)
上記にて作製した半導体装置を、恒温恒湿器(PR-2KP、エスペック株式会社製)中に80℃、65%RHの条件で168時間静置して吸湿させた。吸湿後の半導体装置を、リフロー炉で260℃中に30秒の条件で熱処理した。吸湿及び熱処理(リフロー)後の半導体装置の内部を、超音波観察装置(INSIGHT-300、インサイト株式会社製)を用いて観察し、各部材間(基板と接着剤層との間、半導体チップと接着剤層との間、半導体チップと封止材との間、基板と封止材との間、及び、封止材と接着剤層との間)の剥離の有無を確認した。いずれの箇所でも剥離が確認できなかった場合を「無」、いずれかの箇所で剥離が確認できた場合を「有」とした。結果を表2に示す。
(Moisture absorption reliability test)
The semiconductor device prepared above was left to stand in a thermohygrostat (PR-2KP, manufactured by Espec Corporation) for 168 hours under conditions of 80°C and 65% RH to absorb moisture. The semiconductor device after moisture absorption was heat-treated in a reflow furnace at 260°C for 30 seconds. The inside of the semiconductor device after moisture absorption and heat treatment (reflow) was observed using an ultrasonic observation device (INSIGHT-300, manufactured by Insight Corporation) to confirm the presence or absence of peeling between each member (between the substrate and the adhesive layer, between the semiconductor chip and the adhesive layer, between the semiconductor chip and the encapsulant, between the substrate and the encapsulant, and between the encapsulant and the adhesive layer). When peeling was not observed at any point, it was marked as "absent", and when peeling was observed at any point, it was marked as "present". The results are shown in Table 2.

Figure 0007547876000004
Figure 0007547876000004

10…半導体チップ、12…半導体チップ本体、15…配線(接続部)、20…基板(配線回路基板)、22…基板本体、30…接続バンプ、32…バンプ(接続部)、34…貫通電極、40…接着剤層、50…インターポーザ、60…封止用樹脂、100,200,300,400,500,600,700…半導体装置。
10...semiconductor chip, 12...semiconductor chip body, 15...wiring (connection portion), 20...substrate (wired circuit board), 22...substrate body, 30...connection bump, 32...bump (connection portion), 34...through electrode, 40...adhesive layer, 50...interposer, 60...sealing resin, 100, 200, 300, 400, 500, 600, 700...semiconductor device.

Claims (13)

接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの前記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの前記接続部が互いに電気的に接続された半導体装置の製造方法であって、
前記接続部は金属からなり、
(a)前記半導体チップ及び前記配線回路基板、又は、前記半導体チップ同士を、間に半導体用接着剤を介した状態で、前記接続部の金属の融点より低い温度で、それぞれの前記接続部が互いに接触するように圧着し、仮接続体を得る第一工程と、
(b)前記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)前記封止仮接続体を前記接続部の金属の融点以上の温度で加熱し、封止接続体を得る第三工程と、
(d)前記封止接続体における前記封止用樹脂の少なくとも一部を研削する第四工程と、
を備える、半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other, comprising:
The connection portion is made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection portion so that the connection portions are in contact with each other, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection portion to obtain a sealed connection body;
(d) a fourth step of grinding at least a portion of the sealing resin in the sealed connection body;
A manufacturing method of a semiconductor device comprising:
接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの前記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの前記接続部が互いに電気的に接続された半導体装置の製造方法であって、
前記接続部は金属からなり、
(a)前記半導体チップ及び前記配線回路基板、又は、前記半導体チップ同士を、間に半導体用接着剤を介した状態で、前記接続部の金属の融点より低い温度で、それぞれの前記接続部が互いに接触するように圧着し、仮接続体を得る第一工程と、
(b)前記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)前記封止仮接続体における前記封止用樹脂の少なくとも一部を研削する第三工程と、
(d)前記封止仮接続体を前記接続部の金属の融点以上の温度で加熱し、封止接続体を得る第四工程と、
を備える、半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other, comprising:
The connection portion is made of metal,
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection portion so that the connection portions are in contact with each other, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of grinding at least a portion of the sealing resin in the sealed temporary connection body;
(d) a fourth step of heating the temporary sealed connection body at a temperature equal to or higher than the melting point of the metal of the connection portion to obtain a sealed connection body;
A manufacturing method of a semiconductor device comprising:
接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの前記接続部が接続バンプを介して互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの前記接続部が接続バンプを介して互いに電気的に接続された半導体装置の製造方法であって、
前記接続部及び前記接続バンプは金属からなり、
(a)前記半導体チップ及び前記配線回路基板、又は、前記半導体チップ同士を、間に半導体用接着剤を介した状態で、前記接続バンプの金属の融点より低い温度で、それぞれの前記接続部が前記接続バンプ接触するように圧着し、仮接続体を得る第一工程と、
(b)前記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)前記封止仮接続体を前記接続バンプの金属の融点以上の温度で加熱し、封止接続体を得る第三工程と、
(d)前記封止接続体における前記封止用樹脂の少なくとも一部を研削する第四工程と、
を備える、半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other via connection bumps, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other via connection bumps,
the connection portion and the connection bump are made of metal;
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection bumps so that the connection portions of the respective chips are in contact with the connection bumps, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of heating the encapsulated temporary connection body at a temperature equal to or higher than the melting point of the metal of the connection bumps to obtain an encapsulated connection body;
(d) a fourth step of grinding at least a portion of the sealing resin in the sealed connection body;
A manufacturing method of a semiconductor device comprising:
接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの前記接続部が接続バンプを介して互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの前記接続部が接続バンプを介して互いに電気的に接続された半導体装置の製造方法であって、
前記接続部及び前記接続バンプは金属からなり、
(a)前記半導体チップ及び前記配線回路基板、又は、前記半導体チップ同士を、間に半導体用接着剤を介した状態で、前記接続バンプの金属の融点より低い温度で、それぞれの前記接続部が前記接続バンプ接触するように圧着し、仮接続体を得る第一工程と、
(b)前記仮接続体の少なくとも一部を、封止用樹脂を用いて封止し、封止仮接続体を得る第二工程と、
(c)前記封止仮接続体における前記封止用樹脂の少なくとも一部を研削する第三工程と、
(d)前記封止仮接続体を前記接続バンプの金属の融点以上の温度で加熱し、封止接続体を得る第四工程と、
を備える、半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a semiconductor chip having a connection portion and a wiring circuit board having a connection portion, the connection portions being electrically connected to each other via connection bumps, or a semiconductor device comprising a plurality of semiconductor chips having connection portions, the connection portions being electrically connected to each other via connection bumps,
the connection portion and the connection bump are made of metal;
(a) a first step of bonding the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, with a semiconductor adhesive interposed therebetween, at a temperature lower than the melting point of the metal of the connection bumps so that the connection portions of the respective chips are in contact with the connection bumps, thereby obtaining a temporary connection body;
(b) a second step of sealing at least a portion of the temporary connection body with a sealing resin to obtain a sealed temporary connection body;
(c) a third step of grinding at least a portion of the sealing resin in the sealed temporary connection body;
(d) a fourth step of heating the encapsulated temporary connection body at a temperature equal to or higher than the melting point of the metal of the connection bumps to obtain an encapsulated connection body;
A manufacturing method of a semiconductor device comprising:
前記封止用樹脂の少なくとも一部を研削する工程において、前記半導体チップの前記接続部を有する面とは反対側の面が露出するまで研削する、請求項1~4のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein in the step of grinding off at least a portion of the sealing resin, grinding is performed until the surface of the semiconductor chip opposite the surface having the connection portion is exposed. 前記第一工程では、前記半導体チップ及び前記配線回路基板、又は、前記半導体チップ同士を、対向する一対の押圧部材で挟むことによって加熱及び加圧することにより、圧着する、請求項1~5のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 5, wherein in the first step, the semiconductor chip and the wiring circuit board, or the semiconductor chips themselves, are sandwiched between a pair of opposing pressing members and heated and pressurized to bond them together. 前記半導体用接着剤が、重量平均分子量10000以下の化合物及び硬化剤を含有し、80~130℃における溶融粘度が6000Pa・s以下である、請求項1~6のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 6, wherein the adhesive for semiconductors contains a compound having a weight average molecular weight of 10,000 or less and a curing agent, and has a melt viscosity of 6,000 Pa·s or less at 80 to 130°C. 前記半導体用接着剤が、重量平均分子量10000以下の化合物、硬化剤、及び下記一般式(1)で表されるシラノール化合物を含有する、請求項1~7のいずれか一項に記載の半導体装置の製造方法。
Figure 0007547876000005

[式中、Rはアルキル基又はフェニル基を示し、Rはアルキレン基を示す。]
The method for manufacturing a semiconductor device according to any one of claims 1 to 7, wherein the adhesive for a semiconductor contains a compound having a weight average molecular weight of 10,000 or less, a curing agent, and a silanol compound represented by the following general formula (1):
Figure 0007547876000005

[In the formula, R 1 represents an alkyl group or a phenyl group, and R 2 represents an alkylene group.]
前記Rがフェニル基である、請求項8に記載の半導体装置の製造方法。 The method for producing a semiconductor device according to claim 8 , wherein the R 1 is a phenyl group. 前記シラノール化合物が25℃で固形である、請求項8又は9に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8 or 9, wherein the silanol compound is solid at 25°C. 前記半導体用接着剤が、重量平均分子量10000超の高分子量成分を含有する、請求項1~10のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 10, wherein the semiconductor adhesive contains a high molecular weight component having a weight average molecular weight of more than 10,000. 前記高分子量成分が、重量平均分子量30000以上であり且つガラス転移温度が100℃以下の成分である、請求項11に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 11, wherein the high molecular weight component has a weight average molecular weight of 30,000 or more and a glass transition temperature of 100°C or less. 前記半導体用接着剤がフィルム状である、請求項1~12のいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 12, wherein the semiconductor adhesive is in the form of a film.
JP2020148905A 2020-09-04 2020-09-04 Semiconductor device manufacturing method Active JP7547876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020148905A JP7547876B2 (en) 2020-09-04 2020-09-04 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020148905A JP7547876B2 (en) 2020-09-04 2020-09-04 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2022043572A JP2022043572A (en) 2022-03-16
JP7547876B2 true JP7547876B2 (en) 2024-09-10

Family

ID=80668506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020148905A Active JP7547876B2 (en) 2020-09-04 2020-09-04 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7547876B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184796A (en) 2000-12-14 2002-06-28 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2013115186A (en) 2011-11-28 2013-06-10 Nitto Denko Corp Manufacturing method for semiconductor device
JP2015032648A (en) 2013-08-01 2015-02-16 日東電工株式会社 Manufacturing method of semiconductor device
WO2017195517A1 (en) 2016-05-09 2017-11-16 日立化成株式会社 Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184796A (en) 2000-12-14 2002-06-28 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2013115186A (en) 2011-11-28 2013-06-10 Nitto Denko Corp Manufacturing method for semiconductor device
JP2015032648A (en) 2013-08-01 2015-02-16 日東電工株式会社 Manufacturing method of semiconductor device
WO2017195517A1 (en) 2016-05-09 2017-11-16 日立化成株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2022043572A (en) 2022-03-16

Similar Documents

Publication Publication Date Title
KR102064584B1 (en) Adhesives for semiconductors, semiconductor devices and methods of manufacturing the same
CN109075088B (en) Method for manufacturing semiconductor device
JP7670108B2 (en) Semiconductor device manufacturing method
JP2017045891A (en) Semiconductor device and method of manufacturing the same
JP2017220519A (en) Semiconductor device manufacturing method
JP6859708B2 (en) How to manufacture semiconductor devices
JP7544031B2 (en) Adhesive for semiconductors, manufacturing method of semiconductor device, and semiconductor device
JP6544146B2 (en) Semiconductor device and method of manufacturing the same
JP7172167B2 (en) Semiconductor device manufacturing method and semiconductor adhesive used therefor
JP7176532B2 (en) Semiconductor device, method for manufacturing semiconductor device, and adhesive
TWI820200B (en) Semiconductor device and manufacturing method thereof
JP7547876B2 (en) Semiconductor device manufacturing method
TW202229493A (en) Semiconductor device manufacturing method and adhesive used therein
JP6690308B2 (en) Method for manufacturing semiconductor device
JP7238453B2 (en) Adhesive for semiconductor
JP2017218532A (en) Semiconductor adhesive, semiconductor device, and method for producing semiconductor device
JP2019160839A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240812

R150 Certificate of patent or registration of utility model

Ref document number: 7547876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150