[go: up one dir, main page]

JP7641492B2 - 電力増幅装置及びｒｆ回路モジュール - Google Patents

電力増幅装置及びｒｆ回路モジュール Download PDF

Info

Publication number
JP7641492B2
JP7641492B2 JP2020209635A JP2020209635A JP7641492B2 JP 7641492 B2 JP7641492 B2 JP 7641492B2 JP 2020209635 A JP2020209635 A JP 2020209635A JP 2020209635 A JP2020209635 A JP 2020209635A JP 7641492 B2 JP7641492 B2 JP 7641492B2
Authority
JP
Japan
Prior art keywords
circuit
amplifier
circuit module
power amplifier
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020209635A
Other languages
English (en)
Other versions
JP2022096501A (ja
Inventor
充則 佐俣
聡 荒屋敷
▲高▼志 姫田
将之 青池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020209635A priority Critical patent/JP7641492B2/ja
Priority to US17/644,035 priority patent/US12334884B2/en
Priority to CN202111535249.9A priority patent/CN114649310A/zh
Publication of JP2022096501A publication Critical patent/JP2022096501A/ja
Application granted granted Critical
Publication of JP7641492B2 publication Critical patent/JP7641492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、電力増幅装置及びＲＦ回路モジュールに関する。
従来、移動体通信または衛星通信等の電子機器において、高周波信号の送受信機能を一体化したＲＦ（Radio Frequency）フロントエンド部が組み込まれている。ＲＦフロントエンド部は、高周波増幅器、高周波増幅器を制御する制御ＩＣ（Integrated Circuit）、スイッチＩＣ、及びデュプレクサ等がパッケージ基板に搭載され、全体が樹脂モールドされることで構成されている。
高周波増幅器は、例えば、ガリウムヒ素（GaAs）基板に形成されたＭＭＩＣ(Monolithic Microwave IC)である。制御ＩＣ及びスイッチＩＣは、例えば、シリコン（Si）基板に形成されたＭＭＩＣである。これらは、パッケージ基板の表面に個別に搭載されている。
一方、パッケージ基板のサイズを小さくするために、高周波増幅器に制御ＩＣなどを積層し、これらをパッケージ基板上の電極にワイヤーボンディングする構造が特許文献１に開示されている。
米国特許出願公開第２０１５／０３０３９７１号明細書
特許文献１には、高周波増幅器が形成されたＨＢＴ（Heterojunction Bipolar Transistor）ダイと、制御ＩＣが形成されたＳｉダイとが積層されたものが、積層基板上に設けられる構造が開示されている。また、ＨＢＴダイ及びＳｉダイが設けられる位置とは異なる位置に、出力整合回路とバンド選択スイッチとが積層されたものが、積層基板上に設けられる。高周波増幅器によって増幅された増幅信号は、出力整合回路を通じてバンド選択スイッチに伝送される。
しかしながら、このような構成では、高周波増幅器から出力整合回路へ引き回す配線から増幅信号の高調波が放射されることがある。放射された高調波は、他のデバイスに入り込んでノイズとなるので、他のデバイスへの高調波の入り込みを抑制する技術が求められる。
本発明はこのような事情に鑑みてなされたものであり、増幅器によって増幅された増幅信号に含まれる高調波が他のデバイスに入り込むことを抑制する電力増幅装置及びＲＦ回路モジュールを提供することを目的とする。
本発明の一側面に係る電力増幅装置は、第１回路が形成された第１部材と、第２回路が形成された第２部材と、前記第１回路と前記第２回路とを電気的に接続する部材間接続導体と、を備え、前記第２部材は、前記第１部材にマウントされ、前記第２回路は、無線周波数信号を増幅して第１増幅信号を出力する第１増幅器を含み、前記第１回路は、前記第２回路の動作を制御する制御回路を含み、前記第１部材には、前記部材間接続導体を通じて前記第１増幅器に接続され、前記第１増幅信号の高調波成分を減衰させる第１終端回路の少なくとも一部が形成されている。
本発明によれば、増幅器によって増幅された増幅信号に含まれる高調波が他のデバイスに入り込むことを抑制する電力増幅装置及びＲＦ回路モジュールを提供することが可能となる。
図１（Ａ）は、ＲＦ回路モジュール３００の平面図である。図１（Ｂ）は、図１（Ａ）に示したＲＦ回路モジュール３００のＩＩ－ＩＩ線に沿った断面の構成を概略的に示す断面図である。 図２（Ａ）及び（Ｂ）は、ＲＦ回路モジュール３００の製造工程を示す図である。 図３は、ＲＦ回路モジュール３００における、第２部材２１０に形成されている回路素子からの放熱経路である２つの熱伝導経路を示す図である。 図４は、ＰＡ回路素子３０１の製造方法について示す図である。 図５は、第２部材２１０の製造方法、及び第１部材１１０に対する第２部材２１０の接合方法を説明するための図である。 図６は、電力増幅回路６１の回路図である。 図７は、電力増幅回路６１の電力増幅装置１１における配置を説明するための図である。 図８は、第１部材１１０における第１回路４００のレイアウトの一例を示す図である。 図９は、第１部材１１０及び第２部材２１０のｚ軸－側に設けられた電極のレイアウトの一例を示す図である。 図１０は、第２部材２１０における第２回路５００のレイアウトの一例を示す図である。 図１１は、増幅器５０１及びヒートスプレッダ１３１の辺りを拡大した図である。 図１２は、図１１に示す切断線ＸＩＩ―ＸＩＩにおける断面図である。 図１３は、図１１に示す切断線ＸＩＩＶ―ＸＩＩＶにおける断面図である。 図１４は、終端回路４１１の辺りを拡大した図である。 図１５は、図１４に示す切断線ＸＶ―ＸＶにおける断面図である。 図１６は、図１４に示す切断線ＸＶＩ―ＸＶＩにおける断面図である。 図１７は、電力増幅回路６２の回路図である。 図１８は、第１部材１１０における第１回路４００のレイアウトの一例を示す図である。 図１９は、第１部材１１０及び第２部材２１０のｚ軸－側に設けられた電極のレイアウトの一例を示す図である。 図２０は、第２部材２１０における第２回路５００のレイアウトの一例を示す図である。 図２１は、図１９における整合回路７０３の辺りを拡大した図である。 図２２は、図２１に示す切断線ＸＸＩＩ―ＸＸＩＩにおける断面図である。 図２３は、図１９における終端回路７０１の辺りを拡大した図である。 図２４は、図２３に示す切断線ＸＸＩＶ―ＸＸＩＶにおける断面図である。 図２５は、図２３に示す切断線ＸＸＶ―ＸＸＶにおける断面図である。 図２６は、電力増幅回路６３の電力増幅装置１３における配置を説明するための図である。 図２７は、電力増幅回路６４の電力増幅装置１４における配置を説明するための図である。 図２８は、電力増幅回路６４における整合回路４４１の変形例である整合回路４４１ｃを説明するための図である。 図２９は、電力増幅回路６５の電力増幅装置１５における配置を説明するための図である。 図３０は、電力増幅回路６６の電力増幅装置１６における配置を説明するための図である。 図３１は、電力増幅回路６６における整合回路４４１の変形例である整合回路４４１ｃを説明するための図である。 図３２は、電力増幅回路６７の電力増幅装置１７における配置を説明するための図である。 図３３は、電力増幅回路６８の電力増幅装置１８における配置を説明するための図である。 図３４は、電力増幅回路６９の電力増幅装置１９における配置を説明するための図である。 図３５は、電力増幅回路７０の電力増幅装置２０における配置を説明するための図である。 図３６は、電力増幅回路７１の電力増幅装置２１における配置を説明するための図である。 図３７は、図３６に示す９０度位相シフト回路４４４及び出力整合回路４４５の詳細示す図である。 図３８は、電力増幅回路７２の電力増幅装置２２における配置を説明するための図である。 図３９は、電力増幅回路６８の電力増幅装置１２における配置の変形例を説明するための図である。 図４０は、電力増幅回路７１の電力増幅装置２１における配置の変形例を説明するための図である。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。
［第１実施形態］
第１実施形態に係るＲＦ回路ユニットの概要について説明する。
図１（Ａ）は、ＲＦ回路モジュール３００の平面図である。図１（Ｂ）は、図１（Ａ）に示したＲＦ回路モジュール３００のＩＩ－ＩＩ線に沿った断面の構成を概略的に示す断面図である。
図１（Ａ）及び図１（Ｂ）に示すように、ＲＦ回路モジュール３００は、電力増幅装置１１と、モールド樹脂３１３とを備える。電力増幅装置１１は、パワーアンプ（ＰＡ：Power Amplifier）回路素子３０１と、モジュール基板３１０と、を備える。ＰＡ回路素子３０１は、第１部材１１０と、第２部材２１０と、第１部材側電極１１３と、第１導体突起１１６（第１部材側導体突起部）と、第２部材側電極２１３と、第２導体突起２１６（第２部材側導体突起部）と、部材間接続導体（図示せず）と、を含む。第１導体突起１１６は、導体ピラー１１４と、はんだ層１１５と、を含む。第２導体突起２１６は、導体ピラー２１４と、はんだ層２１５と、を含む。
図面には、ｘ軸、ｙ軸およびｚ軸を示すことがある。ｘ軸、ｙ軸およびｚ軸は、右手系の３次元の直交座標を形成する。以下、ｚ軸の矢印方向をｚ軸＋側、矢印とは逆方向をｚ軸－側と呼ぶことがあり、その他の軸についても同様である。なお、ｚ軸＋側及びｚ軸－側を、それぞれ「上側」及び「下側」と呼ぶこともある。
モジュール基板３１０は、例えば、ガラス基板またはエポキシ基板などのプリント基板（ＰＣＢ：Printed Circuit Board）であり、直方体形状を有する。モジュール基板３１０は、部品搭載用の基板側電極３１１及び３１２を含む。モールド樹脂３１３は、例えばエポキシ樹脂である。
第１部材１１０の熱伝導率は、第２部材２１０の熱伝導率と比べて大きい。また、第２部材２１０の厚さは、第１部材１１０の厚さより薄い。本実施形態では、第１部材１１０は、例えば、単体半導体の部材であり、直方体形状を有する。詳細には、第１部材１１０は、ＩＶ族の単体を主成分とする半導体を材料とする集積回路プロセス（以下、第１集積回路プロセスと称することがある。）によって製造されるものである。
ここで、ＩＶ族の単体を主成分とする半導体は、例えば、Ｓｉ（シリコン）を主成分とする半導体である。第１集積回路プロセスは、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）またはＢｉＣＭＯＳ（Bipolar-CMOS）である。つまり、Ｓｉ（シリコン）を主成分とする半導体には、第１集積回路プロセスによって回路（以下、第１回路と称することがある。）が形成される。なお、第１部材１１０は、ＳｉＧｅ（シリコンゲルマニウム）、Ｃ（炭素）またはＳｉＣ（シリコンカーバイド）を主成分とする半導体を材料とする第１集積回路プロセスによって製造されるものであってもよい。
本実施形態では、第２部材２１０は、例えば、化合物半導体の部材であり、直方体形状を有する。詳細には、第２部材２１０は、ＩＩＩ族の元素とＶ属の元素との化合物を主成分とする半導体を材料とする集積回路プロセス（以下、第２集積回路プロセスと称することがある。）によって製造されるものである。上記半導体は、例えば、ＧａＡｓ（ガリウムヒ素）を主成分とする半導体である。第２集積回路プロセスは、例えば、ＧａＡｓ ヘテロ接合バイポーラトランジスタ（HBT：Heterojunction Bipolar Transistor）またはＧａＡｓ ｐＨＥＭＴ（Pseudo-morphic High Electron Mobility Transistor）である。つまり、ＧａＡｓを主成分とする半導体には、ＧａＡｓ ＨＢＴまたはＧａＡｓ ｐＨＥＭＴによって回路（以下、第２回路と称することがある。）が形成される。第２回路は、例えば、ＲＦ信号（無線周波数信号）を増幅する増幅器などを含む。
なお、第２部材２１０は、ＩｎＰ（インジウムリン）を主成分とする半導体を材料とする第２集積回路プロセス（例えばＩｎＰ ＨＢＴまたはＩｎＰ ｐＨＥＭＴ）またはＧａＮ（窒化ガリウム）を主成分とする半導体を材料とする第２集積回路プロセス（例えばＧａＮ ＨＢＴまたはＧａＮ ＨＥＭＴ）によって製造されるものであってもよい。
第１部材１１０における第１回路と第２部材２１０における第２回路とは、モジュール基板３１０を通じることなく部材間接続導体（図示せず）によって電気的に接続される。本実施形態では、部材間接続導体の一態様は、例えば、第１部材１１０及び第２部材２１０のいずれか一方に形成された導体である。
図２（Ａ）及び図２（Ｂ）は、ＲＦ回路モジュール３００の製造工程を示す図である。図２（Ａ）は、ＰＡ回路素子３０１をモジュール基板３１０に搭載する直前の状態を示す断面図である。図２（Ｂ）は、ＰＡ回路素子３０１をモジュール基板３１０に搭載した状態を示す断面図である。
ＰＡ回路素子３０１の形成方法については後述する。ＰＡ回路素子３０１の下側の面には、第１導体突起１１６及び第２導体突起２１６が形成されている。このＰＡ回路素子３０１の第１導体突起１１６及び第２導体突起２１６を、それぞれモジュール基板３１０における基板側電極３１１及び基板側電極３１２に位置合わせし、加熱加圧することによって、図２（Ｂ）に示すように、ＰＡ回路素子３０１の第１導体突起１１６のはんだ層１１５及び第２導体突起２１６のはんだ層２１５が、それぞれ基板側電極３１１及び基板側電極３１２に接続される。
図３は、ＲＦ回路モジュール３００における、第２部材２１０に形成されている回路素子からの放熱経路である２つの熱伝導経路を示す図である。図３において、破線の矢印は２つの熱伝導経路を示す。第１熱伝導経路は、第２部材側電極２１３及び第２導体突起２１６で構成され、回路素子が発生する熱は、この第１熱伝導経路を通じて基板側電極３１２及びモジュール基板３１０に放熱及び排熱される。また、第２熱伝導経路は、第２部材２１０から第１部材１１０方向への熱伝導経路であり、回路素子が発生する熱は、第２熱伝導経路を通じて放熱及び排熱される。
図４は、ＰＡ回路素子３０１の製造方法について示す図である。図４におけるステップＳ１からＳ７までは、ＰＡ回路素子３０１の製造途中段階における断面図であり、ステップＳ８は、完成したＰＡ回路素子３０１の断面図である。実際の製造はウエハー単位で行われるが、図４では、単一の半導体装置について図示している。
図４に示すように、まず、第１部材１１０が配置される。第１部材１１０には、別工程で既に回路素子及び電極などが形成されている。また、必要に応じて第１部材１１０の表面に、一般的な半導体プロセスを用いて、接合層が形成されてもよい。この接合層は、Ａｕ膜などの金属膜、ポリイミド（PI）膜、ポリベンゾオキサゾール（PBO）もしくはベンゾシクロブテン（BCB）などの有機材料膜、またはＡｌＮ、ＳｉＣもしくはダイヤモンドなどの絶縁体である（ステップＳ１）。
次に、第１部材１１０上に第２部材２１０が接合される。第２部材２１０には、後述する別工程で既に回路素子及び電極が形成されている（ステップＳ２）。
次に、一般的な半導体プロセスによって、第２部材２１０上に第２部材側電極２１３が形成され、また、第１部材１１０上に第１部材側電極１１３が形成される。また、第１部材１１０と第２部材２１０とを電気的に接続する部材間接続導体（図示せず）が形成される。なお、製造プロセスに問題が無ければ、第２部材側電極２１３、第１部材側電極１１３及び部材間接続導体は、同時に形成されてもよい（ステップＳ３）。
次に、第１導体突起１１６及び第２導体突起２１６（図２（Ａ）及び図２（Ｂ）参照）が形成されるべき領域に開口を有するように、レジスト膜１１９が形成される。レジスト膜１１９の開口からは、第１部材側電極１１３または第２部材側電極２１３が露出している（ステップＳ４）。
次に、レジスト膜１１９の開口内に露出している第１部材側電極１１３及び第２部材側電極２１３の上にそれぞれ導体ピラー１１４及び２１４がめっき法により堆積される。導体ピラー１１４及び２１４は、例えばＣｕで形成される。導体ピラー１１４及び２１４の厚さは、例えば４０μｍである（ステップＳ５）。
次に、レジスト膜１１９の開口内に堆積された導体ピラー１１４及び２１４の上にそれぞれはんだ層１１５及び２１５がめっき法により堆積される。はんだ層１１５及び２１５は、例えばＳｎＡｇ合金で形成されろ。はんだ層１１５及び２１５の厚さは、例えば３０μｍである。このようにして、第１導体突起１１６及び第２導体突起２１６が形成される（ステップＳ６）。
次に、レジスト膜１１９が除去され、最後に、はんだ層１１５及び２１５が、リフロー処理によって溶融され、その後、固化される（ステップＳ７）。これにより、ＰＡ回路素子３０１が完成する（ステップＳ８）。
第１導体突起１１６のように、ステップＳ５において導体ピラー１１４をＣｕで形成し、ステップＳ６において導体ピラー１１４の上にはんだ層１１５を載せた構造は、「Ｃｕピラーバンプ（ＣＰＢ：Copper Pillar Bump）」といわれる。なお、第１導体突起１１６として、Ａｕバンプのように上面にハンダを載せない構造のものを用いてもよい。このような構造の突起は、「ピラー」ともいわれる。また、第１導体突起１１６として、パッド上に導体柱を立てた構造のものを採用してもよい。このような構造の導体突起は、「ポスト」ともいわれる。また、第１導体突起１１６としてハンダをリフローさせてボール状にしたボールバンプを用いてもよい。導体突起として、これらの種々の構造のものの他にも、基板から突出した導体を含む種々の構造のものを用いることができる。第２導体突起２１６についても、第１導体突起１１６と同様の構成とすることができる。
図５は、第２部材２１０の製造方法、及び第１部材１１０に対する第２部材２１０の接合方法を説明するための図である。図５には、各工程における斜視図が示される。実際の製造はウエハー単位で行われるが、図５では、単一の半導体装置について図示している。
図５に示すように、まず、化合物半導体部材である母基板２１１に剥離層２１２が形成され、この剥離層２１２のｚ軸－側の面に半導体薄膜がエピタキシャル成長法により形成される。そして、この半導体薄膜に、複数の回路素子及び当該回路素子に接続される電極が形成される。この部分が第２部材２１０となる（ステップＳ１１）。
次に、剥離層２１２だけを選択的にエッチングする処理が行われることで、第２部材２１０（半導体薄膜片）が母基板２１１から剥離される（ステップＳ１２）。
次に、第１部材１１０に第２部材２１０が接合（ボンディング）される。つまり、半導体薄膜片が、母基板２１１から第１部材１１０へ転写されるすなわち移動させて固定される。本実施形態では、第１部材１１０及び第２部材２１０は、ファンデルワールス結合または水素結合によって結合する（ステップＳ１３）。
なお、第１部材１１０と第２部材２１０とは、静電力、共有結合、または共晶合金結合などによって接合させてもよい。また、第１部材１１０と第２部材２１０とは、Ａｕ膜を用いた共晶化によって接合させてもよい。具体的には、別工程で、第１部材１１０に接合層としてのＡｕ膜が形成される。第２部材２１０が当該接合層の表面に加圧及び密着されることで、接合層のＡｕが第２部材のＧａＡｓ層に拡散し、ＡｕとＧａＡｓとが共晶化する。これにより、第１部材１１０と第２部材２１０とが接合される。
第２部材２１０への回路素子及び電極の形成は、ステップＳ１１に示す段階だけでなく、ステップＳ１４に示すように、第２部材２１０が第１部材１１０へ接合された後に、第２部材２１０に対するプロセス（フォトリソグラフィ・エッチング工程）によって行われてもよい。
以下、第２部材２１０と第１部材１１０とが接合された後に形成される配線を、再配線と称することがある。また、再配線の中には、モジュール基板３１０を通じることなく、第１部材１１０における第１回路と第２部材２１０における第２回路とを電気的に接続するものがある。部材間接続導体の一態様は、このような再配線である。
上記半導体薄膜片の剥離及び転写の方法は、例えば、以下の方法を適用できる。すなわち、図５のステップＳ１１において、形成された第２部材２１０のｚ軸－側に支持体が貼り付けられる。そして、図５のステップＳ１２に示すように、第２部材２１０（半導体薄膜片）が母基板２１１から剥離される際、第２部材２１０が支持体で支持された状態で、第２部材２１０が母基板２１１から剥離される。また、図５のステップＳ１３に示すように、第２部材２１０の第１部材１１０への接合は、第２部材２１０が上記支持体で支持された状態で行われる。第２部材２１０が第１部材１１０へ接合された後、第２部材２１０から支持体が剥離される。図５のステップＳ１１～Ｓ１３では、第２部材２１０を明示する都合上、上記支持体の図示を省略している。
このように構成された本実施形態のＲＦ回路モジュール３００は次のような効果を奏する。
（ａ）第１部材１１０は、モジュール基板３１０にフリップチップボンディング（フェイスダウンで搭載）されるので、ワイヤーボンディング用のパッド及びワイヤーを配置する空間が不要となるので、ＲＦ回路モジュール３００の全体のサイズを小さくすることができる。
（ｂ）第１部材１１０は、モジュール基板３１０の基板側電極３１１に接続される第１導体突起１１６を有し、第２部材２１０は、モジュール基板３１０の基板側電極３１２に接続される第２導体突起２１６を有するので、第１部材１１０に形成されている第１回路と第２部材２１０に形成されている第２回路との各々は、モジュール基板３１０に電気的に接続される。また、第１回路と第２回路とが、モジュール基板３１０を通じることなく部材間接続導体で電気的に接続されるので、第１回路と第２回路とを接続するための配線をモジュール基板３１０に形成する必要がない。これらによって、ＲＦ回路モジュール３００の全体のサイズを小さくすることができる。
（ｃ）第２部材２１０に形成された第２回路に含まれる増幅器などが発生する熱を高効率で放熱及び廃熱できるので、放熱性に制約されずに小型化されたＲＦ回路モジュール３００、または小型でありながら放熱性の高いＲＦ回路モジュール３００を実現することができる。
［電力増幅回路］
第１実施形態に係る電力増幅回路について説明する。
図６は、電力増幅回路６１の回路図である。図６に示すように、電力増幅回路６１は、第１回路４００と、第２回路５００と、整合回路６０１（第１整合回路）と、を含む。第１回路４００は、増幅器制御回路４０１と、終端回路４１１（第１終端回路）と、を含む。第２回路５００は、増幅器５０１（第１増幅器）と、バイアス回路５０２と、を含む。バイアス回路５０２は、バイアス用トランジスタ５０３と、トランジスタ５０４及び５０５と、抵抗素子５０６と、電流源５０７と、を含む。
電力増幅回路６１は、入力端子３１から入力される入力信号ＲＦｉｎ（ＲＦ信号）を増幅して出力信号ＲＦｏｕｔを出力端子３２から出力する回路である。
本実施形態においては、増幅器５０１、バイアス用トランジスタ５０３ならびにトランジスタ５０４及び５０５は、例えばＨＢＴなどのバイポーラトランジスタによって構成されるものとして説明する。なお、増幅器５０１、バイアス用トランジスタ５０３ならびにトランジスタ５０４及び５０５の各々は、電界効果トランジスタ（MOSFET : Metal-oxide-semiconductor Field-Effect Transistor）等の他のトランジスタによって構成されていてもよい。その場合、ベース、コレクタ、及びエミッタを、それぞれ、ゲート、ドレイン、及びソースに読み替えればよい。
増幅器５０１は、入力端子３１に接続されたベースと、電源電圧Ｖｃｃ１を供給する電源電圧供給ノードＮ２に接続され、かつ整合回路６０１を通じて出力端子３２に接続されたコレクタと、接地されたエミッタと、を有する。増幅器５０１は、入力端子３１を通じて供給される入力信号ＲＦｉｎを増幅し、増幅後の増幅信号（第１増幅信号）を出力する。
バイアス回路５０２は、増幅器５０１のベースにエミッタフォロワ接続されたバイアス用トランジスタ５０３によって、増幅器５０１のベースにバイアスを供給する。詳細には、バイアス用トランジスタ５０３は、電源電圧Ｖｃｃ０を供給する電源電圧供給ノードＮ１に接続されたコレクタと、ベースと、抵抗素子５０６を通じて増幅器５０１のベースに接続されたエミッタと、を有する。
トランジスタ５０４及び５０５ならびに電流源５０７は、所定レベルの電圧を有するバイアスをバイアス用トランジスタ５０３のベースに供給する。具体的には、電流源５０７は、バイアス用トランジスタ５０３のベースに接続される。トランジスタ５０４は、電流源５０７及びバイアス用トランジスタ５０３のベースに接続されたコレクタと、当該コレクタに接続されたベースと、エミッタと、を有する。以下、トランジスタのコレクタと当該トランジスタのベースとの接続を、ダイオード接続と称することがある。トランジスタ５０５は、ダイオード接続されており、トランジスタ５０４のエミッタに接続されたコレクタと、接地されたエミッタと、を有する。トランジスタ５０４及び５０５の各々がダイオードとして機能するので、トランジスタ５０４のコレクタ及びエミッタ間の経路、ならびにトランジスタ５０５のコレクタ及びエミッタ間の経路において、ダイオード２つ分の電圧降下が発生する。つまり、グランドを基準としたときのトランジスタ５０４のコレクタ及びベースの電圧は、ダイオード２つ分の電圧降下に相当するレベルの電圧となる。この電圧がバイアス用トランジスタ５０３のベースに供給される。
増幅器制御回路４０１は、第２回路５００の増幅動作を制御する。本実施形態では、増幅器制御回路４０１は、増幅器５０１のコレクタに印加される電源電圧Ｖｃｃ１を制御する。また、増幅器制御回路４０１は、バイアス用トランジスタ５０３のコレクタに印加される電源電圧Ｖｃｃ０及び電流源５０７が出力する電流Ｉｂを制御する。これにより、増幅器５０１のベースの供給されるバイアスのレベルが制御される。
終端回路４１１は、出力信号ＲＦｏｕｔの基本周波数の整数倍（例えば２倍以上）の高調波成分を減衰させる。本実施形態では、終端回路４１１は、キャパシタ４１１ａと、インダクタ４１１ｂ（第１インダクタ）と、を有するＬＣ直列回路である。キャパシタ４１１ａは、増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。インダクタ４１１ｂは、キャパシタ４１１ａの第２端に接続された第１端と、接地された第２端と、を有する。
整合回路６０１は、増幅器５０１から増幅器５０１の後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についてのインピーダンスを調整する。言い換えると、整合回路６０１は、増幅器５０１と後段の回路との間に設けられ、増幅器５０１と当該後段の回路との間のインピーダンスを整合する。本実施形態では、整合回路６０１は、増幅器５０１のコレクタと出力端子３２との間に設けられ、キャパシタ６０１ａと、インダクタ６０１ｂと、を有するＬＣ直列回路である。キャパシタ６０１ａは、増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。インダクタ６０１ｂは、キャパシタ６０１ａの第２端に接続された第１端と、出力端子３２に接続された第２端と、を有する。
図７は、電力増幅回路６１の電力増幅装置１１における配置を説明するための図である。図７には、電力増幅装置１１の断面における電力増幅回路６１の配置が模式的に示される。
図７に示すように、増幅器制御回路４０１及び終端回路４１１は、第１部材１１０に設けられる。増幅器５０１及びバイアス回路５０２は、第２部材２１０に設けられる。入力端子３１、出力端子３２及び整合回路６０１は、例えばモジュール基板３１０に設けられる。
終端回路４１１は、部材間接続導体３５１ａを通じて増幅器５０１のコレクタと接続される。部材間接続導体３５１ａは、部材間接続導体の一態様である。増幅器５０１のベースは、バイアス回路５０２と接続されるとともに、第２導体突起２１６を通じて入力端子３１と接続される。増幅器５０１のエミッタは、第２導体突起２１６を通じてモジュール基板３１０において接地される。増幅器５０１のコレクタは、第２導体突起２１６及び整合回路６０１を通じて出力端子３２と接続される。
なお、電力増幅回路６１が、１つの増幅器５０１を含む構成について説明したが、これに限定するものではない。電力増幅回路６１は、複数の増幅器５０１を含む構成であってもよい。具体的には、例えば、入力端子３１と増幅器５０１との間に、初段の増幅器が設けられる構成であってもよい。
［レイアウト］
第１実施形態に係る電力増幅装置のレイアウトについて説明する。図８は、第１部材１１０における第１回路４００のレイアウトの一例を示す図である。図９は、第１部材１１０及び第２部材２１０のｚ軸－側に設けられた電極のレイアウトの一例を示す図である。図１０は、第２部材２１０における第２回路５００のレイアウトの一例を示す図である。図１１は、増幅器５０１及びヒートスプレッダ１３１の辺りを拡大した図である。図８～図１１は、例えば、ｚ軸－側から第１部材１１０または第２部材２１０を平面視したときの平面図である。
図８～図１１に示すように、第１回路４００における終端回路４１１を構成するキャパシタ４１１ａは、第１部材１１０の略中央に設けられる（図８参照）。キャパシタ４１１ａのｙ軸－側には、インダクタ４１１ｂが設けられる。
キャパシタ４１１ａのｙ軸＋側には、第２部材２１０が接合される略矩形の領域２５２が位置する（図８参照）。キャパシタ４１１ａのｙ軸＋側であってｘ軸＋側には、一部が領域２５２と重なるように増幅器制御回路４０１が設けられる。増幅器制御回路４０１のｘ軸－側には、ヒートスプレッダ１３１が設けられる。ヒートスプレッダ１３１の詳細については後述する。増幅器５０１は、ｚ軸－側から第１部材１１０を平面視したときに、ヒートスプレッダ１３１の一部と重なるように設けられる（図１１参照）。
第１部材１１０の縁の内側には、複数の第１導体突起１１６が設けられる（図９参照）。なお、第１部材１１０には、１つの第１導体突起１１６が設けられる構成であってもよい。領域２５２の内側には、複数の第２導体突起２１６が設けられる。複数の第２導体突起２１６のうちの第２導体突起２１６ａは、第１部材１１０をｚ軸－側から平面視したときに、増幅器５０１と重なるように設けられる（図１１参照）。部材間接続導体３５１ａは、増幅器５０１のコレクタとキャパシタ４１１ａの第１端とを接続する。なお、第２部材２１０には、１つの第２導体突起２１６が設けられる構成であってもよい。
第２部材２１０のｘ軸＋側には、第２回路５００におけるバイアス回路５０２が設けられる（図１０参照）。増幅器５０１は、バイアス回路５０２のｘ軸－側に設けられる。
詳細には、第２部材２１０のｘ軸＋側の縁の近傍にトランジスタ５０４及び５０５が設けられる。トランジスタ５０４及び５０５のｘ軸－側には、バイアス用トランジスタ５０３が設けられる。バイアス用トランジスタ５０３のｘ軸－側であってｙ軸－側には、ｙ軸－側に向かって延びるように抵抗素子５０６が設けられる。
抵抗素子５０６のｘ軸－側には、増幅器５０１が形成される。増幅器５０１は、ｙ軸方向に並んだ複数のトランジスタ素子を含む。ここで、最もｙ軸＋側に位置するトランジスタ素子を、トランジスタ素子５０１ａと称することがある。
図１２は、図１１に示す切断線ＸＩＩ―ＸＩＩにおける断面図である。図１１及び図１２に示すように、第１部材１１０は、ｚ軸－側に向かって順番に積層されたＳｉの基板１２１、第１絶縁膜１２２、第２絶縁膜１２３及び第３絶縁膜１２４を含む。
第２部材２１０には、増幅器５０１が形成される。増幅器５０１のｚ軸－側には、層間絶縁膜２２４が設けられる。詳細には、増幅器５０１に含まれるトランジスタ素子（例えばトランジスタ素子５０１ａ）は、基板１２１側から順番に積層されたコレクタ層２２１Ｃ、ベース層２２１Ｂ及びエミッタ層２２１Ｅを含む。
より詳細には、コレクタ層２２１Ｃは、第１部材１１０のｚ軸－側の面に接合される。コレクタ層２２１Ｃのｚ軸－側には、ベース層２２１Ｂと、コレクタ層２２１Ｃに接続されたコレクタ電極２２２Ｃと、が設けられる。ベース層２２１Ｂのｚ軸－側には、エミッタ層２２１Ｅと、ベース層２２１Ｂに接続されたベース電極２２２Ｂと、が設けられる。エミッタ層２２１Ｅのｚ軸－側には、エミッタ層２２１Ｅに接続されたエミッタ電極２２２Ｅが設けられる。エミッタ電極２２２Ｅのｚ軸－側には、例えば、ｙ軸方向に並んだ各トランジスタ素子のエミッタ電極２２２Ｅを電気的に接続するエミッタ配線２２３Ｅが設けられる。
コレクタ層２２１Ｃ、ベース層２２１Ｂ及びエミッタ層２２１Ｅは、例えば、それぞれｎ型ＧａＡｓ、ｐ型ＧａＡｓ及びｎ型ＩｎＧａＰによって形成される。なお、これらの半導体層は、他の化合物半導体、例えばＩｎＰ、ＧａＮ、ＳｉＧｅ、ＳｉＣなどで形成されてもよい。
第３絶縁膜１２４のｚ軸－側の面には、層間絶縁膜２２４を覆うように第１絶縁膜２２５が設けられる。層間絶縁膜２２４及び第１絶縁膜２２５には、ｚ軸－側からエミッタ配線２２３Ｅに通じるように開口が設けられる。エミッタ配線２２３Ｅには、当該開口を通じてエミッタパッド２１３ａが電気的に接続される。エミッタパッド２１３ａは、第１絶縁膜２２５からｚ軸－側に突出している。エミッタパッド２１３ａは、第２部材側電極２１３の一態様であるとともに、再配線の一部でもある。
第１絶縁膜２２５のｚ軸－側の面には、第２絶縁膜２２６が設けられる。第２絶縁膜２２６には、ｚ軸－側からエミッタパッド２１３ａに通じるように開口が設けられる。エミッタパッド２１３ａには、当該開口を通じて第２導体突起２１６ａが接続される。第２導体突起２１６ａは、第２絶縁膜２２６からｚ軸－側に突出している。
第１部材１１０において、増幅器５０１のｚ軸＋側には、ヒートスプレッダ１３１が設けられる。ヒートスプレッダ１３１は、導体層と絶縁体層とが積層されて形成される。詳細には、ヒートスプレッダ１３１は、ｘｙ面と略平行に延在する第１部材電極１３２ａ及び１３２ｂと、ｚ軸方向に延びる棒状の第１部材ビア１３３ａ及び１３３ｂと、を含む。第１部材電極１３２ａは、第２絶縁膜１２３のｚ軸－側の面に形成される。第１部材電極１３２ｂは、第１絶縁膜１２２のｚ軸－側の面に形成される。第１部材ビア１３３ａは、第１部材電極１３２ａと第１部材電極１３２ｂとを接続する。第１部材ビア１３３ｂは、第１部材電極１３２ｂからｚ軸＋側に突出する。
増幅器５０１において発生した熱は、エミッタ電極２２２Ｅ、エミッタ配線２２３Ｅ、エミッタパッド２１３ａ及び第２導体突起２１６ａを通じてモジュール基板３１０（図１２には図示しない）に放熱されるとともに、第３絶縁膜１２４及びヒートスプレッダ１３１を通じて基板１２１に放熱される。基板１２１は、熱伝導率の大きいＳｉで形成されているので、増幅器５０１からの熱は、第１部材１１０において良好に放熱される。
図１３は、図１１に示す切断線ＸＩＩＶ―ＸＩＩＶにおける断面図である。図１１及び図１３に示すように、増幅器５０１のｙ軸＋側には、第１導体突起１１６ａが設けられる。第１導体突起１１６ａは、第１部材側電極１１３ａを通じてヒートスプレッダ１３１の第１部材電極１３２ａに接続される。第１部材側電極１１３ａは、再配線の一部である。
詳細には、第１部材側電極１１３ａは、第１絶縁膜２２５及び第３絶縁膜１２４に設けられた開口を通じてヒートスプレッダ１３１の第１部材電極１３２ａに接続される。第１導体突起１１６ａは、第２絶縁膜２２６に設けられた開口を通じて第１部材側電極１１３ａに接続される。
増幅器５０１において発生した熱のうち、ヒートスプレッダ１３１に伝導した熱は、Ｓｉの基板１２１へ移動して放熱されるだけでなく、第１部材側電極１１３ａ及び第１導体突起１１６ａを通じてモジュール基板３１０（図１３には図示しない）へ移動して放熱される。このように、ヒートスプレッダ１３１からモジュール基板３１０へ熱を効率よく伝導させる経路を設ける構成により、増幅器５０１において発生した熱を効果的に放熱させることができる。
図１４は、終端回路４１１の辺りを拡大した図である。図１５は、図１４に示す切断線ＸＶ―ＸＶにおける断面図である。図１４及び図１５に示すように、部材間接続導体３５１ａは、再配線３５１ａａと再配線ビア３５１ａｂとを有し、キャパシタ４１１ａに接続される。
詳細には、キャパシタ４１１ａは、ｘｙ面と平行に延在する第１部材金属配線１３２ｃａ及び第１部材電極１３２ｃｂと、これらの間に充填される第２絶縁膜１２３によって形成されるＭＩＭ（Metal-Insulator-Metal）構造を有する。
より詳細には、第１絶縁膜１２２のｚ軸－側の面には、ｚ軸＋側から平面視したときに矩形を有し、キャパシタ４１１ａのｚ軸＋側の電極となる第１部材金属配線１３２ｃａが形成される。第１部材金属配線１３２ｃａのｚ軸－側には、ｚ軸＋側から平面視したときに矩形を有し、キャパシタ４１１ａのｚ軸－側の電極となる第１部材電極１３２ｃｂが、第１部材金属配線１３２ｃａと所定の距離を隔てて形成される。ｚ軸＋側から平面視したとき、第１部材電極１３２ｃｂの輪郭は、第１部材金属配線１３２ｃａの輪郭の内側に位置する。第１部材金属配線１３２ｃａ及び第１部材電極１３２ｃｂの周囲には、第２絶縁膜１２３が充填されている。
第２絶縁膜１２３のｚ軸－側の面には、ｚ軸＋側から平面視したときに矩形を有する第１部材電極１３２ｃｄが形成される。第２絶縁膜１２３に設けられた開口には、第１部材電極１３２ｃｄと第１部材電極１３２ｃｂとを接続する第１部材ビア１３３ｃａが設けられる。
第１絶縁膜２２５のｚ軸－側の面には、部材間接続導体３５１ａを構成する再配線３５１ａａが設けられる。第３絶縁膜１２４及び第１絶縁膜２２５に設けられた開口には、再配線３５１ａａと第１部材電極１３２ｃｄとを接続する再配線ビア３５１ａｂが設けられる。
図１６は、図１４に示す切断線ＸＶＩ―ＸＶＩにおける断面図である。図１４及び図１６に示すように、インダクタ４１１ｂは、第１部材金属配線１３２ｃｅによって形成される。詳細には、第１絶縁膜１２２のｚ軸－側の面には、ｘｙ面内で巻回するように第１部材金属配線１３２ｃｅが形成される。
第２絶縁膜１２３のｚ軸－側の面には、ｚ軸＋側から平面視したときに、ｙ軸方向に延びる第１部材金属配線１３２ｃｃが形成される。第２絶縁膜１２３には、ｚ軸－側から第１部材金属配線１３２ｃａに通じるように開口が設けられる。当該開口には、第１部材金属配線１３２ｃａと第１部材金属配線１３２ｃｃとを接続する第１部材ビア１３３ｃｂが設けられる。
第２絶縁膜１２３には、ｚ軸－側から第１部材金属配線１３２ｃｅの一端（第１端）の近傍に通じるように開口がさらに設けられる。当該開口には、第１部材金属配線１３２ｃｅの一端と第１部材金属配線１３２ｃｃとを接続する第１部材ビア１３３ｃｃが設けられる。
第１部材金属配線１３２ｃｅの一端と第１部材金属配線１３２ｃａとの間では、巻回する第１部材金属配線１３２ｃｅが設けられる。
［第２実施形態］
第２実施形態に係る電力増幅装置及び電力増幅回路について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図１７は、電力増幅回路６２の回路図である。図１７に示すように、第２実施形態に係る電力増幅回路６２は、入力側の整合回路をさらに備え、終端回路、出力側の整合回路及び入力側の整合回路の周波数帯が変更可能となっている点で第１実施形態に係る電力増幅回路６１と異なる。
電力増幅回路６２は、第１回路４００と、第２回路５００と、インダクタ６５１（第３インダクタ）、６５２（第４インダクタ）及び６５３（第５インダクタ）と、を含む。第１回路４００は、増幅器制御回路４０１と、スイッチ制御回路４０２と、キャパシタ４２１、４２２及び４２３と、スイッチ４３１、４３２、４３３、４３４、４３５及び４３６と、を含む。第２回路５００は、増幅器５０１と、バイアス回路５０２と、を含む。
増幅器制御回路４０１、スイッチ制御回路４０２、キャパシタ４２１、４２２及び４２３ならびにスイッチ４３１、４３２、４３３、４３４、４３５及び４３６は、第１部材１１０に形成される。増幅器５０１及びバイアス回路５０２は、第２部材２１０に形成される。インダクタ６５１、６５２及び６５３は、再配線によって形成されるが、詳細については後述する。スイッチ４３１、４３２、４３３、４３４、４３５及び４３６は、例えば、電界効果トランジスタである。
キャパシタ４２１、インダクタ６５１ならびにスイッチ４３１及び４３２によって終端回路７０１（第１終端回路）が構成される。終端回路７０１は、出力信号ＲＦｏｕｔの周波数の整数倍（例えば２倍以上）の高調波成分を減衰させる。終端回路７０１では、減衰させる高調波成分の周波数がスイッチ４３１及び４３２によって切り替えられる。
詳細には、キャパシタ４２１は、増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。インダクタ６５１は、キャパシタ４２１の第２端に接続された第１端と、中間タップ６５１ａと、第２端と、を有する。スイッチ４３１は、中間タップ６５１ａに接続された第１端と、接地された第２端と、を有する。スイッチ４３２は、インダクタ６５１の第２端に接続された第１端と、接地された第２端と、を有する。
スイッチ４３１及び４３２は、それぞれスイッチ制御回路４０２から受ける信号Ｂ１及びＢ２に基づいて動作する。具体的には、スイッチ４３１及び４３２の各々は、自己の第１端と第２端との導通及び非導通とを切り替える。本実施形態では、スイッチ４３１及びスイッチ４３２は、排他的に動作する。具体的には、スイッチ４３１がオフ（第１端と第２端とが非導通）のときはスイッチ４３２がオン（第１端と第２端とが導通）になる第１状態となり、スイッチ４３１がオンのときはスイッチ４３２がオフとなる第２状態となる。
終端回路７０１の第１状態における共振周波数は、第２状態における共振周波数より小さい。このため、第１状態は、低い周波数成分を減衰させるのに適している一方、第２状態は、高い周波数成分を減衰させるのに適している。
本実施形態では、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が低い場合に終端回路７０１を第１状態に遷移させ、出力信号ＲＦｏｕｔが属する周波数帯が高い場合に終端回路７０１を第２状態に遷移させる制御を行う。なお、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合に終端回路７０１を第２状態に遷移させ、出力信号ＲＦｏｕｔが属する周波数帯が高い場合に終端回路７０１を第１状態に遷移させる制御を行ってもよい。
また、終端回路７０１は、スイッチ４３２を含まずに、インダクタ６５１の第２端が直接に接地される構成であってもよい。このような構成でも、減衰させる高調波成分の周波数を切り替えることが可能である。
キャパシタ４２２、インダクタ６５２ならびにスイッチ４３３及び４３４によって整合回路７０２（第１整合回路）が構成される。整合回路７０２は、増幅器５０１から増幅器５０１の後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についてのインピーダンス（以下、第１インピーダンスと称することがある。）を調整する。整合回路７０２では、第１インピーダンスがスイッチ４３３及び４３４によって切り替えられる。
詳細には、キャパシタ４２２は、増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。インダクタ６５２は、キャパシタ４２２の第２端に接続された第１端と、中間タップ６５２ａと、第２端と、を有する。スイッチ４３３は、中間タップ６５２ａに接続された第１端と、出力端子３２に接続された第２端と、を有する。スイッチ４３４は、インダクタ６５２の第２端に接続された第１端と、出力端子３２に接続された第２端と、を有する。
スイッチ４３３及び４３４は、それぞれスイッチ制御回路４０２から受ける信号Ｂ３及びＢ４に基づいて動作する。本実施形態では、スイッチ４３３及びスイッチ４３４は、排他的に動作する。具体的には、スイッチ４３３がオフのときはスイッチ４３４がオンになる第３状態となり、スイッチ４３３がオンのときはスイッチ４３４がオフとなる第４状態となる。
一般に、インダクタ６５２のインピーダンスは、周波数が大きいときに大きくなるので、整合回路７０２が第３状態にあるときの第１インピーダンスは、整合回路７０２が第４状態にあるときの第１インピーダンスより大きい。つまり、第３状態は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合における増幅器５０１と後段の回路との間のインピーダンス整合に適している一方、第４状態は、出力信号ＲＦｏｕｔが属する周波数帯が高い場合における増幅器５０１と後段の回路との間のインピーダンス整合に適している。
本実施形態では、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合に整合回路７０２を第３状態に遷移させ、出力信号ＲＦｏｕｔが属する周波数帯が高い場合に整合回路７０２を第４状態に遷移させる制御を行う。なお、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合に整合回路７０２を第４状態に遷移させ、出力信号ＲＦｏｕｔが属する周波数帯が高い場合に整合回路７０２を第３状態に遷移させる制御を行ってもよい。
また、整合回路７０２は、スイッチ４３４を含まずに、インダクタ６５２の第２端と出力端子３２とが直接に接続される構成であってもよい。このような構成でも、第１インピーダンスを切り替えることが可能である。
キャパシタ４２３、インダクタ６５３ならびにスイッチ４３５及び４３６によって整合回路７０３（第２整合回路）が構成される。整合回路７０３は、入力端子３１から増幅器５０１を見たときの、入力信号ＲＦｉｎの基本波についてのインピーダンス（以下、第２インピーダンスと称することがある。）を調整する。整合回路７０３では、第２インピーダンスがスイッチ４３５及び４３６によって切り替えられる。
詳細には、スイッチ４３５は、入力端子３１に接続された第１端と、第２端と、を有する。スイッチ４３６は、入力端子３１に接続された第１端と、第２端と、を有する。インダクタ６５３は、スイッチ４３６の第２端に接続された第１端と、スイッチ４３５の第２端に接続された中間タップ６５２ａと、第２端と、を有する。キャパシタ４２３は、インダクタ６５３の第２端に接続された第１端と、増幅器５０１のベースに接続された第２端と、を有する。
スイッチ４３５及び４３６は、それぞれスイッチ制御回路４０２から受ける信号Ｂ５及びＢ６に基づいて動作する。本実施形態では、スイッチ４３５及びスイッチ４３６は、排他的に動作する。具体的には、スイッチ４３５がオフのときはスイッチ４３６がオンになる第５状態となり、スイッチ４３５がオンのときはスイッチ４３６がオフとなる第６状態となる。
一般に、インダクタ６５３のインピーダンスは、周波数が大きいときに大きくなるので、整合回路７０３が第５状態にあるときの第２インピーダンスは、整合回路７０３が第６状態にあるときの第２インピーダンスより大きい。つまり、第５状態は、入力信号ＲＦｉｎが属する周波数帯が低い場合における増幅器５０１と前段の回路との間のインピーダンス整合に適している一方、第６状態は、入力信号ＲＦｉｎが属する周波数帯が高い場合における増幅器５０１と前段の回路との間のインピーダンス整合に適している。
本実施形態では、スイッチ制御回路４０２は、入力信号ＲＦｉｎが属する周波数帯が低い場合に整合回路７０３を第５状態に遷移させ、入力信号ＲＦｉｎが属する周波数帯が高い場合に整合回路７０３を第６状態に遷移させる制御を行う。なお、スイッチ制御回路４０２は、入力信号ＲＦｉｎが属する周波数帯が低い場合に整合回路７０３を第６状態に遷移させ、入力信号ＲＦｉｎが属する周波数帯が高い場合に整合回路７０３を第５状態に遷移させる制御を行ってもよい。
また、整合回路７０３は、スイッチ４３６を含まずに、入力端子３１とインダクタ６５３の第１端とが直接に接続される構成であってもよい。このような構成でも、第２インピーダンスを切り替えることが可能である。
［レイアウト］
第２実施形態に係る電力増幅装置１２のレイアウトについて説明する。
図１８は、第１部材１１０における第１回路４００のレイアウトの一例を示す図である。図１９は、第１部材１１０及び第２部材２１０のｚ軸－側に設けられた電極のレイアウトの一例を示す図である。図１８及び図１９は、例えば、ｚ軸－側から第１部材１１０または第２部材２１０を平面視したときの平面図である。なお、説明を分かりやすくするために、図１８には、第２回路５００における増幅器５０１の位置が示される。図１９には、キャパシタ４２１、４２２及び４２３の位置が示される。
図１８及び図１９に示すように、電力増幅装置１２では、第１回路４００におけるキャパシタ４２１は、第１部材１１０の略中央のｘ軸－側に設けられる。キャパシタ４２１のｙ軸－側には、インダクタ６５１ならびにスイッチ４３１及び４３２が設けられる。キャパシタ４２３は、第１部材１１０の略中央のｘ軸＋側に設けられる。キャパシタ４２３のｙ軸－側には、インダクタ６５３ならびにスイッチ４３５及び４３６が設けられる。キャパシタ４２２は、第１部材１１０の略中央のｙ軸＋側に設けられる。キャパシタ４２２のｘ軸－側には、インダクタ６５２ならびにスイッチ４３３及び４３４が設けられる。
キャパシタ４２３のｙ軸＋側には、スイッチ制御回路４０２が設けられる（図１８参照）。スイッチ制御回路４０２のｙ軸＋側には、第２部材２１０が接合される略矩形の領域２５３が位置する。また、スイッチ制御回路４０２のｙ軸＋側には、一部が領域２５３と重なるように増幅器制御回路４０１が設けられる。増幅器制御回路４０１のｘ軸－側には、ヒートスプレッダ１３１が設けられる。増幅器５０１は、ｚ軸－側から第１基材１１０を平面視したときに、ヒートスプレッダ１３１の一部と重なるように設けられる。
スイッチ４３１及び４３２は、それぞれ第１部材金属配線１３２ｉａ及び１３２ｉｂを通じてスイッチ制御回路４０２に接続される。第１部材金属配線１３２ｉａ及び１３２ｉｂには、それぞれ信号Ｂ１及びＢ２が伝送される。スイッチ４３３及び４３４は、それぞれ第１部材金属配線１３２ｉｃ及び１３２ｉｄを通じてスイッチ制御回路４０２に接続される。第１部材金属配線１３２ｉｃ及び１３２ｉｄには、それぞれ信号Ｂ３及びＢ４が伝送される。スイッチ４３５及び４３６は、それぞれ第１部材金属配線１３２ｉｅ及び１３２ｉｆを通じてスイッチ制御回路４０２に接続される。第１部材金属配線１３２ｉｅ及び１３２ｉｆには、それぞれ信号Ｂ５及びＢ６が伝送される。
部材間接続導体３５１ｂは、増幅器５０１のコレクタとキャパシタ４２１の第１端とを接続する（図１９参照）。部材間接続導体３５１ｃは、増幅器５０１のコレクタとキャパシタ４２２の第１端とを接続する。部材間接続導体３５１ｄは、増幅器５０１のベースとキャパシタ４２３の第２端とを接続する。部材間接続導体３５１ｂ、３５１ｃ及び３５１ｄは、部材間接続導体の一態様である。
インダクタ６５１、６５２及び６５３は、それぞれ再配線３５１ｅ、３５１ｆ及び３５１ｇによって形成される。再配線３５１ｅ、３５１ｆ及び３５１ｇの詳細については後述する。
図２０は、第２部材２１０における第２回路５００のレイアウトの一例を示す図である。図２０の見方は、図１８と同様である。図２０に示すように、第２回路５００のレイアウトは、第１実施形態に係る第２回路５００のレイアウト（図１０参照）と略同じである。
図２１は、図１９における整合回路７０３の辺りを拡大した図である。図２２は、図２１に示す切断線ＸＸＩＩ―ＸＸＩＩにおける断面図である。図２１及び図２２に示すように、部材間接続導体３５１ｄは、再配線３５１ｄａと再配線ビア３５１ｄｂとを有し、キャパシタ４２３の第１端に接続される。再配線３５１ｄａ及び再配線ビア３５１ｄｂの形状及び配置は、図１４及び図１５に示す再配線３５１ａａ及び再配線ビア３５１ａｂとそれぞれ同様である。
キャパシタ４２３は、ｘｙ面と平行に延在する第１部材金属配線１３２ｄａ及び第１部材電極１３２ｄｂと、これらの間に充填される第２絶縁膜１２３によって形成されるＭＩＭ構造を有する。第１部材金属配線１３２ｄａ及び第１部材電極１３２ｄｂは、図１４～図１６に示す第１部材金属配線１３２ｃａ及び第１部材電極１３２ｃｂとそれぞれ同様である。
また、これらの周辺の第１部材金属配線１３２ｄｃ、第１部材電極１３２ｄｄならびに第１部材ビア１３３ｄａ及び１３３ｄｂ（図２２参照）は、図１４及び図１５に示す第１部材金属配線１３２ｃｃ、第１部材電極１３２ｃｄならびに第１部材ビア１３３ｃａ及び１３３ｃｂとそれぞれ同様である。
第１部材ビア１３３ｄｃ（図２１参照）は、第２絶縁膜１２３のｚ軸－側の面に設けられる第１部材電極金属配線１３２ｄｃと、インダクタ６５３を構成する再配線３５１ｇとを接続する。詳細は後述するが、再配線３５１ｇは、第１絶縁膜２２５のｚ軸－側の面に設けられる。
キャパシタ４２１及び４２２の各々について、その構造及び周辺の電極は、キャパシタ４２３の構造及び周辺の電極と同様である。
図２３は、図１９における終端回路７０１の辺りを拡大した図である。図２４は、図２３に示す切断線ＸＸＩＶ―ＸＸＩＶにおける断面図である。図２３及び図２４に示すように、インダクタ６５１を構成する再配線３５１ｅは、第１絶縁膜２２５のｚ軸－側の面において、ｘｙ面内で巻回するように設けられる。スイッチ４３１は、基板１２１、第１絶縁膜１２２及び第２絶縁膜１２３に設けられる。
図２５は、図２３に示す切断線ＸＸＶ―ＸＸＶにおける断面図である。図２３及び図２５に示すように、インダクタ６５１の中間タップ６５１ａは、再配線ビア３５１ｈ、第１部材金属配線１３２ｅ及び第１部材ビア１３３ｅを通じてスイッチ４３１に接続される。
詳細には、第１部材金属配線１３２ｅは、第２絶縁膜１２３のｚ軸－側の面に形成される。第１部材ビア１３３ｅは、第１絶縁膜１２２及び第２絶縁膜１２３に設けられた開口に設けられ、第１部材金属配線１３２ｅとスイッチ４３１の第１端とを接続する。再配線ビア３５１ｈは、第１絶縁膜２２５及び第３絶縁膜１２４に設けられた開口に設けられ、中間タップ６５１ａと第１部材金属配線１３２ｅとを接続する。
インダクタ６５２及び６５３の各々について、その構造及び周辺の電極は、インダクタ６５１の構造及び周辺の電極と同様である。
［第３実施形態］
第３実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図２６は、電力増幅回路６３の電力増幅装置１３における配置を説明するための図である。図２６には、電力増幅装置１３の断面における電力増幅回路６３の配置が模式的に示される。図２６に示すように、第３実施形態に係る電力増幅回路６３は、終端回路におけるキャパシタの容量が変更可能となっている点で第１実施形態に係る電力増幅回路６１と異なる。
電力増幅回路６３における第１回路４００は、電力増幅回路６１における第１回路４００（図７参照）と比べて、終端回路４１１の代わりに終端回路４１２を含み、スイッチ制御回路４０２をさらに含む。
終端回路４１２は、キャパシタ４１２ａａ及びキャパシタ４１２ａｂと、インダクタ４１２ｂと、スイッチ４１２ｃａ及び４１２ｃｂと、を含む。
インダクタ４１２ｂは、部材間接続導体３５１ｉを通じて第２部材２１０における増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。キャパシタ４１２ａａは、インダクタ４１２ｂの第２端に接続された第１端と、第２端と、を有する。スイッチ４１２ｃａは、キャパシタ４１２ａａの第２端に接続された第１端と、接地された第２端と、を有する。キャパシタ４１２ａｂは、インダクタ４１２ｂの第２端に接続された第１端と、第２端と、を有する。スイッチ４１２ｃｂは、キャパシタ４１２ａｂの第２端に接続された第１端と、接地された第２端と、を有する。部材間接続導体３５１ｉは、例えば、部材間接続導体３５１ａ（図９参照）のような配線である。
スイッチ４１２ｃａ及び４１２ｃｂは、スイッチ４３１と同様のスイッチであり、それぞれスイッチ制御回路４０２から受ける信号Ｂ７及びＢ８に基づいて動作する。本実施形態では、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にキャパシタ４１２ａａ及び４１２ａｂの合成容量が大きくなるようにスイッチ４１２ｃａ及び４１２ｃｂを制御する。具体的には、スイッチ制御回路４０２は、スイッチ４１２ｃａ及び４１２ｃｂの両方をオンにする。
一方、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が高い場合にキャパシタ４１２ａａ及び４１２ａｂの合成容量が小さくなるようにスイッチ４１２ｃａ及び４１２ｃｂを制御する。具体的には、スイッチ制御回路４０２は、スイッチ４１２ｃａ及び４１２ｃｂのいずれか一方をオンにする。
なお、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にキャパシタ４１２ａａ及び４１２ａｂの合成容量が小さくなり、出力信号ＲＦｏｕｔが属する周波数帯が高い場合に当該合成容量が大きくなるようにスイッチ４１２ｃａ及び４１２ｃｂを制御する構成であってもよい。
また、終端回路４１２が、キャパシタ４１２ａａ及びスイッチ４１２ｃａの組を２組含む構成について説明したが、終端回路４１２は、当該組を３組以上含む構成であってもよい。
また、終端回路４１２では、キャパシタの代わりにインダクタが設けられるとともに、インダクタの代わりにキャパシタが設けられる構成であってもよい。
また、終端回路４１２の一部が、第１部材１１０の外部に設けられる構成であってもよい。具体的には、例えば、部材間接続導体３５１ｉとして再配線３５１ｅ（図１９参照）のようなインダクタ（第２インダクタ）を設けることにより、インダクタの一部が第１部材１１０の外部に設けられる構成であってもよい。また、例えば、インダクタ４１２ｂを設けずに、キャパシタ４１２ａａの第１端及びキャパシタ４１２ａｂの第１端を、再配線３５１ｅのようなインダクタ（第２インダクタ）としての部材間接続導体３５１ｉに接続する構成により、インダクタの全部が第１部材１１０の外部に設けられる構成であってもよい。
［第４実施形態］
第４実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図２７は、電力増幅回路６４の電力増幅装置１４における配置を説明するための図である。図２７には、電力増幅装置１４の断面における電力増幅回路６４の配置が模式的に示される。図２７に示すように、第４実施形態に係る電力増幅装置１４は、整合回路が第１部材１１０に設けられる点で第１実施形態に係る電力増幅装置１１と異なる。
電力増幅回路６４における第１回路４００は、電力増幅回路６１における第１回路４００（図７参照）と比べて、終端回路４１１の代わりに終端回路４１１ｒを含み、整合回路４４１をさらに含む。
終端回路４１１ｒは、図７に示す終端回路４１１と同様のＬＣ直列回路であるが、キャパシタとインダクタとの接続の順序が異なる。すなわち、終端回路４１１ｒにおけるインダクタ４１１ｂは、部材間接続導体３５１ｉを通じて第２部材２１０における増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。キャパシタ４１１ａは、インダクタ４１１ｂの第２端に接続された第１端と、接地された第２端と、を有する。
整合回路４４１は、例えば、図７に示す整合回路６０１と同様のＬＣ直列回路であり、キャパシタ４４１ａと、インダクタ４４１ｂと、を含む。
インダクタ４４１ｂは、部材間接続導体３５１ｊを通じて第２部材２１０における増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。キャパシタ４４１ａは、インダクタ４４１ｂの第２端に接続された第１端と、第１導体突起１１６を通じてモジュール基板３１０における出力端子３２に接続された第２端と、を有する。
なお、整合回路４４１の一部が、第１部材１１０の外部に設けられる構成であってもよい。具体的には、例えば、部材間接続導体３５１ｊとして再配線３５１ｆ（図１９参照）のようなインダクタを設けることにより、インダクタの一部が第１部材１１０の外部に設けられる構成であってもよい。また、例えば、インダクタ４４１ｂを設けずに、キャパシタ４４１ａの第１端を再配線３５１ｆのようなインダクタとしての部材間接続導体３５１ｊに接続する構成により、インダクタの全部が第１部材１１０の外部に設けられる構成であってもよい。
図２８は、電力増幅回路６４における整合回路４４１の変形例である整合回路４４１ｃを説明するための図である。図２８に示すように、整合回路４４１ｃは、図２７に示す整合回路４４１と比べて、インダクタ４４１ｄをさらに含み、インダクタ４４１ｂの後段の接続形態が異なる。
具体的には、キャパシタ４４１ａは、インダクタ４４１ｂの第２端に接続された第１端と、接地された第２端と、を有する。インダクタ４４１ｄは、インダクタ４４１ｂの第２端に接続された第１端と、第１導体突起１１６を通じてモジュール基板３１０における出力端子３２に接続された第２端と、を有する。
［第５実施形態］
第５実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図２９は、電力増幅回路６５の電力増幅装置１５における配置を説明するための図である。図２９には、電力増幅装置１５の断面における電力増幅回路６５の配置が模式的に示される。図２９に示すように、第５実施形態に係る電力増幅回路６５は、整合回路におけるキャパシタの容量が変更可能となっている点で第４実施形態に係る電力増幅回路６４と異なる。
電力増幅回路６５における第１回路４００は、電力増幅回路６４における第１回路４００（図２７参照）と比べて、整合回路４４１の代わりに整合回路４４２を含み、スイッチ制御回路４０２をさらに含む。整合回路４４２は、キャパシタ４４２ａ、４４２ｂ、４４２ｃ及び４４２ｄと、インダクタ４４２ｅ及び４４２ｆと、スイッチ４４２ｇと、を含む。
整合回路４４２は、第１インピーダンスを調整する。スイッチ４４２ｇは、第１インピーダンスを切り替える。詳細には、インダクタ４４２ｅは、部材間接続導体３５１ｊを通じて第２部材２１０における増幅器５０１のコレクタに接続された第１端と、第２端と、を有する。キャパシタ４４２ａは、インダクタ４４２ｅの第２端に接続された第１端と、接地された第２端と、を有する。インダクタ４４２ｆは、インダクタ４４２ｅの第２端に接続された第１端と、第２端と、を有する。キャパシタ４４２ｂは、インダクタ４４２ｆの第２端に接続された第１端と、第２端と、を有する。スイッチ４４２ｇは、キャパシタ４４２ｂの第２端に接続された第１端と、接地された第２端と、を有する。キャパシタ４４２ｃは、インダクタ４４２ｆの第２端に接続された第１端と、接地された第２端と、を有する。キャパシタ４４２ｄは、インダクタ４４２ｆの第２端に接続された第１端と、第１導体突起１１６を通じてモジュール基板３１０における出力端子３２に接続された第２端と、を有する。
スイッチ４４２ｇは、スイッチ４３１と同様のスイッチであり、スイッチ制御回路４０２から受ける信号Ｂ９に基づいて動作する。本実施形態では、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にスイッチ４４２ｇをオンにする。一方、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が高い場合にスイッチ４４２ｇをオフにする。
なお、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にスイッチ４４２ｇをオフにし、出力信号ＲＦｏｕｔが属する周波数帯が高い場合にスイッチ４４２ｇをオンにする制御を行ってもよい。
また、整合回路４４２では、キャパシタの代わりにインダクタが設けられるとともに、インダクタの代わりにキャパシタが設けられる構成であってもよい。
［第６実施形態］
第６実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３０は、電力増幅回路６６の電力増幅装置１６における配置を説明するための図である。図３０には、電力増幅装置１６の断面における電力増幅回路６６の配置が模式的に示される。図３０に示すように、第６実施形態に係る電力増幅回路６６は、終端回路及び整合回路が同じ部材間接続導体を通じて第２部材２１０における増幅器に接続される点で第４実施形態に係る電力増幅回路６４と異なる。
本実施形態では、第１部材１１０には、部材間接続導体３５１ｉを通じて第２部材２１０における増幅器５０１のコレクタに接続されたノードＮ３が設けられる。終端回路４１１ｒにおけるインダクタ４１１ｂの第１端は、ノードＮ３に接続される。整合回路４４１におけるインダクタ４４１ｂの第１端は、ノードＮ３に接続される。
例えば、部材間接続導体３５１ｉとして再配線３５１ｅ（図１９参照）のようなインダクタ（第２インダクタ）を設ける構成により、終端回路４１１ｒのインダクタの一部と整合回路４４１のインダクタの一部とを共用することができるので、第１部材１１０におけるインダクタの設置スペースを縮小し、電力増幅装置１６のサイズをコンパクトにすることができる。
なお、インダクタ４１１ｂ及びインダクタ４４１ｂを設けずに、キャパシタ４１１ａの第１端及びキャパシタ４４１ａの第１端を、再配線３５１ｅのようなインダクタとしての部材間接続導体３５１ｉに接続する構成であってもよい。このような構成により、終端回路４１１ｒのインダクタの全部と整合回路４４１のインダクタの全部とを共用することができるので、第１部材１１０におけるインダクタの設置スペースをさらに縮小し、電力増幅装置１６のサイズをさらにコンパクトにすることができる。
図３１は、電力増幅回路６６における整合回路４４１の変形例である整合回路４４１ｃを説明するための図である。図３１に示すように、整合回路４４１ｃは、図２８に示す整合回路４４１ｃと同様の構成を有する。本変形例では、整合回路４４１ｃにおけるインダクタ４４１ｂの第１端は、ノードＮ３に接続される。
［第７実施形態］
第７実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３２は、電力増幅回路６７の電力増幅装置１７における配置を説明するための図である。図３２には、電力増幅装置１７の断面における電力増幅回路６７の配置が模式的に示される。図３２に示すように、第７実施形態に係る電力増幅回路６７は、入力信号が差動増幅回路によって増幅される点で第１実施形態に係る電力増幅回路６１と異なる。
電力増幅回路６７は、電力増幅回路６１（図７参照）と比べて、バラン６０２をさらに含む。電力増幅回路６７における第１回路４００は、電力増幅回路６１における第１回路４００（図７参照）と比べて、終端回路４１１の代わりに終端回路４１１ｒを含み、終端回路４１３（第２終端回路）をさらに含む。電力増幅回路６７における第２回路５００は、電力増幅回路６１における第２回路５００（図７参照）と比べて、増幅器５０１ｃ（第２増幅器）をさらに含む。
本実施形態では、バラン６０２は、モジュール基板３１０に設けられる。図３２では、バイアス回路５０２及び入力端子３１の図示を省略している。増幅器制御回路４０１は、増幅器５０１ｃの動作をさらに制御する。これにより、増幅器５０１ｃのベースには、増幅器５０１のベースと同様にバイアスが供給される。
例えば、増幅器５０１のベース及び増幅器５０１ｃのベースには、平衡信号を構成する入力信号ＲＦｉｎ１（第１信号）及びＲＦｉｎ２（第２信号）がそれぞれ供給される。入力信号ＲＦｉｎ１及びＲＦｉｎ２は、例えば、非平衡信号である入力信号ＲＦｉｎが、バランによって互いに位相が略１８０°異なる２つの信号に分配されることによって生成する。
増幅器５０１は、入力信号ＲＦｉｎ１を増幅して増幅信号ＡＲＦ１（第１増幅信号）を出力する。増幅器５０１ｃは、入力信号ＲＦｉｎ２が供給されるベースと、電源電圧供給ノード（図示しない）、終端回路４１３及びバラン６０２に接続されたコレクタと、第２導体突起２１６を通じて接地されたエミッタと、を有する。増幅器５０１ｃは、入力信号ＲＦｉｎ２を増幅して増幅信号ＡＲＦ２（第２増幅信号）を出力する。
終端回路４１３は、終端回路４１１ｒと同様の構成を有するＬＣ直列回路であり、キャパシタ４１３ａと、インダクタ４１３ｂと、を含む。インダクタ４１３ｂは、部材間接続導体３５１ｍを通じて第２部材２１０における増幅器５０１ｃのコレクタに接続された第１端と、第２端と、を有する。キャパシタ４１３ａは、インダクタ４１３ｂの第２端に接続された第１端と、接地された第２端と、を有する。部材間接続導体３５１ｍは、例えば、部材間接続導体３５１ｉと同様の構成を有する。
バラン６０２は、増幅器５０１からの増幅信号ＡＲＦ１及び増幅器５０１ｃからの増幅信号ＡＲＦ２を、非平衡信号である出力信号ＲＦｏｕｔ（第３増幅信号）に変換する。具体的には、バラン６０２は、増幅信号ＡＲＦ１及びＡＲＦ２を合成し、出力信号ＲＦｏｕｔを生成する。バラン６０２は、出力信号ＲＦｏｕｔを、整合回路６０１を通じて出力端子３２へ出力する。
本実施形態では、バラン６０２は、インダクタ６０２ａ（１次側巻線）と、インダクタ６０２ｂ（２次側巻線）と、を有する。インダクタ６０２ａは、第２導体突起２１６を通じて増幅器５０１のコレクタに接続された第１端と、第２導体突起２１６を通じて増幅器５０１ｃのコレクタに接続された第２端と、を有する。インダクタ６０２ｂは、インダクタ６０２ａと電磁界的に結合し、接地された第１端と、整合回路６０１に接続された第２端と、を有する。
整合回路６０１は、バラン６０２からバラン６０２の後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についての第３インピーダンスを調整する。
このように、サイズの大きいバラン６０２をモジュール基板３１０に設ける構成により、第１部材１１０及び第２部材２１０におけるレイアウトの自由度を高めることができる。
また、出力信号ＲＦｏｕｔが伝送されるモジュール基板３１０から離れている第１部材１１０に終端回路４１１ｒ及び終端回路４１３を設ける構成により、アイソレーションを確保することができるので、出力信号ＲＦｏｕｔへの高調波成分の混入を抑制することができる。
［第８実施形態］
第８実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３３は、電力増幅回路６８の電力増幅装置１８における配置を説明するための図である。図３３には、電力増幅装置１８の断面における電力増幅回路６８の配置が模式的に示される。図３３に示すように、第８実施形態に係る電力増幅装置１８は、整合回路が第１部材１１０に設けられる点で第７実施形態に係る電力増幅装置１７と異なる。
電力増幅回路６８は、電力増幅回路６７（図３２参照）と比べて、整合回路６０１の代わりに、第１回路４００に含まれる整合回路４４３を含む。整合回路４４３は、キャパシタ４４３ａａ、４４３ａｂ及び４４３ａｃを含む。キャパシタ４４３ａａは、第１導体突起１１６を通じてモジュール基板３１０におけるバラン６０２のインダクタ６０２ｂの第２端に接続された第１端と、接地された第２端と、を有する。
キャパシタ４４３ａｂは、キャパシタ４４３ａａの第１端に接続された第１端と、接地された第２端と、を有する。キャパシタ４４３ａｃは、キャパシタ４４３ａａの第１端に接続された第１端と、第１導体突起１１６を通じてモジュール基板３１０における出力端子３２に接続された第２端と、を有する。
［第９実施形態］
第９実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３４は、電力増幅回路６９の電力増幅装置１９における配置を説明するための図である。図３４には、電力増幅装置１９の断面における電力増幅回路６９の配置が模式的に示される。図３４に示すように、第９実施形態に係る電力増幅回路６９は、整合回路におけるキャパシタの容量が変更可能となっている点で第８実施形態に係る電力増幅回路６８と異なる。
電力増幅回路６９における第１回路４００は、電力増幅回路６８における第１回路４００（図３３参照）と比べて、整合回路４４３の代わりに整合回路４４３ａ（第１整合回路）を含み、スイッチ制御回路４０２をさらに含む。整合回路４４３ａは、整合回路４４３（図３３参照）と比べて、スイッチ４４３ｂａ及び４４３ｂｂをさらに含む。整合回路４４３ａは、整合回路４４３と同様に、第３インピーダンスを調整する。スイッチ４４３ｂａ及び４４３ｂｂは、第３インピーダンスを切り替える。
具体的には、スイッチ４４３ｂａは、第１導体突起１１６を通じてモジュール基板３１０におけるバラン６０２のインダクタ６０２ｂの第２端に接続され、かつキャパシタ４４３ａｃの第１端に接続された第１端と、キャパシタ４４３ａａの第１端に接続された第２端と、を有する。スイッチ４４３ｂｂは、スイッチ４４３ｂａの第１端に接続された第１端と、キャパシタ４４３ａｂの第１端に接続された第２端と、を有する。
スイッチ４４３ｂａ及び４４３ｂｂは、スイッチ４３１と同様のスイッチであり、それぞれスイッチ制御回路４０２から受ける信号Ｂ１０及びＢ１１に基づいて動作する。本実施形態では、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にキャパシタ４４３ａａ及び４４３ａｂの合成容量が大きくなるようにスイッチ４４３ｂａ及び４４３ｂｂを制御する。具体的には、スイッチ制御回路４０２は、スイッチ４４３ｂａ及び４４３ｂｂの両方をオンにする。
一方、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が高い場合にキャパシタ４４３ａａ及び４４３ａｂの合成容量が小さくなるようにスイッチ４４３ｂａ及び４４３ｂｂを制御する。具体的には、スイッチ制御回路４０２は、スイッチ４４３ｂａ及び４４３ｂｂのいずれか一方をオンにする。
なお、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にキャパシタ４４３ａａ及び４４３ａｂの合成容量が小さくなり、出力信号ＲＦｏｕｔが属する周波数帯が高い場合に当該合成容量が大きくなるようにスイッチ４４３ｂａ及び４４３ｂｂを制御する構成であってもよい。
また、整合回路４４３ａが、キャパシタ４４３ａａ及びスイッチ４４３ｂａの組を２組含む構成について説明したが、整合回路４４３ａは、当該組を３組以上含む構成であってもよい。
［第１０実施形態］
第１０実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３５は、電力増幅回路７０の電力増幅装置２０における配置を説明するための図である。図３５には、電力増幅装置２０の断面における電力増幅回路７０の配置が模式的に示される。図３５に示すように、第１０実施形態に係る電力増幅回路７０は、ＡＰＴ（Average Power Tracking）方式またはＥＴ（Envelope Tracking）方式によって増幅器５０１に電力が供給される点で第１実施形態に係る電力増幅回路６１と異なる。
電力増幅装置２０は、電力増幅装置１１（図７参照）と比べて、電源７５１をさらに備える。電力増幅回路７０における第１回路４００は、電力増幅回路６１における第１回路４００（図７参照）と比べて、終端回路４１１の代わりに終端回路４１１ｒを含む。
電源７５１は、例えば、ＡＰＴ（Average Power Tracking）方式またはＥＴ（Envelope Tracking）方式に従って、増幅器５０１におけるコレクタに電源電圧を印加する。
詳細には、モジュール基板３１０には、第２導体突起２１６を通じて増幅器５０１のコレクタに接続されたノードＮ４が設けられる。整合回路６０１の入力側の端子すなわちキャパシタ６０１ａの第１端（図６参照）は、ノードＮ４に接続される。電源７５１は、例えば、モジュール基板３１０の外部に設けられ、電源供給端子３３を通じてモジュール基板３１０におけるノードＮ４に接続される。
このような構成により、増幅器５０１における消費電力を小さくし、増幅器５０１を効率よく動作させることができる。
［第１１実施形態］
第１１実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３６は、電力増幅回路７１の電力増幅装置２１における配置を説明するための図である。図３７は、図３６に示す９０度位相シフト回路４４４及び出力整合回路４４５の詳細示す図である。図３６及び図３７には、電力増幅装置２１の断面における電力増幅回路７１の配置が模式的に示される。図３６及び図３７に示すように、第１１実施形態に係る電力増幅回路７１は、ドハティー増幅器によって増幅される点で第１実施形態に係る電力増幅回路６１と異なる。
電力増幅回路７１における第１回路４００は、電力増幅回路６１における第１回路４００（図７参照）と比べて、終端回路４１１の代わりに終端回路４１１ｒを含み、スイッチ制御回路４０２、終端回路４１３（第２終端回路）、９０度位相シフト回路４４４及び出力整合回路４４５（第１整合回路）をさらに備える。電力増幅回路７１における第２回路５００は、電力増幅回路６１における第２回路５００（図７参照）と比べて、増幅器５０１ｃ（第２増幅器）をさらに含む。
図３６では、バイアス回路５０２及び入力端子３１の図示を省略している。本実施形態では、増幅器５０１及び増幅器５０１ｃの前段には、図示しないが分配器が設けられる。分配器は、入力信号ＲＦｉｎを、入力信号ＲＦｉｎ３（第１信号）と、入力信号ＲＦｉｎ３に対して位相が略９０度遅れた入力信号ＲＦｉｎ４（第２信号）とに分配する。
増幅器５０１は、例えばピーク増幅器であり、Ｃ級にバイアスされる。増幅器５０１は、入力信号ＲＦｉｎ４の電力レベルが所定の電力レベル以上を示すときに、入力信号ＲＦｉｎ４を増幅して増幅信号ＡＲＦ４（第２増幅信号）を出力する。
増幅器制御回路４０１は、増幅器５０１ｃの動作をさらに制御する。これにより、増幅器５０１ｃのベースには、増幅器５０１のベースと同様にバイアスが供給される。本実施形態では、増幅器５０１ｃは、例えばキャリア増幅器であり、Ａ級、ＡＢ級またはＢ級にバイアスされる。すなわち、増幅器５０１は、小さい瞬時入力電力など入力信号ＲＦｉｎ３の電力レベルに係らず、入力信号ＲＦｉｎ３を増幅して、増幅信号ＡＲＦ３（第１増幅信号）を出力する。
９０度位相シフト回路４４４は、増幅信号ＡＲＦ３の位相をシフトさせる。具体的には、９０度位相シフト回路４４４は、増幅信号ＡＲＦ３の位相を略９０°遅らせる。これにより、９０度位相シフト回路４４４の後段において、増幅信号ＡＲＦ３の位相と増幅信号ＡＲＦ４の位相とを揃えることができる。
出力整合回路４４５は、増幅器５０１からノードＮ５を通じて供給される増幅信号ＡＲＦ４と、増幅器５０１ｃから９０度位相シフト回路４４４及びノードＮ５を通じて供給される入力信号ＲＦｉｎ３とを合成して出力信号ＲＦｏｕｔ（第３増幅信号）を生成する。また、出力整合回路４４５は、増幅器５０１及び５０１ｃから増幅器５０１及び５０１ｃの後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についての第４インピーダンスを調整する。出力整合回路４４５は、出力信号ＲＦｏｕｔを、第１導体突起１１６を通じて出力端子３２へ出力する。
詳細には、９０度位相シフト回路４４４は、キャパシタ４４４ａａ、４４４ａｂ、４４４ａｃ及び４４４ａｄと、インダクタ４４４ｂと、スイッチ４４４ｃａ及び４４４ｃｂと、を含む（図３７参照）。
９０度位相シフト回路４４４におけるキャパシタ４４４ａａは、部材間接続導体３５１ｍを通じて第２部材２１０における増幅器５０１ｃのコレクタに接続された第１端と、第１導体突起１１６を通じて接地された第２端と、を有する。キャパシタ４４４ａｂは、キャパシタ４４４ａａの第１端に接続された第１端と、第２端と、を有する。スイッチ４４４ｃａは、キャパシタ４４４ａｂの第２端に接続された第１端と、キャパシタ４４４ａａの第２端に接続された第２端と、を有する。
インダクタ４４４ｂは、キャパシタ４４４ａａの第１端に接続された第１端と、ノードＮ５に接続された第２端と、を有する。
キャパシタ４４４ａｃは、ノードＮ５に接続された第１端と、第１導体突起１１６を通じて接地された第２端と、を有する。キャパシタ４４４ａｄは、ノードＮ５に接続された第１端と、第２端と、を有する。スイッチ４４４ｃｂは、キャパシタ４４４ａｄの第２端に接続された第１端と、キャパシタ４４４ａｃの第２端に接続された第２端と、を有する。
スイッチ４４４ｃａ及び４４４ｃｂは、スイッチ４３１と同様のスイッチであり、それぞれスイッチ制御回路４０２から受ける信号Ｂ１２及びＢ１３に基づいて動作する。本実施形態では、スイッチ制御回路４０２は、例えば、増幅信号ＡＲＦ３が属する周波数帯が低い場合にスイッチ４４４ｃａ及び４４４ｃｂをオンにする。一方、スイッチ制御回路４０２は、例えば、増幅信号ＡＲＦ３が属する周波数帯が高い場合にスイッチ４４４ｃａ及び４４４ｃｂをオフにする。
なお、スイッチ制御回路４０２は、増幅信号ＡＲＦ３が属する周波数帯が低い場合にスイッチ４４４ｃａ及び４４４ｃｂをオフにし、増幅信号ＡＲＦ３が属する周波数帯が高い場合にスイッチ４４４ｃａ及び４４４ｃｂをオンにする構成であってもよい。
出力整合回路４４５は、キャパシタ４４５ａａ、４４５ａｂ、４４５ａｃ、４４５ａｄ、４４５ａｅ、４４５ａｆ及び４４５ａｇと、インダクタ４４５ｂａ及び４４５ｂｂと、スイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃと、を含む（図３７参照）。
出力整合回路４４５におけるキャパシタ４４５ａａは、ノードＮ５に接続された第１端と、第１導体突起１１６を通じて接地された第２端と、を有する。キャパシタ４４５ａｂは、キャパシタ４４５ａａの第１端に接続された第１端と、第２端と、を有する。スイッチ４４５ｃａは、キャパシタ４４５ａｂの第２端に接続された第１端と、キャパシタ４４５ａａの第２端に接続された第２端と、を有する。
インダクタ４４５ｂａは、ノードＮ５に接続された第１端と、第２端と、を有する。
キャパシタ４４５ａｃは、インダクタ４４５ｂａの第２端に接続された第１端と、第１導体突起１１６を通じて接地された第２端と、を有する。キャパシタ４４５ａｄは、キャパシタ４４５ａｃの第１端に接続された第１端と、第２端と、を有する。スイッチ４４５ｃｂは、キャパシタ４４５ａｄの第２端に接続された第１端と、キャパシタ４４５ａｃの第２端に接続された第２端と、を有する。
インダクタ４４５ｂｂは、インダクタ４４５ｂａの第２端に接続された第１端と、第２端と、を有する。キャパシタ４４５ａｅは、インダクタ４４５ｂｂの第２端に接続された第１端と、第１導体突起１１６を通じて接地された第２端と、を有する。キャパシタ４４５ａｆは、キャパシタ４４５ａｅの第１端に接続された第１端と、第２端と、を有する。スイッチ４４５ｃｃは、キャパシタ４４５ａｆの第２端に接続された第１端と、キャパシタ４４５ａｅの第２端に接続された第２端と、を有する。
キャパシタ４４５ａｇは、インダクタ４４５ｂｂの第２端に接続された第１端と、第１導体突起１１６を通じてモジュール基板３１０における出力端子３２に接続された第２端と、を有する。
スイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃは、スイッチ４３１と同様のスイッチであり、それぞれスイッチ制御回路４０２から受ける信号Ｂ１４、Ｂ１５及びＢ１７に基づいて動作する。本実施形態では、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にスイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃをオンにする。一方、スイッチ制御回路４０２は、例えば、出力信号ＲＦｏｕｔが属する周波数帯が高い場合にスイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃをオフにする。
なお、スイッチ制御回路４０２は、出力信号ＲＦｏｕｔが属する周波数帯が低い場合にスイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃをオフにし、出力信号ＲＦｏｕｔが属する周波数帯が高い場合にスイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃをオンにする構成であってもよい。
［第１２実施形態］
第１２実施形態に係る電力増幅装置及び電力増幅回路について説明する。
図３８は、電力増幅回路７２の電力増幅装置２２における配置を説明するための図である。図３８には、電力増幅装置２２の断面における電力増幅回路７２の配置が模式的に示される。図３８に示すように、第１２実施形態に係る電力増幅回路７２は、終端回路４１１ｒ及び整合回路４４２が第１部材１１０の外部で接地される点で第５実施形態に係る電力増幅回路６５と異なる。
第２部材２１０における第２回路５００では、増幅器５０１のエミッタと第２導体突起２１６との間にノードＮ６が設けられる。
第１部材１１０における第１回路４００では、整合回路４４２を構成するキャパシタ４４２ａの第２端は、第１導体突起１１６を通じてモジュール基板３１０において接地される。また、キャパシタ４４２ｃの第２端は、第１導体突起１１６を通じてモジュール基板３１０において接地される。
終端回路４１１ｒを構成するキャパシタ４１１ａの第２端は、部材間接続導体３５１ｎを通じてノードＮ６に接続される。つまり、終端回路４１１ｒは、部材間接続導体３５１ｎ、ノードＮ６及び第２導体突起２１６を通じてモジュール基板３１０において接地される。部材間接続導体３５１ｎは、例えば、部材間接続導体３５１ｉと同様の構成を有する。
例えば、終端回路４１１ｒと整合回路４４２とを第１部材１１０に設けられた共通のグランドに接地する配置が考えられる。しかしながら、このような配置では、終端回路４１１ｒで伝送される高調波が、共通のグランドを通じて整合回路４４２に混入する可能性が高くなるため、好ましくない。
これに対して、電力増幅回路７２のように、終端回路４１１ｒを部材間接続導体３５１ｎ、第２部材２１０及び第２導体突起２１６を通じてモジュール基板３１０において接地させる構成により、グランドを通じた終端回路４１１ｒと整合回路４４１との間の経路の長さを大きくすることができる。これにより、終端回路４１１ｒからグランドを通じて整合回路４４２へ高調波が混入することを抑制することができるので、高調波のノイズレベルが低く、品質の良い出力信号ＲＦｏｕｔを後段の回路に供給することができる。
なお、増幅器５０１及び終端回路４１１ｒが共通の第２導体突起２１６を通じてモジュール基板３１０において接地される構成について説明したが、これに限定するものではない。増幅器５０１及び終端回路４１１ｒは、それぞれ別個の第２導体突起２１６を通じてモジュール基板３１０において接地される構成であってもよい。
図３９は、電力増幅回路６８の電力増幅装置１８における配置の変形例を説明するための図である。図４０は、電力増幅回路７１の電力増幅装置２１における配置の変形例を説明するための図である。図３９及び図４０に示すように、電力増幅装置２２（図３８参照）における終端回路４１１ｒの接地方法は、電力増幅装置１８（図３３参照）及び電力増幅装置２１（図３６参照）における終端回路４１１ｒ及び４１３についても同様に適用可能である。
この場合、第２部材２１０における第２回路５００では、増幅器５０１ｃのエミッタと第２導体突起２１６との間にノードＮ７が設けられる。
終端回路４１３を構成するキャパシタ４１３ａの第２端は、部材間接続導体３５１ｐを通じてノードＮ７に接続される。つまり、終端回路４１３は、部材間接続導体３５１ｐ、ノードＮ７及び第２導体突起２１６を通じてモジュール基板３１０において接地される。部材間接続導体３５１ｐは、例えば、部材間接続導体３５１ｉと同様の構成を有する。
なお、増幅器５０１ｃ及び終端回路４１３が共通の第２導体突起２１６を通じてモジュール基板３１０において接地される構成について説明したが、これに限定するものではない。増幅器５０１ｃ及び終端回路４１３は、それぞれ別個の第２導体突起２１６を通じてモジュール基板３１０において接地される構成であってもよい。
また、電力増幅装置１１～２２では、第１部材１１０における第１回路４００と第２部材２１０における第２回路５００とは、第１部材１１０及び第２部材２１０のいずれか一方に形成された導体、例えば部材間接続導体によって電気的に接続される構成について説明したが、これに限定するものではない。第１回路４００と第２回路５００とは、バンプまたはワイヤーボンディングによって電気的に接続される構成であってもよい。
また、電力増幅装置１３～２２における電力増幅回路６３～７２のレイアウトについては、電力増幅装置１１における電力増幅回路６１のレイアウトの各部分及び電力増幅装置１２における電力増幅回路６２のレイアウトの各部分を適宜組み合わせることにより実現することができる。
また、電力増幅装置１１～２２がモジュール基板３１０を備える構成について説明したが、これに限定するものではない。電力増幅装置１１～２２は、モジュール基板３１０を備えない構成であってもよい。
以上、本発明の例示的な実施形態について説明した。電力増幅装置１１～２２は、第１回路４００が形成された第１部材１１０と、第２回路５００が形成された第２部材２１０と、第１回路４００と第２回路５００とを電気的に接続する部材間接続導体と、を備える。第２部材２１０は、第１部材１１０にマウントされる。第２回路５００は、ＲＦ信号を増幅して出力信号ＲＦｏｕｔを出力する増幅器５０１を含む。第１回路４００は、第２回路５００の動作を制御する増幅器制御回路４０１を含む。第１部材１１０には、部材間接続導体を通じて増幅器５０１に接続され、出力信号ＲＦｏｕｔの高調波成分を減衰させる終端回路４１１の少なくとも一部が形成されている。
例えば、終端回路４１１を第２部材２１０に設ける場合、終端回路４１１と出力信号ＲＦｏｕｔの伝送経路とが物理的に近くなり、その高調波成分が伝送経路に混入する可能性が高くなる。これに対して、増幅器５０１が設けられる第２部材２１０とは別個の第１部材１１０に終端回路４１１の少なくとも一部が形成される構成により、終端回路４１１を出力信号ＲＦｏｕｔの伝送経路から遠ざけることができる。これにより、出力信号ＲＦｏｕｔの伝送経路への高調波成分の混入を抑制することができるので、伝送経路から高調波成分が放射されることを抑制するとともに、高調波成分の混入が抑制された出力信号ＲＦｏｕｔを後段の回路などの他のデバイスへ供給することができる。したがって、増幅器によって増幅された増幅信号に含まれる高調波が他のデバイスに入り込むことを抑制することができる。
また、電力増幅装置１１では、終端回路４１１は、第１部材１１０に形成されたインダクタ４１１ｂを含む。
このように、サイズの大きいインダクタ４１１ｂを第１部材１１０に形成する構成により、終端回路４１１の大部分を第１部材１１０に形成することができるので、終端回路４１１の大部分を出力信号ＲＦｏｕｔの伝送経路から遠ざけることができる。
また、電力増幅装置１３では、終端回路７０１は、再配線３５１ｅのような部材間接続導体３５１ｉによって形成された第２インダクタを含む。
このような構成により、第２インダクタを出力信号ＲＦｏｕｔの伝送経路から遠ざけやすくすることができる。また、部材間接続導体３５１ｉにインダクタの機能を持たせることができるので、部材間接続導体３５１ｉのスペースが有効に活用され、レイアウトの自由度を向上させることができる。
また、電力増幅装置１２では、終端回路７０１は、減衰させる高調波成分の周波数を切り替えるスイッチ４３１及び４３２を含む。また、電力増幅装置１３では、終端回路４１２は、減衰させる高調波成分の周波数を切り替えるスイッチ４１２ｃａ及び４１２ｃｂ含む。
一般に、終端回路が減衰可能な高調波の周波数帯はある一定の周波数範囲に限られる。上記の構成により、スイッチ４３１及び４３２ならびにスイッチ４１２ｃａ及び４１２ｃｂによって、効果的に減衰できる高調波の周波数範囲を広げることができるので、広い周波数帯域にわたって高調波成分の混入が抑制された高品質の出力信号ＲＦｏｕｔを供給する電力増幅装置１２及び１３を提供することができる。
また、電力増幅装置１２では、第１部材１１０には、増幅器５０１から増幅器５０１の後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についての第１インピーダンスを調整する整合回路７０２の一部が形成されている。整合回路７０２は、第１インピーダンスを切り替えるスイッチ４３３及び４３４を含む。また、電力増幅装置１５では、第１部材１１０には、第１インピーダンスを調整する整合回路４４２の少なくとも一部が形成されている。整合回路４４２は、第１インピーダンスを切り替えるスイッチ４４２ｇを含む。
一般に、整合回路が回路間のインピーダンスを整合可能な周波数帯はある一定の周波数範囲に限られる。上記の構成により、スイッチ４３３及び４３４ならびにスイッチ４４２ｇによって、増幅器５０１と増幅器５０１の後段の回路との間のインピーダンスを効果的に整合できる周波数範囲を広げることができるので、広い周波数帯域にわたって電力増幅装置１５を効率よく動作させることができる。
また、電力増幅装置１６では、第１部材１１０には、終端回路４１１ｒの一部が形成される。第１部材１１０には、増幅器５０１から増幅器５０１の後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についての第１インピーダンスを調整する整合回路４４１の一部が形成される。終端回路４１１ｒ及び整合回路４４１は、再配線３５１ｅのような部材間接続導体３５１ｉによって形成され、かつ増幅器５０１に接続される第２インダクタを含む。
このような構成により、終端回路４１１ｒのインダクタの一部と整合回路４４１のインダクタの一部とを共用することができるので、第１部材１１０におけるインダクタの設置スペースを縮小し、電力増幅装置１６のサイズをコンパクトにすることができる。
また、電力増幅装置１７では、ＲＦ信号は、平衡信号を構成する入力信号ＲＦｉｎ１と入力信号ＲＦｉｎ２とを含む。増幅器５０１は、入力信号ＲＦｉｎ１を増幅して増幅信号ＡＲＦ１を出力する。第２回路５００は、入力信号ＲＦｉｎ２を増幅して増幅信号ＡＲＦ２を出力する増幅器５０１ｃをさらに含む。増幅器制御回路４０１は、増幅器５０１ｃの動作をさらに制御する。第１部材１１０には、部材間接続導体３５１ｍを通じて増幅器５０１ｃに接続され、増幅信号ＡＲＦ２の高調波成分を減衰させる終端回路４１３の少なくとも一部が形成されている。
このように、差動増幅する構成においても、増幅器５０１ｃが設けられる第２部材２１０とは別個の第１部材１１０に終端回路４１３の少なくとも一部が形成される構成により、終端回路４１３を増幅信号ＡＲＦ２の伝送経路から遠ざけることができる。これにより、増幅信号ＡＲＦ２への高調波成分の混入を抑制することができる。
また、ＲＦ回路モジュール３００は、電力増幅装置１７と、基板側電極３１２を有するモジュール基板３１０と、を備える。第２部材２１０は、モジュール基板３１０における基板側電極３１２に接続される第２導体突起２１６を有し、第２導体突起２１６によってモジュール基板３１０にフリップチップボンディングされる。モジュール基板３１０には、第２導体突起２１６を通じて供給される増幅信号ＡＲＦ１及びＡＲＦ２を、非平衡信号である出力信号ＲＦｏｕｔに変換するバラン６０２が設けられる。
このように、サイズの大きいバラン６０２をモジュール基板３１０に設ける構成により、第２部材２１０または第１部材１１０にバランを配置するスペースを確保する必要がなくなるため、第２部材２１０及び第１部材１１０のサイズを小さくすることができる。
また、電力増幅装置１９では、第１部材１１０は、モジュール基板３１０における基板側電極３１１に接続される第１導体突起１１６を有し、第１導体突起１１６によってモジュール基板３１０にフリップチップボンディングされる。第１部材１１０には、バラン６０２から第１導体突起１１６を通じて出力信号ＲＦｏｕｔが供給され、バラン６０２からバラン６０２の後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についての第３インピーダンスを調整する整合回路４４３ａが形成される。整合回路４４３ａは、第３インピーダンスを切り替えるスイッチ４４３ｂａ及び４４３ｂｂを含む。
一般に、整合回路が回路間のインピーダンスを整合可能な周波数帯はある一定の周波数範囲に限られる。上記の構成により、スイッチ４４３ｂａ及び４４３ｂｂによって、バラン６０２とバラン６０２の後段の回路との間のインピーダンスを効果的に整合できる周波数範囲を広げることができるので、広い周波数帯域にわたって電力増幅装置１９を効率よく動作させることができる。
また、電力増幅装置２１では、ＲＦ信号は、分配された、入力信号ＲＦｉｎ３、及び入力信号ＲＦｉｎ３と位相が異なる入力信号ＲＦｉｎ４を含む。増幅器５０１は、入力信号ＲＦｉｎ４の電力レベルが所定の電力レベル以上を示すときに、入力信号ＲＦｉｎ４を増幅して増幅信号ＡＲＦ４を出力する。第２回路５００は、入力信号ＲＦｉｎ３を増幅して増幅信号ＡＲＦ３を出力する増幅器５０１ｃをさらに含む。増幅器制御回路４０１は、増幅器５０１ｃの動作をさらに制御する。第１部材１１０には、部材間接続導体３５１ｍを通じて増幅器５０１ｃに接続され、増幅信号ＡＲＦ３の高調波成分を減衰させる終端回路４１３の少なくとも一部が形成されている。
このように、ドハティー増幅回路の構成においても、増幅器５０１ｃが設けられる第２部材２１０とは別個の第１部材１１０に終端回路４１３の少なくとも一部が形成される構成により、終端回路４１３を増幅信号ＡＲＦ３の伝送経路から遠ざけることができる。これにより、増幅信号ＡＲＦ３への高調波成分の混入を抑制することができる。
また、電力増幅装置２１では、第１回路４００は、増幅信号ＡＲＦ３の位相をシフトさせる９０度位相シフト回路４４４を含む。そして、９０度位相シフト回路４４４は、当該位相のシフト量を切り替えるスイッチ４４４ｃａ及び４４４ｃｂを含む。
一般に、位相シフト回路が、信号の位相を９０°シフトすることが可能な周波数範囲は狭い。つまり、広い周波数帯域で信号の位相を９０°シフトさせることは困難であった。上記の構成により、スイッチ４４４ｃａ及び４４４ｃｂによって、増幅信号ＡＲＦ３の位相のシフト量を切り替えることができるので、増幅信号ＡＲＦ３の周波数に応じてシフト量を切り替え、広い周波数帯域で増幅信号ＡＲＦ３の位相を例えば９０°シフトさせることができる。
また、電力増幅装置２１では、第１部材１１０には、増幅信号ＡＲＦ３及びＡＲＦ４を合成して出力信号ＲＦｏｕｔを生成するとともに、増幅器５０１及び５０１ｃから増幅器５０１及び５０１ｃの後段の回路を見たときの、出力信号ＲＦｏｕｔの基本波についての第４インピーダンスを調整する出力整合回路４４５が形成されている。出力整合回路４４５は、第４インピーダンスを切り替えるスイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃを含む。
一般に、整合回路が回路間のインピーダンスを整合可能な周波数帯はある一定の周波数範囲に限られる。上記の構成により、ドハティー増幅回路の構成においても、スイッチ４４５ｃａ、４４５ｃｂ及び４４５ｃｃによって、増幅器５０１及び５０１ｃと増幅器５０１及び５０１ｃの後段の回路との間のインピーダンスを効果的に整合できる周波数範囲を広げることができるので、広い周波数帯域にわたって電力増幅装置２１を効率よく動作させることができる。
また、ＲＦ回路モジュール３００は、電力増幅装置２２と、基板側電極３１２を有するモジュール基板３１０と、を備える。第２部材２１０は、モジュール基板３１０における基板側電極３１２に接続される第２導体突起２１６を有する。増幅器５０１は、第２導体突起２１６を通じて接地される。終端回路４１１ｒは、第２部材２１０及び第２導体突起２１６を通じて接地される。
例えば、第１部材１１０に整合回路が設けられる場合、終端回路４１１ｒと整合回路とを第１部材１１０に設けられた共通のグランドに接地する配置が考えられる。しかしながら、このような配置では、終端回路４１１ｒで伝送される高調波が、共通のグランドを通じて整合回路に混入する可能性が高くなるため、好ましくない。上記のように、終端回路４１１ｒを第２部材２１０及び第２導体突起２１６を通じてモジュール基板３１０において接地させる構成により、グランドを通じた終端回路４１１ｒと整合回路との間の経路の長さを大きくすることができる。これにより、終端回路４１１ｒからグランドを通じて整合回路へ高調波が混入することを抑制することができるので、高調波のノイズレベルが低く、品質の良い出力信号ＲＦｏｕｔを後段の回路に供給することができる。また、例えば、増幅器５０１の接地経路と終端回路４１１ｒの接地経路とで第２導体突起２１６を共用することができるので、第２導体突起２１６の個数を削減することができる。
また、ＲＦ回路モジュール３００は、電力増幅装置１８または及び２１と、基板側電極３１２を有するモジュール基板３１０と、を備える。第２部材２１０は、モジュール基板３１０における基板側電極３１２に接続される第２導体突起２１６を有する。増幅器５０１ｃは、第２導体突起２１６を通じて接地される。終端回路４１３は、第２部材２１０及び第２導体突起２１６を通じて接地される。
例えば、第１部材１１０に整合回路が設けられる場合、終端回路４１３と整合回路とを第１部材１１０に設けられた共通のグランドに接地する配置が考えられる。しかしながら、このような配置では、終端回路４１３で伝送される高調波が、共通のグランドを通じて整合回路に混入する可能性が高くなるため、好ましくない。上記のように、終端回路４１３を第２部材２１０及び第２導体突起２１６を通じてモジュール基板３１０において接地させる構成により、グランドを通じた終端回路４１３と整合回路との間の経路の長さを大きくすることができる。これにより、終端回路４１３からグランドを通じて整合回路へ高調波が混入することを抑制することができるので、高調波のノイズレベルが低く、品質の良い出力信号ＲＦｏｕｔを後段の回路に供給することができる。また、例えば、増幅器５０１ｃの接地経路と終端回路４１３の接地経路とで第２導体突起２１６を共用することができるので、第２導体突起２１６の個数を削減することができる。
また、ＲＦ回路モジュール３００は、電力増幅装置１１～２２のうちのいずれか１つと、基板側電極３１１及び３１２を有するモジュール基板３１０と、を備える。第１部材１１０は、モジュール基板３１０における基板側電極３１１に接続される第１導体突起１１６を有し、第１導体突起１１６によってモジュール基板３１０にフリップチップボンディングされる。部材間接続導体は、第１部材１１０及び第２部材２１０のいずれか一方に形成された導体であり、かつモジュール基板３１０を通じないで第１回路４００と第２回路５００とを電気的に接続する。第２部材２１０は、モジュール基板３１０における基板側電極３１２に接続される第２導体突起２１６を有する。
このように、第１部材１１０がモジュール基板３１０にフリップチップボンディングされる構成により、ワイヤーボンディング用のパッド及びワイヤーを配置する空間が不要となるので、電力増幅装置１１～２２の全体のサイズを小さくすることができる。また、第１部材１１０が、モジュール基板３１０の基板側電極３１１に接続される第１導体突起１１６を有し、第２部材２１０が、モジュール基板３１０の基板側電極３１２に接続される第２導体突起２１６を有する構成により、第１回路４００及び第２回路５００の各々をモジュール基板３１０に電気的に接続することができる。また、第１回路４００と第２回路５００とが、モジュール基板３１０を通じることなく部材間接続導体で電気的に接続される構成により、第１回路４００と第２回路５００とを接続するための配線をモジュール基板３１０に形成することを不要にすることができる。これにより、電力増幅装置１１～２２の全体のサイズを小さくすることができる。そして、第２部材２１０に形成された第２回路５００に含まれる増幅器５０１などが発生する熱を、第１部材１１０への放熱経路とモジュール基板３１０への放熱経路との２経路で伝導させることができるので、高効率で放熱及び廃熱をすることができる。これにより、放熱性に制約されずに小型化された電力増幅装置１１～２２、または小型でありながら放熱性の高い電力増幅装置１１～２２を実現することができる。
また、ＲＦ回路モジュール３００は、電力増幅装置１１～２２のうちのいずれか１つと、３１２を有するモジュール基板３１０と、を備える。第２部材２１０は、モジュール基板３１０における基板側電極３１２に接続される１または複数の第２導体突起２１６を有する。当該１または複数の第２導体突起２１６のうちの第２導体突起２１６ａは、第２部材２１０をｚ軸－側から平面視したときに、増幅器５０１と重なるように設けられる。
このような構成により、増幅器５０１において発生した熱を第２導体突起２１６ａを通じてモジュール基板３１０へ効率よく伝導させ、モジュール基板３１０で放熱させることができるので、増幅器５０１の温度上昇を効果的に抑制することができる。
また、電力増幅装置１１～２２では、第１部材１１０には、第２部材２１０をｚ軸－側から平面視したときに増幅器５０１と重なる位置にヒートスプレッダ１３１が設けられる。
このような構成により、増幅器５０１において発生した熱をヒートスプレッダ１３１に効率よく伝導させ、ヒートスプレッダ１３１において効率よく放熱させることができるので、増幅器５０１の温度上昇を効果的に抑制することができる。
また、電力増幅装置１２では、終端回路７０１は、増幅器５０１に接続された第１端と、中間タップ６５１ａと、接地された第２端と、を有するインダクタ６５１を含む。また、終端回路７０１は、中間タップ６５１ａに接続された第１端と、接地された第２端と、を有するスイッチであって、第１端と第２端との導通及び非導通を切り替えるスイッチ４３１を含む。
このような構成により、中間タップ６５１ａに接続されたスイッチ４３１による簡易な構成でインダクタ６５１の実効的な長さを切り替えることができるので、終端回路７０１におけるインダクタンスの切り替えを簡易に実現することができる。
また、電力増幅装置１２では、整合回路７０２は、増幅器５０１に接続された第１端と、中間タップ６５２ａと、出力端子３２に接続された第２端と、を有するインダクタ６５２を含む。また、整合回路７０２は、中間タップ６５２ａに接続された第１端と、出力端子３２に接続された第２端と、を有するスイッチであって、第１端と第２端との導通及び非導通を切り替えるスイッチ４３３を含む。
このような構成により、中間タップ６５２ａに接続されたスイッチ４３３による簡易な構成でインダクタ６５２の実効的な長さを切り替えることができるので、整合回路７０２におけるインダクタンスの切り替えを簡易に実現することができる。
また、電力増幅装置１２では、第１部材１１０には、入力端子３１から増幅器５０１を見たときの、入力信号ＲＦｉｎの基本波についての第２インピーダンスを調整する整合回路７０３の少なくとも一部が形成されている。整合回路７０３は、入力端子３１に接続された第１端と、中間タップ６５３ａと、増幅器５０１に接続された第２端と、を有するインダクタ６５３を含む。また、整合回路７０３は、入力端子３１に接続された第１端と、中間タップ６５３ａに接続された第２端と、を有するスイッチであって、第１端と第２端との導通及び非導通を切り替えるスイッチ４３５を含む。
このような構成により、中間タップ６５３ａに接続されたスイッチ４３５による簡易な構成でインダクタ６５３の実効的な長さを切り替えることができるので、整合回路７０３におけるインダクタンスの切り替えを簡易に実現することができる。
また、電力増幅装置１１～２２では、第１部材１１０は、単体半導体の部材である。第２部材２１０は、化合物半導体の部材である。
このような構成により、第２部材２１０では、化合物半導体から高性能の増幅器５０１の形成することができる。また、第１部材１１０では、ＦＥＴなどの形成に適した単体半導体を材料に用いることができるので、第１部材１１０にスイッチなどを形成することができる。
また、電力増幅装置１１～２２では、第１部材１１０の熱伝導率は、第２部材２１０の熱伝導率と比べて大きい。
このような構成により、熱伝導率の小さい第２部材２１０では増幅器５０１において発生した熱の放熱量が小さいが、当該熱を第１部材１１０に部材間接続導体を通じて伝導させることで、当該熱を第１部材１１０で放熱させることができる。これにより、増幅器５０１の温度上昇を効果的に抑制することができる。
また、電力増幅装置１１～２２では、第２部材２１０の厚さは、第１部材１１０の厚さより薄い。
このように、薄い第２部材２１０が、厚い第１部材１１０にマウントされる構成により、電力増幅装置１１～２２について、２チップのスタック構造でありながらも全体の厚みを小さくすることができる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２…電力増幅装置
３１…入力端子
３２…出力端子
３３…電源供給端子
６１、６２、６３、６４、６５、６６、６７、６８、６９、７０、７１、７２…電力増幅回路
１１０…第１部材
１１１…接着層
１１３…第１部材側電極
１１４…導体ピラー
１１５…はんだ層
１１６…第１導体突起
１１９…レジスト膜
１２１…基板
１２２…第１絶縁膜
１２３…第２絶縁膜
１２４…第３絶縁膜
１３１…ヒートスプレッダ
１３２ａ、１３２ｂ、１３２ｃｂ、１３２ｃｄ、１３２ｄｂ、１３２ｄｄ、１３２ｄｅ…第１部材電極
１３２ｃａ、１３２ｃｃ、１３２ｃｅ、１３２ｄａ、１３２ｄｃ、１３２ｅ、１３２ｉａ、１３２ｉｂ、１３２ｉｃ、１３２ｉｄ、１３２ｉｅ、１３２ｉｆ…第１部材金属配線
１３３…第１部材ビア
２１０…第２部材
２１１…母基板
２１２…剥離層
２１３…第２部材側電極
２１３ａ…エミッタパッド
２１４…導体ピラー
２１５…はんだ層
２１６…第２導体突起
２２１Ｂ…ベース層
２２１Ｃ…コレクタ層
２２１Ｅ…エミッタ層
２２２Ｂ…ベース電極
２２２Ｃ…コレクタ電極
２２２Ｅ…エミッタ電極
２２３Ｅ…エミッタ配線
２２４…層間絶縁膜
２２５…第１絶縁膜
２２６…第２絶縁膜
３００…ＲＦ回路モジュール
３０１…ＰＡ回路素子
３１０…モジュール基板
３１１…基板側電極
３１２…基板側電極
３１３…モールド樹脂
３５１ａ、３５１ｂ、３５１ｃ、３５１ｄ、３５１ｉ、３５１ｊ、３５１ｋ、３５１ｍ、３５１ｎ、３５１ｐ…部材間接続導体
３５１ａａ、３５１ｄａ、３５１ｅ、３５１ｆ、３５１ｇ…再配線
３５１ａｂ、３５１ｄｂ、３５１ｈ…再配線ビア
４００…第１回路
４０１…増幅器制御回路
４０２…スイッチ制御回路
４１１、４１２、４１３…終端回路
４３１、４３２、４３３、４３４、４３５、４３６…スイッチ
４４１、４４２、４４３、４４３ａ…整合回路
４４４…９０度位相シフト回路
４４５…出力整合回路
５００…第２回路
５０１、５０１ｃ…増幅器
５０１ａ…トランジスタ素子
５０２…バイアス回路
５０３…バイアス用トランジスタ
５０４、５０５…トランジスタ
５０６…抵抗素子
５０７…電流源
６０１…整合回路
６０２…バラン
６５１、６５２、６５３…インダクタ
６５１ａ、６５２ａ、６５３ａ…中間タップ
７０１…終端回路
７０２、７０３…整合回路
７５１…電源

Claims (23)

  1. 部品搭載用の電極を有するモジュール基板と、
    第１回路が形成された第１部材と、
    第２回路が形成された第２部材と、
    前記第１回路と前記第２回路とを前記モジュール基板を通じないで電気的に接続する部材間接続導体と、を備え、
    前記第２部材は、前記第１部材にマウントされ、
    前記第２回路は、無線周波数信号を増幅して第１増幅信号を出力する第１増幅器を含み、
    前記第１回路は、前記第２回路の動作を制御する制御回路を含み、
    前記第１部材は、前記モジュール基板にフリップチップボンディングされ、
    前記第１部材は、前記モジュール基板の前記電極に接続される第１部材側導体突起部を有し、
    前記第２部材は、前記モジュール基板の前記電極に接続される第２部材側導体突起部を有し、
    前記第１部材には、前記部材間接続導体を通じて前記第１増幅器に接続され、前記第１増幅信号の高調波成分を減衰させる第１終端回路の少なくとも一部が形成されている、
    ＲＦ回路モジュール。
  2. 請求項１に記載のＲＦ回路モジュールであって、
    前記第１終端回路は、前記第１部材に形成された第１インダクタを含む、
    ＲＦ回路モジュール。
  3. 請求項１または請求項２に記載のＲＦ回路モジュールであって、
    前記第１終端回路は、前記部材間接続導体によって形成された第２インダクタを含む、
    ＲＦ回路モジュール。
  4. 請求項１から請求項３のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１終端回路は、減衰させる前記高調波成分の周波数を切り替えるスイッチを含む、
    ＲＦ回路モジュール。
  5. 請求項１から請求項４のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材には、前記第１増幅器から前記第１増幅器の後段の回路を見たときの、前記第１増幅信号の基本波についてのインピーダンスを調整する第１整合回路の少なくとも一部が形成され、
    第１整合回路は、前記インピーダンスを切り替えるスイッチを含む、
    ＲＦ回路モジュール。
  6. 請求項１から請求項５のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材には、前記第１終端回路の一部が形成され、
    前記第１部材には、前記第１増幅器から前記第１増幅器の後段の回路を見たときの、前記第１増幅信号の基本波についてのインピーダンスを調整する第１整合回路の一部が形成され、
    前記第１終端回路及び前記第１整合回路は、前記部材間接続導体によって形成され、かつ前記第１増幅器に接続される第２インダクタを含む、
    ＲＦ回路モジュール。
  7. 請求項１から請求項３のいずれか一項に記載のＲＦ回路モジュールであって、
    前記無線周波数信号は、平衡信号を構成する第１信号と第２信号とを含み、
    前記第１増幅器は、前記第１信号を増幅して前記第１増幅信号を出力し、
    前記第２回路は、前記第２信号を増幅して第２増幅信号を出力する第２増幅器をさらに含み、
    前記制御回路は、前記第２増幅器の動作をさらに制御し、
    前記第１部材には、前記部材間接続導体を通じて前記第２増幅器に接続され、前記第２増幅信号の高調波成分を減衰させる第２終端回路の少なくとも一部が形成されている、
    ＲＦ回路モジュール。
  8. 請求項１から請求項３のいずれか一項に記載のＲＦ回路モジュールであって、
    前記無線周波数信号は、分配された、第１信号、及び前記第１信号と位相が異なる第２信号を含み、
    前記第１増幅器は、前記第２信号の電力レベルが所定の電力レベル以上を示すときに、前記第２信号を増幅して第２増幅信号を出力し、
    前記第２回路は、前記第１信号を増幅して前記第１増幅信号を出力する第２増幅器をさらに含み、
    前記制御回路は、前記第２増幅器の動作をさらに制御し、
    前記第１部材には、前記部材間接続導体を通じて前記第２増幅器に接続され、前記第２増幅信号の高調波成分を減衰させる第２終端回路の少なくとも一部が形成されている、
    ＲＦ回路モジュール。
  9. 請求項８に記載のＲＦ回路モジュールであって、
    前記第１回路は、前記第１増幅信号の位相をシフトさせる位相シフト回路を含み、
    前記位相シフト回路は、前記位相のシフト量を切り替えるスイッチを含む、
    ＲＦ回路モジュール。
  10. 請求項８または請求項９に記載のＲＦ回路モジュールであって、
    前記第１部材には、前記第１増幅信号及び前記第２増幅信号を合成して第３増幅信号を生成するとともに、前記第１増幅器及び前記第２増幅器から前記第１増幅器及び前記第２増幅器の後段の回路を見たときの、前記第３増幅信号の基本波についてのインピーダンスを調整する第１整合回路が形成され、
    前記第１整合回路は、前記インピーダンスを切り替えるスイッチを含む、
    ＲＦ回路モジュール。
  11. 請求項１から請求項１０のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材には、前記第２部材を平面視したときに前記第１増幅器と重なる位置にヒートスプレッダが設けられる、
    ＲＦ回路モジュール。
  12. 請求項１から請求項１１のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１終端回路は、
    前記第１増幅器に接続された第１端と、中間タップと、接地された第２端と、を有する第３インダクタと、
    前記第３インダクタの中間タップに接続された第１端と、接地された第２端と、を有するスイッチであって、前記第１端と前記第２端との導通及び非導通を切り替えるスイッチと、を含む、
    ＲＦ回路モジュール。
  13. 請求項１から請求項１２のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材には、前記第１増幅器から前記第１増幅器の後段の回路を見たときの、前記第１増幅信号の基本波についてのインピーダンスを調整する第１整合回路の少なくとも一部が形成され、
    前記第１整合回路は、
    前記第１増幅器に接続された第１端と、中間タップと、出力端子に接続された第２端と、を有する第４インダクタと、
    前記第４インダクタの中間タップに接続された第１端と、前記出力端子に接続された第２端と、を有するスイッチであって、前記第１端と前記第２端との導通及び非導通を切り替えるスイッチと、を含む、
    ＲＦ回路モジュール。
  14. 請求項１から請求項１３のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材には、入力端子から前記第１増幅器を見たときの、前記無線周波数信号の基本波についてのインピーダンスを調整する第２整合回路の少なくとも一部が形成されており、
    前記第２整合回路は、
    前記第１増幅器に接続された第１端と、中間タップと、前記入力端子に接続された第２端と、を有する第５インダクタと、
    前記第５インダクタの中間タップに接続された第１端と、前記入力端子に接続された第２端と、を有するスイッチであって、前記第１端と前記第２端との導通及び非導通を切り替えるスイッチと、を含む、
    ＲＦ回路モジュール。
  15. 請求項１から請求項１４のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材は、単体半導体の部材であり、
    前記第２部材は、化合物半導体の部材である、
    ＲＦ回路モジュール。
  16. 請求項１から請求項１５のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材の熱伝導率は、前記第２部材の熱伝導率と比べて大きい、
    ＲＦ回路モジュール。
  17. 請求項１から請求項１６のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第２部材の厚さは、前記第１部材の厚さより薄い、
    ＲＦ回路モジュール。
  18. 請求項７に記載のＲＦ回路モジュールであって、
    前記モジュール基板には、前記第２部材側導体突起部を通じて供給される前記第１増幅信号及び前記第２増幅信号を、非平衡信号である第３増幅信号に変換するバランが設けられる、
    ＲＦ回路モジュール。
  19. 請求項１８に記載のＲＦ回路モジュールであって、
    前記第１部材には、前記バランから前記第１部材側導体突起部を通じて前記第３増幅信号が供給され、前記バランから前記バランの後段の回路を見たときの、前記第３増幅信号の基本波についてのインピーダンスを調整する第１整合回路が形成され、
    第１整合回路は、前記インピーダンスを切り替えるスイッチを含む、
    ＲＦ回路モジュール。
  20. 請求項７から請求項１０のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第２増幅器は、前記第２部材側導体突起部を通じて接地され、
    前記第２終端回路は、前記第２部材及び前記第２部材側導体突起部を通じて接地される、
    ＲＦ回路モジュール。
  21. 請求項１から請求項１７のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１増幅器は、前記第２部材側導体突起部を通じて接地され、
    前記第１終端回路は、前記第２部材及び前記第２部材側導体突起部を通じて接地される、
    ＲＦ回路モジュール。
  22. 請求項１から請求項１７のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第１部材は、前記第１部材側導体突起部によって前記モジュール基板にフリップチップボンディングされ、
    前記部材間接続導体は、前記第１部材及び前記第２部材のいずれか一方に形成された導体である、
    ＲＦ回路モジュール。
  23. 請求項１から請求項１７のいずれか一項に記載のＲＦ回路モジュールであって、
    前記第２部材は、１または複数の前記第２部材側導体突起部を有し、
    前記１または複数の前記第２部材側導体突起部のうちの少なくとも１つは、前記第２部材を平面視したときに、前記第１増幅器と重なるように設けられる、
    ＲＦ回路モジュール。
JP2020209635A 2020-12-17 2020-12-17 電力増幅装置及びｒｆ回路モジュール Active JP7641492B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020209635A JP7641492B2 (ja) 2020-12-17 2020-12-17 電力増幅装置及びｒｆ回路モジュール
US17/644,035 US12334884B2 (en) 2020-12-17 2021-12-13 Power amplification device and an RF circuit module
CN202111535249.9A CN114649310A (zh) 2020-12-17 2021-12-15 功率放大装置以及rf电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020209635A JP7641492B2 (ja) 2020-12-17 2020-12-17 電力増幅装置及びｒｆ回路モジュール

Publications (2)

Publication Number Publication Date
JP2022096501A JP2022096501A (ja) 2022-06-29
JP7641492B2 true JP7641492B2 (ja) 2025-03-07

Family

ID=81991977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020209635A Active JP7641492B2 (ja) 2020-12-17 2020-12-17 電力増幅装置及びｒｆ回路モジュール

Country Status (3)

Country Link
US (1) US12334884B2 (ja)
JP (1) JP7641492B2 (ja)
CN (1) CN114649310A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12206366B2 (en) * 2019-01-29 2025-01-21 Sumitomo Electric Industries, Ltd. Harmonic processing circuit and amplifier
CN115940830B (zh) * 2023-03-09 2023-05-16 三微电子科技(苏州)有限公司 一种放大电路和包括其的放大器
WO2024202757A1 (ja) * 2023-03-28 2024-10-03 株式会社村田製作所 電力増幅回路及び電力増幅装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303771A (ja) 2004-04-14 2005-10-27 Mitsubishi Electric Corp 高周波電力増幅器
US20080136729A1 (en) 2006-12-08 2008-06-12 Electronics And Telecommunications Research Institute Antenna matching device and transceiver having the same
JP2013197655A (ja) 2012-03-16 2013-09-30 Mitsubishi Electric Corp 高周波電力増幅器
US20130307628A1 (en) 2011-01-24 2013-11-21 Nationz Technologies Inc. Radio Frequency Power Amplifier and Packaging and Fabrication Method Thereof
JP2016526306A (ja) 2014-07-11 2016-09-01 インテル コーポレイション スケーラブルパッケージアーキテクチャ並びに関連する技法及び構造
JP2016528735A (ja) 2013-09-27 2016-09-15 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ
US20160285420A1 (en) 2015-03-24 2016-09-29 Freescale Semiconductor, Inc. Rf amplifier module and methods of manufacture thereof
JP2020028108A (ja) 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅モジュール
WO2020100219A1 (ja) 2018-11-13 2020-05-22 三菱電機株式会社 高周波増幅器および高周波増幅器モジュール
JP2020136729A (ja) 2019-02-13 2020-08-31 株式会社デンソー 周波数帯域可変高周波増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466094B2 (en) * 2001-01-10 2002-10-15 Ericsson Inc. Gain and bandwidth enhancement for RF power amplifier package
GB2510084B (en) * 2011-11-04 2018-02-21 Skyworks Solutions Inc Apparatus and methods for power amplifiers
WO2013188712A1 (en) * 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
US9344140B2 (en) 2014-02-25 2016-05-17 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
JP2017208729A (ja) * 2016-05-19 2017-11-24 株式会社村田製作所 電力増幅モジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303771A (ja) 2004-04-14 2005-10-27 Mitsubishi Electric Corp 高周波電力増幅器
US20080136729A1 (en) 2006-12-08 2008-06-12 Electronics And Telecommunications Research Institute Antenna matching device and transceiver having the same
US20130307628A1 (en) 2011-01-24 2013-11-21 Nationz Technologies Inc. Radio Frequency Power Amplifier and Packaging and Fabrication Method Thereof
JP2013197655A (ja) 2012-03-16 2013-09-30 Mitsubishi Electric Corp 高周波電力増幅器
JP2016528735A (ja) 2013-09-27 2016-09-15 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ
JP2016526306A (ja) 2014-07-11 2016-09-01 インテル コーポレイション スケーラブルパッケージアーキテクチャ並びに関連する技法及び構造
US20160285420A1 (en) 2015-03-24 2016-09-29 Freescale Semiconductor, Inc. Rf amplifier module and methods of manufacture thereof
JP2020028108A (ja) 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅モジュール
WO2020100219A1 (ja) 2018-11-13 2020-05-22 三菱電機株式会社 高周波増幅器および高周波増幅器モジュール
JP2020136729A (ja) 2019-02-13 2020-08-31 株式会社デンソー 周波数帯域可変高周波増幅器

Also Published As

Publication number Publication date
JP2022096501A (ja) 2022-06-29
US20220200551A1 (en) 2022-06-23
US12334884B2 (en) 2025-06-17
CN114649310A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
TWI770908B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
KR102783931B1 (ko) Rf 증폭기 패키지
JP7747721B2 (ja) モジュール化電力増幅器デバイス及びアーキテクチャ
JP7641492B2 (ja) 電力増幅装置及びｒｆ回路モジュール
US12113490B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US20220189936A1 (en) Semiconductor device and semiconductor module
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US20220130785A1 (en) Hybrid device assemblies and method of fabrication
JP7608814B2 (ja) Ｒｆ回路モジュール及びその製造方法
US8288845B2 (en) Package including proximately-positioned lead frame
US12199083B2 (en) RF circuit module and manufacturing method therefor
US12395199B2 (en) Radio-frequency module and communication device
WO2011104774A1 (ja) 半導体装置
JP7275177B2 (ja) 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
KR102866345B1 (ko) 게이트 및/또는 드레인에 대한 탄화규소 관통 비아들을 갖는 트랜지스터 다이를 사용하는 적층형 rf 회로 토폴로지
US20240096824A1 (en) Semiconductor device
US20240194413A1 (en) Stacked integrated passive device
US20240146251A1 (en) Differential doherty amplifier circuit
CN114300426A (zh) 半导体装置
CN114649324A (zh) 半导体装置以及半导体模块
CN114743965A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250206

R150 Certificate of patent or registration of utility model

Ref document number: 7641492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150