[go: up one dir, main page]

JP7630398B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7630398B2
JP7630398B2 JP2021152087A JP2021152087A JP7630398B2 JP 7630398 B2 JP7630398 B2 JP 7630398B2 JP 2021152087 A JP2021152087 A JP 2021152087A JP 2021152087 A JP2021152087 A JP 2021152087A JP 7630398 B2 JP7630398 B2 JP 7630398B2
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
electrode
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021152087A
Other languages
English (en)
Other versions
JP2023044189A (ja
Inventor
祥子 花形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021152087A priority Critical patent/JP7630398B2/ja
Priority to CN202210131976.7A priority patent/CN115832003A/zh
Priority to US17/689,800 priority patent/US12255250B2/en
Publication of JP2023044189A publication Critical patent/JP2023044189A/ja
Application granted granted Critical
Publication of JP7630398B2 publication Critical patent/JP7630398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

実施形態は、半導体装置に関する。
従来から、ダイオード領域およびＩＧＢＴ（Insulated Gate Bipolar Transistor）領域が設定されたＲＣ－ＩＧＢＴ（Reverse Conducting-IGBT）が知られている。ＲＣ－ＩＧＢＴでは、ＩＧＢＴ領域のエミッタ側からコレクタ側に向かう還流電流を、ダイオード領域に流すことができる。
特許第６５８９８１７号公報
実施形態は、スナップバックを抑制しつつ損失を低減できる半導体装置を提供することを目的とする。
実施形態に係る半導体装置は、ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、前記第１半導体層および前記第２半導体層上に設けられ、上層部のうち、前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域における不純物濃度が、前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域における不純物濃度よりも低い前記第１導電形の半導体部と、前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられる前記第２導電形の第３半導体層と、前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられる前記第１導電形の第４半導体層と、前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる絶縁膜と、を備える。
第１の実施形態に係る半導体装置を示す上面図である。 図１のＡ－Ａ’線における断面図である。 図３（ａ）は、第１の実施形態に係る半導体装置内のキャリアの移動方向を示す模式図であり、図３（ｂ）は、参考例に係る半導体装置内のキャリアの移動方向を示す模式図である。 図４（ａ）は、第１の実施形態に係る半導体装置および参考例に係る半導体装置のダイオード領域において上部電極と下部電極との間に印可される電圧Ｖａｋと還流電流Ｉａｋとの関係のシミュレーション結果を示すグラフであり、図４（ｂ）は、第１の実施形態に係る半導体装置および参考例に係る半導体装置のキャリア密度のシミュレーション結果を示すグラフである。 第２の実施形態に係る半導体装置を示す断面図である。 第３の実施形態に係る半導体装置を示す断面図である。 図７（ａ）は、ダイオード領域の第１領域において、ｐ形半導体層およびｐ＋形のコンタクト層の上面に沿う断面図であり、図７（ｂ）は、ダイオード領域の第２領域において、ｐ形半導体層およびｐ＋形のコンタクト層の上面に沿う断面図である。
以下に、各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。更に、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、以下では、説明をわかりやすくするために、ＸＹＺ直交座標系を用いて、各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交している。またＸ軸が延びる方向を「Ｘ方向」とし、Ｙ軸が延びる方向を「Ｙ方向」とし、Ｚ軸が延びる方向を「Ｚ方向」とする。また、説明をわかりやすくするために、Ｚ方向のうち矢印の方向を上方、その逆方向を下方とするが、これらの方向は、重力方向とは無関係である。
また、以下において、＋、－の表記は、各導電形における不純物濃度の相対的な高低を表す。具体的には、「＋」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも、不純物濃度が高いことを表す。「－」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも、不純物濃度が低いことを表す。ここで、「不純物濃度」とは、それぞれの領域にドナーとなる不純物とアクセプターとなる不純物の両方が含まれている場合には、それらの不純物が相殺した後の正味の不純物濃度を表す。
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１のＡ－Ａ’線における断面図である。
本実施形態に係る半導体装置１００は、ＲＣ－ＩＧＢＴである。半導体装置１００には、図１に示すように、複数のダイオード領域Ｓ１と、複数のＩＧＢＴ領域Ｓ２と、が設定されている。複数のダイオード領域Ｓ１と複数のＩＧＢＴ領域Ｓ２は、Ｘ方向に交互に並んでいる。
半導体装置１００は、図２に示すように本実施形態では、下部電極１１０と、ｎ＋形のカソード層１２１と、ｐ＋形のコレクタ層１２２と、ｎ形の半導体部１２３と、ｐ形半導体層１２４と、ｎ＋形のエミッタ層１２６と、複数の内部電極１３０と、複数のゲート電極１４０と、上部電極１５０と、複数の絶縁膜１６１と、複数の絶縁膜１６２と、を備える。以下、半導体装置１００の各部について詳述する。
下部電極１１０は、金属材料等の導電材料からなる。下部電極１１０は、半導体装置１００の下面の略全域に設けられている。すなわち、下部電極１１０は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。下部電極１１０は、ダイオード領域Ｓ１では、カソード電極として機能し、ＩＧＢＴ領域Ｓ２では、コレクタ電極として機能する。下部電極１１０の上面および下面は、ＸＹ平面に概ね平行である。
ｎ＋形のカソード層１２１は、本実施形態では、下部電極１１０においてダイオード領域Ｓ１に位置する部分上に配置されている。
ｐ＋形のコレクタ層１２２は、本実施形態では、下部電極１１０においてＩＧＢＴ領域Ｓ２に位置する部分上に配置されている。ｐ＋型のコレクタ層１２２は、ｎ＋形のカソード層１２１とＸ方向に隣り合っている。ただし、ｎ＋形のカソード層の一部がＩＧＢＴ領域内に位置していてもよいし、ｐ＋形のコレクタ層の一部がダイオード領域内に位置していてもよい。
ｎ形の半導体部１２３は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。半導体部１２３は、本実施形態では、ダイオード領域Ｓ１では、ｎ＋形のカソード層１２１上に配置され、ＩＧＢＴ領域では、ｐ＋形のコレクタ層１２２上に配置されている。
半導体部１２３は、ｎ＋形のバッファ層１２３ａと、ｎ－形のドリフト層１２３ｂと、ｎ形のバリア層１２３ｃと、を有する。
ｎ＋形のバッファ層１２３ａは、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。そして、ｎ＋形のバッファ層１２３ａは、ダイオード領域Ｓ１では、ｎ＋形のカソード層１２１上に配置され、ＩＧＢＴ領域Ｓ２では、ｐ＋形のコレクタ層１２２上に配置されている。ｎ＋形のバッファ層１２３ａの不純物濃度は、ｎ＋形のカソード層１２１の不純物濃度よりも低い。ただし、半導体装置にｎ形のバッファ層は設けられていなくてもよい。
ｎ－形のドリフト層１２３ｂは、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２において、ｎ＋形のバッファ層１２３ａ上に配置されている。ｎ－形のドリフト層１２３ｂの不純物濃度は、ｎ＋形のバッファ層１２３ａの不純物濃度よりも低い。
図１に示すように、ダイオード領域Ｓ１は、ＩＧＢＴ領域Ｓ２に隣接した第１領域Ｓ１ａと、ＩＧＢＴ領域Ｓ２から離隔した第２領域Ｓ１ｂと、を含む。２つのＩＧＢＴ領域Ｓ２の間に位置するダイオード領域Ｓ１においては、２つの第１領域Ｓ１ａの間に、１つの第２領域Ｓ１ｂが位置する。したがって、２つのＩＧＢＴ領域Ｓ２の間に位置するダイオード領域Ｓ１においては、第１領域Ｓ１ａは、ダイオード領域Ｓ１のうちＩＧＢＴ領域Ｓ２の近傍の領域であり、第２領域Ｓ１ｂは、ダイオード領域Ｓ１のうち中央の領域である。
ｎ形のバリア層１２３ｃは、図２に示すように第２領域Ｓ１ｂおよびＩＧＢＴ領域Ｓ２において、ｎ－形のドリフト層１２３ｂの上層部に配置されている。ｎ形のバリア層１２３ｃは、本実施形態では、ダイオード領域Ｓ１の第１領域Ｓ１ａに設けられていない。ｎ形のバリア層１２３ｃの不純物濃度は、ｎ－形のドリフト層１２３ｂの不純物濃度よりも高い。また、ｎ形のバリア層１２３ｃの不純物濃度は、ｎ＋形のカソード層１２１およびｎ＋形のバッファ層１２３ａの不純物濃度よりも低い。ただし、ｎ形のバリア層の不純物濃度と、ｎ＋形のカソード層およびｎ＋形のバッファ層の不純物濃度と、の大小関係は上記に限定されない。
このように、本実施形態では、第２領域Ｓ１ｂにｎ形のバリア層１２３ｃが設けられているため、半導体部１２３の上層部のうち、第１領域Ｓ１ａに位置する部分の不純物濃度が、第２領域Ｓ１ｂに位置する部分の不純物濃度よりも低い。ｎ形のバリア層１２３ｃの不純物濃度とｎ－形のドリフト層１２３ｂの不純物濃度との差は、特に限定されないが、例えば、３×１０１３ｃｍ－３以上１×１０１４ｃｍ－３以下である。
ただし、ｎ形の半導体部の上層部のうち第１領域に位置する部分の不純物濃度を、第２領域に位置する部分の不純物濃度よりも低くする方法は、上記に限定されない。例えば、ｎ形の半導体部の上層部は、ダイオード領域とＩＧＢＴ領域との境界からダイオード領域の中央に向かって、不純物濃度が漸増するまたは段階的に増加するように構成してもよい。
本実施形態では、図１に示すように、第１領域Ｓ１ａのＸ方向における幅Ｌ１は、第２領域Ｓ１ｂのＸ方向における幅Ｌ２よりも短い。ただし、第１領域の幅と第２領域の幅の大小関係は上記に限定されない。例えば、第１領域の幅と第２領域の幅は概ね同じであってもよいし、第１領域の幅が第２領域の幅よりも長くてもよい。
ｐ形半導体層１２４は、図２に示すように、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に設けられている。ｐ形半導体層１２４は、では、ｎ－形のドリフト層１２３ｂ上に配置されており、ｎ－形のドリフト層１２３ｂに接している。また、ｐ形半導体層１２４は、第２領域Ｓ１ｂおよびＩＧＢＴ領域Ｓ２では、ｎ形のバリア層１２３ｃ上に配置されており、ｎ形のバリア層１２３ｃに接している。
ｎ＋形のエミッタ層１２６は、ＩＧＢＴ領域Ｓ２において、ｐ形半導体層１２４の上層部に配置されており、ダイオード領域Ｓ１には設けられていない。
ｎ＋形のカソード層１２１、ｐ＋形のコレクタ層１２２、ｎ形の半導体部１２３、ｐ形半導体層１２４、およびｎ＋形のエミッタ層１２６は、例えば、シリコン等の半導体材料と、各層に対応する不純物と、を含む。
なお、ダイオード領域Ｓ１において、ｐ形半導体層１２４の上層部には、ｐ形半導体層１２４の不純物濃度よりも高い不純物濃度を有し、後述する上部電極１５０とオーミック接触するｐ＋形のコンタクト層が部分的に設けられていてもよい。
ダイオード領域Ｓ１には、複数のトレンチＴ１が設けられている。複数のトレンチＴ１は、Ｘ方向に配列されている。各トレンチＴ１は、ｐ形半導体層１２４の上面から、ｎ－形のドリフト層１２３ｂに延びている。また、各トレンチＴ１は、Ｙ方向に延びている。各トレンチＴ１の下端は、ｎ形のバリア層１２３ｃの下面よりも下方であって、ｎ－形のドリフト層１２３ｂの下面よりも上方に位置する。
各トレンチＴ１内には、内部電極１３０が配置されている。各内部電極１３０は、金属材料またはポリシリコン等の導電材料からなる。各内部電極１３０は、ｐ形半導体層１２４の上面から、ｎ－形のドリフト層１２３ｂに延びている。各内部電極１３０の下端は、
ｎ形のバリア層１２３ｃの下面よりも下方であって、ｎ－形のドリフト層１２３ｂの下面よりも上方に位置する。第１領域Ｓ１ａ内の各内部電極１３０は、ｐ形半導体層１２４およびｎ－形のドリフト層１２３ｂと、Ｘ方向において隣り合っている。第２領域Ｓ１ｂ内の各内部電極１３０は、ｐ形半導体層１２４、ｎ形のバリア層１２３ｃ、およびｎ－形のドリフト層１２３ｂと、Ｘ方向において隣り合っている。
ＩＧＢＴ領域Ｓ２には、複数のトレンチＴ２が設けられている。複数のトレンチＴ２は、Ｘ方向に配列されている。各トレンチＴ２は、ｎ＋形のエミッタ層１２６の上面から、ｎ－形のドリフト層１２３ｂに延びている。各トレンチＴ２の下端は、ｎ－形のドリフト層１２３ｂの上面よりも下方であって、ｎ－形のドリフト層１２３ｂの下面よりも上方に位置する。
各トレンチＴ２内には、ゲート電極１４０が配置されている。各ゲート電極１４０は、金属材料またはポリシリコン等の導電材料からなる。各ゲート電極１４０は、ｎ＋形のエミッタ層１２６の上面から、ｎ－形のドリフト層１２３ｂに延びている。各ゲート電極１４０の下端は、ｎ－形のドリフト層１２３ｂの下面よりも上方に位置する。各ゲート電極１４０は、ｎ＋形のエミッタ層１２６、ｐ形半導体層１２４、ｎ型のバリア層１２３ｃ、およびｎ－形のドリフト層１２３ｂと、Ｘ方向において隣り合っている。
上部電極１５０は、金属材料等の導電材料からなる。上部電極１５０は、ダイオード領域Ｓ１およびＩＧＢＴ領域Ｓ２に亘って設けられている。上部電極１５０は、ダイオード領域Ｓ１において、ｐ形半導体層１２４上に配置されている。また、上部電極１５０は、ＩＧＢＴ領域Ｓ２においてｎ＋形のエミッタ層１２６上に配置されている。上部電極１５０は、ダイオード領域Ｓ１では、アノード電極として機能し、ＩＧＢＴ領域Ｓ２では、エミッタ電極として機能する。また、上部電極１５０は、各内部電極１３０に電気的に接続されている。すなわち上部電極１５０の電位と内部電極１３０の電位は概ね等しい。
各絶縁膜１６１は、ダイオード領域Ｓ１において、各内部電極１３０と上部電極１５０との間、各内部電極１３０とｐ形半導体層１２４との間、各内部電極１３０とｎ形の半導体部１２３との間に配置されている。
各絶縁膜１６２は、ＩＧＢＴ領域Ｓ２において、各ゲート電極１４０と上部電極１５０との間、各ゲート電極１４０とｎ＋形のエミッタ層１２６との間、各ゲート電極１４０とｐ形半導体層１２４との間、および各ゲート電極１４０とｎ形の半導体部１２３との間に配置されている。
各絶縁膜１６１、１６２は、シリコン酸化物等又はシリコン窒化物等の絶縁材料からなる。
次に、本実施形態に係る半導体装置１００の効果を説明する。
図３（ａ）は、本実施形態に係る半導体装置内のキャリアの移動方向を示す模式図であり、図３（ｂ）は、参考例に係る半導体装置のキャリアの移動方向を示す模式図である。
図４（ａ）は、本実施形態に係る半導体装置および参考例に係る半導体装置のダイオード領域において上部電極と下部電極との間に印可される電圧Ｖａｋと還流電流Ｉａｋとの関係のシミュレーション結果を示すグラフであり、図４（ｂ）は、本実施形態に係る半導体装置および参考例に係る半導体装置のキャリア密度のシミュレーション結果を示すグラフである。
なお、図３（ａ）および図３（ｂ）では、ホールをｈを円で囲んだ図で示し、電子をｅを円で囲んだ図で示している。また、図４（ａ）の横軸は電圧Ｖａｋであり、縦軸は還流電流Ｉａｋである。また、図４（ｂ）の横軸はＸ方向の位置であり、縦軸はキャリア密度である。
本実施形態に係る半導体装置１００では、図３（ａ）に示すように、ダイオード領域Ｓ１の第１領域Ｓ１ａにｎ形のバリア層１２３ｃが設けられていない。これに対して、参考例に係る半導体装置９００では、図３（ｂ）に示すように、ダイオード領域Ｓ１の第１領域Ｓ１ａにおいて、ｎ形の半導体部９２３にｎ形のバリア層１２３ｃが設けられている。
ＩＧＢＴ領域Ｓ２がＯＦＦとなり、ダイオード領域Ｓ１がオンとなった状態では、ダイオード領域Ｓ１に還流電流Ｉａｋが流れる。図４（ａ）に示すように、参考例に係る半導体装置９００においては、下部電極１１０と上部電極１５０との間に印可する電圧Ｖａｋが上昇するのに伴い、還流電流Ｉａｋが増加する。そして、電圧Ｖａｋがピーク電圧Ｖｓｎ２に達した以降は、還流電流Ｉａｋが増大するとともに、電圧Ｖａｋは、急激に低下する。この現象は、「スナップバック」と呼ばれる。
本実施形態に係る半導体装置１００においても、同様に、下部電極１１０と上部電極１５０との間に印可する電圧Ｖａｋが上昇するのに伴い、還流電流Ｉａｋが増加する。そして、電圧Ｖａｋがピーク電圧Ｖｓｎ１に達した以降は、還流電流Ｉａｋが増大するとともに、電圧Ｖａｋが低下する。しかしなから、本実施形態におけるピーク電圧Ｖｓｎ１は参考例におけるピーク電圧Ｖｓｎ２よりも低い。また、本実施形態では、参考例よりも低い電圧Ｖａｋで参考例よりも大きな還流電流Ｉａｋを流すことができる。すなわち、本実施形態に係る半導体装置１００では、参考例に係る半導体装置９００に比べてスナップバックを抑制できている。
参考例に係る半導体装置９００では、図３（ｂ）に示すように、第１領域Ｓ１ａにｎ形のバリア層１２３ｃが設けられているため、上部電極１５０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂにホールが注入され難く、下部電極１１０のうち、第１領域Ｓ１ａ内に位置する部分から排出されるホールの量が少ない。そのため、下部電極１１０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂに電子が注入され難くなる。したがって、第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂ内のキャリア密度が低い。その結果、第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂへの伝導度変調の効果、すなわち、第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂの電気抵抗を低下させる効果が小さくなる。これにより、第１領域Ｓ１ａからＩＧＢＴ領域Ｓ２側にホールが侵食し易くなる。そのため、下部電極１１０から第１領域Ｓ１ａ内に位置する部分から排出されるホールの量がさらに少なくなり、下部電極１１０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂへの電子の注入量がさらに減少する。これにより、下部電極１１０と上部電極１５０との間に電圧Ｖａｋを印加したときに還流電流Ｉａｋが流れづらくなり、スナップバックが生じると考えられる。
一方、本実施形態に係る半導体装置１００では、図３（ａ）に示すように、第１領域Ｓ１ａに、ｎ形のバリア層１２３ｃが設けられていないため、上部電極１５０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂにホールが注入され易く、下部電極１１０のうち、第１領域Ｓ１ａ内に位置する部分から排出されるホールの量が多い。そのため、下部電極１１０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂに電子が注入され易い。したがって、第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂ内のキャリア密度が高くなる。その結果、第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂへの伝導度変調の効果、すなわち、ｎ－形のドリフト層１２３ｂの電気抵抗を低下させる効果が大きくなる。これにより、第１領域Ｓ１ａからＩＧＢＴ領域Ｓ２側にホールが侵食し難く、ホールは、下部電極１１０のうち第１領域Ｓ１ａ内に位置する部分から排出され易くなる。そのため、下部電極１１０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂへの電子の注入量がさらに増加する。これにより、下部電極１１０と上部電極１５０との間に電圧Ｖａｋを印加したときに還流電流Ｉａｋが流れやすくなり、スナップバックを抑制できると考えられる。
したがって、図４（ｂ）に示すように、本実施形態におけるＩＧＢＴ領域Ｓ２内のキャリア密度は、参考例におけるＩＧＢＴ領域Ｓ２内のキャリア密度よりも低く、本実施形態における第１領域Ｓ１ａ内のキャリア密度は、参考例における第１領域Ｓ１ａ内のキャリア密度よりも高い。そして、図４（ａ）に示すように、本実施形態では、ピーク電圧Ｖｓｎ１が参考例におけるピーク電圧Ｖｓｎ２よりも低くなり、かつ、低い電圧Ｖａｋで参考例よりも大きな還流電流Ｉａｋを流すことができると考えられる。
また、本実施形態では、ダイオード領域Ｓ１の第２領域Ｓ１ｂには、ｎ型のバリア層１２３ｃが設けられている。そのため、ダイオード領域Ｓ１がオンの状態においては、上部電極１５０から第２領域Ｓ１ｂ内のｎ－形のドリフト層１２３ｂにホールが注入され難い。そのため、下部電極１１０から第２領域Ｓ１ｂ内のｎ－形のドリフト層１２３ｂに電子が注入され難い。したがって、第２領域Ｓ１ｂ内のｎ－形のドリフト層１２３ｂ内のキャリア密度が低くなる。そのため、ダイオード領域Ｓ１がオフの状態になり、リカバリする際の損失を低減できる。
以上のように、ＩＧＢＴ領域Ｓ２に隣接する第１領域Ｓ１ａではキャリアの注入を促進し、ＩＧＢＴ領域Ｓ２から離隔した第２領域Ｓ１ｂではキャリアの注入を抑制することで、スナップバックを抑制しつつリカバリ損失が小さい半導体装置１００を提供できる。
また、本実施形態では、第１領域Ｓ１ａの幅Ｌ１は、第２領域Ｓ１ｂの幅Ｌ２よりも短い。このように、キャリアの注入を促進する領域をＩＧＢＴ領域Ｓ２の近傍の領域に限定することで、スナップバックを抑制しつつ、リカバリ損失を好適に低減できる。
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図５は、本実施形態に係る半導体装置を示す断面図である。
本実施形態に係る半導体装置２００は、ダイオード領域Ｓ１内の第１領域Ｓ１ａと第２領域Ｓ１ｂにおいて、ｎ－形のドリフト層１２３ｂに注入されるキャリアの量に差をつける方法が、第１の実施形態に係る半導体装置１００と相違する。
なお、以下の説明においては、原則として、第１の実施形態との相違点のみを説明する。以下に説明する事項以外は、第１の実施形態と同様である。以下に説明する他の実施形態についても同様である。
半導体装置２００における半導体部２２３では、第２領域Ｓ１ｂにｎ形のバリア層１２３ｃが設けられていない。すなわち、半導体部２２３の上層部のうち第１領域Ｓ１ａ内に位置する部分の不純物濃度は、半導体部２２３の上層部のうち第２領域Ｓ１ｂ内に位置する部分の不純物濃度と概ね等しい。
半導体装置２００におけるｐ形半導体層２２４は、ダイオード領域Ｓ１の第１領域Ｓ１ａ内に位置する第１部分２２４ａの不純物濃度が、第２領域Ｓ１ｂ内に位置する第２部分２２４ｂの不純物濃度よりも高い。また、本実施形態では、第１部分２２４ａの不純物濃度は、ｐ形半導体層２２４においてＩＧＢＴ領域Ｓ２内に位置する第３部分２２４ｃの不純物濃度よりも低い。ただし、第１部分の不純物濃度と第３部分の不純物濃度の大小関係は、上記に限定されない。例えば、ｎ形の半導体部の上層部は、ダイオード領域とＩＧＢＴ領域との境界からダイオード領域の中央に向かって、不純物濃度が漸増するまたは段階的に増加するように構成してもよい。また、例えば、ｐ形半導体層は、ダイオード領域とＩＧＢＴ領域との境界からダイオード領域の中央に向かって、不純物濃度が漸減するまたは段階的に減少するように構成してもよい。
次に、本実施形態の効果を説明する。
第１部分２２４ａの不純物濃度が高いため、上部電極１５０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂにホールが注入され易い。そのため、スナップバックを抑制できる。一方、第２部分２２４ｂの不純物濃度が低いため、上部電極１５０から第２領域Ｓ１ｂ内のｎ－形のドリフト層１２３ｂにホールが注入され難い。そのため、ダイオード領域Ｓ１のリカバリ損失を低減できる。
以上のように、ＩＧＢＴ領域Ｓ２に隣接する第１領域Ｓ１ａではキャリアの注入を促進し、ＩＧＢＴ領域Ｓ２から離隔した第２領域Ｓ１ｂではキャリアの注入を抑制することで、スナップバックを抑制しつつリカバリ損失が小さい半導体装置２００を提供できる。
＜第３の実施形態＞
次に、第３の実施形態について説明する。
図６は、本実施形態に係る半導体装置を示す断面図である。
図７（ａ）は、ダイオード領域の第１領域において、ｐ形半導体層およびｐ＋形のコンタクト層の上面に沿う断面図であり、図７（ｂ）は、ダイオード領域の第２領域において、ｐ形半導体層およびｐ＋形のコンタクト層の上面に沿う断面図である。
本実施形態に係る半導体装置３００は、ダイオード領域Ｓ１内の第１領域Ｓ１ａと第２領域Ｓ１ｂにおいて、ｎ－形のドリフト層１２３ｂに注入されるキャリアの量に差をつける方法が、第１の実施形態に係る半導体装置１００と相違する。
半導体装置３００における半導体部３２３には、図６に示すように、第２領域Ｓ１ｂにｎ形のバリア層１２３ｃが設けられていない。すなわち、半導体部３２３の上層部のうち第１領域Ｓ１ａ内に位置する部分の不純物濃度は、半導体部３２３の上層部のうち第２領域Ｓ１ｂ内に位置する部分の不純物濃度と概ね等しい。
半導体装置３００は、ｐ形半導体層１２４の上層部に設けられたｐ＋形のコンタクト層３２５を備える。ｐ＋形のコンタクト層３２５は、図７（ａ）および図７（ｂ）に示すように、複数の延伸部３２５ａを含む。各延伸部３２５ａは、Ｘ方向に延びている。複数の延伸部３２５ａは、互いに離隔しており、Ｙ方向に配列している。すなわち、ｐ＋形のコンタクト層の配置のパターンは、ストライプ状である。ただし、ｐ＋形のコンタクト層の構成は、上記に限定されない。例えば、各延伸部は、Ｘ方向ではなくＹ方向等の他の方向に延伸し、複数の延伸部は、Ｙ方向ではなくＸ方向等の他の方向に配列していてもよい。また、ｐ＋形のコンタクト層の配置のパターンは、ストライプ状でなくてもよい。
ｐ＋形のコンタクト層３２５の不純物濃度は、ｐ形半導体層１２４の不純物濃度よりも高い。ｐ形半導体層１２４の不純物濃度は、特に限定されないが、例えば、１×１０１７ｃｍ－３程度である。ｐ＋形のコンタクト層３２５の不純物濃度は、特に限定されないが、例えば、１×１０１８ｃｍ－３～１×１０１９ｃｍ－３程度である。ｐ形半導体層１２４と上部電極１５０はショットキー接触している。これに対して、ｐ＋形のコンタクト層３２５と上部電極１５０は、オーミック接触している。
本実施形態では、第１領域Ｓ１ａに設けられた各延伸部３２５ａのＹ方向の幅Ｌ３は、第２領域Ｓ１ｂに設けられた各延伸部３２５ａのＹ方向の幅Ｌ４よりも広い。したがって、上方から見て、第１領域Ｓ１ａにおいて、単位面積あたりに設けられるｐ＋形のコンタクト層３２５の面積は、第２領域Ｓ１ｂにおいて、単位面積あたりに設けられるｐ＋形のコンタクト層３２５の面積よりも大きい。
次に、本実施形態の効果を説明する。
第１領域Ｓ１ａにおいて上部電極１５０とオーミック接触するｐ＋形のコンタクト層３２５の単位面積当たりの面積が、第２領域Ｓ１ｂにおいて上部電極１５０とオーミック接触するｐ＋形のコンタクト層３２５の単位面積当たりの面積よりも大きい。そのため、上部電極１５０から第１領域Ｓ１ａ内のｎ－形のドリフト層１２３ｂにホールが注入され易い。これにより、スナップバックを抑制できる。一方、上部電極１５０から第２領域Ｓ１ｂ内のｎ－形のドリフト層１２３ｂにホールが注入され難い。これにより、ダイオード領域Ｓ１のリカバリ損失を低減できる。
以上のように、ＩＧＢＴ領域Ｓ２に隣接する第１領域Ｓ１ａではキャリアの注入を促進し、ＩＧＢＴ領域Ｓ２から離隔した第２領域Ｓ１ｂではキャリアの注入を抑制することで、スナップバックを抑制しつつリカバリ損失が小さい半導体装置３００を提供できる。
なお、第１領域におけるｐ＋形のコンタクト層の単位面積当たりの面積を、第２領域におけるｐ＋形のコンタクト層の単位面積当たりの面積よりも大きくする方法は、上記に限定されない。例えば、第１領域において複数の延伸部を設けるピッチを、第２領域において複数の延伸部を設けるピッチよりも狭くすることで、第１領域におけるｐ＋形のコンタクト層の単位面積当たりの面積を、第２領域におけるｐ＋形のコンタクト層の単位面積当たりの面積よりも大きくしてもよい。
以上、複数の実施形態について説明したが、これらは、相互に組み合わせることができる。例えば、第１の実施形態に係る半導体装置１００および第３の実施形態に係る半導体装置３００に、第２の実施形態におけるｐ形半導体層２２４を適用してもよい。また、第１の実施形態に係る半導体装置１００および第２の実施形態に係る半導体装置２００に、第３の実施形態におけるｐ＋形のコンタクト層３２５を適用してもよい。
実施形態は、以下の態様を含む。
（付記１）
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
前記第１半導体層および前記第２半導体層上に設けられ、上層部のうち、前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域における不純物濃度が、前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域における不純物濃度よりも低い前記第１導電形の半導体部と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられる前記第２導電形の第３半導体層と、
前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられる前記第１導電形の第４半導体層と、
前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、
前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、
前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる絶縁膜と、
を備える半導体装置。
（付記２）
前記半導体部は、
前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられ、前記第１半導体層の不純物濃度よりも低い不純物濃度を有し、前記ダイオード領域のうちの前記第１領域において前記第３半導体層に接する第５半導体層と、
前記第２領域において前記第５半導体層の上層部に設けられ、前記第５半導体層の不純物濃度よりも高い不純物濃度を有し、前記第３半導体層に接する第６半導体層と、
を有する付記１に記載の半導体装置。
（付記３）
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
前記第１半導体層および前記第２半導体層上に設けられる前記第１導電形の半導体部と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられ、前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域の不純物濃度が、前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域の不純物濃度よりも高い前記第２導電形の第３半導体層と、
前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられる前記第１導電形の第４半導体層と、
前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、
前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、
前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる絶縁膜と、
を備える半導体装置。
（付記４）
ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、
前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、
前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
前記第１半導体層および前記第２半導体層上に設けられる前記第１導電形の半導体部と、
前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられた前記第２導電形の第３半導体層と、
前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられた前記第１導電形の第４半導体層と、
前記ダイオード領域において前記第３半導体層の上層部に設けられ、前記第３半導体層の不純物濃度よりも高い不純物濃度を有し、上方から見て前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域内の単位面積当たりの面積が前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域内の単位面積当たりの面積よりも大きい、前記第２導電形の第５半導体層と、
前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、
前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、
前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる絶縁膜と、
を備える半導体装置。
（付記５）
前記第５半導体層は、上方から見て第１方向に延び、前記第１方向と交差する第２方向に並ぶ複数の延伸部を含み、
前記第１領域に位置する前記延伸部の前記第２方向における幅は、前記第２領域に位置する前記延伸部の前記第２方向における幅よりも長い付記４に記載の半導体装置。
（付記６）
前記第１領域の前記ダイオード領域から前記ＩＧＢＴ領域に向かう方向における幅は、前記第２領域の前記ダイオード領域から前記ＩＧＢＴ領域に向かう方向における幅よりも短い付記１～５のいずれか１つに記載の半導体装置。
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１００、２００、３００、９００：半導体装置
１１０ ：下部電極（第１電極）
１２１ ：ｎ＋形のカソード層（第１半導体層）
１２２ ：ｐ＋形のコレクタ層（第２半導体層）
１２３、２２３、３２３、９２３：半導体部
１２３ａ ：ｎ＋形のバッファ層
１２３ｂ ：ｎ－形のドリフト層（付記２の第５半導体層）
１２３ｃ ：ｎ型のバリア層（付記２の第６半導体層）
１２４、２２４：ｐ形半導体層（第３半導体層）
１２６ ：ｎ＋形のエミッタ層（第４半導体層）
１３０ ：内部電極
１４０ ：ゲート電極（第２電極）
１５０ ：上部電極（第３電極）
１６１、１６２：絶縁膜
２２４ａ ：第１部分
２２４ｂ ：第２部分
２２４ｃ ：第３部分
３２５ ：ｐ＋形のコンタクト層（付記４の第５半導体層）
３２５ａ ：延伸部
Ｉａｋ ：還流電流
Ｓ１ ：ダイオード領域
Ｓ１ａ ：第１領域
Ｓ１ｂ ：第２領域
Ｓ２ ：ＩＧＢＴ領域
Ｔ１、Ｔ２：トレンチ
Ｖａｋ ：電圧
Ｖｓｎ１、Ｖｓｎ２：ピーク電圧

Claims (6)

  1. ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
    前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、
    前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、
    前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
    前記第１半導体層および前記第２半導体層上に設けられ、上層部のうち、前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域における不純物濃度が、前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域における不純物濃度よりも低く、前記第１領域における不純物濃度が、前記上層部のうち前記ＩＧＢＴ領域に位置する第３領域における不純物濃度より低い前記第１導電形の半導体部と、
    前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられる前記第２導電形の第３半導体層と、
    前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられる前記第１導電形の第４半導体層と、
    前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、
    前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、
    前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる絶縁膜と、
    を備える半導体装置。
  2. 前記半導体部は、
    前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられ、前記第１半導体層の不純物濃度よりも低い不純物濃度を有し、前記ダイオード領域のうちの前記第１領域において前記第３半導体層に接する第５半導体層と、
    前記第２領域および前記第３領域において前記第５半導体層の上層部に設けられ、前記第５半導体層の不純物濃度よりも高い不純物濃度を有し、前記第３半導体層に接する第６半導体層と、
    を有する請求項１に記載の半導体装置。
  3. ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
    前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、
    前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、
    前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
    前記第１半導体層および前記第２半導体層上に設けられる前記第１導電形の半導体部と、
    前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられ、前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域における不純物濃度が、前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域における不純物濃度よりも高く、前記第１領域と前記第２領域は第１方向に並び、前記第１方向と交差する第２方向に延伸する前記第２導電形の第３半導体層と、
    前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられる前記第１導電形の第４半導体層と、
    前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、
    前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、
    前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる絶縁膜と、
    を備える半導体装置。
  4. 前記第３半導体層の前記第１領域に配置された部分の前記第２方向における長さは、前記第３半導体層の前記第１領域に配置された部分の前記第１方向における長さよりも大きく、
    前記第３半導体層の前記第２領域に配置された部分の前記第２方向における長さは、前記第３半導体層の前記第２領域に配置された部分の前記第１方向における長さよりも大きい請求項３に記載の半導体装置。
  5. ダイオード領域およびＩＧＢＴ領域が設定された半導体装置であって、
    前記ダイオード領域および前記ＩＧＢＴ領域に亘って設けられる第１電極と、
    前記ダイオード領域において前記第１電極上に設けられる第１導電形の第１半導体層と、
    前記ＩＧＢＴ領域において前記第１電極上に設けられる第２導電形の第２半導体層と、
    前記第１半導体層および前記第２半導体層上に設けられる前記第１導電形の半導体部と、
    前記ダイオード領域および前記ＩＧＢＴ領域において前記半導体部上に設けられた前記第２導電形の第３半導体層と、
    前記ＩＧＢＴ領域において前記第３半導体層の上層部に設けられた前記第１導電形の第４半導体層と、
    前記ダイオード領域において前記第３半導体層の上層部に設けられ、前記第３半導体層の不純物濃度よりも高い不純物濃度を有し、上方から見て前記ダイオード領域内に位置して前記ＩＧＢＴ領域に隣接する第１領域内の単位面積当たりの面積が前記ダイオード領域内に位置して前記ＩＧＢＴ領域から離隔する第２領域内の単位面積当たりの面積よりも大きい、前記第２導電形の第５半導体層と、
    前記ＩＧＢＴ領域において前記第４半導体層から前記半導体部に向かう方向に延び、前記第４半導体層、前記第３半導体層、および前記半導体部と隣り合う第２電極と、
    前記ダイオード領域において前記第３半導体層上に位置し、前記ＩＧＢＴ領域において前記第４半導体層上に位置する第３電極と、
    前記ダイオード領域において前記第５半導体層から前記半導体部に向かう方向に延び、第１方向に配列され、前記第１方向と交差する第２方向に延び、前記第５半導体層、前記第３半導体層、および前記半導体部と隣り合う複数の第４電極と、
    前記第２電極と前記第４半導体層との間、前記第２電極と前記第３半導体層との間、前記第２電極と前記半導体部との間、および前記第２電極と前記第３電極との間に設けられる第１絶縁膜と、
    前記第４電極と前記第５半導体層との間、前記第４電極と前記第３半導体層との間、前記第４電極と前記半導体部との間、および前記第４電極と前記第３電極との間に設けられる第２絶縁膜と、
    を備え、
    前記第５半導体層は、前記第１方向の両端において前記第２絶縁膜に接し、
    前記第５半導体層は、上方から見て前記第１方向に延び、前記第２方向に配列される複数の延伸部を含み、
    前記第１領域に位置する前記延伸部の前記第２方向における幅は、前記第２領域に位置する前記延伸部の前記第２方向における幅よりも長い半導体装置。
  6. 前記第１領域の前記ダイオード領域から前記ＩＧＢＴ領域に向かう方向における幅は、前記第２領域の前記ダイオード領域から前記ＩＧＢＴ領域に向かう方向における幅よりも短い請求項１～５のいずれか１つに記載の半導体装置。
JP2021152087A 2021-09-17 2021-09-17 半導体装置 Active JP7630398B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021152087A JP7630398B2 (ja) 2021-09-17 2021-09-17 半導体装置
CN202210131976.7A CN115832003A (zh) 2021-09-17 2022-02-14 半导体装置
US17/689,800 US12255250B2 (en) 2021-09-17 2022-03-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152087A JP7630398B2 (ja) 2021-09-17 2021-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2023044189A JP2023044189A (ja) 2023-03-30
JP7630398B2 true JP7630398B2 (ja) 2025-02-17

Family

ID=85522401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152087A Active JP7630398B2 (ja) 2021-09-17 2021-09-17 半導体装置

Country Status (3)

Country Link
US (1) US12255250B2 (ja)
JP (1) JP7630398B2 (ja)
CN (1) CN115832003A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030943A1 (ja) 2011-08-30 2013-03-07 トヨタ自動車株式会社 半導体装置
JP2014075582A (ja) 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2016139719A (ja) 2015-01-28 2016-08-04 株式会社東芝 半導体装置
JP2018041845A (ja) 2016-09-07 2018-03-15 富士電機株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
CN104995738B (zh) * 2013-08-15 2018-01-23 富士电机株式会社 半导体装置
JP6158058B2 (ja) 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP5918288B2 (ja) 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP6222702B2 (ja) 2014-09-11 2017-11-01 株式会社東芝 半導体装置
JP6737336B2 (ja) * 2016-07-19 2020-08-05 富士電機株式会社 半導体装置
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP6589817B2 (ja) 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
WO2018105729A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置
WO2018147466A1 (ja) * 2017-02-13 2018-08-16 富士電機株式会社 半導体装置
JP6645594B2 (ja) * 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
US10319808B2 (en) * 2017-04-03 2019-06-11 Fuji Electric Co., Ltd. Semiconductor device
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
JP6717432B2 (ja) 2017-07-18 2020-07-01 富士電機株式会社 半導体装置
US10847617B2 (en) * 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
CN109979935B (zh) * 2017-12-28 2025-04-22 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7056163B2 (ja) * 2018-01-17 2022-04-19 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030943A1 (ja) 2011-08-30 2013-03-07 トヨタ自動車株式会社 半導体装置
JP2014075582A (ja) 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2016139719A (ja) 2015-01-28 2016-08-04 株式会社東芝 半導体装置
JP2018041845A (ja) 2016-09-07 2018-03-15 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US12255250B2 (en) 2025-03-18
CN115832003A (zh) 2023-03-21
US20230090885A1 (en) 2023-03-23
JP2023044189A (ja) 2023-03-30

Similar Documents

Publication Publication Date Title
JP7743901B2 (ja) 半導体装置
US8232593B2 (en) Power semiconductor device
JPWO2018220879A1 (ja) 半導体装置
CN105706238A (zh) 半导体装置
JP6733829B2 (ja) 半導体装置
JP7414047B2 (ja) 半導体装置
JP7475251B2 (ja) 半導体装置
CN109509789B (zh) 半导体装置
JP2021028930A (ja) 半導体装置
CN104299985A (zh) 半导体装置
JPWO2019013286A1 (ja) 半導体装置
JP5768028B2 (ja) 半導体装置
JP2019145613A (ja) 半導体装置
CN106549035A (zh) 半导体装置
JP7204544B2 (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
JP6588774B2 (ja) 半導体装置
JP6992476B2 (ja) 半導体装置
JP7630398B2 (ja) 半導体装置
CN114823884A (zh) 半导体装置
JP2000004017A (ja) 絶縁ゲ−ト形バイポ−ラトランジスタ
JP7574161B2 (ja) 半導体装置
JP7471192B2 (ja) 半導体装置
US12426326B2 (en) Semiconductor device
JP4449345B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250204

R150 Certificate of patent or registration of utility model

Ref document number: 7630398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150