[go: up one dir, main page]

JP7750242B2 - 電子部品装置を製造する方法、及び電子部品装置 - Google Patents

電子部品装置を製造する方法、及び電子部品装置

Info

Publication number
JP7750242B2
JP7750242B2 JP2022546330A JP2022546330A JP7750242B2 JP 7750242 B2 JP7750242 B2 JP 7750242B2 JP 2022546330 A JP2022546330 A JP 2022546330A JP 2022546330 A JP2022546330 A JP 2022546330A JP 7750242 B2 JP7750242 B2 JP 7750242B2
Authority
JP
Japan
Prior art keywords
wiring
wiring structure
conductor
electronic component
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022546330A
Other languages
English (en)
Other versions
JPWO2022050256A1 (ja
Inventor
智章 柴田
直也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2022050256A1 publication Critical patent/JPWO2022050256A1/ja
Application granted granted Critical
Publication of JP7750242B2 publication Critical patent/JP7750242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本開示は、電子部品装置を製造する方法、及び電子部品装置に関する。
各種の半導体パッケージにおいて、半導体チップを封止する封止層を貫通する導電性ビアが設けられることがある（例えば、特許文献１）。封止層を貫通する導電性ビアを形成する従来の方法は、一般に、電解めっきの工程を含む。
米国特許出願公開第２０１４／２５２６４６号明細書 国際公開第２０１７／０５７３５５号 特許第５４９４７６６号公報 国際公開第２０１５／１８６７４４号
本開示の一側面は、電子部品を封止する封止層を貫通する導電ビアを有する電子部品を、より簡易な工程で製造することを可能にする。
本開示の一側面は、金属配線及び絶縁層を含み対向する２つの主面を有する配線部と前記配線部の一方の主面上に設けられた接続部とを有する配線構造体を準備することと、１本以上の導体ピンを、前記接続部に対して立った状態で前記配線構造体上に固定することと、前記配線構造体上に１個以上の電子部品を搭載することと、前記電子部品及び前記導体ピンを封止する封止層を前記配線構造体上に形成することとを含む、電子部品装置を製造する方法を提供する。
本開示の別の一側面は、金属配線及び絶縁層を含み対向する２つの主面を有する配線部と前記配線部の一方の主面上に設けられた接続部とを有する配線構造体と、前記配線構造体に搭載された１個以上の電子部品と、前記電子部品を封止する、前記配線構造体上に形成された封止層と、前記接続部に対して立った状態で前記封止層を貫通する１本以上の導体ピンと、を備える電子部品装置を提供する。
本開示の一側面によれば、封止層を貫通する導電性ビアを有する電子部品装置を、少ない工程で効率的且つ容易に製造することができる。本開示の一側面に係る方法は、幅が狭く、且つある程度の高さを有する導電性ビアを容易に形成できる点でも有利である。
電子部品装置を製造する方法の一例を示す工程図である。 電子部品装置を製造する方法の一例を示す工程図である。 電子部品装置を製造する方法の一例を示す工程図である。 電子部品装置を製造する方法の一例を示す工程図である。 導体ピンを配線構造体上に固定する方法の一例を示す工程図である。 導体ピンを配線構造体上に固定する方法の一例を示す工程図である。 電子部品装置の一例を示す平面図である。 電子部品装置の一例を示す平面図である。 配線構造体及び配線構造体上に固定された導体ピンの顕微鏡写真である。
本発明は以下の例に限定されるものではない。
図１、図２、図３及び図４は、電子部品装置を製造する方法の一例を示す工程図である。図１～４に示される方法は、金属配線６１及び絶縁層６２を含み対向する２つの主面６Ｓ１，６Ｓ２を有する配線部６と配線部６の一方の主面６Ｓ１上に設けられた複数の接続部６５，６６，６７とを有する配線構造体６０を準備することと、２本以上の導体ピン５を、接続部６７に対して立った状態で配線構造体６０上に固定することと、配線構造体６０上に電子部品としてのチップ部品２及びチップ型の受動部品３を搭載することと、電子部品（チップ部品２及び受動部品３）及び導体ピン５を封止する封止層７を配線構造体６０上に形成することとを含む。
図１の（ａ）に例示される配線構造体６０は、キャリア基材１上に固定された状態で準備される。キャリア基材１は、支持体１１、及び支持体１１上に設けられた仮固定材層１２を有する積層体であり、仮固定材層１２上に配線構造体６０が設けられる。支持体１１は、電子部品を支持可能な程度の強度及び剛性を有していればよく、その材質は特に限定されない。例えば、支持体１１が、シリコンウェハ、ガラス板、又はステンレス鋼板であってもよい。支持体１１の厚さは、特に制限されないが、例えば２００～２０００μｍであってもよい。仮固定材層１２は、電子部品の搭載及び封止層７の形成の間、配線構造体６０を保持できるとともに、最終的に配線構造体６０から剥離できる程度の剥離性を有する。仮固定材層１２の厚さは、例えば１～１００μｍであってもよい。仮固定材層１２を形成する材料は、電子部品装置の製造において、仮固定又は仮接着の目的で用いられている材料から選択することができる（例えば、国際公開第２０１７／０５７３５５号参照）。
配線構造体６０の配線部６は、金属配線６１と、金属配線６１の間に設けられた絶縁層６２とを有する。金属配線６１は、配線部６の主面６Ｓ１，６Ｓ２に平行な方向に延在する多層の配線層６１ａと、配線部６の主面６Ｓ１，６Ｓ２に垂直な方向に延在する連結部６１ｂとを含む。配線部６を構成する金属配線６１は、チップ部品２及び受動部品３に接続される再配線を含む。それぞれの配線層６１ａの厚さは、特に制限されないが、例えば１～３０μｍであってもよい。配線部６全体の厚さは、例えば２～１０００μｍであってもよい。配線部６は、当業者に知られる通常の方法によって形成することができる。金属配線を含む配線部を形成する方法に関しては、例えば、特許第５４９４７６６号公報を参照することができる。
配線構造体６０に設けられる複数の接続部は、チップ部品２に接続される接続部６５と、受動部品３に接続される接続部６６と、導体ピン５に接続される接続部６７とを含み、それぞれ金属配線６１に接続されている。接続部６５，６６，６７は、金属配線６１と同様の金属によって形成されていてもよい。接続部６５，６６，６７が、半田バンプを含んでいてもよい。接続部６５，６６，６７の幅は例えば１０～５００μｍであってもよい。接続部６５，６６，６７の高さは例えば１～２５μｍであってもよい。導体ピン５に接続される複数の接続部６７が、配線部６の外周に沿って、配線構造体６０に搭載される電子部品（チップ部品２及び受動部品３）に接続される接続部６５、６６を囲むように配線部６の一方の主面６Ｓ１上に配置される。言い換えると、複数の接続部６７及び複数の導体ピン５が、電子部品を囲む１本以上の列を形成するように、互いに間隔を空けて配置される。封止層７は、導体ピン５によって形成された１本の列において隣り合う２本の導体ピン５の間を充填する。このように配置された接続部６７上に設けられる複数の導体ピン５は、シールド膜８とともに電磁波シールドとして機能することができる。封止層７は、導体ピン５によって形成された１本の列において隣り合う２本の導体ピン５の間を完全に充填していてもよいが、問題がない範囲で一部空隙が残っていてもよい。
準備された配線構造体６０を検査してもよい。検査は、例えば金属配線６１及び接続部６５，６６，６７の断線又は短絡による異常の有無を確認することを含む。この検査により、配線構造体６０に電子部品と接続される前に、配線構造体６０の不良品を排除することができる。その結果、封止層内に封止された電子部品上に配線構造体を形成する場合と比較して、正常な電子部品が配線構造体の形成における不具合のために排除される可能性を低くすることができる。
図１の（ｂ）に示されるように、導体ピン５が、接続部６７に対して立った状態で配線構造体６０上に固定される。言い換えると、柱状の導体ピン５が、導体ピン５の長手方向が配線部６の主面６Ｓ１に略垂直な方向に沿う向きで接続部６７上に固定される。「導体ピン５が、接続部６７に対して立った状態で配線構造体６０上に固定される」とは、導体ピン５が、接続部６７の配線部６とは反対の面側において配線構造体６０に対して固定され、固定された導体ピン５の長手方向と、配線部６の主面６Ｓ１との角度が、直角又は直角に近いことを意味する。固定された導体ピン５の長手方向と、配線部６の主面６Ｓ１との角度が、例えば８５～９５°であってもよい。導体ピン５の一端が、半田膜５０を介して接続部６７に接合され、それにより導体ピン５が接続部６７と電気的に接続される。
図５及び図６は、導体ピン５を配線構造体６０上に固定する方法の一例を示す工程図である。図５及び図６に示される方法は、配線部６の接続部６７が設けられた主面６Ｓ１側に、接続部６７に対応する位置に設けられた開口４１Ａを有するマスク４１を配置し、開口４１Ａの内側に位置する接続部６７上にフラックス剤５２を導入することと、配線部６の接続部６７が設けられた主面６Ｓ１側に、接続部６７に対応する位置に設けられた開口４２Ａを有するマスク４２を配置し、開口４２Ａから、導体ピン５及び導体ピン５の表面を覆う半田膜５０を有する半田被覆ピン５５を挿入し、それにより半田被覆ピン５５を接続部６７に対して立った状態で接続部６７上に配置することと、半田膜５０を溶融させることによって、導体ピン５を半田膜５０を介して接続部６７と電気的に接続するように固定することと、フラックス剤５２を除去することとを含む。絶縁層６２上にソルダーレジストなどの表面絶縁層４を配置してもよい。
フラックス剤５２を用いることにより、半田膜５０による良好な接続が得られ易い。フラックス剤５２は、特に制限されず、当業者が任意に選択することができる。フラックス剤５２は、例えば印刷法によって接続部６７上に導入される。
半田被覆ピン５５を構成する導体ピン５は、柱状部を有する金属成形体であってもよい。導体ピン５は、銅、金、アルミニウム、及び銀等から選ばれる少なくとも１種の金属を含む柱状の金属成形体であってもよい。導体ピン５（又はその柱状部）の最大幅（長手方向に垂直な断面の最大幅）は、例えば１０～５００μｍ、又は５０～２００μｍであってもよい。導体ピン５（又は柱状部）の長さは、例えば５０～１０００μｍ、又は１００～５００μｍであってもよい。導体ピン５（又は柱状部）の最大幅に対する導体ピン５（又は柱状部）の長さの比が２～１０であってもよい。半田膜５０は、導体ピン５（又は柱状部）の外表面の全体又は一部を覆っている。半田膜５０の厚さは、例えば０．１～１０μｍであってもよい。
例えば、開口４２Ａの数を超える多数の半田被覆ピン５５（又は導体ピン５）をマスク４２上に撒き、配線構造体６０及びマスク４２を振動させることを含む方法によって、半田被覆ピン５５（又は導体ピン５）を開口４２Ａから挿入することができる。開口４２Ａの最小幅は、通常、半田被覆ピン５５（又は導体ピン５）の最大幅よりも大きい。
接続部６７に対して立った状態で接続部６７上に配置された半田被覆ピン５５を加熱することによって半田膜５０を溶融させると、半田膜５０が流動して接続部５７上に移動する。接続部６７上の半田膜５０によって、導体ピン５が配線構造体６０上に固定されるとともに、接続部６７と電気的に接続される。半田膜５０を溶融させるための加熱温度は、半田膜５０の融点以上であればよく、例えば半田膜５０がＳｎ－Ａｇ－Ｃｕ系の鉛フリー半田の膜である場合、２５０～３００℃であってもよい。
導体ピン５が導入された後、図２の（ａ）に示されるように、配線構造体６０上に電子部品（チップ部品２及び受動部品３）が搭載される。チップ部品２及び受動部品３を搭載する順番は任意である。チップ部品２及び受動部品３を配線構造体６０上に搭載した後、導体ピン５を配線構造体６０上に導入してもよい。
チップ部品２は、接続部６５と電気的に接続される。チップ部品２は、ＩＣチップ２１及びＩＣチップ２１上に設けられた複数の接続部２２を有する。接続部２２は、金属を含む柱状部２２Ａ及び柱状部２２Ａ上に設けられたバンプ２２Ｂを有していてもよい。チップ部品２の主面６Ｓ１に平行な方向における最大幅は、例えば０．１～５０ｍｍであってもよい。
受動部品３は、接続部６６と電気的に接続される。受動部品３は、電子部品装置の設計に従って選択されるが、例えば、抵抗、コンデンサ又はこれらの組み合わせであってもよい。受動部品３は、例えば、バンプ３２を介して接続部６６に電気的に接続される。受動部品３の主面６Ｓ１に平行な方向における最大幅は、０．０５～２ｍｍ、１～２ｍｍ、０．５～１ｍｍ、又は０．１～０．５ｍｍであってもよい。
導体ピン５、チップ部品２及び受動部品３が配線構造体６０上に固定された後、図２の（ｂ）に示されるように、これらを封止する封止層７が封止樹脂材によって形成される。封止層７は、導体ピン５、及び電子部品（チップ部品２及び受動部品３）の全体を埋め込むように形成される。電子部品と配線構造体との間に隙間がある場合、その隙間の一部又は全部が封止層７によって充填されてもよい。封止層７は、例えば、コンプレッション又はトランスファー方式の成形機によって、金型内で形成することができる。あるいは、フィルム状の封止樹脂材を用いて封止層７を形成してもよい（例えば、国際公開第２０１５／１８６７４４号参照。）。その場合、気泡の巻き込み防止の観点から、フィルム状の封止樹脂材を減圧下で積層してもよい。
形成された封止層７を配線構造体６０とは反対側の面から研削することにより、図３の（ａ）に示されように、導体ピン５の先端を露出させる。封止層７の研削は、通常の研削装置を用いて行うことができる。
続いて、図３の（ｂ）に示されるように、封止層７の配線構造体６０とは反対側の面を覆う導電性のシールド膜８が形成される。シールド膜８は、導体ピン５の先端と接続される。シールド膜８は、主として電磁波シールドの目的で設けられる。シールド膜８の厚さは、例えば０．１～１００μｍであってもよい。シールド膜８は、単層又は複数層の金属薄膜であることができ、これらは例えばスパッタ、蒸着、又はめっきのような方法によって形成することができる。
図４の（ａ）に示されるように、キャリア基材１が配線構造体６０から剥離される。仮固定材層１２を有するキャリア基材１は、例えば、加熱、光照射、機械剥離又はこれらの組み合わせにより、配線部６から剥離することができる。
キャリア基材１の剥離の後、図４の（ｂ）に示されるように、配線部６の封止層７とは反対側の主面６Ｓ２上に、金属配線６１と接続される半田ボール９を設けてもよい。半田ボール９は二次実装用の接続端子として用いられる。必要によりリフローが行われる。
以上例示された方法によって、電子部品装置１００が得られる。電子部品装置１００は、配線構造体６０と、配線構造体６０に搭載された複数の電子部品（チップ部品２及び受動部品３）と、電子部品及び導体ピン５を封止する封止層７と、接続部６７に対して立った状態で封止層７を貫通する導体ピン５と、から主として構成される。
電子部品装置を製造する方法は、以上説明した例に限定されるものではなく、必要により変更が可能である。例えば、大面積の１枚のキャリア基材上に、複数の電子部品装置に対応する配線構造体を形成してもよい。
図７は、電子部品装置における導体ピンの配列の一例を示す平面図である。図７において、封止層７及びシールド膜８は省略されている。図７に示される電子部品装置１００において、複数の導体ピン５は、１本以上の環状の列を形成するように配置されている。導体ピン５によって形成された列は、配線部６の接続部側の主面を３個の搭載領域６Ａ，６Ｂ，６Ｃに区分している。それぞれの搭載領域内に電子部品が配置されている。例えば、チップ部品２Ａ及びその周囲に配置された受動部品３は、これらが配置された搭載領域６Ａの外周に沿って延在する２本の列Ｌ１，Ｌ２によって囲まれている。列Ｌ１及びその外側の列Ｌ２は、搭載領域６Ａの外周に沿って互いに交差することなく延在するとともに、チップ部品２Ａ及び受動部品３を囲んでいる。チップ部品２Ｂ，２Ｃが配置された搭載領域６Ｂ，６Ｃも、その外周に沿って延在する２本の列によって囲まれている。チップ部品２Ａを囲む列Ｌ１，Ｌ２の一部は、チップ部品２Ｂ，２Ｃが配置される搭載領域６Ｂ，６Ｃの外周に沿って延在する列を兼ねている。
複数の導体ピンによって構成された１本以上の列の内側の搭載領域に、通常、１個以上の電子部品（特にチップ品）が配置される。１個の搭載領域の外周に沿って延在する列の数は、２本以上又は３本以上であってもよく、１本であってもよい。導電ピンによって形成された２本以上の列によって電子部品が囲まれると、より一層高い電磁波シールド効果が得られ易い。
同一の列において隣り合う２本の導体ピン５の間の距離Ｗは、例えば５００μｍ以下であってもよい。導体ピン５が互いに間隔を空けながら配置されていても、距離Ｗが小さいと、導体ピン５の間に導体材料が設けられなくても十分な電磁波シールド効果が得られ易い。同様の観点から、距離Ｗは、３００μｍ以下、２００μｍ以下、又は１００μｍ以下であってもよい。工程の安定性、及び必要とされる導体ピン５の数の低減等の観点から、距離Ｗは０μｍを超える。同様の観点から、距離Ｗは５０μｍ以上、７５μｍ以上、又は１００μｍ以上であってもよい。
電子部品が配置される搭載領域の外周に沿って２本以上の列が延在する場合、隣り合う２本の列の間の間隔Ｗ’は、１００μｍ以上５００μｍ以下であってもよい。間隔Ｗ’は、隣り合う２本の列を構成する導体ピンの間の距離の最小値であることができる。
図８に示される別の例のように、電子部品が配置される搭載領域の外周に沿って延在し互いに交差しない２本以上の列（例えばＬ１，Ｌ２）において、複数の導体ピン５が千鳥配列で配置されていてもよい。「千鳥配列」とは、隣り合う２本の列が延在する方向において、２本の列それぞれを構成する導体ピンが互い違いに配置されることを意味する。導体ピン５が千鳥配列に配置されると、より少ない本数の導体ピン５を用いながら、高い電磁波シールド効果を得ることができる。
以下、導体ピンを接続部に対して立った状態で配線構造体上に固定する試験の例を示す。
絶縁層上に配置された直径２００μｍの円形断面を有する接続部を有する試験用の配線構造体を準備した。配線構造体は、絶縁層上に設けられ、接続部を囲む円形の開口を有する表面絶縁層を有していた。図５の（ｂ）に示される工程と同様に、接続部６７に対応する位置に設けられた直径１９０μｍの円形の開口４１Ａを有する厚さ３０μｍのマスク４１（メタルマスク）を配線構造体上に置き、水溶性フラックス剤（千住金属工業株式会社製「ＷＦ－６４５７」）印刷して、接続部６７上にフラックス剤５２を導入した。
次に、図５の（ｃ）に示される工程と同様に、接続部６７に対応する位置に設けられた直径９２μｍの円形の開口４２Ａを有する厚さ１４５μｍ（リブ高さ４５μｍ含む）のマスク４２（メタルマスク）を配線構造体６０上に設置し、導体ピン搭載機（渋谷工業株式会社製「ＳＢＰ６６２」）を用いて、導体ピン５（銅ピン）及び半田膜５０を有する半田被覆ピン５５（直径７６μｍ、長さ１８０μｍ、ファインネクス株式会社製）をマスク４２の開口４２Ａから挿入することにより、接続部６７に対して立った状態で接続部６７上に配置した。
続いて、図６の（ａ）に示される工程と同様に、窒素雰囲気中、最高温度２６５℃の条件のリフローにより、半田膜５０を溶融させ、導体ピン５と接続部５７とが半田膜５０を介して電気的に接続されるように導体ピン５を固定した。
最後に、図６の（ｂ）に示される工程と同様に、水洗によりフラックス剤５２を除去した。図９は、以上の方法によって作製された、配線構造体及び配線構造体上に固定された導体ピンの顕微鏡写真である。図７の写真に示されるように、導体ピン５を、接続部６７に対して立った状態で配線構造体上に固定できることが確認された。
１…キャリア基材、２…チップ部品（電子部品）、３…受動部品（電子部品）、５…導体ピン、６…配線部、６Ｓ１，６Ｓ２…配線部の主面、７…封止層、８…シールド膜、１１…支持体、１２…仮固定材層、２２，６５，６６，６７…接続部、４１，４２…マスク、４１Ａ，４２Ａ…開口、５０…半田膜、５５…半田被覆ピン、６０…配線構造体、６１…金属配線、６２…絶縁層、１００…電子部品装置。

Claims (15)

  1. 金属配線及び絶縁層を含み対向する２つの主面を有する配線部と前記配線部の一方の主面上に設けられた接続部とを有する配線構造体を準備することと、
    １本以上の導体ピンを、前記接続部に対して立った状態で前記配線構造体上に固定することと、
    前記配線構造体上に１個以上の電子部品を搭載することと、
    前記電子部品及び前記導体ピンを封止する封止層を前記配線構造体上に形成することと、
    を含み、
    １個以上の前記電子部品が、前記配線部の前記接続部が設けられた主面における１個以上の搭載領域内に配置され、
    複数の前記導体ピンが前記配線構造体上に固定され、
    複数の前記導体ピンのうち一部又は全部が、１本以上の列を形成するように互いに間隔を空けて配置され、前記搭載領域が、１本以上の前記列によって囲まれた領域であり、
    前記封止層が、１本の前記列において隣り合う前記導体ピンの間を充填する、
    電子部品装置を製造する方法。
  2. １個以上の前記搭載領域それぞれが、前記搭載領域の外周に沿って延在し互いに交差しない２本以上の前記列によって囲まれる、請求項１に記載の方法。
  3. 前記搭載領域の外周に沿って延在し互いに交差しない２本以上の前記列が、千鳥配列で配置された複数の前記導体ピンを含む、請求項２に記載の方法。
  4. １本の前記列において隣り合う前記導体ピンの間の距離が、５０μｍを超え２５０μｍ以下である、請求項１～３のいずれか一項に記載の方法。
  5. 当該方法が、前記封止層を覆い、前記導体ピンの先端と接続された導電性のシールド膜を形成することを更に含む、請求項１～４のいずれか一項に記載の方法。
  6. 当該方法が、前記封止層を前記配線構造体とは反対側の面から研削することにより、前記導体ピンの先端を露出させることを更に含む、請求項１～５のいずれか一項に記載の方法。
  7. 前記配線構造体の前記接続部が設けられた主面側に、開口を有するマスクを配置し、前記開口から前記導体ピンを挿入することを含む方法によって、前記導体ピンが前記接続部に対して立った状態で前記配線構造体上に固定される、請求項１～６のいずれか一項に記載の方法。
  8. 前記導体ピンが柱状部を有し、前記導体ピンと前記導体ピンの前記柱状部の外表面を覆う半田膜とを有する半田被覆ピンを前記接続部に対して立った状態で配置し、その状態で前記半田膜を溶融させることによって、前記導体ピンが、前記接続部と半田を介して電気的に接続するように前記配線構造体上に固定される、請求項１～７のいずれか一項に記載の方法。
  9. 前記導体ピンが、最大幅１０～５００μｍ、長さ５０～１０００μｍの柱状部を有する金属成形体である、請求項１～８のいずれか一項に記載の方法。
  10. 金属配線及び絶縁層を含み対向する２つの主面を有する配線部と前記配線部の一方の主面上に設けられた接続部とを有する配線構造体と、
    前記配線構造体に搭載された１個以上の電子部品と、
    前記電子部品を封止する、前記配線構造体上に形成された封止層と、
    前記接続部に対して立った状態で前記封止層を貫通する１本以上の導体ピンと、
    を備える電子部品装置であって、
    １個以上の前記電子部品が、前記配線部の前記接続部が設けられた主面における１個以上の搭載領域内に配置され、
    当該電子部品装置が複数の前記導体ピンを備え、
    複数の前記導体ピンのうち一部又は全部が、１本以上の列を形成するように互いに間隔を空けて配置され、前記搭載領域が、１本以上の前記列によって囲まれた領域であり、
    前記封止層が、１本の前記列において隣り合う前記導体ピンの間を充填する、電子部品装置。
  11. １個以上の前記搭載領域それぞれが、前記搭載領域の外周に沿って延在し互いに交差しない２本以上の前記列によって囲まれる、請求項１０に記載の電子部品装置。
  12. 前記搭載領域の外周に沿って延在し互いに交差しない２本以上の前記列が、千鳥配列で配置された複数の前記導体ピンを含む、請求項１１に記載の電子部品装置。
  13. １本の前記列において隣り合う前記導体ピンの間の距離が、５０μｍを超え２５０μｍ以下である、請求項１０～１２のいずれか一項に記載の電子部品装置。
  14. 当該電子部品装置が、前記封止層を覆い、前記導体ピンの先端と接続された導電性のシールド膜を更に備える、請求項１０～１３のいずれか一項に記載の電子部品装置。
  15. 前記導体ピンと前記接続部との間に介在する半田膜を更に有する、請求項１０～１４のいずれか一項に記載の電子部品装置。
JP2022546330A 2020-09-02 2021-08-31 電子部品装置を製造する方法、及び電子部品装置 Active JP7750242B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2020/033259 2020-09-02
PCT/JP2020/033259 WO2022049671A1 (ja) 2020-09-02 2020-09-02 電子部品装置を製造する方法、及び電子部品装置
PCT/JP2021/031877 WO2022050256A1 (ja) 2020-09-02 2021-08-31 電子部品装置を製造する方法、及び電子部品装置

Publications (2)

Publication Number Publication Date
JPWO2022050256A1 JPWO2022050256A1 (ja) 2022-03-10
JP7750242B2 true JP7750242B2 (ja) 2025-10-07

Family

ID=80490984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022546330A Active JP7750242B2 (ja) 2020-09-02 2021-08-31 電子部品装置を製造する方法、及び電子部品装置

Country Status (3)

Country Link
US (1) US20230268195A1 (ja)
JP (1) JP7750242B2 (ja)
WO (2) WO2022049671A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284870A (ja) 2000-03-31 2001-10-12 Toshiba Corp 高周波シールド構造
WO2007069789A1 (ja) 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
WO2016181954A1 (ja) 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2018101381A1 (ja) 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
US20180277489A1 (en) 2017-03-24 2018-09-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
WO2018180939A1 (ja) 2017-03-30 2018-10-04 株式会社村田製作所 回路モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3757941B2 (ja) * 2003-01-21 2006-03-22 日本電気株式会社 ピン取付治具、ピン取付方法及び半導体装置の実装構造
US7709915B2 (en) * 2008-05-07 2010-05-04 Aptina Imaging Corporation Microelectronic devices having an EMI shield and associated systems and methods
JP2011003651A (ja) * 2009-06-17 2011-01-06 Fujitsu Ten Ltd 回路装置、及び電子機器
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
JP5422830B2 (ja) * 2012-09-27 2014-02-19 新光電気工業株式会社 リードピン付配線基板及びその製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
WO2017094836A1 (ja) * 2015-12-04 2017-06-08 株式会社村田製作所 シールドを有するモジュール
US10157888B1 (en) * 2017-06-20 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
JP6384581B1 (ja) * 2017-10-05 2018-09-05 千住金属工業株式会社 核カラムの実装方法
US11410918B2 (en) * 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284870A (ja) 2000-03-31 2001-10-12 Toshiba Corp 高周波シールド構造
WO2007069789A1 (ja) 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
WO2016181954A1 (ja) 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2018101381A1 (ja) 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
US20180277489A1 (en) 2017-03-24 2018-09-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
WO2018180939A1 (ja) 2017-03-30 2018-10-04 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
WO2022050256A1 (ja) 2022-03-10
US20230268195A1 (en) 2023-08-24
JPWO2022050256A1 (ja) 2022-03-10
WO2022049671A1 (ja) 2022-03-10

Similar Documents

Publication Publication Date Title
CN101809735B (zh) 具有通过镀敷形成的接线柱的互连元件
TWI496259B (zh) 封裝裝置及其製造方法
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US8053275B2 (en) Semiconductor device having double side electrode structure and method of producing the same
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
TW202029366A (zh) 半導體裝置及其製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US8300423B1 (en) Stackable treated via package and method
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
KR20050067062A (ko) 반도체 장치 및 그 제조 방법
US10134665B2 (en) Semiconductor device
JP2004335915A (ja) 半導体装置の製造方法
US10304767B2 (en) Semiconductor device
US6184586B1 (en) Semiconductor device including a ball grid array
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
JP7750242B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
US20100102457A1 (en) Hybrid Semiconductor Chip Package
TWI776678B (zh) 半導體封裝件及其製造方法
KR101887306B1 (ko) 범프-온-트레이스 칩 패키징용 디바이스 및 그 형성 방법
JP2011035269A (ja) 半導体装置及びその製造方法
US11749596B2 (en) Wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250908