JP7702272B2

JP7702272B2 - バックアップ電源装置、制御方法及び制御プログラム

Info

Publication number: JP7702272B2
Application number: JP2021077904A
Authority: JP
Inventors: 正明林; 和彦齊藤
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2021-04-30
Filing date: 2021-04-30
Publication date: 2025-07-03
Anticipated expiration: 2041-04-30
Also published as: JP2022171322A

Description

本発明は、バックアップ電源装置、制御方法及び制御プログラムに関する。

車両は、バッテリ（例えば、補機バッテリ）の電力を利用して動作する種々の機器を搭載している。特許文献１には、交通事故等によりバッテリが電力を出力できなくなった場合であっても上記機器を動作させるための、バックアップ電源装置が記載されている。

特許文献１記載のバックアップ電源装置は、昇圧回路と降圧回路とで、コイルを共用する。つまり、昇圧回路と降圧回路とは、昇降圧回路を構成する。

特許第６６４３５６６号公報

特許文献１記載のバックアップ電源装置は、電気二重層コンデンサから端子部への電流出力経路として、昇圧回路から端子部への方向を順方向として接続された出力整流素子を備える。しかしながら、部品点数を抑制することが望ましい。また、電気二重層コンデンサの充電モードで、電気二重層コンデンサの電圧が充電電圧閾値未満（バックアップ出力には不十分な電圧）である場合を検討する。そして、更に、入力電圧が入力電圧閾値未満になったとすると、充電モードからバックアップモードへ切り替わってしまい、必要な電圧を出力できず、無駄な動作となる（空振り動作となる）。

本発明は、部品点数を抑制し、及び、無駄な動作を抑制できるバックアップ電源装置、制御方法及び制御プログラムを提供することを目的とする。

本発明の一態様のバックアップ電源装置は、
入力端子と、出力端子と、前記出力端子に電気的に接続された接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする。

前記バックアップ電源装置において、
前記制御部は、
前記第２モードから前記第１モードへ切り替える場合の、前記入力電圧が前記第１設定電圧以上であるか否かの判定のための時定数を、前記第１モードから前記第２モードへ切り替える場合の、前記入力電圧が前記第１設定電圧未満であるか否かの判定のための時定数よりも、長くする、
ことを特徴とする。

前記バックアップ電源装置において、
前記制御部は、
前記第２モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧未満、且つ、前記出力電圧が予め定められた第３設定電圧以下に一定時間なった場合、前記第２モードから前記第１モードへ切り替える、
ことを特徴とする。

本発明の一態様の制御方法は、
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする。

本発明の一態様の制御プログラムは、
入力端子、出力端子、前記出力端子に電気的に接続された第１接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記第１接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記第１接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする。

本発明の一態様のバックアップ電源装置、制御方法及び制御プログラムは、部品点数を抑制し、及び、無駄な動作を抑制できるという効果を奏する。

図１は、第１の実施の形態のバックアップ電源装置の構成を示す図である。図２は、第１の実施の形態のバックアップ電源装置のバッテリ電圧低下監視部及びモード切替タイミング調整部の回路構成を示す図である。図３は、第１の実施の形態のバックアップ電源装置のスイッチング周波数設定部の回路構成を示す図である。図４は、第１の実施の形態のバックアップ電源装置の鋸歯状波信号及び周期パルス信号の一例を示す図である。図５は、第１の実施の形態のバックアップ電源装置のスイッチング電流検出部の回路構成を示す図である。図６は、第１の実施の形態のバックアップ電源装置の電流情報検出部の回路構成を示す図である。図７は、第１の実施の形態のバックアップ電源装置の過電圧検出部の回路構成を示す図である。図８は、第１の実施の形態のバックアップ電源装置の出力電圧誤差検出部の回路構成を示す図である。図９は、第１の実施の形態のバックアップ電源装置の鋸歯状波信号、電流情報信号、誤差信号及び主スイッチング制御信号の一例を示す図である。図１０は、第１の実施の形態のバックアップ電源装置のドライブ選択部の回路構成を示す図である。図１１は、第１の実施の形態の変形例のバッテリ電圧低下監視部の回路構成を示す図である。図１２は、第２の実施の形態のバッテリ電圧低下監視部の回路構成を示す図である。

以下に、本発明のバックアップ電源装置、制御方法及び制御プログラムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

＜第１の実施の形態＞
図１は、第１の実施の形態のバックアップ電源装置の構成を示す図である。

バックアップ電源装置１は、バッテリ２の電圧Ｖ_ＩＮが予め定められた入力電圧閾値以上の場合には、バッテリ２から入力端子１ａ及び１ｂを介して供給される電力を使用して、電気二重層コンデンサ３を充電する。

入力電圧閾値が、本開示の「第１設定電圧」の一例に相当する。

バックアップ電源装置１は、バッテリ２の電圧Ｖ_ＩＮが入力電圧閾値未満の場合は、電気二重層コンデンサ３に充電された電力を使用して、出力端子１ｃから直流電圧を出力する。出力端子１ｃから出力される電力は、図示しない電子機器に給電される。

バッテリ２は、車両に搭載された補機バッテリが例示されるが、本開示はこれに限定されない。電圧Ｖ_ＩＮは、１２Ｖ又は２４Ｖが例示されるが、本開示はこれに限定されない。入力電圧閾値は、９Ｖが例示されるが、本開示はこれに限定されない。

バックアップ電源装置１は、抵抗Ｒ_１から抵抗Ｒ_１２までと、コンデンサＣ_１と、電気二重層コンデンサ３と、昇降圧回路４と、端子部５と、制御部１０と、を含む。昇降圧回路４は、スイッチング素子Ｑ_１及びＱ_２と、コイルＬ_１と、を含む。端子部５は、入力端子１ａ及び１ｂと、出力端子１ｃと、ダイオードＤ_１と、を含む。

入力端子１ａは、バッテリ２の高電位側端に電気的に接続されている。入力端子１ｂは、バッテリ２の低電位側端に電気的に接続されている。バッテリ２の低電位側端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。

抵抗Ｒ_１の一端は、高電位側の入力端子１ａに電気的に接続されている。抵抗Ｒ_１の他端は、抵抗Ｒ_２の一端に電気的に接続されている。抵抗Ｒ_２の他端は、低電位側の入力端子１ｂに電気的に接続されている。抵抗Ｒ_１及び抵抗Ｒ_２は、電圧Ｖ_ＩＮを抵抗分圧した電圧Ｖ_１を、制御部１０に出力する。つまり、Ｖ_１＝Ｖ_ＩＮ÷（Ｒ_１＋Ｒ_２）×Ｒ_２である。

ダイオードＤ_１のアノードは、入力端子１ａに電気的に接続されている。ダイオードＤ_１のカソードは、ノードＮ_１に電気的に接続されている。

ノードＮ_１が、本開示の「接続点」の一例に相当する。

ダイオードＤ_１は、電圧Ｖ_ＩＮがノードＮ_１の電圧Ｖ_Ｎ１よりも高い場合には、バッテリ２からノードＮ_１へ向かう電流を通過させる。ダイオードＤ_１は、電圧Ｖ_ＩＮが電圧Ｖ_Ｎ１よりも低い場合には、ノードＮ_１からバッテリ２へ向かう電流を遮断する。

コンデンサＣ_１の一端は、ノードＮ_１に電気的に接続されている。コンデンサＣ_１の他端は、入力端子１ｂに電気的に接続されている。コンデンサＣ_１は、電圧Ｖ_Ｎ１を安定化、平滑化する。

バックアップ電源装置１が電気二重層コンデンサ３を充電する場合には、電圧Ｖ_Ｎ１は、入力電圧、つまり電圧Ｖ_ＩＮである。バックアップ電源装置１が電気二重層コンデンサ３を放電させる場合には、電圧Ｖ_Ｎ１は、出力電圧である。

抵抗Ｒ_３の一端は、ノードＮ_１に電気的に接続されている。抵抗Ｒ_３の他端は、抵抗Ｒ_４の一端に電気的に接続されている。抵抗Ｒ_４の他端は、入力端子１ｂに電気的に接続されている。抵抗Ｒ_３及び抵抗Ｒ_４は、電圧Ｖ_Ｎ１を抵抗分圧した電圧Ｖ_２を、制御部１０に出力する。つまり、Ｖ_２＝Ｖ_Ｎ１÷（Ｒ_３＋Ｒ_４）×Ｒ_４である。

バックアップ電源装置１が電気二重層コンデンサ３を充電する場合には、電圧Ｖ_２は、入力電圧、つまり電圧Ｖ_ＩＮ（＝電圧Ｖ_Ｎ１）に比例する電圧である。バックアップ電源装置１が電気二重層コンデンサ３を放電させる場合には、電圧Ｖ_２は、出力電圧、つまり電圧Ｖ_Ｎ１に比例する電圧である。

抵抗Ｒ_５の一端は、ノードＮ_１に電気的に接続されている。抵抗Ｒ_５の他端は、スイッチング素子Ｑ_１のドレインに電気的に接続されている。抵抗Ｒ_５の一端の電圧Ｖ_６、及び、抵抗Ｒ_５の他端の電圧Ｖ_７は、制御部１０に入力される。

スイッチング素子Ｑ_１のソースは、コイルＬ_１の一端に電気的に接続されている。スイッチング素子Ｑ_１のゲートには、スイッチング制御信号Ｓ_１が制御部１０から抵抗Ｒ_６を介して入力される。

スイッチング素子Ｑ_１が、本開示の「第１スイッチング素子」の一例に相当する。

なお、本開示では、各スイッチング素子がＭＯＳＦＥＴであることとしたが、これに限定されない。各スイッチング素子は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。

各スイッチング素子は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。

制御部１０は、抵抗Ｒ_５の両端間の電圧、つまり、電圧Ｖ_６と電圧Ｖ_７との差に基づいて、スイッチング素子Ｑ_１のドレイン－ソース間に流れる電流を検出できる。

なお、実施の形態では、バックアップ電源装置１が抵抗Ｒ_５を備えることとしたが、本開示はこれに限定されない。制御部１０は、スイッチング素子Ｑ_１のドレイン－ソース間の電圧に基づいて、スイッチング素子Ｑ_１のドレイン－ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置１は、抵抗Ｒ_５を備えなくても良い。但し、スイッチング素子Ｑ_１のオン抵抗は、抵抗Ｒ_５と比較して、温度変化が大きい。従って、バックアップ電源装置１は、高い精度が必要な場合は、抵抗Ｒ_５を備えることとし、高い精度が必要ではない場合は、スイッチング素子Ｑ_１のオン抵抗を利用することとすると良い。

スイッチング素子Ｑ_２のドレインは、スイッチング素子Ｑ_１のソース及びコイルＬ_１の一端に電気的に接続されている。スイッチング素子Ｑ_２のソースは、抵抗Ｒ_８の一端に電気的に接続されている。抵抗Ｒ_８の他端は、入力端子１ｂに電気的に接続されている。スイッチング素子Ｑ_２のゲートには、スイッチング制御信号Ｓ_２が制御部１０から抵抗Ｒ_７を介して入力される。

スイッチング素子Ｑ_２が、本開示の「第２スイッチング素子」の一例に相当する。

抵抗Ｒ_９の一端は、スイッチング素子Ｑ_２のソース及び抵抗Ｒ_８の一端に電気的に接続されている。スイッチング素子Ｑ_２のソース及び抵抗Ｒ_８の一端の電圧Ｖ_４は、抵抗Ｒ_９を介して、制御部１０に入力される。

抵抗Ｒ_１０の一端は、スイッチング素子Ｑ_２のソース及び抵抗Ｒ_８の一端に電気的に接続されている。スイッチング素子Ｑ_２のソース及び抵抗Ｒ_８の一端の電圧Ｖ_５は、抵抗Ｒ_１０を介して、制御部１０に入力される。

制御部１０は、抵抗Ｒ_８の両端間の電圧、つまり、電圧Ｖ_４又は電圧Ｖ_５に基づいて、スイッチング素子Ｑ_２のドレイン－ソース間に流れる電流を検出できる。

なお、実施の形態では、バックアップ電源装置１が抵抗Ｒ_８を備えることとしたが、本開示はこれに限定されない。制御部１０は、スイッチング素子Ｑ_２のドレイン－ソース間の電圧に基づいて、スイッチング素子Ｑ_２のドレイン－ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置１は、抵抗Ｒ_８を備えなくても良い。但し、スイッチング素子Ｑ_２のオン抵抗は、抵抗Ｒ_８と比較して、温度変化が大きい。従って、バックアップ電源装置１は、高い精度が必要な場合は、抵抗Ｒ_８を備えることとし、高い精度が必要ではない場合は、スイッチング素子Ｑ_２のオン抵抗を利用することとすると良い。

コイルＬ_１の他端は、電気二重層コンデンサ３の一端（高電位側端）に電気的に接続されている。電気二重層コンデンサ３の他端（低電位側端）は、入力端子１ｂに電気的に接続されている。

抵抗Ｒ_１１の一端は、電気二重層コンデンサ３の一端に電気的に接続されている。抵抗Ｒ_１１の他端は、抵抗Ｒ_１２の一端に電気的に接続されている。抵抗Ｒ_１２の他端は、電気二重層コンデンサ３の他端に電気的に接続されている。抵抗Ｒ_１１及び抵抗Ｒ_１２は、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣを抵抗分圧した電圧Ｖ_３を、制御部１０に出力する。つまり、Ｖ_３＝Ｖ_ＥＤＬＣ÷（Ｒ_１１＋Ｒ_１２）×Ｒ_１２である。

制御部１０は、電圧Ｖ_１から電圧Ｖ_７までに基づいて、昇降圧回路４を制御する。

制御部１０は、電気二重層コンデンサ３を充電するモード（以下、「第１モード」と称する。）では、電圧Ｖ_ＩＮを降圧して電気二重層コンデンサ３に出力するように、昇降圧回路４を制御する。第１モードでは、昇降圧回路４の入力電圧は、電圧Ｖ_ＩＮであり、出力電圧は、電圧Ｖ_ＥＤＬＣである。

制御部１０は、第１モードでは、スイッチング素子Ｑ_１及びコイルＬ_１を、降圧回路として動作させる。また、制御部１０は、第１モードでは、スイッチング素子Ｑ_１を主スイッチング素子として動作させ、スイッチング素子Ｑ_２を同期整流素子として動作させる。

制御部１０は、電気二重層コンデンサ３を放電させるモード（以下、「第２モード」と称する。）では、電圧Ｖ_ＥＤＬＣを昇圧して出力端子１ｃに出力するように、昇降圧回路４を制御する。第２モードでは、昇降圧回路４の入力電圧は、電圧Ｖ_ＥＤＬＣであり、出力電圧は、電圧Ｖ_Ｎ１である。

制御部１０は、第２モードでは、スイッチング素子Ｑ_２及びコイルＬ_１を、昇圧回路として動作させる。また、制御部１０は、第２モードでは、スイッチング素子Ｑ_２を主スイッチング素子として動作させ、スイッチング素子Ｑ_１を同期整流素子として動作させる。

制御部１０は、バッテリ電圧低下監視部１１と、モード切替タイミング調整部１２と、スイッチング周波数設定部１３と、スイッチング電流検出部１４と、電流情報検出部１５と、過電圧検出部１６と、出力電圧誤差検出部１７と、オンオフ制御部１８と、ドライブ選択部１９と、第１レベルシフト部２０と、第２レベルシフト部２１と、ゲート駆動回路Ｂ_１及びＢ_２と、を含む。

バッテリ電圧低下監視部１１は、電圧Ｖ_１に基づいて、バッテリ２の電圧Ｖ_ＩＮが入力電圧閾値未満に低下したか否かを監視する。モード切替タイミング調整部１２は、バッテリ電圧低下監視部１１からの出力信号に基づいて、第１モード又は第２モードを表すモード信号Ｓ_ＭＯＤＥを、スイッチング周期の先頭のタイミングで切り替える。

図２は、実施の形態のバックアップ電源装置のバッテリ電圧低下監視部及びモード切替タイミング調整部の回路構成を示す図である。

バッテリ電圧低下監視部１１は、コンパレータ３１と、定電圧源３２と、ダイオード１５１と、抵抗１５２と、コンデンサ１５３と、コンパレータ１５４と、定電圧源１５５と、ＡＮＤゲート回路１５６と、ＮＯＴゲート回路１５７と、Ｓ－Ｒ型フリップフロップ１５８と、を含む。

コンパレータ３１の非反転入力端子（＋端子）には、定電圧源３２の電圧が入力される。定電圧源３２の電圧は、入力電圧閾値に応じた電圧である。詳しくは、定電圧源３２の電圧は、（（入力電圧閾値）÷（Ｒ_１＋Ｒ_２）×Ｒ_２）である。コンパレータ３１の反転入力端子（－端子）には、電圧Ｖ_１が入力される。

コンパレータ３１は、電圧Ｖ_１が定電圧源３２の電圧以上の場合には、ローレベルの信号を出力する。つまり、コンパレータ３１は、バッテリ２の電圧Ｖ_ＩＮが入力電圧閾値以上の場合には、ローレベルの信号を出力する。

一方、コンパレータ３１は、電圧Ｖ_１が定電圧源３２の電圧未満の場合には、ハイレベルの信号を出力する。つまり、コンパレータ３１は、バッテリ２の電圧Ｖ_ＩＮが入力電圧閾値未満の場合には、ハイレベルの信号を出力する。

ダイオード１５１のアノードは、コンパレータ３１の出力端子に電気的に接続されている。ダイオード１５１のカソードは、ＡＮＤゲート回路１５６の一方の入力端子に電気的に接続されている。

抵抗１５２の一端は、コンパレータ３１の出力端子に電気的に接続されている。抵抗１５２の他端は、ダイオード１５１のカソード及びＡＮＤゲート回路１５６の一方の入力端子に電気的に接続されている。

コンデンサの一端は、ダイオード１５１のカソード、抵抗１５２の他端及びＡＮＤゲート回路１５６の一方の入力端子に電気的に接続されている。コンデンサ１５３の他端は、基準電位に電気的に接続されている。

コンパレータ３１から出力される信号Ｓ_１００がハイレベルの場合（電圧Ｖ_ＩＮが入力電圧閾値未満の場合）は、ハイレベルの信号Ｓ_１００は、ダイオード１５１を介して、ＡＮＤゲート回路１５６の一方の入力端子に入力される。

信号Ｓ_１００がローレベルの場合（電圧Ｖ_ＩＮが入力電圧閾値以上の場合）は、ダイオード１５１が遮断状態となる。従って、ローレベルの信号Ｓ_１００は、抵抗１５２とコンデンサ１５３とで構成されるＲＣフィルタを介して、ＡＮＤゲート回路１５６の一方の入力端子に入力される。

つまり、信号Ｓ_１００は、電圧Ｖ_ＩＮが入力閾値電圧以上から入力電圧閾値未満へ低下した場合に、相対的に短い時定数で、ローレベルからハイレベルへ変化する。

一方、信号Ｓ_１００は、電圧Ｖ_ＩＮが入力閾値電圧未満から入力電圧閾値以上へ上昇した場合に、相対的に長い時定数で、ハイレベルからローレベルへ変化する。

コンパレータ１５４の反転入力端子（－端子）には、定電圧源１５５の電圧が入力される。定電圧源１５５の電圧は、充電電圧閾値（バックアップ出力に十分な電圧）に応じた電圧である。詳しくは、定電圧源１５５の電圧は、（（充電電圧閾値）÷（Ｒ_１１＋Ｒ_１２）×Ｒ_１２）である。コンパレータ１５４の非反転入力端子（＋端子）には、電圧Ｖ_３が入力される。

充電電圧閾値が、本開示の「第２設定電圧」の一例に相当する。

コンパレータ１５４は、電圧Ｖ_３が定電圧源１５５の電圧以上の場合には、ハイレベルの信号を出力する。つまり、コンパレータ１５４は、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣが充電電圧閾値以上の場合には、ハイレベルの信号を出力する。

一方、コンパレータ１５４は、電圧Ｖ_３が定電圧源１５５の電圧未満の場合には、ローレベルの信号を出力する。つまり、コンパレータ１５４は、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣが充電電圧閾値未満の場合には、ローレベルの信号を出力する。

ＡＮＤゲート回路１５６の他方の入力端子には、コンパレータ１５４の出力信号が入力される。

ＡＮＤゲート回路１５６は、コンデンサ１５３の電圧がハイレベル且つコンパレータ１５４の出力信号がハイレベルの場合に、ハイレベルの信号を出力する。つまり、ＡＮＤゲート回路１５６は、電圧Ｖ_ＩＮが入力電圧閾値未満且つ電圧Ｖ_ＥＤＬＣが充電電圧閾値以上の場合に、ハイレベルの信号を出力する。

但し、信号Ｓ_１００は、電圧Ｖ_ＩＮが入力閾値電圧以上から入力電圧閾値未満へ低下した場合に、相対的に短い時定数で、ローレベルからハイレベルへ変化する。

従って、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、ＡＮＤゲート回路１５６の出力信号は、ローレベルにならず、ハイレベルに維持される。

Ｓ－Ｒ型フリップフロップ１５８のＳ端子（セット端子）には、ＡＮＤゲート回路１５６の出力信号が入力される。

ＮＯＴゲート回路１５７は、信号Ｓ_１００を論理反転して、Ｓ－Ｒ型フリップフロップ１５８のＲ端子（リセット端子）に出力する。

従って、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、ＮＯＴゲート回路１５７の出力信号は、ハイレベルにならず、ローレベルに維持される。

Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ_１００がハイレベル且つコンパレータ１５４の出力信号がハイレベルの場合に、セットされ、ハイレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧Ｖ_ＩＮが入力電圧閾値未満且つ電圧Ｖ_ＥＤＬＣが充電電圧閾値以上の場合に、ハイレベルの信号を出力する。

また、Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ_１００がローレベルの場合に、リセットされ、ローレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧Ｖ_ＩＮが入力電圧閾値以上の場合に、ローレベルの信号を出力する。

先に説明したように、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、ＡＮＤゲート回路１５６の出力信号は、ローレベルにならず、ハイレベルに維持される。また、ＮＯＴゲート回路１５７の出力信号は、ハイレベルにならず、ローレベルに維持される。

従って、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、Ｓ－Ｒ型フリップフロップ１５８の出力信号は、ハイレベルに維持される。

モード切替タイミング調整部１２は、Ｄ型フリップフロップ４１と、ワンショット回路４２と、を含む。

Ｄ型フリップフロップ４１のＤ端子（信号入力端子）には、Ｓ－Ｒ型フリップフロップ１５８の出力信号が入力される。

ワンショット回路４２は、スイッチング周期を表す周期パルス信号Ｓ_ＯＳＣ（後述）がローレベルからハイレベルに変化するタイミングで、ワンショットパルスをＤ型フリップフロップ４１のＴ端子（トリガ入力端子）に出力する。

Ｄ型フリップフロップ４１は、ワンショット回路４２から入力されるワンショットパルスがローレベルからハイレベルに変化するタイミングで、Ｓ－Ｒ型フリップフロップ１５８の出力信号を取り込む。Ｄ型フリップフロップ４１は、反転出力端子（Ｑバー端子）から、モードを表すモード信号Ｓ_ＭＯＤＥを出力する。

モード信号Ｓ_ＭＯＤＥは、ハイレベルの場合には第１モード（充電モード）を表し、ローレベルの場合には第２モード（放電モード）を表す。

再び図１を参照すると、スイッチング周波数設定部１３は、モード信号Ｓ_ＭＯＤＥに基づいて、スイッチング周波数を表す周期パルス信号Ｓ_ＯＳＣを出力する。

図３は、実施の形態のバックアップ電源装置のスイッチング周波数設定部の回路構成を示す図である。

スイッチング周波数設定部１３は、ＮＯＴゲート回路（反転回路）５１及び６１と、定電流源５２、５３、５６及び５７と、トランスファーゲート回路５４、５５、５８、６４及び６５と、コンデンサ５９と、コンパレータ６０と、定電圧源６２及び６３と、を含む。

ＮＯＴゲート回路５１は、モード信号Ｓ_ＭＯＤＥを反転して、トランスファーゲート回路５４及び５８に出力する。従って、トランスファーゲート回路５４及び５８は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。

コンデンサ５９の低電位側端は、基準電位に電気的に接続されている。

定電流源５２は、電源電位ＶＤＤと、コンデンサ５９の高電位側端と、の間に電気的に接続されている。

定電流源５３の一端は、電源電位ＶＤＤに電気的に接続されている。定電流源５３の他端は、トランスファーゲート回路５４を介して、コンデンサ５９の高電位側端に電気的に接続されている。

モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合には、トランスファーゲート回路５４がオフ状態になる。従って、コンデンサ５９は、定電流源５２だけによって充電される。モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合には、トランスファーゲート回路５４がオン状態になる。従って、コンデンサ５９は、定電流源５２及び５３の両方によって充電される。つまり、コンデンサ５９は、モード信号Ｓ_ＭＯＤＥの信号値に応じて充電電流が変わるので、電圧の上昇スピードが変わる。

コンデンサ５９の高電位側端の電圧が、鋸歯状波信号Ｓ_ＳＡＷである。

コンパレータ６０の反転入力端子（－端子）は、コンデンサ５９の高電位側端に電気的に接続されている。コンパレータ６０の非反転入力端子（＋端子）は、トランスファーゲート回路６４を介して、定電圧源６２に電気的に接続されているとともに、トランスファーゲート回路６５を介して、定電圧源６３に電気的に接続されている。

トランスファーゲート回路６４は、コンパレータ６０の出力信号がハイレベルの場合にオン状態になり、コンパレータ６０の出力信号がローレベルの場合にオフ状態になる。

ＮＯＴゲート回路６１は、コンパレータ６０の出力信号を反転して、トランスファーゲート回路５５及び６５に出力する。従って、トランスファーゲート回路５５及び６５は、コンパレータ６０の出力信号がハイレベルの場合にオフ状態になり、コンパレータ６０の出力信号がローレベルの場合にオン状態になる。

コンパレータ６０は、コンデンサ５９の電圧が基準電圧（定電圧源６２又は６３の電圧）未満の場合は、ハイレベルの信号を出力する。なお、コンパレータ６０の出力信号がハイレベルの場合は、トランスファーゲート回路６４がオン状態になるので、コンパレータ６０の非反転入力端子には、定電圧源６２の電圧が基準電圧として入力される。

コンパレータ６０は、コンデンサ５９の電圧が基準電圧（定電圧源６２又は６３の電圧）以上の場合は、ローレベルの信号を出力する。なお、コンパレータ６０の出力信号がローレベルの場合は、トランスファーゲート回路６５がオン状態になるので、コンパレータ６０の非反転入力端子には、定電圧源６３の電圧が基準電圧として入力される。

つまり、コンパレータ６０の基準電圧は、ローレベルからハイレベルに変化するときと、出力信号がハイレベルからローレベルに変化するときと、で異なる。

コンパレータ６０の出力信号が、周期パルス信号Ｓ_ＯＳＣである。

トランスファーゲート回路５５の一端は、コンデンサ５９の高電位側端に電気的に接続されている。

定電流源５６は、トランスファーゲート回路５５の他端と基準電位との間に電気的に接続されている。

トランスファーゲート回路５８の一端は、トランスファーゲート回路５５の他端に電気的に接続されている。

定電流源５７は、トランスファーゲート回路５８と基準電位との間に電気的に接続されている。

モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合には、コンデンサ５９は、定電流源５６だけによって放電される。モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合には、トランスファーゲート回路５８がオン状態になる。従って、コンデンサ５９は、定電流源５６及び５７の両方によって放電される。つまり、コンデンサ５９は、モード信号Ｓ_ＭＯＤＥの信号値に応じて放電電流が変わるので、電圧の降下スピードが変わる。

以上を総合すると、コンデンサ５９は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合は、相対的に遅いスピードで充放電される。従って、鋸歯状波信号Ｓ_ＳＡＷ及び周期パルス信号Ｓ_ＯＳＣの周波数は、相対的に低くなる。

一方、コンデンサ５９は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合は、相対的に速いスピードで充放電される。従って、鋸歯状波信号Ｓ_ＳＡＷ及び周期パルス信号Ｓ_ＯＳＣの周波数は、相対的に高くなる。

図４は、実施の形態のバックアップ電源装置の鋸歯状波信号及び周期パルス信号の一例を示す図である。

鋸歯状波信号Ｓ_ＳＡＷは、タイミングｔ_０から上昇を開始する。鋸歯状波信号Ｓ_ＳＡＷの上昇スピードは、定電流源５２及び５３の電流値に依る。周期パルス信号Ｓ_ＯＳＣは、タイミングｔ_０でハイレベルとなる。

周期パルス信号Ｓ_ＯＳＣは、鋸歯状波信号Ｓ_ＳＡＷが電圧Ｖ_１００（定電圧源６２の電圧）に達したタイミングｔ_１で、ローレベルとなる。周期パルス信号Ｓ_ＯＳＣがローレベルになると、基準電圧が電圧Ｖ_１００（定電圧源６２の電圧）から電圧Ｖ_１０１（定電圧源６３の電圧）に切り替わる。鋸歯状波信号Ｓ_ＳＡＷは、タイミングｔ_１から下降を開始する。鋸歯状波信号Ｓ_ＳＡＷの下降スピードは、定電流源５６及び５７の電流値に依る。

周期パルス信号Ｓ_ＯＳＣは、鋸歯状波信号Ｓ_ＳＡＷが電圧Ｖ_１０１に達したタイミングｔ_２で、ハイレベルとなる。周期パルス信号Ｓ_ＯＳＣがハイレベルになると、基準電圧が電圧Ｖ_１０１から電圧Ｖ_１００に切り替わる。鋸歯状波信号Ｓ_ＳＡＷは、タイミングｔ_２から上昇を開始する。

再び図１を参照すると、第１レベルシフト部２０は、電圧Ｖ_６及びＶ_７をグランドレベルの電圧にレベルシフトして、スイッチング電流検出部１４に出力する。

スイッチング電流検出部１４は、電圧Ｖ_６及びＶ_７がレベルシフトされた後の電圧に基づいて、抵抗Ｒ_５を流れる電流、即ちスイッチング素子Ｑ_１のドレイン－ソース間電流がゼロに達したこと又は反転したことを検出する。

また、スイッチング電流検出部１４は、電圧Ｖ_４に基づいて、抵抗Ｒ_８を流れる電流、即ちスイッチング素子Ｑ_２のドレイン－ソース間電流がゼロに達したこと又は反転したことを検出する。

スイッチング電流検出部１４は、第１モードでは、同期整流素子であるスイッチング素子Ｑ_２のドレイン－ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号Ｓ_ＲＥＶをオンオフ制御部１８に出力する。

また、スイッチング電流検出部１４は、第２モードでは、同期整流素子であるスイッチング素子Ｑ_１のドレイン－ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号Ｓ_ＲＥＶをオンオフ制御部１８に出力する。

図５は、実施の形態のバックアップ電源装置のスイッチング電流検出部の回路構成を示す図である。

スイッチング電流検出部１４は、コンパレータ１２１及び１２２と、トランスファーゲート回路１２３及び１２４と、ＮＯＴゲート回路１２５と、を含む。

コンパレータ１２１の反転入力端子（－端子）は、基準電位に電気的に接続されている。コンパレータ１２１の非反転入力端子（＋端子）には、第１レベルシフト部２０の出力信号が入力される。コンパレータ１２１は、第１レベルシフト部２０の出力信号がゼロより大きい場合は、ハイレベルの信号を出力し、第１レベルシフト部２０の出力信号がゼロ以下の場合はローレベルの信号を出力する。

コンパレータ１２２の反転入力端子（－端子）は、基準電位に電気的に接続されている。コンパレータ１２２の非反転入力端子（＋端子）には、電圧Ｖ_４が入力される。コンパレータ１２２は、電圧Ｖ_４がゼロより大きい場合は、ハイレベルの信号を出力し、電圧Ｖ_４がゼロ以下の場合はローレベルの信号を出力する。

ＮＯＴゲート回路１２５は、モード信号Ｓ_ＭＯＤＥを反転して、トランスファーゲート回路１２４に出力する。

トランスファーゲート回路１２３は、モード信号Ｓ_ＭＯＤＥがハイレベルの場合は、コンパレータ１２１の出力信号を、反転検出信号Ｓ_ＲＥＶとして出力する。

トランスファーゲート回路１２４は、モード信号Ｓ_ＭＯＤＥがローレベルの場合は、コンパレータ１２２の出力信号を、反転検出信号Ｓ_ＲＥＶとして出力する。

再び図１を参照すると、第２レベルシフト部２１は、電圧Ｖ_６及びＶ_７をグランドレベルの電圧にレベルシフトして、電流情報検出部１５に出力する。

電流情報検出部１５は、第１モードの場合は、主スイッチング素子であるスイッチング素子Ｑ_１のドレイン－ソース間電流の電流情報を検出する。

電流情報検出部１５は、第２モードの場合は、主スイッチング素子であるスイッチング素子Ｑ_２のドレイン－ソース間電流の電流情報を検出する。

図６は、実施の形態のバックアップ電源装置の電流情報検出部の回路構成を示す図である。

電流情報検出部１５は、第１電圧電流変換部７１と、ダイオード７２、７５及び７９と、抵抗７３と、第２電圧電流変換部７４と、ＮＯＴゲート回路７７と、トランスファーゲート回路７６及び８０と、第３電圧電流変換部７８と、を含む。

第１電圧電流変換部７１は、鋸歯状波信号Ｓ_ＳＡＷの電圧を電流に変換して出力する。

ダイオード７２のアノードは、第１電圧電流変換部７１に電気的に接続されている。ダイオード７２のカソードは、抵抗７３の一端に電気的に接続されている。ダイオード７２のカソードと抵抗７３の一端との接続点が、ノードＮ_２である。抵抗７３の他端は、基準電位に電気的に接続されている。

ノードＮ_２の電圧が、電流情報信号Ｓ_{ＣＩＮＦＯ}である。

第２電圧電流変換部７４は、電圧Ｖ_６及びＶ_７がレベルシフトされた後の電圧を電流に変換して出力する。

ダイオード７５のアノードは、第２電圧電流変換部７４に電気的に接続されている。ダイオード７５のカソードは、ノードＮ_２に電気的に接続されている。

トランスファーゲート回路７６は、ダイオード７５のアノードと基準電位との間に電気的に接続されている。

ＮＯＴゲート回路７７は、モード信号Ｓ_ＭＯＤＥを反転して、トランスファーゲート回路７６に出力する。従って、トランスファーゲート回路７６は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。

トランスファーゲート回路７６がオフ状態の場合、第２電圧電流変換部７４の出力電流は、ダイオード７５を経由して、ノードＮ_２に流れる。トランスファーゲート回路７６がオン状態の場合、第２電圧電流変換部７４の出力電流は、基準電位に流れる。

第３電圧電流変換部７８は、電圧Ｖ_５を電流に変換して出力する。

ダイオード７９のアノードは、第３電圧電流変換部７８に電気的に接続されている。ダイオード７９のカソードは、ノードＮ_２に電気的に接続されている。

トランスファーゲート回路８０は、ダイオード７９のアノードと基準電位との間に電気的に接続されている。

トランスファーゲート回路８０は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合にオン状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合にオフ状態になる。

トランスファーゲート回路８０がオン状態の場合、第３電圧電流変換部７８の出力電流は、基準電位に流れる。トランスファーゲート回路８０がオフ状態の場合、第３電圧電流変換部７８の出力電流は、ダイオード７９を経由して、ノードＮ_２に流れる。

以上を整理すると、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合、ノードＮ_２には、第１電圧電流変換部７１の出力電流と、第２電圧電流変換部７４の出力電流と、の和が流れる。つまり、電流情報信号Ｓ_{ＣＩＮＦＯ}は、鋸歯状波信号Ｓ_ＳＡＷに、主スイッチング素子であるスイッチング素子Ｑ_１のドレイン－ソース間電流の情報が加えられた信号となる。

一方、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合、ノードＮ_２には、第１電圧電流変換部７１の出力電流と、第３電圧電流変換部７８の出力電流と、の和が流れる。つまり、電流情報信号Ｓ_{ＣＩＮＦＯ}は、鋸歯状波信号Ｓ_ＳＡＷに、主スイッチング素子であるスイッチング素子Ｑ_２のドレイン－ソース間電流の情報が加えられた信号となる。

再び図１を参照すると、過電圧検出部１６は、第１モード時は、昇降圧回路４の出力電圧（電圧Ｖ_ＥＤＬＣ）が過電圧であることを検出した場合に、過電圧検出信号Ｓ_ＯＶＰを出力する。

過電圧検出部１６は、第２モード時は、昇降圧回路４の出力電圧（電圧Ｖ_Ｎ１）が過電圧であることを検出した場合に、過電圧検出信号Ｓ_ＯＶＰを出力する。

図７は、実施の形態のバックアップ電源装置の過電圧検出部の回路構成を示す図である。

過電圧検出部１６は、コンパレータ１０１と、定電圧源１０２及び１０３と、トランスファーゲート回路１０４、１０５、１０６及び１０７と、ＮＯＴゲート回路１０８と、を含む。

コンパレータ１０１の反転入力端子（－端子）は、トランスファーゲート回路１０４を介して、定電圧源１０２に電気的に接続されているとともに、トランスファーゲート回路１０５を介して、定電圧源１０３に電気的に接続されている。

定電圧源１０２の電圧は、第１モード時での昇降圧回路４の出力電圧（電圧Ｖ_ＥＤＬＣ）の過電圧閾値である予め定められた第１過電圧閾値に応じた電圧である。詳しくは、定電圧源１０２の電圧は、（（第１過電圧閾値）÷（Ｒ_１１＋Ｒ_１２）×Ｒ_１２）である。

定電圧源１０３の電圧は、第２モード時での昇降圧回路４の出力電圧（電圧Ｖ_Ｎ１）の過電圧閾値である予め定められた第２過電圧閾値に応じた電圧である。詳しくは、定電圧源１０３の電圧は、（（第２過電圧閾値）÷（Ｒ_３＋Ｒ_４）×Ｒ_４）である。

ＮＯＴゲート回路１０８は、モード信号Ｓ_ＭＯＤＥを反転して、トランスファーゲート回路１０５及び１０７に出力する。

トランスファーゲート回路１０４は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合に、オン状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合に、オフ状態になる。

トランスファーゲート回路１０５は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合に、オフ状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合に、オン状態になる。

コンパレータ１０１の非反転入力端子（＋端子）には、トランスファーゲート回路１０６を介して電圧Ｖ_３が入力される。また、コンパレータ１０１の非反転入力端子には、トランスファーゲート回路１０７を介して電圧Ｖ_２が入力される。

トランスファーゲート回路１０６は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合に、オン状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合に、オフ状態になる。

トランスファーゲート回路１０７は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合に、オフ状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合に、オン状態になる。

以上を総合すると、コンパレータ１０１は、第１モード時は、電圧Ｖ_３が定電圧源１０２の電圧以上の場合、つまり、昇降圧回路４の出力電圧である電圧Ｖ_ＥＤＬＣが第１過電圧閾値以上の場合に、ハイレベルの過電圧検出信号Ｓ_ＯＶＰを出力する。また、コンパレータ１０１は、第２モード時は、電圧Ｖ_２が定電圧源１０３の電圧以上の場合、つまり、昇降圧回路４の出力電圧である電圧Ｖ_Ｎ１が第２過電圧閾値以上の場合に、ハイレベルの過電圧検出信号Ｓ_ＯＶＰを出力する。

再び図１を参照すると、出力電圧誤差検出部１７は、第１モード時は、昇降圧回路４の出力電圧（電圧Ｖ_ＥＤＬＣ）と目標電圧との誤差を表す誤差信号Ｓ_ＥＲＲを出力する。

出力電圧誤差検出部１７は、第２モード時は、昇降圧回路４の出力電圧（電圧Ｖ_Ｎ１）と目標電圧との誤差を表す誤差信号Ｓ_ＥＲＲを出力する。

図８は、実施の形態のバックアップ電源装置の出力電圧誤差検出部の回路構成を示す図である。

出力電圧誤差検出部１７は、エラーアンプ（オペアンプ）８１及び８５と、定電圧源８２及び８６と、抵抗８３及び８７と、コンデンサ８４及び８８と、トランスファーゲート回路８９及び９０と、ＮＯＴゲート回路９１と、を含む。

エラーアンプ８１の非反転入力端子（＋端子）には、定電圧源８２の電圧が入力される。定電圧源８２の電圧は、第２モード時の昇降圧回路４の出力電圧（電圧Ｖ_Ｎ１）の目標電圧に応じた電圧である。詳しくは、定電圧源８２の電圧は、（（電圧Ｖ_Ｎ１の目標電圧）÷（Ｒ_３＋Ｒ_４）×Ｒ_４）である。

エラーアンプ８１の反転入力端子（－端子）には、電圧Ｖ_２が入力される。エラーアンプ８１の反転入力端子と出力端子との間には、抵抗８３及びコンデンサ８４によって、負帰還が掛けられている。エラーアンプ８１は、定電圧源８２の電圧と電圧Ｖ_２との差電圧に応じた電圧を出力する。

エラーアンプ８５の非反転入力端子（＋端子）には、定電圧源８６の電圧が入力される。定電圧源８６の電圧は、第１モード時の昇降圧回路４の出力電圧（電圧Ｖ_ＥＤＬＣ）の目標電圧に応じた電圧である。詳しくは、定電圧源８６の電圧は、（（電圧Ｖ_ＥＤＬＣの目標電圧）÷（Ｒ_１１＋Ｒ_１２）×Ｒ_１２）である。

エラーアンプ８５の反転入力端子（－端子）には、電圧Ｖ_３が入力される。エラーアンプ８５の反転入力端子と出力端子との間には、抵抗８７及びコンデンサ８８によって、負帰還が掛けられている。エラーアンプ８５は、定電圧源８６の電圧と電圧Ｖ_３との差電圧に応じた電圧を出力する。

ＮＯＴゲート回路９１は、モード信号Ｓ_ＭＯＤＥを反転して、トランスファーゲート回路８９に出力する。従って、トランスファーゲート回路８９は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合にオフ状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合にオン状態になる。

トランスファーゲート回路９０は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合にオン状態になり、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合にオフ状態になる。

以上を総合すると、出力電圧誤差検出部１７は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合に、電圧Ｖ_３と定電圧源８６の電圧との差電圧に応じた電圧を、誤差信号Ｓ_ＥＲＲとして出力する。つまり、出力電圧誤差検出部１７は、昇降圧回路４の出力電圧である電圧Ｖ_ＥＤＬＣと目標電圧（例えば、３Ｖ）との差電圧に応じた誤差信号Ｓ_ＥＲＲを出力する。

一方、出力電圧誤差検出部１７は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合に、電圧Ｖ_２と定電圧源８２の電圧との差電圧に応じた電圧を、誤差信号Ｓ_ＥＲＲとして出力する。つまり、出力電圧誤差検出部１７は、昇降圧回路４の出力電圧である電圧Ｖ_Ｎ１と目標電圧（例えば、１２Ｖ）との差電圧に応じた誤差信号Ｓ_ＥＲＲを出力する。

再び図１を参照すると、オンオフ制御部１８は、周期パルス信号Ｓ_ＯＳＣ、反転検出信号Ｓ_ＲＥＶ、電流情報信号Ｓ_{ＣＩＮＦＯ}、過電圧検出信号Ｓ_ＯＶＰ及び誤差信号Ｓ_ＥＲＲに基づいて、主スイッチング素子を制御するための主スイッチング制御信号Ｓ_ＳＷ１、及び、同期整流素子を制御するための同期整流スイッチング制御信号Ｓ_ＳＷ２を、ドライブ選択部１９に出力する。

オンオフ制御部１８は、第１モード時には、スイッチング素子Ｑ_１をスイッチング制御させるとともに、スイッチング素子Ｑ_１がオフの期間の一部に、スイッチング素子Ｑ_２をオンさせる。つまり、オンオフ制御部１８は、スイッチング素子Ｑ_１を主スイッチング素子として動作させるとともに、スイッチング素子Ｑ_２を同期整流素子として動作させ、同期整流制御を行う。

オンオフ制御部１８は、第２モード時には、スイッチング素子Ｑ_２をスイッチング制御させるとともに、スイッチング素子Ｑ_２がオフの期間の一部に、スイッチング素子Ｑ_１をオンさせる。つまり、オンオフ制御部１８は、スイッチング素子Ｑ_２を主スイッチング素子として動作させるとともに、スイッチング素子Ｑ_１を同期整流素子として動作させ、同期整流制御を行う。

オンオフ制御部１８は、主スイッチング制御信号Ｓ_ＳＷ１、及び、同期整流スイッチング制御信号Ｓ_ＳＷ２の周波数を、周期パルス信号Ｓ_ＯＳＣの周波数に合わせる。周期パルス信号Ｓ_ＯＳＣの周波数は、第２モード時の方が、第１モード時よりも高い。つまり、主スイッチング制御信号Ｓ_ＳＷ１、及び、同期整流スイッチング制御信号Ｓ_ＳＷ２の周波数は、第２モード時の方が、第１モード時よりも高い。

オンオフ制御部１８は、昇降圧回路４の出力電圧が目標電圧に近づくように、主スイッチング素子及び同期整流素子を制御する。誤差信号Ｓ_ＥＲＲは、第１モード時は、昇降圧回路４の出力電圧である電圧Ｖ_ＥＤＬＣと目標電圧との差電圧に応じた信号である。誤差信号Ｓ_ＥＲＲは、第２モード時は、昇降圧回路４の出力電圧である電圧Ｖ_Ｎ１と目標電圧との差電圧に応じた信号である。

オンオフ制御部１８は、反転検出信号Ｓ_ＲＥＶがハイレベルになったタイミングで、同期整流素子をオフに制御する。つまり、オンオフ制御部１８は、第１モードでは、反転検出信号Ｓ_ＲＥＶがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Ｑ_２をオフに制御する。また、オンオフ制御部１８は、第２モードでは、反転検出信号Ｓ_ＲＥＶがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Ｑ_１をオフに制御する。

オンオフ制御部１８は、過電圧検出信号Ｓ_ＯＶＰがハイレベルになった場合、主スイッチング素子及び同期整流素子を動作停止させる。

オンオフ制御部１８は、鋸歯状波信号Ｓ_ＳＡＷに主スイッチング素子のドレイン－ソース間電流を加えた電流情報信号Ｓ_{ＣＩＮＦＯ}に基づいて、主スイッチング素子及び同期整流素子を電流モード制御する。

図９は、実施の形態のバックアップ電源装置の鋸歯状波信号、電流情報信号、誤差信号及び主スイッチング制御信号の一例を示す図である。

図９（ａ）は、鋸歯状波信号Ｓ_ＳＡＷに主スイッチング素子のドレイン－ソース間電流を加えない場合、つまり、電圧モード制御の場合の主スイッチング制御信号Ｓ_ＳＷ１を示す図である。

オンオフ制御部１８は、鋸歯状波信号Ｓ_ＳＡＷが上昇開始するタイミングｔ_１０において、主スイッチング制御信号Ｓ_ＳＷ１をハイレベルにする。

オンオフ制御部１８は、鋸歯状波信号Ｓ_ＳＡＷが誤差信号Ｓ_ＥＲＲに達したタイミングｔ_１１において、主スイッチング制御信号Ｓ_ＳＷ１をローレベルにする。

図９（ｂ）は、鋸歯状波信号Ｓ_ＳＡＷに主スイッチング素子のドレイン－ソース間電流を加える場合、つまり、電流モード制御の場合の主スイッチング制御信号Ｓ_ＳＷ１を示す図である。

信号１１１は、主スイッチング素子のドレイン－ソース間電流を示す。電流情報信号Ｓ_{ＣＩＮＦＯ}は、鋸歯状波信号Ｓ_ＳＡＷに信号１１１を加えた信号である。

オンオフ制御部１８は、電流情報信号Ｓ_{ＣＩＮＦＯ}が上昇開始するタイミングｔ_２０において、主スイッチング制御信号Ｓ_ＳＷ１をハイレベルにする。

オンオフ制御部１８は、電流情報信号Ｓ_{ＣＩＮＦＯ}が誤差信号Ｓ_ＥＲＲに達したタイミングｔ_２１において、主スイッチング制御信号Ｓ_ＳＷ１をローレベルにする。主スイッチング制御信号Ｓ_ＳＷ１がローレベルになると、主スイッチング素子がオフ状態になるので、信号１１１がローレベルになる。

再び図１を参照すると、ドライブ選択部１９は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号Ｓ_ＳＷ１をゲート駆動回路Ｂ_１に出力し、同期整流スイッチング制御信号Ｓ_ＳＷ２をゲート駆動回路Ｂ_２に出力する。

ドライブ選択部１９は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号Ｓ_ＳＷ１をゲート駆動回路Ｂ_２に出力し、同期整流スイッチング制御信号Ｓ_ＳＷ２をゲート駆動回路Ｂ_１に出力する。

図１０は、実施の形態のバックアップ電源装置のドライブ選択部の回路構成を示す図である。

ドライブ選択部１９は、ＡＮＤゲート回路（論理積回路）１３１、１３２、１３４及び１３５と、ＯＲゲート回路（論理和回路）１３３及び１３６と、ＮＯＴゲート回路１３７と、を含む。

ＮＯＴゲート回路１３７は、モード信号Ｓ_ＭＯＤＥを反転して、ＡＮＤゲート回路１３２の一方の入力端子及びＡＮＤゲート回路１３４の一方の入力端子に出力する。

ＡＮＤゲート回路１３１の一方の入力端子には、モード信号Ｓ_ＭＯＤＥが入力され、他方の入力端子には、主スイッチング制御信号Ｓ_ＳＷ１が入力される。

ＡＮＤゲート回路１３２の他方の入力端子には、同期整流スイッチング制御信号Ｓ_ＳＷ２が入力される。

ＡＮＤゲート回路１３４の他方の入力端子には、主スイッチング制御信号Ｓ_ＳＷ１が入力される。

ＡＮＤゲート回路１３５の一方の入力端子には、モード信号Ｓ_ＭＯＤＥが入力され、他方の入力端子には、同期整流スイッチング制御信号Ｓ_ＳＷ２が入力される。

ＯＲゲート回路１３３の一方の入力端子には、ＡＮＤゲート回路１３１の出力信号が入力され、他方の入力端子には、ＡＮＤゲート回路１３２の出力信号が入力される。

ＯＲゲート回路１３３は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号Ｓ_ＳＷ１を、ゲート駆動回路Ｂ_１に出力する。

ＯＲゲート回路１３３は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合は、同期整流スイッチング制御信号Ｓ_ＳＷ２を、ゲート駆動回路Ｂ_１に出力する。

ＯＲゲート回路１３６の一方の入力端子には、ＡＮＤゲート回路１３４の出力信号が入力され、他方の入力端子には、ＡＮＤゲート回路１３５の出力信号が入力される。

ＯＲゲート回路１３６は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合は、同期整流スイッチング制御信号Ｓ_ＳＷ２を、ゲート駆動回路Ｂ_２に出力する。

ＯＲゲート回路１３６は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号Ｓ_ＳＷ１を、ゲート駆動回路Ｂ_２に出力する。

再び図１を参照すると、ゲート駆動回路Ｂ_１は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合は、主スイッチング制御信号Ｓ_ＳＷ１を増幅したスイッチング制御信号Ｓ_１を、スイッチング素子Ｑ_１のゲートに出力する。

ゲート駆動回路Ｂ_１は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合は、同期整流スイッチング制御信号Ｓ_ＳＷ２を増幅したスイッチング制御信号Ｓ_１を、スイッチング素子Ｑ_１のゲートに出力する。

ゲート駆動回路Ｂ_２は、モード信号Ｓ_ＭＯＤＥがハイレベル（第１モード）の場合は、同期整流スイッチング制御信号Ｓ_ＳＷ２を増幅したスイッチング制御信号Ｓ_２を、スイッチング素子Ｑ_２のゲートに出力する。

ゲート駆動回路Ｂ_２は、モード信号Ｓ_ＭＯＤＥがローレベル（第２モード）の場合は、主スイッチング制御信号Ｓ_ＳＷ１を増幅したスイッチング制御信号Ｓ_２を、スイッチング素子Ｑ_２のゲートに出力する。

（第１の実施の形態の変形例）
バッテリ電圧低下監視部１１（図２参照）は、抵抗１５２とコンデンサ１５３とで構成されるＲＣフィルタによって、信号Ｓ_１００がハイレベルからローレベルへ変化する時定数を長くすることとした。しかし、ＲＣフィルタに代えて、タイマ回路によって、信号Ｓ_１００がハイレベルからローレベルへ変化する時定数を長くしても良い。

図１１は、第１の実施の形態の変形例のバッテリ電圧低下監視部の回路構成を示す図である。

バッテリ電圧低下監視部１１Ａは、バッテリ電圧低下監視部１１（図２参照）と比較して、ダイオード１５１、抵抗１５２及びコンデンサ１５３を含んでいない。また、バッテリ電圧低下監視部１１Ａは、バッテリ電圧低下監視部１１と比較して、タイマ回路１６１と、ＡＮＤゲート回路１６２と、を更に含む。

タイマ回路１６１は、定電流源１７１と、スイッチング素子１７２と、コンデンサ１７３と、定電圧源１７４と、コンパレータ１７５と、を含む。

スイッチング素子１７２のソースは、基準電位に電気的に接続されている。スイッチング素子１７２のゲートには、信号Ｓ_１００が入力される。スイッチング素子１７２は、信号Ｓ_１００がハイレベルの場合にオン状態になり、信号Ｓ_１００がローレベルの場合にオフ状態になる。

コンデンサ１７３の低電位側端は、基準電位に電気的に接続されている。コンデンサ１７３の高電位側端は、スイッチング素子１７２のドレインに電気的に接続されている。

定電流源１７１は、電源電位ＶＤＤと、スイッチング素子１７２のドレイン及びコンデンサ１７３の高電位側端と、の間に電気的に接続されている。

信号Ｓ_１００がハイレベルの場合には、スイッチング素子１７２がオン状態になる。従って、コンデンサ１７３は、スイッチング素子１７２によって放電される。

信号Ｓ_１００がローレベルの場合には、スイッチング素子１７２がオフ状態になる。従って、コンデンサ１７３は、定電流源１７１によって充電される。

コンパレータ１７５の反転入力端子（－端子）は、定電圧源１７４に電気的に接続されている。コンパレータ１７５の非反転入力端子（＋端子）は、コンデンサ１７３の高電位側端に電気的に接続されている。

コンパレータ１７５は、コンデンサ１７３の電圧が定電圧源１７４の電圧未満の場合は、ローレベルの信号を出力する。

コンパレータ１７５は、コンデンサ１７３の電圧が定電圧源１７４の電圧以上の場合は、ハイレベルの信号を出力する。

タイマ回路１６１は、信号Ｓ_１００がハイレベルからローレベルに変化したタイミングでコンデンサ１７３の充電を開始し、コンデンサ１７３の電圧が定電圧源１７４の電圧に達したら、ハイレベルの信号を出力する。また、タイマ回路１６１は、信号Ｓ_１００がローレベルからハイレベルに変化したタイミングでコンデンサ１７３を放電し、ローレベルの信号を出力する。

つまり、タイマ回路１６１は、電圧Ｖ_ＩＮが入力電圧閾値未満から入力電圧閾値以上に変化してから所定時間経過したタイミングで、ハイレベルの信号を出力する。また、タイマ回路１６１は、電圧Ｖ_ＩＮが入力電圧閾値以上から入力電圧閾値未満に変化したタイミングで、ローレベルの信号を出力する。

従って、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、タイマ回路１６１の出力信号は、ハイレベルにならず、ローレベルに維持される。

ＡＮＤゲート回路１６２の一方の入力端子には、ＮＯＴゲート回路１５７の出力信号が入力される。ＡＮＤゲート回路１６２の他方の入力端子には、タイマ回路１６１の出力信号が入力される。

ＡＮＤゲート回路１６２は、信号Ｓ_１００がローレベル且つタイマ回路１６１の出力信号がハイレベルの場合に、ハイレベルの信号を出力する。つまり、ＡＮＤゲート回路１６２は、電圧Ｖ_ＩＮが入力電圧閾値以上であり、且つ、電圧Ｖ_ＩＮが入力電圧閾値未満から入力電圧閾値以上に変化してから所定時間経過した場合に、ハイレベルの信号をＳ－Ｒ型フリップフロップ１５８のＲ端子（リセット端子）に出力する。

先に説明したように、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、タイマ回路１６１の出力信号は、ハイレベルにならず、ローレベルに維持される。

（効果）
［１］特許文献１記載のバックアップ電源装置は、放電時には、第２スイッチング素子だけをスイッチング制御し、第１スイッチング素子を制御しない（動作させない）。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。

一方、実施の形態のバックアップ電源装置１は、放電時（第２モード時）には、スイッチング素子Ｑ_２をスイッチング制御させるとともに、スイッチング素子Ｑ_２がオフの期間の一部に、スイッチング素子Ｑ_１をオンさせる。つまり、実施の形態のバックアップ電源装置１は、スイッチング素子Ｑ_１を同期整流素子として動作させ、同期整流動作を行う。

これにより、実施の形態のバックアップ電源装置１は、特許文献１記載のバックアップ電源装置と比較して、出力整流素子を不要とすることができ、部品点数を抑制できる。

特許文献１記載のバックアップ電源装置は、充電時には、第１スイッチング素子だけをスイッチング制御し、第２スイッチング素子を制御せず（動作させず）、第２スイッチング素子をダイオードとして機能させている。つまり、特許文献１記載のバックアップ電源装置は、非同期整流動作を行う。

一方、実施の形態のバックアップ電源装置１は、充電時（第１モード時）には、スイッチング素子Ｑ_１をスイッチング制御させるとともに、スイッチング素子Ｑ_１がオフの期間の一部に、スイッチング素子Ｑ_２をオンさせる。つまり、実施の形態のバックアップ電源装置１は、スイッチング素子Ｑ_２を同期整流素子として動作させ、同期整流動作を行う。

これにより、実施の形態のバックアップ電源装置１は、特許文献１記載のバックアップ電源装置と比較して、損失を抑制でき、効率を向上させることができる。

［２］実施の形態のバックアップ電源装置１は、電流不連続動作（軽負荷）である場合に、同期整流素子をオンしたままだと、逆流電流が流れ、入力側へエネルギーを回生してしまい効率が低下する。また、実施の形態のバックアップ電源装置１は、電気二重層コンデンサ３の充電電圧が上昇すると、充電エネルギーよりも回生エネルギーが大きくなり、目標電圧まで充電できなくなる。そこで、実施の形態のバックアップ電源装置１は、コイルＬ_１がエネルギーを掃き出し、同期整流素子のドレイン－ソース間の電流がゼロとなる又は反転するタイミング、つまり、反転検出信号Ｓ_ＲＥＶがハイレベルになったタイミングで、同期整流素子をオフに制御する。これにより、実施の形態のバックアップ電源装置１は、逆流電流を抑制し、効率の低下を抑制できる。また、実施の形態のバックアップ電源装置１は、電気二重層コンデンサ３の充電電圧を目標電圧まで充電できる。

［３］実施の形態のバックアップ電源装置１は、第１モード時は、充電電流を制限しながらの充電が可能である。しかし、実施の形態のバックアップ電源装置１は、第２モード時は、電子機器が必要とする電力を昇圧しながら供給しなければならないので、回路に大きな電流が流れ得る。

従って、実施の形態のバックアップ電源装置１は、第２モード時にスイッチング周波数を保ったままとすると、コイルＬ_１のサイズを大きくしなければならない。一方、実施の形態のバックアップ電源装置１は、第１モード時は、ノイズ抑制の観点から、スイッチング周波数をあまり高くしないことが望ましい。

そこで、スイッチング周波数設定部１３は、第２モード時のスイッチング周波数を、第１モード時のスイッチング周波数よりも高い周波数にする。これにより、実施の形態のバックアップ電源装置１は、コイルＬ_１のサイズを抑制できるとともに、ノイズを抑制できる。

［４］実施の形態のバックアップ電源装置１は、第１モード時は、昇降圧回路４の出力電圧である電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣと目標電圧との差電圧に基づいて（具体的には、電圧Ｖ_３に基づいて）制御を行う。実施の形態のバックアップ電源装置１は、第２モード時は、昇降圧回路４の出力電圧である電圧Ｖ_Ｎ１と目標電圧との差電圧に基づいて（具体的には、電圧Ｖ_２に基づいて）制御を行う。

しかし、モード切り替え時に、１個のエラーアンプの入力側を上記２つの電圧で切り替えることとすると、問題が発生し得る。つまり、モード切り替え時に、エラーアンプの入力電圧を全く別の電圧レベルに切り替えることになるので、モード切り替え前のエラーアンプの出力電圧と、モード切り替え後のエラーアンプの出力電圧と、は全く異なる電圧となる。従って、エラーアンプの出力電圧の応答遅れや不安定動作が発生し得る。

そこで、出力電圧誤差検出部１７（図８参照）は、２個のエラーアンプ８１及び８５を備え、モード切り替え時に、エラーアンプ８１及び８５の出力側を切り替える。これにより、エラーアンプ８１及び８５は、常に（制御に使用していない時も）夫々の入力電圧に対応した出力電圧を出力し続けており、モード切り替え時の応答遅れや不安定動作を抑制できる。

［５］コンパレータは、エラーアンプと異なり、入力電圧を別の電圧レベルに切り替えることが可能である。そこで、過電圧検出部１６（図７参照）は、１個のコンパレータ１０１を備え、モードに応じて、コンパレータ１０１の入力電圧を切り替える。即ち、第１モード時は、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣを抵抗分圧した電圧Ｖ_３がコンパレータ１０１に入力される。第２モード時は、出力電圧である電圧Ｖ_Ｎ１を抵抗分圧した電圧を、コンパレータ１０１の入力側で切り替える。

これにより、実施の形態のバックアップ電源装置１は、１個のコンパレータ１０１によって、第１モード及び第２モードの両方のモードで過電圧検出が可能であり、回路を抑制できる。

［６］一般に、電流モード制御の方が、電圧モード制御よりも位相補償が容易であり、応答を上げた（周波数ゲインを上げた）設定が可能である。そこで、オンオフ制御部１８は、電流情報信号Ｓ_{ＣＩＮＦＯ}を加味した電流モード制御を採用している。但し、第１モード時と第２モード時とでは、電流検出点が異なっている。

そこで、電流情報検出部１５（図６参照）は、鋸歯状波信号Ｓ_ＳＡＷに加える電流情報を、モードにより切り替える。つまり、電流情報検出部１５は、第１モード時は、主スイッチング素子であるスイッチング素子Ｑ_１のドレイン－ソース間に流れる電流の電流情報を検出する。また、電流情報検出部１５は、第２モード時は、主スイッチング素子であるスイッチング素子Ｑ_２のドレイン－ソース間に流れる電流の電流情報を検出する。

これにより、実施の形態のバックアップ電源装置１は、第１モード及び第２モードのどちらのモードでも、電流モード制御を実現できる。

［７］第１モードと第２モードとは全く異なる制御である。従って、スイッチング周期の途中でモード切替を行うこととすると、１つのスイッチング周期のこととは言え、アブノーマル動作となる。

そこで、モード切替タイミング調整部１２（図２参照）は、スイッチング周期の途中でモード変更条件、つまり電圧Ｖ_ＩＮと入力電圧閾値との大小関係が変化しても、次のスイッチング周期の開始、つまり周期パルス信号Ｓ_ＯＳＣの立ち上がりまで待って、モード信号Ｓ_ＭＯＤＥを切り替える。これにより、実施の形態のバックアップ電源装置１は、上記アブノーマル動作を抑制できる。

［８］第１モードで、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣが電圧閾値未満（バックアップには不十分な電圧）である場合を検討する。そして、更に、電圧Ｖ_ＩＮが入力電圧閾値（例えば、９Ｖ）未満となったとすると、第１モードから第２モードへ切り替わってしまい、バックアップ電源装置１は、必要な電圧Ｖ_Ｎ１を出力できず、無駄な動作となる（空振り動作となる）。

そこで、第１の実施の形態では、バッテリ電圧低下監視部１１及びモード切替タイミング調整部１２は、第１モードで、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣが電圧閾値未満の場合は、第２モードへ切り替えずに、第１モードを継続する。

これにより、バックアップ電源装置１は、バッテリが完全に遮断されてしまったのではなく、劣化等により６Ｖから９Ｖ程度に低下している場合に関しては、電気二重層コンデンサ３の充電を行うことができる。

［９］第２モードで、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣが電圧閾値未満に低下した場合を検討する。そして、更に、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になったとすると、第２モードから第１モードに切り替わってしまう。そうすると、一瞬のノイズ等が収束して電圧Ｖ_ＩＮが入力電圧閾値未満に戻っても、上記［８］記載の通り、第１モードを継続してしまい、第２モードに戻らなくなってしまう（バックアップが中止されてしまう）。

一瞬のノイズ等ではなく、本当に電圧Ｖ_ＩＮが低下している場合は、電気二重層コンデンサ３の電圧Ｖ_ＥＤＬＣのバックアップ可能な下限限界まで、バックアップを継続して欲しい要請がある。バックアップ対象である負荷の機器毎に、バックアップ可能な電圧Ｖ_ＥＤＬＣの下限が異なるからである。

そこで、バッテリ電圧低下監視部１１は、電圧Ｖ_ＩＮが入力電圧閾値以上であるか否かの判定を、電圧Ｖ_ＩＮが入力電圧閾値未満であるか否かの判定よりも、相対的に長い時定数で行う。

これにより、バックアップ電源装置１は、一瞬のノイズ等により電圧Ｖ_ＩＮが入力電圧閾値以上になっても、直ぐに入力電圧閾値未満に落ち着いた場合は、第２モードを継続できる。

＜第２の実施の形態＞
第２の実施の形態の構成要素のうち、第１の実施の形態と同一の構成要素については、同一の符号を付して、説明を省略する。

第２の実施の形態は、第１の実施の形態の変形例のバッテリ電圧低下監視部１１Ａ（図１１参照）を変形したものである。

図１２は、第２の実施の形態のバッテリ電圧低下監視部の回路構成を示す図である。

バッテリ電圧低下監視部１１Ｂは、バッテリ電圧低下監視部１１Ａ（図１１参照）と比較して、コンパレータ１８１と、定電圧源１８２と、タイマ回路１８３と、ＮＯＴゲート回路１８４と、ＡＮＤゲート回路１８５と、ＯＲゲート回路１８６と、を更に含む。

コンパレータ１８１の反転入力端子（－端子）には、定電圧源１８２の電圧が入力される。定電圧源１８２の電圧は、出力電圧閾値に応じた電圧である。詳しくは、定電圧源１８２の電圧は、（（出力電圧閾値）÷（Ｒ_３＋Ｒ_４）×Ｒ_４）である。コンパレータ１８１の非反転入力端子（＋端子）には、電圧Ｖ_２が入力される。

出力電圧閾値が、本開示の「第３設定電圧」の一例に相当する。

コンパレータ１８１は、電圧Ｖ_２が定電圧源１８２の電圧以上の場合には、ハイレベルの信号を出力する。つまり、コンパレータ１８１は、電圧Ｖ_Ｎ１が出力電圧閾値以上の場合には、ハイレベルの信号を出力する。

一方、コンパレータ１８１は、電圧Ｖ_２が定電圧源１８２の電圧未満の場合には、ローレベルの信号を出力する。つまり、コンパレータ１８１は、電圧Ｖ_Ｎ１が出力電圧閾値未満の場合には、ローレベルの信号を出力する。

タイマ回路１８３は、定電流源１９１と、スイッチング素子１９２と、コンデンサ１９３と、定電圧源１９４と、コンパレータ１９５と、を含む。定電流源１９１、スイッチング素子１９２、コンデンサ１９３、定電圧源１９４及びコンパレータ１９５の接続関係は、定電流源１７１、スイッチング素子１７２、コンデンサ１７３、定電圧源１７４及びコンパレータ１７５の接続関係と同様であるので、説明を省略する。

タイマ回路１８３は、コンパレータ１８１の出力信号がハイレベルからローレベルに変化したタイミングでコンデンサ１９３の充電を開始し、コンデンサ１９３の電圧が定電圧源１９４の電圧に達したら、ハイレベルの信号を出力する。また、タイマ回路１８３は、コンパレータ１８１の出力信号がローレベルからハイレベルに変化したタイミングでコンデンサ１９３を放電し、ローレベルの信号を出力する。

つまり、タイマ回路１８３は、電圧Ｖ_Ｎ１が出力電圧閾値以上から出力電圧閾値未満に変化してから所定時間経過したタイミングで、ハイレベルの信号を出力する。また、タイマ回路１８３は、電圧Ｖ_Ｎ１が出力電圧閾値未満から出力電圧閾値以上に変化したタイミングで、ローレベルの信号を出力する。

ＮＯＴゲート回路１８４は、コンパレータ１５４の出力信号を反転して出力する。

ＡＮＤゲート回路１８５の第１入力端子には、ＮＯＴゲート回路１８４の出力信号が入力される。ＡＮＤゲート回路１８５の第２入力端子には、信号Ｓ_１００が入力される。ＡＮＤゲート回路１８５の第３入力端子には、タイマ回路１８３の出力信号が入力される。

ＡＮＤゲート回路１８５は、電圧Ｖ_３が定電圧源１５５の電圧未満であり、電圧Ｖ_１が定電圧源３２の電圧未満であり、且つ、電圧Ｖ_２が定電圧源１８２の電圧未満になってから一定時間が経過した場合に、ハイレベルの信号を出力する。

つまり、ＡＮＤゲート回路１８５は、電圧Ｖ_ＥＤＬＣが充電電圧閾値未満であり、電圧Ｖ_ＩＮが入力電圧閾値未満であり、且つ、電圧Ｖ_Ｎ１が出力電圧閾値未満になってから一定時間が経過した場合に、ハイレベルの信号を出力する。

ＯＲゲート回路１８６の一方の入力端子には、ＡＮＤゲート回路１６２の出力信号が入力される。ＯＲゲート回路１８６の他方の入力端子には、ＡＮＤゲート回路１８５の出力信号が入力される。ＯＲゲート回路１８６の出力信号は、Ｓ－Ｒ型フリップフロップ１５８のＲ端子（リセット端子）に入力される。

また、Ｓ－Ｒ型フリップフロップ１５８は、信号Ｓ_１００がローレベル且つタイマ回路１６１の出力信号がハイレベルの場合に、リセットされ、ローレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧Ｖ_ＩＮが入力電圧閾値以上になってから一定時間が経過した場合に、ローレベルの信号を出力する。

また、Ｓ－Ｒ型フリップフロップ１５８は、コンパレータ１５４の出力信号がローレベル、信号Ｓ_１００がハイレベル、且つ、タイマ回路１８３の出力信号がハイレベルの場合に、リセットされ、ローレベルの信号を出力する。つまり、Ｓ－Ｒ型フリップフロップ１５８は、電圧Ｖ_ＥＤＬＣが充電電圧閾値未満であり、電圧Ｖ_ＩＮが入力閾値電圧未満であり、且つ、電圧Ｖ_Ｎ１が出力電圧閾値未満になってから一定時間が経過した場合に、リセットされ、ローレベルの信号を出力する。

（効果）
第２の実施の形態では、第２モードで、十分なバックアップが出来ていない状態（電圧Ｖ_Ｎ１が出力電圧閾値未満）が一定時間継続した場合は、第２モードから第１モードへ切り替える事とした。

これにより、バックアップ電源装置１は、バッテリ２が完全に遮断されてしまったのではなく、劣化等で電圧Ｖ_ＩＮが６Ｖから９Ｖ程度になっている場合に関しては、電気二重層コンデンサ３の充電を行うことができる。

＜付記＞
実施の形態では、制御部１０をハードウェア回路で構成したが、本開示はこれに限定されない。制御部１０は、処理装置（ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）等）とプログラムとで構成しても良い。

本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１バックアップ電源装置
２バッテリ
３電気二重層コンデンサ
４昇降圧回路
５端子部
１０制御部
１１、１１Ａ、１１Ｂバッテリ電圧低下監視部
１２モード切替タイミング調整部
１３スイッチング周波数設定部
１４スイッチング電流検出部
１５電流情報検出部
１６過電圧検出部
１７出力電圧誤差検出部
１８オンオフ制御部
１９ドライブ選択部
２０第１レベルシフト部
２１第２レベルシフト部
Ｑ_１、Ｑ_２スイッチング素子
Ｌ_１コイル

Claims

入力端子と、出力端子と、前記出力端子に電気的に接続された接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記接続点に電気的に接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする、バックアップ電源装置。
前記制御部は、
前記第２モードから前記第１モードへ切り替える場合の、前記入力電圧が前記第１設定電圧以上であるか否かの判定のための時定数を、前記第１モードから前記第２モードへ切り替える場合の、前記入力電圧が前記第１設定電圧未満であるか否かの判定のための時定数よりも、長くする、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
前記制御部は、
前記第２モードにおいて、前記電気二重層コンデンサの充電電圧が前記第２設定電圧未満、且つ、前記出力電圧が予め定められた第３設定電圧以下に一定時間なった場合、前記第２モードから前記第１モードへ切り替える、
ことを特徴とする、請求項１又は２に記載のバックアップ電源装置。
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを特徴とする、制御方法。
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第１スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第２スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第１設定電圧以上の場合に、前記第１スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第１スイッチング素子をスイッチング動作させ、前記第２スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第１モードの制御を行い、前記入力電圧が前記第１設定電圧未満の場合に、前記第２スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第２スイッチング素子をスイッチング動作させ、前記第１スイッチング素子を同期整流素子としてスイッチング動作させることにより、前記第１スイッチング素子、前記第２スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第２モードの制御を行い、
前記第１モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第２設定電圧未満である場合に、前記入力電圧が前記第１設定電圧未満となっても、前記第２モードへ切り替えずに前記第１モードを継続する、
ことを処理装置に実行させる、制御プログラム。